JPH10242493A - Solar cell - Google Patents
Solar cellInfo
- Publication number
- JPH10242493A JPH10242493A JP9045168A JP4516897A JPH10242493A JP H10242493 A JPH10242493 A JP H10242493A JP 9045168 A JP9045168 A JP 9045168A JP 4516897 A JP4516897 A JP 4516897A JP H10242493 A JPH10242493 A JP H10242493A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- silicon layer
- layer
- solar cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、太陽電池に関す
る。[0001] The present invention relates to a solar cell.
【０００２】[0002]
【従来の技術】太陽電池において、高効率化を図るにあ
たっては、太陽光の広範囲な波長スペクトルを有効に利
用して発電に寄与させることが重要である。しかしなが
ら、ｐｎ接合またはｐｉｎ接合による単一のセル構造か
らなる従来の太陽電池では、スペクトル感度が特定の波
長領域に限られてしまうため、太陽光の広範囲な波長ス
ペクトルのうちの一部しか利用することができない。そ
こで、スペクトル感度の波長領域が異なる単セルを複数
積層した積層セル（タンデムセル）で太陽電池を構成す
ることにより、太陽光の広範囲な波長スペクトルを有効
に利用して高効率化を図るようにしている。2. Description of the Related Art In a solar cell, in order to improve the efficiency, it is important to effectively utilize a wide wavelength spectrum of sunlight to contribute to power generation. However, in a conventional solar cell having a single cell structure using a pn junction or a pin junction, spectral sensitivity is limited to a specific wavelength region, and thus only a part of a wide wavelength spectrum of sunlight is used. Can not do. Therefore, by configuring a solar cell with a stacked cell (tandem cell) in which a plurality of single cells having different spectral sensitivity wavelength regions are stacked, a wide wavelength spectrum of sunlight is effectively used to achieve high efficiency. ing.
【０００３】このような積層セルとしては、例えば、図
１３（ａ）に示すように、短波長感度を有するアモルフ
ァスシリコン層からなるｉ型半導体層１１１をｐ型半導
体層１１２およびｎ型半導体層１１３で挟んでｐｉｎ接
合した単セル１１０と、長波長感度を有する微結晶シリ
コン層からなるｉ型半導体層１２１をｐ型半導体層１１
２およびｎ型半導体層１１３で挟んでｐｉｎ接合した単
セル１２０とを積層した積層セル１００や、図１３
（ｂ）に示すように、前記単セル１１０と、長波長感度
を有する薄膜結晶シリコン層からなるｐ型半導体層２２
２および薄膜結晶シリコン層からなるｎ型半導体層２２
３を重ねてｐｎ接合した単セル２２０とを積層した積層
セル２００や、図１３（ｃ）に示すように、前記単セル
１１０と、前記ｉ型半導体層１１１のアモルファスシリ
コン層よりも長波長感度を有するアモルファスシリコン
層からなるｉ型半導体層３２１をｐ型半導体層１１２お
よびｎ型半導体層１１３で挟んでｐｉｎ接合した単セル
３２０とを積層した積層セル３００や、図１３（ｄ）に
示すように、前記単セル１１０と、前記単セル３２０
と、前記ｉ型半導体層１１１のアモルファスシリコン層
よりも短波長感度を有するアモルファスシリコン層から
なるｉ型半導体層４３１をｐ型半導体層１１２およびｎ
型半導体層１１３で挟んでｐｉｎ接合した単セル４３０
とを積層した積層セル４００などがある。As such a laminated cell, for example, as shown in FIG. 13A, an i-type semiconductor layer 111 composed of an amorphous silicon layer having a short wavelength sensitivity is replaced with a p-type semiconductor layer 112 and an n-type semiconductor layer 113. A single cell 110 which is pin-joined with the i-type semiconductor layer 121 made of a microcrystalline silicon layer having long wavelength sensitivity
FIG. 13 shows a stacked cell 100 in which a single cell 120 that is pin-joined between the n-type and n-type semiconductor layers 113 is stacked.
As shown in (b), the single cell 110 and a p-type semiconductor layer 22 made of a thin-film crystalline silicon layer having long wavelength sensitivity
2 and n-type semiconductor layer 22 composed of thin-film crystalline silicon layer
As shown in FIG. 13C, the single cell 110 and the single-cell 110 and the i-type semiconductor layer 111 have longer wavelength sensitivity than the amorphous silicon layer of the i-type semiconductor layer 111 as shown in FIG. As shown in FIG. 13D, a stacked cell 300 is formed by stacking a single cell 320 in which an i-type semiconductor layer 321 made of an amorphous silicon layer having a pin junction is sandwiched between a p-type semiconductor layer 112 and an n-type semiconductor layer 113. The single cell 110 and the single cell 320
And an i-type semiconductor layer 431 made of an amorphous silicon layer having a shorter wavelength sensitivity than that of the amorphous silicon layer of the i-type semiconductor layer 111.
Cell 430 having a pin junction sandwiched between semiconductor layers 113
And the like in a stacked cell 400.
【０００４】上述したようなアモルファスシリコン層や
微結晶シリコン層においては、原料ガス（例えば、アモ
ルファスシリコンカーバイド層からなるｉ型半導体層４
３１の場合には、モノシランガス（ＳｉＨ4 ）とメタン
ガス（ＣＨ4 ）との混合ガス）をプラズマで分解して基
板上に成膜する（プラズマＣＶＤ法）ことにより得るこ
とができ、薄膜結晶シリコン層においては、結晶シリコ
ンのインゴットまたはプラズマＣＶＤ法で形成したアモ
ルファスシリコン膜または微結晶シリコン膜をアニール
処理して結晶化することにより得ることができる。In an amorphous silicon layer or a microcrystalline silicon layer as described above, a source gas (for example, an i-type semiconductor layer 4 made of an amorphous silicon carbide layer) is used.
In the case of No. 31, a thin film crystalline silicon layer can be obtained by decomposing a monosilane gas (SiH 4 ) and a methane gas (CH 4 ) with plasma to form a film on a substrate (plasma CVD method). Can be obtained by crystallizing an ingot of crystalline silicon or an amorphous silicon film or a microcrystalline silicon film formed by a plasma CVD method by annealing.
【０００５】[0005]
【発明が解決しようとする課題】前述したような従来の
太陽電池では、各半導体層が非常に多いため、各半導体
層間の界面抵抗が非常に大きくなってしまい、変換効率
が低くなってしまうだけでなく、成膜工程が非常に多く
なってしまい、手間やコストがかかってしまっていた。In the conventional solar cell as described above, since the number of each semiconductor layer is very large, the interface resistance between each semiconductor layer becomes very large, and the conversion efficiency is lowered. In addition, the number of film forming processes has become extremely large, which has been troublesome and costly.
【０００６】[0006]
【課題を解決するための手段】前述した課題を解決する
ための、本発明による太陽電池は、ｐ型半導体層と、ス
ペクトル感度の波長領域が異なる材料を複数積層してな
るｉ型半導体層と、ｎ型半導体層とをｐｉｎ接合した単
セルからなることを特徴とする。To solve the above-mentioned problems, a solar cell according to the present invention comprises a p-type semiconductor layer and an i-type semiconductor layer formed by laminating a plurality of materials having different spectral sensitivity wavelength ranges. , And a single cell in which an n-type semiconductor layer is pin-joined.
【０００７】上述の太陽電池において、前記ｉ型半導体
層が微結晶シリコン層と、アモルファスシリコン層とを
それぞれ少なくとも一層以上含んでなることを特徴とす
る。[0007] In the above solar cell, the i-type semiconductor layer includes at least one microcrystalline silicon layer and at least one amorphous silicon layer.
【０００８】上述の太陽電池において、前記ｉ型半導体
層が薄膜結晶シリコン層と、アモルファスシリコン層と
をそれぞれ少なくとも一層以上含んでなることを特徴と
する。In the above solar cell, the i-type semiconductor layer is characterized by comprising at least one thin-film crystalline silicon layer and at least one amorphous silicon layer.
【０００９】上述の太陽電池において、前記ｉ型半導体
層が薄膜結晶シリコン層と、微結晶シリコン層とをそれ
ぞれ少なくとも一層以上含んでなることを特徴とする。In the above solar cell, the i-type semiconductor layer is characterized by comprising at least one thin-film crystalline silicon layer and at least one microcrystalline silicon layer.
【００１０】上述の太陽電池において、前記ｉ型半導体
層が薄膜結晶シリコン層と、微結晶シリコン層と、アモ
ルファスシリコン層とをそれぞれ少なくとも一層以上含
んでなることを特徴とする。[0010] In the above solar cell, the i-type semiconductor layer is characterized by comprising at least one thin-film crystalline silicon layer, a microcrystalline silicon layer, and an amorphous silicon layer.
【００１１】上述の太陽電池において、前記微結晶シリ
コン層と前記アモルファスシリコン層との間が積層方向
に徐々に切り換わっていることを特徴とする。In the above-mentioned solar cell, the microcrystalline silicon layer and the amorphous silicon layer are gradually switched in the laminating direction.
【００１２】上述の太陽電池において、前記薄膜結晶シ
リコン層と前記微結晶シリコン層との間が積層方向に徐
々に切り換わっていることを特徴とする。[0012] In the above-mentioned solar cell, the thin film crystalline silicon layer and the microcrystalline silicon layer are gradually switched in the laminating direction.
【００１３】上述の太陽電池において、前記薄膜結晶シ
リコン層と前記微結晶シリコン層との間または前記薄膜
結晶シリコン層と前記アモルファスシリコン層との間の
うちの少なくとも一方が積層方向に徐々に切り換わって
いることを特徴とする。In the above solar cell, at least one of between the thin-film crystalline silicon layer and the microcrystalline silicon layer or between the thin-film crystalline silicon layer and the amorphous silicon layer is gradually switched in the stacking direction. It is characterized by having.
【００１４】上述の太陽電池において、前記ｐ型半導体
層または前記ｎ型半導体層のうちの少なくとも一方が薄
膜結晶シリコン層からなることを特徴とする。In the above solar cell, at least one of the p-type semiconductor layer and the n-type semiconductor layer is formed of a thin-film crystalline silicon layer.
【００１５】[0015]
【発明の実施の形態】本発明による太陽電池の第一番目
の実施の形態を図１を用いて説明する。なお、図１は、
その概略構成図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a solar cell according to the present invention will be described with reference to FIG. In addition, FIG.
FIG.
【００１６】図１において、１０は単セル、１１はｉ型
半導体層、１２はｐ型半導体層、１３はｎ型半導体層で
ある。単セル１０は、そのｉ型半導体層１１が、長波長
感度を有する微結晶シリコン層１１ａと、短波長感度を
有するアモルファスシリコン層１１ｂとを積層した構造
となっており、当該ｉ型半導体層１１がｐ型半導体層１
２およびｎ型半導体層１３で挟まれてｐｉｎ接合された
構造となっている。In FIG. 1, 10 is a single cell, 11 is an i-type semiconductor layer, 12 is a p-type semiconductor layer, and 13 is an n-type semiconductor layer. The single cell 10 has a structure in which the i-type semiconductor layer 11 is formed by laminating a microcrystalline silicon layer 11a having a long wavelength sensitivity and an amorphous silicon layer 11b having a short wavelength sensitivity. Is the p-type semiconductor layer 1
A pin junction is formed between the n-type semiconductor layer 13 and the n-type semiconductor layer 13.
【００１７】つまり、ｉ型半導体層１１は、スペクトル
感度の波長領域の異なる各材料１１ａ，１１ｂを複数積
層した構造となっているのである。In other words, the i-type semiconductor layer 11 has a structure in which a plurality of materials 11a and 11b having different spectral sensitivity wavelength ranges are stacked.
【００１８】このような構造をなす単セル１０において
は、前述した従来技術で説明した積層セルの場合と同様
にして上記各層１１ａ，１１ｂ，１２，１３を形成する
ことができる。In the unit cell 10 having such a structure, the respective layers 11a, 11b, 12, 13 can be formed in the same manner as in the case of the stacked cell described in the prior art.
【００１９】このため、このような単セル１０では、ｉ
型半導体層１１だけで太陽光の広範囲な波長スペクトル
を有効に利用することができるので、成膜する層の数を
従来の積層セルよりも大幅に減少させながらも、従来の
積層セルと同様に太陽光の広範囲な波長スペクトルを発
電へ寄与させることができる。For this reason, in such a single cell 10, i
Since the wide wavelength spectrum of sunlight can be effectively used only by the mold semiconductor layer 11, the number of layers to be formed is greatly reduced as compared with the conventional stacked cell, but the same as the conventional stacked cell. The wide wavelength spectrum of sunlight can contribute to power generation.
【００２０】したがって、各層間の界面抵抗を少なくす
ることができるので、変換効率を大幅に向上させること
ができると共に、成膜工程を大幅に削減することができ
るので、手間やコストを低減することができる。Therefore, the interface resistance between the respective layers can be reduced, so that the conversion efficiency can be greatly improved, and the film forming process can be greatly reduced, so that the labor and cost can be reduced. Can be.
【００２１】上述した本実施の形態では、図１に示すよ
うに、長波長感度を有する材料層として微結晶シリコン
層１１ａを用い、短波長感度を有する材料層としてアモ
ルファスシリコン層１１ｂを用いたが、例えば、微結晶
シリコン層１１ａに代えて、図２（ａ）に示すように、
上記微結晶シリコン層１１ａよりも長波長感度を有する
薄膜結晶シリコン層１１ｃを用いたり、さらに、前記ア
モルファスシリコン層１１ｂに代えて、図２（ｂ）に示
すように、微結晶シリコン層１１ａを用いたりすること
も可能である。In the above-described embodiment, as shown in FIG. 1, the microcrystalline silicon layer 11a is used as the material layer having the long wavelength sensitivity, and the amorphous silicon layer 11b is used as the material layer having the short wavelength sensitivity. For example, instead of the microcrystalline silicon layer 11a, as shown in FIG.
As shown in FIG. 2B, a microcrystalline silicon layer 11a having a longer wavelength sensitivity than the microcrystalline silicon layer 11a is used, and a microcrystalline silicon layer 11a is used instead of the amorphous silicon layer 11b. It is also possible.
【００２２】上述した本実施の形態では、図１に示すよ
うに、微結晶シリコン層１１ａおよびアモルファスシリ
コン層１１ｂの二層でｉ型半導体層１１を構成したが、
例えば、図３（ａ）に示すように、微結晶シリコン層１
１ａをアモルファスシリコン層１１ｂで挟んだ三層から
なるｉ型半導体層１１を用いることも可能である。ま
た、図３（ｂ）に示すように、薄膜結晶シリコン層１１
ｃを微結晶シリコン層１１ａで挟み、これをアモルファ
スシリコン層１１ｂで挟んだ五層からなるｉ型半導体層
１１を用いたりすれば、波長領域の異なる三種類のスペ
クトル感度を有するｉ型半導体層１１を構成することが
できる。In the above-described embodiment, as shown in FIG. 1, the i-type semiconductor layer 11 is constituted by the two layers of the microcrystalline silicon layer 11a and the amorphous silicon layer 11b.
For example, as shown in FIG.
It is also possible to use an i-type semiconductor layer 11 consisting of three layers sandwiching 1a between amorphous silicon layers 11b. Further, as shown in FIG.
c is sandwiched between the microcrystalline silicon layers 11a, and the i-type semiconductor layer 11 having five layers sandwiched between the amorphous silicon layers 11b is used. Can be configured.
【００２３】上述した本実施の形態では、図１に示すよ
うに、微結晶シリコン層１１ａ側をｎ型半導体層１３に
接合し、アモルファスシリコン層１１ｂ側をｐ型半導体
層１２に接合したが、図４（ａ）に示すように、微結晶
シリコン層１１ａ側をｐ型半導体層１２に接合し、アモ
ルファスシリコン層１１ｂをｎ型半導体層１３に接合す
る、言い換えれば、ｐ型半導体層１２とｎ型半導体層１
３との位置を入れ換えることも可能であり、また、先に
述べた他の例の場合においても、図４（ｂ）〜（ｅ）に
示すように、ｐ型半導体層１２とｎ型半導体層１３との
位置を入れ換えることが可能である。In the above-described embodiment, as shown in FIG. 1, the microcrystalline silicon layer 11a is joined to the n-type semiconductor layer 13 and the amorphous silicon layer 11b is joined to the p-type semiconductor layer 12. As shown in FIG. 4A, the microcrystalline silicon layer 11a side is joined to the p-type semiconductor layer 12, and the amorphous silicon layer 11b is joined to the n-type semiconductor layer 13, in other words, the p-type semiconductor layer 12 and n Type semiconductor layer 1
3 can be exchanged, and in the other examples described above, as shown in FIGS. 4B to 4E, the p-type semiconductor layer 12 and the n-type semiconductor layer It is possible to exchange the position with 13.
【００２４】なお、上述した微結晶シリコン層１１ａの
材料としては、μｃ−Ｓｉ：Ｈを始めとして、μｃ−Ｓ
ｉＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ
−ＳｉＧｅ：Ｈ、μｃ−ＳｉＳｎ：Ｈ（なおμｃ−は微
結晶であることを示す。）などが挙げられ、アモルファ
スシリコン層１１ｂの材料としては、ａ−Ｓｉ：Ｈを始
めとして、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−Ｓｉ
Ｏ：Ｈ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＳｎ：Ｈ（なおａ
−はアモルファスであることを示す。）などが挙げら
れ、薄膜結晶シリコン層１１ｃの材料としては、ｃ−Ｓ
ｉを始めとして、ｃ−ＳｉＣ、ｃ−ＳｉＮ、ｃ−Ｓｉ
Ｏ、ｃ−ＳｉＧｅ、ｃ−ＳｉＳｎ（なおｃ−は（薄膜）
結晶であることを示す。）などが挙げられる。The material of the microcrystalline silicon layer 11a includes μc-Si: H and μc-S
iC: H, μc-SiN: H, μc-SiO: H, μc
-SiGe: H, μc-SiSn: H (μc- indicates microcrystal), and the like. Examples of the material of the amorphous silicon layer 11b include a-SiC including a-Si: H. : H, a-SiN: H, a-Si
O: H, a-SiGe: H, a-SiSn: H (a
-Indicates that it is amorphous. ), And the material of the thin-film crystalline silicon layer 11c is c-S
i, c-SiC, c-SiN, c-Si
O, c-SiGe, c-SiSn (where c- is (thin film)
Indicates a crystal. ).
【００２５】ここで、微結晶シリコン（μｃ−Ｓｉ：
Ｈ）、アモルファスシリコン（ａ−Ｓｉ：Ｈ）、薄膜結
晶シリコン（ｃ−Ｓｉ）の各スペクトル感度を図１１に
示す。ちなみに、薄膜結晶シリコン（ｃ−Ｓｉ）は、Ｓ
ｉの４つの手が整列して結合した結晶構造をなし、アモ
ルファスシリコン（ａ−Ｓｉ：Ｈ）は、Ｓｉの４つの手
が整列して結合しておらず、余っている手もある非結晶
構造をなし、微結晶シリコン（μｃ−Ｓｉ：Ｈ）は、上
記アモルファスシリコン（非結晶）内に上記薄膜結晶シ
リコン（結晶）が点在している構造をなしたものであ
る。Here, microcrystalline silicon (μc-Si:
FIG. 11 shows the respective spectral sensitivities of H), amorphous silicon (a-Si: H), and thin-film crystalline silicon (c-Si). Incidentally, thin-film crystalline silicon (c-Si)
The amorphous silicon (a-Si: H) has a crystal structure in which the four hands of i are aligned and bonded, and amorphous silicon (a-Si: H) has four hands of Si that are not aligned and bonded and there are extra hands. Microcrystalline silicon (μc-Si: H) has a structure in which the thin film crystalline silicon (crystal) is scattered in the amorphous silicon (amorphous).
【００２６】図１１からわかるように、ａ−Ｓｉ：Ｈ
は、約５２０ｎｍ付近にピークを生じる比較的ブロード
な特性を有し、μｃ−Ｓｉ：Ｈは、約７１０ｎｍ付近に
ピークを生じる比較的ブロードな特性を有し、ｃ−Ｓｉ
は、約７６０ｎｍ付近にピークを生じる比較的ブロード
な特性を有している。As can be seen from FIG. 11, a-Si: H
Has a relatively broad characteristic producing a peak at about 520 nm, and μc-Si: H has a relatively broad characteristic producing a peak at about 710 nm, and c-Si: H
Has a relatively broad characteristic that produces a peak near about 760 nm.
【００２７】このような上記各シリコン材料は、合金化
により、そのスペクトル感度がシフトするようになる。
例えば、アモルファスシリコン（ａ−Ｓｉ：Ｈ）におい
ては、図１２に示すように、ＣやＮなどと合金化した場
合（ａ−ＳｉＣ：Ｈ、ａ−ＳｉＮ：Ｈ等）、約４３０ｎ
ｍ付近にピークを生じるように短波長側にシフトし、Ｇ
ｅやＳｎなどと合金化した場合（ａ−ＳｉＧｅ：Ｈ、ａ
−ＳｉＳｎ：Ｈ等）、約６００ｎｍ付近にピークを生じ
るように長波長側にシフトする。The spectral sensitivity of each of the above silicon materials is shifted by alloying.
For example, as shown in FIG. 12, when amorphous silicon (a-Si: H) is alloyed with C or N (a-SiC: H, a-SiN: H, etc.), about 430 n
G is shifted to the short wavelength side so as to generate a peak near
alloyed with e or Sn (a-SiGe: H, a
-SiSn: H or the like), and shifts to a longer wavelength side so as to generate a peak at about 600 nm.
【００２８】したがって、適用するシリコン材料や合金
化材料などを変えれば、ｉ型半導体層１１のスペクトル
感度を調整することができるので、その使用環境条件な
どに応じて、上記材料を適切に選択することにより、太
陽光の広範囲な波長スペクトルをより効率的に利用する
ことができる。Therefore, the spectral sensitivity of the i-type semiconductor layer 11 can be adjusted by changing the silicon material or alloying material to be applied. Therefore, the above materials are appropriately selected according to the use environment conditions and the like. Thereby, the wide wavelength spectrum of sunlight can be used more efficiently.
【００２９】このようなことから、例えば、図５
（ａ），（ｂ）に示すように、微結晶シリコン層１１ａ
をスペクトル感度の波長領域の異なるアモルファスシリ
コン層１１ｂａ，１１ｂｂで挟むことにより、波長領域
の異なる三種類のスペクトル感度を有するｉ型半導体層
１１を構成したり、図５（ｃ），（ｄ）に示すように、
薄膜結晶シリコン層１１ｃをスペクトル感度の波長領域
の異なる微結晶シリコン層１１ａａ，１１ａｂで挟み、
これをスペクトル感度の波長領域の異なるアモルファス
シリコン層１１ｂａ，１１ｂｂで挟むことにより、波長
領域の異なる五種類のスペクトル感度を有するｉ型半導
体層１１を構成したりすれば、太陽光の広範囲な波長ス
ペクトルを無駄なく有効利用することができる。From the above, for example, FIG.
As shown in (a) and (b), the microcrystalline silicon layer 11a
Are sandwiched between the amorphous silicon layers 11ba and 11bb having different spectral sensitivities to form an i-type semiconductor layer 11 having three kinds of spectral sensitivities having different wavelength ranges, or as shown in FIGS. 5 (c) and 5 (d). As shown,
Sandwiching the thin-film crystalline silicon layer 11c between microcrystalline silicon layers 11aa and 11ab having different spectral sensitivity wavelength ranges,
By sandwiching this between the amorphous silicon layers 11ba and 11bb having different spectral sensitivity wavelength regions to form the i-type semiconductor layer 11 having five types of spectral sensitivities having different wavelength regions, a wide wavelength spectrum of sunlight can be obtained. Can be used effectively without waste.
【００３０】本発明による太陽電池の第二番目の実施の
形態を図６を用いて説明する。なお、図６は、その概略
構成図である。ただし、前述した実施の形態と同様な部
分については、前述した実施の形態と同様な符号を用い
ることにより、その説明を省略する。A second embodiment of the solar cell according to the present invention will be described with reference to FIG. FIG. 6 is a schematic configuration diagram thereof. However, the same parts as those in the above-described embodiment will be denoted by the same reference numerals as those in the above-described embodiment, and the description thereof will be omitted.
【００３１】図６において、２０は単セル、２１はｉ型
半導体層、１２はｐ型半導体層、１３はｎ型半導体層で
ある。ｉ型半導体層２１は、微結晶シリコン層２１ａと
アモルファスシリコン層２１ｂとが積層された構造とな
っており、当該層２１ａ，２１ｂ間が積層方向に徐々に
切り換わる、すなわち、微結晶シリコン層２１ａ内の結
晶の粒径がアモルファスシリコン層２１ｂ側ほど小さく
なるようになめらかに接合されている。In FIG. 6, reference numeral 20 denotes a single cell, 21 denotes an i-type semiconductor layer, 12 denotes a p-type semiconductor layer, and 13 denotes an n-type semiconductor layer. The i-type semiconductor layer 21 has a structure in which a microcrystalline silicon layer 21a and an amorphous silicon layer 21b are laminated, and the layers 21a and 21b are gradually switched in the laminating direction, that is, the microcrystalline silicon layer 21a The junctions are smooth so that the grain size of the crystals inside becomes smaller on the amorphous silicon layer 21b side.
【００３２】つまり、ｉ型半導体層２１は、微結晶シリ
コン層２１ａとアモルファスシリコン層２１ｂとの間に
界面が存在しないように成膜されているのである。That is, the i-type semiconductor layer 21 is formed such that no interface exists between the microcrystalline silicon layer 21a and the amorphous silicon layer 21b.
【００３３】このような界面の存在しないｉ型半導体層
２１においては、上記層２１ａ，２１ｂをプラズマＣＶ
Ｄ法で成膜していくにあたって、成膜条件（原料ガスの
組成や流量、供給電力やその周波数、プラズマ温度、基
板温度等）を調整して、上記層２１ａ内の結晶粒径を徐
々に変化させる、すなわち、当該層２１ａ内の結晶粒径
が上記層２１ｂ側ほど小さくなるように上記成膜条件を
調整していくことにより、容易に製造することができ
る。In the i-type semiconductor layer 21 having no such interface, the layers 21a and 21b are formed by plasma CV.
When the film is formed by the method D, the crystal grain size in the layer 21a is gradually adjusted by adjusting the film forming conditions (composition and flow rate of the raw material gas, supplied power and its frequency, plasma temperature, substrate temperature, etc.). By changing the thickness, that is, by adjusting the film forming conditions so that the crystal grain size in the layer 21a becomes smaller toward the layer 21b, it is possible to easily manufacture.
【００３４】このため、このような単セル２０では、前
述した実施の形態で説明した単セル１０の場合と同様
に、ｉ型半導体層２１だけで太陽光の広範囲な波長スペ
クトルを有効に利用することができるのはもちろんのこ
と、ｉ型半導体層２１の上記層２１ａ，２１ｂ間に界面
が存在しないので、前述した単セル１０よりもさらに界
面抵抗を減少させることができる。Therefore, in such a single cell 20, as in the case of the single cell 10 described in the above-described embodiment, only the i-type semiconductor layer 21 effectively utilizes a wide wavelength spectrum of sunlight. Needless to say, since no interface exists between the layers 21a and 21b of the i-type semiconductor layer 21, the interface resistance can be further reduced as compared with the single cell 10 described above.
【００３５】したがって、前述した第一番目の実施の形
態の場合と同様な効果を得ることができるのはもちろん
のこと、前述した第一番目の実施の形態の場合よりもさ
らに界面抵抗を減少させることができるので、変換効率
をさらに向上させることができる。Therefore, it is possible to obtain the same effect as that of the first embodiment described above, and to further reduce the interface resistance as compared with the case of the first embodiment. Therefore, the conversion efficiency can be further improved.
【００３６】上述した本実施の形態では、図６に示すよ
うに、微結晶シリコン層２１ａとアモルファスシリコン
層２１ｂとの二層でｉ型半導体層２１を構成したが、前
述した実施の形態での説明と同様に、例えば、図７
（ａ）に示すように、微結晶シリコン層２１ａと薄膜結
晶シリコン層２１ｃとの二層で当該層２１ａ，２１ｃ間
に界面の存在しないｉ型半導体層２１を構成したり、図
７（ｂ）に示すように、一層の微結晶シリコン層２１ａ
と二層のアモルファスシリコン層２１ｂとの三層で当該
層２１ａ，２１ｂ間に界面の存在しないｉ型半導体層２
１を構成したり、図７（ｃ）に示すように、一層の薄膜
結晶シリコン層２１ｃと二層の微結晶シリコン層２１ａ
と二層のアモルファスシリコン層２１ｂとの五層で当該
層２１ａ，２１ｂ，２１ｃ間に界面の存在しないｉ型半
導体層２１を構成したりすることも可能である。In the above-described embodiment, as shown in FIG. 6, the i-type semiconductor layer 21 is constituted by the two layers of the microcrystalline silicon layer 21a and the amorphous silicon layer 21b. As in the description, for example, FIG.
As shown in FIG. 7A, an i-type semiconductor layer 21 having no interface between the microcrystalline silicon layer 21a and the thin-film crystalline silicon layer 21c and having no interface between the layers 21a and 21c is formed, or FIG. As shown in FIG.
And two amorphous silicon layers 21b, i-type semiconductor layer 2 having no interface between the layers 21a and 21b.
1 or, as shown in FIG. 7 (c), one thin-film crystalline silicon layer 21c and two microcrystalline silicon layers 21a.
It is also possible to form the i-type semiconductor layer 21 having no interface between the layers 21a, 21b, and 21c by using five layers, namely, and the two amorphous silicon layers 21b.
【００３７】上述した本実施の形態では、図６に示すよ
うに、微結晶シリコン層２１ａ側をｎ型半導体層１３に
接合し、アモルファスシリコン層２１ｂ側をｐ型半導体
層１２に接合したが、前述した実施の形態での説明と同
様に、例えば、図７（ｄ）に示すように、微結晶シリコ
ン層２１ａ側をｐ型半導体層１２に接合し、アモルファ
スシリコン層２１ｂをｎ型半導体層１３に接合する、言
い換えれば、ｐ型半導体層１２とｎ型半導体層１３との
位置を入れ換えることも可能であり、また、先に述べた
他の例の場合においても、図７（ｅ）〜（ｇ）に示すよ
うに、ｐ型半導体層１２とｎ型半導体層１３との位置を
入れ換えることが可能である。In the above-described embodiment, as shown in FIG. 6, the microcrystalline silicon layer 21a is joined to the n-type semiconductor layer 13 and the amorphous silicon layer 21b is joined to the p-type semiconductor layer 12. As in the description of the above-described embodiment, for example, as shown in FIG. 7D, the microcrystalline silicon layer 21a side is joined to the p-type semiconductor layer 12, and the amorphous silicon layer 21b is 7, in other words, the positions of the p-type semiconductor layer 12 and the n-type semiconductor layer 13 can be exchanged. Also, in the other examples described above, FIGS. As shown in g), the positions of the p-type semiconductor layer 12 and the n-type semiconductor layer 13 can be interchanged.
【００３８】また、他の例として先に説明した五層から
なるｉ型半導体層２１（図７（ｃ），（ｇ）参照）にお
いては、例えば、界面の存在しない薄膜結晶シリコン層
２１ｃに代えて、図８（ａ），（ｂ）に示すように、前
述した実施の形態で用いた界面の存在する薄膜結晶シリ
コン層１１ｃとしたり、界面の存在しないアモルファス
シリコン層２１ｂに代えて、図８（ｃ），（ｄ）に示す
ように、前述した実施の形態で用いた界面の存在するア
モルファスシリコン層１１ｂとしたりする、すなわち、
一部に界面を残すように成膜することも可能である。As another example, in the five-layered i-type semiconductor layer 21 (see FIGS. 7C and 7G) described above, for example, the thin film crystalline silicon layer 21c having no interface is replaced by a thin film crystalline silicon layer 21c. As shown in FIGS. 8A and 8B, instead of the thin-film crystalline silicon layer 11c having an interface used in the above-described embodiment or the amorphous silicon layer 21b having no interface, FIG. As shown in (c) and (d), the amorphous silicon layer 11b having the interface used in the above-described embodiment may be used.
It is also possible to form a film so that an interface is partially left.
【００３９】本発明による太陽電池の第三番目の実施の
形態を図９を用いて説明する。なお、図９は、その概略
構成図である。ただし、前述した実施の形態と同様な部
分については、前述した実施の形態と同様な符号を用い
ることにより、その説明を省略する。A third embodiment of the solar cell according to the present invention will be described with reference to FIG. FIG. 9 is a schematic configuration diagram. However, the same parts as those in the above-described embodiment will be denoted by the same reference numerals as those in the above-described embodiment, and the description thereof will be omitted.
【００４０】図９において、３０は単セル、１１はｉ型
半導体層、１２はｐ型半導体層、３３はｎ型半導体層で
ある。ｎ型半導体層３３は、薄膜結晶シリコンからなっ
ており、ｉ型半導体層１１の微結晶シリコン層１１ａよ
りも長波長感度を有している。In FIG. 9, reference numeral 30 denotes a single cell, 11 denotes an i-type semiconductor layer, 12 denotes a p-type semiconductor layer, and 33 denotes an n-type semiconductor layer. The n-type semiconductor layer 33 is made of thin-film crystalline silicon and has a longer wavelength sensitivity than the microcrystalline silicon layer 11a of the i-type semiconductor layer 11.
【００４１】つまり、単セル３０は、ｉ型半導体層１１
により、波長領域の異なる二種類のスペクトルを利用す
ることができると共に、ｎ型半導体層３３により、上記
ｉ型半導体層１１で利用するスペクトルと波長領域の異
なる一種類のスペクトルを利用することができるのであ
る。That is, the single cell 30 has the i-type semiconductor layer 11
Accordingly, two types of spectra having different wavelength ranges can be used, and the n-type semiconductor layer 33 can use one type of spectrum having a different wavelength range from the spectrum used in the i-type semiconductor layer 11. It is.
【００４２】このため、二層のｉ型半導体層１１であっ
ても、波長領域の異なる三種類のスペクトルを利用する
ことができる。Therefore, even with two i-type semiconductor layers 11, three types of spectra having different wavelength ranges can be used.
【００４３】したがって、前述した第一番目の実施の形
態と同様な効果を得ることができるのはもちろんのこ
と、前述した第一番目の実施の形態よりも積層数を少な
くすることができるので、前述した第一番目の実施の形
態よりも、界面抵抗を少なくして変換効率を向上させる
ことができると共に、成膜工程が少なくて済み、手間や
コストを低減することができる。Therefore, it is possible to obtain the same effect as that of the above-described first embodiment, and it is possible to reduce the number of stacked layers as compared with the above-described first embodiment. Compared with the first embodiment described above, the conversion efficiency can be improved by reducing the interface resistance, and the number of film forming steps can be reduced, and the labor and cost can be reduced.
【００４４】上述した本実施の形態では、図９に示すよ
うに、微結晶シリコン層１１ａとアモルファスシリコン
層１１ｂとの間に界面を有するｉ型半導体層１１を用い
たが、図１０（ａ）に示すように、微結晶シリコン層２
１ａとアモルファスシリコン層１１ｂとの間に界面の存
在しない前述した第二番目の実施の形態で説明したｉ型
半導体層２１を用いれば、上述した本実施の形態よりも
界面抵抗をさらに少なくして変換効率をさらに向上させ
ることができる。In the above-described embodiment, as shown in FIG. 9, the i-type semiconductor layer 11 having an interface between the microcrystalline silicon layer 11a and the amorphous silicon layer 11b is used. As shown in FIG.
By using the i-type semiconductor layer 21 described in the second embodiment described above, in which no interface exists between the first semiconductor layer 1a and the amorphous silicon layer 11b, the interface resistance can be further reduced as compared with the present embodiment described above. Conversion efficiency can be further improved.
【００４５】上述した本実施の形態では、前述したよう
に、薄膜結晶シリコンでｎ型半導体層３３を構成した
が、図１０（ｂ）に示すように、薄膜結晶シリコンから
なるｐ型半導体層３２を用いることも可能であり、ま
た、先に述べた他の例の場合においても、図１０（ｃ）
に示すように、上記ｐ型半導体層３２を用いることも可
能である。In the above-described embodiment, the n-type semiconductor layer 33 is formed of thin-film crystalline silicon as described above. However, as shown in FIG. 10B, the p-type semiconductor layer 32 of thin-film crystalline silicon is formed. It is also possible to use FIG. 10 (c) in the other examples described above.
As shown in the above, the p-type semiconductor layer 32 can be used.
【００４６】上述した本実施の形態では、図９に示すよ
うに、ｎ型半導体層３３とｉ型半導体層１１との間に界
面が存在する単セル構造としたが、図１０（ｄ）に示す
ように、ｉ型半導体層１１との間に界面の存在しない薄
膜結晶シリコンからなるｎ型半導体層３４を設けるよう
にすれば、上述した本実施の形態の場合よりも界面抵抗
をさらに少なくして変換効率をさらに向上させることが
でき、また、先に述べた他の例の場合においても、図１
０（ｅ）に示すように、ｉ型半導体層２１との間に界面
の存在しないｎ型半導体層３４を設けたり、図１０
（ｆ），（ｇ）に示すように、ｉ型半導体層１１，２１
との間に界面の存在しないｐ型半導体層３５を設けるこ
とも可能である。In the above-described embodiment, as shown in FIG. 9, a single cell structure in which an interface exists between the n-type semiconductor layer 33 and the i-type semiconductor layer 11 is used. As shown, when the n-type semiconductor layer 34 made of thin-film crystalline silicon having no interface between the i-type semiconductor layer 11 and the i-type semiconductor layer 11 is provided, the interface resistance can be further reduced as compared with the above-described embodiment. The conversion efficiency can be further improved by the above-described method, and even in the case of the other examples described above, FIG.
10E, an n-type semiconductor layer 34 having no interface between the i-type semiconductor layer 21 and the i-type semiconductor layer 21 is provided.
As shown in (f) and (g), the i-type semiconductor layers 11 and 21
It is also possible to provide a p-type semiconductor layer 35 having no interface between them.
【００４７】[0047]
【発明の効果】本発明による太陽電池は、ｐ型半導体層
と、スペクトル感度の波長領域が異なる材料を複数積層
してなるｉ型半導体層と、ｎ型半導体層とをｐｉｎ接合
した単セルからなるので、セルを構成する積層数を少な
くして太陽光の広範囲な波長スペクトルを有効に利用す
ることができる。このため、各層間の界面抵抗を少なく
することができるので、変換効率を大幅に向上させるこ
とができると共に、成膜工程を大幅に削減することがで
きるので、手間やコストを低減することができる。The solar cell according to the present invention comprises a single cell in which a p-type semiconductor layer, an i-type semiconductor layer formed by laminating a plurality of materials having different spectral sensitivity wavelength regions, and an n-type semiconductor layer are pin-joined. Therefore, the number of layers constituting the cell can be reduced and the wide wavelength spectrum of sunlight can be effectively used. For this reason, the interface resistance between the layers can be reduced, so that the conversion efficiency can be greatly improved, and the film-forming process can be greatly reduced, so that labor and cost can be reduced. .
【００４８】また、前記微結晶シリコン層と前記アモル
ファスシリコン層との間や、前記薄膜結晶シリコン層と
前記微結晶シリコン層との間が積層方向に徐々に切り換
わっていれば、当該間に界面が存在しないようになるの
で、さらに界面抵抗を減少させることができ、変換効率
をさらに向上させることができる。Further, if the switching between the microcrystalline silicon layer and the amorphous silicon layer or between the thin film crystalline silicon layer and the microcrystalline silicon layer is gradually switched in the laminating direction, the interface between the microcrystalline silicon layer and the amorphous silicon layer is gradually changed. Does not exist, the interface resistance can be further reduced, and the conversion efficiency can be further improved.
【００４９】また、前記ｐ型半導体層または前記ｎ型半
導体層のうちの少なくとも一方が薄膜結晶シリコン層か
らなれば、例えば、二層のｉ型半導体層であっても、波
長領域の異なる三種類のスペクトルを利用することがで
きるので、積層数を少なくすることができる。このた
め、界面抵抗をさらに少なくして変換効率を向上させる
ことができると共に、成膜工程を少なくすることがで
き、手間やコストをさらに低減することができる。If at least one of the p-type semiconductor layer and the n-type semiconductor layer is formed of a thin-film crystalline silicon layer, for example, even if it is a two-layer i-type semiconductor layer, three types having different wavelength ranges can be used. Can be used, so that the number of layers can be reduced. Thus, the conversion efficiency can be improved by further reducing the interface resistance, and the number of film forming steps can be reduced, so that the labor and cost can be further reduced.
【図１】本発明による太陽電池の第一番目の実施の形態
の概略構成図である。FIG. 1 is a schematic configuration diagram of a first embodiment of a solar cell according to the present invention.
【図２】本発明による太陽電池の第一番目の実施の形態
の他の例の概略構成図である。FIG. 2 is a schematic configuration diagram of another example of the first embodiment of the solar cell according to the present invention.
【図３】本発明による太陽電池の第一番目の実施の形態
のさらに他の例の概略構成図である。FIG. 3 is a schematic configuration diagram of still another example of the first embodiment of the solar cell according to the present invention.
【図４】本発明による太陽電池の第一番目の実施の形態
のさらに他の例の概略構成図である。FIG. 4 is a schematic configuration diagram of still another example of the first embodiment of the solar cell according to the present invention.
【図５】本発明による太陽電池の第一番目の実施の形態
のさらに他の例の概略構成図である。FIG. 5 is a schematic configuration diagram of still another example of the first embodiment of the solar cell according to the present invention.
【図６】本発明による太陽電池の第二番目の実施の形態
の概略構成図である。FIG. 6 is a schematic configuration diagram of a second embodiment of the solar cell according to the present invention.
【図７】本発明による太陽電池の第二番目の実施の形態
の他の例の概略構成図である。FIG. 7 is a schematic configuration diagram of another example of the second embodiment of the solar cell according to the present invention.
【図８】本発明による太陽電池の第二番目の実施の形態
のさらに他の例の概略構成図である。FIG. 8 is a schematic configuration diagram of still another example of the second embodiment of the solar cell according to the present invention.
【図９】本発明による太陽電池の第三番目の実施の形態
の概略構成図である。FIG. 9 is a schematic configuration diagram of a third embodiment of the solar cell according to the present invention.
【図１０】本発明による太陽電池の第三番目の実施の形
態の他の例の概略構成図である。FIG. 10 is a schematic configuration diagram of another example of the third embodiment of the solar cell according to the present invention.
【図１１】各種シリコン層のスペクトル感度を表すグラ
フである。FIG. 11 is a graph showing the spectral sensitivity of various silicon layers.
【図１２】各種アモルファスシリコン層のスペクトル感
度を表すグラフである。FIG. 12 is a graph showing the spectral sensitivity of various amorphous silicon layers.
【図１３】従来の太陽電池の概略構造図である。FIG. 13 is a schematic structural view of a conventional solar cell.
１０，２０，３０ 単セル １１，２１ ｉ型半導体層 １１ａ，１１ａａ，１１ａｂ，２１ａ 微結晶シリコン
層 １１ｂ，１１ｂａ，１１ｂｂ，２１ｂ アモルファスシ
リコン層 １１ｃ，２１ｃ 薄膜結晶シリコン層 １２，２２，３２，３４ ｐ型半導体層 １３，２３，３３，３５ ｎ型半導体層10, 20, 30 Single cell 11, 21, i-type semiconductor layer 11a, 11aa, 11ab, 21a Microcrystalline silicon layer 11b, 11ba, 11bb, 21b Amorphous silicon layer 11c, 21c Thin film crystalline silicon layer 12, 22, 32, 34 p Semiconductor layer 13,23,33,35 n-type semiconductor layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 章二 長崎県長崎市深堀町五丁目717番１号 三 菱重工業株式会社長崎研究所内 (72)発明者 竹内 良昭 長崎県長崎市深堀町五丁目717番１号 三 菱重工業株式会社長崎研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Shoji Morita 5-717-1, Fukahori-cho, Nagasaki City, Nagasaki Prefecture Inside the Nagasaki Research Laboratory, Mitsubishi Heavy Industries, Ltd. (72) Yoshiaki Takeuchi 5-chome, Fukahori-cho, Nagasaki City, Nagasaki Prefecture No. 717 No. 1 in Nagasaki Research Laboratory, Mitsubishi Heavy Industries, Ltd.
Claims (9)
なるｉ型半導体層と、 ｎ型半導体層とをｐｉｎ接合した単セルからなることを
特徴とする太陽電池。1. A solar cell comprising a single cell in which a p-type semiconductor layer, an i-type semiconductor layer formed by laminating a plurality of materials having different spectral sensitivity wavelength regions, and an n-type semiconductor layer are pin-joined. battery.
と、 アモルファスシリコン層とをそれぞれ少なくとも一層以
上含んでなることを特徴とする請求項１に記載の太陽電
池。2. The solar cell according to claim 1, wherein the i-type semiconductor layer includes at least one microcrystalline silicon layer and at least one amorphous silicon layer.
と、 アモルファスシリコン層とをそれぞれ少なくとも一層以
上含んでなることを特徴とする請求項１に記載の太陽電
池。3. The solar cell according to claim 1, wherein the i-type semiconductor layer includes at least one thin-film crystalline silicon layer and at least one amorphous silicon layer.
と、 微結晶シリコン層とをそれぞれ少なくとも一層以上含ん
でなることを特徴とする請求項１に記載の太陽電池。4. The solar cell according to claim 1, wherein the i-type semiconductor layer includes at least one thin-film crystalline silicon layer and at least one microcrystalline silicon layer.
と、 微結晶シリコン層と、 アモルファスシリコン層とをそれぞれ少なくとも一層以
上含んでなることを特徴とする請求項１に記載の太陽電
池。5. The solar cell according to claim 1, wherein the i-type semiconductor layer includes at least one of a thin-film crystalline silicon layer, a microcrystalline silicon layer, and an amorphous silicon layer.
スシリコン層との間が積層方向に徐々に切り換わってい
ることを特徴とする請求項２に記載の太陽電池。6. The solar cell according to claim 2, wherein a space between the microcrystalline silicon layer and the amorphous silicon layer is gradually switched in a stacking direction.
リコン層との間が積層方向に徐々に切り換わっているこ
とを特徴とする請求項４に記載の太陽電池。7. The solar cell according to claim 4, wherein a gap between the thin-film crystalline silicon layer and the microcrystalline silicon layer is gradually switched in a stacking direction.
リコン層との間または前記薄膜結晶シリコン層と前記ア
モルファスシリコン層との間のうちの少なくとも一方が
積層方向に徐々に切り換わっていることを特徴とする請
求項５に記載の太陽電池。8. A method according to claim 1, wherein at least one of between the thin-film crystalline silicon layer and the microcrystalline silicon layer or between the thin-film crystalline silicon layer and the amorphous silicon layer is gradually switched in a stacking direction. The solar cell according to claim 5, characterized in that:
層のうちの少なくとも一方が薄膜結晶シリコン層からな
ることを特徴とする請求項１から８のいずれかに記載の
太陽電池。9. The solar cell according to claim 1, wherein at least one of said p-type semiconductor layer and said n-type semiconductor layer comprises a thin-film crystalline silicon layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045168A JPH10242493A (en) | 1997-02-28 | 1997-02-28 | Solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045168A JPH10242493A (en) | 1997-02-28 | 1997-02-28 | Solar cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242493A true JPH10242493A (en) | 1998-09-11 |
Family
ID=12711744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045168A Pending JPH10242493A (en) | 1997-02-28 | 1997-02-28 | Solar cell |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242493A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037814A1 (en) * | 2007-09-21 | 2009-03-26 | Nissin Electric Co., Ltd. | Photovoltaic element and its manufacturing method |
| WO2009087708A1 (en) * | 2008-01-11 | 2009-07-16 | Nissin Electric Co., Ltd. | Photoelectromotive element, and its manufacturing method |
| WO2009087709A1 (en) * | 2008-01-11 | 2009-07-16 | Nissin Electric Co., Ltd. | Photoelectromotive element, and its manufacturing method |
| JP2010103511A (en) * | 2008-09-24 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device, and manufacturing method thereof |
| WO2011011301A2 (en) * | 2009-07-23 | 2011-01-27 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| EP2262005A3 (en) * | 2009-06-12 | 2013-01-23 | Kisco | Photovoltaic device and manufacturing method thereof |
| JP2014511041A (en) * | 2011-04-05 | 2014-05-01 | ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッド | Method and apparatus for integrating infrared (IR) photovoltaic cells on thin film photovoltaic cells |
| US9997571B2 (en) | 2010-05-24 | 2018-06-12 | University Of Florida Research Foundation, Inc. | Method and apparatus for providing a charge blocking layer on an infrared up-conversion device |
| US10134815B2 (en) | 2011-06-30 | 2018-11-20 | Nanoholdings, Llc | Method and apparatus for detecting infrared radiation with gain |
| US10700141B2 (en) | 2006-09-29 | 2020-06-30 | University Of Florida Research Foundation, Incorporated | Method and apparatus for infrared detection and display |
| US10749058B2 (en) | 2015-06-11 | 2020-08-18 | University Of Florida Research Foundation, Incorporated | Monodisperse, IR-absorbing nanoparticles and related methods and devices |
| JP2021523580A (en) * | 2018-06-06 | 2021-09-02 | 東北大学Ｎｏｒｔｈｅａｓｔｅｒｎ Ｕｎｉｖｅｒｓｉｔｙ | Semi-laminated flexible silicon-based thin-film solar cell and its manufacturing method |
-
1997
- 1997-02-28 JP JP9045168A patent/JPH10242493A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10700141B2 (en) | 2006-09-29 | 2020-06-30 | University Of Florida Research Foundation, Incorporated | Method and apparatus for infrared detection and display |
| WO2009037814A1 (en) * | 2007-09-21 | 2009-03-26 | Nissin Electric Co., Ltd. | Photovoltaic element and its manufacturing method |
| JP2009076742A (en) * | 2007-09-21 | 2009-04-09 | Nissin Electric Co Ltd | Photovoltaic element, and manufacturing method thereof |
| WO2009087708A1 (en) * | 2008-01-11 | 2009-07-16 | Nissin Electric Co., Ltd. | Photoelectromotive element, and its manufacturing method |
| WO2009087709A1 (en) * | 2008-01-11 | 2009-07-16 | Nissin Electric Co., Ltd. | Photoelectromotive element, and its manufacturing method |
| JP2009170506A (en) * | 2008-01-11 | 2009-07-30 | Nissin Electric Co Ltd | Photovoltaic element and manufacturing method thereof |
| JP2009170507A (en) * | 2008-01-11 | 2009-07-30 | Nissin Electric Co Ltd | Photovoltaic element and manufacturing method thereof |
| US9450132B2 (en) | 2008-09-24 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method thereof |
| US8872021B2 (en) | 2008-09-24 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method thereof |
| JP2010103511A (en) * | 2008-09-24 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device, and manufacturing method thereof |
| EP2262005A3 (en) * | 2009-06-12 | 2013-01-23 | Kisco | Photovoltaic device and manufacturing method thereof |
| WO2011011301A3 (en) * | 2009-07-23 | 2011-05-05 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| WO2011011301A2 (en) * | 2009-07-23 | 2011-01-27 | Applied Materials, Inc. | A mixed silicon phase film for high efficiency thin film silicon solar cells |
| US9997571B2 (en) | 2010-05-24 | 2018-06-12 | University Of Florida Research Foundation, Inc. | Method and apparatus for providing a charge blocking layer on an infrared up-conversion device |
| JP2014511041A (en) * | 2011-04-05 | 2014-05-01 | ユニバーシティー オブ フロリダ リサーチ ファウンデーション，インコーポレイテッド | Method and apparatus for integrating infrared (IR) photovoltaic cells on thin film photovoltaic cells |
| US10134815B2 (en) | 2011-06-30 | 2018-11-20 | Nanoholdings, Llc | Method and apparatus for detecting infrared radiation with gain |
| US10749058B2 (en) | 2015-06-11 | 2020-08-18 | University Of Florida Research Foundation, Incorporated | Monodisperse, IR-absorbing nanoparticles and related methods and devices |
| JP2021523580A (en) * | 2018-06-06 | 2021-09-02 | 東北大学Ｎｏｒｔｈｅａｓｔｅｒｎ Ｕｎｉｖｅｒｓｉｔｙ | Semi-laminated flexible silicon-based thin-film solar cell and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242493A (en) | Solar cell | |
| GB2339963A (en) | Photovoltaic module | |
| JP2006319068A (en) | Multi-junction silicone thin film photoelectric converter and its manufacturing method | |
| TW201125136A (en) | Polarization resistant solar cell | |
| JPH0322709B2 (en) | ||
| KR101634480B1 (en) | High efficiency solar cells fabricated by inexpensive pecvd | |
| WO2011065343A1 (en) | Photoelectric converter and method for producing same | |
| CN101237000A (en) | Nano crystal silicon and non crystal germanium mixed absorption layer for multi-node light voltage part based on film silicon | |
| US5034333A (en) | Method of manufacturing an amorphous silicon solar cell | |
| US20100229912A1 (en) | Photovoltaic device through lateral crystallization process and fabrication method thereof | |
| EP2174353A2 (en) | Solar cell and method for the same | |
| Yamamoto et al. | High-efficiency μc-Si/c-Si heterojunction solar cells | |
| US7075052B2 (en) | Photoelectric conversion device | |
| Okamoto et al. | Towards large-area, high-efficiency a-Si/a-SiGe tandem solar cells | |
| JPS62209871A (en) | Manufacture of photovoltaic device | |
| JP2001284619A (en) | Phtovoltaic device | |
| JP2011014618A (en) | Solar cell and method of manufacturing the same | |
| KR100861548B1 (en) | Thin-film solar cell and fabrication method thereof | |
| JP2854083B2 (en) | Semiconductor thin film and method of manufacturing the same | |
| JPS63157483A (en) | Semiconductor device | |
| Barnett et al. | Polycrystalline silicon‐film™ solar cells: Present and future | |
| JPH01289173A (en) | Solar cell | |
| JP3068276B2 (en) | Manufacturing method of non-single crystal tandem solar cell and manufacturing apparatus used therefor | |
| JPH10294482A (en) | Silicon-based thin film photoelectric converter | |
| KR20120067544A (en) | Thin film solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |