JPH10240304A - Controller - Google Patents

Controller

Info

Publication number
JPH10240304A
JPH10240304A JP5541397A JP5541397A JPH10240304A JP H10240304 A JPH10240304 A JP H10240304A JP 5541397 A JP5541397 A JP 5541397A JP 5541397 A JP5541397 A JP 5541397A JP H10240304 A JPH10240304 A JP H10240304A
Authority
JP
Japan
Prior art keywords
output
pid
signal
value
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5541397A
Other languages
Japanese (ja)
Other versions
JP3436052B2 (en
Inventor
Yoshiro Sugihara
義朗 杉原
Noriaki Koyama
典昭 小山
Koichi Sakakura
浩一 坂倉
Masashi Shimada
昌士 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RKC Instrument Inc
Original Assignee
Rika Kogyo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rika Kogyo Inc filed Critical Rika Kogyo Inc
Priority to JP05541397A priority Critical patent/JP3436052B2/en
Publication of JPH10240304A publication Critical patent/JPH10240304A/en
Application granted granted Critical
Publication of JP3436052B2 publication Critical patent/JP3436052B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the occurrence of the pull-back phenomenon of PID signals even when output signals exceed a limit value by the abnormal change of a target value and input signals by changing an integrated arithmetic result so as to match the PID signals with the limit value when the peak of the PID signals is detected. SOLUTION: Integrated output In, proportional output Pn and differentiated output Dn PID computed in a PID computation part 29 based on the target value SVn and the input signals PVn are outputted to a change amount calculation part 31, the PID signals Pn+In+Dn are outputted to a timing judgement part 33 and further, target value differentiated output Dsvn is outputted to an output limiter processing part 35. Also, an integration change part 53 is connected to the PID computation part 29, is provided with a function for performing an arithmetic operation for attaining the value of the output signals MV outputted from the output limiter processing part 35 when a timing is outputted from the timing judgement part 33 and changing the integrated arithmetic result in the PID computation part 29 and changes the arithmetic processing so as to limit the PID signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は比例(P)、積分
(I)および微分(D)演算いわゆるPID演算を行な
う制御装置に係り、特に、大きな目標値の変更によるオ
ーバーシュートの発生を抑えた制御装置の改良に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for performing proportional (P), integral (I) and differential (D) calculations, so-called PID calculations, and in particular, suppresses the occurrence of overshoot due to a large change in target value. It relates to improvement of a control device.

【0002】[0002]

【従来の技術】従来、この種の制御装置としては、図8
に示すような速度形PID構成が良く用いられている。
2. Description of the Related Art Conventionally, as a control device of this type, FIG.
The speed type PID configuration shown in FIG.

【0003】この構成は、減算部1で目標値SVnから
入力信号PVnを減算して得た制御偏差Enを比例変化
分演算部3および積分変化分演算部5へ加えるとともに
入力信号PVnを微分変化分演算部7へ加え、変化分演
算出力ΔPn、ΔInを加算部9で加算し、この加算出
力に対して加算部11で変化分演算出力ΔDnを減算し
て得たPID変化信号ΔPIDnを速度/位置形変換部
13へ加え、このPID変化信号ΔPIDnとこれより
一時点前(n−1時点)のPID信号PID(n−1)
からPID信号PIDnを演算し、このPID信号PI
Dnを出力リミッタ15を介して出力信号(操作量)M
Vnとして制御対象側へ出力するようになっている。な
お、図面では(n−1)のうち()を省略する(以下同
じ)。
In this configuration, a control deviation En obtained by subtracting an input signal PVn from a target value SVn by a subtractor 1 is added to a proportional change calculator 3 and an integral change calculator 5, and the input signal PVn is differentiated. In addition to the minute operation unit 7, the change operation outputs ΔPn and ΔIn are added by an adder 9, and the addition unit 11 subtracts the change operation output ΔDn from the added output to obtain a PID change signal ΔPIDn obtained by speed / In addition to the position shape converter 13, the PID change signal ΔPIDn and the PID signal PID (n−1) at a point before (time point n−1) before this PID change signal ΔPIDn
To calculate a PID signal PIDn from the PID signal PI
Dn is output to the output signal (operation amount) M via the output limiter 15.
Vn is output to the control target side. In the drawings, () is omitted from (n-1) (the same applies hereinafter).

【0004】しかも、PID信号PIDnが出力リミッ
タ15の制限値すなわち上限値MH又は下限値MLを越
えて外れたとき、変換制御部17によってPID変化信
号ΔPIDnのうち制限値ML又はMHを越えた分を切
捨てるように速度/位置形変換部13を制御している。
この速度形PID構成の制御装置は、目標値SVnの変
更等によってPID信号PIDnが大きく変化しても、
出力リミッタ15によってそれを制限値MH〜ML内に
制限するとともに、変換制御部17で速度/位置形変換
部13を制御することにより、過積分によって入力信号
PVnが目標値SVnを行過ぎてしまう、いわゆるオー
バーシュートの発生を抑えている。
Further, when the PID signal PIDn is out of the limit value of the output limiter 15, ie, exceeding the upper limit value MH or the lower limit value ML, the conversion control unit 17 controls the PID change signal .DELTA.PIDn by the amount exceeding the limit value ML or MH. The speed / position shape conversion unit 13 is controlled so as to omit.
The control device having the speed-type PID configuration has a configuration in which even if the PID signal PIDn greatly changes due to a change in the target value SVn or the like,
The output limiter 15 limits the output value within the limit values MH to ML, and the conversion control unit 17 controls the speed / position type conversion unit 13, so that the input signal PVn exceeds the target value SVn due to excessive integration. , So-called overshoot is suppressed.

【0005】すなわち、速度/位置形変換部13では通
常 PIDn=PID(n−1)+ΔPIDn PID(n−1)=PIDn のような演算が行なわれるが、PID信号PIDnが制
限値MH又はMLを越えているとき、変換制御部17は
PID信号PIDnを次のように変更する。 PIDn>MHのとき:PIDn=MH、PID(n−
1)=MH PIDn<MLのとき:PIDn=ML、PID(n−
1)=ML
That is, the speed / position type converter 13 normally performs an operation such as PIDn = PID (n-1) +. DELTA.PIDn PID (n-1) = PIDn, but the PID signal PIDn indicates the limit value MH or ML. When it exceeds, the conversion control unit 17 changes the PID signal PIDn as follows. When PIDn> MH: PIDn = MH, PID (n-
1) = MH When PIDn <ML: PIDn = ML, PID (n−
1) = ML

【0006】また、速度形PID構成に類似した位置形
PID構成の制御装置についても、図9に示すように、
積分値を任意に変更できる積分制御部を設けたものが用
いられている。
A control device having a position-type PID structure similar to the speed-type PID structure also has a structure as shown in FIG.
The one provided with an integral control unit capable of arbitrarily changing the integral value is used.

【0007】この構成は、減算部1からの制御偏差En
を比例演算部19および積分演算部21に加えるととも
に入力信号PVnを微分演算部23へ加え、これら演算
出力Pn、In、Dnを加算部25で加減算し、得られ
たPID信号PIDnを出力リミッタ15を介して出力
信号(操作量)MVnとして出力するとともに、n時点
のPID信号PIDnが出力リミッタ15の制限値MH
又はMLを越えるとき、積分制御部27によって積分演
算部21からの積分出力InをMH−(Pn−Dn)又
はML−(Pn−Dn)に修正制御するものである。
In this configuration, the control deviation En from the subtractor 1 is
Is added to the proportional operation unit 19 and the integration operation unit 21, the input signal PVn is applied to the differentiation operation unit 23, these operation outputs Pn, In, and Dn are added and subtracted by the addition unit 25, and the obtained PID signal PIDn is output to the output limiter 15. As an output signal (manipulation amount) MVn via the PID signal, and the PID signal PIDn at the time point n is output as the limit value MH of the output limiter 15.
Or, when it exceeds ML, the integral control section 27 corrects and controls the integral output In from the integral operation section 21 to MH- (Pn-Dn) or ML- (Pn-Dn).

【0008】この位置形PID構成の制御装置において
も、積分制御部27を介して積分演算部21を制御し、
過積分を抑制して入力信号PVの行過量を小さくし、大
きな目標値変更に対してオーバーシュートの低減を図っ
ている。
In this position type PID control device, the integration operation unit 21 is controlled via the integration control unit 27,
Over-integration is suppressed to reduce the amount of input signal PV passing, thereby reducing overshoot for a large change in target value.

【0009】すなわち、図9の積分演算部21は通常 In=I(n−1)+ΔIn I(n−1)=In のような演算を行なうが、PID信号PIDnが制限値
MH又はMLを越えているとき、積分制御部27が積分
値Inを次のように変更する。 PIDn>MHのとき:In=MH−(Pn−Dn)、
I(n−1)=In PIDn<MLのとき:In=ML−(Pn−Dn)、
I(n−1)=In
That is, the integral operation section 21 of FIG. 9 normally performs an operation such as In = I (n-1) + ΔIn I (n-1) = In, but the PID signal PIDn exceeds the limit value MH or ML. The integration control unit 27 changes the integration value In as follows. When PIDn> MH: In = MH- (Pn-Dn),
When I (n-1) = In PIDn <ML: In = ML- (Pn-Dn),
I (n-1) = In

【0010】ところで、上述した各制御装置は、次のよ
うな理由からステップ状には変化しない入力信号PVn
だけを微分する入力微分構成にしている。すなわち、こ
の種の制御装置では、上述したようにPID信号PID
nや積分値Inを変更することによってオーバーシュー
トを抑えることができる反面、制御偏差Enに対して微
分演算を行なうようにした場合、目標値SVをステップ
状に変更すると、PID信号PIDnが一度制限値MH
又はMLに達した後、制限値内に大きく引戻されるいわ
ゆる微分引戻し現象が発生するからである。
By the way, each of the above-mentioned control devices has an input signal PVn which does not change stepwise for the following reason.
It has an input differentiation configuration that differentiates only. That is, in this type of control device, as described above, the PID signal PID
The overshoot can be suppressed by changing n and the integral value In. On the other hand, when the differential operation is performed on the control deviation En, if the target value SV is changed stepwise, the PID signal PIDn is once limited. Value MH
Alternatively, after reaching ML, a so-called differential retraction phenomenon in which the retraction is greatly reduced to within the limit value occurs.

【0011】図10はそのような微分引戻し現象を説明
する図である。図10中の一点鎖線は、仮に図8又は図
9の制御装置をそのような偏差微分構成とし、目標値S
Vをステップ状に変更したとき、変換制御部17や積分
制御部27を設けない場合のPID信号PIDnの目標
値変更応答であり、微分演算が効いて出力信号MVnが
ピークA点を有するパルス状波形となっている。このP
ID信号PIDnに対し、図8の構成では変換制御部1
7がPID信号PIDnのピークA点を出力リミッタ1
5の上限値MHに抑え、図9の構成では積分制御部27
が積分値InをMH−(Pn−Dn)に変更することに
より、各々PID信号PIDnが上限値MHに等しくな
る処理をしている。
FIG. 10 is a diagram for explaining such a differential pullback phenomenon. The dashed line in FIG. 10 indicates that the controller of FIG. 8 or FIG.
This is a target value change response of the PID signal PIDn when the conversion control unit 17 and the integration control unit 27 are not provided when V is changed in a step-like manner. The differential signal is effective and the output signal MVn has a pulse-like shape having a peak A point. It has a waveform. This P
For the ID signal PIDn, the conversion control unit 1 in the configuration of FIG.
7 is the peak limiter of the PID signal PIDn and the output limiter 1
In the configuration shown in FIG.
Changes the integral value In to MH- (Pn-Dn), whereby the PID signal PIDn is equal to the upper limit value MH.

【0012】これは図10中の一点鎖線で示された波形
にバイアスをかけてピークA点を上限値MHまで下方向
に平行移動したことと等価である。そのため、変換制御
部17や積分制御部27を付加した場合のPID信号P
IDnは、図10中の破線のように目標値変更のタイミ
ングで上限値MHになった後、急激に逆方向(下限値M
L側)に引戻され、その結果として同図の破線のように
入力信号PVの応答が遅れるという不具合が発生するの
で、ステップ状には変化しない入力信号PVを微分する
入力微分構成となっている。
This is equivalent to shifting the peak A point downward to the upper limit value MH by applying a bias to the waveform indicated by the one-dot chain line in FIG. Therefore, when the conversion control unit 17 and the integration control unit 27 are added, the PID signal P
After reaching the upper limit value MH at the timing of changing the target value as shown by the broken line in FIG.
L side), and as a result, the response of the input signal PV is delayed as indicated by the broken line in the figure, so that the input signal PV does not change in a step-like manner. I have.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上述し
た入力微分形PID構成の制御装置は、目標値SVnの
ステップ状変更に対する応答が改善されるものの、他の
操作状況において微分引戻し現象を抑えるために更に改
善の余地がある。
However, in the above-described control device having the input differential PID configuration, although the response to the step change of the target value SVn is improved, it is necessary to suppress the differential pullback phenomenon in other operation situations. There is still room for improvement.

【0014】すなわち、PID信号PIDnが制限値M
H又はMLを超えるとき、制御処理サンプル毎に速度/
位置形変換部13や積分演算部21で過積分を抑える処
理を行なうと、図11に示すように、例えば制御安定状
態にある入力信号PVnにインパルス状ノイズが混入
し、ノイズの立ち上がり部分でPID演算結果が出力リ
ミッタ15の上限値MHを越え、積分演算結果の修正処
理によってPID演算結果のPIDnを上限値MHに一
致させた場合、次のサンプル時点でそのノイズが立ち上
がって消滅するとき、先に修正処理によって修正した分
だけ余分にPID演算結果PIDnが引き戻される引き
戻し現象が発生する。
That is, when the PID signal PIDn has the limit value M
When H or ML is exceeded, the speed /
When processing is performed to suppress over-integration by the position shape conversion unit 13 and the integration operation unit 21, as shown in FIG. 11, for example, impulse noise is mixed into the input signal PVn in a stable control state, and PID is generated at the rising edge of the noise. When the calculation result exceeds the upper limit value MH of the output limiter 15 and the PIDn of the PID calculation result matches the upper limit value MH by the correction processing of the integration calculation result, when the noise rises and disappears at the next sample time, In this case, a pull-back phenomenon occurs in which the PID operation result PIDn is pulled back extra by the amount corrected by the correction processing.

【0015】そのため、図11中の破線で示すように、
修正処理をしない実線の場合に比べて再び制御が安定す
るまでに時間がかかる欠点がある。さらに、目標値SV
を変更する際の誤操作などに起因して、入力信号PVn
の応答時間に比べて短時間でその目標値SVの変更が繰
り返された場合、図12のような不具合が生じる。
Therefore, as shown by the broken line in FIG.
There is a disadvantage that it takes more time until the control is stabilized again as compared with the case of the solid line without the correction processing. Further, the target value SV
Input signal PVn due to an erroneous operation when changing
If the change of the target value SV is repeated in a shorter time than the response time of the above, a problem as shown in FIG. 12 occurs.

【0016】例えば、図12中のの時点でPID演算
結果PIDnが下限値ML未満になるような目標値SV
の変更を行うと、PID演算結果PIDnを下限値ML
に一致するように積分演算結果が修正される。その後、
短時間で元の目標値SVに戻されると(図12中のの
時点)、修正された値から積分演算が開始されて、PI
D信号PIDnが元の値よりも積分修正分だけ高くなっ
てしまい、入力信号PVnが余分に乱れてしまう。
For example, the target value SV such that the PID calculation result PIDn becomes smaller than the lower limit value ML at the time point in FIG.
Is changed, the PID calculation result PIDn is changed to the lower limit value ML.
The result of the integration operation is corrected so as to match. afterwards,
When the target value SV is returned to the original target value SV in a short time (time point in FIG. 12), the integral calculation is started from the corrected value, and PI
The D signal PIDn becomes higher than the original value by the integral correction, and the input signal PVn is disturbed extra.

【0017】本発明はそのような従来の欠点を解決する
ためになされたもので、目標値や制御対象からの入力信
号の異常な変化によって出力信号がリミット値を超えて
もPID信号の引戻し現象の発生を抑えることが可能な
制御装置の提供を目的とする。
The present invention has been made in order to solve such a conventional drawback, and the PID signal pullback phenomenon occurs even when an output signal exceeds a limit value due to an abnormal change in a target value or an input signal from a control target. It is an object of the present invention to provide a control device capable of suppressing the generation of the control signal.

【0018】[0018]

【課題を解決するための手段】そのような課題を解決す
るために本発明は、入力信号を目標値に一致させるよう
にそれら入力信号や目標値に対して比例、積分および微
分演算して得たPID信号から制御対象側への出力信号
を出力する制御装置であって、そのPID信号が所定の
制限値を超えて外れた状況の下で、それら比例および微
分変化量と積分変化量との比較に基づきそのPID信号
のピークが検出されたとき、そのPID信号がその制限
値と一致するよう上記積分演算結果を変更する構成とな
っている。
In order to solve such a problem, the present invention obtains an input signal by performing proportional, integral and differential operations on the input signal and the target value so as to match the target value. A control device for outputting an output signal from the PID signal to a control target side, wherein the PID signal exceeds a predetermined limit value and deviates from the proportional and differential change amounts and the integral change amount. When the peak of the PID signal is detected based on the comparison, the integration calculation result is changed so that the PID signal matches the limit value.

【0019】そして、本発明は、上記ピークが検出され
たとき、その出力信号が、変化量の比較中における比
例、微分および積分変化量の加算値を上記制限値に加え
た値と一致するようその積分演算結果を変更する構成も
可能である。
According to the present invention, when the above-mentioned peak is detected, an output signal thereof coincides with a value obtained by adding the added value of the proportional, differential and integral changes during the comparison of the changes to the above-mentioned limit value. A configuration for changing the result of the integration operation is also possible.

【0020】また、本発明は、それら比例および微分変
化量に対して「0」〜「1」の範囲の係数を掛けて積分
変化量と比較する構成や、上記ピークが検出されないと
き、積分演算を停止するよう上記演算処理を変更する構
成、更に、積分演算の停止によってPID信号が上記制
限値内へ変化するときその積分演算を停止せずに当該P
ID信号を演算する構成も可能である。
The present invention also provides a configuration for multiplying the proportional and differential change amounts by a coefficient in the range of "0" to "1" to compare with the integrated change amount, and an integral operation when no peak is detected. In addition, when the PID signal changes to within the limit value due to the stop of the integration operation, the P operation is stopped without stopping the integration operation.
A configuration for calculating the ID signal is also possible.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明に係る制御装置の実
施の形態例を示すブロック図である。図1において、P
ID演算部29は、目標値SVnおよび図示しない制御
対象からの測定値である入力信号PVnを所定のPID
定数でPID演算して積分出力In、比例出力Pn、微
分出力Dn、PID信号Pn+In+Dnおよび目標値
微分出力Dsvnを所定のサンプルタイミング毎に出力
するもので、変化量算出部31、タイミング判定部33
および出力リミッタ処理部35に接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a control device according to the present invention. In FIG. 1, P
The ID calculation unit 29 converts the target value SVn and an input signal PVn, which is a measurement value from a control target (not shown), into a predetermined PID.
A PID operation is performed with a constant to output an integral output In, a proportional output Pn, a differential output Dn, a PID signal Pn + In + Dn, and a target value differential output Dsvn at each predetermined sample timing. The change amount calculating unit 31, the timing determining unit 33
And an output limiter 35.

【0022】PID演算部29は、例えば図2に示すよ
うに、減算部37にて目標値SVnから入力信号PVn
を減算した制御偏差を積分演算部(I)39および比例
演算部(P)41で演算して積分出力Inおよび比例出
力Pnを出力させ、入力信号PVnを反転部43で反転
させて微分演算部(D)45で演算した微分出力Dnを
出力させ、それら積分出力In、比例出力Pnおよび微
分出力Dnを加算部47で加算してPID信号Pn+I
n+Dnを出力させるとともに、目標値SVnを微分演
算部45で演算して目標値微分出力Dsvnを出力する
位置形PID演算構成を有している。なお、積分演算部
39は後述する積分変更部53からの指示によってその
演算機能が可変される。
As shown in FIG. 2, for example, as shown in FIG.
Is calculated by an integral operation unit (I) 39 and a proportional operation unit (P) 41 to output an integral output In and a proportional output Pn, and the input signal PVn is inverted by an inverting unit 43 to obtain a differential operation unit. (D) The differential output Dn calculated in 45 is output, and the integration output In, the proportional output Pn, and the differential output Dn are added by the adder 47, and the PID signal Pn + I
In addition to outputting n + Dn, the differential value calculation section 45 calculates the target value SVn and outputs a target value differential output Dsvn to generate a position-type PID calculation configuration. The function of the integral operation unit 39 is changed by an instruction from an integral change unit 53 described later.

【0023】図1に戻って、変化量算出部31は、比例
出力Pn、積分出力Inおよび微分出力Dnをその入力
タイミング毎に記憶保持するとともに前回の比例出力P
(n−1)、積分出力I(n−1)、微分出力D(n−
1)との差を算出し、各出力の変化量すなわち積分変化
量ΔIn、比例変化量ΔPnおよび微分変化量ΔDnを
出力するものであり、タイミング判定部33に接続され
ている。係数部49は、図示しない入力手段からの指示
によって「0」を超え「1」までの任意の係数を出力す
るものであり、タイミング判定部33に接続されてい
る。
Returning to FIG. 1, the change amount calculating section 31 stores and holds the proportional output Pn, the integral output In, and the differential output Dn for each input timing, and also stores the proportional output Pn
(N-1), integral output I (n-1), differential output D (n-
1), and outputs a change amount of each output, that is, an integral change amount ΔIn, a proportional change amount ΔPn, and a differential change amount ΔDn, and is connected to the timing determination unit 33. The coefficient unit 49 outputs an arbitrary coefficient from “0” to “1” in response to an instruction from an input unit (not shown), and is connected to the timing determination unit 33.

【0024】出力リミット値設定部51は、図示しない
入力手段で設定された出力リミット値としての上限値お
よび下限値(制限値)MH又はMLを出力するものであ
り、タイミング判定部33および出力リミッタ処理部3
5に接続されている。タイミング判定部33は、PID
演算に関するタイミング信号を出力する機能その他の機
能を有し、出力リミッタ処理部35および積分変更部5
3に接続されている。
The output limit value setting section 51 outputs an upper limit value and a lower limit value (limit value) MH or ML as output limit values set by input means (not shown), and includes a timing judgment section 33 and an output limiter. Processing unit 3
5 is connected. The timing determination unit 33 uses the PID
It has a function of outputting a timing signal relating to the operation and other functions, and has an output limiter processing unit 35 and an integration changing unit 5
3 is connected.

【0025】タイミング判定部33は、PID演算結果
であるPID信号Pn+In+Dnが出力リミット値設
定部51からの制限値MH又はMLを超えているか否か
判別して超えているとき、積分変化量ΔInから、比例
および微分変化量ΔPn+ΔDnの和に係数部49から
の係数を掛けた値[係数×(ΔPn+ΔDn)]を減算
(比較)し、その結果を少なくとも次のサンプルまで記
憶しておき、減算結果がマイナスとなるとともにその変
化量が順次大きくなっているとき、変更タイミング信号
を出力リミッタ処理部35および積分変更部53へ出力
する機能を有している。
The timing determination section 33 determines whether or not the PID signal Pn + In + Dn, which is the PID calculation result, exceeds the limit value MH or ML from the output limit value setting section 51. , And the value obtained by multiplying the sum of the proportional and differential change amounts ΔPn + ΔDn by the coefficient from the coefficient unit 49 (coefficient × (ΔPn + ΔDn)), and storing the result at least until the next sample. It has a function of outputting a change timing signal to the output limiter processing unit 35 and the integration change unit 53 when the value becomes negative and the amount of change sequentially increases.

【0026】すなわち、図3Aのように、目標値SVに
近づくように増加する入力信号PVnが目標値SVに達
しない場合には、同図Bのように目標値SVと入力信号
PVnとの制御偏差はプラス(+)なので、PID信号
Pn+In+Dnが上限値MH側を超えて出力飽和し、
積分変化量ΔInが増加方向、比例および微分の変化量
[係数×(ΔPn+ΔDn)]が減少方向に変化する。
That is, as shown in FIG. 3A, when the input signal PVn that increases so as to approach the target value SV does not reach the target value SV, control of the target value SV and the input signal PVn is performed as shown in FIG. Since the deviation is plus (+), the PID signal Pn + In + Dn exceeds the upper limit MH and the output is saturated,
The integral change amount ΔIn increases and the proportional and derivative change amount [coefficient × (ΔPn + ΔDn)] decreases.

【0027】ここで、減算結果が連続してマイナスにな
るとは、ΔIn<−係数×(ΔPn+ΔDn)の条件が
成立し、その変化量が大きくなるとは、ΔIn+係数×
[ΔPn+ΔDn]<ΔIn−1+係数×[ΔP(n−
1)+ΔD(n−1)]の条件が成立することであり、
これらの条件が成立するとき、上限値MHを超えたPI
D信号Pn+In+Dnすなわち出力リミット処理する
前の出力量MVがピーク点(図3B中のP点)を過ぎ、
上限値MHに向って減少する状態であるとして変更タイ
ミング信号を出力する。
Here, when the subtraction result is continuously negative, the condition of ΔIn <−coefficient × (ΔPn + ΔDn) is satisfied, and when the amount of change is large, it is determined that ΔIn + coefficient ×
[ΔPn + ΔDn] <ΔIn−1 + coefficient × [ΔP (n−
1) + ΔD (n−1)] is satisfied,
When these conditions are satisfied, PI exceeding the upper limit value MH
The D signal Pn + In + Dn, that is, the output amount MV before the output limit processing passes the peak point (point P in FIG. 3B),
A change timing signal is output assuming that the state is decreasing toward the upper limit value MH.

【0028】ところで、上述した係数部49からの係数
は、比例および微分の変化量の和ΔPn+ΔDnの時間
的なタイミングを可変するものであり、係数「0」を超
え「1」未満では上限値MHを超えたPID信号Pn+
In+Dn(出力量MV)のピーク点Pを遅らせること
になり、係数「1」では遅らせない状態を示す。そし
て、タイミング判定部33は、PID信号のピーク点P
の判別開始から判別終了までの2回の判定点(P1、P
2)の値を加算してΣΔMVを求め、出力リミッタ処理
部35へ出力する機能を有する。
The coefficient from the coefficient section 49 changes the temporal timing of the sum ΔPn + ΔDn of the change amounts of the proportionality and the derivative. When the coefficient exceeds “0” and is less than “1”, the upper limit MH is set. Signal Pn +
This indicates that the peak point P of In + Dn (output amount MV) is delayed, and the coefficient “1” does not delay the peak point P. Then, the timing determination unit 33 calculates the peak point P of the PID signal.
Determination points (P1, P2) from the start of the determination to the end of the determination
The function of adding 求 め ΔMV by adding the value of 2) and outputting it to the output limiter 35 is provided.

【0029】ΣΔMVは次のように表現することがで
き、 ΣΔMV=ΔPn+ΔIn+ΔDn+ΔP(n−1)+
ΔI(n−1)+ΔD(n−1) 後述するように変更タイミング信号出力時の積分演算変
更に用いられる。なお、出力リミット値処理前の出力量
MVの変化分の加算回数は連続する2回に限定されな
い。
ΣΔMV can be expressed as follows: ΣΔMV = ΔPn + ΔIn + ΔDn + ΔP (n−1) +
ΔI (n−1) + ΔD (n−1) As will be described later, it is used for changing the integral calculation when the change timing signal is output. Note that the number of additions for the change in the output amount MV before the output limit value processing is not limited to two consecutive times.

【0030】また、タイミング判定部33は、上述した
条件を満たさないときには、積分演算を停止させる停止
タイミング信号を積分変更部53へ出力する機能を有す
る。もっとも、タイミング判定部33は、停止タイミン
グ信号による積分演算停止によってPID信号が例えば
上限値MHを下回って上限値〜下限値MH〜ML内に入
るように変化するときには、その制御サンプル分につい
ては積分演算を行なうよう実行タイミング信号を出力す
る機能を有する。
The timing determining section 33 has a function of outputting a stop timing signal for stopping the integration operation to the integration changing section 53 when the above condition is not satisfied. However, when the PID signal changes below the upper limit value MH and falls within the upper limit value to the lower limit value MH to ML, for example, when the integration calculation is stopped by the stop timing signal, the timing determination unit 33 integrates the control sample. It has a function of outputting an execution timing signal to perform an operation.

【0031】なお、タイミング判定部33は、PID信
号Pn+In+Dnが下限値MLを超えて低下する場合
には、下限値MLを超えて低下したPID信号Pn+I
n+Dnのピーク点を同様に求めて変更タイミング信号
を出力する一方、そのピーク点の判別開始から判別終了
までのΣΔMVを出力し、上述した条件を満たさないと
きに停止タイミング信号を出力し、積分演算停止によっ
て出力量が下限値MLを上回って変化するときには実行
タイミング信号を出力する機能を有する。
When the PID signal Pn + In + Dn falls below the lower limit ML, the timing determination section 33 determines that the PID signal Pn + I falls below the lower limit ML.
In the same manner, the peak point of (n + Dn) is obtained and the change timing signal is output, while the ΣΔMV from the start to the end of the determination of the peak point is output. It has a function of outputting an execution timing signal when the output amount exceeds the lower limit value ML due to the stop.

【0032】出力リミッタ処理部35は、PID信号P
n+In+Dnが制限値MH又はMLを超えていると
き、これを制限値MH又はMLに制限して出力信号MV
として出力する機能その他の機能を有し、積分変更部5
3および制御対象に接続されている。そして、出力リミ
ッタ処理部35は、タイミング判定部33から変更タイ
ミング信号が出力されたとき、制限値MH又はMLにΣ
ΔMVを加えた値を出力信号MVとして出力する機能を
有している。
The output limiter processing section 35 outputs the PID signal P
When n + In + Dn exceeds the limit value MH or ML, the output signal MV is limited to the limit value MH or ML.
The function of outputting as
3 and the control target. Then, when the timing determination unit 33 outputs the change timing signal, the output limiter processing unit 35 sets the limit value MH or ML to Σ.
It has a function of outputting a value obtained by adding ΔMV as an output signal MV.

【0033】出力リミッタ処理部35は、本発明の制御
装置で偏差微分型PID制御を構成する場合には、制限
値MH又はMLに制限した出力信号に目標値微分出力D
svnを加え、制限値MH又はMLで再制限して出力信
号として出力したり、制限値MH又はMLにΣΔMVを
加えた値に、更に目標値微分出力Dsvnを加えて制限
値MH又はMLで再制限して出力する機能を有してい
る。
When the control device of the present invention configures the differential differentiation type PID control, the output limiter processing section 35 outputs the target value differential output D to the output signal limited to the limit value MH or ML.
svn is added, and the output is output as an output signal after being again limited by the limit value MH or ML, or the target value differential output Dsvn is added to the value obtained by adding ΣΔMV to the limit value MH or ML, and the output is again limited by the limit value MH or ML. It has the function of limiting output.

【0034】積分変更部53はPID演算部29に接続
されており、タイミング判定部33からタイミングが出
力されたとき、出力リミッタ処理部35から出力される
出力信号MVの値になるような演算を行ない、PID演
算部29における積分演算結果を変更する機能を有して
いる。すなわち、積分変更部53は、タイミング判定部
33からの停止タイミング信号出力時には積分演算を停
止する指示信号を帰還出力し、変更タイミング信号出力
時には制限値MH又はMLにΣΔMVを加えた出力信号
MVとなるような値の指示信号を帰還出力し、更に、実
行タイミング信号の出力時にはその制御サンプル分の積
分演算を行なう指示信号を帰還出力する。
The integration change section 53 is connected to the PID calculation section 29, and performs an operation such that when the timing is output from the timing determination section 33, the value becomes the value of the output signal MV output from the output limit processing section 35. And has the function of changing the result of the integration operation in the PID operation unit 29. That is, the integration change unit 53 feedback-outputs an instruction signal to stop the integration operation when the stop timing signal is output from the timing determination unit 33, and outputs the limit value MH or ML plus ΣΔMV to the output signal MV when the change timing signal is output. An instruction signal having such a value is feedback-outputted, and when an execution timing signal is output, an instruction signal for performing an integration operation for the control sample is output as feedback.

【0035】次に、上述した図1の構成による制御装置
の動作を簡単に説明する。目標値SVnおよび入力信号
PVnに基づきPID演算部29でPID演算された積
分出力In、比例出力Pn、微分出力Dnは変化量算出
部31へ、PID信号Pn+In+Dnはタイミング判
定部33へ、更に目標値微分出力Dsvnは出力リミッ
タ処理部35へ出力される。
Next, the operation of the control device having the configuration shown in FIG. 1 will be briefly described. The integral output In, the proportional output Pn, and the differential output Dn PID-calculated by the PID calculator 29 based on the target value SVn and the input signal PVn are sent to the change amount calculator 31, the PID signal Pn + In + Dn is sent to the timing determiner 33, and further to the target value. The differential output Dsvn is output to the output limiter 35.

【0036】変化量算出部31に入力された比例出力P
n、積分出力Inおよび微分出力Dnも基づき積分変化
量ΔIn、比例変化量ΔPnおよび微分変化量ΔDnが
タイミング判定部33に出力される。タイミング判定部
33には、係数部49からの係数「0」〜「1」までの
任意の係数が、出力リミット値設定部51から制限値M
HおよびMLが入力されている。
The proportional output P input to the variation calculator 31
The integrated change amount ΔIn, the proportional change amount ΔPn, and the differential change amount ΔDn are output to the timing determination unit 33 based on n, the integrated output In, and the differential output Dn. In the timing determination unit 33, an arbitrary coefficient from “0” to “1” from the coefficient unit 49 is output from the output limit value setting unit 51 to the limit value M.
H and ML are input.

【0037】タイミング判定部33は、PID信号Pn
+In+Dnが制限値MH又はMLを超えているとき、
積分変化量ΔInから、比例および微分変化量ΔPn+
ΔDnの和に係数を掛けた値[係数×(ΔPn+ΔD
n)]を減算し、減算結果がマイナスとなるとともにそ
の変化量が順次大きくなっているとき、PID信号Pn
+In+Dnが図3Bのピーク点Pを過ぎたと判断し、
変更タイミング信号を出力リミッタ処理部35および積
分変更部53へ出力する。そのとき、タイミング判定部
33から、PID信号のピーク点P判定についての2回
の変化分を加算したΣΔMVが出力リミッタ処理部35
へ出力される。
The timing determining section 33 outputs the PID signal Pn
When + In + Dn exceeds the limit value MH or ML,
From the integral change ΔIn, the proportional and differential change ΔPn +
A value obtained by multiplying the sum of ΔDn by a coefficient [coefficient × (ΔPn + ΔD
n)] is subtracted, and when the subtraction result is negative and the amount of change is sequentially increasing, the PID signal Pn
+ In + Dn is determined to have passed the peak point P in FIG.
The change timing signal is output to the output limiter 35 and the integration changer 53. At this time, タ イ ミ ン グ ΔMV obtained by adding the two changes in the peak point P determination of the PID signal from the timing determination unit 33 is output limiter processing unit 35.
Output to

【0038】また、PID演算結果が上限値MHを超え
ていても、制御偏差が異常であったり、異常状態でなく
ても上述した条件を満たさないときには、タイミング判
定部33から停止タイミング信号が出力リミッタ処理部
35および積分変更部53へ出力される。さらに、停止
タイミング信号による積分演算停止によって出力量が例
えば上限値MHを下回って上限値〜下限値MH〜ML内
に入るように変化するときには、タイミング判定部33
から実行タイミング信号が出力リミッタ処理部35およ
び積分変更部53へ出力される。
Even if the PID calculation result exceeds the upper limit value MH, if the control deviation is abnormal or the above condition is not satisfied even if the control state is not abnormal, a stop timing signal is output from the timing determination unit 33. It is output to the limiter processing unit 35 and the integration change unit 53. Further, when the output amount changes below the upper limit value MH and falls within the range from the upper limit value to the lower limit value MH to ML, for example, when the integration operation is stopped by the stop timing signal, the timing determination unit 33.
Output an execution timing signal to the output limiter 35 and the integration changer 53.

【0039】その結果、出力リミッタ処理部35から
は、PID演算結果であるPID信号Pn+In+Dn
が制限値MH又はMLを超えているとき、制限値MH又
はMLに制限された出力信号MVが制御対象および積分
変更部53へ出力される一方、変更タイミング信号が出
力されたとき、制限値MH又はMLにΣΔMVを加えた
値が出力信号MVとして同様に出力される。
As a result, the output limiter 35 outputs a PID signal Pn + In + Dn, which is a PID calculation result.
Is greater than the limit value MH or ML, the output signal MV limited to the limit value MH or ML is output to the control target and the integration change unit 53, and when the change timing signal is output, the limit value MH is output. Alternatively, a value obtained by adding ΣΔMV to ML is similarly output as the output signal MV.

【0040】タイミング判定部33から停止タイミング
信号が出力されると、積分変更部53から積分演算を停
止する指示信号がPID演算部29へ出力され、変更タ
イミング信号が出力されると、制限値MH又はMLにΣ
ΔMVを加えた出力信号MVとなるような値の指示信号
がPID演算部29へ出力され、更に、実行タイミング
信号が出力されたときには、その制御サンプル分の積分
演算を行なう指示信号がPID演算部29へ出力され
る。そのため、PID演算部29は、これらの指示信号
に基づき、例えば図2に示す、積分演算部39の演算機
能を可変し、過積分動作を抑えたり停止する一方、実行
タイミング信号の出力時には当該サンプル分の積分演算
をしたPID信号を出力する。
When the stop timing signal is output from the timing determination unit 33, an instruction signal for stopping the integration operation is output from the integration change unit 53 to the PID calculation unit 29, and when the change timing signal is output, the limit value MH is output. Or ML
An instruction signal having a value that becomes an output signal MV to which ΔMV has been added is output to the PID operation unit 29, and when an execution timing signal is output, an instruction signal for performing an integration operation for the control sample is output from the PID operation unit 29. 29. Therefore, based on these instruction signals, the PID calculation unit 29 varies the calculation function of the integration calculation unit 39 shown in FIG. 2, for example, to suppress or stop the over-integration operation, and at the time of outputting the execution timing signal, A PID signal that has been subjected to the integration operation for the minute is output.

【0041】このように本発明の制御装置は、目標値S
Vnと入力信号PVnからPID演算したPID信号P
IDnが制限値MH又はMLを超えているとき、積分変
化量ΔInから、比例微分変化量ΔPn+ΔDnに係数
を掛けた値[係数×(ΔPn+ΔDn)]を減算し、こ
の減算結果からPID信号すなわち出力リミット前の出
力信号MVのピーク点を判別したとき、制限値MH又は
MLで制限された出力量MVとなるようにPID演算の
積分演算を変更するから、入力信号PVnの異常によっ
てPID信号が余分に引戻され難くなるし、目標値SV
nが誤設定されても、出力信号MVnのピーク点に達す
るまでに適正な値に設定し直せば、PID信号の引戻し
が速やかに収る。
As described above, according to the control device of the present invention, the target value S
PID signal P obtained by performing PID operation from Vn and input signal PVn
When IDn exceeds the limit value MH or ML, a value obtained by multiplying a proportional differential change amount ΔPn + ΔDn by a coefficient [coefficient × (ΔPn + ΔDn)] is subtracted from the integral change amount ΔIn. When the peak point of the previous output signal MV is determined, the integral calculation of the PID calculation is changed so that the output amount MV is limited by the limit value MH or ML. It is difficult to pull back and the target value SV
Even if n is erroneously set, if the value is reset to an appropriate value before reaching the peak point of the output signal MVn, the pullback of the PID signal can be quickly stopped.

【0042】しかも、出力信号MVnを制限値MH又は
MLに抑えるよう積分演算結果を変更する値として、P
ID信号のピーク点の判別開始から判別終了までの出力
量MVnの変化加算値ΣΔMVを制限値MH又はMLに
加えた値としたから、各サンプル毎に積分修正していた
場合より、ピーク判断に要した時間だけ修正開始が遅れ
るものの、出力の違いは最小限に抑えられる。すなわ
ち、各毎サンプル毎に積分修正する従来構成では、出力
信号が図3中の破線aで示すようになってP1、P2の
時点では制限値より小さくなるが、本発明では、PID
信号のピーク判別時がP2点となり、この時点で出力信
号が制限値MHになるように積分帰還修正を行うと、同
図中の一点鎖線bのようになって毎サンプル積分修正よ
りも出力が多く加わったことになる。
Further, as a value for changing the result of the integration operation so as to suppress the output signal MVn to the limit value MH or ML, P
Since the change addition value ΣΔMV of the output amount MVn from the start of the determination of the peak point of the ID signal to the end of the determination is a value obtained by adding the limit value MH or ML, the peak determination is performed more efficiently than when the integration is corrected for each sample. Although the start of the correction is delayed by the required time, the difference in output is minimized. That is, in the conventional configuration in which the integration correction is performed for each sample, the output signal becomes smaller than the limit value at the points P1 and P2 as shown by the broken line a in FIG.
When the peak of the signal is determined to be at the point P2, when the integral feedback correction is performed so that the output signal reaches the limit value MH, the output becomes higher than the integral correction for each sample as shown by a dashed line b in FIG. That's a lot added.

【0043】そこで、本発明では、ピーク測定中の出力
の変化分ΣΔMVを計算しておき、ピークが確定した時
の積分修正計算に用いる出力値を、制限値MHではなく
MH+ΣΔMVにすることによって、図3中の実線cで
示すように、従来の毎サンプル積分修正を行った場合の
出力の動きに近づけることができる。そして、PID演
算結果が制限値MH又はMLを超えていても、変更タイ
ミング信号の出力条件が満たされないとき積分演算が停
止されるから、過積分の防止効果がある。
Therefore, according to the present invention, the output variation ΣΔMV during peak measurement is calculated, and the output value used for the integral correction calculation when the peak is determined is set to MH + ΣΔMV instead of the limit value MH. As shown by the solid line c in FIG. 3, it is possible to approximate the output movement when the conventional sample-by-sample integration correction is performed. Then, even if the PID calculation result exceeds the limit value MH or ML, the integration calculation is stopped when the output condition of the change timing signal is not satisfied, so that there is an effect of preventing over integration.

【0044】また、比例微分変化量ΔPn+ΔDnに対
して係数「0」を超え「1」を掛けてPID信号PID
nのピーク点を判別するので、PID信号のピーク点を
任意に遅らせることが可能となり、積分演算出力を微妙
に可変調整したきめ細かい制御が可能になる。さらに、
停止タイミング信号による積分演算停止によってPID
信号が上限値〜下限値MH〜ML内に変化するときに
は、その制御サンプル分の積分演算を行なうよう構成し
たので、PID信号が制限値MH又はML近傍でふらつ
くことを防止できる。
Further, the proportional differential change amount ΔPn + ΔDn is multiplied by “1” exceeding the coefficient “0” to obtain a PID signal PID.
Since the peak point of n is determined, the peak point of the PID signal can be arbitrarily delayed, and fine control in which the integration operation output is finely variably adjusted can be performed. further,
PID by integration calculation stop by stop timing signal
When the signal changes from the upper limit value to the lower limit value MH to ML, the integration operation for the control sample is performed, so that the PID signal can be prevented from fluctuating near the limit value MH or ML.

【0045】ところで、上述したPID演算部29は、
図2に示す構成に限定されない。例えば図4に示すよう
に、図2の構成における目標値SVnを微分する微分演
算部45を省略する構成も可能である。さらに、PID
演算部29は、図5に示すように、減算部37にて目標
値SVから入力信号PVを減算した偏差を積分演算部3
9で演算して積分出力Inを出力させ、入力信号PVn
を反転部43で各々反転させて比例演算部41および微
分演算部45で演算して比例出力Pnおよび微分出力D
nを出力させ、それら積分出力In、比例出力Pnおよ
び微分出力Dnを加算部47で加算してPID信号Pn
+In+Dnを出力させる構成も可能である。
By the way, the above-described PID operation unit 29
The configuration is not limited to the configuration shown in FIG. For example, as shown in FIG. 4, a configuration in which the differential operation unit 45 for differentiating the target value SVn in the configuration of FIG. 2 is omitted is also possible. In addition, PID
As shown in FIG. 5, the arithmetic unit 29 calculates the deviation obtained by subtracting the input signal PV from the target value SV by the subtraction unit 37,
9 to output the integrated output In, and the input signal PVn
Are inverted by an inverting unit 43, respectively, and are operated by a proportional operation unit 41 and a differential operation unit 45 to obtain a proportional output Pn and a differential output D.
n, and outputs the PID signal Pn by adding the integral output In, the proportional output Pn, and the differential output Dn in an adder 47.
A configuration for outputting + In + Dn is also possible.

【0046】これら図4および図5の構成でPID演算
部29を形成する場合には、図1においてPID演算部
29からの目標値微分項Dsvnの出力系統がなくな
り、偏差微分型PID制御構成とはならない。
When the PID operation unit 29 is formed by the configurations shown in FIGS. 4 and 5, the output system of the target value differential term Dsvn from the PID operation unit 29 in FIG. Not be.

【0047】上述した本発明に係る図1の構成は位置形
PID制御の形態であったが、本発明は図6に示すよう
に、速度形PID制御構成も可能である。図6におい
て、PID演算部55は、目標値SVnおよび入力信号
PVnを所定のPID定数でPID演算して比例変化量
ΔPn、積分変化量ΔIn、微分変化量ΔDn、PID
加算値であるPID信号および目標値微分出力Dsvn
を所定のサンプルタイミング毎に出力するもので、タイ
ミング判定部33および出力リミッタ処理部35に接続
されている。
Although the configuration of FIG. 1 according to the present invention described above is a form of position type PID control, the present invention can also adopt a speed type PID control configuration as shown in FIG. In FIG. 6, a PID calculation unit 55 performs PID calculation of a target value SVn and an input signal PVn with a predetermined PID constant to perform a proportional change ΔPn, an integral change ΔIn, a differential change ΔDn, and a PID.
PID signal as addition value and target value differential output Dsvn
At a predetermined sample timing, and is connected to the timing determination unit 33 and the output limiter processing unit 35.

【0048】すなわち、PID演算部55は、図1のP
ID演算部29および変化量算出部31を兼ねた機能を
有し、後述する加算変更部73からの指示信号によって
PID加算値が変更演算される。PID演算部55の具
体的な構成は、例えば図7に示すように、減算部37に
て目標値SVnから入力信号PVnを減算した偏差を積
分演算部57および比例演算部59から積分変化量ΔI
nおよび比例変化量ΔPnを出力し、入力信号PVnを
反転部61で反転させて微分演算部63から微分変化量
ΔDnを出力し、それら積分変化量ΔIn、比例変化量
ΔPnおよび微分変化量ΔDnを加算部65で加算し、
積分要素67にてPID加算値を出力するとともに、目
標値SVnを微分演算部63で演算し、積分要素67か
ら目標値微分出力Dsvnを出力する構成を有してい
る。
That is, the PID operation unit 55 calculates the PID of FIG.
It has a function also as the ID calculation unit 29 and the change amount calculation unit 31, and the PID addition value is changed and calculated by an instruction signal from the addition change unit 73 described later. The specific configuration of the PID calculation unit 55 is, for example, as shown in FIG. 7, the difference obtained by subtracting the input signal PVn from the target value SVn by the subtraction unit 37 and the integration change amount ΔI from the integration calculation unit 57 and the proportional calculation unit 59.
n and the proportional change amount ΔPn, the input signal PVn is inverted by the inverting unit 61 and the differential operation unit 63 outputs the differential change amount ΔDn, and the integral change amount ΔIn, the proportional change amount ΔPn, and the differential change amount ΔDn are calculated. The addition is performed by the addition unit 65,
The PID addition value is output by the integration element 67, the target value SVn is calculated by the differentiation calculation section 63, and the target value differential output Dsvn is output from the integration element 67.

【0049】図6のタイミング判定部33は、上述した
図1と同様な機能を有し、変更タイミング信号、停止タ
イミング信号および実行タイミング信号を出力する機能
の他、PID信号すなわち出力リミット前の出力信号M
Vの変化分の加算値ΣΔMVを出力する機能を有してお
り、出力リミッタ処理部35も上述した図1と同様な機
能を有している。
The timing judging section 33 in FIG. 6 has a function similar to that of FIG. 1 described above, and outputs a change timing signal, a stop timing signal and an execution timing signal, and also outputs a PID signal, that is, an output before the output limit. Signal M
The output limiter 35 has a function of outputting the added value ΣΔMV corresponding to the change in V, and the output limiter 35 also has a function similar to that of FIG.

【0050】加算変更部69は、タイミング判定部33
から変更タイミング信号が出力されたとき、出力リミッ
タ処理部35から出力される出力信号MVnの値になる
よう演算し、PID演算部55におけるPID信号の加
算演算を変更する機能や、停止タイミング信号が出力さ
れたとき、PID演算部55における積分演算を停止さ
せ、更に、実行タイミング信号が出力されたとき、当該
タイミング時におけるPID演算部55での積分演算を
実行させる機能を有している。
The addition change section 69 includes a timing determination section 33
When the change timing signal is output from the output limiter 35, a function for calculating the value of the output signal MVn output from the output limiter processing unit 35, and a function for changing the addition operation of the PID signal in the PID calculation unit 55 or a stop timing signal When the output is output, the integration operation in the PID operation unit 55 is stopped, and when the execution timing signal is output, the integration operation in the PID operation unit 55 at the timing is executed.

【0051】なお、図6のような速度形PID制御構成
における動作は、PID演算部55および加算変更部6
9以外、図1の位置形PID制御構成と同様であるし、
その効果も同様であるので説明は省略する。
The operation in the speed type PID control configuration as shown in FIG.
9 is the same as the position type PID control configuration of FIG.
Since the effect is the same, the description is omitted.

【0052】[0052]

【発明の効果】以上説明したように本発明は、入力信号
を目標値に一致させるようにそれら入力信号や目標値に
対して比例、積分および微分演算して得たPID信号か
ら制御対象側への出力信号を出力する制御装置におい
て、PID信号が所定の制限値を超えているとき、比例
および微分変化量と積分演算の変化量との比較に基づき
PID信号のピークを検出し、このピークが検出された
とき、PID信号を制限するようその演算処理を変更す
るから、入力信号や目標値の異常な変化によって出力値
がリミット値を超えても引戻し現象の発生を抑えること
ができる。そして、出力信号が、ピークの検出中におけ
る比例、微分および積分変化量の加算値を制限値に加え
た値となるよう演算処理を変更する構成では、毎サンプ
ル積分修正したときの出力変化に、より近い出力変化が
望めるといった利点がある。また、本発明は、比例およ
び微分変化量に対して「0」〜「1」の範囲の係数を掛
けて積分変化量と比較する構成では、制御タイミングを
可変できるから、オーバーシュート等に関る出力リミッ
ト値近傍での積分項の微妙な操作が可能になるし、出力
がリミット値を超えるような目標値変更に対する制御応
答波形を1つの係数で連続的に変化させることが可能に
なる。さらに、PID信号のピークが検出されないと
き、積分演算を停止するよう演算処理を変更する構成で
は、過積分防止の効果がある。さらにまた、積分演算の
停止によってPID信号が制限値内に変化するとき、積
分演算を停止せずに当該PID信号を演算する構成で
は、PID信号が制限値近傍でふらつくことを防止でき
る。
As described above, according to the present invention, a PID signal obtained by performing a proportional, integral and differential operation on an input signal or a target value so as to match the input signal with the target value is transmitted to the control object side. When the PID signal exceeds a predetermined limit value, a peak of the PID signal is detected based on a comparison between the proportional and differential change amounts and the change amount of the integral operation. When the detection is detected, the arithmetic processing is changed so as to limit the PID signal. Therefore, even if the output value exceeds the limit value due to an abnormal change in the input signal or the target value, the occurrence of the pullback phenomenon can be suppressed. In a configuration in which the output signal is changed to a value obtained by adding the addition value of the proportional, differential, and integral change amounts during the detection of the peak to the limit value, the output change when the sample integration is corrected for each sample is: There is an advantage that a closer output change can be expected. Further, the present invention relates to overshoot and the like because the control timing can be varied in a configuration in which the proportional and differential change amounts are multiplied by a coefficient in the range of “0” to “1” and compared with the integral change amount. A delicate operation of the integral term near the output limit value can be performed, and a control response waveform for a target value change such that the output exceeds the limit value can be continuously changed by one coefficient. Further, in a configuration in which the calculation processing is changed so that the integration calculation is stopped when the peak of the PID signal is not detected, there is an effect of preventing excessive integration. Furthermore, when the PID signal changes within the limit value due to the stop of the integration operation, the configuration in which the PID signal is calculated without stopping the integration operation can prevent the PID signal from fluctuating near the limit value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る制御装置の実施の形態を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of a control device according to the present invention.

【図2】図1のPID演算部の具体的構成を示すブロッ
ク図である。
FIG. 2 is a block diagram illustrating a specific configuration of a PID calculation unit in FIG. 1;

【図3】図1の制御装置の動作を説明する図である。FIG. 3 is a diagram for explaining the operation of the control device of FIG. 1;

【図4】図1のPID演算部の他の構成を示すブロック
図である。
FIG. 4 is a block diagram illustrating another configuration of the PID calculation unit in FIG. 1;

【図5】図1のPID演算部の他の構成を示すブロック
図である。
FIG. 5 is a block diagram illustrating another configuration of the PID calculation unit in FIG. 1;

【図6】本発明に係る制御装置の他の実施の形態を示す
ブロック図である。
FIG. 6 is a block diagram showing another embodiment of the control device according to the present invention.

【図7】図6のPID演算部の具体的構成を示すブロッ
ク図である。
FIG. 7 is a block diagram illustrating a specific configuration of a PID calculation unit in FIG. 6;

【図8】本発明の参考となる従来の制御装置を示すブロ
ック図である。
FIG. 8 is a block diagram showing a conventional control device serving as a reference of the present invention.

【図9】本発明の参考となる他の制御装置を示すブロッ
ク図である。
FIG. 9 is a block diagram showing another control device that is a reference of the present invention.

【図10】図8又は図9の制御装置の動作を説明する図
である。
FIG. 10 is a diagram for explaining the operation of the control device of FIG. 8 or 9;

【図11】図8又は図9の制御装置の動作を説明する図
である。
FIG. 11 is a diagram illustrating the operation of the control device of FIG. 8 or 9;

【図12】図8又は図9の制御装置の動作を説明する図
である。
FIG. 12 is a diagram illustrating the operation of the control device of FIG. 8 or 9;

【符号の説明】[Explanation of symbols]

1、37 減算部 3 比例変化分演算部 5 積分変化分演算部 7 微分変化分演算部 9、11、25、47、65 加算部 13 速度/位置形変換部 15、35 出力リミッタ 17 変換制御部 19、41、59 比例演算部 21、39、57 積分演算部 23、45、63 微分演算部 27 積分制御部 29、55 PID演算部 31 変化量算出部 33 タイミング判定部 35 出力リミッタ処理部 43、61 反転部 49 係数部 51 出力リミット値設定部 53 積分変更部 67 積分要素 69 加算変更部 1, 37 Subtraction unit 3 Proportional change operation unit 5 Integral change operation unit 7 Differential change operation unit 9, 11, 25, 47, 65 Addition unit 13 Speed / position type conversion unit 15, 35 Output limiter 17 Conversion control unit 19, 41, 59 Proportional operation unit 21, 39, 57 Integral operation unit 23, 45, 63 Differential operation unit 27 Integral control unit 29, 55 PID operation unit 31 Change amount calculation unit 33 Timing determination unit 35 Output limiter processing unit 43, 61 inverting section 49 coefficient section 51 output limit value setting section 53 integration changing section 67 integration element 69 addition changing section

───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 昌士 東京都大田区久が原5丁目16番6号 理化 工業株式会社内 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masashi Shimada 5-16-6 Kugahara, Ota-ku, Tokyo Inside Rika Kogyo Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を目標値に一致させるようにそ
れら入力信号や目標値に対して比例(P)、積分(I)
および微分(D)演算して得たPID信号から制御対象
側へ出力信号を出力する制御装置において、 前記PID信号が所定の制限値を超えた状況の下で、前
記比例および微分変化量と前記積分変化量との比較に基
づき前記PID信号のピークが検出されたとき、前記P
ID信号が前記制限値と一致するよう前記積分(I)演
算結果を変更することを特徴とする制御装置。
1. An input signal that is proportional (P) or integral (I) to a target value so as to match the input signal or the target value.
And a control device for outputting an output signal from a PID signal obtained by performing a differential (D) operation to a control target side, wherein the proportional and differential change amounts and the When the peak of the PID signal is detected based on the comparison with the integrated change amount,
A control device for changing the result of the integral (I) calculation so that an ID signal matches the limit value.
【請求項2】 前記ピークが検出されたとき、前記出力
信号が、前記変化量の比較中における前記比例、微分お
よび積分変化量の加算値を前記制限値に加えた値と一致
するよう前記積分(I)演算結果を変更する請求項1記
載の制御装置。
2. The method according to claim 1, wherein when the peak is detected, the output signal is equal to a value obtained by adding an addition value of the proportional, differential, and integral changes during the comparison of the change to the limit value. The control device according to claim 1, wherein (I) changing a calculation result.
【請求項3】 前記比例および微分変化量に対して
「0」〜「1」の範囲の係数を掛けて前記積分変化量と
比較する請求項1又は2記載の制御装置。
3. The control device according to claim 1, wherein the proportional and differential change amounts are multiplied by a coefficient in a range of “0” to “1” and compared with the integral change amount.
【請求項4】 前記ピークが検出されないとき、前記積
分演算を停止するよう前記演算処理を変更する請求項1
〜3のいずれか1項記載の制御装置。
4. The calculation processing is changed to stop the integration calculation when the peak is not detected.
The control device according to any one of claims 1 to 3.
【請求項5】 前記積分演算の停止によって前記PID
信号が前記制限値内へ変化するとき、前記積分演算を停
止せずに当該PID信号を演算する請求項4記載の制御
装置。
5. The method according to claim 5, wherein the PID is stopped by stopping the integration operation.
5. The control device according to claim 4, wherein when the signal changes within the limit value, the PID signal is calculated without stopping the integration calculation.
JP05541397A 1997-02-25 1997-02-25 Control device Expired - Fee Related JP3436052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05541397A JP3436052B2 (en) 1997-02-25 1997-02-25 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05541397A JP3436052B2 (en) 1997-02-25 1997-02-25 Control device

Publications (2)

Publication Number Publication Date
JPH10240304A true JPH10240304A (en) 1998-09-11
JP3436052B2 JP3436052B2 (en) 2003-08-11

Family

ID=12997888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05541397A Expired - Fee Related JP3436052B2 (en) 1997-02-25 1997-02-25 Control device

Country Status (1)

Country Link
JP (1) JP3436052B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015157288A (en) * 2015-05-01 2015-09-03 三浦工業株式会社 reverse osmosis membrane separation device
JP2015164731A (en) * 2015-05-01 2015-09-17 三浦工業株式会社 reverse osmosis membrane separation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015157288A (en) * 2015-05-01 2015-09-03 三浦工業株式会社 reverse osmosis membrane separation device
JP2015164731A (en) * 2015-05-01 2015-09-17 三浦工業株式会社 reverse osmosis membrane separation device

Also Published As

Publication number Publication date
JP3436052B2 (en) 2003-08-11

Similar Documents

Publication Publication Date Title
KR920005279B1 (en) Digital control system
JP2647217B2 (en) Composite control method
US20080258671A1 (en) Control device having excessive-error detection function
JPH10240304A (en) Controller
JP3772835B2 (en) Electronic volume control method and electronic volume control device
JP3144604B2 (en) Control device
JP2955728B2 (en) Boiler main steam temperature control method and apparatus
JP2950050B2 (en) Process control equipment
JP3047654B2 (en) Control device
JP4272229B2 (en) Process control device
JPS6382010A (en) Automatic gain controller
JP2001290504A (en) Controller
JP3541263B2 (en) Gain setting method
JPH05127701A (en) Controller
JPS6194104A (en) Pid controller
JP2849943B2 (en) Power generation control device
JP2616047B2 (en) Generator low excitation limiter
JPH07219601A (en) Controller
JPS61226573A (en) Water level controller
JPH0771208A (en) Turbine by-pass valve control device
JPS6220005A (en) Feedback controller
JPH0229420B2 (en) RENCHUKINIOKERUIGATANAIYUMENREBERUSEIGYOHOHO
JPS60218106A (en) Control device
JPH096402A (en) Process controller
JPH04314699A (en) Signal processor for solar sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees