JP3047654B2 - Control device - Google Patents

Control device

Info

Publication number
JP3047654B2
JP3047654B2 JP4345323A JP34532392A JP3047654B2 JP 3047654 B2 JP3047654 B2 JP 3047654B2 JP 4345323 A JP4345323 A JP 4345323A JP 34532392 A JP34532392 A JP 34532392A JP 3047654 B2 JP3047654 B2 JP 3047654B2
Authority
JP
Japan
Prior art keywords
output
signal
pid
target value
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4345323A
Other languages
Japanese (ja)
Other versions
JPH06168004A (en
Inventor
典昭 小山
義朗 杉原
浩一 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RKC INSTRUMENT Inc
Original Assignee
RKC INSTRUMENT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RKC INSTRUMENT Inc filed Critical RKC INSTRUMENT Inc
Priority to JP4345323A priority Critical patent/JP3047654B2/en
Publication of JPH06168004A publication Critical patent/JPH06168004A/en
Application granted granted Critical
Publication of JP3047654B2 publication Critical patent/JP3047654B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は比例、積分および微分演
算いわゆるPID演算を行なう制御装置に係り、特にそ
の微分演算を改良した制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for performing a proportional, integral and differential operation, so-called PID operation, and more particularly to a control device in which the differential operation is improved.

【0002】[0002]

【従来の技術】従来、この種のPID形の制御装置とし
ては、手動/自動運転のバンプレス切換が容易である等
の理由から、図9に示すような速度形PID構成が良く
用いられている。この構成は、減算部1で目標値SVn
から入力信号PVnを減算して得た制御偏差Enを比例
変化分演算部3および積分変化分演算部5へ加えるとと
もに入力信号PVnを微分変化分演算部7へ加え、比例
変化分演算部3および積分変化分演算部5からの演算出
力ΔPn、ΔInを加算部9で加算し、この加算出力に
対して加算部11で微分変化分演算部7からの演算出力
ΔDnを減算して得たPID変化信号ΔPIDnを速度
/位置形変換部13へ加え、このPID変化信号ΔPI
Dnとこれより一時点前(n−1時点)のPID信号P
ID(n−1)から速度/位置形変換部13でPID信
号PIDnを演算し、このPID信号PIDnを出力リ
ミッタ15を介して出力信号MVnとして出力するよう
になっている。なお、(n−1)について図面では()
を省略する(以下同じ)。
2. Description of the Related Art Conventionally, as a PID-type control device of this type, a speed-type PID structure as shown in FIG. 9 is often used because it is easy to switch between manual and automatic operation. I have. In this configuration, the target value SVn
Is added to the proportional change calculating unit 3 and the integral change calculating unit 5 and the input signal PVn is added to the differential change calculating unit 7, and the proportional change calculating unit 3 The PID change obtained by adding the calculation outputs ΔPn and ΔIn from the integration change calculation unit 5 by the addition unit 9 and subtracting the calculation output ΔDn from the differential change calculation unit 7 by the addition unit 11 from the addition output. The signal .DELTA.PIDn is applied to the speed / position type converter 13, and the PID change signal .DELTA.PI
Dn and the PID signal P before the temporary point (time point n-1)
The speed / position type converter 13 calculates a PID signal PIDn from ID (n-1), and outputs the PID signal PIDn as an output signal MVn via an output limiter 15. (N-1) is indicated by () in the drawing.
Is omitted (the same applies hereinafter).

【0003】しかも、PID信号PIDnが出力リミッ
タ15の上限値MH又は下限値MLを越えたとき、変換
制御部17によってPID変化信号ΔPIDnのうち制
限値ML又はMHを越えた分を切捨てるように速度/位
置形変換部13を制御している。この速度形PID構成
の制御装置は、目標値SVnの変更等によって出力信号
MVnが大きく変化しても、出力リミッタ15によって
それを制限値MH〜ML内に制限するとともに、変換制
御部17で速度/位置形変換部13を制御することによ
り、過積分によって入力信号PVnが目標値SVnを行
過ぎてしまう現象いわゆるリセットワインドアップ現象
が生じるのを抑えている。
Further, when the PID signal PIDn exceeds the upper limit value MH or the lower limit value ML of the output limiter 15, the conversion control unit 17 cuts off the PID change signal ΔPIDn that exceeds the limit value ML or MH. The speed / position type converter 13 is controlled. In the control device having the speed-type PID configuration, even if the output signal MVn greatly changes due to a change in the target value SVn or the like, the output limiter 15 limits the output signal MVn to the limit values MH to ML, and the conversion control unit 17 controls the speed. By controlling the position / position shape converter 13, the phenomenon that the input signal PVn goes beyond the target value SVn due to excessive integration, the so-called reset windup phenomenon, is suppressed.

【0004】すなわち、速度/位置形変換部13では通
常 PIDn=PID(n−1)+ΔPIDn PID(n−1)=PIDn のような演算が行なわれるが、PID信号PIDnが制
限値MH又はMLを越えているとき、変換制御部17は
PID信号PIDnを次のように変更する。 PIDn>MHのとき:PIDn=MH、PID(n−
1)=MH PIDn<MLのとき:PIDn=ML、PID(n−
1)=ML
That is, the speed / position type converter 13 normally performs an operation such as PIDn = PID (n-1) +. DELTA.PIDn PID (n-1) = PIDn, but the PID signal PIDn indicates the limit value MH or ML. When it exceeds, the conversion control unit 17 changes the PID signal PIDn as follows. When PIDn> MH: PIDn = MH, PID (n-
1) = MH When PIDn <ML: PIDn = ML, PID (n−
1) = ML

【0005】また、速度形PID構成に類似した位置形
PID構成の制御装置についても、速度形PID構成と
同様な出力処理が行なえるよう図10のように積分値を
任意に変更できる積分制御部を設けたものが用いられて
いる。この構成は、減算部1からの制御偏差Enを比例
演算部19および積分演算部21に加えるとともに入力
信号PVnを微分演算部23へ加え、これら比例演算部
19、積分演算部21および微分演算部23からの演算
出力Pn、In、Dnを加算部25で加減算し、得られ
たPID信号PIDnを出力リミッタ15を介して出力
信号MVnとして出力するとともに、n時点のPID信
号PIDnが出力リミッタ15の制限値MH又はMLを
越えるとき、積分制御部27によって積分演算部21か
らの積分出力InをMH−(Pn−Dn)又はML−
(Pn−Dn)に修正制御している。
[0005] Further, as for a control device having a position type PID configuration similar to the speed type PID configuration, an integral control section capable of arbitrarily changing the integral value as shown in FIG. 10 so that output processing similar to the speed type PID configuration can be performed. Is provided. In this configuration, the control deviation En from the subtraction unit 1 is applied to the proportional operation unit 19 and the integral operation unit 21 and the input signal PVn is applied to the differential operation unit 23. The proportional operation unit 19, the integral operation unit 21 and the differential operation unit The arithmetic outputs Pn, In, and Dn from the adder 23 are added and subtracted by an adder 25, and the obtained PID signal PIDn is output as an output signal MVn via an output limiter 15, and the PID signal PIDn at time n is output from the output limiter 15 When the limit value MH or ML is exceeded, the integral control unit 27 outputs the integral output In from the integral operation unit 21 to MH− (Pn−Dn) or ML−.
Correction control is performed to (Pn-Dn).

【0006】この位置形PID構成の制御装置において
も、積分制御部27を介して積分演算部21を制御し、
過積分を抑制えて入力信号PVの行過量を小さくしてリ
セットワインドアップ現象を抑えている。すなわち、図
10の積分演算部21は通常 In=I(n−1)+ΔIn I(n−1)=In のような演算を行なうが、PID信号PIDnが制限値
MH又はMLを越えているとき、積分制御部27が積分
値Inを次のように変更する。 PIDn>MHのとき:In=MH−(Pn−Dn)、
I(n−1)=In PIDn<MLのとき:In=ML−(Pn−Dn)、
I(n−1)=In
In this position type PID control device, the integration operation unit 21 is controlled via the integration control unit 27,
Excessive integration is suppressed to reduce the amount of input signal PV passing, thereby suppressing the reset windup phenomenon. That is, the integral operation unit 21 in FIG. 10 normally performs an operation such as In = I (n-1) + ΔIn I (n-1) = In, but when the PID signal PIDn exceeds the limit value MH or ML. , The integral control unit 27 changes the integral value In as follows. When PIDn> MH: In = MH- (Pn-Dn),
When I (n-1) = In PIDn <ML: In = ML- (Pn-Dn),
I (n-1) = In

【0007】ところで、上述した各制御装置は、次のよ
うな理由からステップ状に変化しない入力信号PVnだ
けを微分するようにしている。一般に、この種の制御装
置では、上述したようにPID信号PIDnや積分値I
nを変更することによってリセットワインドアップ現象
を抑えることができる反面、偏差Enに対して微分演算
を行なうようにした場合、目標値SVをステップ状に変
更すると、PID信号PIDnが一度制限値MH又はM
Lに達した後、制限値内に大きく引戻されるいわゆる微
分引戻し現象が発生してしまう。
Each of the above-described control devices differentiates only the input signal PVn which does not change stepwise for the following reason. Generally, in this type of control device, as described above, the PID signal PIDn and the integral I
By changing the value of n, the reset windup phenomenon can be suppressed. On the other hand, when the differential operation is performed on the deviation En, if the target value SV is changed in a step-like manner, the PID signal PIDn once becomes the limit value MH or M
After reaching L, a so-called differential pull-back phenomenon occurs, in which the pull-back is largely returned within the limit value.

【0008】図11はそのような微分引戻し現象を説明
する図である。図11中の一点鎖線は、仮に図9又は図
10の制御装置を偏差微分構成とし、目標値SVをステ
ップ状に変更したとき、変換制御部17や積分制御部2
7を設けない場合のPID信号PIDnの目標値変更応
答であり、微分演算が効いて出力信号MVnがピークA
点を有するパルス状波形となっている。このPID信号
PIDnに対し、図9の構成では変換制御部17がPI
D信号PIDnのピークA点を出力リミッタ15の上限
値MHに抑え、図10の構成では積分制御部27が積分
値InをMH−(Pn−Dn)に変更することにより、
各々PID信号PIDnが上限値MHに等しくなる処理
している。
FIG. 11 is a diagram for explaining such a differential pullback phenomenon. The dashed line in FIG. 11 indicates that the control device in FIG. 9 or FIG. 10 has a differential differentiation configuration, and when the target value SV is changed stepwise, the conversion control unit 17 and the integration control unit 2
7 is a target value change response of the PID signal PIDn in the case where the output signal MVn is not provided and the output signal MVn has a peak A
It has a pulsed waveform having points. In response to the PID signal PIDn, in the configuration of FIG.
The peak point A of the D signal PIDn is suppressed to the upper limit value MH of the output limiter 15, and in the configuration of FIG. 10, the integration control unit 27 changes the integration value In to MH− (Pn−Dn),
Each PID signal PIDn is processed to be equal to the upper limit value MH.

【0009】これは図11中の一点鎖線で示された波形
にバイアスをかけてピークA点を上限値MHまで下方向
に平行移動したことと等価である。そのため、変換制御
部17や積分制御部27を付加した場合のPID信号P
IDnは、図11中の点線のように目標値変更のタイミ
ングで上限値MHになった後、急激に逆方向(下限値M
L側)に引戻され、その結果として同図の点線のように
入力信号PVの応答が遅れるという不具合が発生する。
このような理由から上述した図9や図10の従来構成で
は、ステップ状に変化しない入力信号PVを微分する入
力微分構成となっている。
This is equivalent to applying a bias to the waveform indicated by the one-dot chain line in FIG. 11 and moving the peak point A downward in parallel to the upper limit value MH. Therefore, when the conversion control unit 17 and the integration control unit 27 are added, the PID signal P
After reaching the upper limit value MH at the timing of the change of the target value as shown by the dotted line in FIG.
L side), and as a result, there occurs a problem that the response of the input signal PV is delayed as indicated by the dotted line in FIG.
For this reason, the above-described conventional configurations of FIGS. 9 and 10 have an input differentiation configuration for differentiating the input signal PV that does not change stepwise.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上述し
たように制御装置を入力微分形PID構成にすると、目
標値SVのステップ状変更に対する応答は良いが、目標
値SVを時間関数で連続的に変化させ、それに入力信号
PVを追従させようとすると、目標値SVに対して微分
演算が効かないため追従性が悪くなる難点がある。もっ
とも、図12に示すように、減算部1からの制御偏差E
nを比例変化分演算部3、積分変化分演算部5および微
分演算部23へ加え、比例変化分演算部3および積分変
化分演算部5からの演算出力ΔPn、ΔInを加算部9
で加算し、この加算出力であるPI変化信号ΔPInを
速度/位置形変換部13へ加え、この速度/位置形変換
部13からのPI出力PInを第1の出力リミッタ29
で制限したPI出力PIn’を加算部31へ加え、これ
と微分演算部23からの演算出力Dnとを加算部31で
加算して得たPID信号PIDnを第2の出力リミッタ
33へ加え、この第2の出力リミッタ33から出力信号
MVnを出力する構成も提案されている。なお、変換制
御部17は上述した図9と同様である。
However, when the control device is configured as an input differential PID as described above, the response to the step change of the target value SV is good, but the target value SV changes continuously with the time function. If the input signal PV is made to follow the target value SV, the differential operation is not effective for the target value SV. However, as shown in FIG.
n is added to the proportional change calculating section 3, the integral change calculating section 5 and the differential calculating section 23, and the calculation outputs ΔPn and ΔIn from the proportional change calculating section 3 and the integral change calculating section 5 are added to the adding section 9.
And the PI output signal ΔPIn, which is the added output, is applied to the speed / position conversion unit 13, and the PI output PIn from the speed / position conversion unit 13 is output to the first output limiter 29.
The PID signal PIDn obtained by adding the PI output PIn ′ limited by the above to the addition unit 31 and the calculation output Dn from the differentiation calculation unit 23 in the addition unit 31 is added to the second output limiter 33. A configuration in which the output signal MVn is output from the second output limiter 33 has also been proposed. The conversion control unit 17 is the same as in FIG. 9 described above.

【0011】この構成は、比例変化分演算部3および積
分変化分演算部5からの演算出力ΔPn、ΔInだけを
まとめて速度/位置形変換部13および変換制御部17
によって処理した後、制御偏差Enに対する微分演算部
23からの微分演算出力Dnを加算する速度形PID構
成であり、ステップ状の目標値変更SVに対して微分引
戻し現象は起こらないものの、やはり微分引戻し方向へ
の効きが強いため、出力信号MVnの戻りが速く、入力
信号PVの応答が遅れ易い。本発明はこのような従来の
欠点を解決するためになされたもので、目標値の変化に
対して微分演算機能が制御応答の向上に適切に作用し、
微分演算による出力信号の引戻しが発生しない制御装置
の提供を目的とする。
In this configuration, only the operation outputs ΔPn and ΔIn from the proportional change operation section 3 and the integral change operation section 5 are combined to form the speed / position conversion section 13 and the conversion control section 17.
And then adds the differential operation output Dn from the differential operation section 23 to the control deviation En. The differential pull-back phenomenon does not occur for the step-like target value change SV, but the differential pull-back still occurs. Since the effect in the direction is strong, the return of the output signal MVn is fast, and the response of the input signal PV is easily delayed. The present invention has been made in order to solve such conventional disadvantages, and the differential operation function appropriately acts on the improvement of the control response with respect to the change of the target value,
An object of the present invention is to provide a control device that does not cause pullback of an output signal due to a differential operation.

【0012】[0012]

【課題を解決するための手段】このような課題を解決す
るために本発明の制御装置は、入力信号を目標値に一致
させるようにそれら入力信号や目標値に対して比例、積
分および微分演算を含む演算を行なって出力信号を得る
制御装置において、それら目標値と入力信号との偏差に
対する比例および積分演算出力並びにその入力信号の微
分演算出力から得られた第1のPID信号であって第1
の出力リミッタで制限して出力されたその第1のPID
信号と、上記目標値の微分演算出力とを加算して第2の
PID信号を出力し、この第2のPID信号を第2の出
力リミッタで制限して上記出力信号を得るものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a control device according to the present invention provides proportional, integral and differential operations on input signals and target values so that the input signals coincide with target values. a control apparatus for obtaining an output signal by performing an operation comprising, on the deviation between these target values and the input signal
A first PID signal obtained from a proportional and integral operation output and a differential operation output of the input signal,
The first PID output restricted by the output limiter
A signal is added to the differential operation output of the target value to output a second PID signal, and the second PID signal is limited by a second output limiter to obtain the output signal.

【0013】また、本発明では、上記第1のPID信号
が第1の出力リミッタの制限値を越えたとき、その第1
のPID信号を制限値に一致させるよう形成可能であ
る。さらに、本発明では、上記第1および第2の出力リ
ミッタの制限値を同一値に選定することも、目標値に係
数を乗じて微分演算するよう構成可能である。
Further, according to the present invention, when the first PID signal exceeds the limit value of the first output limiter, the first
Can be formed so as to be equal to the limit value. Further, in the present invention, the limit values of the first and second output limiters may be selected to be the same value, and the target value may be multiplied by a coefficient to perform a differential operation.

【0014】[0014]

【作用】このような手段を備えた本発明では、制御偏差
に対する微分を入力信号に対する微分と目標値信号に対
する微分に分離されており、過積分防止のために出力リ
ミッタの制限値との大小関係を比較するPID信号が、
比例および積分演算出力と入力信号の微分演算出力から
得た第1のPID信号となり、かつ、その第1のPID
信号が第1の出力リミッタの制限値を越えたとき、その
第1のPID信号を制限値に一致させるように形成すれ
ば、目標値のステップ状の変更に対して過積分防止効果
が入力信号の動きに対する比例、微分および積分演算の
関係からスムーズに得られるし、適度な応答速度のもと
で行過量が抑制される。しかも、この第1のPID信号
には目標値に対する微分が含まれていないため、目標値
のステップ状の変更に対して出力引戻し現象が抑えられ
る。
According to the present invention having such means, the derivative of the control deviation is separated into the derivative of the input signal and the derivative of the target value signal, and the magnitude relation between the limit value of the output limiter to prevent over-integration. The PID signal that compares
A first PID signal obtained from the proportional and integral operation output and the differential operation output of the input signal, and the first PID signal
When the signal exceeds the limit value of the first output limiter, the first PID signal is formed so as to match the limit value. Can be smoothly obtained from the relationship between the proportional, differential and integral calculations with respect to the movement of the robot, and the amount of overrun is suppressed under an appropriate response speed. Moreover, since the first PID signal does not include the derivative with respect to the target value, the output pullback phenomenon is suppressed when the target value changes stepwise.

【0015】そして、この第1のPID信号を第1の出
力リミッタで制限してから目標値の微分演算出力と加算
して得た第2のPID信号について、第2の出力リミッ
タで制限して出力信号とするから、目標値が連続的に変
化する時間関数である場合には、目標値追従性が改善さ
れる。さらに、上記第1および第2の出力リミッタの制
限値を同一値に選定する構成では、いずれかの制限値を
設定すれば双方連動設定される。さらにまた、目標値に
係数を乗じて微分演算する構成では、出力信号の引戻し
現象を発生させることなく目標値の微分出力の効きかた
を可変できる。
Then, the first PID signal is limited by the first output limiter, and the second PID signal obtained by adding the result to the differential operation output of the target value is limited by the second output limiter. Since the output signal is used, when the target value is a time function that changes continuously, the target value followability is improved. Further, in the configuration in which the limit values of the first and second output limiters are selected to be the same value, if any one of the limit values is set, the both are set in conjunction. Furthermore, in a configuration in which the target value is multiplied by a coefficient to perform a differential operation, the manner in which the differential output of the target value is effective can be varied without causing a pullback phenomenon of the output signal.

【0016】[0016]

【実施例】以下本発明の実施例を図面を参照して説明す
る。なお、従来と共通する部分には同一の符号を付す。
まず、本発明の理解を容易にするために本発明の制御装
置の概略を説明しておく。図1は本発明の制御装置の概
略を上述した図10の構成を用いて示すブロック図であ
る。図1において、入力信号SVnと目標値PVnから
制御偏差Enを減算部1で演算して比例演算部19、積
分演算部21に加え、入力値PVnを入力微分演算部2
3aに加え、目標値SVnを目標値微分演算部35に加
え、加算部25で比例、積分および入力微分演算出力P
n、In、Dpnを加算して得た第1のPID信号PI
Dpnを第1の出力リミッタ29で制限し、制限された
第1のPID信号PIDpn’と目標値微分演算部35
からの微分演算出力Dsnを加算部37で加算して得た
第2のPID信号PIDnを第2の出力リミッタ33に
加え、この第2のPID信号を第2の出力リミッタで制
限して出力信号MVnを得るものである。
Embodiments of the present invention will be described below with reference to the drawings. Note that the same reference numerals are given to parts common to the related art.
First, in order to facilitate understanding of the present invention, an outline of a control device of the present invention will be described. FIG. 1 is a block diagram showing an outline of a control device according to the present invention using the configuration of FIG. 10 described above. In FIG. 1, a control deviation En is calculated from an input signal SVn and a target value PVn by a subtraction unit 1 and added to a proportional calculation unit 19 and an integration calculation unit 21, and the input value PVn is calculated by an input differentiation calculation unit 2
3a, the target value SVn is added to the target value differential calculator 35, and the adder 25 adds the proportional, integral and input differential calculation output P.
first PID signal PI obtained by adding n, In, and Dpn
Dpn is limited by the first output limiter 29, and the limited first PID signal PIDpn ′ and the target value differential calculation unit 35
A second PID signal PIDn obtained by adding the differential operation output Dsn from the adder 37 to the second output limiter 33, the second PID signal is limited by the second output limiter 33, and the output signal MVn.

【0017】すなわち、本発明では入力信号PVnと目
標値SVnを別個に微分演算する構成となっている。図
2は本発明の制御装置の一実施例を具体的に示すブロッ
ク図であり、本発明を上述した図9の速度形PID構成
に適用したものである。図2において、減算部1は目標
値SVnから入力信号PVnを減算して制御偏差Enを
得るもので、比例変化分演算部3および積分変化分演算
部5に接続されており、微分変化分演算部(特に入力微
分変化分演算部とする)7aには入力信号PVnが接続
されている。
That is, in the present invention, the input signal PVn and the target value SVn are differentiated separately. FIG. 2 is a block diagram specifically showing an embodiment of the control device of the present invention, in which the present invention is applied to the above-mentioned speed-type PID configuration of FIG. In FIG. 2, a subtraction unit 1 subtracts an input signal PVn from a target value SVn to obtain a control deviation En. The subtraction unit 1 is connected to a proportional change calculation unit 3 and an integral change calculation unit 5, and performs a differential change calculation. The input signal PVn is connected to a unit (particularly, an input differential change calculation unit) 7a.

【0018】これら比例変化分演算部3、積分変化分演
算部5および入力微分変化分演算部7aは制御偏差En
や入力信号PVnを演算して演算出力ΔPn、ΔIn、
ΔDpnを出力するもので加算部9に接続されており、
加算部9は演算出力ΔPn、ΔIn、ΔDpnを加減算
して得たPID変化信号ΔPIDpnを出力するもので
速度/位置形変換部13に接続されている。速度/位置
形変換部13はこのPID変化信号ΔPIDpnとこれ
より一時点前(n−1時点)のPID信号PIDp(n
−1)から第1のPID信号PIDpnを出力するもの
で、第1の出力リミッタ29および変換制御部17に接
続されている。
The proportional change calculating section 3, the integral change calculating section 5 and the input differential change calculating section 7a have a control deviation En.
And input signals PVn to calculate operation outputs ΔPn, ΔIn,
It outputs ΔDpn and is connected to the adder 9.
The adder 9 outputs a PID change signal ΔPIDpn obtained by adding and subtracting the arithmetic outputs ΔPn, ΔIn, and ΔDpn, and is connected to the speed / position converter 13. The speed / position conversion unit 13 outputs the PID change signal ΔPIDpn and the PID signal PIDp (n
-1) to output the first PID signal PIDpn, and is connected to the first output limiter 29 and the conversion control unit 17.

【0019】この第1の出力リミッタ29は、第1のP
ID信号PIDpnが制限値MH又はMLを越えるとき
にそれを制限値MH又はMLに抑えて制限された第1の
PID信号PIDpn’を出力するもので、加算部37
および変換制御部17に接続されている。係数部41は
目標値SVnに係数αを乗じるもので図1で説明した目
標値微分演算部35に接続されており、この目標値微分
演算部35は微分演算出力Dsnを加算部37へ出力す
るものである。係数部41で目標値SVnに乗じる係数
αは0〜1まで任意に可変選定可能である。
The first output limiter 29 is connected to the first P
When the ID signal PIDpn exceeds the limit value MH or ML, the ID signal PIDpn is suppressed to the limit value MH or ML to output the limited first PID signal PIDpn ′.
And a conversion control unit 17. The coefficient section 41 multiplies the target value SVn by a coefficient α, and is connected to the target value differential operation section 35 described with reference to FIG. 1. The target value differential operation section 35 outputs a differential operation output Dsn to the addition section 37. Things. The coefficient α by which the target value SVn is multiplied by the coefficient unit 41 can be arbitrarily variably selected from 0 to 1.

【0020】加算部37は第1の出力リミッタ29から
の第1のPID信号PIDpn’と目標値微分演算部3
5からの微分演算出力Dsnを加算して第2のPID信
号PIDnを出力するもので、第2の出力リミッタ33
に接続されている。この第2の出力リミッタ33は、第
2のPID信号PIDnが第1の出力リミッタ29と同
じ制限値MH又はMLを越えるとき、それを制限値MH
又はMLに抑えて出力信号MVnとして出力するもので
ある。
The adder 37 calculates the first PID signal PIDpn ′ from the first output limiter 29 and the target value differential calculator 3
5 to output the second PID signal PIDn by adding the differential operation output Dsn from the second output limiter 33 to the second output limiter 33.
It is connected to the. When the second PID signal PIDn exceeds the same limit value MH or ML as the first output limiter 29, the second output limiter 33 sets it to the limit value MH.
Alternatively, it is output as the output signal MVn while being suppressed to ML.

【0021】変換制御部17は、第1のPID信号PI
Dpnが第1の出力リミッタ29の制限値MH又はML
を越えたとき、PID変化信号ΔPIDpnのうち制限
値ML又はMHを越えた分を切捨てるように速度/位置
形変換部13を制御するものである。このような構成の
制御装置において、入力信号PVnと目標値SVnが別
個に微分演算されて出力信号MVnが出力される動作を
説明する。
The conversion control unit 17 receives the first PID signal PI
Dpn is the limit value MH or ML of the first output limiter 29
Is exceeded, the speed / position type converter 13 is controlled so that the portion exceeding the limit value ML or MH in the PID change signal ΔPIDpn is discarded. The operation of the control device having such a configuration in which the input signal PVn and the target value SVn are separately differentiated and the output signal MVn is output will be described.

【0022】まず、制御偏差Enに対する比例変化分演
算部3からの演算出力ΔPn、積分変化分演算部5から
の演算出力ΔIn、入力信号PVnに対する入力微分変
化分演算部7aからの演算出力ΔDpnを加算部9で加
算し、ΔPIDpn=ΔPn+ΔIn−ΔDpnPID
変化信号ΔPIDpnを得る。このPID変化信号ΔP
IDpnを速度/位置形変換部13で位置形に変換して
第1のPID信号PIDpnを得る。 PIDpn=PIDp(n−1)+ΔPIDpn PIDp(n−1)=PIDpn (ここでPIDp(n−1)は一時点前の第1のPID
信号である。)
First, the operation output ΔPn from the proportional change operation unit 3 for the control deviation En, the operation output ΔIn from the integral change operation unit 5, and the operation output ΔDpn from the input differential change operation unit 7a for the input signal PVn are calculated. The addition is performed by the adder 9, and ΔPIDpn = ΔPn + ΔIn−ΔDpnPID
A change signal ΔPIDpn is obtained. This PID change signal ΔP
IDpn is converted into a position type by the speed / position type conversion unit 13 to obtain a first PID signal PIDpn. PIDpn = PIDp (n−1) + ΔPIDpn PIDp (n−1) = PIDpn (where PIDp (n−1) is the first PID before the temporary point)
Signal. )

【0023】変換制御部17は、これら第1のPID信
号PIDpnと第1の出力リミッタ29の制限値MH又
はMLを比較し、第1のPID信号PIDpnが制限値
MH又はMLを越えていたとき、次のように第1のPI
D信号PIDpnを修正する。 PIDpn>MHのとき: PIDpn=MH PIDp(n−1)=MH PIDpn<MLのとき: PIDpn=ML PIDp(n−1)=ML
The conversion control section 17 compares the first PID signal PIDpn with the limit value MH or ML of the first output limiter 29, and when the first PID signal PIDpn exceeds the limit value MH or ML. , The first PI
Modify the D signal PIDpn. When PIDpn> MH: PIDpn = MH PIDp (n-1) = MH When PIDpn <ML: PIDpn = ML PIDp (n-1) = ML

【0024】一方、目標値SVnに対する微分演算は係
数部41で係数αを乗じて目標値微分演算を行ない、目
標値微分演算部35からの演算出力Dsnを加算部37
に加え、この加算部37にて第1の出力リミッタ29か
らの制限された第1のPID信号PIDpn’とを加算
して第2のPID信号PIDnを得る。 PIDn=PIDpn’+Dsn この第2のPID信号PIDnを第2の出力リミッタ3
3で第1の出力リミッタ29の制限値と同じ制限値MH
又はMLで制限して出力信号MVnを出力する。
On the other hand, the differential operation for the target value SVn is performed by multiplying the coefficient α in the coefficient section 41 to perform the target value differential operation, and the operation output Dsn from the target value differential operation section 35 is added to the adding section 37.
In addition, the addition unit 37 adds the limited first PID signal PIDpn ′ from the first output limiter 29 to obtain a second PID signal PIDn. PIDn = PIDpn ′ + Dsn This second PID signal PIDn is output to the second output limiter 3
3, the same limit value MH as the limit value of the first output limiter 29
Alternatively, the output signal MVn is output after being limited by ML.

【0025】このような構成において微分時間(微分の
比例定数)をTD、比例定数をKpとすると、 Dsn=Kp・TD[d/dt(α・SVn)] ΔDpn=Kp・TD[d2 /dt2 (PVn)] となる。ここで、d/dt( )は( )内を一階微分
し、d2 /dt2 ( )は( )内を二階微分すること
を表している。
In such a configuration, assuming that the differentiation time (proportional constant of the derivative) is TD and the proportional constant is Kp, Dsn = Kp · TD [d / dt (α · SVn)] ΔDpn = Kp · TD [d2 / dt2 (PVn)]. Here, d / dt () represents first-order differentiation in (), and d2 / dt2 () represents second-order differentiation in ().

【0026】そして、積分演算出力ΔDpnは速度/位
置形変換部13においてマイナス符号で変換されるか
ら、トータルの微分出力をDnとすれば、 Dn=Dsn+∫(−ΔDpn)dt =Kp・TD[d/dt(α・SVn)] +∫[(−Kp・TD(d2 /dt2 (PVn)]dt =Kp・TD[d/dt(α・SVn)−d/dt(P
Vn)] =Kp・TD[d/dt(α・SVn−PVn)] となり、ここで係数αが「1」のとき、 Dn=Kp・TD[d/dt(SVn−PVn)] =Kp・TD[d/dt(En)] となる。
Since the integral operation output ΔDpn is converted by the speed / position type converter 13 with a minus sign, assuming that the total differential output is Dn, Dn = Dsn + ∫ (−ΔDpn) dt = Kp · TD [ d / dt (α · SVn)] + ∫ [(− Kp · TD (d2 / dt2 (PVn)] dt = Kp · TD [d / dt (α · SVn) −d / dt (P
Vn)] = Kp · TD [d / dt (α · SVn−PVn)], and when the coefficient α is “1”, Dn = Kp · TD [d / dt (SVn−PVn)] = Kp · TD [d / dt (En)].

【0027】そのため、変換制御部17によって第1の
PID信号PIDpnが変更されない範囲、すなわちM
L≦PIDpn≦MHの範囲では偏差微分と特性が一致
し、目標値SVが連続的に時間関数で変化する場合、入
力信号PVの微分だけのPID演算に比べて追従性が一
段と良くなる。一方、目標値SVに対する目標値微分演
算部35からの微分演算出力Dsnは、第1の出力リミ
ッタ29の後で第1のPID信号PIDpn’に加算さ
れて変換制御部17の処理を受けないため、偏差微分の
場合の目標値変更時の微分による出力の引戻し現象が発
生しない。
Therefore, the range where the first PID signal PIDpn is not changed by the conversion control unit 17, that is, M
In the range of L ≦ PIDpn ≦ MH, the characteristic is the same as the deviation derivative, and when the target value SV changes continuously with a time function, the followability is further improved as compared with the PID calculation only for the derivative of the input signal PV. On the other hand, the differential operation output Dsn from the target value differential operation unit 35 for the target value SV is added to the first PID signal PIDpn ′ after the first output limiter 29 and is not subjected to the processing of the conversion control unit 17. In the case of deviation differentiation, the phenomenon of output pullback due to differentiation when the target value is changed does not occur.

【0028】しかも、制御対象(図示せず)からのフィ
ードバックである入力信号PVの動きに対して入力微分
が働くため、第1のPID信号PIDpnが第1の出力
リミッタ29の制限値MH又はMLを超えるようなステ
ップ状の目標値SVの変更に対し、変換制御部17によ
って過積分防止効果がスムーズに得られるから、適度な
応答速度の下で行過量の抑制を図ることができる。上述
した本発明の制御装置は、実際にはCPUやこのCPU
の動作プログラムを内蔵したROM等を含むマイクロコ
ンピュータによって実施されるのが一般的である。
Further, since the input differentiation acts on the movement of the input signal PV which is a feedback from the control target (not shown), the first PID signal PIDpn is set to the limit value MH or ML of the first output limiter 29. Since the conversion control unit 17 smoothly obtains the over-integration prevention effect for the step-like change of the target value SV exceeding the above, the overrun amount can be suppressed at an appropriate response speed. The control device of the present invention described above is actually a CPU or this CPU.
Is generally implemented by a microcomputer including a ROM or the like in which the above operation program is built.

【0029】そこで、図2に示した制御装置の動作を図
3のフローチャートを参照して説明する。これによって
本発明の制御装置が一層良く理解されるであろう。な
お、以下の処理は所定のサンプリング周期毎に実行され
る。図3において処理が開始されると、ステップ301
でΔPn、ΔIn、ΔDpnおよびΔPIDpn(=Δ
Pn+ΔIn−ΔDpn)を演算し、ステップ302で
1次点前の第1のPID信号PIDp(n−1)とPI
D変化信号ΔPIDpnから制限前の第1のPID信号
PIDpnを演算して速度形から位置形へ変換する。
The operation of the control device shown in FIG. 2 will now be described with reference to the flowchart of FIG. Thereby, the control device of the present invention will be better understood. Note that the following processing is executed at every predetermined sampling period. When the process is started in FIG.
At ΔPn, ΔIn, ΔDpn and ΔPIDpn (= Δ
Pn + ΔIn−ΔDpn), and in step 302, the first PID signal PIDp (n−1) before the primary point and the PI
The first PID signal PIDpn before restriction is calculated from the D change signal ΔPIDpn to convert from the velocity type to the position type.

【0030】続くステップ303で第1のPID信号P
IDpnが制限値ML又はMHと比較され、第1のPI
D信号PIDpnが下限値MLより小さいときにはステ
ップ304で制限後の第1のPID信号PIDpn’を
下限値MLとしてステップ305へ移り、ステップ30
5で第1のPID信号PIDpnを下限値MLに変換制
御してステップ306に移る。第1のPID信号PID
pnが上限値MHより大きいときにはステップ303か
らステップ307へ移り、ステップ307で第1のPI
D信号PIDpn’を上限値MHにしてステップ308
へ移り、ステップ308で第1のPID信号PIDpn
を上限値MHに変換制御してステップ306に移る。
In the following step 303, the first PID signal P
IDpn is compared with a limit value ML or MH and the first PI
When the D signal PIDpn is smaller than the lower limit value ML, the first PID signal PIDpn ′ after the restriction is set to the lower limit value ML in step 304, and the process proceeds to step 305.
In step 5, the first PID signal PIDpn is converted and controlled to the lower limit value ML, and the routine proceeds to step 306. First PID signal PID
When pn is larger than the upper limit value MH, the process moves from step 303 to step 307, and in step 307, the first PI
Step 308: The D signal PIDpn ′ is set to the upper limit value MH.
To step 308, where the first PID signal PIDpn
Is converted to the upper limit value MH, and the routine proceeds to step 306.

【0031】第1のPID信号PIDpnが制限値ML
〜MHの範囲にあるときにはステップ303からステッ
プ309へ移り、ステップ309で第1のPID信号P
IDpn’をPIDpnにしてステップ306に移る。
ステップ306では第1のPID信号PIDp(n−
1)をPIDpnに置き換え、ステップ310で目標値
SVnの微分演算出力Dsnを得て、続くステップ31
1で第1のPID信号PIDpn’に微分演算出力Ds
nを加算して第2のPID信号PIDnを演算してステ
ップ312へ移る。
The first PID signal PIDpn has a limit value ML
To MH, the process proceeds from step 303 to step 309, where the first PID signal P
The process proceeds to step 306 by setting IDpn ′ to PIDpn.
In step 306, the first PID signal PIDp (n-
1) is replaced with PIDpn, and in step 310, a differential operation output Dsn of the target value SVn is obtained, and the subsequent step 31
1 to the first PID signal PIDpn ′ and the differential operation output Ds
n is added to calculate the second PID signal PIDn, and the routine goes to Step 312.

【0032】ステップ312では第2のPID信号PI
Dnを制限値ML又はMHと比較し、第2のPID信号
PIDnが下限値MLより小さいときにはステップ31
3で出力信号MVnを下限値MLにして終了する。第2
のPID信号PIDnが上限値MHより大きいときには
ステップ312からステップ314へ移り、ステップ3
14で出力信号MVnを上限値MHにして終了し、第2
のPID信号PIDnが制限値ML〜MHの範囲にある
ときにはステップ312からステップ315へ移り、ス
テップ315で出力信号MVnを第2のPID信号PI
Dnにして終了する。
In step 312, the second PID signal PI
Dn is compared with the limit value ML or MH, and when the second PID signal PIDn is smaller than the lower limit value ML, step 31 is executed.
In step 3, the output signal MVn is set to the lower limit value ML, and the process ends. Second
When the PID signal PIDn is larger than the upper limit value MH, the process moves from step 312 to step 314, and
In step 14, the output signal MVn is set to the upper limit value MH, and the processing is terminated.
When the PID signal PIDn is within the range of the limit values ML to MH, the process moves from step 312 to step 315, and in step 315, the output signal MVn is output to the second PID signal PI.
Dn, and the process ends.

【0033】このように本発明の制御装置では、制御偏
差Enに対する比例および積分演算出力、並びに入力信
号PVの微分演算出力から得られたPID信号を第1の
出力リミッタ29で制限して第1のPID信号を演算出
力し、目標値SVに対する微分演算出力とその第1のP
ID信号を加算して得られた第2のPID信号を第2の
出力リミッタ33で制限して出力信号MVnを得るよう
にしたから、目標値SVの変化に対して微分演算機能が
制御応答の向上に適切に作用することになり、微分演算
による出力信号MVnの引戻しが発生しなくなる。しか
も、第1のPID信号が第1の出力リミッタ29の制限
値ML又はMHを越えたとき、その第1のPID信号を
制限値ML又はMHに一致させるよう構成したから、変
換制御部17の過積分防止効果によってリセットワイン
ドアップ現象の抑制ができる。
As described above, in the control device of the present invention, the first and second output limiters 29 limit the PID signal obtained from the proportional and integral operation output with respect to the control deviation En and the differential operation output of the input signal PV. And outputs a PID signal of the differential signal with respect to the target value SV and the first PID signal.
Since the second PID signal obtained by adding the ID signal is limited by the second output limiter 33 so as to obtain the output signal MVn, the differential operation function of the change of the target value SV changes the control response. This appropriately acts on the improvement, and the pullback of the output signal MVn by the differential operation does not occur. Moreover, when the first PID signal exceeds the limit value ML or MH of the first output limiter 29, the first PID signal is made to match the limit value ML or MH. The reset windup phenomenon can be suppressed by the overintegration prevention effect.

【0034】さらに、第1および第2の出力リミッタ2
9、33の制限値ML又はMHを同一値に選定すれば、
それらを連動して設定可能となって操作性を向上できる
し、目標値SVに係数を乗じて微分演算するから、微分
演算出力Dsnの効きを調整可能となり、種々の制御対
象に対応できる。なお、図2に示す制御装置も図1のよ
うに簡略化可能であり、比例演算部19、積分演算部2
1、入力微分演算部23aおよび加算部25が、比例変
化分演算部3、積分変化分演算部5、入力微分変化分演
算部7aおよび加算部9に対応すると考え、速度/位置
形変換部13も内在されていると考えればよい。
Further, the first and second output limiters 2
If the limit values ML or MH of 9, 33 are selected to be the same value,
These can be set in conjunction with each other to improve operability, and since the differential operation is performed by multiplying the target value SV by a coefficient, the effect of the differential operation output Dsn can be adjusted, and it is possible to cope with various control targets. The control device shown in FIG. 2 can be simplified as shown in FIG.
1. Considering that the input differential operation unit 23a and the addition unit 25 correspond to the proportional change operation unit 3, the integral change operation unit 5, the input differential change operation unit 7a, and the addition unit 9, the speed / position type conversion unit 13 Can be considered to be inherent.

【0035】図4は本発明の制御装置の他の実施例を具
体的に示すブロック図であり、上述した図10の位置形
PID構成に適用したものである。図4において、減算
部1は比例演算部19および積分演算部21に接続され
ており、微分演算部(特に入力微分演算部とする)23
aには入力信号PVnが接続されている。これら比例演
算部19、積分演算部21および入力微分演算部23a
は加算部25に接続されており、加算部25は第1の出
力リミッタ29および積分制御部27に接続されてお
り、第1の出力リミッタ29は加算部37および積分制
御部27に接続されている。
FIG. 4 is a block diagram specifically showing another embodiment of the control device of the present invention, which is applied to the above-described position type PID configuration of FIG. In FIG. 4, the subtraction unit 1 is connected to a proportional operation unit 19 and an integral operation unit 21, and a differential operation unit (particularly an input differential operation unit) 23
The input signal PVn is connected to a. These proportional operation section 19, integral operation section 21 and input differential operation section 23a
Is connected to the addition unit 25, and the addition unit 25 is connected to the first output limiter 29 and the integration control unit 27. The first output limiter 29 is connected to the addition unit 37 and the integration control unit 27. I have.

【0036】目標値SVnに係数αを乗じる係数部41
は目標値微分演算部35に接続されており、この目標値
微分演算部35は加算部37に微分演算出力Dsnを出
力するものである。このような構成の制御装置におい
て、入力信号PVnと目標値SVnを別個に微分演算し
て出力信号MVnを出力する動作を以下に説明する。
Coefficient section 41 for multiplying target value SVn by coefficient α.
Is connected to a target value differential operation unit 35, which outputs a differential operation output Dsn to an addition unit 37. In the control device having such a configuration, an operation of separately differentiating the input signal PVn and the target value SVn and outputting the output signal MVn will be described below.

【0037】制御偏差Enに対する比例演算部19から
の演算出力Pn、積分演算部21からの演算出力In、
入力PVnに対する入力微分演算部23aからの演算出
力Dpnを加算部25で加減算し、 PIDpn=Pn+In−Dpn 第1のPID信号PIDpnを得て第1の出力リミッタ
29へ加える。ここで、積分値Inは通常 In=I(n−1)+ΔIn I(n−1)=In (ここでI(n−1)は1時点前の積分値、ΔInは今
回の積分変化分)と演算される。
The operation output Pn from the proportional operation unit 19 with respect to the control deviation En, the operation output In from the integration operation unit 21,
The adder 25 adds and subtracts the operation output Dpn from the input differential operation unit 23a with respect to the input PVn, obtains PIDpn = Pn + In-Dpn, obtains the first PID signal PIDpn, and adds it to the first output limiter 29. Here, the integral value In is usually In = I (n-1) + [Delta] In I (n-1) = In (where I (n-1) is the integral value one time before, and [Delta] In is the current integral change). Is calculated.

【0038】積分制御部27は、第1のPID信号PI
Dpnと第1の出力リミッタ29の制限値MH又はML
を比較し、次のように積分値Inを修正する。 PIDpn>MHのとき: In=MH−(Pn−D
pn) I(n−1)=In PIDpn<MLのとき: In=ML−(Pn−D
pn) I(n−1)=In
The integration control section 27 controls the first PID signal PI
Dpn and the limit value MH or ML of the first output limiter 29
And correct the integral value In as follows. When PIDpn> MH: In = MH- (Pn-D
pn) I (n-1) = In When PIDpn <ML: In = ML- (Pn-D
pn) I (n-1) = In

【0039】一方、目標値SVnに対する微分演算は係
数部41で係数αを乗じて目標値微分を行ない、目標値
微分演算部35から演算出力Dsnを加算部37に加
え、この加算部37にて第1の出力リミッタからの制限
された第1のPIDpn’と演算出力Dsnを加算して
第2のPID信号PIDnを得る。PIDn=PIDp
n’+Dsnこの第2のPID信号PIDnを第2の出
力リミッタ33で第1の出力リミッタ29の制限値MH
又はMLと同じ制限値MH又はMLで制御して出力信号
MVnを出力する。
On the other hand, the differential operation for the target value SVn is performed by multiplying the coefficient α by the coefficient unit 41 to perform the target value differentiation, and the operation output Dsn from the target value differential operation unit 35 is added to the addition unit 37. The second PID signal PIDn is obtained by adding the limited first PID pn ′ from the first output limiter and the operation output Dsn. PIDn = PIDp
n ′ + Dsn This second PID signal PIDn is converted by the second output limiter 33 to the limit value MH of the first output limiter 29.
Alternatively, the output signal MVn is output under control with the same limit value MH or ML as ML.

【0040】このような構成において微分時間をTD、
比例定数をKpとすると、 Dsn=Kp・TD[d/dt(α・SVn)] Dpn=Kp・TD[d/dt(PVn)] となる。ここでd/dt( )は( )内を一階微分す
ることを表している。
In such a configuration, the differential time is TD,
Assuming that the proportionality constant is Kp, Dsn = Kp · TD [d / dt (α · SVn)] Dpn = Kp · TD [d / dt (PVn)] Here, d / dt () indicates that the inside of () is first-order differentiated.

【0041】そして、加算時点の符号を考慮すると、ト
ータルの微分出力Dnは、 Dn=Dsn−Dpn =Kp・TD[d/dt(α・SVn−PVn)] ここでαが「1」のとき Dn=Kp・TD[d/dt(SVn−PVn)] =Kp・TD[d/dt(En)] となり、変換制御部27によって第1のPID信号PI
Dpnが変更されない範囲、すなわちML≦PIDpn
≦MHでは、偏差微分に特性が一致し、目標値SVが連
続的に時間関数で変化する場合、入力微分だけのPID
演算に比べて追従性が向上する。
Considering the sign at the time of addition, the total differential output Dn is given by: Dn = Dsn−Dpn = Kp · TD [d / dt (α · SVn−PVn)] where α is “1” Dn = Kp · TD [d / dt (SVn−PVn)] = Kp · TD [d / dt (En)], and the conversion control unit 27 sets the first PID signal PI.
A range where Dpn is not changed, that is, ML ≦ PIDpn
In the case of ≤ MH, if the characteristic coincides with the deviation derivative and the target value SV changes continuously with a time function, the PID of only the input derivative
Followability is improved as compared with the calculation.

【0042】また、偏差微分の場合の目標値変更時の微
分による出力引戻し現象が発生しない点、過積分防止効
果がスムーズに得られる点は上述した図2の構成と同様
である。図5は図4に示した制御装置の動作を示すフロ
ーチャートである。図5において、処理が開始されると
ステップ501でPn、In(=I(n−1)+ΔI
n)、Dpn、PIDpn(=Pn+In−Dpn)を
演算し、ステップ502で第1のPID信号PIDpn
が制限値MH又はMLと比較される。
The point that the output pullback phenomenon does not occur due to the differentiation when the target value is changed in the case of deviation differentiation and that the over-integration preventing effect can be obtained smoothly are the same as in the configuration of FIG. FIG. 5 is a flowchart showing the operation of the control device shown in FIG. In FIG. 5, when the process is started, Pn, In (= I (n−1) + ΔI) in step 501.
n), Dpn, and PIDpn (= Pn + In-Dpn), and in step 502, the first PID signal PIDpn
Is compared with the limit value MH or ML.

【0043】第1のPID信号PIDpnが下限値ML
より小さいときにはステップ502からステップ503
へ移って第1のPID信号PIDpn’を下限値MLに
してステップ504へ移り、ステップ504で積分値I
nをML−(Pn−Dpn)に積分制御してステップ5
05に移る。第1のPID信号PIDpnが上限値MH
より大きいときにはステップ502からステップ506
へ移り、ステップ506で第1のPID信号PIDp
n’を上限値MHにしてステップ507へ移り、ステッ
プ507で積分値InをMH−(Pn−Dpn)に積分
制御してステップ505に移る。
The first PID signal PIDpn is lower than the lower limit ML.
If smaller than step 502 to step 503
Then, the first PID signal PIDpn 'is set to the lower limit value ML, and the routine goes to Step 504.
n is integrated to ML− (Pn−Dpn), and step 5 is performed.
Move to 05. The first PID signal PIDpn is equal to the upper limit value MH
If it is larger, the steps 502 to 506 are performed.
To step 506, where the first PID signal PIDp
The value n 'is set to the upper limit value MH, and the process proceeds to step 507. In step 507, the integral value In is integrated and controlled to MH- (Pn-Dpn), and the process proceeds to step 505.

【0044】第1のPID信号PIDpnが制限値ML
〜MHの範囲にあるときにはステップ502からステッ
プ508へ移り、ステップ508で第1のPID信号P
IDpn’をPIDpnにしてステップ505に移る。
ステップ505では1時点前の積分値I(n−1)をI
nに置き換え、ステップ509で目標値SVnの微分演
算出力Dsnを得て、続くステップ510で第1のPI
D信号PIDpn’に微分演算出力Dsnを加算して第
2のPID信号PIDnを演算してステップ511へ移
る。
When the first PID signal PIDpn is equal to the limit value ML
To MH, the process proceeds from step 502 to step 508, where the first PID signal P
IDpn 'is set to PIDpn, and the routine proceeds to step 505.
In step 505, the integrated value I (n-1) one time earlier is calculated as I
In step 509, a differential operation output Dsn of the target value SVn is obtained, and in step 510, the first PI
The differential operation output Dsn is added to the D signal PIDpn ′ to calculate the second PID signal PIDn, and the process proceeds to step 511.

【0045】ステップ511では第2のPID信号PI
Dnを制限値MH又はMLと比較し、第2のPID信号
PIDnが下限値MLより小さいときにはステップ51
2で出力信号MVnを下限値MLにして終了する。第2
のPID信号PIDnが上限値MHより大きいときには
ステップ511からステップ513に移り出力信号MV
nを上限値MHにして終了し、第2のPID信号PID
nが制限値ML〜MHの範囲にあるときにはステップ5
11からステップ514に移り、出力信号MVnを第2
のPID信号PIDnにして終了する。
In step 511, the second PID signal PI
Dn is compared with the limit value MH or ML, and when the second PID signal PIDn is smaller than the lower limit value ML, step 51
In step 2, the output signal MVn is set to the lower limit value ML, and the process ends. Second
When the PID signal PIDn is larger than the upper limit value MH, the process moves from step 511 to step 513 and the output signal MV
n is set to the upper limit value MH, and the processing is terminated.
If n is in the range of limit values ML to MH, step 5
11 to step 514, where the output signal MVn is
, And terminates.

【0046】次に、上述した本発明の制御装置に係る応
答特性を制御シミュレーションした状態を示す。図6は
上述した図2および図4の制御装置において目標値SV
をステップ状に変更したときの制御応答を示しており、
図7は図9や図10に示した従来の制御装置において偏
差微分構成とした場合に目標値SVをステップ状に変更
したときの制御応答を示している。図6および図7から
分るように、従来例では目標値変更時に微分による出力
引戻し現象が発生して出力信号MVが上限値MHから下
限値MLへ引戻され、入力信号PVの応答が遅れている
が、本発明によれば出力信号MVの引戻し現象は発生せ
ず、入力信号PVは速やかに目標値SVへと制御され
る。
Next, a state in which the response characteristic of the control device of the present invention is simulated by control will be described. FIG. 6 shows the target value SV in the control device shown in FIGS.
Shows the control response when changing to a step shape,
FIG. 7 shows a control response when the target value SV is changed in a stepwise manner when the conventional control device shown in FIGS. As can be seen from FIGS. 6 and 7, in the conventional example, when the target value is changed, an output pull-back phenomenon occurs due to differentiation, the output signal MV is pulled back from the upper limit value MH to the lower limit value ML, and the response of the input signal PV is delayed. However, according to the present invention, the pull-back phenomenon of the output signal MV does not occur, and the input signal PV is quickly controlled to the target value SV.

【0047】図8は、目標値SVがランプ状に変化する
場合の制御応答であり、入力信号PVに対する微分しか
行なえない従来例と、入力信号と目標値を別々に微分演
算している本発明の制御特性の違いを比較したものであ
る。図8から分るように、目標値SVがランプ状に変化
する場合には偏差微分構成が有効であり、目標値SVの
変化に対して出力信号MVが速やかに変化する結果、入
力信号PVの立上がりが速く、かつ目標値SVがランプ
状態から一定値に変化した場合の行過量も小さくなって
いる。
FIG. 8 shows a control response in the case where the target value SV changes like a ramp. The conventional example in which only the input signal PV can be differentiated, and the present invention in which the input signal and the target value are separately differentiated. Are compared with each other in the control characteristics. As can be seen from FIG. 8, when the target value SV changes in a ramp shape, the deviation differentiation configuration is effective, and as a result of the output signal MV rapidly changing with respect to the change in the target value SV, the input signal PV is changed. The rise is fast, and the excess amount when the target value SV changes from the ramp state to a constant value is also small.

【0048】ところで、上述した従来例および本発明に
係る構成は、離散型(デジタル型)の演算で説明してい
るが、同様な構成を連続型(アナログ型)の演算構成と
しても同様な効果を得ることができる。すなわち、本発
明では離散型(デジタル型)および連続型(アナログ
型)の双方で実施可能である。この場合、連続型の演算
である微分(dx/dt)および積分(∫xdt)は、
各々離散型演算で[{xn−x(n−1)}/τ]およ
びΣ(τ・xn)に置き換えことができる。なお、符号
tは時間、符号τはサンプリング周期、時間tはnτで
ある。
The configurations according to the conventional example and the present invention described above are described in terms of a discrete (digital) operation, but the same effect can be obtained by using a similar configuration as a continuous (analog type) operation. Can be obtained. That is, the present invention can be implemented in both a discrete type (digital type) and a continuous type (analog type). In this case, differentiation (dx / dt) and integration (∫xdt), which are continuous operations, are
Each can be replaced by [{xn-x (n-1)} / τ] and Σ (τ · xn) in a discrete operation. The symbol t is time, the symbol τ is a sampling period, and the time t is nτ.

【0049】[0049]

【発明の効果】以上説明したように本発明は、入力信号
と目標値を別々に微分演算し、制御偏差の比例および積
分演算出力と入力信号の微分演算出力から第1のPID
信号を得るとともにこれを第1の出力リミッタによって
制限し、この制限された第1のPID信号に目標値の微
分演算出力を加算して第2のPID信号を得て、この第
2のPID信号を第2の出力リミッタによって制限して
出力信号MVを出力する構成としたから、目標値の変化
に対して微分演算機能が制御応答の向上に適切に作用
し、微分演算による出力信号の引戻しが発生しない。ま
た、その第1のPID信号が第1の出力リミッタの制限
値を越えたとき、その第1のPID信号を制限値に一致
させるよう形成すれば、上述した効果に加えて、リセッ
トワインドアップ現象を抑えることが可能となる。さら
に、上記第1および第2の出力リミッタの制限値を同一
値に選定する構成では、制限値の設定を連動させること
か可能となって操作性が向上する。さらにまた、目標値
に係数を乗じて微分演算する構成では、目標値の微分出
力の効きかたを可変できるから、種々の制御に対応可能
となる。
As described above, according to the present invention, the input signal and the target value are differentiated separately, and the first PID is calculated from the output of the proportional and integral operation of the control deviation and the output of the differential operation of the input signal.
And obtaining a second PID signal by adding a differential operation output of a target value to the limited first PID signal to obtain a second PID signal. Is limited by the second output limiter to output the output signal MV. Therefore, the differential operation function appropriately acts on the improvement of the control response to the change of the target value, and the output signal is pulled back by the differential operation. Does not occur. When the first PID signal exceeds the limit value of the first output limiter, the first PID signal is formed so as to be equal to the limit value. Can be suppressed. Furthermore, in the configuration in which the limit values of the first and second output limiters are selected to be the same value, it is possible to link the setting of the limit values, thereby improving operability. Furthermore, in a configuration in which the target value is multiplied by a coefficient to perform a differential operation, the manner in which the differential output of the target value is effective can be varied, so that various controls can be supported.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る制御装置の概略を示すブロック図
である。
FIG. 1 is a block diagram schematically showing a control device according to the present invention.

【図2】本発明の制御装置の一実施例を具体的に示すブ
ロック図である。
FIG. 2 is a block diagram specifically showing one embodiment of a control device of the present invention.

【図3】図2に示す制御装置の動作を説明するフローチ
ャートである。
FIG. 3 is a flowchart illustrating an operation of the control device illustrated in FIG. 2;

【図4】本発明の制御装置の他の実施例を具体的に示す
ブロック図である。
FIG. 4 is a block diagram specifically showing another embodiment of the control device of the present invention.

【図5】図4に示す制御装置の動作を説明するフローチ
ャートである。
5 is a flowchart illustrating the operation of the control device shown in FIG.

【図6】本発明の制御装置の動作応答を示す図である。FIG. 6 is a diagram showing an operation response of the control device of the present invention.

【図7】従来の制御装置の動作応答を示す図である。FIG. 7 is a diagram showing an operation response of a conventional control device.

【図8】本発明および従来の制御装置の動作応答を示す
図である。
FIG. 8 is a diagram showing operation responses of the present invention and a conventional control device.

【図9】従来の制御装置の一例を示すブロック図であ
る。
FIG. 9 is a block diagram illustrating an example of a conventional control device.

【図10】従来の別の制御装置を示すブロック図であ
る。
FIG. 10 is a block diagram showing another conventional control device.

【図11】図9および図10の制御装置の動作を説明す
る図である。
FIG. 11 is a diagram illustrating the operation of the control device in FIGS. 9 and 10;

【図12】本発明の参考となる制御装置を示すブロック
図である。
FIG. 12 is a block diagram showing a control device serving as a reference of the present invention.

【符号の説明】[Explanation of symbols]

1 減算部 3 比例変化分演算部 5 積分変化分演算部 7 微分変化分演算部 7a 入力微分変化分演算部(微分変化分演算部) 9、11、25、31、37 加算部 13 速度/位置形変換部 15 出力リミッタ 17 変換制御部 19 比例演算部 21 積分演算部 23 微分演算部 23a 入力微分演算部(微分演算部) 27 積分制御部 29 第1の出力リミッタ 33 第2の出力リミッタ 35 目標値微分演算部 Reference Signs List 1 subtraction unit 3 proportional change calculation unit 5 integral change calculation unit 7 differential change calculation unit 7a input differential change calculation unit (differential change calculation unit) 9, 11, 25, 31, 37 addition unit 13 speed / position Shape conversion unit 15 Output limiter 17 Conversion control unit 19 Proportional operation unit 21 Integral operation unit 23 Differential operation unit 23a Input differential operation unit (differential operation unit) 27 Integral control unit 29 First output limiter 33 Second output limiter 35 Target Value differential operation section

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−98702(JP,A) 特開 平4−10104(JP,A) 特開 平2−129702(JP,A) (58)調査した分野(Int.Cl.7,DB名) G05B 11/00 - 13/04 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-98702 (JP, A) JP-A-4-10104 (JP, A) JP-A-2-129702 (JP, A) (58) Field (Int.Cl. 7 , DB name) G05B 11/00-13/04

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を目標値に一致させるようにそ
れら入力信号や目標値に対して比例、積分および微分演
算を含む演算を行なって出力信号を得る制御装置におい
て、前記目標値と入力信号との偏差に対する 前記比例および
積分演算出力並びに前記入力信号の微分演算出力から得
られた第1のPID信号であって第1の出力リミッタで
制限して出力された前記第1のPID信号と、前記目標
値の微分演算出力とを加算して第2のPID信号を出力
し、この第2のPID信号を第2の出力リミッタで制限
して前記出力信号を得ることを特徴とする制御装置。
1. A proportional to their input signal and the target value to match the input signal to the target value, the control device for obtaining an output signal by performing operations including integration and differential operation, the target value and the input signal A first PID signal obtained from the proportional and integral operation output with respect to a deviation from the output signal and a differential operation output of the input signal, the first PID signal being output after being limited by a first output limiter; A control device for adding a differential operation output of the target value to output a second PID signal, and limiting the second PID signal by a second output limiter to obtain the output signal.
【請求項2】 前記第1のPID信号が前記第1の出力
リミッタの制限値を越えたとき、前記第1のPID信号
を前記制限値に一致させるように形成された請求項1記
載の制御装置。
2. The control according to claim 1, wherein when the first PID signal exceeds a limit value of the first output limiter, the first PID signal is made to match the limit value. apparatus.
【請求項3】 前記第1および第2の出力リミッタの制
限値が同一値に選定されてなる請求項1又は2記載の制
御装置。
3. The control device according to claim 1, wherein the limit values of the first and second output limiters are selected to be the same value.
【請求項4】 前記目標値が係数を乗じて微分演算され
る請求項1、2又は3のいずれか1項記載の制御装置。
4. The control device according to claim 1, wherein said target value is differentiated by multiplying by a coefficient.
JP4345323A 1992-11-30 1992-11-30 Control device Expired - Fee Related JP3047654B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4345323A JP3047654B2 (en) 1992-11-30 1992-11-30 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4345323A JP3047654B2 (en) 1992-11-30 1992-11-30 Control device

Publications (2)

Publication Number Publication Date
JPH06168004A JPH06168004A (en) 1994-06-14
JP3047654B2 true JP3047654B2 (en) 2000-05-29

Family

ID=18375818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4345323A Expired - Fee Related JP3047654B2 (en) 1992-11-30 1992-11-30 Control device

Country Status (1)

Country Link
JP (1) JP3047654B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2784610B1 (en) * 2011-11-22 2016-12-21 Toyota Jidosha Kabushiki Kaisha Feedback control system
JP6974143B2 (en) * 2017-12-05 2021-12-01 アズビル株式会社 Control device and control method
JP7050614B2 (en) * 2018-08-01 2022-04-08 アズビル株式会社 Control device and control method
JP7050615B2 (en) * 2018-08-01 2022-04-08 アズビル株式会社 Control device and control method

Also Published As

Publication number Publication date
JPH06168004A (en) 1994-06-14

Similar Documents

Publication Publication Date Title
KR920010102B1 (en) Control device for servo motor
JPH06197578A (en) Parameter identifier
KR880005495A (en) Self-tuning control system and process control method using the same
JPH0774961B2 (en) Auto tuning PID controller
EP0518651B1 (en) Process control system
JPH0738128B2 (en) Control device
JP3047654B2 (en) Control device
JPH0614293B2 (en) Sliding mode control system
JP2818325B2 (en) 2-DOF adjustment device
JP3436052B2 (en) Control device
JP3654975B2 (en) Control system gain automatic determination method
JPH07203672A (en) Power supply employing pwm control system
JP2861276B2 (en) Controller
JP3137449B2 (en) Adjustment device
JPH096402A (en) Process controller
JPH0769723B2 (en) Process control equipment
JP3021914B2 (en) Active power limiter for hydropower stations
JPH0876811A (en) Process controller
RU2660183C1 (en) Method of automatic regulation of electric drive coordinate and device for its implementation
JP2849943B2 (en) Power generation control device
JP2923993B2 (en) Motor control device
JPH08194542A (en) Automatic overshootless tuning method
JPS5941004A (en) Process control device
JP2805821B2 (en) Controller
JP2855644B2 (en) Controller

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080324

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees