JPH1023659A - Switching-device and manufacture thereof - Google Patents

Switching-device and manufacture thereof

Info

Publication number
JPH1023659A
JPH1023659A JP8170130A JP17013096A JPH1023659A JP H1023659 A JPH1023659 A JP H1023659A JP 8170130 A JP8170130 A JP 8170130A JP 17013096 A JP17013096 A JP 17013096A JP H1023659 A JPH1023659 A JP H1023659A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor switch
protection circuit
switching device
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8170130A
Other languages
Japanese (ja)
Other versions
JP3346452B2 (en
Inventor
Akira Baba
晃 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP17013096A priority Critical patent/JP3346452B2/en
Publication of JPH1023659A publication Critical patent/JPH1023659A/en
Application granted granted Critical
Publication of JP3346452B2 publication Critical patent/JP3346452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it easier to handle and attach units by improving the reliability of switching by reducing adverse effects due to heating of semiconductor switches and further reducing the number of units (packages). SOLUTION: A plurality of semiconductor switches 54A to 54X are attached to the top of a radiator fin 57; and if an overcurrent flows to the semiconductor switches 54A to 54X and/or the semiconductor switches 54A to 54X are overheated, a plurality of protection circuits 55A to 55X, for protecting the semiconductor switches 54A to 54X, are housed in a package 56 by off- controlling the semiconductor switches 54A to 54X.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はスイッチング装置及
びスイッチング装置の製造方法に関し、例えば自動車に
おいてバッテリからの電源を選択的に各負荷に供給する
スイッチング装置に適用し得る。
The present invention relates to a switching device and a method of manufacturing the switching device, and can be applied to, for example, a switching device for selectively supplying power from a battery to each load in an automobile.

【0002】[0002]

【従来の技術】従来自動車においては、イグニッション
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品(以下、この電気部品を負荷と呼ぶ)に供給す
るために、多数のスイッチング回路が搭載されている。
2. Description of the Related Art In a conventional vehicle, a power supply from a battery is selectively applied to each electric component (hereinafter, this electric component is referred to as a load) in accordance with the operation of an operation switch such as an ignition key, a light switch, and an audio switch. To supply, a number of switching circuits are provided.

【0003】図5はその概略を示すもので、バッテリ1
がジャンクションブロック(J/B)2に接続されてい
ると共に、当該ジャンクションブロック2には操作パネ
ル3上に配設された操作スイッチSW1、SW2、……
が接続されている。ジャンクションブロック2には操作
スイッチSW1、SW2、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチSW1、SW2、……の操作に応じてバッテリ1
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
[0005] FIG. 5 schematically shows the structure of the battery 1.
Are connected to a junction block (J / B) 2, and operation switches SW 1, SW 2,... Disposed on an operation panel 3 are connected to the junction block 2.
Is connected. The junction block 2 is provided with switching circuits corresponding to the number of operation switches SW1, SW2,..., And each switching circuit is provided with a battery 1 according to the operation of the operation switches SW1, SW2,.
The connection between the power supply line and the electric wire connected to each load is turned on or off.

【0004】これによりバッテリ電源はジャンクション
ブロック2を介して操作スイッチSW1、SW2、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック2でバッテリ1からの電源ラインとヘ
ッドライト4A、4Bへの電線とがオン状態とされるこ
とによりヘッドライト4A、4Bに電源が供給されヘッ
ドライト4A、4Bが点灯する。
As a result, the battery power is supplied to the operation switches SW1, SW2,.
Is selectively supplied to each load according to the operation of. For example, when the headlight switch is turned on, power is supplied to the headlights 4A and 4B by turning on the power supply line from the battery 1 and the electric wire to the headlights 4A and 4B at the junction block 2. The headlights 4A and 4B are turned on.

【0005】なおヘッドライト4A、4Bのようにジャ
ンクションブロック2を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ5A、5Bのようにジャンクションブロック2から
出力される電源をスイッチング回路6A、6Bを介して
供給するものもある。このスイッチング回路5A、5B
は操作スイッチ7A、7Bによってスイッチング制御さ
れる。
[0005] In addition to the headlights 4A and 4B, in which power is directly supplied to the load via the junction block 2, the power is output from the junction block 2 such as motors 5A and 5B for driving power windows. Power is supplied via switching circuits 6A and 6B. This switching circuit 5A, 5B
Is controlled by the operation switches 7A and 7B.

【0006】実際上ジャンクションブロック2は、図6
に示すように構成されている。ジャンクションブロック
2には複数のリレーL1、L2、L3、……が設けられ
ており、これらのリレーL1、L2、L3、……は例え
ば上述したヘッドライト4A、4Bに対応するリレーL
1、L2のように直接操作スイッチSW1、SW2によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ8の状態に応じてオンオ
フが制御されるリレーL3とがある。
In practice, the junction block 2 is shown in FIG.
It is configured as shown in FIG. The junction block 2 is provided with a plurality of relays L1, L2, L3,..., And these relays L1, L2, L3,.
1, there is a relay whose on / off is controlled by the direct operation switches SW1 and SW2 to directly apply a current to the load as in L2, and a relay L3 whose on / off is controlled in accordance with the state of the ignition switch 8.

【0007】このうちリレーL1、L2にはバッテリか
らヒュージブルリンク(FL)9及びヒューズF1、F
2を介してバッテリ電源が供給される。これによりバッ
テリ1とジャンクションブロック2を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク9が溶断し、ジャンクションブロック2と各負荷
を接続する電線(ハーネス)に許容値以上の過電流が流
れた場合にはヒューズF1、F2が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーL3にはバッテリ1からヒュージブルリンク9を介し
てバッテリ電源が供給されていると共に、当該リレーL
3の出力端はヒューズF3、F4及びリレーL4、L5
を介して各負荷5A、5Bに接続されている。
The relays L1 and L2 are connected to the fusible link (FL) 9 and the fuses F1 and F from the battery.
Battery power is supplied via the power supply 2. As a result, when a large current exceeding the allowable value flows through the power supply line connecting the battery 1 and the junction block 2, the fusible link 9 is blown, and the electric wire (harness) connecting the junction block 2 and each load is allowed. When the above-described overcurrent flows, the fuses F1 and F2 are blown to prevent the entire power supply line from smoking or firing, and the overcurrent from flowing to the load. Similarly, battery power is supplied to the relay L3 from the battery 1 via the fusible link 9, and the relay L3
3 is connected to fuses F3 and F4 and relays L4 and L5.
Is connected to each of the loads 5A and 5B via the.

【0008】ところで、近年における半導体製造技術の
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーL1、L2、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
By the way, with the progress of semiconductor manufacturing technology in recent years, semiconductor switches having good performance and low cost have been easily available, and the relays L1, L2,. A switching circuit using a semiconductor switch instead of... Has been proposed.

【0009】この種のスイッチング回路は、一般に半導
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに定格電流以上の電流が流れる
ような場合または半導体スイッチが規定以上の温度まで
上昇した場合に、半導体スイッチングを強制的にオフ制
御することにより半導体スイッチを保護するようになさ
れている。
This type of switching circuit generally has a protection function of protecting the semiconductor switch from overcurrent or overheating. When a current exceeding the rated current flows through the semiconductor switch or when the semiconductor switch reaches a specified temperature or higher. When the temperature rises, the semiconductor switching is forcibly turned off to protect the semiconductor switch.

【0010】図7に、この半導体スイッチを用いたスイ
ッチング回路の一例としてインテリジェントパワースイ
ッチと呼ばれるスイッチング回路30を示す。スイッチ
ング回路30は上述した各リレーL1、L2、……に代
えて当該各リレーL1、L2、……の位置に接続され
る。例えばスイッチング回路30がリレーL1に代えて
接続された場合について説明すると、電源入力端子12
にはヒューズF1(図6)が接続され、出力端子13に
は負荷4Aが接続される。また制御信号入力端子14に
は操作スイッチSW1が接続される。なおスイッチング
回路30の場合には、実際上操作スイッチSW1がオン
操作されると制御信号入力端子14には操作スイッチS
W1からオン制御信号として例えば5〔V〕の制御電圧
INを供給し、操作スイッチSW1がオフ操作されると
制御電圧VINを供給しないような制御電圧発生部(図示
せず)が操作スイッチSW1と制御信号入力端子14の
間に配設される。
FIG. 7 shows a switching circuit 30 called an intelligent power switch as an example of a switching circuit using the semiconductor switch. The switching circuit 30 is connected to the position of each of the relays L1, L2,... Instead of each of the relays L1, L2,. For example, a case where the switching circuit 30 is connected in place of the relay L1 will be described.
Is connected to the fuse F1 (FIG. 6), and the output terminal 13 is connected to the load 4A. An operation switch SW1 is connected to the control signal input terminal 14. In the case of the switching circuit 30, when the operation switch SW1 is actually turned on, the operation signal S is input to the control signal input terminal 14.
A control voltage generator (not shown) supplies a control voltage V IN of , for example, 5 [V] as an ON control signal from W1 and does not supply the control voltage V IN when the operation switch SW1 is turned off. It is arranged between SW1 and the control signal input terminal 14.

【0011】このスイッチング回路30は、半導体スイ
ッチからの出力電圧値VOUTに基づいてスイッチング回
路30の異常を外部に知らせるための異常信号出力部4
1を有する。異常信号出力部41は、図5に示すよう
に、CPU(中央処理ユニット)42を介して異常表示
部43に接続されており、スイッチング回路30の半導
体スイッチ32に過電圧の電源電圧が印加されたり、過
電流が流れたり、または過熱した場合に、スイッチング
回路30の保護機能が働いて半導体スイッチ32が強制
的にオフ制御されると、これを検出して異常信号をCP
U42に送出する。そしてCPU42はこの異常信号に
基づいてどのスイッチング回路30にどのような異常が
発生したかを判断し、その結果を異常表示部43に表示
させる。
The switching circuit 30 has an abnormal signal output section 4 for notifying the abnormality of the switching circuit 30 to the outside based on the output voltage value V OUT from the semiconductor switch.
One. The abnormal signal output unit 41 is connected to an abnormal display unit 43 via a CPU (Central Processing Unit) 42 as shown in FIG. 5, and an overvoltage power supply voltage is applied to the semiconductor switch 32 of the switching circuit 30. When the semiconductor switch 32 is forcibly turned off by the protection function of the switching circuit 30 when an overcurrent flows or overheats, this is detected and an abnormal signal is detected.
Send to U42. Then, the CPU 42 determines what kind of abnormality has occurred in which switching circuit 30 based on the abnormality signal, and causes the abnormality display unit 43 to display the result.

【0012】以下、このインテリジェントパワースイッ
チ構成でなるスイッチング回路30の構成を説明する。
スイッチング回路30はヒューズF1(図6)に接続さ
れた入力端子12を介して電源電圧VBをπMOS−F
ET32に与えると共に、このπMOS−FET32の
オンオフ制御をドライバ33によって行う。
Hereinafter, the configuration of the switching circuit 30 having the intelligent power switch configuration will be described.
The switching circuit 30 is πMOS-F power supply voltage V B through a fuse F1 input terminal 12 connected to (Figure 6)
The signal is supplied to the ET 32 and the ON / OFF control of the πMOS-FET 32 is performed by the driver 33.

【0013】またスイッチング回路30には、電源電圧
Bが過電圧である場合にこれを検出する過電圧検出回
路34と、πMOS−FET32のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路33
Aからの基準電圧Vref と比較することにより過電流を
検出する電流検出回路35と、πMOS−FET32の
近傍に設けられた温度センサ(図示せず)により得れる
温度電圧値VTを基準電圧Vref と比較することにより
πMOS−FET32の過熱を検出する温度検出回路3
6とが設けられ、これら各検出回路34、35、36の
検出結果が論理和否定回路37に入力される。また論理
和否定回路37には制御電圧VINがインバータ38を介
して入力される。
[0013] The switching circuit 30, an overvoltage detection circuit 34 the supply voltage V B to detect when it is over-voltage, the drain of πMOS-FET32 - voltage value reference voltage generation based on the current value flowing between the source Circuit 33
A current detection circuit 35 for detecting an overcurrent by comparing the reference voltage Vref from A, the reference voltage Vref the temperature voltage V T which is obtained by a temperature sensor provided in the vicinity of πMOS-FET32 (not shown) Temperature detection circuit 3 for detecting overheating of the πMOS-FET 32 by comparing
6 are provided, and the detection results of these detection circuits 34, 35, 36 are input to a logical sum NOT circuit 37. The control voltage V IN is input to the OR circuit 37 via the inverter 38.

【0014】論理和否定回路37の出力はドライバ33
及びチャージポンプ39に与えられる。チャージポンプ
39は論理和否定回路37の出力が正論理のときだけ動
作し、レギュレータ40によって安定化された電源電圧
DDの電圧を上昇させることによりπMOS−FET3
2をオン動作させるのに必要な駆動電圧を生成し、これ
をドライバ33に供給する。ドライバ33は論理和否定
回路37の出力が正論理である場合にはチャージポンプ
39により形成された駆動電圧をπMOS−FET32
のゲートに印加することによりπMOS−FET32を
オン動作させ、一方論理和否定回路37の出力が負論理
である場合にはπMOS−FET32のゲートには上記
駆動電圧を印加せずにπMOS−FET32をオフ動作
させる。
The output of the OR circuit 37 is supplied to the driver 33.
And to the charge pump 39. The charge pump 39 operates only when the output of the logical sum negation circuit 37 is positive logic, and raises the voltage of the power supply voltage V DD stabilized by the regulator 40 so that the πMOS-FET 3
A drive voltage required to turn on the second device 2 is generated and supplied to the driver 33. When the output of the OR circuit 37 is positive logic, the driver 33 applies the drive voltage generated by the charge pump 39 to the πMOS-FET 32
When the output of the OR circuit 37 is negative logic, the πMOS-FET 32 is turned on without applying the driving voltage to the gate of the πMOS-FET 32. Turn off.

【0015】またスイッチング回路30では、出力電圧
OUTをインバータ44を介して異常信号出力部41に
供給する。異常信号出力部41はnチャンネルMOS−
FET41Aを有し、πMOS−FET32がオン制御
され出力電圧VOUTが高電圧となっている場合にはMO
S−FET41Aはオフ動作する。これに対してπMO
S−FET32がオフ制御され出力電圧VOUTが低電圧
となっている場合にはMOS−FET41Aはオン動作
する。またMOS−FET41Aのドレイン端子41B
はプルアップされている。
The switching circuit 30 supplies the output voltage V OUT to the abnormal signal output section 41 via the inverter 44. The abnormal signal output section 41 is an n-channel MOS-
When the πMOS-FET 32 is turned on and the output voltage V OUT is at a high voltage,
The S-FET 41A turns off. On the other hand, πMO
When the S-FET 32 is turned off and the output voltage V OUT is low, the MOS-FET 41A turns on. Also, the drain terminal 41B of the MOS-FET 41A
Has been pulled up.

【0016】従ってCPU42(図5)では、MOS−
FET41Aのドレイン端子41B及びソース端子41
C間に電位差がない場合にはスイッチング回路30には
保護機能が働いていない(すなわち異常無し)と判断で
き、これに対してドレイン端子41B及びソース端子4
1C間に電位差がある場合にはスイッチング回路30に
は保護機能が働いている(すなわち異常有り)と判断で
きる。
Therefore, in the CPU 42 (FIG. 5), the MOS-
Drain terminal 41B and source terminal 41 of FET 41A
If there is no potential difference between C, it can be determined that the protection function does not work in the switching circuit 30 (that is, there is no abnormality), and accordingly, the drain terminal 41B and the source terminal 4
If there is a potential difference between 1C, it can be determined that the protection function is working on the switching circuit 30 (that is, there is an abnormality).

【0017】なおスイッチング回路30は、1チップ構
成となっている。
The switching circuit 30 has a one-chip configuration.

【0018】[0018]

【発明が解決しようとする課題】ところで、上述したよ
うなスイッチング回路30のように半導体スイッチを用
いたスイッチング回路では、半導体スイッチ(πMOS
−FET)32に5〜50〔A〕程度の電源電流が流れ
るため当該半導体スイッチ32の温度が上昇し、その熱
が半導体スイッチ32以外の回路部分にまで伝導するこ
とになる。
By the way, in a switching circuit using a semiconductor switch like the switching circuit 30 described above, a semiconductor switch (πMOS
Since the power supply current of about 5 to 50 [A] flows through the (FET) 32, the temperature of the semiconductor switch 32 rises, and the heat is conducted to circuit parts other than the semiconductor switch 32.

【0019】その結果、実質的に半導体スイッチ32の
オンオフを制御する機能を果たす回路部分(図7におけ
るドライバ33、過電流検出回路34、電流検出回路3
5等(以下この回路部分を半導体スイッチを過電流や過
熱から保護する機能を有するので保護回路と呼ぶ。))
の温度が上昇することにより、当該保護回路の動作が劣
化したり、さらには誤動作したりする可能性が生じる。
As a result, a circuit portion (driver 33, overcurrent detection circuit 34, current detection circuit 3
5 and the like (hereinafter, this circuit portion is referred to as a protection circuit because it has a function of protecting the semiconductor switch from overcurrent and overheating).
When the temperature of the protection circuit rises, the operation of the protection circuit may be deteriorated or may malfunction.

【0020】このように保護回路の性能が劣化するとい
うことは、そのスイッチング回路から電源の供給を受け
る負荷の誤動作に直接つながるため、そのスイッチング
回路を用いた装置全体の信頼性を低下させる問題があっ
た。
The deterioration of the performance of the protection circuit directly leads to the malfunction of the load supplied with the power from the switching circuit. Therefore, there is a problem that the reliability of the entire device using the switching circuit is reduced. there were.

【0021】ここでこのような半導体スイッチによる熱
の影響を比較的受けにくいインテリジェントパワースイ
ッチとして、図8に示すようなインテリジェントパワー
スイッチ45が提案されている。インテリジェントパワ
ースイッチ45は、半導体スイッチが形成された半導体
チップ46と、保護回路が形成された半導体チップ47
とが別チップ化されていることにより、半導体スイッチ
から発生した熱が保護回路に伝導しにくい構成となって
いる。
Here, an intelligent power switch 45 as shown in FIG. 8 has been proposed as an intelligent power switch which is relatively insensitive to heat from such a semiconductor switch. The intelligent power switch 45 includes a semiconductor chip 46 on which a semiconductor switch is formed and a semiconductor chip 47 on which a protection circuit is formed.
Is formed as a separate chip, so that heat generated from the semiconductor switch is not easily conducted to the protection circuit.

【0022】またインテリジェントパワースイッチ45
においては、半導体スイッチが形成された半導体チップ
46が保護回路が形成された半導体チップ47と共に放
熱フィン49に取り付けられているため、半導体スイッ
チから発生する熱を有効に放熱できるようになってい
る。
The intelligent power switch 45
Since the semiconductor chip 46 on which the semiconductor switch is formed is mounted on the radiation fins 49 together with the semiconductor chip 47 on which the protection circuit is formed, heat generated from the semiconductor switch can be effectively radiated.

【0023】しかしながら、図8に示すようなインテリ
ジェントパワースイッチ45を用いたとしても、半導体
スイッチから発生する熱による保護回路への悪影響を十
分に防止できるとは言い得なかった。
However, even if the intelligent power switch 45 as shown in FIG. 8 is used, it cannot be said that the adverse effect on the protection circuit due to heat generated from the semiconductor switch can be sufficiently prevented.

【0024】さらに自動車等においては、非常に多数の
インテリジェントパワースイッチを用いることになるた
め、例えば図8のような構成のインテリジェントパワー
スイッチ45を用いた場合には、決められた位置に図8
に示すようなユニットを一つ一つ取り付けていかなけれ
ばならず、非常に煩雑な手間がかかる問題があった。ま
たユニット数も非常に膨大になる問題もある。
Further, in an automobile or the like, a very large number of intelligent power switches are used. For example, when an intelligent power switch 45 having a configuration as shown in FIG. 8 is used, FIG.
Has to be attached one by one, which is very troublesome. There is also a problem that the number of units becomes very large.

【0025】本発明は以上の点を考慮してなされたもの
で、半導体スイッチの発熱による悪影響を一段と低減す
ることによりスイッチングの信頼性を向上させ、さらに
はユニット数を低減させることによりユニットの取り扱
い及び取り付けを容易化し得るスイッチング装置及びス
イッチング装置の製造方法を提案しようとするものであ
る。
The present invention has been made in consideration of the above points, and further improves the reliability of switching by further reducing the adverse effect due to heat generation of a semiconductor switch, and furthermore, the handling of units by reducing the number of units. Another object of the present invention is to propose a switching device and a method for manufacturing the switching device, which can facilitate installation.

【0026】[0026]

【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項1に記載のスイッチング装
置は、制御入力端子への制御入力に応じてオンされて電
源を出力端子に接続された負荷に供給する半導体スイッ
チと、当該半導体スイッチに過電流が流れた場合及び又
は当該半導体スイッチが過熱した場合に制御入力端子に
信号を出力して当該半導体スイッチをオフ制御すること
により、当該半導体スイッチを保護する保護回路とを有
するスイッチング装置において、半導体スイッチと、保
護回路とが別の半導体チップ上に形成されており、半導
体スイッチが形成された半導体チップと、保護回路が形
成された半導体チップは、それぞれ別のパッケージ内に
収納されているようにする。
According to a first aspect of the present invention, there is provided a switching device which is turned on in response to a control input to a control input terminal and connects a power supply to an output terminal. A semiconductor switch to be supplied to the load, and when an overcurrent flows through the semiconductor switch and / or when the semiconductor switch is overheated, a signal is output to a control input terminal to turn off the semiconductor switch, thereby controlling the semiconductor switch. In a switching device having a protection circuit for protecting a semiconductor switch, the semiconductor switch and the protection circuit are formed on another semiconductor chip, and the semiconductor chip on which the semiconductor switch is formed and the semiconductor on which the protection circuit is formed The chips are housed in separate packages.

【0027】以上の構成において、半導体スイッチと保
護回路がパッケージによって分離されているため、半導
体スイッチで発生した熱が保護回路に伝導し難くなる。
In the above configuration, since the semiconductor switch and the protection circuit are separated by the package, it is difficult for the heat generated in the semiconductor switch to be conducted to the protection circuit.

【0028】また請求項2に記載のスイッチング装置
は、半導体スイッチが形成された半導体チップを収納す
るパッケージ内には、半導体スイッチが形成された半導
体チップが複数収納されていると共に、保護回路が形成
された半導体チップを収納するパッケージ内には、保護
回路が形成された半導体チップが複数収納されているよ
うにする。
According to a second aspect of the present invention, in the switching device, a plurality of semiconductor chips on which the semiconductor switches are formed are housed in a package for housing the semiconductor chips on which the semiconductor switches are formed, and a protection circuit is formed. A plurality of semiconductor chips on which a protection circuit is formed are accommodated in a package for accommodating the implemented semiconductor chips.

【0029】以上の構成において、半導体スイッチとこ
れに対応する保護回路を一つずつ集めてユニット化(パ
ッケージ化)する場合に比して、格段にユニット(パッ
ケージ)の数を低減させることができる。例えば10個
の負荷を駆動させるための半導体スイッチ及び保護回路
を図8に示すような従来の構成によって実現しようとし
た場合には、ユニット数は合計10個となってしまう。
これに対して本請求項によれば、合計2個のユニット
(パッケージ)で10個さらにはそれ以上の負荷を駆動
させることができるようになる。この結果ユニットの取
り扱い及び取り付けが容易になる。
In the above configuration, the number of units (packages) can be significantly reduced as compared with the case where semiconductor switches and corresponding protection circuits are collected one by one and unitized (packaged). . For example, if a semiconductor switch and a protection circuit for driving ten loads are to be realized by a conventional configuration as shown in FIG. 8, the total number of units is ten.
On the other hand, according to the present invention, a total of two units (packages) can drive 10 or more loads. As a result, handling and mounting of the unit is facilitated.

【0030】また請求項3に記載のスイッチング装置
は、半導体スイッチが形成された半導体チップには、同
一チップ内に複数の半導体スイッチが形成されているよ
うにする。
Further, in the switching device according to the third aspect, a plurality of semiconductor switches are formed in the same chip on the semiconductor chip on which the semiconductor switches are formed.

【0031】以上の構成において、一つのパッケージ内
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の半導体スイッチをパッケージ
ングしたことになり、複数の半導体スイッチを一つのパ
ッケージ内に収納する際の作業性を向上し得る。
In the above configuration, a plurality of semiconductor switches are packaged in one package only by packaging one semiconductor chip in one package, and a plurality of semiconductor switches are packaged in one package. The workability at the time of storage in a storage device can be improved.

【0032】また請求項4に記載のスイッチング装置
は、保護回路が形成された半導体チップには、同一チッ
プ内に複数の保護回路が形成されているようにする。
According to a fourth aspect of the present invention, in the switching device, a plurality of protection circuits are formed in the same chip on the semiconductor chip on which the protection circuits are formed.

【0033】以上の構成において、一つのパッケージ内
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の保護回路をパッケージングし
たことになり、複数の保護回路を一つのパッケージ内に
収納する際の作業性を向上し得る。
In the above configuration, just by packaging one semiconductor chip in one package, a plurality of protection circuits are packaged in one package, and a plurality of protection circuits are packaged in one package. The workability at the time of storage in a storage device can be improved.

【0034】また請求項5に記載のスイッチング装置
は、半導体スイッチが形成された半導体チップには、同
一チップ内に複数の半導体スイッチが形成されていると
共に、保護回路が形成された半導体チップには、同一チ
ップ内に複数の保護回路が形成されているようにする。
According to a fifth aspect of the present invention, in the switching device, a plurality of semiconductor switches are formed in the same chip on the semiconductor chip on which the semiconductor switch is formed, and the semiconductor chip on which the protection circuit is formed is formed on the semiconductor chip. , A plurality of protection circuits are formed in the same chip.

【0035】以上の構成において、複数の半導体スイッ
チを一つのパッケージ内に収納する際の作業性を向上し
得ると共に、複数の保護回路を一つのパッケージ内に収
納する際の作業性を向上し得る。
In the above configuration, the operability when housing a plurality of semiconductor switches in one package and the operability when housing a plurality of protection circuits in one package can be improved. .

【0036】また請求項6に記載のスイッチング装置
は、制御入力端子への制御入力に応じてオンされて電源
を出力端子に接続された負荷に供給する半導体スイッチ
を複数設けると共に、当該各半導体スイッチに過電流が
流れた場合及び又は当該半導体スイッチが過熱した場合
に制御入力端子に信号を出力して半導体スイッチをオフ
制御することにより、半導体スイッチをそれぞれ保護す
る保護回路を複数設けてなるスイッチング装置におい
て、複数の半導体スイッチと、複数の前記保護回路とが
別の半導体チップ上に形成されていると共に、複数の半
導体スイッチが形成された単数又は複数の半導体チップ
は一つの放熱フィンに取り付けられているようにする。
A switching device according to a sixth aspect of the present invention includes a plurality of semiconductor switches which are turned on in response to a control input to a control input terminal and supply power to a load connected to an output terminal, and each of the semiconductor switches. A switching device comprising a plurality of protection circuits each of which protects a semiconductor switch by outputting a signal to a control input terminal to turn off the semiconductor switch when an overcurrent flows through the semiconductor switch and / or when the semiconductor switch overheats. In the above, the plurality of semiconductor switches and the plurality of the protection circuits are formed on another semiconductor chip, and the one or more semiconductor chips on which the plurality of semiconductor switches are formed are attached to one radiation fin. To be.

【0037】以上の構成において、複数の半導体スイッ
チがまとめて一つの放熱フィンに取り付けられているた
め、半導体スイッチから発生する熱をまとめて一箇所で
処理できるようになり、放熱処理がし易くなると共に、
保護回路等への熱の伝導を抑制できる。また全ての半導
体スイッチが同時にオン制御される場合は希なので、実
際に発熱している半導体スイッチに対する放熱フィンの
割合を大きくすることができ、この分放熱効率を上げる
ことができる。
In the above configuration, since a plurality of semiconductor switches are collectively attached to one radiating fin, heat generated from the semiconductor switches can be collectively processed at one place, and heat radiation processing is facilitated. Along with
Conduction of heat to a protection circuit or the like can be suppressed. In addition, since it is rare that all the semiconductor switches are simultaneously turned on, the ratio of the radiation fins to the semiconductor switches that actually generate heat can be increased, and the radiation efficiency can be increased accordingly.

【0038】また請求項7に記載のスイッチング装置
は、半導体スイッチが形成された半導体チップには、半
導体スイッチの温度を検出しこの検出結果を保護回路に
与える温度検出手段が形成されているようにする。
According to a seventh aspect of the present invention, in the switching device, the semiconductor chip on which the semiconductor switch is formed is provided with temperature detecting means for detecting the temperature of the semiconductor switch and providing the detection result to the protection circuit. I do.

【0039】以上の構成において、温度検出手段は半導
体スイッチと同一の半導体チップ上で半導体スイッチの
温度を検出することになるため半導体スイッチの温度を
正確に検出できるようになる。この結果保護回路による
過熱保護動作が半導体スイッチの温度が正確に反映され
た良好なものとなる。
In the above configuration, the temperature detecting means detects the temperature of the semiconductor switch on the same semiconductor chip as the semiconductor switch, so that the temperature of the semiconductor switch can be accurately detected. As a result, the overheat protection operation by the protection circuit becomes favorable in which the temperature of the semiconductor switch is accurately reflected.

【0040】また請求項8に記載のスイッチング装置の
製造方法は、制御入力端子への制御入力に応じてオンさ
れて電源を出力端子に接続された負荷に供給する半導体
スイッチと、当該半導体スイッチに過電流が流れた場合
及び又は当該半導体スイッチが過熱した場合に制御入力
端子に信号を出力し半導体スイッチをオフ制御すること
により、半導体スイッチを保護する保護回路とを有する
スイッチング装置の製造方法において、第1の半導体ウ
ェハ上で複数の半導体スイッチを形成した後、それらを
切断することにより複数の半導体チップを形成する工程
と、第2の半導体ウェハ上で複数の保護回路を形成した
後、それらを切断することにより複数の半導体チップを
形成する工程と、半導体スイッチが形成された複数の半
導体チップを一つの放熱フィンに取り付ける工程と、複
数の半導体スイッチと、複数の保護回路とを電気的に接
続する工程とにより半導体スイッチング装置を製造する
ようにする。
According to a eighth aspect of the present invention, there is provided a method for manufacturing a switching device, comprising: a semiconductor switch which is turned on in response to a control input to a control input terminal to supply power to a load connected to an output terminal; In a method of manufacturing a switching device having a protection circuit that protects a semiconductor switch by outputting a signal to a control input terminal and controlling the semiconductor switch to be turned off when an overcurrent flows and or when the semiconductor switch is overheated, After forming a plurality of semiconductor switches on a first semiconductor wafer, forming a plurality of semiconductor chips by cutting them, and after forming a plurality of protection circuits on a second semiconductor wafer, A step of forming a plurality of semiconductor chips by cutting and a plurality of semiconductor chips on which semiconductor switches are formed; And attaching the heat dissipating fins, so as to produce a plurality of semiconductor switches, the semiconductor switching device by the steps of electrically connecting the plurality of protection circuits.

【0041】この結果、構成及びチップ面積の同じ半導
体スイッチを同一の半導体ウェハ上で形成すると共に、
構成及びチップ面積の同じ保護回路を同一の半導体ウェ
ハ上で形成することになるため、半導体ウェハの面積を
有効に利用できるようになり、製造上の歩留まりが向上
する。
As a result, semiconductor switches having the same configuration and the same chip area are formed on the same semiconductor wafer, and
Since the protection circuits having the same configuration and the same chip area are formed on the same semiconductor wafer, the area of the semiconductor wafer can be effectively used, and the production yield is improved.

【0042】また請求項9に記載のスイッチング装置の
製造方法は、半導体スイッチが形成された半導体チップ
及び保護回路が形成された半導体チップをそれぞれ別の
パッケージに収納する工程と、半導体スイッチのパッケ
ージの端子と保護回路のパッケージの端子とを電気的に
接続する工程とを備えるようにする。
According to a ninth aspect of the present invention, in the method of manufacturing a switching device, the semiconductor chip on which the semiconductor switch is formed and the semiconductor chip on which the protection circuit is formed are respectively housed in separate packages. Electrically connecting the terminal to the terminal of the package of the protection circuit.

【0043】この結果、半導体スイッチと保護回路とは
それぞれパッケージによって覆われることになるため、
半導体スイッチに電流を流したときに半導体スイッチか
ら発生する熱の保護回路への伝導が一段と抑制されるス
イッチング装置を実現できる。
As a result, the semiconductor switch and the protection circuit are respectively covered by the package,
It is possible to realize a switching device in which conduction of heat generated from the semiconductor switch to the protection circuit when current flows through the semiconductor switch is further suppressed.

【0044】また請求項10に記載のスイッチング装置
の製造方法は、保護回路が形成された半導体チップにお
いて、過電流の検出のためのボリューム調整を行うよう
にする。
According to a tenth aspect of the present invention, a volume adjustment for detecting an overcurrent is performed on a semiconductor chip on which a protection circuit is formed.

【0045】この結果、同一の半導体ウェハ上で全て同
一の構成でかつチップ面積が同じ多数の保護回路を形成
した後、半導体スイッチの容量に応じて過電流の検出の
ためのボリューム調整ができるようになるため、保護回
路を製造する際の歩留まりを低下させずに各半導体スイ
ッチに適合した保護回路を製造することができる。
As a result, after forming a large number of protection circuits having the same configuration and the same chip area on the same semiconductor wafer, the volume can be adjusted for detecting an overcurrent according to the capacity of the semiconductor switch. Therefore, a protection circuit suitable for each semiconductor switch can be manufactured without lowering the yield when manufacturing the protection circuit.

【0046】[0046]

【発明の実施の形態】以下、本発明の実施の形態の具体
例を図面を参照して説明する。 (1)基本構成 図1に、本発明によるスイッチング装置50の基本構成
を示す。図1の例では、本発明のスイッチング装置50
を自動車のジャンクションブロック(J/B)51内に
設けた場合について説明する。
Embodiments of the present invention will be described below with reference to the drawings. (1) Basic Configuration FIG. 1 shows a basic configuration of a switching device 50 according to the present invention. In the example of FIG. 1, the switching device 50 of the present invention is used.
Is provided in the junction block (J / B) 51 of the vehicle.

【0047】スイッチング装置50は、電源52と各負
荷53A〜53Xとの間にそれぞれ接続されオンオフ動
作に応じて各負荷53A〜53Xに電源を選択的に供給
する半導体スイッチを有する半導体スイッチ部54A〜
54Xと、当該各半導体スイッチ部54A〜54X内に
設けられた半導体スイッチを過電流や過熱から保護する
ように各半導体スイッチをオンオフ制御する保護回路5
5A〜55Xとがそれぞれ別のチップ上に形成されてい
る。これによりスイッチング装置50においては、半導
体スイッチから発生する熱の保護回路55A〜55Xへ
の伝導を抑制することができ、この結果保護回路55A
〜55Xの熱による劣化や誤動作を防止することができ
る。
The switching device 50 is connected between the power supply 52 and each of the loads 53A to 53X, and has a semiconductor switch portion 54A to 54S having a semiconductor switch for selectively supplying power to each of the loads 53A to 53X in accordance with the on / off operation.
54X and a protection circuit 5 for controlling the on / off of each semiconductor switch so as to protect the semiconductor switches provided in the semiconductor switch units 54A to 54X from overcurrent and overheating.
5A to 55X are formed on different chips, respectively. Thus, in the switching device 50, conduction of heat generated from the semiconductor switch to the protection circuits 55A to 55X can be suppressed, and as a result, the protection circuit 55A
Deterioration and malfunction due to heat of ~ 55X can be prevented.

【0048】ここでそれぞれが1チップで構成された複
数の保護回路55A〜55Xは、一つのパッケージ56
内にまとめてパッケージングされている。またそれぞれ
が1チップで構成された各半導体スイッチ部54A〜5
4Xはそれぞれがパッケージングされており、当該パッ
ケージングされた複数の半導体スイッチ部54A〜54
Xが一つの放熱フィン57上にまとめて取り付けられて
いる。
Here, the plurality of protection circuits 55A to 55X each constituted by one chip are connected to one package 56.
Packaged together. Each of the semiconductor switch units 54A to 54A to 5
4X are each packaged, and the packaged semiconductor switch units 54A to 54A
X are collectively mounted on one heat radiation fin 57.

【0049】これによりスイッチング装置50において
は、半導体スイッチ部54A〜54Xの半導体スイッチ
から発生する熱の保護回路55A〜 55Xへの伝導を
一段と抑制し得ると共に、半導体スイッチ部54A〜5
4Xから発生する熱を放熱フィン57を介して外部に放
熱することができるので半導体スイッチの過熱自体を抑
制することができる。
Thus, in the switching device 50, conduction of heat generated from the semiconductor switches of the semiconductor switch sections 54A to 54X to the protection circuits 55A to 55X can be further suppressed, and the semiconductor switch sections 54A to 54X can be further suppressed.
Since the heat generated from the 4X can be radiated to the outside through the radiation fins 57, overheating of the semiconductor switch itself can be suppressed.

【0050】次にスイッチング装置50の全体構成につ
いて説明する。インターフェース(I/F)59には、
各負荷53A、53B、53C、……、53Xに対応し
た操作スイッチ(図示せず)からのスイッチング制御信
号S1が入力され、これがマイコン60に供給される。
Next, the overall configuration of the switching device 50 will be described. The interface (I / F) 59 includes:
A switching control signal S1 from an operation switch (not shown) corresponding to each of the loads 53A, 53B, 53C,..., 53X is input and supplied to the microcomputer 60.

【0051】マイコン60は各負荷53A、53B、5
3C、……、53Xに対応した操作スイッチからのスイ
ッチング制御信号S1(以下、これを単に制御信号S1
と呼ぶ)を、対応する保護回路55A、55B、55
C、……、55Xに送出する。ここで例えば保護回路5
5A、半導体スイッチ部54A及びシャント抵抗58A
は負荷53Aに対応しており、保護回路55X、半導体
スイッチ部54X及びシャント抵抗58Xは負荷53X
に対応している。
The microcomputer 60 has loads 53A, 53B, 5
, 3C,..., 53X (hereinafter simply referred to as control signal S1).
) To the corresponding protection circuits 55A, 55B, 55
C,..., 55X. Here, for example, the protection circuit 5
5A, semiconductor switch 54A and shunt resistor 58A
Corresponds to the load 53A, and the protection circuit 55X, the semiconductor switch unit 54X, and the shunt resistor 58X are connected to the load 53X.
It corresponds to.

【0052】ここでマイコン60、保護回路55A、半
導体スイッチ部54A、シャント抵抗58A及び負荷5
3Aの関係は、マイコン60、保護回路55B〜55
X、半導体スイッチ部54B〜54X、シャント抵抗5
8B〜58X及び負荷53B〜53Xの関係と同様なの
で、以下の説明ではマイコン60、保護回路55A、半
導体スイッチ部54A、シャント抵抗58A及び負荷5
3Aの関係のみを説明する。
Here, the microcomputer 60, the protection circuit 55A, the semiconductor switch section 54A, the shunt resistor 58A and the load 5
The relationship between 3A is the microcomputer 60, the protection circuits 55B to 55B.
X, semiconductor switch units 54B to 54X, shunt resistor 5
8B to 58X and the loads 53B to 53X, the following description is based on the microcomputer 60, the protection circuit 55A, the semiconductor switch 54A, the shunt resistor 58A, and the load 5B.
Only the relationship of 3A will be described.

【0053】保護回路55Aはレギュレータ61から安
定化された電源電圧VDDを入力すると共に、チャージポ
ンプ62によって昇圧された電源電圧VCを入力し、マ
イコン60から入力される制御信号S1Aに応じて、昇
圧された電源電圧VCを半導体スイッチ部54A内の半
導体スイッチのゲートに選択的に印加することによりそ
の半導体スイッチをオンオフ制御する。
The protection circuit 55A receives the stabilized power supply voltage VDD from the regulator 61, the power supply voltage VC boosted by the charge pump 62, and boosts the voltage in response to the control signal S1A input from the microcomputer 60. By selectively applying the power supply voltage VC to the gate of the semiconductor switch in the semiconductor switch unit 54A, the semiconductor switch is turned on and off.

【0054】また保護回路55Aは、半導体スイッチ部
54A内に設けられた温度検出回路から当該半導体スイ
ッチ部54Aの温度を表す温度情報VTを入力すると共
に、シャント抵抗58Aから半導体スイッチ部54Aを
流れる電流の大きさを表す電流値情報SI0を入力するこ
とにより、半導体スイッチが過熱状態にあるか否かを検
出すると共に、半導体スイッチに過電流が流れているか
否かを検出する。
The protection circuit 55A receives temperature information VT indicating the temperature of the semiconductor switch section 54A from a temperature detection circuit provided in the semiconductor switch section 54A, and outputs a current flowing from the shunt resistor 58A to the semiconductor switch section 54A. By inputting the current value information SI0 indicating the magnitude of the above, it is detected whether or not the semiconductor switch is in an overheated state and whether or not an overcurrent is flowing through the semiconductor switch.

【0055】そして、半導体スイッチが過熱状態にある
場合、または半導体スイッチに過電流が流れている場合
には、マイコン60から半導体スイッチをオン制御する
ことを表す制御信号S1Aが入力されている場合でも、
半導体スイッチのゲートへの駆動電圧(すなわち昇圧さ
れた電源電圧VC)の供給を停止することにより、半導
体スイッチを過熱及び過電流から保護する。
When the semiconductor switch is overheated or an overcurrent is flowing through the semiconductor switch, even when the control signal S1A indicating that the semiconductor switch is to be turned on is input from the microcomputer 60. ,
By stopping the supply of the drive voltage (ie, the boosted power supply voltage VC) to the gate of the semiconductor switch, the semiconductor switch is protected from overheating and overcurrent.

【0056】またシャント抵抗58Aから得られる電流
値情報SI0は保護回路55Aによって電圧変換された後
マイコン60に送出され、マイコン60はこの電圧値に
基づいて現在負荷53Aに電源が供給されているか否か
を判断する。ここで保護回路55Aにスイッチオンを指
令する制御信号S1Aを送出しているにも拘わらず負荷
53Aに電源が供給されていない判断結果が得られると
いうことは、保護回路55Aによる保護機能が働いて半
導体スイッチ部53A内の半導体スイッチがオフ状態と
されているか又は負荷53Aがオープン状態となってい
ることを意味し、このような場合マイコン60はインタ
ーフェース59を介して異常信号S2を送出することに
よりそのことを例えばインジケータランプ等でなる異常
表示部(図示せず)に通知する。
The current value information SI0 obtained from the shunt resistor 58A is converted into a voltage by the protection circuit 55A and then sent to the microcomputer 60. The microcomputer 60 determines whether power is currently supplied to the load 53A based on the voltage value. Judge. Here, the fact that the determination result that the power is not supplied to the load 53A despite the fact that the control signal S1A for instructing the protection circuit 55A to switch on is transmitted is obtained means that the protection function of the protection circuit 55A is activated. This means that the semiconductor switch in the semiconductor switch unit 53A is in the off state or the load 53A is in the open state. In such a case, the microcomputer 60 sends the abnormal signal S2 through the interface 59 to That fact is notified to an abnormality display unit (not shown) formed of, for example, an indicator lamp.

【0057】半導体スイッチ53A内の半導体スイッチ
は保護回路55Aからの駆動電圧によってオンオフが制
御されて、オン制御された場合には、ノイズ除去回路6
3を介して入力した電源をそのまま出力する。半導体ス
イッチ部53Aから出力された電源はシャント抵抗58
Aを介して負荷53Aに供給される。
The semiconductor switch in the semiconductor switch 53A is turned on and off by the drive voltage from the protection circuit 55A.
The power supply input via 3 is output as it is. The power output from the semiconductor switch 53A is a shunt resistor 58
A is supplied to the load 53A via A.

【0058】ここでシャント抵抗58Aは抵抗値が10
〔mΩ〕、抵抗許容値が±5〔%〕程度のものが用いら
れており、ワンチップ化された拡散抵抗やポリシリコン
抵抗により構成されている。そして複数のチップ化され
たシャント抵抗58A〜58Xが1つのパッケージ64
内にパッケージングされている。
Here, the shunt resistor 58A has a resistance value of 10
[MΩ] and a resistance tolerance of about ± 5 [%] are used, and are composed of a one-chip diffusion resistor or a polysilicon resistor. A plurality of chip shunt resistors 58A to 58X are combined into one package 64.
Packaged within.

【0059】(2)スイッチング装置の詳細構成 次にこの実施形態でのスイッチング装置50の詳細構成
を、図2を用いて説明する。図2では、図1中の複数の
保護回路55A〜55X、半導体スイッチ部54A〜5
4X、シャント抵抗58A〜58X及び負荷53A〜5
3Xのうち、負荷53Aに対応する保護回路55A、半
導体スイッチ部54A、シャント抵抗58Aを他を代表
して説明する。
(2) Detailed Configuration of Switching Device Next, the detailed configuration of the switching device 50 in this embodiment will be described with reference to FIG. In FIG. 2, the plurality of protection circuits 55A to 55X and the semiconductor switch units 54A to 54A in FIG.
4X, shunt resistors 58A-58X and loads 53A-5
Of the 3X, the protection circuit 55A corresponding to the load 53A, the semiconductor switch unit 54A, and the shunt resistor 58A will be described as representatives.

【0060】ここで図に示すように、この実施形態の場
合、半導体スイッチ部54A内には半導体スイッチとし
てパワーMOS−FET110が形成されている。また
上述したように保護回路55A、半導体スイッチ部54
A及びシャント抵抗58Aはそれぞれ別チップ上に形成
されている。
As shown in the figure, in the case of this embodiment, a power MOS-FET 110 is formed as a semiconductor switch in the semiconductor switch section 54A. Further, as described above, the protection circuit 55A and the semiconductor switch unit 54
A and the shunt resistor 58A are formed on separate chips.

【0061】保護回路55Aは、大きく分けて、シャン
ト抵抗58Aの両端電圧に基づいてパワーMOS−FE
T110を流れる電流値I0 を検出する電流検出回路7
0と、電流検出回路70から得られた電流に応じた電圧
値とMOS−FET110の定格電流に対応した基準電
圧とを比較することによりMOS−FET110に過電
流が流れているか否かを検出する過電流検出回路71
と、過電流検出回路71の検出結果と制御信号S1Aと
の論理積に応じてMOS−FET110のゲートに駆動
電圧を選択的に供給する論理積回路72と、温度検出回
路111から得られるMOS−FET110の温度に応
じた検出電圧(上述した温度情報VTに相当する)と基
準電圧とを比較することによりMOS−FET110が
過熱状態であるか否かを検出する過熱検出回路73と、
過熱検出回路73の検出結果が過熱を表すものであった
場合MOS−FET110のゲート電圧を強制的に降下
させてMOS−FET110をオフ動作させる過熱防止
回路74とにより構成されている。
The protection circuit 55A is roughly divided into a power MOS-FE based on a voltage across the shunt resistor 58A.
Current detection circuit 7 for detecting current value I0 flowing through T110
By comparing 0 with a voltage value corresponding to the current obtained from the current detection circuit 70 and a reference voltage corresponding to the rated current of the MOS-FET 110, it is detected whether or not an overcurrent is flowing through the MOS-FET 110. Overcurrent detection circuit 71
A logical product circuit 72 for selectively supplying a drive voltage to the gate of the MOS-FET 110 in accordance with a logical product of a detection result of the overcurrent detection circuit 71 and the control signal S1A; An overheat detection circuit 73 that detects whether the MOS-FET 110 is in an overheat state by comparing a detection voltage (corresponding to the above-described temperature information VT) corresponding to the temperature of the FET 110 with a reference voltage;
When the detection result of the overheat detection circuit 73 indicates overheating, the overheat prevention circuit 74 forcibly lowers the gate voltage of the MOS-FET 110 to turn off the MOS-FET 110.

【0062】電流検出回路70はシャント抵抗58Aを
流れる電流値I0 をシャント抵抗58Aの両端電圧を基
に求める。すなわち電流検出回路70はシャント抵抗5
8Aの一端の電圧を入力端子105、分圧抵抗R1及び
R2を介して差動増幅回路75の非反転入力端に入力す
ると共に、シャント抵抗58Aの他端の電圧を入力端子
106、入力抵抗R3 を介して差動増幅回路75の反転
入力端に入力し、かつ差動増幅回路75の反転入力端と
出力端とを抵抗R4 を介して接続することにより、MO
S−FET110からの出力電流値I0 に応じた電圧値
を出力し得るようになされている。この電流検出回路7
0の検出電圧は出力端子107を介してマイコン60に
送出される。
The current detection circuit 70 obtains the current value I0 flowing through the shunt resistor 58A based on the voltage across the shunt resistor 58A. That is, the current detection circuit 70
8A is input to the non-inverting input terminal of the differential amplifier circuit 75 via the input terminal 105 and the voltage dividing resistors R1 and R2, and the voltage at the other end of the shunt resistor 58A is input to the input terminal 106 and the input resistor R3. To the inverting input terminal of the differential amplifying circuit 75 via the resistor R4 and the inverting input terminal and the output terminal of the differential amplifying circuit 75 via the resistor R4.
A voltage value corresponding to the output current value I0 from the S-FET 110 can be output. This current detection circuit 7
The detected voltage of 0 is sent to the microcomputer 60 via the output terminal 107.

【0063】過電流検出回路71は、コンパレータ76
の非反転入力端に電流検出回路70からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器77によっ
て生成されたMOS−FET110の定格電流に対応し
た基準電圧値を入力し、検出電圧値が基準電圧値以上に
なったとき出力を正電位(以下、これを正論理と呼び、
零電位を負論理と呼ぶ)を出力する。そしてコンパレー
タ76の出力をインバータ78を介して論理積回路72
に出力する。かくして過電流検出回路71はMOS−F
ET110に通常の電流が流れている場合には正論理を
出力し、これに対して過電流が流れた場合には負論理を
出力する。
The overcurrent detection circuit 71 includes a comparator 76
And a reference voltage value corresponding to the rated current of the MOS-FET 110 generated by the reference voltage generator 77 is input to the inverting input terminal. When the value exceeds the reference voltage value, the output is set to a positive potential (hereinafter, this is called positive logic,
(Zero potential is called negative logic). The output of the comparator 76 is output to the AND circuit 72 via the inverter 78.
Output to Thus, the overcurrent detection circuit 71 is
When a normal current flows through the ET 110, a positive logic is output, and when an overcurrent flows, a negative logic is output.

【0064】論理積回路72は、論理積否定回路79に
制御信号入力端子100を介して制御信号S1Aを入力
すると共に過電流検出回路71からの論理値を入力し、
それらの論理積否定結果を求める。論理積否定回路79
の出力はインバータ80を介してバッファ81に供給さ
れる。そしてバッファ81の出力が抵抗R5 を介してM
OS−FET110のゲートに供給される。
The AND circuit 72 inputs the control signal S1A to the AND circuit 79 via the control signal input terminal 100 and the logical value from the overcurrent detection circuit 71,
Find the logical negation result of them. Logical AND circuit 79
Is supplied to a buffer 81 via an inverter 80. Then, the output of the buffer 81 becomes M via the resistor R5.
It is supplied to the gate of the OS-FET 110.

【0065】ここで論理積回路72は、例えば制御信号
S1Aが正論理(この実施形態では正論理が5〔V〕程
度に、負論理が0〔V〕に設定されている)であり、か
つ過電流検出回路71からの出力が正論理(過電流でな
いことを表す)であった場合には、インバータ80から
正論理(この実施形態では5〔V〕の電圧値)の信号を
出力する。これに対して制御信号S1Aが正論理であ
り、かつ過電流検出回路71からの出力が負論理であっ
た場合には、インバータ80から負論理(0〔V〕)の
信号を出力する。
In the AND circuit 72, for example, the control signal S1A is a positive logic (in this embodiment, the positive logic is set to about 5 [V] and the negative logic is set to 0 [V]), and When the output from the overcurrent detection circuit 71 is positive logic (indicating that there is no overcurrent), the inverter 80 outputs a signal of positive logic (a voltage value of 5 [V] in this embodiment). On the other hand, when the control signal S1A is positive logic and the output from the overcurrent detection circuit 71 is negative logic, the inverter 80 outputs a signal of negative logic (0 [V]).

【0066】このように論理積回路72は、過電流検出
回路71によってMOS−FET110に過電流が流れ
たことを表す論理値が得られたとき、または制御信号S
1AがMOS−FET110をオフ動作させるための信
号であったときに負論理の信号を出力する。
As described above, the AND circuit 72 outputs the control signal S when the overcurrent detection circuit 71 obtains the logical value indicating that the overcurrent has flowed through the MOS-FET 110.
When 1A is a signal for turning off the MOS-FET 110, a negative logic signal is output.

【0067】またバッファ81には端子102を介して
チャージポンプ62によって生成された駆動電圧VCが
供給され、これによりMOS−FET110のゲートに
は当該MOS−FET110をオン動作させようとする
場合に必要な電圧値が確保される。すなわちこの例の場
合、インバータ80からの正論理出力は5〔V〕に設定
され、これがバッファ81によって12〔V〕だけレベ
ルシフトされる結果バッファ出力は17〔V〕となる。
なおこの実施形態での電源電圧VBは12〔V〕であ
る。
The driving voltage VC generated by the charge pump 62 is supplied to the buffer 81 via the terminal 102, so that the gate of the MOS-FET 110 is necessary when the MOS-FET 110 is to be turned on. Voltage value is secured. That is, in the case of this example, the positive logic output from the inverter 80 is set to 5 [V], and this is level-shifted by 12 [V] by the buffer 81. As a result, the buffer output becomes 17 [V].
The power supply voltage VB in this embodiment is 12 [V].

【0068】従って、インバータ出力が正論理の場合に
はMOS−FET110のゲートには17〔V〕の電圧
が印加されるためMOS−FET110は正常にオン動
作する。これに対してインバータ出力が負論理の場合に
はバッファ81出力は接地電位とされ、この結果ゲート
−ソース間に電位差が得られないのでMOS−FET1
10はオフ動作する。なおMOS−FET110のゲー
ト及びソース間にはダイオード82及びツェナダイオー
ド83が接続されており、これによりゲートに必要以上
の過電圧が印加されようとした場合にこれをバイパスさ
せることができMOS−FET110の損傷を防止する
ことができる。
Therefore, when the output of the inverter is positive logic, a voltage of 17 [V] is applied to the gate of the MOS-FET 110, so that the MOS-FET 110 normally operates. On the other hand, when the output of the inverter is negative logic, the output of the buffer 81 is set to the ground potential. As a result, no potential difference is obtained between the gate and the source.
10 turns off. Note that a diode 82 and a Zener diode 83 are connected between the gate and the source of the MOS-FET 110, so that when an overvoltage is applied to the gate more than necessary, it can be bypassed. Damage can be prevented.

【0069】過熱検出回路73はコンパレータ85の反
転入力端に半導体スイッチ部54Aの温度検出回路11
1が接続されていると共に非反転入力端に基準電圧発生
器86が接続されている。
The overheat detecting circuit 73 is connected to the inverting input terminal of the comparator 85 and the temperature detecting circuit 11 of the semiconductor switch section 54A.
1 and a reference voltage generator 86 is connected to the non-inverting input terminal.

【0070】従って過熱検出回路73では、MOS−F
ET110の温度が高くなるに伴って温度検出回路11
1を構成するダイオードの抵抗値が低くなることにより
コンパレータ85の反転入力端の電位が下がっていき、
やがて反転入力端の電位が基準電位よりも低くなったと
きに、コンパレータ85から正論理を出力する。例えば
MOS−FET110の温度が150〔°〕以上のとき
に正論理を出力するように設定されている。そしてこの
コンパレータ85の論理出力がインバータ87を介して
過熱防止回路74に送出される。
Therefore, in the overheat detecting circuit 73, the MOS-F
As the temperature of the ET 110 increases, the temperature detection circuit 11
As the resistance value of the diode constituting 1 decreases, the potential of the inverting input terminal of the comparator 85 decreases,
When the potential at the inverting input terminal becomes lower than the reference potential, the comparator 85 outputs positive logic. For example, it is set so that a positive logic is output when the temperature of the MOS-FET 110 is 150 ° or more. The logical output of the comparator 85 is sent to the overheat prevention circuit 74 via the inverter 87.

【0071】過熱防止回路74は、大きく分けて、過熱
検出回路73から与えられる論理値及び制御信号S1A
に基づいて動作するJKフリップフロップ88と、当該
JKフリップフロップ88の出力に基づいてオンオフ動
作することによりメインのMOS−FET110のゲー
ト電圧を変化させてパワーMOS−FET110をオン
オフ制御するMOS−FET89とにより構成されてい
る。
The overheat prevention circuit 74 is roughly divided into a logical value given from the overheat detection circuit 73 and a control signal S1A.
A JK flip-flop 88 that operates on the basis of the JK flip-flop 88, and a MOS-FET 89 that performs on-off operation based on the output of the JK flip-flop 88 to change the gate voltage of the main MOS-FET 110 to control the on / off of the power MOS-FET 110 It consists of.

【0072】因みに、パワーMOS−FET110とM
OS−FET89との容量を比較すると、パワーMOS
−FET110の定格電流は10[A]程度に選定され
ているのに対してMOS−FET89の定格電流は10
[mA]程度に選定されており、その回路面積もパワー
MOS−FET110を1とするとMOS−FET89
はその1/1000程度である。
The power MOS-FET 110 and M
Comparing the capacity with the OS-FET 89, the power MOS
The rated current of the FET 110 is selected to be about 10 [A], while the rated current of the MOS-FET 89 is 10 [A].
[MA], and its circuit area is assumed to be 1 for the power MOS-FET 110.
Is about 1/1000 of that.

【0073】過熱防止回路74を具体的に説明すると、
JKフリップフロップ88のクロック入力CLには過熱
検出回路73の論理出力が入力されていると共に、リセ
ット入力RにはトランジスタTr1 のコレクタが接続さ
れている。ここでトランジスタTr1 のベースには制御
信号S1Aがワンショットマルチバイブレータ90を介
して入力されるようになされており、制御信号S1Aが
負論理から正論理に変化すると、ワンショットマルチバ
イブレータ90の出力パルスが立ち上がることによりト
ランジスタTr1 のコレクタからエミッタに電流が流
れ、この結果リセット入力Rの電位が立ち下がることに
よりJKフリップフロップ90がリセットされる。また
JKフリップフロップ90のJ入力にはレギュレータ6
1によって安定化された電源電圧VDDが入力端子101
を介して入力されていると共に、K入力及びセット入力
Sは接地されている。
The overheat prevention circuit 74 will be specifically described.
The logic output of the overheat detection circuit 73 is input to the clock input CL of the JK flip-flop 88, and the collector of the transistor Tr1 is connected to the reset input R. Here, the control signal S1A is input to the base of the transistor Tr1 via the one-shot multivibrator 90. When the control signal S1A changes from negative logic to positive logic, the output pulse of the one-shot multivibrator 90 is output. Rises, a current flows from the collector of the transistor Tr1 to the emitter. As a result, the potential of the reset input R falls and the JK flip-flop 90 is reset. A regulator 6 is connected to the J input of the JK flip-flop 90.
1 is supplied to the input terminal 101.
, And the K input and the set input S are grounded.

【0074】ここでJKフリップフロップ88の動作
を、図3を用いて説明する。すなわち時点t1 において
制御信号S1Aが正論理になると(図3(A))、ワン
ショットマルチバイブレータ90の出力パルスが立ち上
がってトランジスタTr1 のベース電位が上がることに
より出力パネルに応じたパルス幅のリセットパルス(図
3(C))がリセット入力Rに入力され、JKフリップ
フロップ88がリセット状態とされる。
The operation of the JK flip-flop 88 will now be described with reference to FIG. That is, when the control signal S1A becomes positive logic at time t1 (FIG. 3A), the output pulse of the one-shot multivibrator 90 rises and the base potential of the transistor Tr1 rises, so that the reset pulse having a pulse width corresponding to the output panel is generated. (FIG. 3C) is input to the reset input R, and the JK flip-flop 88 is reset.

【0075】この状態において、時点t2 でMOS−F
ET110の温度が所定値以上となると、過熱検出回路
73からクロック入力CLに入力される論理出力が正論
理(図3(B))になり、この結果Q出力が正論理とな
る。次に時点t3 において入力制御信号S1Aが負論理
になったり、時点t4 で過熱検出回路73からクロック
入力CLに入力される論理出力が負論理になってもJK
フリップフロップ88はこの状態を保持しQ出力として
正論理を出力し続ける。やがて時点t5 において、再び
制御信号S1Aが負論理から正論理になり、リセット入
力Rにリセットパルスが入力されると、Q出力は正論理
から負論理に反転する(図3(D))。
In this state, at the time t2, the MOS-F
When the temperature of the ET 110 becomes equal to or higher than a predetermined value, the logic output input from the overheat detection circuit 73 to the clock input CL becomes positive logic (FIG. 3B), and as a result, the Q output becomes positive logic. Next, even if the input control signal S1A becomes negative logic at time t3 or the logic output inputted to the clock input CL from the overheat detection circuit 73 becomes negative logic at time t4, JK
The flip-flop 88 keeps this state and keeps outputting positive logic as the Q output. At time t5, the control signal S1A changes from negative logic to positive logic again, and when a reset pulse is input to the reset input R, the Q output is inverted from positive logic to negative logic (FIG. 3 (D)).

【0076】このようにJKフリップフロップ88は、
制御信号S1Aが正論理の状態で過熱検出回路73の出
力が正論理となったとき初めて正論理のQ出力を出力
し、この後過熱検出回路73の出力が負論理になっても
この状態を維持する。ここで過熱防止回路74をラッチ
構成とし、一旦MOS−FET110が所定温度以上に
なると次にMOS−FET110をオン制御させるため
の制御信号S1Aが到来するまでMOS−FET110
をオフさせ続けるのは次の理由による。
As described above, the JK flip-flop 88
When the control signal S1A is in a positive logic state and the output of the overheat detection circuit 73 becomes a positive logic, the Q output of the positive logic is output only when the output of the overheat detection circuit 73 becomes a negative logic. maintain. Here, the overheat prevention circuit 74 has a latch configuration, and once the temperature of the MOS-FET 110 becomes higher than a predetermined temperature, the MOS-FET 110 is turned on until a control signal S1A for turning on the MOS-FET 110 next comes.
Is kept off for the following reasons.

【0077】すなわち過熱防止回路74をラッチ構成と
せずに温度検出結果に基づき実時間でMOS−FET1
10のオンオフを制御しようとすると、MOS−FET
110が所定温度以上になりMOS−FET110をオ
フ制御すると間もなくMOS−FET110の温度が下
がるのでMOS−FET110がオン制御される。そし
て再びMOS−FET110の温度が上昇するとMOS
−FET110がオフ制御される。そしてこのようなオ
ンオフが短時間の何度も繰り返されるようになると負荷
53Aに対して不安定な電源が供給されることになるた
め、制御信号S1Aが一旦負論理とされ再び正論理とさ
れたときに初めてMOS−FET110をオン状態に復
帰させるようになっている。
That is, the overheat protection circuit 74 is not latched, and the MOS-FET 1
If you try to control the on / off of 10, MOS-FET
When the temperature of the MOS-FET 110 becomes equal to or higher than the predetermined temperature and the MOS-FET 110 is turned off, the temperature of the MOS-FET 110 falls shortly. When the temperature of the MOS-FET 110 rises again, the MOS
-FET 110 is turned off. When such ON / OFF is repeated many times in a short time, unstable power is supplied to the load 53A. Therefore, the control signal S1A is once set to negative logic and again to positive logic. At first, the MOS-FET 110 is returned to the ON state for the first time.

【0078】JKフリップフロップ88のQ出力は、上
述したバッファ81と同様にチャージポンプ62の出力
が供給され入力を12〔V〕だけレベルシフトさせるバ
ッファ91を介してMOS−FET89のゲートに供給
される。この結果、Q出力が正論理(5〔V〕)の場合
にはMOS−FET89のゲートには17〔V〕の電圧
が印加されるためMOS−FET89はオン状態とされ
る。これに対してQ出力が負論理(0〔V〕)の場合に
はMOS−FET89のゲートには接地電位しか印加さ
れないのでMOS−FET89はオフ状態となる。
The Q output of the JK flip-flop 88 is supplied to the gate of the MOS-FET 89 via the buffer 91 which receives the output of the charge pump 62 and shifts the input level by 12 [V] in the same manner as the buffer 81 described above. You. As a result, when the Q output is positive logic (5 [V]), a voltage of 17 [V] is applied to the gate of the MOS-FET 89, so that the MOS-FET 89 is turned on. On the other hand, when the Q output is negative logic (0 [V]), only the ground potential is applied to the gate of the MOS-FET 89, so that the MOS-FET 89 is turned off.

【0079】ここでMOS−FET89がオン状態とさ
れたときにはMOS−FET110のゲートは接地電位
となる結果、MOS−FET110は論理積回路72か
らの論理出力に係わらず強制的にオフ状態にされる。こ
れに対してMOS−FET89がオフ状態とされたとき
にはMOS−FET110のゲート電位は論理積回路7
2からの論理出力に応じた値となる。
When the MOS-FET 89 is turned on, the gate of the MOS-FET 110 is set to the ground potential. As a result, the MOS-FET 110 is forcibly turned off regardless of the logical output from the AND circuit 72. . On the other hand, when the MOS-FET 89 is turned off, the gate potential of the MOS-FET 110 is
It becomes a value according to the logical output from 2.

【0080】かくして過熱検出回路73及び過熱防止回
路74においては、少なくともMOS−FET110の
温度が所定値以上になっている期間は、MOS−FET
110のスイッチング状態を強制的にオフ状態とするこ
とができることにより、MOS−FET110の過熱に
よる損傷を未然に回避できる。
Thus, in the overheat detecting circuit 73 and the overheat preventing circuit 74, at least during the period when the temperature of the MOS-FET 110 is equal to or higher than the predetermined value,
Since the switching state of 110 can be forcibly turned off, damage due to overheating of MOS-FET 110 can be avoided.

【0081】(3)スイッチング装置の製造方法 次に図4を用いて本発明によるスイッチング装置の製造
方法について説明する。先ず図4(A)に示すように、
シリコン基盤上で順次、酸化膜成長処理、ドレイン及び
ソース拡散処理、ゲート酸化膜成長処理及び電極金属成
長処理を施すことにより、多数のパワーMOS−FET
110とこれに隣接するように温度検出回路111が形
成された半導体ウェハ200を作成する。
(3) Manufacturing Method of Switching Device Next, a manufacturing method of the switching device according to the present invention will be described with reference to FIG. First, as shown in FIG.
By sequentially performing oxide film growth processing, drain and source diffusion processing, gate oxide film growth processing, and electrode metal growth processing on a silicon substrate, a large number of power MOS-FETs
A semiconductor wafer 200 having a temperature detection circuit 111 formed adjacent to the semiconductor wafer 110 is formed.

【0082】次に半導体ウェハ200をダイシングやス
クライビングによって切断することにより、チップ状の
半導体スイッチ部54A〜54Xを作成する。次に半導
体スイッチ部54A〜54Xをそれぞれパッケージング
した後、各パッケージ201A〜201Xを一つの放熱
フィン202上にまとめて取り付ける。
Next, the semiconductor wafer 200 is cut by dicing or scribing to form chip-shaped semiconductor switch portions 54A to 54X. Next, after each of the semiconductor switch units 54A to 54X is packaged, each of the packages 201A to 201X is collectively mounted on one heat radiation fin 202.

【0083】このように複数の半導体スイッチ部54A
〜54Xをまとめて一つの放熱フィン202に取り付け
るようにしたことにより、半導体スイッチ部54A〜5
4Xから発生する熱をまとめて一箇所で処理できるよう
になり、放熱処理がし易くなる。また保護回路55A〜
55Xと全く別の場所で放熱処理ができるため保護回路
55A〜55Xへの熱の伝導を抑制できる。また半導体
スイッチ部54A〜54Xの全てのパワーMOS−FE
T110が同時にオン制御される場合は希なので、実際
に発熱している半導体スイッチ部54A〜54Xに対す
る放熱フィン202の割合を大きくすることができ、こ
の分放熱効率を上げることができる。
As described above, the plurality of semiconductor switch units 54A
To 54X are collectively attached to one radiation fin 202, so that the semiconductor switch units 54A to 54A
The heat generated from the 4X can be collectively processed at one place, and the heat radiation processing can be easily performed. Also, the protection circuits 55A ~
Since heat radiation processing can be performed in a completely different place from that of the protection circuit 55X, conduction of heat to the protection circuits 55A to 55X can be suppressed. All the power MOS-FEs of the semiconductor switch units 54A to 54X
Since it is rare when the T110 is simultaneously turned on, the ratio of the radiation fins 202 to the semiconductor switches 54A to 54X that actually generate heat can be increased, and the radiation efficiency can be increased accordingly.

【0084】また図4(B)に示すように、シリコン基
盤状で、薄膜形成、フォトレジスト形成、露光、エッチ
ング及びアルミニウム配線形成処理等を施すことによ
り、多数の保護回路が形成された半導体ウェハ300を
作成する。次にこの半導体ウェハ300をダイシングや
スクライビングによって切断することにより、チップ状
の保護回路55A〜55Xを作成する。次にこの多数の
チップ状の保護回路55A〜55Xをまとめて1つのパ
ッケージ56内にパッケージングする。
As shown in FIG. 4B, a semiconductor wafer on which a large number of protection circuits are formed by subjecting a silicon substrate to thin film formation, photoresist formation, exposure, etching, aluminum wiring formation processing, and the like. Create 300. Next, the semiconductor wafer 300 is cut by dicing or scribing to form chip-shaped protection circuits 55A to 55X. Next, the chip-shaped protection circuits 55A to 55X are packaged together in one package 56.

【0085】このように多数のチップ状の保護回路55
A〜55Xをまとめて1つのパッケージ56内にパッケ
ージングするようにしたことにより、それぞれ保護回路
が形成された多数の半導体チップを1ユニット(1パッ
ケージ)として取り扱うことができるようになり、取り
扱いを簡単化できると共にその後の回路基盤への取り付
け作業を簡単化できる。
As described above, a large number of chip-like protection circuits 55
A to 55X are packaged together in one package 56, so that a large number of semiconductor chips each having a protection circuit formed thereon can be handled as one unit (one package). It can be simplified and the subsequent work of mounting on the circuit board can be simplified.

【0086】次に図4(C)に示すように、回路基盤4
00の所定位置にパッケージ201A〜201Xが取り
付けられた放熱フィン202及びパッケージ56をそれ
ぞれ取り付ける。これによりパッケージ201A〜20
1X内の半導体スイッチ部54A〜54Xと、パッケー
ジ56内のこれに対応する保護回路55A〜55Xとが
回路基盤400上に形成された配線401によって接続
される。
Next, as shown in FIG.
The heat radiation fin 202 and the package 56 to which the packages 201A to 201X are mounted are respectively mounted at predetermined positions of 00. Thereby, the packages 201A to 201A
The semiconductor switch units 54A to 54X in 1X and the corresponding protection circuits 55A to 55X in the package 56 are connected by the wiring 401 formed on the circuit board 400.

【0087】このようにこの実施形態では、半導体スイ
ッチ部54A〜54Xと保護回路55A〜55Xとを別
チップとし、さらにパワーMOS−FET110を有す
る半導体スイッチ部54A〜54Xを同一の半導体ウェ
ハ200上で形成し、かつ保護回路55A〜55Xを同
一の半導体ウェハ300上で形成するようにしたことに
より、各半導体ウェハ200、300の面積を有効利用
できパワーMOS−FET及び保護回路の製造上の歩留
まりを向上させることができる。
As described above, in this embodiment, the semiconductor switch units 54A to 54X and the protection circuits 55A to 55X are formed as separate chips, and the semiconductor switch units 54A to 54X having the power MOS-FET 110 are mounted on the same semiconductor wafer 200. By forming the protection circuits 55A to 55X on the same semiconductor wafer 300, the area of each of the semiconductor wafers 200 and 300 can be effectively used, and the production yield of the power MOS-FET and the protection circuit can be reduced. Can be improved.

【0088】因みに、自動車のようにそれぞれ容量の異
なる多数の負荷が設けられている場合にあっては、それ
に応じて容量の異なるパワーMOS−FETを用意する
必要がある。このような場合には、同じ容量のパワーM
OS−FETを同一の半導体ウェハ上で形成するように
すれば、一段と歩留まりを向上させることができる。
In the case where a large number of loads having different capacities are provided, such as an automobile, it is necessary to prepare power MOS-FETs having different capacities. In such a case, the same capacity of power M
If the OS-FET is formed on the same semiconductor wafer, the yield can be further improved.

【0089】実際上、このようにパワーMOS−FET
の容量が異なる場合には各パワーMOS−FETにおい
て過電流の程度が異なる。すなわち容量の大きなパワー
MOS−FETほど大きな電流を流すことができる。
Actually, as described above, the power MOS-FET
Are different in the degree of overcurrent in each power MOS-FET. That is, a power MOS-FET having a larger capacity can flow a larger current.

【0090】そのため、パワーMOS−FETの容量に
応じてそのパワーMOS−FETのための保護回路の構
成も変える必要があるが、この実施形態では同一の半導
体ウェハ上で全て同一の構成でなる保護回路を形成し、
チップに切断した後、過電流検出回路71(図2)の基
準電圧発生器77のボリュームをパワーMOS−FET
の容量に合わせて調整する。これにより、保護回路を製
造する際の歩留まりを低下させずに各パワーMOS−F
ETに適合した保護回路を製造することができるように
なる。
Therefore, it is necessary to change the configuration of the protection circuit for the power MOS-FET in accordance with the capacity of the power MOS-FET. In this embodiment, however, the protection circuit having the same configuration on the same semiconductor wafer is used. Form a circuit,
After cutting into chips, the volume of the reference voltage generator 77 of the overcurrent detection circuit 71 (FIG. 2) is changed to a power MOS-FET.
Adjust according to the capacity of. This allows each power MOS-F to be connected without lowering the yield when manufacturing the protection circuit.
A protection circuit compatible with ET can be manufactured.

【0091】(4)効果 以上の構成によれば、半導体スイッチ部54A〜54X
と、当該半導体スイッチ部54A〜54Xの温度及び電
流状態を監視して半導体スイッチ部54A〜54Xが過
熱や過電流によって損傷しないように半導体スイッチ部
54A〜54Xを制御する保護回路55A〜55Xと
を、それぞれ別チップ構成とし、さらにそれらを別のパ
ッケージ内に収納するようにしたことにより、半導体ス
イッチ部54A〜54Xで発生する熱の保護回路55A
〜55Xへの伝導を抑制することができ、この結果誤動
作の少ない信頼性の高いスイッチング装置50を実現し
得る。
(4) Effect According to the above configuration, the semiconductor switch units 54A to 54X
And protection circuits 55A to 55X that monitor the temperature and current state of the semiconductor switch units 54A to 54X and control the semiconductor switch units 54A to 54X so that the semiconductor switch units 54A to 54X are not damaged by overheating or overcurrent. , Each of which has a separate chip configuration and is housed in a separate package, so that the heat protection circuit 55A for heat generated in the semiconductor switch units 54A to 54X.
To 55X can be suppressed, and as a result, a highly reliable switching device 50 with less malfunction can be realized.

【0092】また半導体スイッチ部54A〜54Xを構
成する半導体チップ上に半導体スイッチと共に当該半導
体スイッチの温度を検出する温度検出回路111を形成
するようにしたことにより、半導体スイッチの温度を正
確に検出できるようになる。この結果保護回路による過
熱保護動作を半導体スイッチの温度が正確に反映された
良好なものとすることができる。
Further, the temperature of the semiconductor switch can be accurately detected by forming the semiconductor switch and the temperature detecting circuit 111 for detecting the temperature of the semiconductor switch on the semiconductor chips constituting the semiconductor switch portions 54A to 54X. Become like As a result, the overheat protection operation by the protection circuit can be made favorable in which the temperature of the semiconductor switch is accurately reflected.

【0093】また多数のチップ状の保護回路55A〜5
5Xをまとめて1つのパッケージ56内にパッケージン
グするようにしたことにより、それぞれ保護回路が形成
された多数の半導体チップを1ユニット(1パッケー
ジ)として取り扱うことができるようになり、自動車等
のように多数の保護回路55A〜55Xが必要となる場
合における当該保護回路55A〜55Xの取り扱いを簡
単化できると共に回路基盤への取り付け作業を簡単化で
きる。
Further, a large number of chip-like protection circuits 55A to 55A
Since the 5Xs are packaged together in one package 56, a large number of semiconductor chips each having a protection circuit formed thereon can be handled as one unit (one package), such as an automobile. In the case where a large number of protection circuits 55A to 55X are required, the handling of the protection circuits 55A to 55X can be simplified, and the work of attaching the protection circuits 55A to 55X to a circuit board can be simplified.

【0094】さらに複数の半導体スイッチ部54A〜5
4Xをまとめて一つの放熱フィン202に取り付けるよ
うにしたことにより、半導体スイッチ部54A〜54X
から発生する熱をまとめて一箇所で処理できるようにな
り、放熱処理がし易くなると共に放熱効率を上げること
ができる。
Further, a plurality of semiconductor switch units 54A-5A
4X are collectively attached to one heat radiation fin 202, so that the semiconductor switch units 54A to 54X
The heat generated from the heat can be collectively processed at one place, which facilitates heat radiation processing and increases heat radiation efficiency.

【0095】また半導体スイッチ部54A〜54Xを同
一の半導体ウェハ200上で作成すると共に、保護回路
55A〜55Xを同一の半導体ウェハ300上で形成
し、それらの半導体ウェハ200及び300を切断する
ことで半導体スイッチチップ及び保護回路チップを形成
した後、それらのチップを互いに接続するようにしたこ
とにより、製造上の歩留まりを向上させることができ
る。
The semiconductor switch units 54A to 54X are formed on the same semiconductor wafer 200, and the protection circuits 55A to 55X are formed on the same semiconductor wafer 300, and the semiconductor wafers 200 and 300 are cut. After the semiconductor switch chip and the protection circuit chip are formed, the chips are connected to each other, so that the production yield can be improved.

【0096】(5)他の実施形態 なお上述の実施形態では、本発明によるスイッチング装
置を、図1に示すような構成のスイッチング装置50、
及び図2に示すような保護回路55Aを例にとって説明
したが、本発明はこれに限らず、要はインテリジェント
パワースイッチに代表されるような、半導体スイッチ
と、当該半導体スイッチを過電流や過熱から保護する保
護回路とを有するスイッチング装置に広く適用すること
ができる。
(5) Other Embodiments In the above embodiment, the switching device according to the present invention is replaced with a switching device 50 having a configuration as shown in FIG.
And the protection circuit 55A as shown in FIG. 2 has been described as an example, but the present invention is not limited to this, and the point is that a semiconductor switch typified by an intelligent power switch and the semiconductor switch are protected from overcurrent and overheating. The present invention can be widely applied to a switching device having a protection circuit for protection.

【0097】また上述の実施形態では、それぞれが1チ
ップ構成でなる複数の半導体スイッチ部54A〜54X
をそれぞれ別々にパッケージ(いわゆるシングルチップ
パッケージ)した後、そのパッケージ201A〜201
Xを放熱フィン202上に取り付ける場合について述べ
たが、本発明はこれに限らず、複数の半導体スイッチ部
54A〜54Xを集めて放熱フィンが設けられたパッケ
ージ内にまとめてパッケージする(いわゆるマルチチッ
プパッケージ)するようにしてもよい。
In the above embodiment, a plurality of semiconductor switch units 54A to 54X each having a one-chip configuration are provided.
Are separately packaged (so-called single chip packages), and then the packages 201A to 201
Although the case where X is mounted on the radiation fin 202 has been described, the present invention is not limited to this, and a plurality of semiconductor switch units 54A to 54X are collected and packaged together in a package provided with the radiation fin (so-called multi-chip Package).

【0098】このようにすれば複数の保護回路チップを
1パッケージ内に収納した場合と同様に、複数の半導体
スイッチチップを1ユニットとして取り扱うことができ
るようになるため、当該複数の半導体スイッチチップの
取り扱い及び回路基盤への取り付け作業を簡単化させる
ことができる。
In this manner, the plurality of semiconductor switch chips can be handled as one unit, as in the case where a plurality of protection circuit chips are housed in one package. The handling and the work of attaching to the circuit board can be simplified.

【0099】同様に上述の実施形態では、それぞれが1
チップ構成でなる複数の保護回路55A〜55Xを集め
て1つのパッケージ56内にまとめてパッケージ(いわ
ゆるマルチチップパッケージ)する場合について述べた
が、本発明はこれに限らず、各保護回路55A〜55X
をそれぞれ別々にパッケージ(いわゆるシングルチップ
パッケージ)するようにしてもよい。
Similarly, in the above-described embodiment, each of them is 1
A case has been described in which a plurality of protection circuits 55A to 55X having a chip configuration are collected and packaged together in one package 56 (so-called multi-chip package). However, the present invention is not limited to this.
May be separately packaged (so-called single chip package).

【0100】さらに上述の実施形態では、各半導体チッ
プをパッケージ内に収納した後これらを電気的に接続す
る場合について述べたが、本発明はこれに限らず、各半
導体チップをそのままの状態で電気的に接続するように
してもよい。
Further, in the above-described embodiment, the case where each semiconductor chip is housed in a package and then electrically connected to each other has been described. However, the present invention is not limited to this. You may make it connect electrically.

【0101】さらに上述の実施形態では、各々半導体ス
イッチが形成された複数の半導体チップを一つのパッケ
ージ内に収納する場合について述べたが、本発明はこれ
に限らず、同一チップ内に複数の半導体スイッチが形成
されているような半導体チップを作成し、この半導体チ
ップをパッケージ内に収納するようにしてもよい。この
ようにすれば、一つのパッケージ内に一つの半導体チッ
プをパッケージングするだけで、一つのパッケージ内に
複数の半導体スイッチをパッケージングしたことにな
り、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得る。
Further, in the above-described embodiment, a case has been described in which a plurality of semiconductor chips each having a semiconductor switch formed therein are housed in a single package. A semiconductor chip on which a switch is formed may be created, and the semiconductor chip may be housed in a package. In this way, only one semiconductor chip is packaged in one package, and multiple semiconductor switches are packaged in one package, and multiple semiconductor switches are stored in one package. Workability at the time of the operation can be improved.

【0102】同様に、同一チップ内に複数の保護回路が
形成されているような半導体チップを作成し、この半導
体チップをパッケージ内に収納するようにしてもよい。
このようにすれば、一つのパッケージ内に一つの半導体
チップをパッケージングするだけで、一つのパッケージ
内に複数の保護回路をパッケージングしたことになり、
複数の保護回路を一つのパッケージ内に収納する際の作
業性を向上し得る。
Similarly, a semiconductor chip in which a plurality of protection circuits are formed in the same chip may be prepared, and this semiconductor chip may be housed in a package.
In this way, only one semiconductor chip is packaged in one package, and multiple protection circuits are packaged in one package.
Workability when a plurality of protection circuits are housed in one package can be improved.

【0103】また上述の実施形態では、本発明によるス
イッチング装置を自動車のジャンクションブロック51
に適用した場合について述べたが、本発明はこれに限ら
ず、例えばCD(コンパクトディスク)のモータに接続
されモータに適宜電源を供給するスイッチング装置等に
も適用することができる。
In the above embodiment, the switching device according to the present invention is connected to the junction block 51 of the automobile.
However, the present invention is not limited to this, and can be applied to, for example, a switching device that is connected to a motor of a CD (compact disk) and appropriately supplies power to the motor.

【0104】さらに上述の実施形態では、半導体スイッ
チとしてMOS−FET110を用いた場合について述
べたが、本発明の半導体スイッチはこれに限らず、他の
半導体スイッチを用いた場合でも上述の場合と同様の効
果を得ることができる。
Further, in the above embodiment, the case where the MOS-FET 110 is used as the semiconductor switch has been described. However, the semiconductor switch of the present invention is not limited to this, and the same applies to the case where another semiconductor switch is used. The effect of can be obtained.

【0105】[0105]

【発明の効果】上述のように請求項1に記載の発明によ
れば、制御入力端子への制御入力に応じてオンされて電
源を出力端子に接続された負荷に供給する半導体スイッ
チと、当該半導体スイッチに過電流が流れた場合及び又
は当該半導体スイッチが過熱した場合に制御入力端子に
信号を出力して当該半導体スイッチをオフ制御すること
により、当該半導体スイッチを保護する保護回路とを有
するスイッチング装置において、半導体スイッチと、保
護回路とが別の半導体チップ上に形成されており、半導
体スイッチが形成された半導体チップと、保護回路が形
成された半導体チップは、それぞれ別のパッケージ内に
収納されているようにしたことにより、半導体スイッチ
から発生する熱の保護回路への伝導を抑制し得、この結
果保護回路の熱による誤動作や劣化を低減することがで
き、スイッチングの信頼性が向上したスイッチング装置
を実現し得る。
As described above, according to the first aspect of the present invention, a semiconductor switch which is turned on in response to a control input to a control input terminal and supplies power to a load connected to an output terminal is provided. A protection circuit that protects the semiconductor switch by outputting a signal to a control input terminal to control the semiconductor switch to be off when an overcurrent flows in the semiconductor switch and / or when the semiconductor switch is overheated; In the device, the semiconductor switch and the protection circuit are formed on different semiconductor chips, and the semiconductor chip on which the semiconductor switch is formed and the semiconductor chip on which the protection circuit is formed are housed in separate packages. By doing so, conduction of heat generated from the semiconductor switch to the protection circuit can be suppressed, and as a result, That the malfunction or deterioration can be reduced, it can realize switching apparatus reliability of the switching is improved.

【0106】また請求項2に記載の発明によれば、半導
体スイッチが形成された半導体チップを収納するパッケ
ージ内には、半導体スイッチが形成された半導体チップ
が複数収納されていると共に、保護回路が形成された半
導体チップを収納するパッケージ内には、保護回路が形
成された半導体チップが複数収納されているようにした
ことにより、ユニット(パッケージ)の数を低減させる
ことができ、この結果ユニットの取り扱い及び取り付け
が容易になる。
According to the second aspect of the present invention, a plurality of semiconductor chips on which semiconductor switches are formed are housed in a package for housing semiconductor chips on which semiconductor switches are formed, and a protection circuit is provided. The number of units (packages) can be reduced by storing a plurality of semiconductor chips on which a protection circuit is formed in a package for storing the formed semiconductor chips. As a result, the number of units (packages) can be reduced. Easy handling and installation.

【0107】また請求項3乃至請求項5の発明によれ
ば、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得ると共に、複数の保護回路を
一つのパッケージ内に収納する際の作業性を向上し得
る。
According to the third to fifth aspects of the present invention, it is possible to improve the workability when a plurality of semiconductor switches are housed in one package, and to house a plurality of protection circuits in one package. Workability at the time of the operation can be improved.

【0108】また請求項6に記載の発明によれば、制御
入力端子への制御入力に応じてオンされて電源を出力端
子に接続された負荷に供給する半導体スイッチを複数設
けると共に、当該各半導体スイッチに過電流が流れた場
合及び又は当該半導体スイッチが過熱した場合に制御入
力端子に信号を出力して半導体スイッチをオフ制御する
ことにより、半導体スイッチをそれぞれ保護する保護回
路を複数設けてなるスイッチング装置において、複数の
半導体スイッチと、複数の前記保護回路とが別の半導体
チップ上に形成されていると共に、複数の半導体スイッ
チが形成された単数又は複数の半導体チップは一つの放
熱フィンに取り付けられているようにしたことにより、
放熱処理がし易くなると共に保護回路等への熱の伝導を
抑制でき、さらには放熱効率を上げることができる。
According to the invention described in claim 6, a plurality of semiconductor switches which are turned on in response to the control input to the control input terminal and supply power to the load connected to the output terminal are provided, and each semiconductor switch is provided. When an overcurrent flows through the switch and / or when the semiconductor switch is overheated, a signal is output to a control input terminal to turn off the semiconductor switch, thereby providing a plurality of protection circuits for protecting the semiconductor switches. In the device, the plurality of semiconductor switches and the plurality of protection circuits are formed on another semiconductor chip, and the one or more semiconductor chips on which the plurality of semiconductor switches are formed are attached to one heat radiation fin. By doing so,
Heat dissipation can be easily performed, and heat conduction to a protection circuit or the like can be suppressed, and heat dissipation efficiency can be increased.

【0109】請求項7に記載の発明によれば、半導体ス
イッチが形成された半導体チップに、半導体スイッチの
温度を検出し当該検出結果を保護回路に与える温度検出
手段が形成するようにしたことにより、保護回路による
過熱保護動作を半導体スイッチの温度が正確に反映され
た良好なものとすることができる。
According to the seventh aspect of the present invention, the temperature detecting means for detecting the temperature of the semiconductor switch and providing the detection result to the protection circuit is formed on the semiconductor chip on which the semiconductor switch is formed. In addition, the overheat protection operation by the protection circuit can be made favorable in which the temperature of the semiconductor switch is accurately reflected.

【0110】また請求項8に記載の発明によれば、構成
及びチップ面積の同じ半導体スイッチを同一の半導体ウ
ェハ上で形成すると共に、構成及びチップ面積の同じ保
護回路を同一の半導体ウェハ上で形成することになるた
め、半導体ウェハの面積を有効に利用できるようにな
り、製造上の歩留まりを向上させることができる。
According to the invention, a semiconductor switch having the same configuration and chip area is formed on the same semiconductor wafer, and a protection circuit having the same configuration and chip area is formed on the same semiconductor wafer. Therefore, the area of the semiconductor wafer can be effectively used, and the yield in manufacturing can be improved.

【0111】また請求項9に記載の発明によれば、請求
項8の発明の効果に加えて、半導体スイッチから発生す
る熱の保護回路への伝導を一段と抑制することができる
スイッチング装置を製造することができる。
According to the ninth aspect of the present invention, in addition to the effects of the eighth aspect, a switching device capable of further suppressing conduction of heat generated from the semiconductor switch to the protection circuit is manufactured. be able to.

【0112】さらに請求項10に記載の発明によれば、
保護回路を製造する際の歩留まりを低下させずに各半導
体スイッチに適合した保護回路を製造することができ
る。
Further, according to the tenth aspect of the present invention,
A protection circuit suitable for each semiconductor switch can be manufactured without lowering the yield when manufacturing the protection circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるスイッチング装置の基本構成を示
すブロック図である。
FIG. 1 is a block diagram showing a basic configuration of a switching device according to the present invention.

【図2】保護回路の構成を示す回路接続図である。FIG. 2 is a circuit connection diagram showing a configuration of a protection circuit.

【図3】図2中のJKフリップフロップの動作の説明に
供するタイミングチャートである。
FIG. 3 is a timing chart for explaining the operation of a JK flip-flop in FIG. 2;

【図4】本発明によるスイッチング装置の製造方法の説
明に供する略線図である。
FIG. 4 is a schematic diagram illustrating a method for manufacturing a switching device according to the present invention;

【図5】自動車における各負荷への電源供給の説明に供
する略線図である。
FIG. 5 is a schematic diagram for explaining power supply to each load in an automobile.

【図6】機械接点を有するリレーを用いたジャンクショ
ンブロックの説明に供する略線図である。
FIG. 6 is a schematic diagram for explaining a junction block using a relay having mechanical contacts.

【図7】従来のインテリジェントパワースイッチの回路
構成を示すブロック図である。
FIG. 7 is a block diagram showing a circuit configuration of a conventional intelligent power switch.

【図8】従来のインテリジェントパワースイッチの外観
構成を示す斜視図である。
FIG. 8 is a perspective view showing an external configuration of a conventional intelligent power switch.

【符号の説明】[Explanation of symbols]

52 電源 53A〜53X 負荷 55A〜55X 保護回路 56、201A〜201X パッケージ 57 放熱フィン 110 半導体スイッチ(パワ
ーMOS−FET) 111 温度検出手段(温度検
出回路) 200、300 半導体ウェハ
52 Power supply 53A to 53X Load 55A to 55X Protection circuit 56, 201A to 201X Package 57 Radiation fin 110 Semiconductor switch (power MOS-FET) 111 Temperature detection means (Temperature detection circuit) 200, 300 Semiconductor wafer

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 制御入力端子への制御入力に応じてオン
されて電源を出力端子に接続された負荷に供給する半導
体スイッチと、当該半導体スイッチに過電流が流れた場
合及び又は当該半導体スイッチが過熱した場合に前記制
御入力端子に信号を出力して当該半導体スイッチをオフ
制御することにより、当該半導体スイッチを保護する保
護回路とを有するスイッチング装置において、 前記半導体スイッチと、前記保護回路とが別の半導体チ
ップ上に形成されており、 前記半導体スイッチが形成された半導体チップと、前記
保護回路が形成された半導体チップは、それぞれ別のパ
ッケージ内に収納されていることを特徴とするスイッチ
ング装置。
1. A semiconductor switch which is turned on in response to a control input to a control input terminal and supplies power to a load connected to an output terminal, and when an overcurrent flows through the semiconductor switch and / or when the semiconductor switch is In a switching device having a protection circuit that protects the semiconductor switch by outputting a signal to the control input terminal to turn off the semiconductor switch when the semiconductor switch is overheated, the semiconductor switch and the protection circuit are separated from each other. A switching device, wherein the semiconductor chip on which the semiconductor switch is formed and the semiconductor chip on which the protection circuit is formed are housed in separate packages.
【請求項2】 前記半導体スイッチが形成された半導体
チップを収納するパッケージ内には、前記半導体スイッ
チが形成された半導体チップが複数収納されていると共
に、 前記保護回路が形成された半導体チップを収納するパッ
ケージ内には、前記保護回路が形成された半導体チップ
が複数収納されていることを特徴とする請求項1に記載
のスイッチング装置。
2. A package for housing a semiconductor chip on which the semiconductor switch is formed contains a plurality of semiconductor chips on which the semiconductor switch is formed and a semiconductor chip on which the protection circuit is formed. 2. The switching device according to claim 1, wherein a plurality of semiconductor chips on which the protection circuit is formed are housed in the package.
【請求項3】 前記半導体スイッチが形成された半導体
チップには、同一チップ内に複数の前記半導体スイッチ
が形成されていることを特徴とする請求項1に記載のス
イッチング装置。
3. The switching device according to claim 1, wherein a plurality of the semiconductor switches are formed in the same chip on the semiconductor chip on which the semiconductor switches are formed.
【請求項4】 前記保護回路が形成された半導体チップ
には、同一チップ内に複数の前記保護回路が形成されて
いることを特徴とする請求項1に記載のスイッチング装
置。
4. The switching device according to claim 1, wherein a plurality of the protection circuits are formed in the same chip on the semiconductor chip on which the protection circuit is formed.
【請求項5】 前記半導体スイッチが形成された半導体
チップには、同一チップ内に複数の前記半導体スイッチ
が形成されていると共に、 前記保護回路が形成された半導体チップには、同一チッ
プ内に複数の前記保護回路が形成されていることを特徴
とする請求項1に記載のスイッチング装置。
5. The semiconductor chip on which the semiconductor switches are formed, a plurality of the semiconductor switches are formed in the same chip, and the semiconductor chip on which the protection circuit is formed, a plurality of the semiconductor switches are formed in the same chip. 2. The switching device according to claim 1, wherein said protection circuit is formed.
【請求項6】 制御入力端子への制御入力に応じてオン
されて電源を出力端子に接続された負荷に供給する半導
体スイッチを複数設けると共に、当該各半導体スイッチ
に過電流が流れた場合及び又は当該半導体スイッチが過
熱した場合に前記制御入力端子に信号を出力して前記半
導体スイッチをオフ制御することにより、前記半導体ス
イッチをそれぞれ保護する保護回路を複数設けてなるス
イッチング装置において、 複数の前記半導体スイッチと、複数の前記保護回路とが
別の半導体チップ上に形成されていると共に、 前記複数の半導体スイッチが形成された単数又は複数の
半導体チップは一つの放熱フィンに取り付けられている
ことを特徴とするスイッチング装置。
A plurality of semiconductor switches that are turned on in response to a control input to a control input terminal to supply power to a load connected to an output terminal, and that an overcurrent flows through each semiconductor switch; and / or A switching device that outputs a signal to the control input terminal to turn off the semiconductor switch when the semiconductor switch is overheated, thereby providing a plurality of protection circuits for protecting the semiconductor switches. A switch and a plurality of the protection circuits are formed on different semiconductor chips, and one or more semiconductor chips on which the plurality of semiconductor switches are formed are attached to one heat radiation fin. And a switching device.
【請求項7】 前記半導体スイッチが形成された前記半
導体チップには、前記半導体スイッチの温度を検出し当
該検出結果を前記保護回路に与える温度検出手段が形成
されていることを特徴とする請求項1、請求項2、請求
項3、請求項4、請求項5又は請求項6に記載のスイッ
チング装置。
7. The semiconductor chip on which the semiconductor switch is formed is provided with temperature detecting means for detecting the temperature of the semiconductor switch and providing the detection result to the protection circuit. The switching device according to claim 1, 2, 3, 4, 5, or 6.
【請求項8】 制御入力端子への制御入力に応じてオン
されて電源を出力端子に接続された負荷に供給する半導
体スイッチと、当該半導体スイッチに過電流が流れた場
合及び又は当該半導体スイッチが過熱した場合に前記制
御入力端子に信号を出力し前記半導体スイッチをオフ制
御することにより、前記半導体スイッチを保護する保護
回路とを有するスイッチング装置の製造方法において、 第1の半導体ウェハ上で複数の前記半導体スイッチを形
成した後、それらを切断することにより複数の半導体チ
ップを形成する工程と、 第2の半導体ウェハ上で複数の前記保護回路を形成した
後、それらを切断することにより複数の半導体チップを
形成する工程と、 前記半導体スイッチが形成された複数の半導体チップを
一つの放熱フィンに取り付ける工程と、 前記複数の半導体スイッチと、前記複数の保護回路とを
電気的に接続する工程とを具えることを特徴とするスイ
ッチング装置の製造方法。
8. A semiconductor switch that is turned on in response to a control input to a control input terminal to supply power to a load connected to an output terminal, and that an overcurrent flows through the semiconductor switch and / or that the semiconductor switch is A method for producing a switching device having a protection circuit that protects the semiconductor switch by outputting a signal to the control input terminal and turning off the semiconductor switch when overheated; Forming a plurality of semiconductor chips by cutting the semiconductor switches after forming the semiconductor switches; and forming a plurality of semiconductor chips by forming the plurality of protection circuits on a second semiconductor wafer and cutting them. Forming a chip, and attaching the plurality of semiconductor chips on which the semiconductor switches are formed to one radiating fin And a step of electrically connecting said plurality of semiconductor switches and said plurality of protection circuits.
【請求項9】 前記半導体スイッチが形成された前記半
導体チップ及び前記保護回路が形成された前記半導体チ
ップをそれぞれ別のパッケージに収納する工程と、 前記半導体スイッチのパッケージの端子と前記保護回路
のパッケージの端子とを電気的に接続する工程とを具え
ることを特徴とする請求項8に記載のスイッチング装置
の製造方法。
9. A step of accommodating the semiconductor chip on which the semiconductor switch is formed and the semiconductor chip on which the protection circuit is formed in separate packages, respectively; terminals of a package of the semiconductor switch and a package of the protection circuit. 9. The method of manufacturing a switching device according to claim 8, further comprising the step of: electrically connecting the terminal of the switching device.
【請求項10】 前記保護回路が形成された前記半導体
チップにおいて、過電流の検出のためのボリューム調整
を行うことを特徴とする請求項8又は請求項9に記載の
スイッチング装置の製造方法。
10. The method for manufacturing a switching device according to claim 8, wherein a volume adjustment for detecting an overcurrent is performed on the semiconductor chip on which the protection circuit is formed.
【請求項11】 前記第1の半導体ウェハ上で複数の前
記半導体スイッチを形成する際に、切断後の前記各半導
体チップにおいて前記各半導体スイッチに対応した温度
検出手段が設けられるように、当該温度検出手段を形成
することを特徴とする請求項8、請求項9又は請求項1
0に記載のスイッチング装置の製造方法。
11. When forming a plurality of said semiconductor switches on said first semiconductor wafer, said semiconductor chips after cutting are provided with a temperature detection means corresponding to said semiconductor switches so as to be provided in said semiconductor chips. 10. The method according to claim 8, wherein the detecting means is formed.
0. The method for manufacturing a switching device according to item 0.
JP17013096A 1996-06-28 1996-06-28 Switching device and method of manufacturing switching device Expired - Fee Related JP3346452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17013096A JP3346452B2 (en) 1996-06-28 1996-06-28 Switching device and method of manufacturing switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17013096A JP3346452B2 (en) 1996-06-28 1996-06-28 Switching device and method of manufacturing switching device

Publications (2)

Publication Number Publication Date
JPH1023659A true JPH1023659A (en) 1998-01-23
JP3346452B2 JP3346452B2 (en) 2002-11-18

Family

ID=15899216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17013096A Expired - Fee Related JP3346452B2 (en) 1996-06-28 1996-06-28 Switching device and method of manufacturing switching device

Country Status (1)

Country Link
JP (1) JP3346452B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133420A (en) * 2009-12-25 2011-07-07 Mitsubishi Electric Corp Temperature detection method for switching element
JP2015194460A (en) * 2014-03-17 2015-11-05 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133420A (en) * 2009-12-25 2011-07-07 Mitsubishi Electric Corp Temperature detection method for switching element
JP2015194460A (en) * 2014-03-17 2015-11-05 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP3346452B2 (en) 2002-11-18

Similar Documents

Publication Publication Date Title
JP3384522B2 (en) Switching device
US7465610B2 (en) Method for operating an H-bridge drive utilizing a pair of high and low side MOSFETS
JP2811872B2 (en) Semiconductor device protection circuit
JPH09331625A (en) Intelligent power switch and switching device
US5920452A (en) Circuit and method for protecting from overcurrent conditions and detecting an open electrical load
JP2008042950A (en) Power transformer
JPH05299991A (en) Monolithic power mos integrated circuit
JPH02266712A (en) Semiconductor device
GB2336259A (en) Drive circuit and protection circuit for a power device
JP2003274672A (en) Semiconductor switching apparatus
JP3411437B2 (en) Power semiconductor module
CN110581654B (en) Power semiconductor device
JP3684748B2 (en) Load drive circuit
JP3346452B2 (en) Switching device and method of manufacturing switching device
US6897487B2 (en) Optical coupling device
JPH10116552A (en) Switching device
JPH05218289A (en) Method for protection of semiconductor power die and protective circuit mounted on lead part of power device
JP2004241579A (en) Semiconductor device
US6411484B1 (en) VLSI circuit with temperature monitoring
JP3437122B2 (en) Overcurrent detection circuit
JP3676168B2 (en) Power supply control device
JP2007104488A (en) Power supply control apparatus
JP2002033647A (en) Insulated gate semiconductor device
JP2004355837A (en) Packed cell having overcurrent protection circuit
JP2000179440A (en) Ignition device for internal combustion engine

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020730

LAPS Cancellation because of no payment of annual fees