JPH10234175A - Gate drive circuit - Google Patents

Gate drive circuit

Info

Publication number
JPH10234175A
JPH10234175A JP3577497A JP3577497A JPH10234175A JP H10234175 A JPH10234175 A JP H10234175A JP 3577497 A JP3577497 A JP 3577497A JP 3577497 A JP3577497 A JP 3577497A JP H10234175 A JPH10234175 A JP H10234175A
Authority
JP
Japan
Prior art keywords
turn
capacitor
current
gate
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3577497A
Other languages
Japanese (ja)
Inventor
Kosaku Ichikawa
耕作 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3577497A priority Critical patent/JPH10234175A/en
Publication of JPH10234175A publication Critical patent/JPH10234175A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To turn off a current-driven, self-arc-extinguishing semiconductor switching element in a shorter time than in conventional cases by supplying a steep and large off-gate current to the switching elements. SOLUTION: A second capacitor 8 is changed at a voltage, sufficiently higher than the charging voltage for a first capacitor 3. A first switching element 4 and a second switching element 9 are turned on, in accordance with an off command (off). Thus an off-gate current is supplied from the first capacitor 3 and the second capacitor 8 to a self-arc-extinguishing semiconductor element 1 in conduction for turning it off. When a turn-off signal A is output from a turn-off detecting means 11, the second switch 9 is turned off, independently of the off command to zero the off-gate current supplied from the second capacitor 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電流駆動形の自己
消弧形半導体スイッチ素子のゲート駆動回路に係り、特
にターンオフ時間を短くするように改善したゲート駆動
回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate drive circuit for a current drive type self-extinguishing semiconductor switch element, and more particularly to a gate drive circuit improved so as to shorten a turn-off time.

【0002】[0002]

【従来の技術】ゲートターンオフサイリスタ(GTO)
に代表される電流駆動形の自己消弧形半導体スイッチ素
子は、正のゲート電流(オンゲ−ト電流)によりオン
(導通)し、負のゲート電流(オフゲ−ト電流)により
オフ(非導通)する、電流しゃ断機能を有するスイッチ
素子として知られ、大電力を制御する電力変換器に一般
的に使用されている。
2. Description of the Related Art Gate turn-off thyristors (GTOs)
The current-driven self-extinguishing type semiconductor switch element represented by (1) is turned on (conducting) by a positive gate current (on-gate current) and turned off (non-conducting) by a negative gate current (off-gate current). This is known as a switching element having a current interruption function, and is generally used in a power converter for controlling a large power.

【0003】図9は、GTOにオフゲート電流を供給す
る従来のゲート駆動回路を示したもので、オンゲート電
流を供給する回路は本発明と無関係なので省略してい
る。図9において、GTO1が導通してアノード、カソ
ード(A−K)間にアノード電流Ia が流れている状態
でオフ指令(off )が与えられると、スイッチ素子4が
オン(導通)してオフゲート電源2によって充電された
コンデンサ3の電荷が放電され、GTO1のゲート、カ
ソード(G−K)間にオフゲート電流IRGが供給され、
GTO1がターンオフ動作して非導通状態に移行する。
FIG. 9 shows a conventional gate drive circuit for supplying an off-gate current to a GTO, and a circuit for supplying an on-gate current is omitted because it is irrelevant to the present invention. In FIG. 9, when an off command (off) is given in a state where the GTO 1 is conducting and the anode current Ia is flowing between the anode and the cathode (AK), the switch element 4 is turned on (conducting) and the off-gate power supply is turned on. 2 discharges the charge of the capacitor 3 and supplies an off-gate current IRG between the gate and cathode (G-K) of the GTO 1;
GTO1 turns off and shifts to a non-conductive state.

【0004】この場合、GTO1を確実にターンオフ動
作させるために、アノード電流Iaをターンオフゲイン
で除した値のピーク値を有するオフゲート電流IRGを供
給する必要がある。
In this case, in order to reliably turn off the GTO 1, it is necessary to supply an off-gate current IRG having a peak value obtained by dividing the anode current Ia by the turn-off gain.

【0005】例えば、ターンオフゲインが5のGTOで
6000Aのアノード電流Ia が流れている場合、12
00A(6000A/5)のピーク値を有するオフゲー
ト電流IRGを流す必要がある。オフゲート電流IRGは、
コンデンサ3→GTO1のカソード(K)→GTO1の
ゲート(G)→スイッチ素子4→コンデンサ3の回路に
流れ、オフゲート電流IRGの電流上昇率dIRG/dtは
この回路の浮遊インダクタンスが影響する。
For example, when an anode current Ia of 6000 A is flowing in a GTO having a turn-off gain of 5, 12
It is necessary to flow an off-gate current IRG having a peak value of 00A (6000A / 5). The off-gate current IRG is
The current flows through the capacitor 3 → the cathode (K) of the GTO1 → the gate (G) of the GTO1 → the switching element 4 → the capacitor 3; the current increase rate dIRG / dt of the off-gate current IRG is influenced by the floating inductance of this circuit.

【0006】図10は、GTO1のターンオフ時の標準
的な電圧、電流波形を示したもので、時刻t0 からt2
の間でオフ指令(off )が与えられた場合を示してい
る。すなわち、時刻t0 においてオフ指令(off )が与
えられ、スイッチ素子4がオンすると、オフゲート電源
2の電圧と回路の浮遊インダクタンスで定まる電流上昇
率でオフゲート電流IRGが流れ始め、時刻t1 でGTO
1がターンオフ動作を開始し、アノード、カソード間電
圧Vakが増加してアノード電流Ia が減少し始め、ター
ンオフする様子を示している。
FIG. 10 shows standard voltage and current waveforms when the GTO 1 is turned off.
3 shows a case where an off command (off) is given. That is, when the off command (off) is given at time t0 and the switch element 4 is turned on, the off-gate current IRG starts flowing at a current increase rate determined by the voltage of the off-gate power supply 2 and the stray inductance of the circuit, and the GTO at time t1.
1 indicates that the turn-off operation is started, the anode-cathode voltage Vak increases, the anode current Ia starts decreasing, and the turn-off operation is started.

【0007】時刻t1 でGTO1がターンオフ動作を開
始すると、GTO1のゲート、カソード(G−K)間に
負のゲート電圧(ゲート逆電圧)VRGが現れ、オフゲー
ト電流IRGが減少し始め、ターンオフ動作が完了すると
IRGはゼロとなる。
When the GTO 1 starts to turn off at time t 1, a negative gate voltage (gate reverse voltage) V RG appears between the gate and cathode (G-K) of the GTO 1, the off-gate current I RG starts to decrease, and the turn-off operation starts. Upon completion, IRG will be zero.

【0008】ゲート逆電圧VRGはオフゲート電源2の電
圧で定まり、時刻t2 でスイッチ素子4がオフすると抵
抗5と抵抗6で分圧されたゲート逆電圧VR0に減少す
る。アノード、カソード間電圧Vakは、ターンオフ動作
が完了する過程で主回路に有する図示しないインダクタ
ンスやスナバ回路のコンデンサ等の共振現象により多少
オーバーシュートした後、主回路電圧で一定となる。
The gate reverse voltage VRG is determined by the voltage of the off-gate power supply 2. When the switch element 4 is turned off at time t2, the gate reverse voltage VRG decreases to the gate reverse voltage VR0 divided by the resistors 5 and 6. The voltage Vak between the anode and the cathode slightly overshoots due to resonance phenomena such as an inductance (not shown) included in the main circuit and a capacitor of the snubber circuit in the process of completing the turn-off operation, and then becomes constant at the main circuit voltage.

【0009】GTO1が非導通状態となったとき、ゲー
ト、カソード(G−K)間には所定電圧(約20V程
度)の逆電圧に対するツエナー電圧Vz の特性が現れ
る。ゲート電源2の電圧VRGをツエナー電圧Vz より大
きく設定すると、ターンオフ動作が完了した後もオフゲ
ート電流IRGが時刻t2 まで流れ続け、GTO1のゲー
ト損失が大きくなるだけでなく、GTOに損傷を与える
危険があるので、ゲート逆電圧VRGは、通常、ツエナー
電圧Vz より低いに値に設計されている。
When the GTO 1 is turned off, a characteristic of the Zener voltage Vz with respect to a reverse voltage of a predetermined voltage (about 20 V) appears between the gate and the cathode (G-K). If the voltage VRG of the gate power supply 2 is set higher than the zener voltage Vz, the off-gate current IRG continues to flow until the time t2 even after the turn-off operation is completed, so that not only the gate loss of the GTO1 increases but also the GTO may be damaged. For this reason, the gate reverse voltage VRG is usually designed to be lower than the Zener voltage Vz.

【0010】なお、GTOの場合、時刻t0 からt1 ま
での期間がストレージタイム、アノード電流Ia がほぼ
ゼロに減少するまでの期間がフォールタイム、両者の和
がターンオフタイム(ターンオフ時間)として定義され
ている。
In the case of GTO, the period from time t0 to t1 is defined as the storage time, the period until the anode current Ia decreases to almost zero is defined as the fall time, and the sum of the two is defined as the turn-off time (turn-off time). I have.

【0011】[0011]

【発明が解決しようとする課題】一般に、GTOのター
ンオフ時間は20〜30μs程度であるが、最近ではG
TOの構造改善によりターンオフゲインを小さくし、立
上がりの速いアノード電流に近いピーク値のオフゲート
電流を供給すればターンオフ時間を従来の1/10程度
に短くなることが判明している。例えば、オフゲート電
流IRGの電流上昇率(dIRG/dt)が2000A/μ
sでピーク値が3000〜4000Aのオフゲー卜電流
を供給すると、3000〜6000Aのアノード電流が
2〜3μsでターンオフすることが判明している。
Generally, the turn-off time of the GTO is about 20 to 30 μs.
It has been found that if the turn-off gain is reduced by improving the TO structure and an off-gate current having a peak value close to the rapidly rising anode current is supplied, the turn-off time is shortened to about 1/10 of the conventional case. For example, the current increase rate (dIRG / dt) of the off-gate current IRG is 2000 A / μ
It has been found that when an off-gate current having a peak value of 3000 to 4000 A is supplied in s, an anode current of 3000 to 6000 A is turned off in 2 to 3 μs.

【0012】この場合、オフゲー卜電流IRGの電流上昇
率が2000A/μsでピーク値が3000〜4000
Aという従来より急峻で大きなオフゲート電流を供給す
る必要がある。例えば、オフゲート電圧VRGが通常の2
0Vで電流上昇率を2000A/μsとするためには、
オフゲート電流が流れるゲート回路の浮遊インダクタン
スを10nH(20V/10nH=2000A/μs)
とする必要がある。
In this case, the current increase rate of the off-gate current IRG is 2000 A / μs and the peak value is 3000 to 4000.
It is necessary to supply a larger off-gate current A, which is steeper than before. For example, if the off-gate voltage VRG is equal to the normal 2
To make the current rise rate 2000 A / μs at 0 V,
The floating inductance of the gate circuit through which the off-gate current flows is 10 nH (20 V / 10 nH = 2000 A / μs)
It is necessary to

【0013】しかし、現在の技術水準において、数千A
の主回路電流を制御するオフゲート電流が流れるゲート
回路の浮遊インダクタンスは物理的に100nH程度が
実現限界であり、それ以下の値にすることは困難であ
る。
However, in the current state of the art, several thousand A
The stray inductance of a gate circuit through which an off-gate current for controlling the main circuit current flows is physically about 100 nH, and it is difficult to reduce the stray inductance to a value less than about 100 nH.

【0014】本発明は上述の問題に鑑みてなされたもの
で、その目的とするところは、電流駆動形の自己消弧形
半導体スイッチ素子に、急峻で大きなオフゲート電流を
供給し、従来より短時間でターンオフさせるためのゲー
ト駆動回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to supply a steep and large off-gate current to a current-driven self-extinguishing semiconductor switch element so that a shorter time than in the past can be achieved. And to provide a gate drive circuit for turning off.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するた
め、本発明のゲート駆動回路は次のように構成する。 (請求項1)通電状態の自己消弧形半導体素子をターン
オフさせるためのオフゲート電流を供給する第1コンデ
ンサ及び第2コンデンサと、オフ指令に基づいてオン・
オフする第1スイッチ素子及び第2スイッチ素子と、前
記自己消弧形半導体素子のターンオフ状態を判定してタ
ーンオフ信号を出力するターンオフ検出手段とを備え、
前記第2コンデンサを前記第1コンデンサの充電電圧よ
り充分高い電圧で充電し、オフ指令に基づいて前記第1
スイッチ素子と第2スイッチ素子をオンさせ前記第1コ
ンデンサ及び第2コンデンサからオフゲート電流を供給
し、前記ターンオフ信号が出力されたとき前記オフ指令
と無関係に前記第2スイッチをオフさせ、第2コンデン
サから供給するオフゲート電流をゼロにする。
To achieve the above object, the gate drive circuit of the present invention is configured as follows. (Claim 1) A first capacitor and a second capacitor for supplying an off-gate current for turning off a self-extinguishing type semiconductor element in an energized state;
A first switch element and a second switch element to be turned off, and turn-off detection means for judging a turn-off state of the self-extinguishing semiconductor element and outputting a turn-off signal;
The second capacitor is charged at a voltage sufficiently higher than the charging voltage of the first capacitor, and the first capacitor is charged based on an OFF command.
Turning on a switch element and a second switch element, supplying an off-gate current from the first capacitor and the second capacitor, and turning off the second switch regardless of the off command when the turn-off signal is output; Off-gate current supplied from the

【0016】(請求項2)また、前記自己消弧形半導体
素子のアノード電流を検出する電流検出手段を備え、前
記第2コンデンサを前記第1コンデンサの充電電圧より
充分高い電圧で充電し、前記アノード電流が所定値以下
のときは前記オフ指令に基づいて前記第1スイッチ素子
をオンさせ、前記第1コンデンサからオフゲート電流を
供給し、前記アノード電流が所定値を越えるときは前記
オフ指令に基づいて前記第1スイッチ素子と第2スイッ
チ素子をオンさせ前記第1コンデンサ及び第2コンデン
サからオフゲート電流を供給し、前記ターンオフ信号が
出力されたとき前記オフ指令と無関係に前記第2スイッ
チをオフさせ、第2コンデンサから供給するオフゲート
電流をゼロにする。
The present invention further comprises a current detecting means for detecting an anode current of the self-extinguishing semiconductor device, wherein the second capacitor is charged at a voltage sufficiently higher than a charging voltage of the first capacitor. When the anode current is equal to or less than a predetermined value, the first switch element is turned on based on the off command, an off-gate current is supplied from the first capacitor, and when the anode current exceeds a predetermined value, based on the off command. To turn on the first switch element and the second switch element to supply an off-gate current from the first capacitor and the second capacitor, and to turn off the second switch when the turn-off signal is output irrespective of the off command. , The off-gate current supplied from the second capacitor is set to zero.

【0017】(請求項3)更に、前記第1コンデンサの
充電電圧は自己消弧形半導体素子のゲート・カソード間
の逆電圧に対するツェナー電圧より低い電圧とし、前記
第2コンデンサの充電電圧は前記ツエナー電圧以上の電
圧に充電する。
(3) The charging voltage of the first capacitor is lower than a Zener voltage with respect to a reverse voltage between the gate and the cathode of the self-extinguishing semiconductor device, and the charging voltage of the second capacitor is the Zener voltage. Charge to a voltage higher than the voltage.

【0018】(請求項4)更に、オフ指令が与えられた
時点から所定時間後に前記ターンオフ信号と無関係に前
記第2スイッチをオフさせ、前記ターンオフ検出手段が
故障しても継続運転を可能とする。
(Claim 4) Further, after a predetermined time from when the off command is given, the second switch is turned off irrespective of the turn-off signal, and continuous operation can be performed even if the turn-off detecting means fails. .

【0019】(請求項5、6)更に、前記ターンオフ検
出手段は、前記逆電圧をフォトカプラを介して絶縁して
検出し、前記逆電圧が所定値を越えるとき前記ターンオ
フ信号を出力する。
(5) The turn-off detecting means detects the reverse voltage by insulating the reverse voltage via a photocoupler, and outputs the turn-off signal when the reverse voltage exceeds a predetermined value.

【0020】(請求項7〜9)更に、前記ターンオフ検
出手段は、前記アノード電圧又は前記スナバ回路のコン
デンサの充電電圧をフォトカプラを介して絶縁して検出
し、前記アノード電圧又は前記スナバ回路のコンデンサ
の充電電圧が所定値を越えるとき前記ターンオフ信号を
出力する。
(7) The turn-off detecting means further detects the anode voltage or the charging voltage of the capacitor of the snubber circuit through a photocoupler and detects the anode voltage or the charging voltage of the snubber circuit. The turn-off signal is output when the charging voltage of the capacitor exceeds a predetermined value.

【0021】(請求項10)更に、前記ターンオフ検出
手段は、前記自己消弧形半導体素子のアノード電流が所
定電流以下になったとき前記ターンオフ信号を出力す
る。
(10) The turn-off detecting means outputs the turn-off signal when the anode current of the self-extinguishing type semiconductor device becomes equal to or less than a predetermined current.

【0022】(請求項11)更に、前記ターンオフ検出
手段は、前記自己消弧形半導体素子のスナバ回路に流れ
る電流が所定電流以上になったとき前記ターンオフ信号
を出力する。
(11) The turn-off detection means outputs the turn-off signal when a current flowing through a snubber circuit of the self-extinguishing semiconductor device becomes equal to or more than a predetermined current.

【0023】[0023]

【発明の実施の形態】本発明のゲート駆動回路の一実施
例を図1に示す。図1において、7はゲート電源2の電
圧より充分高い(例えば10倍程度の)電圧を有するゲ
ート電源、8はゲート電源7によって充電されるコンデ
ンサ、9はスイッチ素子、10はアンド回路、11はG
TO1のターンオフ完了のタイミングを判定したときオ
フ信号Aを出力するターンオフ検出回路である。その他
は従来(図10)と同じもので、同一符号で示してい
る。
FIG. 1 shows an embodiment of a gate drive circuit according to the present invention. In FIG. 1, 7 is a gate power supply having a voltage sufficiently higher (for example, about 10 times) than the voltage of the gate power supply 2, 8 is a capacitor charged by the gate power supply 7, 9 is a switch element, 10 is an AND circuit, and 11 is G
This is a turn-off detection circuit that outputs an off signal A when the turn-off completion timing of TO1 is determined. The other components are the same as those of the related art (FIG. 10), and are denoted by the same reference numerals.

【0024】なお、ターンオフ検出回路11は通常は論
理値1のオフ信号Aを出力し、GTO1のターンオフ完
了を判定した時点でオフ信号Aの論理値を1から0に反
転させる作用を有する。
The turn-off detection circuit 11 normally outputs an off signal A having a logical value of 1, and has the function of inverting the logical value of the off signal A from 1 to 0 when it is determined that the turn-off of the GTO 1 is completed.

【0025】上記構成において、GTO1が導通してア
ノード電流Ia が流れている状態でオフ指令(off )が
与えられると、スイッチ素子4とスイッチ素子9が同時
にオン(導通)して、オフゲート電源2によって充電さ
れたコンデンサ3の電荷が放電されると共に、オフゲー
ト電源7によって充電されたコンデンサ8の電荷が放電
され、GTO1のゲート、カソード(G−K)間には双
方の放電電流が加算された従来より急峻な立上がりでピ
ーク値の大きなオフゲート電流IRGが供給される。この
オフゲート電流IRGによって、GTO1がターンオフ動
作を完了すると、オフ検出回路11から出力されるオフ
信号Aの論理値が1から0に変化し、アンド回路10の
ゲートが閉じられスイッチ素子9がオフしてコンデンサ
8からの放電電流はゼロにされ、コンデンサ3からの放
電電流のみとされる。
In the above configuration, when an off command (off) is given while the GTO 1 is conducting and the anode current Ia is flowing, the switching elements 4 and 9 are simultaneously turned on (conducting), and the off-gate power supply 2 is turned off. The charge of the capacitor 3 charged by the GTO1 is discharged, the charge of the capacitor 8 charged by the off-gate power supply 7 is discharged, and both discharge currents are added between the gate and the cathode (G-K) of the GTO1. An off-gate current IRG having a larger peak value at a steep rise than before is supplied. When the turn-off operation of the GTO 1 is completed by the off-gate current IRG, the logic value of the off signal A output from the off detection circuit 11 changes from 1 to 0, the gate of the AND circuit 10 is closed, and the switch element 9 is turned off. As a result, the discharge current from the capacitor 8 is set to zero, and only the discharge current from the capacitor 3 is used.

【0026】従って、GTO1がターンオフ動作を完了
するまでは急峻な立上がりでピーク値の大きなオフゲー
ト電流IRGが供給される。図2は本実施例のターンオフ
動作時の電圧、電流波形を示したもので、時刻t0 から
t3 までの間オフ指令(off )が与えられた場合を示し
ている。
Therefore, until the GTO 1 completes the turn-off operation, the off-gate current I RG having a sharp peak and a large peak value is supplied. FIG. 2 shows voltage and current waveforms at the time of turn-off operation of the present embodiment, and shows a case where an off command (off) is given from time t0 to t3.

【0027】コンデンサ8の充電電圧VRG2 がコンデン
サ3の充電電圧VRG1 より充分大きいので、オフゲート
電流IRGの電流上昇率(dIRG/dt)は、ほぼコンデ
ンサ8の充電電圧VRG2 によって決定される。この場合
のオフゲート電流IRGの電流上昇率(dIRG/dt)は
(1)式で示される。
Since the charging voltage VRG2 of the capacitor 8 is sufficiently higher than the charging voltage VRG1 of the capacitor 3, the current increase rate (dIRG / dt) of the off-gate current IRG is substantially determined by the charging voltage VRG2 of the capacitor 8. In this case, the current increase rate (dIRG / dt) of the off-gate current IRG is expressed by equation (1).

【0028】[0028]

【数1】 dIRG/dt=VRG2 /L [A/s] (1) 但し、VRG2 はコンデンサ8の充電電圧[V]、Lは回
路の浮遊インダクタンス[H]である。従って、実現可
能な回路の浮遊インダクタンスを、L=0.1[μH]
とし、例えば、VRG2 =200[V]とすると、
DIRG / dt = VRG2 / L [A / s] (1) where VRG2 is the charging voltage [V] of the capacitor 8, and L is the stray inductance [H] of the circuit. Therefore, the stray inductance of the circuit that can be realized is L = 0.1 [μH]
For example, if V RG2 = 200 [V],

【0029】[0029]

【数2】 dIRG2 /dt=200/0.1=2000[A/μs] (2) となり、2μsで4000Aに達する急峻な立上がりの
オフゲート電流IRG2 が得られる。図2はこのオフゲー
ト電流IRG2 とコンデンサ3から供給されるオフゲート
電流IRG1 との和(IRG1 +IRG2 )のオフゲート電流
IRGが時刻t0 からGTO1に供給された例を示してい
る。
## EQU2 ## dIRG2 / dt = 200 / 0.1 = 2000 [A / .mu.s] (2) The off-gate current IRG2 with a steep rising reaching 4000 A in 2 .mu.s is obtained. FIG. 2 shows an example in which the off-gate current IRG of the sum (IRG1 + IRG2) of the off-gate current IRG2 and the off-gate current IRG1 supplied from the capacitor 3 is supplied to the GTO1 from time t0.

【0030】GTO1がターンオフ動作を開始し、時刻
t2 でアノード電流Ia がほぼゼロに減少し、オフ検出
回路11がGTO1のターンオフ完了を判定し、オフ信
号Aの論理値を1から0に変化させると、オフ指令(of
f )が与えられていてもアンド回路10のゲートが閉じ
られスイッチ素子9がオフしてコンデンサ8から供給さ
れるオフゲート電流IRG2 は急速に減少しゼロになる。
従って、コンデンサ3から供給されるオフゲート電流I
RG1 のみとなる。
The GTO1 starts a turn-off operation, and at time t2, the anode current Ia decreases to almost zero, the off-detection circuit 11 determines the completion of the turn-off of the GTO1, and changes the logic value of the off signal A from 1 to 0. And off command (of
Even when f) is given, the gate of the AND circuit 10 is closed, the switch element 9 is turned off, and the off-gate current IRG2 supplied from the capacitor 8 decreases rapidly to zero.
Therefore, the off-gate current I supplied from the capacitor 3
Only RG1.

【0031】なお、ゲート電源2の電圧をGTO1のG
−K間のツエナー電圧Vz 以下に設定し、ゲート電源7
の電圧を上記ツエナー電圧Vz 以上に設定する。このよ
うに設定することで、オフゲート電流IRG1 をゼロまで
次第に減少させることができ、GTO1のゲート電力損
失を少なくする。(請求項3) また、万一、ターンオフ検出回路11が故障してターン
オフ信号Aの論理値が1から0に反転しないとき、コン
デンサ8に充電された高い電圧VRG2 が継続して印加さ
れ、図2の点線に示すような大きなオフゲート電流IRG
2 が時刻t3 まで継続して流れ、GTO1の許容ゲート
電力損失を越え、GTO1に損傷を与える危険がある。
It should be noted that the voltage of the gate power supply 2 is
The gate power supply 7 is set to be equal to or lower than the zener voltage Vz between
Is set to be equal to or higher than the Zener voltage Vz. With this setting, the off-gate current IRG1 can be gradually reduced to zero, and the gate power loss of the GTO1 is reduced. (Claim 3) If the turn-off detection circuit 11 fails and the logic value of the turn-off signal A does not invert from 1 to 0, the high voltage VRG2 charged in the capacitor 8 is continuously applied. Large off-gate current IRG as shown by the dotted line 2
2 continues to flow until time t3, exceeding the allowable gate power loss of GTO1 and risking damage to GTO1.

【0032】この危険を防止するため、オフ指令(off
)が与えられた時点t0 から所定時間後にアンド回路
10のゲートを閉じるタイマー18を設けることができ
る。なお、上記所定時間はGTOの定格に基づいて特定
される最大ターンオフ時間より少し大きく設定する。こ
のように設定することにより、ターンオフ検出回路11
が故障しても所定時間経過後にオフゲート電流IRG2 を
確実にゼロに減少させ、GTOに損傷を与えることなく
運転を継続させることができる。(請求項4) また、本発明は、図3に示すように、GTO1のアノー
ド電流Ia を検出する電流検出器12と、検出されたア
ノード電流Ia が予め設定した所定電流以下にとき信号
Bを出力する電流レベル判定器13を設け、アノード電
流Ia が所定電流以下の場合には、信号Bによりアンド
回路10のゲートを閉じて、オフ指令(off )が与えら
れてもスイッチ素子9をオンさせないようにすることが
できる。
In order to prevent this danger, an off command (off
) Can be provided with a timer 18 which closes the gate of the AND circuit 10 a predetermined time after the time t0 at which the signal is given. The predetermined time is set slightly longer than the maximum turn-off time specified based on the rating of the GTO. With this setting, the turn-off detection circuit 11
Even if a failure occurs, the off-gate current IRG2 can be reliably reduced to zero after a lapse of a predetermined time, and the operation can be continued without damaging the GTO. (Claim 4) Further, according to the present invention, as shown in FIG. 3, a current detector 12 for detecting an anode current Ia of the GTO 1 and a signal B when the detected anode current Ia is equal to or less than a predetermined current. An output current level determiner 13 is provided. When the anode current Ia is equal to or less than a predetermined current, the gate of the AND circuit 10 is closed by the signal B, and the switch element 9 is not turned on even when an off command (off) is given. You can do so.

【0033】この場合、上記所定電流は、コンデンサ3
から供給されるオフゲート電流IRGのピーク値とGTO
1のターンオフゲインで定められる(定格電流より充分
小さい)値に設定され、オフゲート電流IRG1 のみで確
実にターンオフするように設定される。
In this case, the predetermined current is the value of the capacitor 3
Value of off-gate current IRG supplied from
It is set to a value determined by a turn-off gain of 1 (sufficiently smaller than the rated current), and is set so as to be surely turned off only by the off-gate current IRG1.

【0034】本実施例によれば、GTOのアノード電流
が所定電流以下の軽負荷運転の場合に、ゲート電力損失
を少なくして運転効率を向上させることができる。(請
求項2)図4はターンオフ検出回路11の具体的な実施
例を示したものである。
According to this embodiment, the gate power loss can be reduced and the operation efficiency can be improved in light load operation in which the anode current of the GTO is equal to or less than a predetermined current. (Claim 2) FIG. 4 shows a specific embodiment of the turn-off detection circuit 11.

【0035】すなわち、抵抗14とツェナーダイオード
15の直列回路がGTO1のG−K間に接続され、GT
O1がターンオフしてG−K間に逆電圧VRGが生じたと
き、この逆電圧VRGがツエナーダイオード15のツエナ
ー電圧を越えると抵抗14に逆電圧VRGに対応した電流
が流れて電圧降下Vx が生じ、この電圧降下Vx が所定
電圧以上になったとき、電圧レベル検出器16がGTO
1のターンオフ完了を判定してターンオフ信号Aを出力
する。(請求項5) また、図5に示すように、抵抗14とフォトカプラ17
の発光素子の直列回路をGTO1のG−K間に接続し、
逆電圧VRGが所定電圧以上になったとき、フォトカプラ
17の受光素子をオンさせ、ターンオフ信号Aを出力す
るように構成することもできる。(請求項6) また、図6に示すように、GTO1のA−K間のアノー
ド電圧を分圧する抵抗19、20と、分圧された電圧が
所定電圧を越えるときターンオフ信号Aを出力する電圧
レベル検出器21を設け、アノード電圧が所定値を越え
たときターンオフ信号Aを出力するように構成すること
もできる。(請求項7) また、図7に示すように、GTO1のA−K間に抵抗2
2と発光ダイオード23の直列回路を接続し、アノード
電圧が所定値を越えたとき、発光ダイオード23から出
力される光信号により受光素子25をオンさせ、ターン
オフ信号Aを出力するように構成することもできる。な
お、24は発光ダイオード25に印加される逆電圧を防
止するためのダイオード、26はノット回路、27は抵
抗である。この実施例によれば、アノード電圧を光フア
イバー28で絶縁して検出することができる。(請求項
9) また、図3と同様に、GTO1のアノード電流のレベル
を判定する回路を設け、アノード電流がゼロに近い所定
電流以下に低下したとき、ターンオフ信号Aを出力する
ように構成することもできる。(請求項10) また、図8(a)に示すように、GTO1のA−K間に
接続されるスナバ回路に流れるサージ電流Is を電流検
出器33で検出し、このサージ電流Is が所定レベルを
越えたことを電流レベル判定器34で検出して、ターン
オフ信号Aを出力するように構成することもできる。な
お、スナバ回路はダイオード30、コンデンサ31、抵
抗32で構成される。(請求項11) サージ電流Is は図8(b)に示すように、アノード電
流Ia がスナバ回路へ転流してアノード電流Ia の減少
を補完するように増加し、図示しない主回路のインダク
タンスに蓄積された放電電流がゼロになるまで流れる。
また、このサージ電流Is はスナバコンデンサ31の充
電電流として流れ、スナバコンデンサ31の電圧は急速
に上昇しGTO1のA−K間電圧Vakで一定となる。従
って、スナバコンデンサ31の充電電圧が所定値を越え
たとき、ターンオフ信号Aを出力するように構成するこ
ともできる。この場合、前述(図7)と同様にフォトカ
プラ等で絶縁することができる。(請求項9) なお、図1は、ゲート電源2とゲート電源7を別々に設
ける例で示したが、電圧VRG2 で中間電位VRG1 を有す
る1個のゲート電源として構成することもできる。
That is, a series circuit of the resistor 14 and the Zener diode 15 is connected between G and K of the GTO 1,
When O1 is turned off and a reverse voltage VRG is generated between G and K, if the reverse voltage VRG exceeds the Zener voltage of the Zener diode 15, a current corresponding to the reverse voltage VRG flows through the resistor 14 and a voltage drop Vx occurs. When the voltage drop Vx exceeds a predetermined voltage, the voltage level detector 16
1 to determine the completion of turn-off, and output a turn-off signal A. (Claim 5) Further, as shown in FIG.
Is connected between G-K of GTO1.
When the reverse voltage VRG becomes equal to or higher than a predetermined voltage, the light receiving element of the photocoupler 17 may be turned on to output a turn-off signal A. Further, as shown in FIG. 6, resistors 19 and 20 for dividing the anode voltage between A and K of the GTO 1 and a voltage for outputting a turn-off signal A when the divided voltage exceeds a predetermined voltage. The level detector 21 may be provided to output the turn-off signal A when the anode voltage exceeds a predetermined value. (Claim 7) As shown in FIG. 7, a resistor 2 is connected between A and K of GTO1.
2 is connected to a series circuit of the light emitting diode 23, and when the anode voltage exceeds a predetermined value, the light receiving element 25 is turned on by an optical signal output from the light emitting diode 23, and a turn-off signal A is output. Can also. 24 is a diode for preventing a reverse voltage applied to the light emitting diode 25, 26 is a knot circuit, and 27 is a resistor. According to this embodiment, the anode voltage can be detected while insulated by the optical fiber 28. (Claim 9) As in FIG. 3, a circuit for determining the level of the anode current of the GTO1 is provided, and when the anode current falls below a predetermined current close to zero, a turn-off signal A is output. You can also. (Claim 10) As shown in FIG. 8A, a surge current Is flowing through a snubber circuit connected between A and K of the GTO 1 is detected by a current detector 33, and the surge current Is is set to a predetermined level. May be detected by the current level determiner 34 to output the turn-off signal A. The snubber circuit includes a diode 30, a capacitor 31, and a resistor 32. (Claim 11) As shown in FIG. 8 (b), the surge current Is increases so that the anode current Ia is commutated to the snubber circuit to complement the decrease in the anode current Ia, and accumulates in the inductance of the main circuit (not shown). It flows until the discharged current becomes zero.
Further, the surge current Is flows as a charging current for the snubber capacitor 31, and the voltage of the snubber capacitor 31 rises rapidly and becomes constant at the AK voltage Vak of the GTO1. Therefore, when the charging voltage of the snubber capacitor 31 exceeds a predetermined value, the turn-off signal A may be output. In this case, it can be insulated by a photocoupler or the like as described above (FIG. 7). (Claim 9) Although FIG. 1 shows an example in which the gate power supply 2 and the gate power supply 7 are separately provided, the gate power supply 2 and the gate power supply 7 may be configured as one gate power supply having the intermediate potential VRG1 at the voltage VRG2.

【0036】[0036]

【発明の効果】本発明のゲート駆動回路によれば、ター
ンオフ完了まで非常に大きなオフゲート電流を供給し、
ターンオフ完了後は通常のオフゲート電流へ切替えるこ
とができるので、自己消弧形半導体素子のゲート電力損
失をそれ程増大させることなくターンオフ時間を従来よ
り短くすることができ、PWM制御の変調周波数を従来
より高くすることが可能となり、軽負荷運転の場合には
オフゲート電流を小さくして効率の良い運転を行うこと
ができる。
According to the gate drive circuit of the present invention, a very large off-gate current is supplied until the turn-off is completed.
After the turn-off is completed, the current can be switched to the normal off-gate current, so that the turn-off time can be shortened without significantly increasing the gate power loss of the self-turn-off semiconductor device, and the modulation frequency of the PWM control can be reduced. The off-gate current can be reduced for light load operation, and efficient operation can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のゲート駆動回路の一実施例の構成図。FIG. 1 is a configuration diagram of an embodiment of a gate drive circuit of the present invention.

【図2】上記実施例の作用を説明するための波形図。FIG. 2 is a waveform chart for explaining the operation of the embodiment.

【図3】本発明の請求項2に係る実施例の要部構成図。FIG. 3 is a configuration diagram of a main part of an embodiment according to claim 2 of the present invention.

【図4】本発明の請求項5に係る実施例の要部構成図。FIG. 4 is a configuration diagram of a main part of an embodiment according to claim 5 of the present invention.

【図5】本発明の請求項6に係る実施例の要部構成図。FIG. 5 is a configuration diagram of a main part of an embodiment according to claim 6 of the present invention.

【図6】本発明の請求項7に係る実施例の要部構成図。FIG. 6 is a configuration diagram of a main part of an embodiment according to claim 7 of the present invention.

【図7】本発明の請求項8に係る実施例の要部構成図。FIG. 7 is a configuration diagram of a main part of an embodiment according to claim 8 of the present invention.

【図8】本発明の請求項11に係る実施例の要部構成図
と波形図。
FIG. 8 is a configuration diagram and a waveform diagram of a main part of an embodiment according to claim 11 of the present invention.

【図9】従来のゲート駆動回路の構成図。FIG. 9 is a configuration diagram of a conventional gate drive circuit.

【図10】従来のゲート駆動回路の作用を説明するため
の波形図。
FIG. 10 is a waveform chart for explaining the operation of a conventional gate drive circuit.

【符号の説明】 1…自己消弧形半導体素子(GTO) 2…ゲート電源 3…コンデンサ 4…スイッチ素
子 5、6…抵抗器 7…ゲート電源 8…コンデンサ 9…スイッチ素
子 10…アンド回路 11…ターンオ
フ検出回路 12…電流検出器 13…電流レベ
ル判定器 14、18〜20、22…抵抗器 15…ツェナー
ダイオード 16、21…電圧レベル判定器 17…フォトカ
プラ 23…発光素子 24…ダイオー
ド 25…光受素子 26…ノット回
路 28…光フアイバー 30…ダイオー
ド 31…コンデンサ 32…抵抗 33…電流検出器 34…電流レベ
ル判定器
[Description of Signs] 1 Self-extinguishing semiconductor device (GTO) 2 Gate power supply 3 Capacitor 4 Switch element 5, 6 Resistor 7 Gate power supply 8 Capacitor 9 Switch element 10 AND circuit 11 Turn-off detection circuit 12 ... Current detector 13 ... Current level determiner 14, 18-20, 22 ... Resistor 15 ... Zener diode 16, 21 ... Voltage level determiner 17 ... Photocoupler 23 ... Light emitting element 24 ... Diode 25 ... Light Receiving element 26 Knot circuit 28 Optical fiber 30 Diode 31 Capacitor 32 Resistor 33 Current detector 34 Current level determiner

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】通電状態の自己消弧形半導体素子をターン
オフさせるためのオフゲート電流を供給する第1コンデ
ンサ及び第2コンデンサと、オフ指令に基づいてオン・
オフする第1スイッチ素子及び第2スイッチ素子と、前
記自己消弧形半導体素子のターンオフ状態を判定してタ
ーンオフ信号を出力するターンオフ検出手段とを備え、
前記第2コンデンサを前記第1コンデンサの充電電圧よ
り充分高い電圧で充電し、オフ指令に基づいて前記第1
スイッチ素子と第2スイッチ素子をオンさせて前記第1
コンデンサ及び第2コンデンサからオフゲート電流を供
給し、前記ターンオフ信号が出力されたとき前記オフ指
令と無関係に前記第2スイッチをオフさせ、第2コンデ
ンサから供給するオフゲート電流をゼロにすることを特
徴とするゲート駆動回路。
A first capacitor and a second capacitor for supplying an off-gate current for turning off a self-extinguishing type semiconductor device in an energized state, and an on / off switch based on an off command.
A first switch element and a second switch element to be turned off, and turn-off detection means for judging a turn-off state of the self-extinguishing semiconductor element and outputting a turn-off signal;
The second capacitor is charged at a voltage sufficiently higher than the charging voltage of the first capacitor, and the first capacitor is charged based on an OFF command.
Turning on the switch element and the second switch element,
An off-gate current is supplied from a capacitor and a second capacitor, and when the turn-off signal is output, the second switch is turned off irrespective of the off command, and the off-gate current supplied from the second capacitor is set to zero. Gate drive circuit.
【請求項2】通電状態の自己消弧形半導体素子をターン
オフさせるためのオフゲート電流を供給する第1コンデ
ンサ及び第2コンデンサと、オフ指令に基づいてオン・
オフする第1スイッチ素子及び第2スイッチ素子と、前
記自己消弧形半導体素子のアノード電流を検出する電流
検出手段と、前記自己消弧形半導体素子のターンオフ状
態を判定してターンオフ信号を出力するターンオフ検出
手段とを備え、前記第2コンデンサを前記第1コンデン
サの充電電圧より充分高い電圧で充電し、前記アノード
電流が所定値以下のときは前記オフ指令に基づいて前記
第1スイッチ素子をオンさせて前記第1コンデンサから
オフゲート電流を供給し、前記アノード電流が所定値を
越えるときは前記オフ指令に基づいて前記第1スイッチ
素子と第2スイッチ素子をオンさせて前記第1コンデン
サ及び第2コンデンサからオフゲート電流を供給し、前
記ターンオフ信号が出力されたとき前記オフ指令と無関
係に前記第2スイッチをオフさせ、第2コンデンサから
供給するオフゲート電流をゼロにすることを特徴とする
ゲート駆動回路。
2. A first capacitor and a second capacitor for supplying an off-gate current for turning off a self-extinguishing type semiconductor element in an energized state, and an on / off switch based on an off command.
A first switch element and a second switch element to be turned off, current detecting means for detecting an anode current of the self-extinguishing type semiconductor element, and a turn-off signal by judging a turn-off state of the self-extinguishing type semiconductor element; Turn-off detecting means for charging the second capacitor at a voltage sufficiently higher than the charging voltage of the first capacitor, and turning on the first switch element based on the off command when the anode current is equal to or less than a predetermined value. An off-gate current is supplied from the first capacitor, and when the anode current exceeds a predetermined value, the first switch element and the second switch element are turned on based on the off command, and the first capacitor and the second capacitor are turned on. An off-gate current is supplied from a capacitor, and when the turn-off signal is output, the second switch is independent of the off command. Ji was off, the gate drive circuit, characterized in that the off-gate current supplied from the second capacitor to zero.
【請求項3】請求項1又は請求項2に記載のゲート駆動
回路において、前記第1コンデンサの充電電圧は前記自
己消弧形半導体素子のゲート・カソード間の逆電圧に対
するツェナー電圧より低い電圧とし、前記第2コンデン
サの充電電圧は前記ツエナー電圧以上の電圧に充電する
ことを特徴とするゲート駆動回路。
3. The gate drive circuit according to claim 1, wherein a charging voltage of the first capacitor is lower than a Zener voltage for a reverse voltage between a gate and a cathode of the self-extinguishing semiconductor device. A gate drive circuit that charges the second capacitor to a voltage equal to or higher than the Zener voltage.
【請求項4】請求項1又は請求項2に記載のゲート駆動
回路において、オフ指令が与えられた時点から所定時間
後に前記ターンオフ信号と無関係に前記第2スイッチを
オフさせ、前記ターンオフ検出手段が故障しても継続運
転を可能としたことを特徴とするゲート駆動回路。
4. The gate drive circuit according to claim 1, wherein the second switch is turned off irrespective of the turn-off signal a predetermined time after a time point when an off command is given, and A gate drive circuit characterized in that continuous operation is possible even if a failure occurs.
【請求項5】請求項1又は請求項2に記載のゲート駆動
回路において、前記ターンオフ検出手段は、前記自己消
弧形半導体素子のゲート・カソード間に生じる逆電圧に
基づいて前記ターンオフ信号を出力することを特徴とす
るゲート駆動回路。
5. The gate drive circuit according to claim 1, wherein said turn-off detection means outputs said turn-off signal based on a reverse voltage generated between a gate and a cathode of said self-extinguishing semiconductor device. A gate drive circuit characterized in that:
【請求項6】請求項5に記載のゲート駆動回路におい
て、前記ターンオフ検出手段は、前記逆電圧を絶縁して
検出し、前記逆電圧が所定値を越えるとき前記ターンオ
フ信号を出力することを特徴とするゲート駆動回路。
6. The gate drive circuit according to claim 5, wherein said turn-off detecting means detects and insulates said reverse voltage and outputs said turn-off signal when said reverse voltage exceeds a predetermined value. Gate drive circuit.
【請求項7】請求項1又は請求項2に記載のゲート駆動
回路において、前記ターンオフ検出手段は、前記自己消
弧形半導体素子のアノード・カソード間に生じるアノー
ド電圧に基づいて前記ターンオフ信号を出力することを
特徴とするゲート駆動回路。
7. The gate drive circuit according to claim 1, wherein said turn-off detecting means outputs said turn-off signal based on an anode voltage generated between an anode and a cathode of said self-extinguishing type semiconductor device. A gate drive circuit characterized in that:
【請求項8】請求項1又は請求項2に記載のゲート駆動
回路において、前記ターンオフ検出手段は、前記スナバ
回路のコンデンサの充電電圧に基づいて前記ターンオフ
信号を出力することを特徴とするゲート駆動回路。
8. The gate drive circuit according to claim 1, wherein said turn-off detection means outputs said turn-off signal based on a charging voltage of a capacitor of said snubber circuit. circuit.
【請求項9】請求項7又は請求項8に記載のゲート駆動
回路において、前記ターンオフ検出手段は、前記アノー
ド電圧又は前記スナバ回路のコンデンサの充電電圧を絶
縁して検出し、前記アノード電圧又は前記スナバ回路の
コンデンサの充電電圧が所定値を越えるとき前記ターン
オフ信号を出力することを特徴とするゲート駆動回路。
9. The gate drive circuit according to claim 7, wherein said turn-off detection means insulates and detects said anode voltage or a charging voltage of a capacitor of said snubber circuit, and detects said anode voltage or said anode voltage. A gate drive circuit for outputting the turn-off signal when a charging voltage of a capacitor of a snubber circuit exceeds a predetermined value.
【請求項10】請求項1又は請求項2に記載のゲート駆
動回路において、前記ターンオフ検出手段は、前記自己
消弧形半導体素子のアノード電流が所定電流以下になっ
たとき前記ターンオフ信号を出力することを特徴とする
ゲート駆動回路。
10. The gate drive circuit according to claim 1, wherein said turn-off detection means outputs said turn-off signal when an anode current of said self-extinguishing type semiconductor element becomes equal to or less than a predetermined current. A gate drive circuit, characterized in that:
【請求項11】請求項1又は請求項2に記載のゲート駆
動回路において、前記ターンオフ検出手段は、前記自己
消弧形半導体素子のスナバ回路に流れる電流が所定電流
以上になったとき前記ターンオフ信号を出力することを
特徴とするゲート駆動回路。
11. The gate drive circuit according to claim 1, wherein said turn-off detecting means is configured to output said turn-off signal when a current flowing through a snubber circuit of said self-extinguishing semiconductor device becomes equal to or greater than a predetermined current. A gate drive circuit, which outputs a signal.
JP3577497A 1997-02-20 1997-02-20 Gate drive circuit Pending JPH10234175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3577497A JPH10234175A (en) 1997-02-20 1997-02-20 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3577497A JPH10234175A (en) 1997-02-20 1997-02-20 Gate drive circuit

Publications (1)

Publication Number Publication Date
JPH10234175A true JPH10234175A (en) 1998-09-02

Family

ID=12451241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3577497A Pending JPH10234175A (en) 1997-02-20 1997-02-20 Gate drive circuit

Country Status (1)

Country Link
JP (1) JPH10234175A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097348A (en) * 2005-09-29 2007-04-12 Toshiba Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097348A (en) * 2005-09-29 2007-04-12 Toshiba Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US5200879A (en) Drive circuit for voltage driven type semiconductor device
US5200878A (en) Drive circuit for current sense igbt
US5822203A (en) Method and device for limiting the current surge in a capacitor associated with a rectifier
US10461649B2 (en) Switched-mode power supply circuit
US7345896B2 (en) Secondary side power supply controller and method therefor
AU726077B2 (en) Gate control circuit for voltage drive switching element
US20060274468A1 (en) Active inrush current control using a relay for AC to DC converters
EP0655828A1 (en) Modulated snubber driver for active snubber network
JP2000050623A (en) Transient response network, method for inactivating synchronous commutator device, and power converter
JP6939059B2 (en) Drive device for semiconductor elements
JP2007028711A (en) Gate driving circuit for semiconductor device
JPH0947015A (en) Drive circuit for self-extinguishing semiconductor element
US20160294178A1 (en) Load driver circuit and load short-circuit detection circuit
US5995395A (en) Control of a composite bridge at zero voltage
US5684426A (en) GTO gate driver circuits for snubbered and zero voltage soft switching converters
US5828562A (en) Double discharge circuit for improving the power factor
US6208089B1 (en) Discharge-lamp lighting circuit
US10536088B2 (en) Switched mode power supply controller
US4620258A (en) Circuit for self-commutated turn-off of latched devices, such as of the insulated-gate transistor/rectifier type
US6661209B2 (en) Leading edge modulator for post regulation of multiple output voltage power supplies
US20040090260A1 (en) Control of a thyristor of a rectifying bridge
JPH10234175A (en) Gate drive circuit
JPH10337046A (en) Power conversion device
US4572969A (en) Low power loss snubber for switching power transistors
JPH11234103A (en) Method and device to control switching operation in power transistor