JPH10233497A - Charge coupling type semiconductor device and its manufacture - Google Patents

Charge coupling type semiconductor device and its manufacture

Info

Publication number
JPH10233497A
JPH10233497A JP9211286A JP21128697A JPH10233497A JP H10233497 A JPH10233497 A JP H10233497A JP 9211286 A JP9211286 A JP 9211286A JP 21128697 A JP21128697 A JP 21128697A JP H10233497 A JPH10233497 A JP H10233497A
Authority
JP
Japan
Prior art keywords
interface
insulating layer
film
substrate
hydrogen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9211286A
Other languages
Japanese (ja)
Other versions
JP3020147B2 (en
Inventor
Ichiro Fujii
一郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP9211286A priority Critical patent/JP3020147B2/en
Publication of JPH10233497A publication Critical patent/JPH10233497A/en
Application granted granted Critical
Publication of JP3020147B2 publication Critical patent/JP3020147B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To greatly reduce dark current in a charge coupled type semiconductor device. SOLUTION: When an SiO2 film 2 is formed on a silicon substrate 1, a number of boundary levels are generated in the boundary therebetween (A). Then, as shown in (B), the substrate 1 is placed in a plasma ion containing an inert gas ion such as helium ion (He<+> ), etc., or hydrogen ion (H<+> ) formed of neutral gas ion, silane gas (SiH4 ), etc., and a constant high-frequency electric power (e.g. 100-200W RF power/5-inch slice) is applied thereto, so that the hydrogen ion (H<+> ) 6 in the plasma gas is added with energy for activation by the high-frequency electric power and it penetrates the film 2 to the boundary of the substrate 1, and then it is coupled with a trap center (re-coupling level) in the boundary, thereby reducing the boundary level greatly.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0010】[0010]

【産業上の利用分野】本発明は、半導体層上に絶縁層を
介して転送電極が設けられる電荷結合型半導体装置およ
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge-coupled semiconductor device having a transfer electrode provided on a semiconductor layer via an insulating layer, and a method of manufacturing the same.

【0020】[0020]

【従来の技術】電荷結合型半導体装置(Charge Coupled
Device :CCD)は、簡単なMOS(Metal Oxide Se
miconductor )構造でもって自己走査機能と記憶機能と
を併せ持つ機能素子であり、撮像デバイス、アナログ遅
延素子、ディジタルフィルタ等に使用されている。CC
Dは、チャネル形成場所によって表面チャネル型CCD
と埋込みチャネル型CCDとに分類され、また転送駆動
方式によって単相式、2相式等に分類される。
2. Description of the Related Art Charge coupled semiconductor devices (Charge Coupled semiconductor devices)
Device: CCD is a simple MOS (Metal Oxide Se
A functional element having a self-scanning function and a storage function with a structure, and is used for an imaging device, an analog delay element, a digital filter, and the like. CC
D is a surface channel type CCD depending on the channel formation location
And a buried channel type CCD, and further classified into a single-phase type, a two-phase type, and the like according to a transfer driving method.

【0030】埋込みチャネル型CCDは、電荷の転送が
シリコン基板中の一定の深さ位置で行われるため、表面
チャネル型CCDに比べて、シリコン基板とこの表面の
SiO2 膜との界面の影響が少なく、電荷転送効率及び
暗電流(Dark Current)が少ないとされている。
In the buried channel type CCD, charge transfer is performed at a fixed depth position in the silicon substrate. Therefore, the influence of the interface between the silicon substrate and the SiO 2 film on this surface is smaller than that in the surface channel type CCD. It is said that the charge transfer efficiency and the dark current are small.

【0040】[0040]

【発明が解決しようとする課題】しかしながら、従来の
CCDは、上記した形式のいずれにおいても、暗電流が
依然として多く、しかも埋込み型のものでも実用レベル
まで暗電流が減少していないのが実状である。この対策
として、シリコン基板に結晶欠陥を生ぜしめること等に
よるシリコン基板ゲッタリング(Intrinsic Gettering
)や、重金属ドーピング等による外部ゲッタリング(E
xtrinsic Gettering )等の技術を駆使した暗電流低減
の試みがなされているが、その効果は未だ不十分であ
る。
However, in the conventional CCD, the dark current is still large in any of the above-mentioned types, and the dark current does not decrease to a practical level even in the embedded type. is there. As a countermeasure against this, silicon substrate gettering (Intrinsic Gettering) by generating crystal defects in the silicon substrate, etc.
) Or external gettering (E
Attempts have been made to reduce dark current by making full use of technologies such as xtrinsic gettering, but the effect is still insufficient.

【0050】このように、従来のCCDでは、暗電流が
減少しないために、たとえば撮像デバイスとして使用し
た場合はコントラストや色調等が劣化してしまい、高画
質を得るうえで大きな障害となっている。
As described above, in the conventional CCD, since the dark current does not decrease, for example, when the CCD is used as an image pickup device, the contrast, the color tone, and the like are deteriorated, which is a major obstacle in obtaining high image quality. .

【0060】本発明は、かかる問題点に鑑みてなされた
もので、暗電流を十分に減少させた電荷結合型半導体装
置およびその製造方法を提供することを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a charge-coupled semiconductor device in which dark current is sufficiently reduced, and a method of manufacturing the same.

【0070】[0070]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電荷結合型半導体装置は、シリコンでな
る半導体基板と、前記半導体基板の一主面上に形成され
た絶縁層と、前記絶縁層上に互いに間隔をおいて配置さ
れた複数の転送電極と、前記半導体基板の前記主面近傍
の領域に前記絶縁層を介して選択的に高濃度で組み込ま
れ、前記半導体基板と前記絶縁層との間の界面部に位置
するダングリングボンドと結合している水素イオンと、
を有し、前記水素イオンと前記ダングリングボンドとの
結合により前記半導体基板と前記絶縁層との間の界面部
における界面準位が低減されており、それにより暗電流
を減少させてなる構成とした。
In order to achieve the above object, a charge-coupled semiconductor device according to the present invention comprises: a semiconductor substrate made of silicon; an insulating layer formed on one main surface of the semiconductor substrate; A plurality of transfer electrodes arranged at intervals from each other on the insulating layer, selectively incorporated at a high concentration via the insulating layer in a region near the main surface of the semiconductor substrate, the semiconductor substrate and Hydrogen ions bonded to dangling bonds located at the interface between the insulating layer,
Having a configuration in which the interface state at the interface between the semiconductor substrate and the insulating layer is reduced due to the bond between the hydrogen ions and the dangling bond, thereby reducing dark current. did.

【0080】また、本発明の電荷結合型半導体装置の製
造方法は、シリコン基板の一主面上に絶縁層を形成する
工程と、不活性ガスイオンおよび水素イオンを含むプラ
ズマイオン中にて高周波電力を印加することにより前記
水素イオンを前記シリコン基板と前記絶縁層との間の界
面部に侵入させ、前記界面部での再結合準位に結合させ
て前記界面部の界面準位を低減する工程と、前記絶縁層
上に互いに間隔をおいて複数の転送電極を形成する工程
とを有する。
The method of manufacturing a charge-coupled semiconductor device according to the present invention includes a step of forming an insulating layer on one main surface of a silicon substrate, and a step of forming a high-frequency power in plasma ions containing inert gas ions and hydrogen ions. Applying hydrogen to the interface between the silicon substrate and the insulating layer to reduce the interface level at the interface by coupling the hydrogen ions to the recombination level at the interface. And forming a plurality of transfer electrodes on the insulating layer at intervals.

【0090】[0090]

【発明の実施の形態】以下、添付図を参照して本発明の
実施例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings.

【0100】図1につき、本発明のCCDにおいて暗電
流を減少させるための界面準位低減処理法の一実施例を
説明する。
Referring to FIG. 1, an embodiment of an interface state reduction processing method for reducing dark current in a CCD according to the present invention will be described.

【0110】先ず、図1の(A)に示すように、シリコ
ン基板1上に、絶縁層としてのSiO2 膜2を熱酸化技
術等により通常の厚さに形成し、さらにCVD(Chemic
alVapour Deposition)法で不純物ドープド低抵抗ポリシ
リコン層3を被着させる。このポリシリコン層3は、フ
ォトエッチングでストライブ状にパターニングし、転送
電極(または相電極)に加工する。
First, as shown in FIG. 1A, an SiO 2 film 2 as an insulating layer is formed on a silicon substrate 1 to a normal thickness by a thermal oxidation technique or the like, and then a CVD (Chemic)
An impurity-doped low-resistance polysilicon layer 3 is deposited by an al-vapor deposition method. The polysilicon layer 3 is patterned into stripes by photoetching, and processed into transfer electrodes (or phase electrodes).

【0120】この時点で既に(具体的にはSiO2 膜2
の形成時点で)、シリコン基板1とSiO2 膜2との界
面には、×印で模式的に示す界面準位が全面に多数発生
している。
At this point (specifically, the SiO2 film 2
(At the time of formation), at the interface between the silicon substrate 1 and the SiO2 film 2, a large number of interface levels, which are schematically indicated by crosses, occur over the entire surface.

【0130】そこで、図1の(A)に示す断面構造を有
するCCD回路を形成した後に、プラズマCVD技術に
より図1の(B)に示すように窒化シリコン膜(特にS
i3N4 膜)4を被着させると、意外にも上記界面準位
が大幅に減少することが判明した。
Therefore, after forming a CCD circuit having the cross-sectional structure shown in FIG. 1A, a silicon nitride film (especially an S
It has been found that when the (i3N4 film) 4 is deposited, the above-mentioned interface state is unexpectedly greatly reduced.

【0140】このプラズマCVDに際しては、たとえば
SiH4 (シラン)ガスとNH3 (アンモニア)ガスと
を約1:6の割合でシリコン基板上に供給しながら、約
600Wの高周波電力、2.0Torrの圧力下で反応ガス
をプラズマ状態となし、プラズマナイトライドを析出さ
せる。このとき、反応ガス中には多量の水素イオン(H
+ )が含まれていて、この水素イオンが窒化シリコン膜
4中に高濃度(1×1022/cm3 以上)に取り込まれ
る。そして、この水素イオンが下地のポリシリコン層3
およびSiO2 膜2を通して、シリコン基板1とSiO
2 膜2との界面に移動し、上記した界面準位を形成して
いるシリコンのダングリングボンド(界面に存在するシ
リコンの切れた結合手)と結びつくことによって、界面
準位が大きく減少する。実際には、後述のチャージ−ポ
ンピング(Charge−Pumping)法での測定によれば、界面
準位が10%以下となることが分かっている。
In this plasma CVD, for example, while supplying SiH4 (silane) gas and NH3 (ammonia) gas at a ratio of about 1: 6 onto the silicon substrate, a high-frequency power of about 600 W and a pressure of 2.0 Torr are applied. To make the reaction gas into a plasma state, thereby depositing a plasma nitride. At this time, a large amount of hydrogen ions (H
+ ), And these hydrogen ions are taken into the silicon nitride film 4 at a high concentration (1 × 10 22 / cm 3 or more). Then, the hydrogen ions form the underlying polysilicon layer 3.
Through the silicon substrate 1 and the SiO2 film
2 The interface state is greatly reduced by moving to the interface with the film 2 and binding to the dangling bond of silicon (the broken bond of silicon existing at the interface) forming the above interface level. Actually, according to the measurement by the charge-pumping method described later, it is known that the interface state is 10% or less.

【0150】このようにしてプラズマナイトライドによ
る界面準位低減処理を行った後は、図1の(C)に示す
ように窒化シリコン膜4をエッチングで除去するのが望
ましい。すなわち、仮に窒化シリコン膜4を残したまま
では、機能素子としては、特に撮像素子としては望まし
くない結果を招く。たとえば、Si3 N4 は屈折率が約
2.0であって青色光を吸収してしまい、撮像性能を劣
化させるからである。
After performing the interface state reduction process using the plasma nitride in this manner, it is desirable to remove the silicon nitride film 4 by etching as shown in FIG. That is, if the silicon nitride film 4 is left as it is, an undesirable result is brought about as a functional element, particularly as an imaging element. For example, Si3 N4 has a refractive index of about 2.0 and absorbs blue light, thereby deteriorating imaging performance.

【0160】ここで、チャージ−ポンピング法について
説明する。この方法は、電子−ホールの再結合による基
板電流を測定することによって、Si−SiO2 の界面
準位の値を求める測定法である。
Here, the charge-pumping method will be described. This method is a method of measuring the substrate current due to the recombination of electrons and holes to obtain the value of the interface state of Si-SiO2.

【0170】たとえば、図1で述べたのと同様の処理を
Si−SiO2 の界面に施したMOS構造の試料を作成
し、この試料においてソースおよびドレイン領域に共通
のバイアス電圧(Vsd>0)を印加し、かつゲートには
Vg >Vsdのバイアス電圧(Vg )を印加してゲート下
のシリコン表面に電子を集める。
For example, a sample having a MOS structure in which the same processing as that described with reference to FIG. 1 was applied to the interface of Si—SiO 2 was prepared, and a bias voltage (Vsd> 0) common to the source and drain regions was applied to this sample. A bias voltage (Vg) of Vg> Vsd is applied to the gate and electrons are collected on the silicon surface under the gate.

【0180】そして、Vg <0に切り換えて、シリコン
基板中にあるホールを前記電子と再結合させ、この際に
流れる基板電流(再結合電流)を測定する。この基板電
流の値が少ない程、再結合される電子の数、すなわちS
i−SiO2 の界面準位が少ないことになる。
Then, switching is made to Vg <0, the holes in the silicon substrate are recombined with the electrons, and the substrate current (recombination current) flowing at this time is measured. The smaller the value of the substrate current, the more the number of electrons to be recombined, that is, S
This means that the interface state of i-SiO2 is small.

【0190】本実施例においては、このチャージ−ポン
ピング法による測定の結果、図1で述べたプラズマナイ
トライドによる処理で、Si−SiO2 の界面準位が1
/2以下に低減することが確認された。また、界面トラ
ップ密度の量は、約90%も減少することが確認されて
いる。
In this example, as a result of the measurement by the charge-pumping method, the interface state of Si—SiO 2 was 1 by the treatment with the plasma nitride described in FIG.
/ 2 or less. It has also been confirmed that the amount of interface trap density is reduced by about 90%.

【0200】このようにCCDとしての暗電流は1/2
以下に減少することが分かったが、これは、上記したよ
うに界面準位が10%以下に低減したこととよく対応し
ている。したがって、本実施例のようにして界面準位を
低減させれば、これに対応して暗電流を大幅に減少させ
ることが可能となる。なお、暗電流の測定は、CCDを
遮光した状態でオシロスコープにより出力電流を測定す
ることによって行う。
As described above, the dark current of the CCD is 1 /.
It was found to decrease below, which corresponds well to the reduction of the interface state to 10% or less as described above. Therefore, if the interface state is reduced as in the present embodiment, the dark current can be significantly reduced correspondingly. The dark current is measured by measuring the output current with an oscilloscope while the CCD is shielded from light.

【0210】次に、図2につき、別の実施例として、ナ
イトライドによる処理を局部的に行う場合を説明する。
Next, referring to FIG. 2, as another embodiment, a case where the processing by the nitride is performed locally will be described.

【0220】図2の(A)は、SiO2 膜2上の転送電
極3が一定間隔を置いて配列された状態を示し、図1の
(A)における断面方向とは直交する方向での断面に相
当する。この場合でも、上記した図1の例と同様の方法
により、シリコン基板1上にSiO2 膜2および転送電
極3を順次形成した後、表面全体にプラズマCVDでS
i3 N4 膜4を被着する。したがって、Si3 N4 膜4
の被着に際しては、反応ガス中の水素イオンク(H+
が窒化シリコン膜4中に高濃度(1×1022/cm3
上)に取り込まれる。
FIG. 2A shows a state in which the transfer electrodes 3 on the SiO 2 film 2 are arranged at regular intervals, and the cross section in a direction orthogonal to the cross section in FIG. 1A is shown. Equivalent to. Also in this case, after the SiO2 film 2 and the transfer electrode 3 are sequentially formed on the silicon substrate 1 by the same method as the example of FIG.
An i3 N4 film 4 is deposited. Therefore, the Si3 N4 film 4
When depositing hydrogen, hydrogen ions (H + ) in the reaction gas
Is taken into the silicon nitride film 4 at a high concentration (1 × 10 22 / cm 3 or more).

【0230】次に、図2の(B)に示すように、全面に
マスク材としてたとえばフォトレジストを被着した後に
エッチングでパターニングして、転送電極3の領域上に
のみマスク5を選択的に残す。
Next, as shown in FIG. 2B, for example, a photoresist is applied as a mask material over the entire surface and then patterned by etching, and the mask 5 is selectively formed only on the transfer electrode 3 region. leave.

【0240】次に、図2の(C)に示すように、マスク
5を用いてエッチングし、マスク5のない領域の窒化シ
リコン膜4を選択的に除去する。この結果、転送電極3
には同じパターンで窒化シリコン膜4が残される。
Next, as shown in FIG. 2C, etching is performed using the mask 5 to selectively remove the silicon nitride film 4 in a region where the mask 5 is not provided. As a result, the transfer electrode 3
The silicon nitride film 4 is left in the same pattern.

【0250】次に、N2 の雰囲気中で450゜Cでアニ
ールすると、水素イオン(H+ )が熱で逃げようとする
が、窒化シリコン膜4のある領域では水素イオン(H
+ )の逃散が抑えられる。
Next, when annealing is performed at 450 ° C. in an atmosphere of N 2, hydrogen ions (H + ) try to escape by heat.
+ ) Escape is suppressed.

【0260】したがって、同領域下では、水素イオンが
シリコン基板1−SiO2 膜2の界面へ十分移動するこ
とができ、同領域(すなわち転送電極3)下は上述した
と同様の理由で界面準位が大幅に低減する。なお、この
処理後は、図2の(D)で示すように、窒化シリコン膜
4をエッチングで除去する。
Therefore, under the same region, hydrogen ions can sufficiently move to the interface between the silicon substrate 1 and the SiO 2 film 2, and under the same region (that is, the transfer electrode 3), the interface state becomes lower for the same reason as described above. Is greatly reduced. After this process, as shown in FIG. 2D, the silicon nitride film 4 is removed by etching.

【0270】このように、マスク5の使用によって、S
i−SiO2 の界面の一部をナイトライドで選択的に処
理することができるので、本例によれば、特に界面状態
による暗電流の影響が問題となる転送電極3に対して選
択的に界面準位低減処理を施すことができる。
As described above, by using the mask 5, S
According to the present embodiment, a part of the interface of i-SiO2 can be selectively treated with nitride. Level reduction processing can be performed.

【0280】次に、図3および図4につき本発明の別の
実施例による界面準位低減処理法を説明する。図3はこ
の処理法を全面に施す場合であり、図4は局所的(特に
転送電極位置)に施す場合である。
Next, an interface state reduction processing method according to another embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows a case where this processing method is applied to the entire surface, and FIG. 4 shows a case where the processing method is applied locally (particularly, at the position of the transfer electrode).

【0290】図3の例では、図3の(A)に示すよう
に、シリコン基板1上にSiO2 膜2を形成すると、シ
リコン基板1とSiO2 膜2との界面には多数の界面準
位が生じる。
In the example of FIG. 3, when the SiO 2 film 2 is formed on the silicon substrate 1 as shown in FIG. 3A, a large number of interface states are present at the interface between the silicon substrate 1 and the SiO 2 film 2. Occurs.

【0300】次に、図3の(B)に示すように、シリコ
ン基板1をヘリウムイオン(He+)等の不活性ガスイ
オンまたは中性ガスイオンとシランガス(SiH4 )等
による水素イオン(H+ )とを含むプラズマイオン中に
置き、かつ一定の高周波電力(たとえば5インチスライ
ス1枚当たり100〜200WのRFパワー)を印加す
ると、プラズマガス中の水素イオン(H+ )6が上記高
周波電力によってエネルギー的に賦活化され、SiO2
膜2を通ってシリコン基板1との界面にまで侵入し、同
界面でのトラップセンター(再結合準位)に結合し、界
面準位を大きく低減させる。すなわち、界面準位(トラ
ップ密度)が約20%〜30%低減されることが確認さ
れている。
Next, as shown in FIG. 3B, the silicon substrate 1 is treated with an inert gas ion such as helium ion (He + ) or a neutral gas ion and a hydrogen ion (H + ) by silane gas (SiH 4) or the like. ), And applying a constant high-frequency power (for example, RF power of 100 to 200 W per one 5-inch slice), hydrogen ions (H + ) 6 in the plasma gas are generated by the high-frequency power. Energetically activated, SiO2
It penetrates through the film 2 to the interface with the silicon substrate 1 and couples to the trap center (recombination level) at the interface, greatly reducing the interface level. That is, it has been confirmed that the interface state (trap density) is reduced by about 20% to 30%.

【0310】なお、図3の(C)は、上記のような界面
準位低減処理後に、SiO2 膜2上にポリシリコン転送
電極3を設けてCCD回路を構成した状態を示す。
FIG. 3C shows a state in which the polysilicon transfer electrode 3 is provided on the SiO2 film 2 after the above-described interface state reduction processing to form a CCD circuit.

【0320】図4の例では、SiO2 膜2上に、転送電
極位置以外の領域をマスク7で覆って、上記した図3の
例と同様にして所定のプラズマイオンと高周波電力を与
えることにより、プラズマイオン中の水素イオン(H
+ )6を作用させてマスク7のない領域のSi−SiO
2 界面の界面準位を選択的に低減させる。マスク7を除
去した後、界面準位の低減した領域上に、ポリシリコン
転送電極を形成する。
In the example of FIG. 4, the area other than the transfer electrode position is covered with a mask 7 on the SiO2 film 2 and predetermined plasma ions and high-frequency power are applied in the same manner as in the example of FIG. Hydrogen ions (H
+ ) 6 to make Si-SiO in the region without mask 7
2 Selectively reduce the interface state of the interface. After removing the mask 7, a polysilicon transfer electrode is formed on the region where the interface state is reduced.

【0330】次に本発明を適用したCCDとして、埋込
みチャネル型CCDを図5〜図9について具体的に説明
する。
Next, an embedded channel type CCD as a CCD to which the present invention is applied will be specifically described with reference to FIGS.

【0340】図5にフレームトランスファー型撮像デバ
イスの一般的なレイアウトを示す。この撮像デバイスで
は、撮像部30に隣接して蓄積部31が配され、シリア
ルレジスタ部22から信号が増幅部23へ送られる。
FIG. 5 shows a general layout of a frame transfer type imaging device. In this imaging device, a storage unit 31 is arranged adjacent to the imaging unit 30, and a signal is sent from the serial register unit 22 to the amplification unit 23.

【0350】図6および図7に、ヴァーチャルフェイズ
(Virtual Phase)CCDと称される単相式デバイスの撮
像部の一部分を示す。
FIG. 6 and FIG. 7 show a part of an image pickup section of a single-phase type device called a virtual phase (Virtual Phase) CCD.

【0360】この撮像部では、たとえばP型シリコン基
板10上に設けたN型シリコン層11に、P- 型半導体
領域12とこれに連設されたP型半導体領域13とが形
成され、これによって折曲パターン状の仮想電極部14
が構成されている(なお、図中の15はP+ 型チャネル
ストッパ領域である)。仮想電極部14は、不純物濃度
の異なる両領域12及び13で構成されるが、それぞれ
に対応した固定電位をシリコン層11中に形成するもの
である。
In this imaging unit, a P type semiconductor region 12 and a P type semiconductor region 13 connected to the P type semiconductor region 12 are formed in, for example, an N type silicon layer 11 provided on a P type silicon substrate 10. Virtual electrode portion 14 in a bent pattern
(Note that reference numeral 15 in the drawing denotes a P + type channel stopper region.) The virtual electrode portion 14 is composed of the two regions 12 and 13 having different impurity concentrations, and forms a fixed potential corresponding to each region in the silicon layer 11.

【0370】また、N型シリコン層11上のSiO2
2上には、上述した如きポリシリコン転送電極3と、ア
ンチブルーミング電極16とが上記の仮想電極部14の
ない領域上にて交互に設けられている。アンチブルーミ
ング電極16は、過剰のキャリアを吸収するために設け
られているが、転送電極3と同様の不純物ドープドポリ
シリコンによって同じ工程で形成されてよい。
On the SiO 2 film 2 on the N-type silicon layer 11, the polysilicon transfer electrode 3 and the anti-blooming electrode 16 as described above are alternately formed on a region where the virtual electrode portion 14 is not provided. Is provided. The anti-blooming electrode 16 is provided to absorb excess carriers, but may be formed by the same process using the same impurity-doped polysilicon as the transfer electrode 3.

【0380】このように構成された撮像部において、本
発明にしたがって、アンチブルーミング電極16の領域
を除く転送電極3および仮想電極部14(領域12およ
び13)の領域でのシリコン層11とSiO2 膜2との
界面に、上述したような界面準位低減処理が選択的に施
されている。この処理領域17は図6では理解容易のた
めに斜線で示されている。なお、この処理領域17は転
送電極3下のみであってもよい。
According to the present invention, the silicon layer 11 and the SiO 2 in the transfer electrode 3 and the virtual electrode 14 (regions 12 and 13) except for the region of the anti-blooming electrode 16 in the image pickup unit thus configured. The interface state reduction processing as described above is selectively applied to the interface with the film 2. In FIG. 6, the processing area 17 is indicated by oblique lines for easy understanding. Note that the processing region 17 may be provided only below the transfer electrode 3.

【0390】図8につき、このヴァーチャルフェイズC
CDの動作をする。先ず、撮像時(光照射時)には、転
送電極3にはクロックパルス(Vcl)を与えず、その
直下のシリコン表面電位を“L”レベルに固定してお
く。
Referring to FIG. 8, this virtual phase C
Perform CD operation. First, at the time of imaging (at the time of light irradiation), no clock pulse (Vcl) is applied to the transfer electrode 3, and the silicon surface potential immediately below the transfer electrode 3 is fixed at the “L” level.

【0400】今、シリコン層11中を多数キャリアとし
ての電子を矢印18方向へ転送する場合を考えると、撮
像時に仮想電極部13の位置に存在する電子[−]は、
クロックパルス(Vabg)によりアンチブルーミング
電極16下の表面電位がハイレベル−ロウレベル間で交
互に切換えられる際、その一部が矢印19で示す如くに
ハイレベルに捕獲される。そして、次にロウレベルに切
換わった時に、光照射で生じたホール[+]と再結合せ
しめられて消滅する。これによって過剰の電子がアンチ
ブルーミング電極16下にて消滅(吸収)せしめられ、
過剰キャリアによる弊害(特に撮像管におけるハレーシ
ョン)を防止することができる。
Now, considering the case where electrons serving as majority carriers are transferred in the silicon layer 11 in the direction of the arrow 18, the electron [−] existing at the position of the virtual electrode portion 13 at the time of imaging is
When the surface potential under the anti-blooming electrode 16 is alternately switched between a high level and a low level by a clock pulse (Vabg), a part thereof is captured at a high level as indicated by an arrow 19. Then, at the next switching to the low level, the holes are recombined with holes [+] generated by light irradiation and disappear. This causes excess electrons to disappear (absorb) under the anti-blooming electrode 16, and
The adverse effects (particularly halation in the image pickup tube) due to the excess carriers can be prevented.

【0410】次に、キャリア転送時は、アンチブルーミ
ング電極16下の表面電位を破線20でしめすレベルに
固定し、かつ転送電極3にはハイレベル“H”とロウレ
ベル“L”とを交互に切換えるクロック電圧(Vcl)
を印加すると、キャリアとしての電子は破線21で示す
ように転送電極3下へ転送され(“H”レベル時)、次
の“L”レベル時に更に図面左方向へ転送される。な
お、転送電極3下の表面電位がステップ状となっている
ことが重要であるが、これは表面の不純物濃度を異なら
せることによって実現できる。
Next, at the time of carrier transfer, the surface potential under the anti-blooming electrode 16 is fixed to the level shown by the broken line 20, and the transfer electrode 3 alternately switches between high level "H" and low level "L". Clock voltage (Vcl)
Is applied, the electrons as carriers are transferred below the transfer electrode 3 as shown by the broken line 21 (at the “H” level), and further transferred to the left in the drawing at the next “L” level. It is important that the surface potential under the transfer electrode 3 has a step shape, which can be realized by making the surface impurity concentration different.

【0420】上記したようにして、撮像部においては、
撮像とキャリアの転送とを行うが、特に転送電極3およ
び仮想電極部14におけるSi−SiO2 の界面準位が
予め低減されているので、光の非照射時(或いはキャリ
ア転送時)にキャリアが界面準位を通してリークする暗
電流が大幅に減少する。したがって、たとえば被写体の
像に忠実に対応した信号を良好に取り出すことができ
る。
As described above, in the imaging section,
Imaging and carrier transfer are performed. In particular, since the interface state of Si—SiO 2 in the transfer electrode 3 and the virtual electrode portion 14 is reduced in advance, carriers are not emitted (or at the time of carrier transfer) during light irradiation. The dark current leaking through the interface state is greatly reduced. Therefore, for example, a signal faithfully corresponding to the image of the subject can be satisfactorily extracted.

【0430】なお、上記した蓄積部11(図5)は、図
9に示すような構造からなっていてもよい。すなわち、
図7に示す撮像部と比べて、アンチブルーミング電極1
6を設けないこと以外は同一である。
Note that the above-described storage unit 11 (FIG. 5) may have a structure as shown in FIG. That is,
Compared to the imaging unit shown in FIG.
6 is the same except that 6 is not provided.

【0440】以上、本発明を例示したが、上述の実施例
は本発明の技術的思想に基いて更に変形が可能である。
Although the present invention has been illustrated, the above-described embodiment can be further modified based on the technical idea of the present invention.

【0450】上述した界面準位の低減処理は、CCDに
おいて暗電流が問題となる領域には少なくとも施す必要
がある。ただし、適用するCCDの種類によっては、全
面に同処理を施すことができる。上述した各層、各膜の
材質も変更してよく、半導体の導電型、キャリアの極性
も変換してよい。また、上述の例では、単相式のCCD
について主として述べたが、本発明は2相式、3相式等
の他の駆動方式や、埋込み型以外の表面チャネル型にも
勿論適用可能である。
The above-described process of reducing the interface state needs to be performed at least in a region where dark current is a problem in the CCD. However, the same process can be performed on the entire surface depending on the type of CCD to be applied. The material of each layer and each film described above may be changed, and the conductivity type of the semiconductor and the polarity of the carrier may be changed. In the above example, a single-phase CCD
However, the present invention can of course be applied to other driving systems such as a two-phase system, a three-phase system, and a surface channel type other than the embedded type.

【0460】[0460]

【発明の効果】以上説明したように、本発明によれば、
シリコン基板とSiO2 膜との界面においてダングリン
グボンドと水素イオンとを結合させることにより界面準
位を低減し、それにより暗電流を大幅に減少させるよう
にしたので、撮像画像におけるコントラストや色調の劣
化を防止し、高画質を得ることができる。
As described above, according to the present invention,
At the interface between the silicon substrate and the SiO2 film, the dangling bonds and hydrogen ions are bonded to reduce the interface state, thereby significantly reducing the dark current. , And high image quality can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例によるCCDの製造プロセス
を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a CCD according to an embodiment of the present invention.

【図2】別の実施例によるCCDの製造プロセスを示す
断面図である。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of a CCD according to another embodiment.

【図3】本発明の実施例によるCCDの製造プロセスを
示す断面図である。
FIG. 3 is a cross-sectional view illustrating a manufacturing process of the CCD according to the embodiment of the present invention.

【図4】他の実施例によるCCDの製造プロセスを示す
断面図である。
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a CCD according to another embodiment.

【図5】実施例によるCCD撮像デバイスのレイアウト
を示す略平面図である。
FIG. 5 is a schematic plan view showing a layout of a CCD imaging device according to an embodiment.

【図6】実施例におけるCCDデバイスの撮像部の要部
を示す平面図である。
FIG. 6 is a plan view showing a main part of an imaging unit of the CCD device in the embodiment.

【図7】図6のIX−IX線についての断面図である。FIG. 7 is a sectional view taken along line IX-IX of FIG. 6;

【図8】実施例におけるCCDデバイスの撮像部の動作
を説明するための図である。
FIG. 8 is a diagram for explaining the operation of the imaging unit of the CCD device in the embodiment.

【図9】実施例におけるCCDデバイスの蓄積部の要部
を示す断面図である。
FIG. 9 is a cross-sectional view illustrating a main part of a storage unit of the CCD device according to the embodiment.

【符号の説明】[Explanation of symbols]

1、10 シリコン基板 2 SiO2 膜 3 ポリシリコン層(転送電極) 4 プラズマナイトライド膜 6 水素イオン 12 P- 型半導体領域 13 P型半導体領域 14 仮想電極部 16 アンチブルーミング電極 17 界面準位低減処理領域 30 撮像部 31 蓄積部1,10 silicon substrate 2 SiO 2 film 3 polysilicon layer (transfer electrode) 4 plasma nitride film 6 hydrogen ions 12 P - -type semiconductor region 13 P-type semiconductor region 14 the virtual electrode portion 16 anti-blooming electrode 17 interface level reduction process Area 30 Imaging unit 31 Storage unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコンでなる半導体基板と、 前記半導体基板の一主面上に形成された絶縁層と、 前記絶縁層上に互いに間隔をおいて配置された複数の転
送電極と、 前記半導体基板の前記主面近傍の領域に前記絶縁層を介
して選択的に高濃度で組み込まれ、前記半導体基板と前
記絶縁層との間の界面部に位置するダングリングボンド
と結合している水素イオンと、 を有し、前記水素イオンと前記ダングリングボンドとの
結合により前記半導体基板と前記絶縁層との間の界面部
における界面準位が低減されており、それにより暗電流
を減少させてなる電荷結合型半導体装置。
A semiconductor substrate made of silicon; an insulating layer formed on one main surface of the semiconductor substrate; a plurality of transfer electrodes arranged on the insulating layer at a distance from each other; Hydrogen ions that are selectively incorporated at a high concentration in a region near the main surface via the insulating layer and are bonded to dangling bonds located at an interface between the semiconductor substrate and the insulating layer. Wherein the interface state at the interface between the semiconductor substrate and the insulating layer is reduced by the bonding of the hydrogen ions and the dangling bonds, thereby reducing the dark current. Combined semiconductor device.
【請求項2】 シリコン基板の一主面上に絶縁層を形成
する工程と、 不活性ガスイオンおよび水素イオンを含むプラズマイオ
ン中にて高周波電力を印加することにより前記水素イオ
ンを前記シリコン基板と前記絶縁層との間の界面部に侵
入させ、前記界面部での再結合準位に結合させて前記界
面部の界面準位を低減する工程と、 前記絶縁層上に互いに間隔をおいて複数の転送電極を形
成する工程とを有する電荷結合型半導体装置の製造方
法。
2. A step of forming an insulating layer on one main surface of a silicon substrate; and applying high-frequency power in plasma ions containing inert gas ions and hydrogen ions to convert the hydrogen ions into the silicon substrate. A step of invading an interface between the insulating layer and the semiconductor layer to reduce an interface state of the interface by coupling to a recombination level at the interface; Forming a charge transfer type semiconductor device.
JP9211286A 1997-07-22 1997-07-22 Method for manufacturing charge-coupled semiconductor device Expired - Lifetime JP3020147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9211286A JP3020147B2 (en) 1997-07-22 1997-07-22 Method for manufacturing charge-coupled semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9211286A JP3020147B2 (en) 1997-07-22 1997-07-22 Method for manufacturing charge-coupled semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60136509A Division JP2724702B2 (en) 1985-06-21 1985-06-21 Method for manufacturing charge-coupled semiconductor device

Publications (2)

Publication Number Publication Date
JPH10233497A true JPH10233497A (en) 1998-09-02
JP3020147B2 JP3020147B2 (en) 2000-03-15

Family

ID=16603426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9211286A Expired - Lifetime JP3020147B2 (en) 1997-07-22 1997-07-22 Method for manufacturing charge-coupled semiconductor device

Country Status (1)

Country Link
JP (1) JP3020147B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045449A (en) * 2000-12-11 2002-06-19 박종섭 A method for fabricating semiconductor device
KR100399952B1 (en) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 Method of image sensor for reducing dark current
JP2007165864A (en) * 2005-11-15 2007-06-28 Canon Inc Photoelectric converter, manufacturing method thereof, and imaging system
US7595213B2 (en) 2005-12-15 2009-09-29 Samsung Electronics Co., Ltd. Semiconductor devices, CMOS image sensors, and methods of manufacturing same
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045449A (en) * 2000-12-11 2002-06-19 박종섭 A method for fabricating semiconductor device
KR100399952B1 (en) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 Method of image sensor for reducing dark current
JP2007165864A (en) * 2005-11-15 2007-06-28 Canon Inc Photoelectric converter, manufacturing method thereof, and imaging system
US7595213B2 (en) 2005-12-15 2009-09-29 Samsung Electronics Co., Ltd. Semiconductor devices, CMOS image sensors, and methods of manufacturing same
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP3020147B2 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
US6815769B2 (en) Power semiconductor component, IGBT and field-effect transistor
JP2724702B2 (en) Method for manufacturing charge-coupled semiconductor device
US6955972B2 (en) Methods of fabricating integrated circuit devices having trench isolation structures
JPH0992841A (en) Manufacture of field-effect thin film transistor
KR100218849B1 (en) Manufacturing method of solid-state image pickup device
JPH09120965A (en) Manufacture of semiconductor device
JP2002164512A (en) Semiconductor device and its manufacturing method
JPH0567767A (en) Solid-state image pick-up device and manufacture thereof
JPH10233497A (en) Charge coupling type semiconductor device and its manufacture
JPS61294866A (en) Charge-coupled type semiconductor device
JP3502509B2 (en) Integrated circuit having CMOS structure and method of manufacturing the same
JP3057792B2 (en) Method for manufacturing thin film transistor
JP3921764B2 (en) Manufacturing method of semiconductor device
JPS6312162A (en) Semiconductor device and manufacture thereof
CN116504819B (en) Preparation method of groove type power semiconductor chip and chip
JP3383244B2 (en) Semiconductor transistor and method of manufacturing the same
US6274517B1 (en) Method of fabricating an improved spacer
KR0140632B1 (en) The fabrication method of charge coupled device
JPS62165363A (en) High dielectric strength power integrated circuit
JP3075799B2 (en) Method for manufacturing semiconductor device
KR0170513B1 (en) Mos transistor and its fabrication
KR0144113B1 (en) How to form inactive layer of SRAM
JPH02207536A (en) Semiconductor device
CN115719705A (en) High-mobility SiC MOSFET device and manufacturing method thereof
JPH06188412A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991207