JPH1023078A - 通信速度調整方法 - Google Patents

通信速度調整方法

Info

Publication number
JPH1023078A
JPH1023078A JP9074084A JP7408497A JPH1023078A JP H1023078 A JPH1023078 A JP H1023078A JP 9074084 A JP9074084 A JP 9074084A JP 7408497 A JP7408497 A JP 7408497A JP H1023078 A JPH1023078 A JP H1023078A
Authority
JP
Japan
Prior art keywords
data
storage units
destination
credit value
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9074084A
Other languages
English (en)
Inventor
Erik Kilk
エリック・キルク
Karen Van Der Veer
カレン・ヴァン・デル・ヴィーア
Leann M Macmillan
リーン・エム・マックミラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH1023078A publication Critical patent/JPH1023078A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/30Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/39Credit based

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】1つあるいはそれ以上の宛先バッファからの速
度調整パケットを用いたデータソースデータによる速度
調整情報の確実な判定を容易にする通信速度調整方法を
提供する。 【解決手段】 各データ宛先は多数の利用可能な記憶単
位(クレジット)を有し、その数は好適には最初に通信
の開始時に判定される。記憶単位は、データソースから
所望のデータ宛先の空いた記憶単位の数によって決まる
速度で受信される、対応するサイズのデータ単位を保持
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は広義にはデータ通信に関
し、より詳細にはデータソースから1つあるいはそれ以
上のデータの宛先に送信されるデータの速度を調整する
方法に関する。さらに詳細には、本発明は異なるデータ
ストリームを単一の速度調整通信リンクを介して最適に
速度調整する方法に関する。
【0002】
【従来の技術】従来の通信システムでは、送信側と受信
側の間で複数のタイプのデータのやりとりを用いること
が望ましい場合が多い。たとえば、最近のインクジェッ
トプリンタワークステーションでは、画像データとコマ
ンドデータの両方がホストコンピュータ(すなわちパー
ソナルコンピュータ)によってプリンタに送られ、プリ
ンタのコントローラによってコマンドの解釈と画像デー
タの印刷が行なわれる。かかるコマンドの解釈と画像デ
ータの印刷は通常ファームウエア制御によってバイト単
位で実行され、各タイプのデータが異なるメモリバッフ
ァに記憶されプリンタによって消費される。
【0003】しかし、多くのプリンタサブシステムはさ
まざまなホストプロセッサに接続され、またかかるホス
トプロセッサにはさまざまなプロトコルを用いるさまざ
まな入出力(I/O)ポートが用いられる(たとえば、
Hewlett-Packard Companyのインクジェットプリンタお
よびレーザージェットプリンタ製品の多くはMultipleLo
gical Channelsを用いている)ため、かかる複数装置の
通信に対してそれ1つだけで有効な方法を構築すること
は困難である。さらに、異なるタイプのデータが異なる
速度で消費されるため、1つのタイプのデータを第1の
速度で、他のタイプのデータを第2の速度で送信して通
信のデッドロックを防止することが望ましい場合があ
る。これは、異なるデータストリームを個別に速度調整
することによって行なうことが最も望ましく、従来これ
は実施困難であった。
【0004】特に、通信リンクの信頼性が低い場合に発
生する速度調整情報の損失に関係する問題がある。これ
が生じると1つあるいはそれ以上のプリンタメモリバッ
ファにおいて利用可能なスペースの判定が不正確にな
り、最適なプリンタ動作を実行できなくなり、さらには
通信のデッドロックにつながることもある。通信リンク
の信頼性を向上させるために階層ネットワークアーキテ
クチャが開発されたが、かかる方法では通常ホストプロ
セッサ内に専用ハードウエアが必要になり、またかなり
のメモリおよびソフトウエアあるいはコードが使用され
てきた。さらに、従来の対策の多くは双方向のIOハー
ドウエアサポートを必要とするものであり、この構成は
好適ではあっても常に利用可能なものではなかった。
【0005】
【発明が解決しようとする課題および課題を解決するた
めの手段】本発明はパーソナルコンピュータ等のデータ
ソースからプリンタのコマンドおよび画像チャンネル等
の1つあるいはそれ以上のバッファリングされたデータ
宛先に送信されるデータストリームの速度を調整する方
法に関する。各データ宛先は多数の利用可能な記憶単位
(すなわち、クレジット)を有し、その数は好適には最
初に通信の開始時に判定される。記憶単位は、データソ
ースから所望のデータ宛先の空いた記憶単位の数によっ
て決まる速度で受信される、対応するサイズのデータ単
位を保持する。
【0006】データ宛先はデータを消費し、それによっ
て記憶単位を空にしてさらにデータを受信できるように
構成され、各データ宛先のデータ通信の速度調整におい
ては、(1)データの宛先の初期クレジット値を同定
し、(2)この初期クレジット値をそのデータ宛先で記
憶単位が空になるたびにインクリメントしてかかるデー
タ宛先における現在のクレジット値を同定し、(3)当
該データ宛先にデータ単位を送信し、このデータ宛先に
送信されるデータ単位の数によって対応する送信カウン
ト値が提供され、(4)この特定のデータ宛先の初期ク
レジット値と現在のクレジット値の差を判定することに
よって当該データ宛先の利用可能な記憶単位の判定数を
選択的に更新してそのデータ宛先において初期クレジッ
ト値の同定後に空になった記憶単位の数を同定し、当該
データ宛先における前回判定された利用可能な記憶単位
の数とそのデータ宛先において空になった記憶単位の数
の和を判定してそのデータ宛先の利用可能な記憶単位の
更新された判定数を求め、(5)対応する送信カウント
値と前回判定された当該データ宛先において利用可能な
記憶単位の数の差を判定することによって当該データ宛
先の利用可能な記憶単位の判定数を選択的に更新してそ
のデータ宛先の利用可能な記憶単位の更新された判定数
を得る。このデータ宛先の初期クレジット値は、この速
度調整動作の完了後そのデータ宛先について判定された
現在のクレジット値にリセットされる。
【0007】速度調整は通常定期的に実行され、速度調
整情報がデータ宛先からデータソースに送信され、デー
タチャンネル上でのそのデータソースからそのデータ宛
先へのデータの速度調整に用いられる。複数のデータチ
ャンネルの速度調整情報を単一の通信リンクを介して送
出することができ、この通信リンクは、第1のデータ集
合を送信すべき場所を同定する所定のヘッダ情報(たと
えば速度調整情報)を第1のデータ集合に付加して第1
のパケットを生成し、第2のデータ集合を送信すべき場
所を同定する所定のヘッダ情報を第2のデータ集合に付
加して第2のパケットを生成し、第1および第2のパケ
ットを連結して複数パケットデータストリームを生成
し、このデータストリームを単一の通信リンク上で通信
し、第1および第2のパケットからヘッダ情報を除去
し、前記の場所同定ヘッダ情報に基づいて第1および第
2のパケットを経路指定することによって構成される。
【0008】本発明の上記の目的および利点またその他
の目的および利点は図面および以下の実施例の詳細な説
明からより明確になるであろう。
【0009】
【発明の実施例】図1の10には通信システムをブロッ
ク図の形式で示し、このシステムはデータ生成装置12
とデータ消費装置14を含む。当業者には、図1の矢印
の方向は、コマンド、画像データ、速度調整情報のいず
れの形態であるかを問わず通信フローの方向を示すこと
が理解されよう。
【0010】当業者には、データ生成装置12はPC
(あるいはファイルサーバ)あるいは他の任意のデータ
生成装置とすることができることが理解されよう。同様
に、データ消費装置14はプリンタ、スキャナ、ファク
シミリ機あるいは他の任意のデータ消費装置とすること
ができる。本明細書では、データ生成装置12はPCと
して、データ消費装置14はインクジェットプリンタと
して説明および図示する。また、以下の説明で生成装置
として生成装置12に、また消費装置として消費装置1
4に言及するとき、これは限定的な意味ではなく説明の
ために他ならないことに注意しなければならない。した
がって、生成装置12は通常消費装置でもあり、また消
費装置14は通常生成装置でもあることは明らかであ
る。データ消費装置14はたとえばデータ生成装置12
が受信および消費する速度調整情報を生成する。したが
って、通信とは双方向の道路であることは明らかである
が、ほとんど一方通行に見える場合もある。
【0011】図1から、データ生成装置12は通常画像
バッファ16を生成および記憶することのできるメモリ
およびプロセッサと、コマンドプロトコルバッファ18
と、自己状態バッファ20と、装置IDバッファ22
と、速度調整バッファ24とを有することがわかる。デ
ータ生成装置はまたデータ消費装置との一方向あるいは
双方向の通信の確立および維持に用いられるハードウエ
ア、ソフトウエアあるいはファームウエアを有し、かか
るハードウエア、ソフトウエアあるいはファームウエア
をここでは通信リンク26と総称する。同様に、データ
消費装置14は画像バッファ28を生成および記憶する
ことのできるメモリおよびプロセッサと、コマンドプロ
トコルバッファ30と、自己状態バッファ32と、装置
IDバッファ34と、速度調整バッファ36とを有す
る。リンクハードウエア、ソフトウエアあるいはファー
ムウエア26、38は本発明の主たる対象である。ま
た、データ消費装置には通信リンク38と総称するハー
ドウエア、ソフトウエアあるいはファームウエアが採用
される。本発明の精神と範囲において、通信リンク2
6、38はハードウエア、ソフトウエア、ファームウエ
アあるいはその任意の組み合わせで実施することができ
ることは明らかである。
【0012】ここで通信リンクに注目すると、データ消
費装置14は通信リンク38によって実行されるパケッ
ト化プロトコルにしたがってデータ生成装置12に送信
されるデータ(たとえば速度調整情報)をパケット化す
ることがわかる。図2にはパケット化プロトコルの一実
施例を示す。通常、データ生成装置12は同じパケット
化プロトコルにしたがってデータ消費装置14に送信さ
れるデータをパケット化するが、データ生成装置のパケ
ット化プロトコルは通信リンク26によって実行され
る。
【0013】図2に示すように、各パケットの最初のバ
イトは8ビットの開始バイト(たとえば“$”のASC
IIコード)である。各パケットの2番目のバイトは8
ビットのチャンネル識別子すなわちチャンネルIDバイ
トであり、そのパケットを送るべきデータ背清掃値12
内の宛先チャンネルを同定する。本実施例では、すべて
の速度調整情報が1つのチャンネル(たとえばチャンネ
ルn)に送られ、そこで以下に詳細に説明するように速
度調整情報の適切な分配が行なわれる。各パケットの3
番目および4番目のバイトはパケットサイズフィールド
であり、 残りデータバイト数を規定してパケット終点
の推定を可能とする。最後に、各パケットの5番目およ
びそれ以降のバイトはデータであり、これにはたとえば
速度調整情報が含まれる場合がある。
【0014】上述したサイズフィールドにおいては最大
で64kバイト(k=210)の長さのデータの使用が可
能であるが、本発明の実施例では速度調整情報の長さは
12バイトでしかない。図3に示すように、かかる速度
調整情報には速度調整すべきデータチャンネル(すなわ
ちデータ消費装置のデータ宛先)を同定する8ビットの
データチャンネルフィールド、指定されたチャンネルの
バッファ内の空きバッファスペース(f)の単位カウン
ト値(たとえばバイトカウント値)を示す32ビットの
現行クレジットフィールド、および空バッファスペース
の更新に用いられる現在クレジット値(pcv)を同定
する32ビットの循環クレジットフィールドが含まれる
(現行クレジットフィールドはそのチャンネルのバッフ
ァへのデータパイプラインが空いている起動時の空バッ
ファスペースカウント値の判定においてのみ正確であ
る)。
【0015】循環クレジットフィールドは速度調整パケ
ットが最後にフォーマッティングされてから空になった
記憶単位(たとえばバイト)の数に対応する数だけ進め
られたクレジット値を有する。循環クレジット値は通常
所定の最大値を越えると0に循環するように構成され
る。しかし、この循環によって前の循環クレジット値と
その後の循環クレジット値の差の判定が不可能になるこ
とはない。
【0016】本発明によれば、パケットはデータ生成装
置12からのデータを送るべきデータ宛先を含む1つあ
るいはそれ以上のソースから出る。さらに、パケットは
データ消費装置14の消費するデータのデータソースを
含む1つあるいはそれ以上の場所に送ることができる。
しかし、図2に示すように、速度調整情報を多重化し、
パケット化し、連結して1つの通信ストリームを形成す
ることができる。
【0017】当業者には、上述した通信ストリームは任
意のソフトウエア通信プロトコルを用いて任意のハード
ウエア通信リンクを介してデータ消費装置14からデー
タ生成装置12に送信することができることは明らかで
あろう。つまり、この通信システムは、この多重化およ
びパケット化された速度調整情報がビットシリアルに通
信されるか(たとえば、単一のビットシリアル通信リン
ク上で通信されるか)、複数ビットパラレル通信リンク
上で通信されるか、あるいは単に任意のビット幅のバス
上で通信されるかにかかわりなく動作する
【0018】次に図4には通信装置40を示す。この装
置は第1の場所でパケット化された速度調整情報を多重
化し、第2の場所でかかるパケット化された速度調整情
報の多重化を解除するのに使用するように構成されてい
る。好適には、装置40は1つあるいはそれ以上のソー
ス44、46、48からのチャンネル情報を含むパケッ
ト(図4に方向を示したフロー線によって示す)を連結
するマルチプレクサ42を有する。送信器50がこの連
結されたパケット化速度調整情報を単一の通信リンク5
2を介して受信器に通信する。ソース44、46、4
8、マルチプレクサ42および送信器50は集合的にデ
ータ消費装置14と同様の速度調整情報発信装置をなす
ものとみなすことができる。各ソースは実際にはデータ
消費装置のバッファデータの宛先である。
【0019】また、装置40は好適には単一の通信リン
ク52から連結されたパケット化速度調整情報を受け取
るための全体を54で示す受信器を含むデータ生成装置
12と同様の速度調整情報受信器、および各パケットの
チャンネル情報を復号し、除去し、各パケットをチャン
ネル情報に対応する1つあるいはそれ以上のバッファ5
8、60、62に記憶することによってパケット化速度
調整情報のアンパッキングと経路指定を制御する状態機
械56を有する。リングバッファ58、60、62等の
バッファは物理的構造ではなくむしろ論理的構造である
データ路であるチャンネル64、66、68に対応する
ことが理解されよう。これらのチャンネルは速度調整情
報を搬送することもあり、またデータ消費装置からの他
のデータすなわち情報を搬送することもある。さらに、
PC等の通常のデータ生成装置は単一のチャンネル(た
とえばチャンネルn)を用いてそのさまざまなデータチ
ャンネルの速度調整を行なうための速度調整情報を受信
することは明らかである。その後、かかる速度調整情報
が適当に経路指定されて各データチャンネルの適当な速
度調整が行なわれる。
【0020】装置40は好適にはさらに状態機械56お
よびバッファ58、60、62に動作的に接続されてパ
ケットをメモリに書き込む直接メモリアクセス(DM
A)コントローラ70を有する。当業者には、本発明の
精神と範囲から逸脱することなく、任意のメモリ記憶法
を使用可能であることは明らかであろう。
【0021】パケット化速度調整情報が図2に示すよう
にパケット長の標識を含むヘッダを有する場合、装置4
0はさらに状態機械56に動作的に結合されてこの長さ
標識を記憶する第1のハードウエアレジスタ72(“サ
イズ”)を含む。パケットが1つあるいはそれ以上のエ
ンティティを含む場合、装置40はさらに第1のハード
ウエアレジスタ72に動作的に結合されて各パケットに
含まれるエンティティの数がバッファ58、60、62
のうちの対応する1つに記憶されるときこれを示すカウ
ンタ74を含む。パケット化速度調整情報が宛先チャン
ネル識別子を含む場合、装置40はさらに状態機械56
と動作的に結合されチャンネル識別子を記憶する第2の
ハードウエアレジスタ76を含む。最後に、パケット化
速度調整情報がパケット始点(SOP)識別子を含む場
合、装置40はさらに状態機械56に動作的に結合され
受信した連結パケット化速度調整情報を所定のSOP識
別子と比較し、レジスタ72、76を制御する第3のハ
ードウエアレジスタ78を含む。
【0022】速度調整パケットがシリアルポート80や
パラレルポート82等の2つあるいはそれ以上の入出力
(IO)ポートの1つを介して第2の場所に到達する可
能性のある本発明の装置のある種の実施態様において
は、装置40はさらにこれらのIOポートの1つからの
速度調整情報の経路を選択するIOマルチプレクサ(I
O MUX)あるいはセレクタ84を含むものとするこ
とができる。
【0023】図5は、本発明の通信速度調整方法の一実
施例におけるデータソースの動作を示すフローチャート
である。このフローチャートは矢印で上から下へ、また
左から右への制御フローを示しており、動作ブロックを
矩形で判断ブロックを菱形で表わしている。動作ブロッ
ク中の左を指す矢印は変数への値の割り当てを示す。
【0024】速度調整すべき各データチャンネルは個別
にこのフローチャートにしたがうものであり、かかるデ
ータチャンネルは図3に示す速度調整情報中で同定され
ている。さらに、パケットは、データチャンネル、現行
クレジットおよび循環クレジットが以下に説明するよう
にデータソースに送られ使用される限り、必ずしも上述
した通信プロトコルにしたがって受信される必要はな
い。
【0025】本実施例の通信速度調整方法は200にお
ける最初の速度調整パケットの受信から始まる。かかる
パケットは速度調整情報が供給されるデータチャンネル
を指定するデータチャンネルフィールドと、この指定さ
れたデータチャンネル中のデータの受信に利用可能な記
憶単位(バイト)の数の初期カウント値を示す現行クレ
ジットフィールドと、通常、指定されたチャンネル中の
記憶単位が利用可能になるとデータ消費装置によって進
められるポインタ値を含む循環クレジットフィールドと
を有する。あるチャンネルに対する最初の速度調整パケ
ットが受信されると、202でそのチャンネルの空バッ
ファスペース(すなわち利用可能な記憶単位の数)が同
定され、この空バッファスペースは(f)最初はその最
初の速度調整パケットの現行クレジットフィールドに規
定される。204において初期クレジット値(bcv)
が同様に同定される。この初期クレジット値は最初の速
度調整パケットの循環クレジットフィールドに規定され
る。その後、速度調整動作と送信動作が繰り返し重複的
に(時間的に交互に)発生する。各動作はフローチャー
トの別々の、ただし関係付けられたブランチによって表
わされる。
【0026】速度調整動作は206における後続の速度
調整パケットの受信から始まる。当業者にはかかる後続
の速度調整パケットは所定の速度で周期的に受信される
場合もあり、また設計によってあるいは通信リンクの信
頼性が低いためにそれより多少不規則に受信される場合
もあることは明らかであろう。いずれも場合にも、デー
タ送信動作は指定されたデータ宛先バッファに利用可能
なバッファスペースがあると判定される限り(すなわち
f>0である限り)継続する。
【0027】後続の速度調整パケットが受信されると、
208において現在のクレジット値(pcv)が同定さ
れる。この現在のクレジット値はその速度調整パケット
の循環クレジットフィールドに規定される。初期クレジ
ット値(bcv)と現在のクレジット値(pcv)が同
定されると、この初期クレジット値の同定後に指定され
たチャンネルのバッファ内で空になった記憶単位の数を
正確に判定することができる。前述したように、循環ク
レジットは各記憶単位が空になるたびに増える。このよ
うに空になったバッファスペース(fd)が、210に
おいて初期クレジット値と現在のクレジット値の差を判
定することによって規定される(fd←pcv − b
cv)。空バッファスペース値(f)は、212におい
て前回判定された空バッファスペースと今回空になった
バッファスペースの和を判定することによって更新され
る(f←f + fd)。次に214において、現在の
クレジット値が次の速度調整動作に用いるべき初期クレ
ジット値として記憶される(bcv←pcv)。
【0028】これに対応して送信動作がデータ生成装置
によって実行される。送信すべきデータが存在し、空バ
ッファスペースが残っている場合にのみ指定されたチャ
ンネルのバッファ(データの宛先)へのデータの送信が
行なわれる。したがって、図示する送信動作は216に
おいて指定されたチャンネルバッファに送信可能なデー
タ単位の数(ua)を同定することから始まり、218
において指定されたチャンネルバッファへの送信を許可
されるデータ単位の数(up)が判定される。当業者に
は、送信されるデータ単位の数は送信可能なデータ単位
の数(ua)と空記憶単位の数(f)のうちの小さい方
であることは明らかであろう。これは、式up←MIN
(f, ua)によって表わされる。次に、220でデ
ータが指定されたチャンネルバッファに送信され、22
2において空バッファスペース値(f)が送信されたデ
ータ単位の受信を反映するように更新される(f←f
−up)。したがって、空バッファスペース値は速度調
整動作と送信動作の両方によって更新されることがわか
る。
【0029】この速度調整更新によって(単にデータ宛
先から受信される新規空スペースの識別子によってでは
なく)記録されたバッファスペースの変更に基づいて空
バッファスペースが判定されるため、空バッファスペー
スの正確な計算が可能である。さらに、上述した通信速
度調整方法は各データチャンネルに対して実行され、こ
こに説明した通信リンクプロトコルにしたがって重複的
に(時間的に交互に)発生する。したがって、各データ
チャンネルは独立的に速度調整され、データチャンネル
バッファの1つ(全てではない)が一杯になることによ
って通信が停止する可能性が低減される。
【0030】したがって、データソースから1つあるい
はそれ以上のデータ宛先に送信されるデータストリーム
の速度を調整する、ここに提案する方法においては、
(1)データ宛先の初期クレジット値が同定され、
(2)そのデータ宛先において各記憶単位が空になるた
びにこの初期クレジット値がインクリメントされてかか
るデータ宛先の現在のクレジット値が同定され、(3)
当該データ宛先にデータ単位が送信され、データ宛先に
送信されるデータ単位の数によって対応する送信カウン
ト値が与えられ、そのデータ宛先へのデータ単位の送信
はそのデータ宛先の判定された利用可能な記憶単位数以
下に限定され、(4)この指定されたデータ宛先の初期
クレジット値と現在のクレジット値の差を判定すること
によって当該データ宛先の利用可能な記憶単位の判定数
が選択的に更新されてその初期クレジット値の同定後に
そのデータ宛先において空になった記憶単位の数が同定
され、当該データ宛先における前回判定された利用可能
な記憶単位の数とそのデータ宛先において空になった記
憶単位の数の差が判定されてそのデータ宛先の利用可能
な記憶単位の更新された判定数が得られ、(5)対応す
る送信カウント値と当該データ宛先における前回判定さ
れた利用可能な記憶単位の数の差を判定することによっ
て当該データ宛先の利用可能なデータ単位の判定数が選
択的に更新され、そのデータ宛先の利用可能な記憶単位
の更新された判定数が得られる。
【0031】最後に、図6にはこの送信動作(速度調整
情報を送信中であるかデータを送信中であるかを問わな
い)を、上に述べた装置40の動作態様を示すフローチ
ャートを用いてさらに説明する。図示するように、ここ
に提案する送信動作は2つのソースからのデータ(画像
データ、コマンドデータ、速度調整情報その他)を単一
の通信リンク上に多重化し、このデータの多重化を解除
し2つのデータ宛先に記憶することができる。好適に
は、この方法では、1)100において、第1のデータ
集合に、この第1のデータ集合の第1の宛先を同定する
所定のヘッダ情報を付加して第1のデータパケットを生
成し、2)102において、第2のデータ集合に、この
第2のデータ集合の第2の宛先を同定する所定のヘッダ
情報を付加して第2のデータパケットを生成し、3)1
04において、この第1および第2のデータパケットを
連結して複数パケットデータストリームを生成し、4)
106において、このデータストリームを単一のデータ
リンクを介して2つのデータ宛先に通信し、5)108
の5a)108aにおいて、このデータストリーム中の
第1および第2のデータパケットのヘッダ情報を除去
し、5b)108bにおいて、宛先同定ヘッダ情報に基
づいて第1および第2のデータパケットを2つのデータ
宛先のうち適当な方に経路指定して第1および第2のデ
ータパケットを記憶する。
【0032】好適には、また図2から最もよくわかるよ
うに、このヘッダ情報はさらに第1および第2のパケッ
トのそれぞれの長さ識別子を含む。また、好適には、こ
れらの長さ識別子はデータ単位カウント値であり、さら
に、前記の長さ識別子のそれぞれが記憶され、第1およ
び第2のパケットのそれぞれが記憶のために経路指定さ
れるときこれを示すのに用いられる。また、好適には、
ヘッダ情報はさらに所定のパケット始点標識を含む。た
だし、本発明の精神と範囲から逸脱することなくパケッ
ト始点を示す他の方法を考案することができることは明
らかである。
【0033】好適には、本発明の方法ではさらに、6)
110において、宛先同定ヘッダ情報を復号して前記の
2つのデータ宛先のうちの第1および第2の宛先が選択
される。図4を参照して上に述べたように、記憶のため
の経路指定のサブステップ5b(図6の108bに示
す)はDAMコントローラ70等を用いた直接記憶アク
セスによって実行することが好適である。
【0034】例外処理はさまざまな態様で実行すること
ができる。本発明の実施例のプリンタサブシステムで
は、宛先はデータあるいはパケットフレーミングの損失
を検出すると、このプロトコルをさまざまなソースとコ
ンパチブルにする2つの異なる動作を実行する。まず、
宛先はソースに対して、データあるいはフレーム同期の
損失が生じたことを示す自己状態を送る。また、その宛
先は数秒間タイムアウトし、その後パケット始点バイト
の探索を再開する。したがって、そのソースは宛先の自
己状態をポーリングするかどうかにかかわらず、宛先へ
のデータの送信を続けることができ、データあるいは同
期の損失は不明あるいは不良ページとして簡単に検出さ
れる。これよって、この送信動作は一方向であるか双方
向であるかにかかわらずほとんどあらゆるドライバソフ
トウエアおよびあらゆるIOポートハードウエアあるい
はソフトウエアプロトコルとともに動作することができ
る。
【0035】ここに提案する速度調整方法はさらに、シ
ステムの自動的変換を可能にすることによって、速度調
整情報の受信が不可能な(あるいは受信するように意図
されていない)データ生成装置に接続して使用するよう
に適応可能である。速度調整情報がデータ生成装置12
によって無視される場合、データ消費装置14のBUS
Yライン(図示せず)をハイ・レベル(活動状態)に維
持することによって、速度調整はIEEE−1284に
適合して、あるいはECPのデータホールドオフにした
がって発生する。
【0036】以上、本発明を上記の実施例を参照して図
示および説明したが、当業者には特許請求の範囲に定め
る本発明の精神および範囲から逸脱することなくその形
態および細部に変更が可能であることは明らかであろ
う。
【0037】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
【0038】(実施態様1)データソースから通信開始
時における利用可能な記憶単位のある判定数を有する指
定されたバッファリングされたデータ宛先に送信される
データ単位のストリームを速度調整する方法であって、
かかるデータ宛先はデータを消費し、それによって記憶
単位を空にしてさらにデータ単位を受信できるように構
成され、初期クレジット値を同定するステップ(20
4、214)と、前記の初期クレジット値を各記憶単位
が空になるたびにインクリメントして現在のクレジット
値を同定するステップ(208)と、前記のデータ宛先
にデータ単位を送信するステップ(220)であって、
送信されるデータ単位の数から送信カウント値が得ら
れ、データ単位の送信は前記の利用可能な記憶単位の判
定数以下の送信カウント値に制限されるステップと、前
記の初期クレジット値と前記の現在のクレジット値の差
を判定することによって前記の利用可能な記憶単位の判
定数を選択的に更新して前記の初期クレジット値が最後
に同定された後空になった記憶単位の数を同定し、前回
判定された利用可能な記憶単位の数と前記の空になった
記憶単位の数との和を判定して利用可能な記憶単位の更
新された判定数を求めるステップ(210、212)
と、前記の送信カウント値と前記の前回判定された利用
可能な記憶単位の数の差を判定することによって前記の
利用可能な記憶単位の判定数を選択的に更新して利用可
能な記憶単位の更新された判定数を得るステップ(22
2)とを有することを特徴とする方法。
【0039】(実施態様2)実施態様1に記載の方法で
あって、さらに前記の同定、インクリメント、送信およ
び更新ステップを選択的に反復することを特徴とする方
法。
【0040】(実施態様3)実施態様2に記載の方法で
あって、前記の初期クレジット値は前回のインクリメン
トステップの現在クレジット値であることを特徴とする
方法。
【0041】(実施態様4)実施態様2に記載の方法で
あって、さらに前記のデータ宛先から前記のデータソー
スに速度調整情報を周期的に送信する(106)ことを
特徴とする方法。
【0042】(実施態様5)実施態様4に記載の方法で
あって、前記の速度調整情報は前記の現在のクレジット
値を含み、前記の現在のクレジット値は前記の指定され
たデータ宛先において各記憶単位が空になるたびに循環
クレジットフィールドをインクリメントすることによっ
て判定されることを特徴とする方法。
【0043】(実施態様6)実施態様4に記載の方法で
あって、前記のデータソースが速度調整情報を受信する
たびに前記の同定、インクリメントおよび更新ステップ
を反復することを特徴とする方法。
【0044】(実施態様7)実施態様1に記載の方法で
あって、前記の送信ステップにおいてさらに、送信可能
なデータ単位の数を同定し(216)、送信を許可され
るデータ単位の数を同定し(218)、送信されるデー
タ単位の数は前記の送信可能なデータ単位の数と前記の
送信を許可されるデータ単位の数のうちの小さい方であ
ることを特徴とする方法。
【0045】(実施態様8)データソースから1つある
いはそれ以上のバッファリングされたデータ宛先に送信
されるデータ単位のストリームを速度調整する方法であ
って、各データ宛先はかかるデータ宛先との通信開始時
に利用可能な記憶単位のある判定数を有し、かかるデー
タ宛先はデータを消費し、それによって記憶単位を空に
してさらにデータ単位を受信できるように構成され、各
データ宛先のデータ単位の速度調整を行なう前記の方法
は、データ宛先を指定するステップと、前記の指定され
たデータ宛先の初期クレジット値を同定するステップ
(204、214)と、前記の指定されたデータ宛先に
おいて各記憶単位が空になるたびに前記の初期クレジッ
ト値をインクリメントして前記の指定されたデータ宛先
の現在のクレジット値を同定するステップ(208)
と、前記の指定されたデータ宛先にデータ単位を送信す
るステップ(220)であって、前記の指定されたデー
タ宛先に送信されるデータ単位の数によって対応する送
信カウント値が得られ、前記の指定されたデータ宛先へ
のデータ単位の送信は前記の指定されたデータ宛先の判
定された利用可能な記憶単位数以下に制限されるステッ
プと、前記の指定されたデータ宛先の前記の初期クレジ
ット値と前記の現在のクレジット値との差を判定するこ
とによって前記の指定されたデータ宛先の利用可能な記
憶単位の前記の判定数を選択的に更新して、前記の選択
されたデータ宛先の前記の初期クレジット値が最後に同
定された後に前記の指定されたデータ宛先において空に
なった記憶単位の数を同定し、前記の指定されたデータ
宛先における前回判定された利用可能な記憶単位の数と
前記の空になった記憶単位の数の差を判定して前記の指
定されたデータ宛先の利用可能な記憶単位の更新された
判定数を同定するステップ(210、212)と、前記
の対応する送信カウント値と前記の指定されたデータ宛
先における前回判定された利用可能な記憶単位の数の差
を判定することによって前記の指定されたデータ宛先の
利用可能なデータ単位の前記の判定数を選択的に更新
し、前記の選択されたデータ宛先の利用可能な記憶単位
の更新された判定数を得るステップ(222)とを有す
ることを特徴とする方法。
【0046】(実施態様9)実施態様8に記載の方法で
あって、前記の指定されたデータ宛先の前記の初期クレ
ジット値は前記の指定されたデータ宛先の対応する前々
回のインクリメントステップの完了後の前記の指定され
たデータ宛先の現在のクレジット値として規定されるこ
とを特徴とする方法。
【0047】(実施態様10)実施態様8に記載の方法
であって、各データ宛先から前記のデータソースに速度
調整情報を周期的に送信する(106)ことを特徴とす
る方法。
【0048】(実施態様11)実施態様10に記載の方
法であって、前記の速度調整情報は前記の現在のクレジ
ット値を含み、各データ宛先の前記の現在のクレジット
値は前記の指定されたデータ宛先において各記憶単位が
空になるたびに循環クレジットフィールドをインクリメ
ントすることによって判定されることを特徴とする方
法。
【0049】(実施態様12)実施態様10に記載の方
法であって、前記のデータソースが前記の指定されたデ
ータ宛先に対する速度調整情報を受信するたびに前記の
同定、インクリメントおよび更新ステップを反復するこ
とを特徴とする方法。
【0050】(実施態様13)実施態様10に記載の方
法であって、速度調整情報は単一の通信リンクを介して
1つあるいはそれ以上のデータ宛先からデータソースに
送信され、前記の通信リンクは、第1の速度調整情報群
に、前記の第1の速度調整情報群を送信すべきデータソ
ースを同定する所定のヘッダ情報を付加して第1のパケ
ットを生成し(100)、第2の速度調整情報群に、前
記の第2の速度調整情報群を送信すべきデータソースを
同定する所定のヘッダ情報を付加して第2のパケットを
生成し(102)、前記の第1および第2のパケットを
連結して複数パケットデータストリームを生成し(10
4)、前記のストリームを単一の速度調整情報リンク上
で通信し(106)、前記の第1および第2の速度調整
情報パケットの前記のヘッダ情報を除去し(108)、
前記のデータソース同定ヘッダ情報に基づいて前記の第
1および第2の速度調整情報パケットを前記のデータソ
ースに経路指定することによって構成されることを特徴
とする方法。
【0051】(実施態様14)実施態様13に記載の方
法であって、前記のヘッダ情報はさらに速度調整情報の
長さの識別子を含むことを特徴とする方法。
【0052】(実施態様15)実施態様13に記載の方
法であって、前記のヘッダ情報はさらに所定のパケット
始点標識を含むことを特徴とする方法。
【0053】(実施態様16)実施態様13に記載の方
法であって、前記の速度調整情報は指定されたデータ宛
先の識別子を含むことを特徴とする方法。
【0054】(実施態様17)実施態様13に記載の方
法であって、前記の速度調整情報は前記の指定されたデ
ータ宛先の現在のクレジット値を含むことを特徴とする
方法。
【0055】(実施態様18)実施態様8に記載の方法
であって、前記の送信ステップにおいてさらに、送信可
能なデータ単位の数を同定し(216)、送信を許可さ
れるデータ単位の数を同定し(218)、送信されるデ
ータ単位の数は前記の送信可能なデータ単位の数と前記
の送信を許可されるデータ単位の数のうちの小さい方で
あることを特徴とする方法。
【0056】
【発明の効果】以上のように、本発明を用いると、デー
タソースから1以上のバッファリングされたデータ宛先
に送信されるデータストリームの速度を効率的に調整す
る方法が提供される。
【0057】したがって、本発明の通信速度調整方法
は、1つあるいはそれ以上の宛先バッファからの速度調
整パケットを用いたデータソースデータによる速度調整
情報の確実な判定を容易にすることによって、従来用い
られてきた速度調整方法に対する重大な改善をもたらす
ものである。ファームウエアおよびそれに付随するRA
MおよびROMハードウエア支援回路が縮小され、また
この方法は一方向であるか双方向であるかにかかわらず
さまざまな既存のデータ生成装置、データソースおよび
IOハードウエアリンクにコンパチブルである。したが
って、本発明を用いることによって、プリンタ、スキャ
ナ、ファクシミリ機、および他の装置の性能が大幅に向
上する。
【図面の簡単な説明】
【図1】本発明の方法を用いた通信システムを示すブロ
ック図である。
【図2】図1の通信システムによって生成および消費さ
れるデータストリームの概略を示す。
【図3】図2に示すようなデータストリームパケットの
速度調整に含まれる速度調整情報の概略を示す。
【図4】図1の通信システムに通常採用することのでき
るハードウエアを示す詳細ブロック図である。
【図5】本発明の速度調整方法の一実施例を示すフロー
チャートである。
【図6】複数のチャンネルの速度調整情報を単一の通信
リンク上で通信する方法を示すフローチャートである。
【符号の説明】
10:通信システム 12:データ生成装置 14:データ消費装置 16:画像バッファ 18:コマンドプロトコルバッファ 20:自己状態バッファ 22:装置IDバッファ 24:速度調整バッファ 26:通信リンク 28:画像バッファ 30:コマンドプロトコルバッファ 32:自己状態バッファ 34:装置IDバッファ 36:速度調整バッファ 38:通信リンク 40:通信装置 42:マルチプレクサ 44、46、48:ソース 50:送信器 52:通信リンク 54:受信器 56:状態機械 58、60、62:バッファ 64、66、68:チャンネル 70:直接メモリアクセス(DMA)コントローラ 72:第1のハードウエアレジスタ 74:カウンタ 76:第2のハードウエアレジスタ 78:第3のハードウエアレジスタ 80:シリアルポート 82:パラレルポート 84:IOマルチプレクサあるいはセレクタ 100、102、104、106、108、108a、
108b、110:ステップ 200、202、204、206、208、210、2
12、214、216、218、220、222:ステ
ップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リーン・エム・マックミラン アメリカ合衆国オレゴン州ウェスト・リ ン、キンベリー・ドライブ 25680

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】データソースから通信開始時における利用
    可能な記憶単位のある判定数を有する指定されたバッフ
    ァリングされたデータ宛先に送信されるデータ単位のス
    トリームを速度調整する方法であって、かかるデータ宛
    先はデータを消費し、それによって記憶単位を空にして
    さらにデータ単位を受信できるように構成され、 初期クレジット値を同定するステップと、 前記の初期クレジット値を各記憶単位が空になるたびに
    インクリメントして現在のクレジット値を同定するステ
    ップと、 前記のデータ宛先にデータ単位を送信するステップであ
    って、送信されるデータ単位の数から送信カウント値が
    得られ、データ単位の送信は前記の利用可能な記憶単位
    の判定数以下の送信カウント値に制限されるステップ
    と、 前記の初期クレジット値と前記の現在のクレジット値の
    差を判定することによって前記の利用可能な記憶単位の
    判定数を選択的に更新して前記の初期クレジット値が最
    後に同定された後空になった記憶単位の数を同定し、前
    回判定された利用可能な記憶単位の数と前記の空になっ
    た記憶単位の数との和を判定して利用可能な記憶単位の
    更新された判定数を求めるステップと、 前記の送信カウント値と前記の前回判定された利用可能
    な記憶単位の数の差を判定することによって前記の利用
    可能な記憶単位の判定数を選択的に更新して利用可能な
    記憶単位の更新された判定数を得るステップとを有する
    ことを特徴とする方法。
JP9074084A 1996-03-29 1997-03-26 通信速度調整方法 Pending JPH1023078A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626,224 1996-03-29
US08/626,224 US5748613A (en) 1996-03-29 1996-03-29 Communication pacing method

Publications (1)

Publication Number Publication Date
JPH1023078A true JPH1023078A (ja) 1998-01-23

Family

ID=24509478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9074084A Pending JPH1023078A (ja) 1996-03-29 1997-03-26 通信速度調整方法

Country Status (4)

Country Link
US (1) US5748613A (ja)
JP (1) JPH1023078A (ja)
DE (1) DE19652541A1 (ja)
GB (1) GB2311700B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK87422C (da) * 1951-05-23 1959-06-15 Emil Menz Anordning ved damekorsetter.
US6249819B1 (en) * 1996-12-06 2001-06-19 Fujitsu Network Communications, Inc. Method for flow controlling ATM traffic
US6115357A (en) * 1997-07-01 2000-09-05 Packeteer, Inc. Method for pacing data flow in a packet-based network
US6393407B1 (en) 1997-09-11 2002-05-21 Enliven, Inc. Tracking user micro-interactions with web page advertising
US6477164B1 (en) * 1998-03-27 2002-11-05 Clarent Corporation System and method for real-time data and voice transmission over an internet network
US6289386B1 (en) * 1998-05-11 2001-09-11 Lsi Logic Corporation Implementation of a divide algorithm for buffer credit calculation in a high speed serial channel
US6412022B1 (en) * 1998-09-30 2002-06-25 Hewlett-Packard Company Simultaneous print and scan logical channel network multifunction peripheral
GB2344030B (en) * 1998-11-17 2003-06-04 3Com Technologies Ltd Credit-based scheme for high performance communication between devices in a packet-based communication system
GB2344031B (en) * 1998-11-19 2004-03-10 Nds Ltd Improvements in or relating to processing digital signals
US6347337B1 (en) 1999-01-08 2002-02-12 Intel Corporation Credit based flow control scheme over virtual interface architecture for system area networks
US6657955B1 (en) * 1999-05-27 2003-12-02 Alcatel Canada Inc. Buffering system employing per traffic flow accounting congestion control
US6785241B1 (en) * 1999-12-02 2004-08-31 International Business Machines Corporation Method for pacing buffered data transfers over a network such as fibre channel
AU2001236303A1 (en) * 2000-02-25 2001-09-03 Telefonaktiebolaget Lm Ericsson (Publ) Flow control between transmitter and receiver entities in a communications system
US7072299B2 (en) * 2001-08-20 2006-07-04 International Business Machines Corporation Credit-based receiver using selected transmit rates and storage thresholds for preventing under flow and over flow-methods, apparatus and program products
US9836424B2 (en) 2001-08-24 2017-12-05 Intel Corporation General input/output architecture, protocol and related methods to implement flow control
KR100624610B1 (ko) 2001-08-24 2006-09-19 인텔 코오퍼레이션 데이터 무결성을 관리하는 범용 입출력 아키텍쳐 프로토콜및 관련 방법
US7177971B2 (en) * 2001-08-24 2007-02-13 Intel Corporation General input/output architecture, protocol and related methods to provide isochronous channels
CA2387654A1 (en) * 2002-05-24 2003-11-24 Alcatel Canada Inc. Partitioned interface architecture for transmission of broadband network traffic to and from an access network
DE602004030497D1 (de) 2003-01-23 2011-01-27 Alcatel Lucent Verfahren und System versehen mit Durchflussregelung in einem Netzwerksystem
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
JP2005149029A (ja) * 2003-11-13 2005-06-09 Matsushita Electric Ind Co Ltd コンテンツ配信システム、コンテンツサーバ、コンテンツ受信装置、コンテンツ配信方法、プログラム及び記録媒体
JP4621604B2 (ja) * 2006-02-20 2011-01-26 株式会社東芝 バス装置、バスシステムおよび情報転送方法
EP2077504B1 (en) * 2006-10-24 2013-03-13 Fujitsu Limited Data packet transmitting/receiving system, data packet transmitting/receiving method and data packet transmitting/receiving program
US7643504B2 (en) * 2006-11-29 2010-01-05 Applied Micro Circuits Corporation Credit based flow control in an asymmetric channel environment
US7877551B2 (en) * 2007-06-26 2011-01-25 International Business Machines Corporation Programmable partitioning for high-performance coherence domains in a multiprocessor system
US7827391B2 (en) 2007-06-26 2010-11-02 International Business Machines Corporation Method and apparatus for single-stepping coherence events in a multiprocessor system under software control
US8509255B2 (en) 2007-06-26 2013-08-13 International Business Machines Corporation Hardware packet pacing using a DMA in a parallel computer
US8458282B2 (en) 2007-06-26 2013-06-04 International Business Machines Corporation Extended write combining using a write continuation hint flag
US7886084B2 (en) 2007-06-26 2011-02-08 International Business Machines Corporation Optimized collectives using a DMA on a parallel computer
US8103832B2 (en) * 2007-06-26 2012-01-24 International Business Machines Corporation Method and apparatus of prefetching streams of varying prefetch depth
US8756350B2 (en) 2007-06-26 2014-06-17 International Business Machines Corporation Method and apparatus for efficiently tracking queue entries relative to a timestamp
GB2464129A (en) * 2008-10-06 2010-04-07 Ibm Persistent information unit pacing protocol for fibre channel communications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844584A (ja) * 1981-09-11 1983-03-15 Hitachi Ltd マトリクス記録の制御回路
US4839891A (en) * 1987-07-24 1989-06-13 Nec Corporation Method for controlling data flow
US4939724A (en) * 1988-12-29 1990-07-03 Intel Corporation Cluster link interface for a local area network
JP3083344B2 (ja) * 1990-05-25 2000-09-04 ヒューレット・パッカード・カンパニー データの圧縮及び圧縮解除方法
US5432784A (en) * 1993-07-26 1995-07-11 Digital Equipment Corporation Flow control method and apparatus for systems with long distance links
US5633867A (en) * 1994-07-01 1997-05-27 Digital Equipment Corporation Local memory buffers management for an ATM adapter implementing credit based flow control
US5432824A (en) * 1994-07-06 1995-07-11 Mitsubishi Electric Research Laboratories, Inc. Credit/rate-based system for controlling traffic in a digital communication network
US5515359A (en) * 1994-08-26 1996-05-07 Mitsubishi Electric Research Laboratories, Inc. Credit enhanced proportional rate control system
US5453982A (en) * 1994-08-29 1995-09-26 Hewlett-Packard Company Packet control procedure between a host processor and a peripheral unit
US5528591A (en) * 1995-01-31 1996-06-18 Mitsubishi Electric Research Laboratories, Inc. End-to-end credit-based flow control system in a digital communication network

Also Published As

Publication number Publication date
GB2311700A (en) 1997-10-01
US5748613A (en) 1998-05-05
GB9705174D0 (en) 1997-04-30
DE19652541A1 (de) 1997-10-02
GB2311700B (en) 2000-05-17

Similar Documents

Publication Publication Date Title
JPH1023078A (ja) 通信速度調整方法
TW384428B (en) Method and apparatus for dynamically managing communications buffers used with packet communication data for a printer
US9007902B1 (en) Method and apparatus for preventing head of line blocking in an Ethernet system
KR100883405B1 (ko) 공유된 속성들에 근거하여 압축된 큐 쌍으로부터 다중의가상 큐 쌍들을 생성하는 장치
US6697366B1 (en) Ethernet memory management system and methods for operation thereof
US7403525B2 (en) Efficient routing of packet data in a scalable processing resource
US6240140B1 (en) Channel aggregation having low latency and overhead
US7643504B2 (en) Credit based flow control in an asymmetric channel environment
JPH11187051A (ja) 媒体アクセスコントローラからのパケットデータを伝送するための方法および装置
CN107770085B (zh) 一种网络负载均衡方法、设备及系统
JPH11143655A (ja) 印刷システム、印刷方法及びプリンタ
US6023478A (en) Method and apparatus for communicating data byte streams
US7583594B2 (en) Adaptive transmit window control mechanism for packet transport in a universal port or multi-channel environment
US5737535A (en) Flow control circuit for networked communications system including arrangement for reducing overhead at the beginning of a communications session by enabling message transmission before receiving flow control information
US20080205287A1 (en) Apparatus and method for controlling the transfer of communication traffic to multiple links of a multi-link system
US20010054109A1 (en) Method for sending and receiving a data frame between at least two data processing apparatuses
KR100478112B1 (ko) 패킷 제어 시스템 및 통신 방법
US6909697B1 (en) Method and apparatus for identifying a maximum frame size
US8885673B2 (en) Interleaving data packets in a packet-based communication system
US8930557B2 (en) Data transmission with constant data rate
US20100086021A1 (en) Information transmission apparatus, method of controlling the same, and storage medium
US7948888B2 (en) Network device and method for operating network device
KR20060087612A (ko) 스트림 언더런/오버런 복구
US20070189296A1 (en) Data transmission circuit and method for controlling the data transmission circuit
US20020141411A1 (en) Apparatus for line-concentrating and distributing PPP frame data