JPH10229185A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH10229185A
JPH10229185A JP9033491A JP3349197A JPH10229185A JP H10229185 A JPH10229185 A JP H10229185A JP 9033491 A JP9033491 A JP 9033491A JP 3349197 A JP3349197 A JP 3349197A JP H10229185 A JPH10229185 A JP H10229185A
Authority
JP
Japan
Prior art keywords
back gate
doped
gate
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9033491A
Other languages
Japanese (ja)
Inventor
Yoshio Hirayama
祥郎 平山
Tadashi Saku
規 佐久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9033491A priority Critical patent/JPH10229185A/en
Publication of JPH10229185A publication Critical patent/JPH10229185A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a small leakage and highly controllable semiconductor device, having a back gate structure capable of forming a high quality hetero- structure on a back gate. SOLUTION: Region-selective ion-implantation is applied to a non-doped GaAs epitaxial layer 1', formed on a GaAs semi-insulative substrate 1 to form a Be-implanted region 3 to be a back gate and an AlGaAs/GaAs modulation doped structure 2 (composed of a non-doped GaAs layer 2-a, non-doped AlGaAs layer 2-b and Si-doped AlGaAs layer 2-c) is re-grown thereon, the form a front gate at a predetermined position on the modulation doped structure 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体へテロ接合
界面に形成される二次元電子ガス(以下、2DEGと略
記)または二次元正孔ガス(以下、2DHGと略記)を
基板側から制御するバックゲート制御構造の半導体装置
に関し、特に、バックゲートと2DEG(あるいは2D
HG)が近接し、しかも制御性に優れ、フロントゲート
との組み合わせにも適した半導体装置に関するものであ
る。
The present invention relates to controlling a two-dimensional electron gas (hereinafter abbreviated as 2DEG) or a two-dimensional hole gas (hereinafter abbreviated as 2DHG) formed at a semiconductor heterojunction interface from a substrate side. The present invention relates to a semiconductor device having a back gate control structure, and particularly to a back gate and a 2DEG (or 2D
HG) are close to each other, have excellent controllability, and are suitable for combination with a front gate.

【0002】[0002]

【従来の技術】へテロ界面に形成された2DEG(ある
いは2DHG)の制御性を改善するために、フロントゲ
ート以外に基板側のバックゲートを用いることが従来か
ら行われてきた。しかし、この多くは、例えば2DEG
をその下に配置したn型GaAsで制御するバックゲー
トタイプであり、ゲートとヘテロ界面のキャリアが同一
タイプである。このような構造ではゲートリークが大き
くなり、これを抑制するために、ヘテロ構造とバックゲ
ートとの間にAlGaAsバリアを挟み、さらにバック
ゲートとへテロ界面との距離を離す必要があった。しか
し、上記のAlGaAsバリアを挟む構造では、AlG
aAsの上にGaAsを成長させることになるので、高
品質の結晶成長が困難になるという問題があり、また、
上記の距離を離す構成では、制御に必要なゲート電圧が
大きくなり、ゲートの制御性が悪くなるという問題があ
った。
2. Description of the Related Art In order to improve the controllability of 2DEG (or 2DHG) formed at a hetero interface, a back gate on the substrate side has been used in addition to a front gate. However, many of these are, for example, 2DEG
Is controlled by an n-type GaAs disposed thereunder, and the carrier at the gate and the hetero interface is the same type. In such a structure, the gate leakage is increased. To suppress this, it is necessary to sandwich an AlGaAs barrier between the heterostructure and the back gate, and further increase the distance between the back gate and the hetero interface. However, in the structure sandwiching the AlGaAs barrier, the AlG
Since GaAs is grown on aAs, there is a problem that high-quality crystal growth becomes difficult.
In the configuration in which the distance is set as described above, there is a problem that the gate voltage required for control is increased, and the controllability of the gate is deteriorated.

【0003】一方、pn接合タイプのバックゲートとし
てn型あるいはp型の基板(あるいはエピタキシャル
層)の上にヘテロ構造を成長させ、上記基板をバックゲ
ートとして用いる方法も行われてきた。しかし、この場
合、基板(あるいはエピタキシャル層)は全面に渡って
おり、局所的にバックゲートを設けることはできない。
このような構造ではメサエッチング等により2DEG
(あるいは2DHG)をパターン化した場合、必ずその
下にバックゲート層が存在することになるので、2DE
G(あるいは2DHG)に形成するオーミツクコンタク
トがシンターによってバックゲート層に届くことがゲー
トリークの原因となり、やはり、バックゲートと2DE
G(あるいは2DHG)の間隔を小さくできないという
問題があった。
[0003] On the other hand, a method of growing a heterostructure on an n-type or p-type substrate (or an epitaxial layer) as a pn junction type back gate and using the substrate as a back gate has also been performed. However, in this case, the substrate (or epitaxial layer) covers the entire surface, and a back gate cannot be provided locally.
In such a structure, 2DEG is formed by mesa etching or the like.
(Or 2DHG), the back gate layer always exists underneath.
G (or 2DHG) ohmic contacts reach the back gate layer by sintering, which causes gate leakage.
There is a problem that the interval of G (or 2DHG) cannot be reduced.

【0004】また、上記のごとき従来の構造では、局所
的にバックゲートの条件を変えることもできない、とい
う問題もあった。
In addition, the conventional structure as described above has a problem that the condition of the back gate cannot be locally changed.

【0005】[0005]

【発明が解決しようとする課題】本発明は、上記のごと
き従来のバックゲート構造の課題である、バックゲート
とヘテロ界面の距離が大きく制御性が悪い点、およびバ
ックゲートのリークが大きくなる点を解決し、リークが
小さく制御性に富み、しかもバックゲートの上に高品質
なへテロ構造を作製可能なバックゲート構造を有する半
導体装置およびその製造方法を提供することを目的とす
るものである。
SUMMARY OF THE INVENTION The present invention has the problems of the conventional back gate structure as described above, in that the distance between the back gate and the hetero interface is large and the controllability is poor, and the leakage of the back gate is increased. It is an object of the present invention to provide a semiconductor device having a back gate structure which has a small leakage, is excellent in controllability, and can form a high-quality heterostructure on the back gate, and a method for manufacturing the same. .

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明にお
いては、基板上に形成された変調ドープ構造の二次元電
子ガスまたは2次元正孔ガスの濃度を基板側から電圧に
より制御するバックゲート構造を有する半導体装置にお
いて、基板と同一の半導体材料を用いて領域選択的に形
成されたpn接合からなるバックゲート構造を備えるよ
うに構成している。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as described in the claims. That is, according to the first aspect of the present invention, there is provided a semiconductor device having a back gate structure in which a concentration of a two-dimensional electron gas or a two-dimensional hole gas in a modulation doping structure formed on a substrate is controlled by a voltage from the substrate side. , A back gate structure composed of a pn junction formed region-selectively using the same semiconductor material as the substrate.

【0007】上記のごとき構成により、請求項1に記載
の半導体装置においては、バックゲートとヘテロ界面が
近接し、しかもオーミックコンタクトがバックゲートに
触れることなく形成でき、小さい電圧でヘテロ界面のキ
ャリア密度を広い範囲で制御できるバックゲート構造が
実現される。また、pn接合型のバックゲートになって
いるため、へテロ構造とバックゲートの間にバリアを挟
む必要がない。
In the semiconductor device according to the first aspect of the present invention, the back gate and the hetero interface are close to each other, and the ohmic contact can be formed without touching the back gate. Is realized in which a back gate structure can be controlled in a wide range. Further, since the back gate is a pn junction type, there is no need to sandwich a barrier between the hetero structure and the back gate.

【0008】また、請求項2に記載の発明においては、
請求項1に記載の構成において、変調ドープ構造の表面
側に形成されたフロントゲート構造とバックゲート構造
が同一領域となる様にいわゆる自己整合的に形成されて
いることを特徴とするものである。上記請求項2に記載
の発明は、請求項1の発明におけるヘテロ界面のキャリ
アの制御性をフロントゲートとの組み合わせにより改善
したものである。
Further, in the invention according to claim 2,
The structure according to claim 1, wherein the front gate structure and the back gate structure formed on the surface side of the modulation dope structure are formed in a so-called self-aligned manner so as to be in the same region. . According to the second aspect of the present invention, the controllability of carriers at the hetero interface in the first aspect of the present invention is improved by a combination with a front gate.

【0009】また、請求項3に記載の発明は、基板上に
形成された変調ドープ構造の二次元電子ガスまたは2次
元正孔ガスの濃度を基板側から電圧により制御するバッ
クゲート構造を有する半導体装置の製造方法において、
基板もしくは該基板上に成長させたノンドープ半導体層
に領域選択的にイオン注入を行なう工程と、上記基板も
しくは上記ノンドープ半導体層上に変調ドープ構造を再
成長する工程と、素子間分離のためエッチングによりメ
サ構造を形成する工程と、を含むように構成した半導体
装置の製造方法である。なお、上記変調ドープ構造は、
例えば後記図1の実施の形態に示すように、第2のノン
ドープ半導体層(例えばノンドープGaAsなどのノン
ドープIII−V族半導体)と第3のノンドープ半導体層
(例えばノンドープAlGaAsなどのノンドープIII
−V族混晶半導体)とドープ半導体層(例えばSiドー
プAlGaAsなどのドープIII−V族混晶半導体)に
よって形成する。
According to a third aspect of the present invention, there is provided a semiconductor having a back gate structure in which the concentration of a two-dimensional electron gas or a two-dimensional hole gas in a modulation-doped structure formed on a substrate is controlled by a voltage from the substrate side. In the method of manufacturing the device,
A step of selectively ion-implanting a substrate or a non-doped semiconductor layer grown on the substrate, a step of re-growing a modulation-doped structure on the substrate or the non-doped semiconductor layer, and etching for element isolation. And a step of forming a mesa structure. Incidentally, the modulation doping structure,
For example, as shown in the embodiment of FIG. 1 described later, a second non-doped semiconductor layer (for example, a non-doped III-V semiconductor such as non-doped GaAs) and a third non-doped semiconductor layer (for example, non-doped III such as non-doped AlGaAs).
-V mixed crystal semiconductor) and a doped semiconductor layer (for example, a doped III-V mixed crystal semiconductor such as Si-doped AlGaAs).

【0010】上記の製造方法においては、選択的にバッ
クゲート領域を形成し、再成長と組み合わせることによ
りバックゲート構造を作製するので、バックゲートと界
面のキャリアがpn接合になるため、同じ材料でもゲー
トリークを抑えることができ、ヘテロバリアが不要であ
るという特徴がある。そしてバックゲート作製後の再成
長が容易であり、高品質の再成長が実現できる。さら
に、イオン注入条件を局所的に変化させることができる
ため、様々な特性のバックゲート構造を所望の場所に形
成できるという特徴もある。
In the above manufacturing method, a back gate region is formed by selectively forming a back gate region and combining it with regrowth. Since the back gate and the carrier at the interface are pn junctions, the same material is used. Gate leakage can be suppressed, and a hetero barrier is not required. Regrowth after back gate fabrication is easy, and high quality regrowth can be realized. Furthermore, since the ion implantation conditions can be locally changed, there is a feature that a back gate structure having various characteristics can be formed at a desired place.

【0011】[0011]

【発明の実施の形態】図1は本発明による半導体装置の
一実施の形態を示す概略図であり、(a)は斜視図、
(b)は断面図を示す。この構造ではバックゲートとフ
ロントゲートが自己整合的に形成されている。なお、図
1においては、オーミックコンタクト等の詳細は省略し
ている。
FIG. 1 is a schematic view showing an embodiment of a semiconductor device according to the present invention, wherein FIG.
(B) shows a sectional view. In this structure, the back gate and the front gate are formed in a self-aligned manner. In FIG. 1, details of ohmic contacts and the like are omitted.

【0012】この実施の形態では、請求項1、2に記載
した発明をAlGaAs/GaAs系に応用した例につ
いて説明する。この実施の形態では請求項2に示したセ
ルフアラインメントに配置したフロントゲートも設置さ
れている。
In this embodiment, an example in which the invention described in claims 1 and 2 is applied to an AlGaAs / GaAs system will be described. In this embodiment, a front gate arranged in the self-alignment described in claim 2 is also provided.

【0013】製造工程は以下の通りである。まず、半絶
縁性GaAs基板1の上にノンドープGaAs層1’を
分子線エピタキシー(Molecular Beam Epitaxy:以下、
MBEと略記)で成長させる。ここで成長を中断し、集
束イオン注入装置(Focused Ion Beam:以下、FIBと
略記)に試料を搬送する。FIBを用いて、Beのイオ
ンを適当な場所に適当なドーズ量を注入し、Be注入領
域3を形成する。この場合、FIBを用いているので注
入する場所、形状、ドーズ量等は任意に設定できる。
The manufacturing process is as follows. First, a non-doped GaAs layer 1 'is formed on a semi-insulating GaAs substrate 1 by molecular beam epitaxy (hereinafter, referred to as "Molecular Beam Epitaxy").
MBE). Here, the growth is interrupted and the sample is transported to a focused ion beam (FIB). Using a FIB, Be ions are implanted into appropriate locations at appropriate doses to form Be implanted regions 3. In this case, since the FIB is used, the implantation location, shape, dose amount, etc. can be arbitrarily set.

【0014】Be注入後、試料をMBEのチャンバーに
戻し、AlGaAs/GaAs変調ドープ構造2を再成
長させる。この再成長により、ノンドープGaAs層2
−aと、ノンドープAlGaAs層2−b(AlxGa
1-xAs)と、SiドープAlGaAs層2−c(Alx
Ga1-xAs)からなる変調ドープ構造2が形成され
る。この実施の形態では、ノンドープGaAs層2−a
の膜厚は250nmである。また、BeはMBEによる
再成長時の温度で十分に活性化されるため特別の熱処理
は全く行っていない。
After the Be implantation, the sample is returned to the MBE chamber, and the AlGaAs / GaAs modulation doped structure 2 is grown again. By this regrowth, the non-doped GaAs layer 2
-A and a non-doped AlGaAs layer 2-b (Al x Ga
1-x As) and the Si-doped AlGaAs layer 2-c (Al x
A modulation doping structure 2 made of Ga 1-x As) is formed. In this embodiment, the non-doped GaAs layer 2-a
Has a thickness of 250 nm. In addition, since Be is sufficiently activated at the temperature at the time of regrowth by MBE, no special heat treatment is performed.

【0015】上記MBEによる変調ドープ構造の成長
後、最初に、大きめのホールバーを化学エッチングによ
り形成する(素子間分離)。続いて、図1(a)におい
て、フロントゲート4の下にあるメサ構造上のフロント
ゲート4に接触しない部分(例えばA点)に2DEG5
へのオーミックコンタクト(n型オーミック領域:図示
省略)を形成し、Be注入領域3が外周部へ引き出され
た部分(例えばB点)に、バックゲートとなるBe注入
領域3へのオーミックコンタクト(図示省略)を形成す
る。
After the growth of the modulation-doped structure by MBE, first, a large hole bar is formed by chemical etching (element separation). Subsequently, in FIG. 1A, a 2DEG 5 is provided at a portion (for example, point A) on the mesa structure below the front gate 4 and not in contact with the front gate 4.
An ohmic contact (n-type ohmic region: not shown) is formed at the portion (for example, point B) where the Be implantation region 3 is drawn out to the outer peripheral portion (for example, point B). (Omitted).

【0016】この実施の形態で大切な点は、Be注入領
域3が局所的に限られているため、2DEG5へのオー
ミックコンタクトであるn型オーミック領域(図示せ
ず)の下にはBe注入層が存在しない点である。これに
より余計なゲートリークを減少させる効果がある。
An important point in this embodiment is that since the Be implantation region 3 is locally limited, a Be implantation layer is formed below an n-type ohmic region (not shown) which is an ohmic contact to the 2DEG 5. Is not present. This has the effect of reducing unnecessary gate leakage.

【0017】その後、フロントゲートとして働くAu/
Tiショットキーゲート4を蒸着し、最後に中心部分を
Au/Tiショットキーゲート4をマスクにしてセルフ
アラインメントに化学エッチング(エッチング領域6)
することにより構造が完成する。この際、エッチング領
域6の深さはBe注入領域3より十分深くなるように選
択している。
Thereafter, Au /
A Ti Schottky gate 4 is deposited, and finally, the central portion is chemically etched by self-alignment using the Au / Ti Schottky gate 4 as a mask (etching region 6).
By doing so, the structure is completed. At this time, the depth of the etching region 6 is selected to be sufficiently deeper than the Be implantation region 3.

【0018】この構造ではフロントゲート4がバックゲ
ートとなるBe注入領域3に直接触れることがなく、必
ず(フロントゲート4)−2DEG5−(p型バックゲ
ート3)となるのでそれぞれのゲートにゲートリークな
しに加えることのできる電圧範囲が増大する。
In this structure, the front gate 4 does not directly touch the Be implantation region 3 serving as the back gate, and is always (front gate 4) -2DEG5- (p-type back gate 3). The voltage range that can be applied without power is increased.

【0019】この実施の形態の特徴として、2DEG5
とバックゲート3はpn接合を形成している。再成長後
のノンドープGaAs層2−aが薄く、2DEG5がバ
ックゲート3に近い場合はバックゲート電圧0Vでは2
DEG5は空乏化されているが、pn接合を順方向に近
づけていけば、実施の形態の構造を作製する際に、へテ
ロ界面までBeが拡散していない限り、順方向電流がゲ
ートに流れる前に2DEGが形成できることになる。p
n接合の特徴として1.5V付近で順方向電流が流れる
まではリーク電流は小さいため、再成長後のノンドープ
GaAs層2−aが薄く、2DEG5がバックゲート3
に近い構造でも、図2(詳細後述)に示すように十分に
小さいゲート電圧で大きなキャリア密度の変化が得られ
る。なお、図1の構造では、キャリア密度はフロントゲ
ート4によっても制御される。
As a feature of this embodiment, 2DEG5
And the back gate 3 form a pn junction. When the non-doped GaAs layer 2-a after the regrowth is thin and the 2DEG 5 is close to the back gate 3, 2
DEG5 is depleted, but if the pn junction is brought closer to the forward direction, a forward current flows to the gate unless Be diffuses to the hetero interface when fabricating the structure of the embodiment. 2DEG can be formed before. p
As a feature of the n-junction, the leak current is small until a forward current flows around 1.5 V, so that the non-doped GaAs layer 2-a after regrowth is thin, and the 2DEG 5 is
2, a large change in carrier density can be obtained with a sufficiently small gate voltage as shown in FIG. 2 (described later in detail). In the structure of FIG. 1, the carrier density is also controlled by the front gate 4.

【0020】また、図1の構造では、バックゲート3と
2DEG5の間にヘテロ接合が不要であり、2DEG5
が形成されるヘテロ界面まですべてGaAsで形成され
ている。そしてAlGaAsの上のGaAsに比べてG
aAsの上のGaAsは結晶成長時に高品質が維持しや
すい特徴があり、特に再成長を含む構造作製には有利で
ある。
Further, in the structure of FIG. 1, a hetero junction is not required between the back gate 3 and the 2DEG 5, and the 2DEG 5
Are all formed of GaAs up to the hetero interface where the is formed. And G compared to GaAs on AlGaAs
GaAs on aAs has the characteristic that high quality can be easily maintained during crystal growth, and is particularly advantageous for structure fabrication including regrowth.

【0021】図2は、バックゲートとフロントゲートに
より二次元電子ガスのキャリア密度を制御した結果を示
す特性図である。図2において、パラメータはフロント
ゲート電圧であり、バックゲートのBeドーズ量は5×
1013cm~2である。測定温度は1.6Kであり、ゲー
トリークは図2のすべての測定範囲でバックゲート、フ
ロントゲートともに10nA以下である。
FIG. 2 is a characteristic diagram showing the result of controlling the carrier density of the two-dimensional electron gas by the back gate and the front gate. In FIG. 2, the parameter is the front gate voltage, and the Be dose of the back gate is 5 ×
It is 10 13 cm ~ 2 . The measurement temperature was 1.6 K, and the gate leakage was 10 nA or less for both the back gate and the front gate in all the measurement ranges in FIG.

【0022】図2に示すごとく、バックゲート電圧が
1.5V以下の電圧範囲において、キャリア密度が0〜
5.5×1011cm~2の範囲できちんと制御されている
ことがわかる。なお、ピンチオフに近い領域では抵抗が
大きくなって正しい測定ができないため、図2のプロッ
トは5×1010cm~2以上であるが、2DEGはバック
ゲートにより完全に空乏化されていることを確認した。
また、バックゲートに対するキャリア密度の変化はリニ
アであり、この傾きからバックゲートと2DEGの間隔
は約130nmと計算される。これはBeの再成長層方
向への拡散を考慮に入れると妥当な値である。
As shown in FIG. 2, in the voltage range where the back gate voltage is 1.5 V or less, the carrier density is 0 to 0.
It can be seen that they are firmly controlled within the range of 5.5 × 10 11 cm ~ 2. In addition, since the resistance becomes large in a region close to the pinch-off and correct measurement cannot be performed, the plot in FIG. 2 is 5 × 10 10 cm to 2 or more, but it is confirmed that 2DEG is completely depleted by the back gate. did.
Further, the change in carrier density with respect to the back gate is linear, and the distance between the back gate and 2DEG is calculated to be about 130 nm from this slope. This is an appropriate value in consideration of the diffusion of Be toward the regrown layer.

【0023】次に、図3は、バックゲート構造でキャリ
ア密度を制御したときにおける二次元電子ガスの移動度
とキャリア密度との関係を示す特性図である。なお、比
較のためにバックゲート無しの領域で得られた特性も示
している。図3に示すように、Be注入を行っていない
所に形成された通常の2DEGよりもむしろ移動度は増
大している。フロントゲート電圧低下に伴うわずかな移
動度の増大は2DEGの結晶成長方向への分布がゲート
電圧により変調されることによる。このデータは再成長
したAlGaAs/GaAsへテロ界面に関して、Be
拡散の影響による特性劣化が十分無視できる程度に小さ
いことを示しており、本構造の有用性を示している。
FIG. 3 is a characteristic diagram showing the relationship between the mobility of the two-dimensional electron gas and the carrier density when the carrier density is controlled by the back gate structure. The characteristics obtained in the region without the back gate are also shown for comparison. As shown in FIG. 3, the mobility is increased rather than the normal 2DEG formed where no Be implantation is performed. The slight increase in mobility due to the decrease in front gate voltage is due to the fact that the distribution of 2DEG in the crystal growth direction is modulated by the gate voltage. This data shows Be for the regrown AlGaAs / GaAs heterointerface.
This indicates that the characteristic deterioration due to the influence of diffusion is sufficiently small to be negligible, indicating the usefulness of this structure.

【0024】なお、ここで述べた測定例は移動度による
評価などを考慮したため低温での特性であるが、pn接
合の特性が室温でも得られることから明らかなように、
より高温まで動作させることができる。
The measurement example described here is a characteristic at a low temperature in consideration of evaluation by mobility, etc. As is clear from the fact that the characteristic of the pn junction can be obtained even at room temperature,
It can operate up to higher temperatures.

【0025】また、ここでは2DEGを下に埋め込んだ
p型埋め込みゲートで制御する例を述べたが、Be変調
ドープ構造とSi注入n型層を組み合わせれば2DHG
を下に埋め込んだn型埋め込みゲートで制御する構造も
可能である。
Although an example in which control is performed by a p-type buried gate in which 2DEG is buried below has been described, 2DHG can be achieved by combining a Be modulation doped structure and a Si-implanted n-type layer.
Can be controlled by an n-type buried gate embedded below.

【0026】また、高指数面に対しても応用が可能であ
る。例えば(311)A面のGaAsではSiドーピン
グはp型になるが、Siイオン注入はn型になるので、
(311)A面を用いればSiドープとSi注入で2D
HGを下に埋め込んだn型埋め込みゲートで制御する構
造が可能となる。
Further, the present invention can be applied to a high index surface. For example, in GaAs on the (311) A plane, Si doping becomes p-type, but Si ion implantation becomes n-type.
(311) 2D by Si doping and Si implantation if A surface is used
A structure in which HG is controlled by an n-type buried gate embedded below can be realized.

【0027】また、言うまでもなく、本発明の構造はG
aAs系以外にも変調ドープ構造を利用する化合物半導
体に対して広く適用できる。
Needless to say, the structure of the present invention
The present invention can be widely applied to compound semiconductors utilizing a modulation doping structure other than the aAs type.

【0028】[0028]

【発明の効果】以上説明したごとく、本発明によれば、
ゲートリーク電流が小さく、制御性に富み、しかもバッ
クゲートの上に高品質なへテロ構造が作成可能なバック
ゲート構造およびそのフロントゲートとの組み合わせ構
造が可能となる。さらに、イオン注入条件を局所的に変
化させることができるため、様々な特性のバックゲート
構造を所望の場所に容易に形成できる。したがってリー
ク電流の低減、バックゲート構造薄層化、バックゲート
の条件任意設定、変調ドープ構造高品質化が可能にな
る、という効果が得られる。
As described above, according to the present invention,
A back gate structure with a small gate leak current, excellent controllability, and a high-quality heterostructure can be formed on the back gate, and a combined structure with the front gate can be realized. Further, since the ion implantation conditions can be locally changed, back gate structures having various characteristics can be easily formed at desired locations. Therefore, the effects of reducing the leakage current, making the back gate structure thinner, arbitrarily setting the back gate conditions, and improving the quality of the modulation doping structure can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置の一実施の形態を示す
概略図であり、(a)は斜視図、(b)は断面図。
1A and 1B are schematic views showing one embodiment of a semiconductor device according to the present invention, wherein FIG. 1A is a perspective view and FIG. 1B is a cross-sectional view.

【図2】バックゲートとフロントゲートにより二次元電
子ガスのキャリア密度を制御した結果を示す特性図。
FIG. 2 is a characteristic diagram showing a result of controlling a carrier density of a two-dimensional electron gas by a back gate and a front gate.

【図3】バックゲート構造でキャリア密度を制御したと
きにおける二次元電子ガスの移動度とキャリア密度との
関係を示す特性図。
FIG. 3 is a characteristic diagram showing a relationship between mobility of two-dimensional electron gas and carrier density when carrier density is controlled by a back gate structure.

【符号の説明】[Explanation of symbols]

1:GaAs半絶縁性基板 1’:ノンドープGaAsエピタキシャル層 2:再成長させたAlGaAs/GaAs変調ドープ構
造 2−a:ノンドープGaAs層 2−a:ノンドープAlGaAs層 2−b:SiドープAlGaAs層 3:バックゲートとして働くBe注入領域 4:Au/Tiショットキーゲート(フロントゲート) 5:二次元電子ガス(2DEG) 6:エッチング領域
1: GaAs semi-insulating substrate 1 ′: non-doped GaAs epitaxial layer 2: regrown AlGaAs / GaAs modulation doped structure 2-a: non-doped GaAs layer 2-a: non-doped AlGaAs layer 2-b: Si-doped AlGaAs layer 3: Be injection region acting as back gate 4: Au / Ti Schottky gate (front gate) 5: two-dimensional electron gas (2DEG) 6: etching region

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された変調ドープ構造の二次
元電子ガスまたは2次元正孔ガスの濃度を基板側から電
圧により制御するバックゲート構造を有する半導体装置
において、 基板と同一の半導体材料を用いて領域選択的に形成され
たpn接合からなるバックゲート構造を有することを特
徴とする半導体装置。
1. A semiconductor device having a back gate structure for controlling the concentration of a two-dimensional electron gas or two-dimensional hole gas having a modulation doping structure formed on a substrate from a substrate side by a voltage, wherein the same semiconductor material as the substrate is used. A semiconductor device having a back gate structure composed of a pn junction formed region-selectively by using a semiconductor device.
【請求項2】変調ドープ構造の表面側に形成されたフロ
ントゲート構造とバックゲート構造が同一領域となる様
にいわゆる自己整合的に形成されていることを特徴とす
る請求項1に記載の半導体装置。
2. The semiconductor according to claim 1, wherein the front gate structure and the back gate structure formed on the surface side of the modulation dope structure are formed in a so-called self-aligned manner so as to be in the same region. apparatus.
【請求項3】基板上に形成された変調ドープ構造の二次
元電子ガスまたは2次元正孔ガスの濃度を基板側から電
圧により制御するバックゲート構造を有する半導体装置
の製造方法において、 基板もしくは該基板上に成長させたノンドープ半導体層
に領域選択的にイオン注入を行なう工程と、 上記基板もしくは上記ノンドープ半導体層上に変調ドー
プ構造を再成長させる工程と、 素子間分離のためエッチングによりメサ構造を形成する
工程と、 を含むことを特徴とする半導体装置の製造方法。
3. A method of manufacturing a semiconductor device having a back gate structure in which the concentration of a two-dimensional electron gas or two-dimensional hole gas having a modulation doping structure formed on a substrate is controlled by voltage from the substrate side. A step of region-selectively implanting ions into the non-doped semiconductor layer grown on the substrate; a step of re-growing the modulation-doped structure on the substrate or the non-doped semiconductor layer; and forming a mesa structure by etching for element isolation. Forming a semiconductor device.
JP9033491A 1997-02-18 1997-02-18 Semiconductor device and manufacture thereof Pending JPH10229185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9033491A JPH10229185A (en) 1997-02-18 1997-02-18 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9033491A JPH10229185A (en) 1997-02-18 1997-02-18 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH10229185A true JPH10229185A (en) 1998-08-25

Family

ID=12388038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9033491A Pending JPH10229185A (en) 1997-02-18 1997-02-18 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH10229185A (en)

Similar Documents

Publication Publication Date Title
KR101656531B1 (en) Semiconductor device and method for manufacturing same
US5504353A (en) Field effect transistor
KR100642191B1 (en) Hetero-junction field effect transistor and process of production of same
US6329677B1 (en) Field effect transistor
EP1109226A2 (en) Semiconductor device and its manufacturing method capable of reducing low frequency noise
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
US5952672A (en) Semiconductor device and method for fabricating the same
JP2003209127A (en) Semiconductor device and its manufacturing method
US20020003245A1 (en) Compound semiconductor device and method of manufacturing the same
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
JP3040786B2 (en) Method of manufacturing GaAs FET using channel limiting layer
JP3253953B2 (en) Heterojunction confined channel FET
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
KR100563884B1 (en) Manufacturing method of a junction field effect transistor
JP2626220B2 (en) Field effect transistor and method of manufacturing the same
JPH10229185A (en) Semiconductor device and manufacture thereof
KR940006690B1 (en) Semiconductor device
US5408111A (en) Field-effect transistor having a double pulse-doped structure
JP2759526B2 (en) Semiconductor device and manufacturing method thereof
JP2708492B2 (en) Method for manufacturing semiconductor device
KR970004485B1 (en) Hetero-junction field effect transistor
JPH09172165A (en) Field-effect transistor and its fabrication
JP3481554B2 (en) Heterostructure type field effect transistor
JPH06302625A (en) Field effect transistor and manufacture thereof
JPH0810701B2 (en) Method for manufacturing junction field effect transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090517

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20110517

EXPY Cancellation because of completion of term