JPH10229084A - Wiring structure of semiconductor device and manufacture thereof - Google Patents
Wiring structure of semiconductor device and manufacture thereofInfo
- Publication number
- JPH10229084A JPH10229084A JP3043297A JP3043297A JPH10229084A JP H10229084 A JPH10229084 A JP H10229084A JP 3043297 A JP3043297 A JP 3043297A JP 3043297 A JP3043297 A JP 3043297A JP H10229084 A JPH10229084 A JP H10229084A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- ruthenium
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、銅を配線主材料
として用いる半導体装置の配線構造およびその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure of a semiconductor device using copper as a main wiring material and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】アルミ配線を用いたシリコン半導体集積
回路において、配線遅延の回路性能への影響や、配線の
エレクトロマイグレーションによる信頼性の低下が深刻
化している。まず、配線による信号の遅延としては、配
線抵抗に起因するものがある。この解消には、電気抵抗
の低い材料を用いるようにすればよい。また、信号遅延
としては、配線容量に起因するものがある。これは、高
密度に集積された配線間における配線容量に起因する遅
延である。この配線容量の低減のためには、配線の横だ
けでなく厚さ方向の微細化が必要となる。したがって、
配線容量に起因する信号遅延を抑制しようとすると、配
線に流れる電流が増大することになり、エレクトロマイ
グレーションが起きやすい状態となる。2. Description of the Related Art In a silicon semiconductor integrated circuit using aluminum wiring, the influence of wiring delay on circuit performance and the decrease in reliability due to electromigration of wiring have become serious. First, there is a signal delay caused by wiring due to wiring resistance. To solve this problem, a material having a low electric resistance may be used. The signal delay may be caused by the wiring capacitance. This is a delay caused by the wiring capacitance between the wirings integrated at a high density. In order to reduce the wiring capacitance, it is necessary to miniaturize not only the wiring but also the thickness direction. Therefore,
If an attempt is made to suppress a signal delay caused by the wiring capacitance, the current flowing through the wiring increases, so that electromigration is likely to occur.
【０００３】以上の問題点を解消するために、アルミニ
ウムに変わる配線材料として、電気抵抗が低くマイグレ
ーション耐性を有する銅が有望とされている（特開平２
−２５６２３８号公報）。ここで、銅はシリコン酸化物
中を拡散してトランジスタ素子に悪影響を与えること
や、絶縁膜との密着性が弱いことなどから、銅による配
線を形成する場合、その下地にタンタルや窒化チタンや
窒化タンタルからなる下地膜を配置し、銅の拡散を防止
し、配線と絶縁膜との密着性を向上させるようにしてい
た。[0003] In order to solve the above problems, copper having low electric resistance and migration resistance is expected to be a promising wiring material instead of aluminum (Japanese Patent Laid-Open No. Hei 2 (1994)).
-256238). Here, copper diffuses into the silicon oxide and adversely affects the transistor element, and has poor adhesion to the insulating film. For this reason, when copper wiring is formed, tantalum, titanium nitride, A base film made of tantalum nitride is arranged to prevent copper from diffusing and improve the adhesion between the wiring and the insulating film.
【０００４】[0004]
【発明が解決しようとする課題】ところで、現在ＬＳＩ
の多層配線では、層間の接続孔のアスペクト比（孔の深
さ／孔径）は年々高くなる傾向にある。したがって、微
細な径のアスペクト比の高い接続孔に配線材料を埋め込
むことになる。ところで、接続孔に前述した銅および下
地膜を埋め込む場合、スパッタリングや化学気相成長法
またはメッキ法などによる成膜技術が用いられる。しか
し、埋め込む孔が微細な径の光アスペクト比となると、
以下に説明することによりスパッタリングによる成膜方
法では限界がある。By the way, the current LSI
In the multilayer wiring of (1), the aspect ratio (hole depth / hole diameter) of connection holes between layers tends to increase year by year. Therefore, the wiring material is buried in the connection hole having a small diameter and a high aspect ratio. When the above-described copper and the base film are buried in the connection holes, a film forming technique such as sputtering, chemical vapor deposition, or plating is used. However, when the hole to be embedded has an optical aspect ratio of a fine diameter,
As described below, there is a limit in a film forming method by sputtering.
【０００５】スパッタリングによる成膜では、ターゲッ
トより飛来してくる成膜材料の粒子が、成膜対象の面に
到達することでその成膜材料による膜が形成されてい
く。一方で、接続孔のアスペクト比が高くなりその径が
微細化していくと、上方から接続孔の底部を見込める角
度幅が小さくなっていく。したがって、接続孔のアスペ
クト比が高くなりその径が微細化していくと、スパッタ
リングにより飛来する粒子がその接続孔底部に到達しに
くくなる。そして、成膜粒子が接続孔底部に届かなけれ
ば、接続孔を成膜材料で埋め込むことができなくなる。In film formation by sputtering, particles of a film forming material flying from a target reach a surface to be formed, and a film of the film forming material is formed. On the other hand, as the aspect ratio of the connection hole increases and the diameter of the connection hole decreases, the angle width at which the bottom of the connection hole can be seen from above decreases. Therefore, as the aspect ratio of the connection hole increases and the diameter of the connection hole decreases, it becomes difficult for particles flying by sputtering to reach the bottom of the connection hole. If the film-forming particles do not reach the bottom of the connection hole, the connection hole cannot be filled with the film-forming material.
【０００６】以上のことに対して、化学気相成長法また
はメッキ法では、成膜材料が孔底部に届かなくなること
が原理的に発生しないため、より高集積化した多層配線
における接続孔へは、化学気相成長法またはメッキによ
る成膜が必要になってくる。ところが、タンタルは化学
気相成長法やメッキ法で成膜することが困難である。ま
た、それらの技術でタンタル膜が形成できたとしても、
タンタルは空気中で酸化されやすいため、この上に銅配
線形成のための銅を化学気相成長法やメッキ法で成膜す
るときに、タンタル膜表面に酸化膜が形成されてしま
う。タンタルの酸化膜は絶縁体であるため、下地膜と配
線との間の層間接続の抵抗が高くなってしまう。[0006] In contrast, in the chemical vapor deposition method or the plating method, in principle, it does not occur that the film forming material does not reach the bottom of the hole. In addition, a film formation by a chemical vapor deposition method or plating is required. However, it is difficult to form tantalum by chemical vapor deposition or plating. Also, even if a tantalum film can be formed with those technologies,
Since tantalum is easily oxidized in the air, an oxide film is formed on the surface of the tantalum film when copper for forming copper wiring is formed thereon by a chemical vapor deposition method or a plating method. Since the tantalum oxide film is an insulator, the resistance of the interlayer connection between the base film and the wiring increases.
【０００７】一方、窒化チタンや窒化タンタルは化学気
相成長法で成膜することが可能であり、空気中で酸化す
ることはない。しかし、化学気相成長法で成膜した窒化
チタンや窒化タンタルは電気抵抗が高くなってしまう。
また、窒化チタンや窒化タンタルはメッキ法により成膜
することが非常に困難である。そして、窒化チタン上に
堆積した銅の密着性は、十分な強度を持っていない。し
たがって、この発明は、以上のような問題点を解消する
ためになされたものであり、銅を配線材料として用いた
多層配線構造において、銅との密着性が高く接触抵抗の
小さい材料を下地膜とした、銅の拡散を防ぐために用い
られる膜を、より微細な径で高アスペクト比となった接
続構内に形成しやすくすることを目的とする。On the other hand, titanium nitride and tantalum nitride can be formed by chemical vapor deposition and do not oxidize in air. However, the electrical resistance of titanium nitride or tantalum nitride formed by chemical vapor deposition increases.
Further, it is very difficult to form a film of titanium nitride or tantalum nitride by a plating method. The adhesion of copper deposited on titanium nitride does not have sufficient strength. Therefore, the present invention has been made to solve the above problems, and in a multilayer wiring structure using copper as a wiring material, a material having high adhesion to copper and low contact resistance is used as a base film. It is an object of the present invention to make it easier to form a film used to prevent copper diffusion in a connection structure having a finer diameter and a high aspect ratio.
【０００８】[0008]
【課題を解決するための手段】この発明の半導体装置の
配線構造は、半導体基板上に絶縁膜を介して形成された
銅もしくは銅合金からなる配線層と、その配線層を覆う
ように形成されたルテニウム，オスミウム，イリジウ
ム，もしくは，ロジウムからなるバリア膜とを備えるよ
うにした。このように構成されているので、配線層と絶
縁膜とはバリア膜で分離され、配線層から絶縁膜で銅が
拡散することがない。また、この発明の半導体装置の配
線構造は、半導体基板上に絶縁膜を介して形成された銅
もしくは銅合金からなる配線層と、その配線層を覆うよ
うに形成されたルテニウム，オスミウム，イリジウム，
もしくは，ロジウムの酸化物からなるバリア膜とを備え
るようにした。このように構成されているので、配線層
と絶縁膜とはバリア膜で分離され、配線層から絶縁膜で
銅が拡散することがない。A wiring structure of a semiconductor device according to the present invention is formed so as to cover a wiring layer made of copper or a copper alloy formed on a semiconductor substrate via an insulating film, and to cover the wiring layer. And a barrier film made of ruthenium, osmium, iridium, or rhodium. With this configuration, the wiring layer and the insulating film are separated by the barrier film, and copper does not diffuse from the wiring layer into the insulating film. The wiring structure of the semiconductor device according to the present invention includes a wiring layer made of copper or a copper alloy formed on a semiconductor substrate via an insulating film, and ruthenium, osmium, iridium, and ruthenium formed to cover the wiring layer.
Alternatively, a barrier film made of rhodium oxide is provided. With this configuration, the wiring layer and the insulating film are separated by the barrier film, and copper does not diffuse from the wiring layer into the insulating film.
【０００９】また、この発明の半導体装置の配線構造の
製造方法は、まず、半導体基板上に形成された絶縁膜の
所定位置に溝を形成した後、その絶縁膜上と溝底部およ
び側壁とにルテニウム，オスミウム，イリジウム，もし
くは，ロジウムからなる第１の膜を化学気相成長法によ
り形成する。ついで、第１の膜上に銅もしくは銅合金か
らなる第２の膜を化学気相成長法により形成して溝を埋
め込み、第２の膜および第１の膜を、溝内に形成された
部分を残して絶縁膜表面が露出するまで削除する。そし
て、その削除した後で、第１の膜および前記第２の膜の
表面に露出している部分に選択的にルテニウム，オスミ
ウム，イリジウム，もしくは，ロジウムからなる第３の
膜を形成するようにした。以上説明したように、化学気
相成長法により第１および第２の膜を形成するので、溝
内底部にまで第１の膜および第２の膜が充填される。そ
して、この発明の半導体装置の配線構造の製造方法は、
まず、半導体基板上に形成された絶縁膜の所定位置に溝
を形成した後、その絶縁膜上と溝底部および側壁とにル
テニウム，オスミウム，イリジウム，もしくは，ロジウ
ムからなる第１の膜を無電界メッキ法により形成する。
ついで、金属膜上に銅もしくは銅合金からなる第２の膜
をメッキ法により形成して溝を埋め込み、第２の膜およ
び前記第１の膜を、溝内に形成された部分を残して絶縁
膜表面が露出するまで削除する。そして、その削除した
後で、第１の膜および前記第２の膜の表面に露出してい
る部分に選択的にルテニウム，オスミウム，イリジウ
ム，もしくは，ロジウムからなる第３の膜を形成するよ
うにした。以上説明したように、メッキ法により第１お
よび第２の膜を形成するので、溝内底部にまで第１の膜
および第２の膜が充填される。Further, according to the method of the present invention for manufacturing a wiring structure of a semiconductor device, first, a groove is formed at a predetermined position of an insulating film formed on a semiconductor substrate, and then the insulating film is formed on the groove bottom and side walls. A first film made of ruthenium, osmium, iridium, or rhodium is formed by a chemical vapor deposition method. Next, a second film made of copper or a copper alloy is formed on the first film by a chemical vapor deposition method to fill the groove, and the second film and the first film are formed in the portion formed in the groove. Is removed until the surface of the insulating film is exposed. Then, after the removal, a third film made of ruthenium, osmium, iridium, or rhodium is selectively formed on portions exposed on the surfaces of the first film and the second film. did. As described above, since the first and second films are formed by the chemical vapor deposition method, the first film and the second film are filled up to the bottom in the groove. The method for manufacturing a wiring structure of a semiconductor device according to the present invention includes:
First, after forming a groove at a predetermined position of an insulating film formed on a semiconductor substrate, a first film made of ruthenium, osmium, iridium, or rhodium is formed on the insulating film and on the bottom and side walls of the insulating film. It is formed by a plating method.
Then, a second film made of copper or a copper alloy is formed on the metal film by a plating method to fill the groove, and the second film and the first film are insulated except for a portion formed in the groove. Remove until the membrane surface is exposed. Then, after the removal, a third film made of ruthenium, osmium, iridium, or rhodium is selectively formed on portions exposed on the surfaces of the first film and the second film. did. As described above, since the first and second films are formed by the plating method, the first film and the second film are filled up to the inner bottom of the groove.
【００１０】[0010]
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態１ 図１は、この発明の実施の形態１における半導体装置の
配線構造の一部を示す断面図であり、基板１０１上には
図示していないがトランジスタ等の素子が形成され、そ
の上に層間絶縁膜１０２を介して、銅もしくは銅合金か
らなる配線１０３が形成されている。そして、この配線
１０３は、バリア膜１０４によって被覆されている。こ
れらの構成の中で、層間絶縁膜１０２は例えば、二酸化
珪素，三窒化珪素，リンガラス，ボロンリンガラス，ま
たは，有機系の低誘電率絶縁材料から構成すればよい。
また、配線部分は、例えばダマシン法による埋め込み配
線形成法や、配線材料を成膜した後で所定形状に加工す
るドライエッチング法などにより形成すればよい。そし
て、バリア膜１０４としては、ルテニウム，オスミウ
ム，イリジウム，および，ロジウムいずれかの金属を用
いるようにすればよい。Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. 1 is a cross-sectional view showing a part of a wiring structure of a semiconductor device according to Embodiment 1 of the present invention. Although not shown, elements such as transistors are formed on a substrate 101. A wiring 103 made of copper or a copper alloy is formed thereon via an interlayer insulating film 102. The wiring 103 is covered with a barrier film 104. Among these configurations, the interlayer insulating film 102 may be made of, for example, silicon dioxide, silicon trinitride, phosphorus glass, boron phosphorus glass, or an organic low dielectric constant insulating material.
The wiring portion may be formed by, for example, a buried wiring forming method by a damascene method, or a dry etching method of forming a wiring material into a film and processing the wiring material into a predetermined shape. Then, as the barrier film 104, any of ruthenium, osmium, iridium, and rhodium may be used.
【００１１】以下、この実施の形態１における配線構造
の製造方法について説明する。まず、図２（ａ）に示す
ように、基板２０１上に絶縁膜２０２介して第１層配線
２０３が形成された状態で、公知の方法（ダマシン法）
により、所定位置に接続孔２０５および２層配線が形成
される溝２０６を層間絶縁膜２０４に同時に形成する。
ここで、溝２０６は紙面に直角にのびており、また第１
層配線２０３と直角な関係となっている。なお、図２に
は示していないが、基板２０１の他の領域には、トラン
ジスタなどの素子が形成されている。Hereinafter, a method of manufacturing the wiring structure according to the first embodiment will be described. First, as shown in FIG. 2A, in a state where a first layer wiring 203 is formed on a substrate 201 via an insulating film 202, a known method (damascene method) is used.
Thereby, the connection hole 205 and the groove 206 in which the two-layer wiring are formed at predetermined positions are simultaneously formed in the interlayer insulating film 204.
Here, the groove 206 extends at right angles to the plane of the paper, and
It is perpendicular to the layer wiring 203. Although not shown in FIG. 2, elements such as transistors are formed in other regions of the substrate 201.
【００１２】ついで、図２（ｂ）に示すように、金属膜
２０７を以下に説明することにより形成する。この金属
膜２０７の形成は、化学気相成長法を用い、原料として
カルボニル系材料のルテニウムカルボニウム［Ｒｕ（Ｃ
Ｏ）4］3を用い、基板２０１の加熱温度は２００〜４０
０℃程度として行う。すなわち、ルテニウムカルボニウ
ムを加熱された基板２０１上に導入することで、ルテニ
ウムカルボニウムを熱分解し、層間絶縁膜２０４表面に
ルテニウムを析出させる。この結果、層間絶縁膜２０４
表面には、ルテニウムからなる金属膜２０７（第１の
膜）が形成されることになる。Next, as shown in FIG. 2B, a metal film 207 is formed as described below. The formation of the metal film 207 is performed by a chemical vapor deposition method using ruthenium carbonium [Ru (C
O) 4 ] 3, and the heating temperature of the substrate 201 is 200 to 40
Perform at about 0 ° C. That is, by introducing ruthenium carbonium onto the heated substrate 201, ruthenium carbonium is thermally decomposed, and ruthenium is deposited on the surface of the interlayer insulating film 204. As a result, the interlayer insulating film 204
The metal film 207 (first film) made of ruthenium is formed on the surface.
【００１３】ここで、上述では、金属膜２０７としてル
テニウムを用いるようにしたが、これに限るものではな
く、オスミウム，イリジウム，ロジウムを用いるように
しても同様である。この場合、化学気相成長を行うとき
のカルボニル系材として、オスミウムカルボニル［Ｏｓ
（ＣＯ）5 ］，イリジウムカルボニウム［Ｉｒ（ＣＯ）
3 ］もしくは［Ｉｒ（ＣＯ）4 ］，ロジウムカルボニル
［Ｒｈ（ＣＯ）4］を用いるようにすればよい。また、
熱分解による化学気相成長法の原料として、シクロペン
タジニエル系の原料を用いるようにしてもよい。例え
ば、ビスシクロペンタジニエルルテニウム［Ｒｕ（Ｃ5
Ｈ6）2］を用い、基板温度を４００〜６００℃とし、ル
テニウムを析出させることができる。Here, in the above description, ruthenium is used for the metal film 207. However, the present invention is not limited to this, and the same applies to the case where osmium, iridium, and rhodium are used. In this case, osmium carbonyl [Os
(CO) 5 ], iridium carbonium [Ir (CO)
3 ] or [Ir (CO) 4 ] or rhodium carbonyl [Rh (CO) 4 ]. Also,
As a raw material for the chemical vapor deposition method by thermal decomposition, a cyclopentadienyl-based raw material may be used. For example, biscyclopentadienyl ruthenium [Ru (C 5
H 6 ) 2 ], ruthenium can be deposited at a substrate temperature of 400 to 600 ° C.
【００１４】一方、βケトナート系化合物を化学気相成
長原料としてもよい。この場合、水素雰囲気中で基板温
度を３００〜６００℃として、導入した成膜原料を還元
することにより金属膜を析出堆積させて膜形成を行う。
このとき、水蒸気もしくはアルコールを添加すること
で、堆積速度を速めることができる。また、水素プラズ
マ中もしくは水素ラジカルが導入された状態で、それら
の成膜を行うようにすれば、成膜時の基板温度を１００
〜２００℃低下させることが可能となる。この水素還元
による化学気相成長では、例えば、ルテニウムアセチル
アセトナト［Ｒｕ（Ｃ5Ｈ7０2）3］，オスミウムアセチ
ルアセトナト［Ｏｓ（Ｃ5Ｈ7０2）3］，イリジウムアセ
チルアセトナト［Ｉｒ（Ｃ5Ｈ7０2）3］，もしくは，ロ
ジウムアセチルアセトナト［Ｒｈ（Ｃ5Ｈ7０2）3］を用
いるようにしればよい。また、それらのフッ化炭素の誘
導体を、原料として用いるようにすればよい。その一例
として、ルテニウムヘキサフロロアセチルアセトナト
［Ｒｕ（Ｃ5Ｆ6Ｈ０2）3］がある。On the other hand, a β-ketonate compound may be used as a raw material for chemical vapor deposition. In this case, the substrate temperature is set to 300 to 600 ° C. in a hydrogen atmosphere, and the introduced film forming material is reduced to deposit and deposit a metal film to form a film.
At this time, the deposition rate can be increased by adding steam or alcohol. In addition, if these films are formed in hydrogen plasma or in a state where hydrogen radicals are introduced, the substrate temperature during film formation can be reduced to 100 ° C.
２００200 ° C. can be reduced. The chemical vapor deposition by the hydrogen reduction, for example, ruthenium acetylacetonate [Ru (C 5 H 7 0 2) 3], osmium acetylacetonato [Os (C 5 H 7 0 2) 3], iridium acetylacetonato [Ir (C 5 H 7 0 2 ) 3 ] or rhodium acetylacetonate [Rh (C 5 H 7 0 2 ) 3 ] may be used. In addition, these fluorocarbon derivatives may be used as raw materials. One example is ruthenium hexafluoro acetylacetonate [Ru (C 5 F 6 H0 2) 3].
【００１５】引き続き、図２（ｃ）に示すように、銅ヘ
キサフロロアセチルアセトナトビニルトリメチルシラン
の不均化反応による化学気相成長法で、金属膜２０７上
に銅膜２０８（第２の膜）を堆積形成し、接続孔２０５
および溝２０６内をそれらで埋め込む。なお、ここでは
銅膜を形成するようにしたが、銅合金の膜を形成するよ
うにしてもよい。ついで、化学機械研磨により銅膜２０
８および金属膜２０７の平坦部を、層間絶縁膜２０４の
表面が露出するまで除去する。この結果、図３（ｄ）に
示すように、バリアメタル２０７ａに側面および下面が
覆われた、第２層配線としての銅配線２０８ａが形成さ
れる。Subsequently, as shown in FIG. 2C, a copper film 208 (second film) is formed on the metal film 207 by a chemical vapor deposition method using a disproportionation reaction of copper hexafluoroacetylacetonatovinyltrimethylsilane. ) To form a connection hole 205
And the inside of the groove 206 is filled with them. Although a copper film is formed here, a copper alloy film may be formed. Next, the copper film 20 is formed by chemical mechanical polishing.
8 and the flat portion of the metal film 207 are removed until the surface of the interlayer insulating film 204 is exposed. As a result, as shown in FIG. 3D, a copper wiring 208a is formed as a second-layer wiring with the side and lower surfaces covered by the barrier metal 207a.
【００１６】ついで、銅配線２０８ａおよびその側面で
表面に露出しているバリアメタル２０７ａ上に、以下に
示すことにより選択的にバリアメタル２０７ｂ（第３の
膜）を形成する。このバリアメタル２０７ｂの形成で
は、前述した、シクロペンタジニエル系の材料もしくは
βケトナート系の材料を用いた化学気相成長法により金
属膜を形成することで行う。すなわち、この化学気相成
長では、層間絶縁膜２０４の表面には金属膜が形成され
ず、銅配線２０８ａおよびその側面で表面に露出してい
るバリアメタル２０７ａ上に選択的に金属膜が形成さ
れ、これがバリアメタル２０７ｂとなる。Next, a barrier metal 207b (third film) is selectively formed on the copper wiring 208a and the barrier metal 207a exposed on the side surface thereof as described below. The formation of the barrier metal 207b is performed by forming a metal film by a chemical vapor deposition method using a cyclopentadienyl-based material or a β-ketonate-based material described above. That is, in this chemical vapor deposition, no metal film is formed on the surface of the interlayer insulating film 204, and the metal film is selectively formed on the copper wiring 208a and the barrier metal 207a exposed on the side surface thereof. This becomes the barrier metal 207b.
【００１７】なお、βケトナート系材料を用いた化学気
相成長では、その原料とともにヘキサフロロアセチルケ
トンを、反応系に同時に供給するようにすれば、それら
選択性の維持に効果的である。そして、以上示したよう
にして第２層配線を形成した後、それらの上にパシベー
ション膜を形成するようにしてもよく、場合によって
は、さらに層間絶縁膜を形成して第３層配線を形成する
ようにし、多層配線構造を構成するようにしてもよい。In chemical vapor deposition using a β-ketonate-based material, it is effective to maintain the selectivity if hexafluoroacetylketone is simultaneously supplied to the reaction system together with the raw material. Then, after the second layer wirings are formed as described above, a passivation film may be formed thereon, and in some cases, an interlayer insulating film is further formed to form a third layer wiring. To form a multilayer wiring structure.
【００１８】実施の形態２ なお、上記実施の形態１においては、化学気相成長法に
より、バリア膜を形成するための金属膜、および、銅配
線層を形成するための銅膜を形成するようにしたが、こ
れに限るものではなく、それらをメッキ（無電界メッ
キ）により形成するようにしてもよい。この場合、図２
（ａ）に示すように、層間絶縁膜２０４の所定位置に接
続穴２０４および第２層配線が形成される溝２０５を形
成した後、まず、以下に説明するように、層間絶縁膜２
０４表面に無電界メッキの析出核となるメッキ触媒を形
成する。なお、以下ではこれらのことを「担持する」と
表現する。Second Embodiment In the first embodiment, a metal film for forming a barrier film and a copper film for forming a copper wiring layer are formed by a chemical vapor deposition method. However, the present invention is not limited to this, and they may be formed by plating (electroless plating). In this case, FIG.
As shown in (a), after forming a connection hole 204 and a groove 205 in which a second layer wiring is to be formed at a predetermined position of the interlayer insulating film 204, first, as described below, the interlayer insulating film 2 is formed.
A plating catalyst serving as a deposition nucleus for electroless plating is formed on the surface of the substrate. In the following, these are expressed as "support".
【００１９】この担持としては、例えば、ペンタン溶媒
にルテニウムのπ−アリル錯体が溶解している前処理液
に、メッキ対象の基板を浸漬する。ついで、その基板を
水素気流中で約１００℃に加熱することで焼成し、つい
で、酸素気流中にさらすことで金属膜を形成する表面に
吸着している析出核としてのルテニウムを酸化する。以
上のことにより、前処理として、金属膜を形成する層間
絶縁膜表面に、メッキの析出核となるメッキ触媒が形成
されたことになる。For this support, for example, a substrate to be plated is immersed in a pretreatment solution in which a π-allyl complex of ruthenium is dissolved in a pentane solvent. Next, the substrate is baked by heating it to about 100 ° C. in a hydrogen stream, and then exposed to an oxygen stream to oxidize ruthenium as a deposition nucleus adsorbed on the surface on which the metal film is formed. Thus, as a pretreatment, a plating catalyst serving as a deposition nucleus for plating is formed on the surface of the interlayer insulating film on which the metal film is formed.
【００２０】ついで、この表面が担持された基板をメッ
キ液に浸漬することで、層間絶縁膜１０４表面にルテニ
ウムからなる金属膜２０７を形成する。このメッキ液と
しては、塩化ルテニウムもしくは硫酸ルテニウムの水和
物と、塩酸ヒドラジン［Ｎ2Ｈ4・ＨＣｌ］などの還元剤
とを溶かした水溶液を用いるようにしればよい。これら
の、メッキ液組成およびメッキ条件は、公知の金属メッ
キ法を用いるようにすればよい。そして、この金属膜２
０７が形成された表面に、やはり、公知の銅メッキ法に
より銅膜２０８を形成すればよい。なお、銅のメッキと
しては無電界メッキの他に、電界メッキを用いるように
してもよい。Next, a metal film 207 made of ruthenium is formed on the surface of the interlayer insulating film 104 by immersing the substrate carrying the surface in a plating solution. As the plating solution, an aqueous solution in which a hydrate of ruthenium chloride or ruthenium sulfate and a reducing agent such as hydrazine hydrochloride [N 2 H 4 .HCl] may be used. The composition of the plating solution and the plating conditions may be a known metal plating method. And this metal film 2
The copper film 208 may be formed on the surface on which the layer 07 is formed by a known copper plating method. As the copper plating, electrolytic plating may be used instead of electroless plating.
【００２１】以上説明したことにより、前述した実施の
形態１における化学気相成長法と同様に、金属膜２０７
および銅膜２０８の形成が行える。なお、ここでは、金
属膜としてルテニウムを形成するようにしたが、これに
限るものではなく、オスミウム，イリジウム，もしく
は，ロジウムの塩化物もしくは硫化物の水和物によるメ
ッキ液を用いてそれらの金属膜をメッキするようにして
もよい。また、担持材料としてルテニウムのπ−アリル
錯体を用いるようにしたが、これに限るものではなく、
有機溶媒に可溶な他の有機金属錯体を用いるようにして
もよい。また、有機溶媒としてペンタンを用いるように
したが、他の有機溶媒を用いるようにしてもよい。な
お、この場合、常温で揮発性を有するものが好ましい。As described above, the metal film 207 is formed similarly to the chemical vapor deposition method in the first embodiment.
And a copper film 208 can be formed. Here, ruthenium is formed as the metal film, but the present invention is not limited to this, and the metal film is formed using a plating solution of osmium, iridium, or hydrate of chloride or sulfide of rhodium. The film may be plated. Further, although a π-allyl complex of ruthenium was used as a support material, the present invention is not limited to this.
Another organic metal complex soluble in an organic solvent may be used. Further, although pentane is used as the organic solvent, another organic solvent may be used. In this case, those having volatility at room temperature are preferable.
【００２２】この後、前述した実施の形態１と同様に、
化学機械研磨により銅膜２０８および金属膜２０７の平
坦部を、層間絶縁膜２０４の表面が露出するまで除去す
る。この結果、図３（ｄ）に示すように、バリアメタル
２０７ａに側面および下面が覆われた、第２層配線とし
ての銅配線２０８ａが形成される。そして、銅配線２０
８ａおよびその側面で表面に露出しているバリアメタル
２０７ａ上に、以下に示すことにより選択的にバリアメ
タル２０７ｂを形成する。このバリアメタル２０７ｂの
形成では、前述した、担持することなく、基板２０１を
メッキ液に浸漬することで行う。ここでは、銅配線２０
８ａおよびその側面で表面に露出しているバリアメタル
２０７ａの表面は金属が露出していることになるので、
前述したメッキ液にその表面がふれることで、そこには
ルテニウムがメッキされる。しかし、ここでは担持され
ていないので、層間絶縁膜２０４の露出している表面に
はメッキがされない。Thereafter, similarly to the first embodiment,
The flat portions of the copper film 208 and the metal film 207 are removed by chemical mechanical polishing until the surface of the interlayer insulating film 204 is exposed. As a result, as shown in FIG. 3D, a copper wiring 208a is formed as a second-layer wiring with the side and lower surfaces covered by the barrier metal 207a. And the copper wiring 20
A barrier metal 207b is selectively formed on 8a and the barrier metal 207a exposed on the side surface by the following method. The formation of the barrier metal 207b is performed by immersing the substrate 201 in a plating solution without carrying the above-described metal. Here, the copper wiring 20
8a and the surface of the barrier metal 207a that is exposed on the side surface thereof, since the metal is exposed,
When the surface is touched by the above-mentioned plating solution, ruthenium is plated there. However, since it is not carried here, the exposed surface of the interlayer insulating film 204 is not plated.
【００２３】なお、このバリアメタル２０７ｂは、ルテ
ニウムをメッキすることで形成するようにしたが、これ
に限るものではなく、バリアメタル２０７ａと同様に、
オスミウム，イリジウム，ロジウムをメッキするように
してもよいことはいうまでもない。そして、以上示した
ようにして第２層配線を形成した後、それらの上にパシ
ベーション膜を形成するようにしてもよく、場合によっ
ては、さらに層間絶縁膜を形成して第３層配線を形成す
るようにし、多層配線構造を構成するようにしてもよ
い。The barrier metal 207b is formed by plating ruthenium. However, the present invention is not limited to this.
It goes without saying that osmium, iridium, and rhodium may be plated. Then, after the second layer wirings are formed as described above, a passivation film may be formed thereon, and in some cases, an interlayer insulating film is further formed to form a third layer wiring. To form a multilayer wiring structure.
【００２４】実施の形態３ ところで、上記実施の形態１，２においては、銅配線の
バリア膜としてルテニウム，オスミウム，イリジウム，
もしくは，ロジウムからなる金属を用いるようにした
が、これらに限るものではなく、それらの酸化物を用い
るようにしてもよい。このように、それら金属の酸化物
を下地膜として用いる場合、それら金属の酸化物からな
る膜は、化学気相成長法を用いて成膜すればよい。この
場合、原料は実施の形態１において掲げたものを用いる
ようにすればよい。ただし、成膜雰囲気に酸素を同時に
導入する。このことにより、金属酸化膜の形成が可能と
なる。ここで、酸化物の成膜をより効率よく行うために
は、高周波放電などにより酸素のプラズマを生成させた
状態とすればよい。この酸素プラズマを用いて金属酸化
物の成膜を行うようにすれば、成膜時の基板温度を低下
させることができる。Third Embodiment In the first and second embodiments, ruthenium, osmium, iridium, and ruthenium are used as barrier films for copper wiring.
Alternatively, a metal made of rhodium is used, but the present invention is not limited thereto, and an oxide thereof may be used. As described above, when an oxide of such a metal is used as the base film, a film including the oxide of the metal may be formed by a chemical vapor deposition method. In this case, the raw materials listed in Embodiment Mode 1 may be used. Note that oxygen is simultaneously introduced into the deposition atmosphere. This makes it possible to form a metal oxide film. Here, in order to perform oxide film formation more efficiently, oxygen plasma may be generated by high-frequency discharge or the like. If a metal oxide film is formed using this oxygen plasma, the substrate temperature during film formation can be reduced.
【００２５】実施の形態４ ところで、上述では、銅配線の側面および底面にバリア
膜を配置するようにしたが、これに限るものではなく、
図４に示すように、バリア膜１０４と層間絶縁膜１０２
との間に、タンタルまたはチタンもしくは窒化チタンか
らなる分離膜１０５を設けるようにしてもよい。なお、
図４中において、他の符号は図１と同様である。また、
バリア膜１０４に酸化膜を用いる場合、分離膜１０５と
してルテニウム，オスミウム，イリジウム，ロジウム，
または、タンタル，チタン，もしくは，窒化チタンを用
いるようにしてもよい。Fourth Embodiment In the above description, the barrier films are arranged on the side and bottom surfaces of the copper wiring. However, the present invention is not limited to this.
As shown in FIG. 4, the barrier film 104 and the interlayer insulating film 102
Between them, a separation film 105 made of tantalum, titanium or titanium nitride may be provided. In addition,
In FIG. 4, other symbols are the same as those in FIG. Also,
When an oxide film is used for the barrier film 104, ruthenium, osmium, iridium, rhodium,
Alternatively, tantalum, titanium, or titanium nitride may be used.
【００２６】[0026]
【発明の効果】以上説明したように、この発明では、半
導体基板上に絶縁膜を介して形成された銅もしくは銅合
金からなる配線層と、その配線層を覆うように形成され
たルテニウム，オスミウム，イリジウム，もしくは，ロ
ジウム、または、それらの酸化物からなるバリア膜とを
備えるようにした。そして、その配線構造を、次に示す
ようにして製造するようにした。すなわち、まず、半導
体基板上に形成された絶縁膜の所定位置に溝を形成した
後、その絶縁膜上と溝底部および側壁とにルテニウム，
オスミウム，イリジウム，もしくは，ロジウムからなる
第１の膜を化学気相成長法もしくは無電界メッキ法によ
り形成する。ついで、第１の膜上に銅もしくは銅合金か
らなる第２の膜を化学気相成長法もしくはメッキ法によ
り形成して溝を埋め込み、第２の膜および第１の膜を、
溝内に形成された部分を残して絶縁膜表面が露出するま
で削除する。そして、その削除した後で、第１の膜およ
び前記第２の膜の表面に露出している部分に選択的にル
テニウム，オスミウム，イリジウム，もしくは，ロジウ
ムからなる第３の膜を形成するようにした。As described above, according to the present invention, a wiring layer made of copper or a copper alloy formed on a semiconductor substrate via an insulating film, and ruthenium and osmium formed so as to cover the wiring layer. , Iridium, or rhodium, or a barrier film made of an oxide thereof. Then, the wiring structure was manufactured as shown below. That is, first, a groove is formed at a predetermined position of an insulating film formed on a semiconductor substrate, and then ruthenium and ruthenium are formed on the insulating film and on the bottom and side walls of the groove.
A first film made of osmium, iridium, or rhodium is formed by a chemical vapor deposition method or an electroless plating method. Next, a second film made of copper or a copper alloy is formed on the first film by a chemical vapor deposition method or a plating method to fill the grooves, and the second film and the first film are formed by:
Deletion is performed until the surface of the insulating film is exposed while leaving the portion formed in the groove. Then, after the removal, a third film made of ruthenium, osmium, iridium, or rhodium is selectively formed on portions exposed on the surfaces of the first film and the second film. did.
【００２７】以上示したことにより、この発明の半導体
装置の配線構造では、配線層と絶縁膜とはバリア膜で分
離され、配線層から絶縁膜で銅が拡散することがない。
加えて、それらの構造を形成する上で、金属膜の形成を
化学気相成長法もしくはメッキ法により行うようにした
ので、たとえ微細で深い溝であっても、溝底部にまでバ
リア膜は形成され、そして、その溝を埋めるように配線
層が形成される。また、バリア膜はルテニウム，オスミ
ウム，イリジウム，もしくは，ロジウム、または、それ
らの酸化物から構成するようにしたので、配線層と絶縁
膜との間の密着性を向上させることが可能となる。As described above, in the wiring structure of the semiconductor device of the present invention, the wiring layer and the insulating film are separated by the barrier film, and copper does not diffuse from the wiring layer into the insulating film.
In addition, in forming these structures, the metal film is formed by chemical vapor deposition or plating, so even if it is a fine and deep groove, a barrier film is formed even at the bottom of the groove. Then, a wiring layer is formed to fill the groove. Further, since the barrier film is made of ruthenium, osmium, iridium, or rhodium, or an oxide thereof, the adhesion between the wiring layer and the insulating film can be improved.
【図１】 この発明の実施の形態１における半導体装置
の配線構造の一部を示す断面図である。FIG. 1 is a sectional view showing a part of a wiring structure of a semiconductor device according to a first embodiment of the present invention;
【図２】 この発明の配線構造の製造方法を説明する断
面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing a wiring structure according to the present invention.
【図３】 図２に続く、この発明の配線構造の製造方法
を説明する断面図である。FIG. 3 is a cross-sectional view following FIG. 2 for explaining the method for manufacturing a wiring structure of the present invention;
【図４】 この発明の実施の形態４における半導体装置
の配線構造の一部を示す断面図である。FIG. 4 is a sectional view showing a part of a wiring structure of a semiconductor device according to a fourth embodiment of the present invention;
１０１…基板、１０２…層間絶縁膜、１０３…配線、１
０４…バリア膜、１０５…分離膜。101: substrate, 102: interlayer insulating film, 103: wiring, 1
04: barrier film, 105: separation film.
Claims (10)
た銅もしくは銅合金からなる配線層と、 前記配線層を覆うように形成されたルテニウム，オスミ
ウム，イリジウム，もしくは，ロジウムからなるバリア
膜とを備えたことを特徴とする半導体装置の配線構造。1. A wiring layer made of copper or a copper alloy formed on a semiconductor substrate via an insulating film, and a barrier film made of ruthenium, osmium, iridium, or rhodium formed so as to cover the wiring layer. And a wiring structure for a semiconductor device.
た銅もしくは銅合金からなる配線層と、 前記配線層を覆うように形成されたルテニウムの酸化
物，オスミウムの酸化物，イリジウムの酸化物，もしく
は，ロジウムの酸化物からなるバリア膜とを備えたこと
を特徴とする半導体装置の配線構造。2. A wiring layer made of copper or a copper alloy formed on a semiconductor substrate via an insulating film, and an oxide of ruthenium, an oxide of osmium, and an oxide of iridium formed so as to cover the wiring layer. A wiring structure of a semiconductor device, comprising: a barrier material made of a material or an oxide of rhodium.
おいて、 前記絶縁膜と前記バリア膜の間にタンタル，チタン，も
しくは，窒化チタンからなる分離膜を備えたことを特徴
とする半導体装置の配線構造。3. The wiring structure of a semiconductor device according to claim 1, further comprising a separation film made of tantalum, titanium, or titanium nitride between said insulating film and said barrier film. Wiring structure.
おいて、 前記絶縁膜と前記バリア膜の間にタンタル，チタン，窒
化チタン，ルテニウム，オスミウム，イリジウム，もし
くは，ロジウムからなる分離膜を備えたことを特徴とす
る半導体装置の配線構造。4. The wiring structure of a semiconductor device according to claim 2, further comprising an isolation film made of tantalum, titanium, titanium nitride, ruthenium, osmium, iridium, or rhodium between the insulating film and the barrier film. A wiring structure of a semiconductor device characterized by the above-mentioned.
と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とにルテニウム，
オスミウム，イリジウム，もしくは，ロジウムからなる
第１の膜を化学気相成長法により形成する工程と、 前記第１の膜上に銅もしくは銅合金からなる第２の膜を
化学気相成長法により形成して前記溝を埋め込む工程
と、 前記第２の膜および前記第１の膜を、前記溝内に形成さ
れた部分を残し、前記絶縁膜表面が露出するまで削除す
る工程と、 前記削除する工程の後で、前記第１の膜および前記第２
の膜の表面に露出している部分に選択的にルテニウム，
オスミウム，イリジウム，もしくは，ロジウムからなる
第３の膜を形成する工程とを少なくとも備えたことを特
徴とする半導体装置の配線構造の製造方法。5. A step of forming an insulating film on a semiconductor substrate, a step of forming a groove at a predetermined position of the insulating film, and forming ruthenium on the insulating film and at the bottom and side walls of the groove.
Forming a first film made of osmium, iridium, or rhodium by a chemical vapor deposition method, and forming a second film made of copper or a copper alloy on the first film by a chemical vapor deposition method Filling the groove, removing the second film and the first film until the surface of the insulating film is exposed, leaving a portion formed in the groove; and removing the groove. After the first film and the second film
Ruthenium selectively in the part exposed on the surface of the film of
Forming a third film made of osmium, iridium, or rhodium.
と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とに、ルテニウム
の酸化物，オスミウムの酸化物，イリジウムの酸化物，
もしくは，ロジウムの酸化物からなる第１の膜を化学気
相成長法により形成する工程と、 前記金属膜上に銅もしくは銅合金からなる金属膜を化学
気相成長法により形成して前記溝を埋め込む工程と、 前記金属膜および前記第１膜を、前記溝内に形成された
部分を残し、前記絶縁膜表面が露出するまで削除する工
程と、 前記削除する工程の後で、前記第１の膜および前記第２
の膜の表面に露出している部分に選択的にルテニウム，
オスミウム，イリジウム，もしくは，ロジウムの酸化物
からなる第３の膜を形成する工程とを少なくとも備えた
ことを特徴とする半導体装置の配線構造の製造方法。6. A step of forming an insulating film on a semiconductor substrate; a step of forming a groove at a predetermined position of the insulating film; and forming ruthenium oxide and osmium on the insulating film and at the bottom and side walls of the groove. Oxide, iridium oxide,
Alternatively, a step of forming a first film made of a rhodium oxide by a chemical vapor deposition method, and forming a metal film made of copper or a copper alloy on the metal film by a chemical vapor deposition method to form the groove Burying; removing the metal film and the first film until the surface of the insulating film is exposed, leaving a portion formed in the trench; Membrane and said second
Ruthenium selectively in the part exposed on the surface of the film of
Forming a third film made of an oxide of osmium, iridium, or rhodium, at least.
と、 前記絶縁膜の所定位置に溝を形成する工程と、 前記絶縁膜上と前記溝底部および側壁とにルテニウム，
オスミウム，イリジウム，もしくは，ロジウムからなる
第１の膜を無電界メッキ法により形成する工程と、 前記金属膜上に銅もしくは銅合金からなる第２の膜をメ
ッキ法により形成して前記溝を埋め込む工程と、 前記第２の膜および前記第１の膜を、前記溝内に形成さ
れた部分を残し、前記絶縁膜表面が露出するまで削除す
る工程と、 前記削除する工程の後で、前記第１の膜および前記第２
の膜の表面に露出している部分に選択的に選択的にルテ
ニウム，オスミウム，イリジウム，もしくは，ロジウム
からなる第３の膜を形成する工程とを少なくとも備えた
ことを特徴とする半導体装置の配線構造の製造方法。7. A step of forming an insulating film on a semiconductor substrate, a step of forming a groove at a predetermined position of the insulating film, and forming ruthenium on the insulating film and at the bottom and side walls of the groove.
Forming a first film made of osmium, iridium, or rhodium by electroless plating; and forming a second film made of copper or a copper alloy on the metal film by plating to fill the grooves. Removing the second film and the first film until the surface of the insulating film is exposed while leaving a portion formed in the groove; and after the removing, removing the second film and the first film. The first membrane and the second membrane
Forming a third film made of ruthenium, osmium, iridium, or rhodium selectively on a portion exposed on the surface of the film of the semiconductor device. The method of manufacturing the structure.
製造方法において、 第１の膜は、ルテニウム，オスミウム，イリジウム，も
しくは，ロジウムのカルボニル化合物，βケトナート化
合物，または，シクロペンタジニエル化合物を原料とし
た化学気相成長法により形成し、 前記第２の膜は、銅または銅を主成分とするβケトナー
ト化合物を原料とした化学気相成長法により形成するこ
とを特徴とする半導体装置の配線構造の製造方法。8. The method according to claim 5, wherein the first film is formed of a carbonyl compound of ruthenium, osmium, iridium, or rhodium, a β-ketonate compound, or a cyclopentadiniel compound. Wherein the second film is formed by a chemical vapor deposition method using copper or a β-ketonate compound containing copper as a main component as a raw material. Method of manufacturing wiring structure.
製造方法において、 第１の膜は、ルテニウム，オスミウム，イリジウム，も
しくは，ロジウムのカルボニル化合物，βケトナート化
合物，または，シクロペンタジニエル化合物を原料とし
た酸化性雰囲気における化学気相成長法により形成し、 前記第２の膜は、銅または銅を主成分とするβケトナー
ト化合物を原料とした化学気相成長法により形成するこ
とを特徴とする半導体装置の配線構造の製造方法。9. The method for manufacturing a wiring structure of a semiconductor device according to claim 6, wherein the first film is formed of a carbonyl compound of ruthenium, osmium, iridium, or rhodium, a β-ketonate compound, or a cyclopentadiniel compound. Wherein the second film is formed by a chemical vapor deposition method using copper or a β-ketonate compound containing copper as a main component as a raw material. Manufacturing method of a wiring structure of a semiconductor device.
の製造方法において、 第１の膜は前記絶縁膜表面にルテニウム，オスミウム，
イリジウム，もしくは，ロジウム，またはそれらの酸化
物からなる触媒核を担持したあと、無電界メッキ法によ
り形成し、 前記第２の膜は、無電界メッキ法もしくは電界メッキ法
により形成し、および第３の膜は、無電界メッキにより
形成することを特徴とする半導体装置の配線構造の製造
方法。10. The method of manufacturing a wiring structure for a semiconductor device according to claim 7, wherein the first film is formed on the surface of the insulating film by using ruthenium, osmium, or the like.
After supporting a catalyst core made of iridium, rhodium, or an oxide thereof, it is formed by an electroless plating method, the second film is formed by an electroless plating method or an electrolytic plating method, and Wherein the film is formed by electroless plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03043297A JP3409831B2 (en) | 1997-02-14 | 1997-02-14 | Method for manufacturing wiring structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03043297A JP3409831B2 (en) | 1997-02-14 | 1997-02-14 | Method for manufacturing wiring structure of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229084A true JPH10229084A (en) | 1998-08-25 |
| JP3409831B2 JP3409831B2 (en) | 2003-05-26 |
Family
ID=12303794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03043297A Expired - Lifetime JP3409831B2 (en) | 1997-02-14 | 1997-02-14 | Method for manufacturing wiring structure of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409831B2 (en) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042651A1 (en) * | 1999-01-13 | 2000-07-20 | Hitachi, Ltd. | Semiconductor device |
| WO2000074128A1 (en) * | 1999-06-01 | 2000-12-07 | Tokyo Electron Limited | Method of manufacturing semiconductor device and manufacturing apparatus |
| US6501180B1 (en) * | 2000-07-19 | 2002-12-31 | National Semiconductor Corporation | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures |
| US6521932B1 (en) * | 1999-03-15 | 2003-02-18 | Hitachi, Ltd. | Semiconductor device with copper wiring connected to storage capacitor |
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP2004048066A (en) * | 1998-02-23 | 2004-02-12 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
| JP2005129745A (en) * | 2003-10-24 | 2005-05-19 | Sony Corp | Semiconductor device |
| JP2005347511A (en) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| US6989599B1 (en) | 1998-02-23 | 2006-01-24 | Hitachi, Ltd. | Semiconductor device with layered interconnect structure |
| JP2006024943A (en) * | 2004-07-09 | 2006-01-26 | Internatl Business Mach Corp <Ibm> | Conductive material and its manufacturing method |
| JP2006128680A (en) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | Selective formation of metal layer in integrated circuit |
| KR100602120B1 (en) | 2004-09-17 | 2006-07-19 | 동부일렉트로닉스 주식회사 | Semiconductor device and method of manufacturing the same |
| JP2006339665A (en) * | 2000-10-12 | 2006-12-14 | Ebara Corp | Apparatus for manufacturing semiconductor substrate |
| JP2007511246A (en) * | 2003-04-09 | 2007-05-10 | メドトロニック・インコーポレーテッド | Shape memory alloy actuator |
| JP2007150298A (en) * | 2005-11-23 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | Conductor-dielectric structure, and method for manufacturing same |
| KR100731424B1 (en) * | 2004-10-22 | 2007-06-21 | 동경 엘렉트론 주식회사 | Film deposition method, and computer-readable recording medium storing a program embodied therein for causing a computer to execute the method |
| US7321171B2 (en) | 2000-05-08 | 2008-01-22 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| WO2008010371A1 (en) * | 2006-07-20 | 2008-01-24 | Tokyo Electron Limited | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium |
| JP2008502806A (en) * | 2004-06-10 | 2008-01-31 | アプライド マテリアルズ インコーポレイテッド | Barrier layer surface treatment method enabling direct copper plating on barrier metal |
| JP2008159720A (en) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | Semiconductor device and method of manufacturing same |
| WO2009031582A1 (en) * | 2007-09-03 | 2009-03-12 | Ulvac, Inc. | Method for manufacturing semiconductor device |
| JP2009512191A (en) * | 2005-10-07 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Plating seed layer with oxygen / nitrogen transition region for improved barrier properties |
| JP2009081431A (en) * | 2007-09-03 | 2009-04-16 | Ulvac Japan Ltd | Method of manufacturing semiconductor device |
| JP2009531838A (en) * | 2006-03-24 | 2009-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure and method for forming electrodeposited contacts |
| JP2009231355A (en) * | 2008-03-19 | 2009-10-08 | Tohoku Univ | Semiconductor device and method of forming the same |
| WO2010004998A1 (en) * | 2008-07-11 | 2010-01-14 | 東京エレクトロン株式会社 | Film forming method and processing system |
| US7663239B2 (en) | 2004-06-30 | 2010-02-16 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| WO2010095497A1 (en) * | 2009-02-17 | 2010-08-26 | 東京エレクトロン株式会社 | Method for forming cu film and storage medium |
| WO2011033920A1 (en) * | 2009-09-18 | 2011-03-24 | 東京エレクトロン株式会社 | METHOD FOR FORMING Cu WIRING |
| JP4719358B2 (en) * | 1998-08-27 | 2011-07-06 | マイクロン テクノロジー， インク． | Capacitor manufacturing method |
| JP2017069406A (en) * | 2015-09-30 | 2017-04-06 | 株式会社日立国際電気 | Method for manufacturing semiconductor device, apparatus for processing substrate, gas-supply system and program |
-
1997
- 1997-02-14 JP JP03043297A patent/JP3409831B2/en not_active Expired - Lifetime
Cited By (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701062B2 (en) | 1998-02-23 | 2010-04-20 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US7253103B2 (en) | 1998-02-23 | 2007-08-07 | Hitachi, Ltd. | Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film |
| US7030493B2 (en) | 1998-02-23 | 2006-04-18 | Hitachi, Ltd. | Semiconductor device having layered interconnect structure with a copper or platinum conducting film and a neighboring film |
| JP2004048066A (en) * | 1998-02-23 | 2004-02-12 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
| US8026609B2 (en) | 1998-02-23 | 2011-09-27 | Renesas Electronics Corporation | Semiconductor device and method for producing the same |
| US6989599B1 (en) | 1998-02-23 | 2006-01-24 | Hitachi, Ltd. | Semiconductor device with layered interconnect structure |
| US8461682B2 (en) | 1998-08-27 | 2013-06-11 | Micron Technology, Inc. | Ruthenium silicide diffusion barrier layers and methods of forming same |
| JP4719358B2 (en) * | 1998-08-27 | 2011-07-06 | マイクロン テクノロジー， インク． | Capacitor manufacturing method |
| US7012312B2 (en) | 1999-01-13 | 2006-03-14 | Hitachi, Ltd. | Semiconductor device with multilayer conductive structure formed on a semiconductor substrate |
| US6624513B1 (en) | 1999-01-13 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device with multilayer conductive structure formed on a semiconductor substrate |
| WO2000042651A1 (en) * | 1999-01-13 | 2000-07-20 | Hitachi, Ltd. | Semiconductor device |
| KR100411504B1 (en) * | 1999-01-13 | 2003-12-18 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device |
| US6639263B2 (en) | 1999-03-15 | 2003-10-28 | Hitachi, Ltd. | Semiconductor device with copper wiring connected to storage capacitor |
| US6965140B2 (en) | 1999-03-15 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including storage capacitor |
| US6521932B1 (en) * | 1999-03-15 | 2003-02-18 | Hitachi, Ltd. | Semiconductor device with copper wiring connected to storage capacitor |
| US6838370B1 (en) | 1999-06-01 | 2005-01-04 | Tokyo Electron Limited | Method of manufacturing semiconductor device and manufacturing apparatus |
| JP4972257B2 (en) * | 1999-06-01 | 2012-07-11 | 東京エレクトロン株式会社 | Manufacturing method of semiconductor device |
| WO2000074128A1 (en) * | 1999-06-01 | 2000-12-07 | Tokyo Electron Limited | Method of manufacturing semiconductor device and manufacturing apparatus |
| US7642652B2 (en) | 2000-05-08 | 2010-01-05 | Renesas Technology Corp. | Semiconductor integrated circuit device and a method of manufacturing the same |
| US7321171B2 (en) | 2000-05-08 | 2008-01-22 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US6501180B1 (en) * | 2000-07-19 | 2002-12-31 | National Semiconductor Corporation | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures |
| JP2006339665A (en) * | 2000-10-12 | 2006-12-14 | Ebara Corp | Apparatus for manufacturing semiconductor substrate |
| JP2003179000A (en) * | 2001-12-12 | 2003-06-27 | Sony Corp | Semiconductor device and method of manufacturing the same |
| JP4852704B2 (en) * | 2003-04-09 | 2012-01-11 | メドトロニック，インコーポレイテッド | Shape memory alloy actuator |
| JP2007511246A (en) * | 2003-04-09 | 2007-05-10 | メドトロニック・インコーポレーテッド | Shape memory alloy actuator |
| JP2005129745A (en) * | 2003-10-24 | 2005-05-19 | Sony Corp | Semiconductor device |
| JP2005347511A (en) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
| JP2008502806A (en) * | 2004-06-10 | 2008-01-31 | アプライド マテリアルズ インコーポレイテッド | Barrier layer surface treatment method enabling direct copper plating on barrier metal |
| US7893535B2 (en) | 2004-06-30 | 2011-02-22 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7663239B2 (en) | 2004-06-30 | 2010-02-16 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2006024943A (en) * | 2004-07-09 | 2006-01-26 | Internatl Business Mach Corp <Ibm> | Conductive material and its manufacturing method |
| KR100602120B1 (en) | 2004-09-17 | 2006-07-19 | 동부일렉트로닉스 주식회사 | Semiconductor device and method of manufacturing the same |
| KR100731424B1 (en) * | 2004-10-22 | 2007-06-21 | 동경 엘렉트론 주식회사 | Film deposition method, and computer-readable recording medium storing a program embodied therein for causing a computer to execute the method |
| JP2006128680A (en) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | Selective formation of metal layer in integrated circuit |
| JP2009512191A (en) * | 2005-10-07 | 2009-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Plating seed layer with oxygen / nitrogen transition region for improved barrier properties |
| JP2007150298A (en) * | 2005-11-23 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | Conductor-dielectric structure, and method for manufacturing same |
| JP2009531838A (en) * | 2006-03-24 | 2009-09-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Structure and method for forming electrodeposited contacts |
| US8133811B2 (en) | 2006-07-20 | 2012-03-13 | Tokyo Electrcn Limited | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium |
| WO2008010371A1 (en) * | 2006-07-20 | 2008-01-24 | Tokyo Electron Limited | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium |
| JP2008028059A (en) * | 2006-07-20 | 2008-02-07 | Tokyo Electron Ltd | Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device and storage medium |
| JP2008159720A (en) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | Semiconductor device and method of manufacturing same |
| JP2009081432A (en) * | 2007-09-03 | 2009-04-16 | Ulvac Japan Ltd | Method of manufacturing semiconductor device |
| WO2009031582A1 (en) * | 2007-09-03 | 2009-03-12 | Ulvac, Inc. | Method for manufacturing semiconductor device |
| JP2009081431A (en) * | 2007-09-03 | 2009-04-16 | Ulvac Japan Ltd | Method of manufacturing semiconductor device |
| US8183153B2 (en) | 2007-09-03 | 2012-05-22 | Ulvac, Inc. | Method for manufacturing semiconductor device |
| US8709939B2 (en) | 2008-03-19 | 2014-04-29 | Semiconductor Technology Academic Research Center | Semiconductor device having a multilevel interconnect structure and method for fabricating the same |
| US8304908B2 (en) | 2008-03-19 | 2012-11-06 | Semiconductor Technology Academic Research Center | Semiconductor device having a multilevel interconnect structure and method for fabricating the same |
| JP2009231355A (en) * | 2008-03-19 | 2009-10-08 | Tohoku Univ | Semiconductor device and method of forming the same |
| WO2010004998A1 (en) * | 2008-07-11 | 2010-01-14 | 東京エレクトロン株式会社 | Film forming method and processing system |
| US8440563B2 (en) | 2008-07-11 | 2013-05-14 | Tokyo Electron Limited | Film forming method and processing system |
| WO2010095497A1 (en) * | 2009-02-17 | 2010-08-26 | 東京エレクトロン株式会社 | Method for forming cu film and storage medium |
| US8697572B2 (en) | 2009-02-17 | 2014-04-15 | Tokyo Electron Limited | Method for forming Cu film and storage medium |
| WO2011033920A1 (en) * | 2009-09-18 | 2011-03-24 | 東京エレクトロン株式会社 | METHOD FOR FORMING Cu WIRING |
| JP2011066274A (en) * | 2009-09-18 | 2011-03-31 | Tokyo Electron Ltd | METHOD OF FORMING Cu WIRING |
| JP2017069406A (en) * | 2015-09-30 | 2017-04-06 | 株式会社日立国際電気 | Method for manufacturing semiconductor device, apparatus for processing substrate, gas-supply system and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3409831B2 (en) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409831B2 (en) | Method for manufacturing wiring structure of semiconductor device | |
| JP4350337B2 (en) | Semiconductor device | |
| US6136693A (en) | Method for planarized interconnect vias using electroless plating and CMP | |
| JP3330546B2 (en) | Interconnect structure with copper studs with refractory metal liners | |
| US7960274B2 (en) | Structure and method for creating reliable via contacts for interconnect applications | |
| US10014213B2 (en) | Selective bottom-up metal feature filling for interconnects | |
| US20080128907A1 (en) | Semiconductor structure with liner | |
| US20040004288A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2002075994A (en) | Semiconductor device and its manufacturing method | |
| US7799681B2 (en) | Method for forming a ruthenium metal cap layer | |
| JP3193335B2 (en) | Method for manufacturing semiconductor device | |
| US6511908B2 (en) | Method of manufacturing a dual damascene structure using boron nitride as trench etching stop film | |
| US7482261B2 (en) | Interconnect structure for BEOL applications | |
| JP2006324584A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002033323A (en) | Method of manufacturing semiconductor device having copper interconnecting portion | |
| JP2002134612A (en) | Semiconductor device and its manufacturing method | |
| KR100621548B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| US7915735B2 (en) | Selective metal deposition over dielectric layers | |
| JP3133842B2 (en) | Method of manufacturing multilayer wiring structure | |
| JP2001118924A (en) | Semiconductor device and manufacturing method therefor | |
| KR100289515B1 (en) | Barrier emtal layer and method of forming the same | |
| JP2001176965A (en) | Semiconductor device and method of fabrication | |
| JP2001127153A (en) | Semiconductor device and its manufacturing method | |
| JPH10125785A (en) | Method of forming wiring of semiconductor integrated circuit | |
| JP2001319930A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090320 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110320 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |