JPH10228377A - 分岐予測する情報処理装置 - Google Patents

分岐予測する情報処理装置

Info

Publication number
JPH10228377A
JPH10228377A JP9337089A JP33708997A JPH10228377A JP H10228377 A JPH10228377 A JP H10228377A JP 9337089 A JP9337089 A JP 9337089A JP 33708997 A JP33708997 A JP 33708997A JP H10228377 A JPH10228377 A JP H10228377A
Authority
JP
Japan
Prior art keywords
branch
instruction
history information
information
prediction information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9337089A
Other languages
English (en)
Other versions
JP3760041B2 (ja
Inventor
Shuichi Takayama
秀一 高山
Nobuo Higaki
信生 桧垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33708997A priority Critical patent/JP3760041B2/ja
Publication of JPH10228377A publication Critical patent/JPH10228377A/ja
Application granted granted Critical
Publication of JP3760041B2 publication Critical patent/JP3760041B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842Speculative instruction execution
    • G06F9/3844Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【課題】 小規模のハードウェアで実現することがで
き、かつ、高い的中率の分岐予測を行う情報処理装置を
提供する。 【解決手段】 分岐命令自体に分岐予測情報13bと分
岐履歴情報13cとが含まれ、分岐予測情報13bは、
次に実行された場合に予測される分岐成否を示す1ビッ
トであり、分岐履歴情報13cは、過去に分岐が成立し
た頻度が「極めて多い」、「多い」、「少ない」、「極
めて少ない」のいずれかを示す2ビットである。命令フ
ェッチ器12は分岐予測情報13bに基づいてキャッシ
ュメモリ11aから命令を先取りする。命令実行器15
が分岐命令を実行し終えると、その実行結果と直前の分
岐履歴情報13cとに基づいて、分岐履歴情報生成器1
6は新たな分岐履歴情報を生成し、分岐予測情報生成器
17は新たな分岐予測情報を生成し、分岐命令更新器1
8は、生成された分岐履歴情報と分岐予測情報とをキャ
ッシュメモリ11a上の元の分岐命令の該当箇所に書き
込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ等の情報処理装置に関し、特に分岐予測の改良技術に
関する。
【0002】
【従来の技術】パイプライン構造を採るマイクロプロセ
ッサ等の情報処理装置において、分岐命令の実行によっ
て制御の流れが分岐した場合に生じるパイプラインの乱
れを抑える手法の一つに分岐予測がある。高い的中率の
分岐予測を行うには、条件付き分岐命令(以下、単に
「分岐命令」という。)ごとに分岐の成否を予測する必
要がある。そのための方法として、プログラム中の各分
岐命令に対応する分岐予測情報を集めた分岐予測テーブ
ルを設けることが考えられる。
【0003】ところが、情報処理装置の内部に分岐予測
テーブルを持たせたのではハードウェアの増大を招く。
そこで、分岐予測情報を情報処理装置の内部に固定的に
保持するのではなく、分岐命令自体に備えることによっ
て、情報処理装置に必要とされるハードウェアを最小限
に抑える分岐予測手法が提案されている(例えば、特開
昭63−75934に開示された情報処理装置)。
【0004】図14は、上記従来の情報処理装置用の分
岐命令のフォーマットを示す。この従来の情報処理装置
では、分岐命令40に1ビットの分岐予測情報40bを
持たせておき、分岐命令40の解読時には、その分岐予
測情報40bに従って次に実行すべき命令をメモリから
先取りする。そして、分岐命令40の実行が終了する
と、その実行結果と分岐予測情報40bを照合し、予測
が失敗した場合には、メモリに格納されているその分岐
命令40の分岐予測情報40bを更新するというもので
ある。
【0005】これによって、情報処理装置の内部に分岐
予測テーブルを設けることを回避している。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の情報処理装置は、情報処理装置に必要とされるハー
ドウェア規模を抑えているものの、分岐予測の的中率が
低いために、分岐予測の失敗に伴うペナルティが頻繁に
生じるという問題点がある。つまり、上記従来の情報処
理装置は、直前の実行結果を示す1ビットの分岐予測情
報40bに基づいて次の命令を先取りするために、例え
ば、分岐の成立と不成立が交互に繰り返される場合には
全ての予測が外れてしまう。そのために、このような分
岐命令を実行する度に、先取りしていた命令を無効化し
なければならず、情報処理装置の実行の高速化が妨げら
れる。
【0007】そこで本発明は、上記問題点に鑑みてなさ
れたものであり、小規模のハードウェアで実現すること
ができ、かつ、高い的中率の分岐予測を行う情報処理装
置を提供することを目的とする。また、本発明の第2の
目的は、上記情報処理装置をソフトウェアで実現するた
めのプログラムや上記情報処理装置のための特有の分岐
命令を含む命令群が記録された記録媒体を提供すること
である。
【0008】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明に係る情報処理装置は、命令を逐次実
行する情報処理装置であって、分岐の成否を予測する分
岐予測情報と過去の分岐結果についての情報を示す分岐
履歴情報とを有する分岐命令を含む命令群を予め記憶す
る記憶手段と、前記記憶手段から次に実行すべき命令を
読み出す命令フェッチ手段と、読み出された命令が前記
分岐命令であるか否か解読する命令解読手段と、前記命
令が分岐命令であると解読された場合に、その分岐命令
の分岐予測情報に基づいて次に実行すべき命令を読み出
すよう前記命令フェッチ手段を制御する命令フェッチ制
御手段と、解読された前記分岐命令を実行する実行手段
と、前記分岐命令が実行された際の分岐結果とその分岐
命令に含まれていた分岐履歴情報とに基づいて新たな分
岐予測情報を生成する分岐予測情報生成手段と、前記分
岐命令が実行された際の分岐結果とその分岐命令に含ま
れていた分岐履歴情報とに基づいて新たな分岐履歴情報
を生成する分岐履歴情報生成手段と、前記記憶手段に格
納された前記分岐命令の分岐予測情報と分岐履歴情報と
を前記分岐予測情報生成手段によって生成された分岐予
測情報と前記分岐履歴情報生成手段によって生成された
分岐履歴情報とに更新する分岐命令更新手段とを備える
ことを特徴とする。
【0009】また、上記第2の目的を達成するために、
本発明に係る記録媒体は、分岐予測して命令を先読みす
るマイクロプロセッサの動作をシミュレーションするプ
ログラムが記録された記録媒体であって、前記プログラ
ムは、分岐の成否を予測する分岐予測情報と過去の分岐
結果についての情報を示す分岐履歴情報とを有する分岐
命令を含む命令群を予め記憶する記憶手段から、次に実
行すべき命令を読み出す命令フェッチステップと、読み
出された命令が前記分岐命令であるか否か解読する命令
解読ステップと、前記命令が分岐命令であると解読され
た場合に、その分岐命令の分岐予測情報に基づいて次に
実行すべき命令を読み出す分岐予測ステップと、解読さ
れた前記分岐命令を実行する実行ステップと、前記分岐
命令が実行された際の分岐結果とその分岐命令に含まれ
ていた分岐履歴情報とに基づいて新たな分岐予測情報を
生成する分岐予測情報生成ステップと、前記分岐命令が
実行された際の分岐結果とその分岐命令に含まれていた
分岐履歴情報とに基づいて新たな分岐履歴情報を生成す
る分岐履歴情報生成ステップと、前記記憶手段に格納さ
れた前記分岐命令の分岐予測情報と分岐履歴情報とを前
記分岐予測情報生成ステップによって生成された分岐予
測情報と前記分岐履歴情報生成ステップによって生成さ
れた分岐履歴情報とに更新する分岐命令更新ステップと
をコンピュータに実行させることを特徴とする。
【0010】さらに、コンピュータによって実行される
命令群が記録された記録媒体であって、前記命令群に
は、分岐の成否を予測する分岐予測情報と過去の分岐結
果についての情報を示す分岐履歴情報とを有する分岐命
令が含まれ、前記分岐予測情報は、その分岐予測情報を
有する分岐命令が前記コンピュータによって最後に実行
された際の分岐結果と分岐履歴情報とに基づいて生成さ
れた値であり、前記分岐履歴情報は、その分岐履歴情報
を有する分岐命令が前記コンピュータによって最後に実
行された際の分岐結果と分岐履歴情報とに基づいて生成
された値であり、その分岐命令についての過去の複数の
分岐結果に関する要約であることを特徴とする記録媒体
としたり、コンピュータによって実行される命令群が記
録された記録媒体であって、前記命令群には、分岐の成
否を予測する分岐予測情報と過去の分岐結果についての
情報を示す分岐履歴情報とを有する分岐命令が含まれ、
前記分岐予測情報は、その分岐予測情報を有する分岐命
令が前記コンピュータによって最後に実行された際の分
岐結果と分岐履歴情報とに基づいて生成された値であ
り、前記分岐履歴情報は、その分岐履歴情報を有する分
岐命令が前記コンピュータによって最後に実行された際
の分岐結果と分岐履歴情報とに基づいて生成された値で
あり、その分岐命令についての過去の分岐ごとの分岐結
果を示すことを特徴とする記録媒体とすることもでき
る。
【0011】
【発明の実施の形態】以下、本発明に係る情報処理装置
の実施の形態について、図面を参照しながら説明する。 (情報処理装置の構成)図1は、本発明に係る情報処理
装置100の構成を示すブロック図である。
【0012】本装置100は、予め用意された32ビッ
ト固定長の命令を逐一にフェッチ・解読・実行するプロ
セッサシステムであり、メインメモリ9、キャッシュユ
ニット11、命令フェッチ器12、命令レジスタ13、
命令解読器14、命令実行器15、アドレス制御器8、
プログラムカウンタ群10、アドレス生成器19、分岐
履歴情報生成器16、分岐予測情報生成器17及び分岐
命令更新器18から構成される。
【0013】これら各構成要素8〜19は、図示されて
いないクロック信号に同期して動作する。また、構成要
素12〜18は4段のパイプラインを構成している。即
ち、命令フェッチ器12はパイプラインのフェッチ(I
F)ステージを構成し、命令レジスタ13と命令解読器
14はパイプラインの解読(DEC)ステージを構成
し、命令実行器15、分岐履歴情報生成器16、分岐予
測情報生成器17及び分岐命令更新器18はパイプライ
ンの実行(EX)ステージを構成し、さらに命令実行器
15及び分岐命令更新器18はパイプラインのメモリア
クセス(MEM)ステージを構成し、各ステージにおけ
る処理は1クロックサイクル内で独立かつ並列に行われ
る。
【0014】メインメモリ9は、DRAM等であり、本
装置100の実行対象となる命令列(プログラム)を格
納している。このプログラムには、本装置100に特有
の分岐命令が含まれている。図2は、その分岐命令のフ
ォーマットを示す図である。分岐命令20は、13ビッ
トのオペコード20a、1ビットの分岐予測情報20
b、2ビットの分岐履歴情報20c及び16ビットの分
岐先アドレス20dからなる。
【0015】オペコード20aは、この命令を識別する
ためのオペレーションコードや分岐条件等を示す。分岐
予測情報20bは、次にこの分岐命令が実行された場合
における分岐の成否を予測するものである。具体的に
は、この分岐予測情報20bと予測内容との関係は以下
の通りである。
【0016】分岐予測情報20bが「0」である場合は
分岐が不成立、分岐予測情報20bが「1」である場合
は分岐が成立、と予測する。分岐履歴情報20cは、こ
の分岐命令の過去の複数の分岐結果を要約した情報(統
計的にまとめた情報)に相当する。具体的には、この分
岐履歴情報20cと過去に分岐が成立した頻度(不成立
の場合と比較した頻度)との関係は以下の通りである。
【0017】分岐履歴情報20cが「00」である場合
は「極めて少ない」、分岐履歴情報20cが「01」で
ある場合は「少ない」、分岐履歴情報20cが「10」
である場合は「多い」、分岐履歴情報20cが「11」
である場合は「極めて多い」、を示す。
【0018】分岐先アドレス20dは、分岐が成立した
場合に分岐すべきアドレス、即ち、次に実行すべき命令
が置かれているメインメモリ9上のアドレスを示す。な
お、分岐が成立しなかった場合には、次に実行すべき命
令は、この分岐命令の直後に置かれた命令である。キャ
ッシュユニット11は、命令フェッチ器12によるメイ
ンメモリ9へのアクセスを高速化するものであり、キャ
ッシュメモリ11a、タグメモリ11b及びキャッシュ
コントローラ11cから構成される。
【0019】キャッシュメモリ11aは、SRAM等で
あり、メインメモリ9に置かれたプログラムの一部をキ
ャッシュブロックと呼ばれる単位で格納する高速メモリ
である。タグメモリ11bは、そのキャッシュブロック
のアドレス等からなるタグディレクトリを記憶する。キ
ャッシュコントローラ11cは、命令フェッチ器12か
ら出力されたアドレスとタグメモリ11bの内容を比較
することによってキャッシュヒットの有無を検出し、ヒ
ットした場合には命令フェッチ器12によるキャッシュ
メモリ11aへのアクセスを有効化する。一方、ミスヒ
ットの場合にはLRU(Least Recently Used)アルゴ
リズムによりキャッシュブロックを置き換える。また、
キャッシュブロックが書き換えられた場合には、ライト
バック方式によりそのキャッシュブロックをメインメモ
リ9に書き込むことで、キャッシュメモリ11aとメイ
ンメモリ9の内容の一貫性を保っている。
【0020】命令フェッチ器12は、次に解読し実行す
べき命令を先取りするものであり、フェッチ用命令カウ
ンタ10aから送られてきたフェッチアドレスをキャッ
シュユニット11に出力し、そのアドレスに対応する命
令をキャッシュメモリ11a(又はメインメモリ9)か
ら読み出して内部の命令バッファ12aに一時的に保持
する。命令バッファ12aは、先取りした1個の命令を
保持するレジスタである。
【0021】命令レジスタ13は、解読の対象となる1
個の命令を保持するレジスタであり、命令バッファ12
aに先取りされた命令を次のクロックサイクルで読み出
し、解読期間中その命令を保持する。本図では、命令レ
ジスタ13に分岐命令が保持された場合の格納内容が示
されている。命令解読器14は、マイクロプログラムを
格納したROM等からなり、命令レジスタ13に保持さ
れた命令のオペコード13aを解読し、その結果を制御
信号141として命令実行器15に出力する。また、解
読対象が分岐命令である場合には、その分岐命令の分岐
予測情報13bを信号線142を介して命令実行器15
とアドレス制御器8に通知する。
【0022】アドレス制御器8は、命令解読器14や命
令実行器15からの通知に基づいてアドレス生成器19
及びプログラムカウンタ群10を制御することにより、
プログラムカウンタ群10を構成する3つのカウンタ
(フェッチ用命令カウンタ10a、解読用命令カウンタ
10b、実行用命令カウンタ10c)の値を更新する。
その結果、フェッチ用命令カウンタ10aには命令バッ
ファ12aに格納されている命令が置かれていたメイン
メモリ9上のアドレス(フェッチアドレス)、解読用命
令カウンタ10bには命令レジスタ13に保持されてい
る命令が置かれていたメインメモリ9上のアドレス(解
読アドレス)、実行用命令カウンタ10cには命令実行
器15で実行されている命令が置かれていたメインメモ
リ9上のアドレス(実行アドレス)が保持されることに
なる。
【0023】アドレス生成器19は、ALUやセレクタ
等からなり、アドレス制御器8による制御の下で、プロ
グラムカウンタ群10の各カウンタ10a〜10cに対
してインクリメントしたり、分岐先アドレス13dをフ
ェッチ用命令カウンタ10aに書き込んだり、無効化し
たりする。命令実行器15は、命令解読器14からの制
御信号141に従って内部に有する汎用レジスタや演算
器等を含む各構成要素を制御することによって各命令に
対応した演算やデータ転送等を実行する。
【0024】また、命令実行器15は、実行した命令が
分岐命令であった場合には、その実行結果(分岐の成
否)を信号線151を介して分岐履歴情報生成器16及
び分岐予測情報生成器17に通知すると共に、分岐予測
が外れた場合のペナルティ処理(命令レジスタ13に転
送された命令の無効化及び実行結果に基づく本来の分岐
先命令のフェッチ)のために、その実行結果と分岐予測
情報13bとを比較しその結果(予測が的中した/外れ
た)を信号線152を介して命令解読器14及びアドレ
ス制御器8に通知する。
【0025】分岐履歴情報生成器16は、分岐命令が命
令実行器15によって実行された場合に、その分岐命令
に含まれていた分岐履歴情報13cとその実行結果(分
岐の成否)とに基づいて、その分岐履歴情報を変更すべ
きか否か判断し、変更すべき場合には新たな分岐履歴情
報を生成し、その判断結果(「そのまま維持すべき」か
「更新した」か)と新たな分岐履歴情報とを分岐命令更
新器18に出力する。
【0026】分岐予測情報生成器17は、分岐命令が命
令実行器15によって実行された場合に、その分岐命令
に含まれていた分岐履歴情報13cとその実行結果(分
岐の成否)とに基づいて、その分岐予測情報を変更すべ
きか否か判断し、変更すべき場合には新たな分岐予測情
報を生成し、その判断結果(「そのまま維持すべき」か
「更新した」か)と新たな分岐予測情報とを分岐命令更
新器18に出力する。
【0027】図3は、分岐履歴情報生成器16及び分岐
予測情報生成器17の入出力関係を示す真理値表であ
る。つまり、入力値の欄は、分岐履歴情報生成器16及
び分岐予測情報生成器17それぞれに入力される分岐履
歴情報H1H0及び実行結果Xの全ての組み合わせを示
し、出力値の分岐履歴情報N1N0欄は、左欄の各入力値
の組み合わせに対して分岐履歴情報生成器16が出力す
る新たな分岐履歴情報を示し、出力値の分岐予測情報F
欄は、左欄の各入力値の組み合わせに対して分岐予測情
報生成器17が出力する新たな分岐予測情報を示す。な
お、図中の記号「−」は、その値が意味を持たないこ
と、即ち、分岐履歴情報生成器16(又は分岐予測情報
生成器17)が分岐履歴情報(又は分岐予測情報)を
「そのまま維持すべき」旨を別の信号線を用いて分岐命
令更新器18に通知することを示す。
【0028】図4は、分岐履歴情報生成器16の詳細な
回路を示す。分岐履歴情報生成器16は、3ビットの入
力信号(分岐履歴情報H1H0及び実行結果X)に対し
て、3ビットの信号(分岐履歴情報N1N0及び「そのま
ま維持すべき」旨を示す情報M1)を分岐命令更新器1
8に出力する組み合わせ論理回路として実現されてい
る。
【0029】図5は、分岐予測情報生成器17の詳細な
回路を示す。分岐予測情報生成器17は、3ビットの入
力信号(分岐履歴情報H1H0及び実行結果X)に対し
て、2ビットの信号(分岐予測情報F及びその情報を
「そのまま維持すべき」旨を示す情報M0)を分岐命令
更新器18に出力する組み合わせ論理回路として実現さ
れている。なお、上記情報M1及びM0は、上記各情報を
「そのまま維持すべき」場合に論理値「1」となる。
【0030】図6は、分岐履歴情報20cの値を状態と
する分岐命令20の状態遷移図であり、同時に、図3に
示された分岐履歴情報及び分岐予測情報の更新アルゴリ
ズムを示す図である。図中の4つの楕円は2ビットの分
岐履歴情報のとり得る値(状態)に相当し、実線の遷移
矢印線は実行結果が分岐成立「1」の場合、破線の遷移
矢印線は実行結果が分岐不成立「0」の場合の遷移方向
を示す。また、分岐予測情報が明示的に出力(変更)さ
れる場合が、遷移矢印線30a、30bの横に添付記載
されている。
【0031】例えば、実行前における分岐履歴情報が
「10」(過去に分岐が成立した頻度が「多い」)であ
り、その分岐命令の実行結果が成立「1」であった場合
には、分岐履歴情報生成器16は新たな分岐履歴情報
「11」(過去に分岐が成立した頻度が「極めて多
い」)を分岐命令更新器18に出力すると同時に、分岐
予測情報生成器17は新たな分岐予測情報「1」(成
立)を分岐命令更新器18に出力する。
【0032】分岐命令更新器18は、分岐履歴情報生成
器16からの信号(N1、N0、M1)、分岐予測情報生
成器17からの信号(F、M0)及び実行用命令カウン
タ10cの値に基づいて、その実行用命令カウンタ10
cの値が示すキャッシュメモリ11a(又はメインメモ
リ9)上のアドレスに置かれた分岐命令の上位16ビッ
ト(オペコード20a、分岐予測情報20b及び分岐履
歴情報20c)を更新する。但し、分岐履歴情報生成器
16及び分岐予測情報生成器17の両方から各情報を
「そのまま維持すべき」旨の通知を受けた場合及び命令
実行器15によって実行された命令が分岐命令でない旨
の通知を受けた場合には、分岐命令更新器18は上記メ
インメモリ9(又はキャッシュメモリ11a)に対して
何のアクションも起こさない。
【0033】図7は、分岐命令更新器18の詳細な構成
を示すブロック図である。分岐命令更新器18はさら
に、分岐命令記憶部18a、更新判断部18b、命令生
成部18c及びアドレスゲート部18dから構成され
る。分岐命令記憶部18aは、命令レジスタ13に新た
な命令が格納されるたびにその命令の上位16ビット
(その命令が分岐命令の場合であれば、オペコード13
a、分岐予測情報13b及び分岐履歴情報13cからな
る16ビット)を取得して記憶するキューバッファであ
り、解読ステージ及び実行ステージにある2個の命令の
各上位16ビットを保持する。
【0034】更新判断部18bは、分岐履歴情報生成器
16から分岐履歴情報の更新の有無に関する信号M1
を、分岐予測情報生成器17から分岐予測情報の更新の
有無に関する信号M0を取得し、それぞれの信号に基づ
いて命令生成部18cにおける新たな分岐命令の生成を
制御したり、アドレスゲート部18dによるアドレスの
出力許否を制御する。
【0035】命令生成部18cは、分岐命令記憶部18
aに記憶された2個の16ビット命令のうち先に格納さ
れたもの(これは、直前に実行された分岐命令の上位1
6ビット部分に相当する)に対して分岐履歴情報生成器
16及び分岐予測情報生成器17から出力された新たな
分岐履歴情報N1N0及び分岐予測情報Fを上書きするこ
とにより、キャッシュユニット11(又はメインメモリ
9)上の更新すべき分岐命令の上位16ビット部分を生
成する。但し、更新判断部18bから「そのまま維持す
べき」旨の信号(M1及びM0)を受けた場合には、その
信号に対応する分岐履歴情報及び(又は)分岐予測情報
は更新しない。
【0036】アドレスゲート部18dは、更新判断部1
8bに入力された2つの信号M1,M0の少なくとも一つ
が「更新した」旨を示す場合に、実行用命令カウンタ1
0cの値をキャッシュユニット11に出力する。このよ
うに、分岐命令更新器18は、命令実行器15によって
実行された分岐命令の分岐予測情報20b及び分岐履歴
情報20cの少なくとも一方を変更する必要がある場合
には、キャッシュメモリ11a(又はメインメモリ9)
に置かれた当該分岐命令の上位16ビット部分に新たな
16ビットを上書きすることで、分岐命令20自体を更
新する。
【0037】ここで、上記分岐履歴情報生成器16、分
岐予測情報生成器17及び分岐命令更新器18による分
岐履歴情報及び分岐予測情報の具体的な変化について、
図6の状態遷移図に従って、以下に例示する。いま、分
岐履歴情報20cが「00」で分岐予測情報20bが
「0」である分岐命令20が繰り返し実行されるとす
る。すると、第1回目の実行結果が分岐成立であった場
合には、分岐履歴情報20cは「01」に更新され、分
岐予測情報20bは変化しない。
【0038】第2回目の実行結果が分岐成立であった場
合には、分岐履歴情報20cは「10」に更新され、分
岐予測情報20bは変化しない。第3回目の実行結果が
分岐成立であった場合には、分岐履歴情報20cは「1
1」に更新され、分岐予測情報20bは「1」に更新さ
れる。第4回目の実行結果が分岐不成立であった場合に
は、分岐履歴情報20cは「10」に更新され、分岐予
測情報20bは変化しない。
【0039】第5回目の実行結果が分岐不成立であった
場合には、分岐履歴情報20cは「01」に更新され、
分岐予測情報20bは変化しない。第6回目の実行結果
が分岐不成立であった場合には、分岐履歴情報20cは
「00」に更新され、分岐予測情報20bは「0」に更
新される。以上の例示を分岐予測情報20bの値を縦軸
にとり、分岐履歴情報20cの値を横軸にとった座標系
にプロットすると図8に示されるグラフとなる。
【0040】このグラフから判るように、分岐の成立が
連続した場合に分岐予測情報20bが「0」から「1」
に変化する場合の分岐履歴情報20cの遷移箇所と、分
岐の不成立が連続した場合に分岐予測情報20bが
「1」から「0」に変化する場合の分岐履歴情報20c
の遷移箇所とは相違する。即ち、分岐履歴情報20cが
変化する方向により分岐予測情報20bが反転するしき
い値が異なる。これは、分岐結果の履歴を入力として分
岐予測情報20bを決定する写像においてヒステリシス
が存在すると言える。つまり、過去に分岐が成立した頻
度と不成立だった頻度において顕著な差がない限り、そ
れまでの分岐予測を尊重(維持)することを意味する。
【0041】このヒステリシスによって、例外的に発生
する分岐によって分岐予測情報20bが乱されてしまう
という不具合や、分岐成立と不成立とを繰り返す場合に
おける分岐予測の全てが外れてしまうという不具合等が
回避され、特に、制御系のプログラムにおける分岐予測
の的中率が高くなる。 (情報処理装置100の動作)次に、以上のように構成
された情報処理装置100の動作について、具体的な分
岐命令が実行される場合を例にとって説明する。
【0042】図9は、情報処理装置100におけるパイ
プライン処理の流れを示す図である。いま、メインメモ
リ9に置かれた分岐命令の分岐予測情報20b及び分岐
履歴情報20cの初期値がそれぞれ「0」及び「01」
であるとする。なお、これら初期値は、ソースプログラ
ムの静的な解析によりコンパイラが生成したものであ
る。そして、その分岐命令を含むキャッシュブロックが
メインメモリ9から読み出されてキャッシュメモリ11
aに置かれているとする。 (1)IFステージ その分岐命令は、命令フェッチ器12によって、クロッ
クサイクル1の後半(1b)において、キャッシュメモ
リ11aから読み出され命令バッファ12aに格納され
る。 (2)DECステージ 次のクロックサイクル2の前半(2a)において、命令
バッファ12aに先読みされていた分岐命令は命令レジ
スタ13に転送され、命令解読器14によって解読され
る。
【0043】具体的には、命令解読器14は、命令レジ
スタ13に保持されたオペコード13aを解読すること
によって解読対象が分岐命令であると判断し、分岐条件
の判断を行わせるための制御信号を命令実行器15に出
力すると共に、命令レジスタ13に保持された分岐予測
情報13bをアドレス制御器8に通知する。アドレス制
御器8は、通知された分岐予測情報13bが「0」であ
るので、この命令の実行結果は分岐不成立と予測し、ア
ドレス生成器19を制御することによってフェッチ用命
令カウンタ10aの値をインクリメントさせる。その値
(フェッチアドレス)は命令フェッチ器12を経てキャ
ッシュユニット11に出力される。
【0044】その結果、このクロックサイクル2の後半
(2b)におけるIFステージにおいては、この分岐命
令に後続する命令が命令フェッチ器12によって読み出
され命令バッファ12aに格納される。このように、分
岐命令が実行される前であるにも拘わらず、分岐命令が
有する分岐予測情報に基づく次命令の先読みが行われ
る。 (3)EXステージ 続くクロックサイクル3の前半(3a)において、命令
実行器15は、命令解読器14からの制御信号に従っ
て、この分岐命令の条件判断を行い、その実行結果(分
岐の成否)を分岐履歴情報生成器16及び分岐予測情報
生成器17に通知すると共に、その予測結果(的中の当
否)を命令解読器14及びアドレス制御器8に通知す
る。
【0045】そして、このクロックサイクル3の後半
(3b)において、分岐履歴情報生成器16及び分岐予
測情報生成器17は、上記通知を受けると同時に命令レ
ジスタ13に格納されていた分岐履歴情報13cを獲得
し、図6に示された遷移に従って、それぞれ、新たな分
岐履歴情報及び分岐予測情報を生成(又はそのままに)
し、その結果を分岐命令更新器18に通知する。新たな
分岐履歴情報及び(又は)分岐予測情報の通知を受けた
分岐命令更新器18は、それら情報を有する新たな分岐
命令の上位16ビットを生成する。
【0046】なお、上記予測が的中しなかった場合に
は、このクロックサイクル3の後半(3a)において、
命令実行器15及び命令フェッチ器12によるペナルテ
ィ処理(命令レジスタ13に転送された命令の無効化及
び実行結果に基づく本来の分岐先命令のフェッチ)が行
われる。 (4)MEMステージ クロックサイクル4において、分岐命令更新器18は、
分岐履歴情報生成器16及び分岐予測情報生成器17か
ら分岐予測情報20b及び分岐履歴情報20cの少なく
とも一つを「更新した」旨の通知を受けていた場合に
は、直前のクロックサイクル3bにおいて生成しておい
た分岐命令(の上位16ビット部分)を、実行用命令カ
ウンタ10cに格納されている実行アドレスが示すキャ
ッシュメモリ11a(又はメインメモリ9)上の分岐命
令に上書きする。
【0047】このようにして更新されたキャッシュメモ
リ11a上の分岐命令を含むキャッシュブロックは、キ
ャッシュメモリ11aから消去される前に、キャッシュ
コントローラ11cによって対応するメインメモリ9上
の位置に書き込まれる。これによって、再びこの分岐命
令がメインメモリ9から読み出されて実行される場合で
あっても、この分岐命令に含まれた分岐予測情報20b
と分岐履歴情報20cは、過去の分岐結果に基づく有効
な情報であることが保証される。
【0048】以上のようにして、本装置100では、分
岐命令ごとの分岐履歴情報と分岐予測情報は、専用の記
憶テーブルではなく、その分岐命令自体に保持される。
従って、複数の分岐命令についての分岐履歴情報や分岐
予測情報を情報処理装置100の内部に固定的に備える
場合に比べ、情報処理装置100に必要とされるハード
ウェアの規模は少なくて済む。
【0049】また、本装置100では、分岐命令は、1
ビットの分岐予測情報だけでなく、複数回の分岐結果に
ついての要約を示す2ビットの分岐履歴情報を有し、こ
の分岐履歴情報と直前の分岐結果とに基づいてヒステリ
シスを有する分岐予測が行われる。従って、1ビットの
分岐予測情報だけに基づく分岐予測の場合に比べ、単に
予測的中率が高くなるだけでなく、例外的に発生する分
岐による悪影響を受けにくい確実な分岐予測が行われ
る。
【0050】なお、本実施形態では、メインメモリ9は
DRAM等でありキャッシュメモリ11aはSRAM等
からなるとしたが、本発明はこれらに限定されるもので
はない。例えば、メインメモリ9はハードディスク等の
不揮発性の記憶装置であってもよい。これによって、装
置の電源が切断された場合であっても、それまでの実行
結果に基づく分岐予測情報20b及び分岐履歴情報20
cはハードディスク等に保存されているので、次の再実
行時には、もはや分岐履歴情報を蓄積することなく有効
な分岐予測が開始される。 (変形例1)次に、上記実施形態の情報処理装置100
の変形例を示す。
【0051】上記実施形態では、図6に示されるよう
に、分岐予測情報は、分岐履歴情報が「多い」から「極
めて多い」に遷移した場合にのみ「成立」に設定され、
分岐履歴情報が「少ない」から「極めて少ない」に遷移
した場合にのみ「不成立」に設定された。これを、図1
0の状態遷移図における遷移矢印線31a、31bに添
付して記載されているように、分岐予測情報は分岐履歴
情報が「極めて多い」に滞留することになった場合(即
ち、分岐履歴情報が「極めて多い」である分岐命令の実
行結果が「成立」となった場合)にのみ「成立」に設定
され、分岐履歴情報が「極めて少ない」に滞留すること
になった場合(即ち、分岐履歴情報が「極めて少ない」
である分岐命令の実行結果が「不成立」となった場合)
にのみ「不成立」に設定され、他の遷移の場合には変化
しない、という更新アルゴリズムに変形することができ
る。これは、分岐予測情報生成器17を構成する組み合
わせ論理回路における結線を変更することで容易に実現
することができる。
【0052】この変形例1は、図6と図10を比較して
判るように、上述のヒステリシスの度合を上記実施形態
の場合よりも強くした場合に相当する。つまり、実際に
生じる分岐結果の成否のばらつきに対して分岐予測情報
が変化しにくくなっている。これによって、分岐予測情
報の乱れを強く抑止したいシステムや、分岐予測情報の
変化を好まないシステム、例えば、実行時の動的な事象
よりも静的な情報によって決まる初期値をできるだけ維
持したいようなシステムに好適な情報処理装置が実現さ
れる。 (変形例2)また、上記実施形態では、分岐履歴情報は
2ビットであったが、これを1ビットに変形することも
容易である。
【0053】図11は、分岐履歴情報を1ビットとした
場合における分岐履歴情報の更新アルゴリズムを示す状
態遷移図である。分岐履歴情報は「多い」と「少ない」
のいずれかの状態に属し、各状態はこの分岐命令の直前
の実行結果がそれぞれ「成立」、「不成立」だったこと
を示す。分岐予測情報は、遷移矢印線32aに添付して
記載されているように、分岐履歴情報が「多い」に滞留
することになった場合(即ち、分岐履歴情報が「多い」
である分岐命令の実行結果が成立となった場合)にのみ
「成立」に設定され、また、遷移矢印線32bに添付し
て記載されているように、分岐履歴情報が「少ない」に
滞留することになった場合(即ち、分岐履歴情報が「少
ない」である分岐命令の実行結果が不成立となった場
合)にのみ「不成立」に設定され、他の遷移の場合には
変化しない。従って、分岐予測情報は、分岐命令の実行
結果が成立と不成立を繰り返している場合には変化しな
いが、同一結果が連続した場合にはその結果に対応する
値に設定されることになる。
【0054】このような変形例2は、実施形態の分岐履
歴情報生成器16及び分岐予測情報生成器17における
論理回路を削減し、結線を変更することで容易に実現す
ることができる可能であるのは言うまでもない。この変
形例2は、図6と図11を比較して判るように、上述の
ヒステリシスの度合を弱くした場合に相当する。つま
り、上記実施形態の場合に比べ、分岐予測情報の変化は
分岐履歴情報の変化に敏感となる。これによって、上記
実施形態の情報処理装置100に比べ、プログラムの実
行結果に敏感な、即ち、例外処理が多発するリアルタイ
ム性の強いシステムに好適な情報処理装置が実現され
る。
【0055】また、この変形例2では、分岐履歴情報は
1ビットで済むので、コードサイズが縮小化されたり、
命令セットを定義(オペコードのマッピング)する場合
における自由度が増す。 (変形例3)上記実施形態及び2つの変形例は、過去の
分岐結果についての統計的要約である分岐履歴情報を有
する分岐命令を実行する情報処理装置であったが、これ
を、過去の分岐ごとに対応するビットの集合からなる分
岐履歴情報を有する分岐命令を実行する情報処理装置に
変形することも容易である。
【0056】つまり、上記実施形態の情報処理装置10
0における分岐履歴情報生成器16及び分岐予測情報生
成器17の機能(入出力変換アルゴリズム)を変更する
ことにより、当該分岐命令の過去の複数回の実行結果を
そのまま示すビットの集まりを分岐履歴情報として保持
する分岐命令を実行する情報処理装置が実現される。図
12は、変形例3に係る情報処理装置の分岐履歴情報生
成器及び分岐予測情報生成器による更新アルゴリズムを
示す真理値表であり、上記実施形態における図3に対応
する。
【0057】この変形例3においては、上記実施形態と
異なり、分岐命令が有する2ビットの分岐履歴情報20
cは、下位ビットH0が当該分岐命令の直前の実行結果
をし(「1」は「成立」、「0」は「不成立」を示
す)、上位ビットH1が当該分岐命令の2回前の実行結
果を示す。この変形例3の分岐履歴情報生成器は、2ビ
ットのキューバッファであり、命令実行器15から新た
な実行結果Xが通知されると、それまで保持していた2
ビットH1H0を上位方向へシフトさせながら、その新た
な実行結果Xを下位ビットN0に入力することで、新た
な分岐履歴情報N1N0を生成する。
【0058】また、変形例3の分岐予測情報生成器は、
原則として、分岐命令が実行される直前の2ビットの分
岐履歴情報H1H0と命令実行器15から通知される実行
結果Xとを合わせた合計3ビットの値のうち多い論理値
(例えば、H1H0=01でX=1の場合には「1」)を
新たな分岐予測情報Fとして生成し、例外として、それ
ら3ビットH1H0Xが交互に反転する論値値をとる場合
にのみ、その反転が継続するような論理値(H1H0X=
010の場合には「1」、H1H0X=101の場合には
「0」)を新たな分岐予測情報Fとして生成する。これ
は、原則として過去3回の実行結果における多いほうの
結果(「成立」又は「不成立」)を次の分岐予測として
採用するが、過去3回の実行結果が「成立」と「不成
立」とを交互に繰り返している場合に限り、例外とし
て、その繰り返しが継続されるものとして分岐予測す
る、ことを意味する。
【0059】図13は、変形例3における分岐履歴情報
及び分岐予測情報の更新アルゴリズムを示す状態遷移図
である。本図は、上記実施形態における図6に対応する
が、遷移矢印線に添付記載されている数値は、その遷移
を引き起こす原因(即ち、その分岐命令の実行結果Xの
値)と、その遷移に伴って分岐予測情報生成器から出力
される新たな分岐予測情報の値とを示す。
【0060】例えば、いま、分岐履歴情報20cが「0
0」で分岐予測情報20bが「0」である分岐命令20
が繰り返し実行されるとする。すると、第1回目の実行
結果が分岐成立であった(的中しなかった)場合には、
分岐履歴情報20cは「01」に更新され、分岐予測情
報20bは「0」に設定される(変化しない)。
【0061】第2回目の実行結果が分岐不成立であった
(的中した)場合には、分岐履歴情報20cは「10」
に更新され、分岐予測情報20bは「1」に変更され
る。第3回目の実行結果が分岐成立であった(的中し
た)場合には、分岐履歴情報20cは「01」に更新さ
れ、分岐予測情報20bは「0」に変更される。第4回
目の実行結果が分岐不成立であった(的中した)場合に
は、分岐履歴情報20cは「10」に更新され、分岐予
測情報20bは「1」に変更される。
【0062】このように、変形例3に係る情報処理装置
によれば、原則的には過去の分岐結果に基づいて分岐予
測が行われるが、分岐の成立と不成立が交互に繰り返さ
れる場合においては、上記実施形態と異なり、そのトグ
ル現象が繰り返されるものとして分岐予測が行われるの
で、そのような特殊なプログラムの流れであっても分岐
予測が的中する。
【0063】以上、本発明に係る情報処理装置につい
て、1つの実施形態と3つの変形例とを示したが、本発
明はこれらに限定されるものではない。分岐予測情報を
決定するための条件(分岐履歴情報の値と分岐結果との
組み合わせ)、分岐履歴情報を更新するアルゴリズム、
分岐履歴情報のビット数等について、とり得る値を組み
合わせることで他の変形例も容易になすことができるの
は言うまでもない。
【0064】例えば、分岐履歴情報として、さらに深い
分岐履歴の要約を8段階で示す3ビットを割り当てるこ
ともできる。これによって、さらに的中率が高くきめ細
かい分岐予測を行うことが可能となる。但し、1個の分
岐命令に占める分岐予測のためのビット数を多くした場
合には、命令セットを定義する場合における自由度等に
おいて犠牲を払う必要があるため、これらのビット数は
予測的中率と装備すべき命令の種類とのトレードオフか
ら決定する必要がある。
【0065】また、上記実施形態及び変形例の構成要素
は、全て論理回路で実現されることを前提に説明した
が、本発明は、ハードウェアによってのみ実現されるの
ではなく、ソフトウェアによっても実現できることは言
うまでもない。具体的には、上記実施形態の情報処理装
置100の構成要素のうち、命令や数値を格納する記憶
手段9、11a、11b、12a、13、10a〜10
c等を変数やデータ領域に割当て、残る制御手段8、1
1c、12、14〜19等の機能をプログラミング言語
を用いて記述すればよい。これによって、本発明に係る
情報処理装置は、汎用のコンピュータシステムで実行さ
れるシミュレーションプログラムや仮想マシンとして実
現されることになる。そのような本発明に係る情報処理
装置を実現するためのプログラムは、CD−ROM等の
記録媒体に格納して配布・流通され得る。
【0066】さらに、上記実施形態や変形例における分
岐命令は、図14に示された従来の命令フォーマットと
異なり、例えば図2に示された命令フォーマットの如
く、分岐履歴情報という本発明に固有の情報を有してい
る。かかる特徴的な構造を有する分岐命令は本発明に固
有であり、また、そのような分岐命令を含む命令群(プ
ログラム)は、上記プログラムと同様に、フロッピーデ
ィスク等の記録媒体や通信回線等を介して配布・流通さ
れ得ることは言うまでもない。
【0067】
【発明の効果】上記目的を達成するために、本発明に係
る情報処理装置は、命令を逐次実行する情報処理装置で
あって、分岐の成否を予測する分岐予測情報と過去の分
岐結果についての情報を示す分岐履歴情報とを有する分
岐命令を含む命令群を予め記憶する記憶手段と、前記記
憶手段から次に実行すべき命令を読み出す命令フェッチ
手段と、読み出された命令が前記分岐命令であるか否か
解読する命令解読手段と、前記命令が分岐命令であると
解読された場合に、その分岐命令の分岐予測情報に基づ
いて次に実行すべき命令を読み出すよう前記命令フェッ
チ手段を制御する命令フェッチ制御手段と、解読された
前記分岐命令を実行する実行手段と、前記分岐命令が実
行された際の分岐結果とその分岐命令に含まれていた分
岐履歴情報とに基づいて新たな分岐予測情報を生成する
分岐予測情報生成手段と、前記分岐命令が実行された際
の分岐結果とその分岐命令に含まれていた分岐履歴情報
とに基づいて新たな分岐履歴情報を生成する分岐履歴情
報生成手段と、前記記憶手段に格納された前記分岐命令
の分岐予測情報と分岐履歴情報とを前記分岐予測情報生
成手段によって生成された分岐予測情報と前記分岐履歴
情報生成手段によって生成された分岐履歴情報とに更新
する分岐命令更新手段とを備えることを特徴とする。
【0068】つまり、本発明に係る情報処理装置では、
分岐命令の中に分岐予測情報だけでなく過去の分岐結果
を示す分岐履歴情報も含まれている。そして、分岐命令
が実行された場合には、その実行結果だけでなく、当該
分岐命令に含まれていた分岐履歴情報も考慮されて当該
分岐命令の分岐予測情報及び分岐履歴情報が更新され
る。
【0069】従って、直前の1回の実行結果だけでな
く、さらに前の実行結果に基づく命令の先取りが行われ
るので、従来よりも高い的中率の分岐予測が実現され
る。また、これら分岐予測情報及び分岐履歴情報は、分
岐予測テーブルとして情報処理装置の内部に固定的に置
かれるのではなく、記憶手段に格納された分岐命令自体
に置かれるので、この分岐予測を実現するために情報処
理装置に必要とされるハードウェア規模は小さくて済
む。
【0070】ここで、前記分岐履歴情報は、その分岐履
歴情報を有する分岐命令についての過去の複数の分岐結
果に関する要約であるとすることもできる。これによっ
て、分岐履歴情報は、少ないビット数でより過去の分岐
結果を反映させることが可能になると共に、直前の例外
的な分岐結果の影響による分岐予測の乱れ(的中率の低
下)が防止され、より過去の分岐結果をも考慮した大局
的な分岐予測が行われる。
【0071】例えば、前記分岐履歴情報は、前記分岐命
令について過去に分岐が成立した頻度が「極めて多
い」、「多い」、「少ない」、「極めて少ない」のいず
れかを示し、前記分岐履歴情報生成手段は、前記分岐命
令に含まれていた分岐履歴情報が「極めて少ない」、
「少ない」、「多い」のいずれかを示し、かつ、前記分
岐結果が「成立」である場合には、それぞれ「少な
い」、「多い」、「極めて多い」を示す新たな分岐履歴
情報を生成し、前記分岐命令に含まれていた分岐履歴情
報が「極めて多い」、「多い」、「少ない」のいずれか
を示し、かつ、前記分岐結果が「不成立」である場合に
は、それぞれ「多い」、「少ない」、「極めて少ない」
を示す新たな分岐履歴情報を生成するとすることもでき
る。
【0072】これによって、例えば、わずか2ビットの
分岐履歴情報によって3回以上の分岐結果についての統
計的要約を示すことも可能となる。また、前記予測情報
更新手段は、前記分岐履歴情報が「多い」を示し、か
つ、前記分岐結果が「成立」である場合にのみ、「成
立」を示す新たな分岐予測情報を生成し、前記分岐履歴
情報が「少ない」を示し、かつ、前記分岐結果が「不成
立」である場合にのみ「不成立」を示す新たな分岐予測
情報を生成するとすることもできる。
【0073】これによって、分岐結果の履歴と分岐予測
情報との関係においてヒステリシスを有する分岐予測が
行われるので、1ビットの分岐予測情報だけに基づく分
岐予測の場合に比べ、予測的中率が高くなるだけでな
く、分岐の成立と不成立を短い周期で繰り返すことによ
る分岐予測の乱れが防止される。また、前記分岐命令更
新手段は、前記分岐予測情報生成手段によって生成され
た分岐予測情報と前記分岐履歴情報生成手段によって生
成された分岐履歴情報とを含む新たな分岐命令を生成
し、その分岐命令を前記記憶手段の該当箇所に上書きす
るものであり、前記該当箇所とは、前記新たな分岐命令
が生成される元となった分岐命令が記憶されていた位置
であるとすることもできる。
【0074】これによって、分岐命令の分岐予測情報や
分岐履歴情報は、その分岐命令ごと(それら分岐予測情
報及び分岐履歴情報情報を除く分岐命令の他のビットと
共に)更新されるので、対象となる分岐命令を記憶手段
から読み出して変更した後に書き戻すという手順に比較
し、短い手順で分岐予測情報及び分岐履歴情報が更新さ
れる。
【0075】また、前記記憶手段は、前記命令群を格納
する主記憶部と、前記主記憶部に格納された命令群の一
部についての複写を記憶するキャッシュ記憶部と、前記
キャッシュ記憶部の内容が書き換えられた場合に、その
変更を前記主記憶部の内容にも反映させるキャッシュ制
御手段とを含み、前記命令フェッチ手段は前記キャッシ
ュ記憶部から前記命令を読み出し、前記分岐命令更新手
段は、前記キャッシュ記憶部に記憶された分岐命令の分
岐予測情報及び分岐履歴情報を更新するとすることもで
きる。
【0076】これによって、本発明に係る情報処理装置
は高速にアクセスできるキャッシュメモリ上の分岐命令
を更新するだけで済むので、実行速度が速くなる。ま
た、前記予測情報更新手段は、前記分岐履歴情報が「極
めて多い」を示し、かつ、前記分岐結果が「成立」であ
る場合にのみ、「成立」を示す新たな分岐予測情報を生
成し、前記分岐履歴情報が「極めて少ない」を示し、か
つ、前記分岐結果が「不成立」である場合にのみ「不成
立」を示す新たな分岐予測情報を生成するとすることも
できる。
【0077】これによって、上記ヒステリシスの度合が
より強くなるので、分岐予測の乱れを強く抑止したいシ
ステムのプログラムに好適な情報処理装置が実現され
る。また、前記分岐履歴情報は、前記分岐命令について
過去に分岐が成立した頻度が「多い」又は「少ない」を
示したり、前記分岐履歴情報生成手段は、前記分岐命令
に含まれていた分岐履歴情報が「少ない」を示し、か
つ、前記分岐結果が「成立」である場合にのみ、「多
い」を示す新たな分岐履歴情報を生成し、前記分岐命令
に含まれていた分岐履歴情報が「多い」を示し、かつ、
前記分岐結果が「不成立」である場合にのみ、「少な
い」を示す新たな分岐履歴情報を生成するとしたり、前
記予測情報更新手段は、前記分岐履歴情報が「多い」を
示し、かつ、前記分岐結果が「成立」である場合にの
み、「成立」を示す新たな分岐予測情報を生成し、前記
分岐履歴情報が「少ない」を示し、かつ、前記分岐結果
が「不成立」である場合にのみ「不成立」を示す新たな
分岐予測情報を生成するとすることもできる。
【0078】これによって、上記ヒステリシスの度合が
より弱くなるので、プログラムの実行結果に敏感な分岐
予測、即ち、動的な分岐予測が可能になると共に、分岐
履歴情報は少ないビット数で済むので、命令セットを定
義する場合における自由度が増す。また、前記分岐履歴
情報は、その分岐履歴情報を有する分岐命令についての
過去の分岐ごとの分岐結果を示すとすることもできる。
【0079】例えば、前記分岐履歴情報は、直前及び2
回前の分岐結果を示す2ビットであり、前記分岐履歴情
報生成手段は、前記分岐命令が実行された際の分岐結果
を用いて新たな分岐履歴情報を生成するとすることもで
きる。これによって、過去の複数の分岐結果の要約では
なく、最新の連続する個々の分岐結果に基づく分岐予測
が行われるので、例外的な分岐結果をも考慮した緻密な
分岐予測を行う情報処理装置が実現される。
【0080】さらに、本発明は、ハードウェアによって
実現されるだけでなく、ソフトウェアによっても実現さ
れる。つまり、分岐予測して命令を先読みするマイクロ
プロセッサの動作をシミュレーションするプログラムが
記録された記録媒体であって、前記プログラムは、分岐
の成否を予測する分岐予測情報と過去の分岐結果につい
ての情報を示す分岐履歴情報とを有する分岐命令を含む
命令群を予め記憶する記憶手段から、次に実行すべき命
令を読み出す命令フェッチステップと、読み出された命
令が前記分岐命令であるか否か解読する命令解読ステッ
プと、前記命令が分岐命令であると解読された場合に、
その分岐命令の分岐予測情報に基づいて次に実行すべき
命令を読み出す分岐予測ステップと、解読された前記分
岐命令を実行する実行ステップと、前記分岐命令が実行
された際の分岐結果とその分岐命令に含まれていた分岐
履歴情報とに基づいて新たな分岐予測情報を生成する分
岐予測情報生成ステップと、前記分岐命令が実行された
際の分岐結果とその分岐命令に含まれていた分岐履歴情
報とに基づいて新たな分岐履歴情報を生成する分岐履歴
情報生成ステップと、前記記憶手段に格納された前記分
岐命令の分岐予測情報と分岐履歴情報とを前記分岐予測
情報生成ステップによって生成された分岐予測情報と前
記分岐履歴情報生成ステップによって生成された分岐履
歴情報とに更新する分岐命令更新ステップとをコンピュ
ータに実行させることを特徴とする記録媒体とすること
もできる。
【0081】さらに、コンピュータによって実行される
命令群が記録された記録媒体であって、前記命令群に
は、分岐の成否を予測する分岐予測情報と過去の分岐結
果についての情報を示す分岐履歴情報とを有する分岐命
令が含まれ、前記分岐予測情報は、その分岐予測情報を
有する分岐命令が前記コンピュータによって最後に実行
された際の分岐結果と分岐履歴情報とに基づいて生成さ
れた値であり、前記分岐履歴情報は、その分岐履歴情報
を有する分岐命令が前記コンピュータによって最後に実
行された際の分岐結果と分岐履歴情報とに基づいて生成
された値であり、その分岐命令についての過去の複数の
分岐結果に関する要約であることを特徴とする記録媒体
としたり、コンピュータによって実行される命令群が記
録された記録媒体であって、前記命令群には、分岐の成
否を予測する分岐予測情報と過去の分岐結果についての
情報を示す分岐履歴情報とを有する分岐命令が含まれ、
前記分岐予測情報は、その分岐予測情報を有する分岐命
令が前記コンピュータによって最後に実行された際の分
岐結果と分岐履歴情報とに基づいて生成された値であ
り、前記分岐履歴情報は、その分岐履歴情報を有する分
岐命令が前記コンピュータによって最後に実行された際
の分岐結果と分岐履歴情報とに基づいて生成された値で
あり、その分岐命令についての過去の分岐ごとの分岐結
果を示すことを特徴とする記録媒体とすることもでき
る。
【0082】これによって、上記第2の目的が達成され
る。以上のように、本発明により、小規模なハードウェ
ア又はソフトウェアで実現され、かつ、高い的中率の分
岐予測を行う高機能なマイクロプロセッサや仮想マシン
等が実現され、その実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明に係る情報処理装置の構成を示すブロッ
ク図である。
【図2】本発明に係る分岐命令のフォーマットを示す図
である。
【図3】同情報処理装置の分岐履歴情報生成器16及び
分岐予測情報生成器17の入出力関係を示す真理値表で
ある。
【図4】同分岐履歴情報生成器16の詳細な回路図であ
る。
【図5】同分岐予測情報生成器17の詳細な回路図であ
る。
【図6】同分岐命令の分岐履歴情報及び分岐予測情報の
更新アルゴリズムを示す状態遷移図である。
【図7】同情報処理装置の分岐命令更新器18の詳細な
構成を示すブロック図である。
【図8】同分岐命令の分岐予測情報、分岐履歴情報及び
分岐結果の関係を示すグラフである。
【図9】同情報処理装置におけるパイプライン処理の流
れを示す図である。
【図10】同情報処理装置の変形例1に係る分岐命令の
分岐履歴情報及び分岐予測情報の更新アルゴリズムを示
す状態遷移図である。
【図11】同情報処理装置の変形例2に係る分岐命令の
分岐履歴情報及び分岐予測情報の更新アルゴリズムを示
す状態遷移図である。
【図12】同情報処理装置の変形例3に係る分岐命令の
分岐履歴情報及び分岐予測情報の更新アルゴリズムを示
す真理値表である。
【図13】同変形例3に係る分岐命令の分岐履歴情報及
び分岐予測情報の更新アルゴリズムを示す状態遷移図で
ある。
【図14】従来の分岐命令のフォーマットを示す図であ
る。
【符号の説明】
8 アドレス制御器 9 メインメモリ 10 プログラムカウンタ群 10a フェッチ用命令カウンタ 10b 解読用命令カウンタ 10c 実行用命令カウンタ 11 キャッシュユニット 11a キャッシュメモリ 11b タグメモリ 11c キャッシュコントローラ 12 命令フェッチ器 12a 命令バッファ 13 命令レジスタ 14 命令解読器 15 命令実行器 16 分岐履歴情報生成器 17 分岐予測情報生成器 18 分岐命令更新器 18a 分岐命令記憶部 18b 更新判断部 18c 命令生成部 18d アドレスゲート部 19 アドレス生成器 20 分岐命令 20a オペコード 20b 分岐予測情報 20c 分岐履歴情報 20d 分岐先アドレス 100 情報処理装置

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 命令を逐次実行する情報処理装置であっ
    て、 分岐の成否を予測する分岐予測情報と過去の分岐結果に
    ついての情報を示す分岐履歴情報とを有する分岐命令を
    含む命令群を予め記憶する記憶手段と、 前記記憶手段から次に実行すべき命令を読み出す命令フ
    ェッチ手段と、 読み出された命令が前記分岐命令であるか否か解読する
    命令解読手段と、 前記命令が分岐命令であると解読された場合に、その分
    岐命令の分岐予測情報に基づいて次に実行すべき命令を
    読み出すよう前記命令フェッチ手段を制御する命令フェ
    ッチ制御手段と、 解読された前記分岐命令を実行する実行手段と、 前記分岐命令が実行された際の分岐結果とその分岐命令
    に含まれていた分岐履歴情報とに基づいて新たな分岐予
    測情報を生成する分岐予測情報生成手段と、 前記分岐命令が実行された際の分岐結果とその分岐命令
    に含まれていた分岐履歴情報とに基づいて新たな分岐履
    歴情報を生成する分岐履歴情報生成手段と、 前記記憶手段に格納された前記分岐命令の分岐予測情報
    と分岐履歴情報とを前記分岐予測情報生成手段によって
    生成された分岐予測情報と前記分岐履歴情報生成手段に
    よって生成された分岐履歴情報とに更新する分岐命令更
    新手段とを備えることを特徴とする情報処理装置。
  2. 【請求項2】 前記分岐履歴情報は、その分岐履歴情報
    を有する分岐命令についての過去の複数の分岐結果に関
    する要約であることを特徴とする請求項1記載の情報処
    理装置。
  3. 【請求項3】 前記分岐履歴情報は、前記分岐命令につ
    いて過去に分岐が成立した頻度が「極めて多い」、「多
    い」、「少ない」、「極めて少ない」のいずれかを示す
    ことを特徴とする請求項2記載の情報処理装置。
  4. 【請求項4】 前記分岐履歴情報生成手段は、 前記分岐命令に含まれていた分岐履歴情報が「極めて少
    ない」、「少ない」、「多い」のいずれかを示し、か
    つ、前記分岐結果が「成立」である場合には、それぞれ
    「少ない」、「多い」、「極めて多い」を示す新たな分
    岐履歴情報を生成し、 前記分岐命令に含まれていた分岐履歴情報が「極めて多
    い」、「多い」、「少ない」のいずれかを示し、かつ、
    前記分岐結果が「不成立」である場合には、それぞれ
    「多い」、「少ない」、「極めて少ない」を示す新たな
    分岐履歴情報を生成することを特徴とする請求項3記載
    の情報処理装置。
  5. 【請求項5】 前記予測情報更新手段は、 前記分岐履歴情報が「多い」を示し、かつ、前記分岐結
    果が「成立」である場合にのみ、「成立」を示す新たな
    分岐予測情報を生成し、 前記分岐履歴情報が「少ない」を示し、かつ、前記分岐
    結果が「不成立」である場合にのみ「不成立」を示す新
    たな分岐予測情報を生成することを特徴とする請求項4
    記載の情報処理装置。
  6. 【請求項6】 前記分岐命令更新手段は、前記分岐予測
    情報生成手段によって生成された分岐予測情報と前記分
    岐履歴情報生成手段によって生成された分岐履歴情報と
    を含む新たな分岐命令を生成し、その分岐命令を前記記
    憶手段の該当箇所に上書きするものであり、前記該当箇
    所とは、前記新たな分岐命令が生成される元となった分
    岐命令が記憶されていた位置であることを特徴とする請
    求項5記載の情報処理装置。
  7. 【請求項7】 前記記憶手段は、 前記命令群を格納する主記憶部と、 前記主記憶部に格納された命令群の一部についての複写
    を記憶するキャッシュ記憶部と、 前記キャッシュ記憶部の内容が書き換えられた場合に、
    その変更を前記主記憶部の内容にも反映させるキャッシ
    ュ制御手段とを含み、 前記命令フェッチ手段は前記キャッシュ記憶部から前記
    命令を読み出し、 前記分岐命令更新手段は、前記キャッシュ記憶部に記憶
    された分岐命令の分岐予測情報及び分岐履歴情報を更新
    することを特徴とする請求項6記載の情報処理装置。
  8. 【請求項8】 前記予測情報更新手段は、 前記分岐履歴情報が「極めて多い」を示し、かつ、前記
    分岐結果が「成立」である場合にのみ、「成立」を示す
    新たな分岐予測情報を生成し、 前記分岐履歴情報が「極めて少ない」を示し、かつ、前
    記分岐結果が「不成立」である場合にのみ「不成立」を
    示す新たな分岐予測情報を生成することを特徴とする請
    求項4記載の情報処理装置。
  9. 【請求項9】 前記分岐命令更新手段は、前記分岐予測
    情報生成手段によって生成された分岐予測情報と前記分
    岐履歴情報生成手段によって生成された分岐履歴情報と
    を含む新たな分岐命令を生成し、その分岐命令を前記記
    憶手段の該当箇所に上書きし、前記該当箇所とは、前記
    新たな分岐命令が生成される元となった分岐命令が記憶
    されていた位置であることを特徴とする請求項8記載の
    情報処理装置。
  10. 【請求項10】 前記記憶手段は、 前記命令群を格納する主記憶部と、 前記主記憶部に格納された命令群の一部についての複写
    を記憶するキャッシュ記憶部と、 前記キャッシュ記憶部の内容が書き換えられた場合に、
    その変更を前記主記憶部の内容にも反映させるキャッシ
    ュ制御手段とを含み、 前記命令フェッチ手段は前記キャッシュ記憶部から前記
    命令を読み出し、 前記分岐命令更新手段は、前記キャッシュ記憶部に記憶
    された分岐命令の分岐予測情報及び分岐履歴情報を更新
    することを特徴とする請求項9記載の情報処理装置。
  11. 【請求項11】 前記分岐履歴情報は、前記分岐命令に
    ついて過去に分岐が成立した頻度が「多い」又は「少な
    い」を示すことを特徴とする請求項2記載の情報処理装
    置。
  12. 【請求項12】 前記分岐履歴情報生成手段は、 前記分岐命令に含まれていた分岐履歴情報が「少ない」
    を示し、かつ、前記分岐結果が「成立」である場合にの
    み、「多い」を示す新たな分岐履歴情報を生成し、 前記分岐命令に含まれていた分岐履歴情報が「多い」を
    示し、かつ、前記分岐結果が「不成立」である場合にの
    み、「少ない」を示す新たな分岐履歴情報を生成するこ
    とを特徴とする請求項11記載の情報処理装置。
  13. 【請求項13】 前記予測情報更新手段は、 前記分岐履歴情報が「多い」を示し、かつ、前記分岐結
    果が「成立」である場合にのみ、「成立」を示す新たな
    分岐予測情報を生成し、 前記分岐履歴情報が「少ない」を示し、かつ、前記分岐
    結果が「不成立」である場合にのみ「不成立」を示す新
    たな分岐予測情報を生成することを特徴とする請求項1
    2記載の情報処理装置。
  14. 【請求項14】 前記分岐命令更新手段は、前記分岐予
    測情報生成手段によって生成された分岐予測情報と前記
    分岐履歴情報生成手段によって生成された分岐履歴情報
    とを含む新たな分岐命令を生成し、その分岐命令を前記
    記憶手段の該当箇所に上書きし、前記該当箇所とは、前
    記新たな分岐命令が生成される元となった分岐命令が記
    憶されていた位置であることを特徴とする請求項13記
    載の情報処理装置。
  15. 【請求項15】 前記記憶手段は、 前記命令群を格納する主記憶部と、 前記主記憶部に格納された命令群の一部についての複写
    を記憶するキャッシュ記憶部と、 前記キャッシュ記憶部の内容が書き換えられた場合に、
    その変更を前記主記憶部の内容にも反映させるキャッシ
    ュ制御手段とを含み、 前記命令フェッチ手段は前記キャッシュ記憶部から前記
    命令を読み出し、 前記分岐命令更新手段は、前記キャッシュ記憶部に記憶
    された分岐命令の分岐予測情報及び分岐履歴情報を更新
    することを特徴とする請求項14記載の情報処理装置。
  16. 【請求項16】 前記分岐履歴情報は、その分岐履歴情
    報を有する分岐命令についての過去の分岐ごとの分岐結
    果を示すことを特徴とする請求項1記載の情報処理装
    置。
  17. 【請求項17】 前記分岐履歴情報は、直前及び2回前
    の分岐結果を示す2ビットであり、 前記分岐履歴情報生成手段は、前記分岐命令が実行され
    た際の分岐結果を用いて新たな分岐履歴情報を生成する
    ことを特徴とする請求項16記載の情報処理装置。
  18. 【請求項18】 前記予測情報更新手段は、前記分岐命
    令が実行された際の分岐結果と、その分岐命令に含まれ
    ていた直前及び2回前の分岐結果とが、それぞれ、「成
    立」、「不成立」、「成立」である場合には「不成立」
    を示す新たな分岐予測情報を生成し、「不成立」、「成
    立」、「不成立」である場合には「成立」を示す新たな
    分岐予測情報を生成することを特徴とする請求項17記
    載の情報処理装置。
  19. 【請求項19】 前記分岐命令更新手段は、前記分岐予
    測情報生成手段によって生成された分岐予測情報と前記
    分岐履歴情報生成手段によって生成された分岐履歴情報
    とを含む新たな分岐命令を生成し、その分岐命令を前記
    記憶手段の該当箇所に上書きし、前記該当箇所とは、前
    記新たな分岐命令が生成される元となった分岐命令が記
    憶されていた位置であることを特徴とする請求項18記
    載の情報処理装置。
  20. 【請求項20】 前記記憶手段は、 前記命令群を格納する主記憶部と、 前記主記憶部に格納された命令群の一部についての複写
    を記憶するキャッシュ記憶部と、 前記キャッシュ記憶部の内容が書き換えられた場合に、
    その変更を前記主記憶部の内容にも反映させるキャッシ
    ュ制御手段とを含み、 前記命令フェッチ手段は前記キャッシュ記憶部から前記
    命令を読み出し、 前記分岐命令更新手段は、前記キャッシュ記憶部に記憶
    された分岐命令の分岐予測情報及び分岐履歴情報を更新
    することを特徴とする請求項19記載の情報処理装置。
  21. 【請求項21】 分岐予測して命令を先読みするマイク
    ロプロセッサの動作をシミュレーションするプログラム
    が記録された記録媒体であって、 前記プログラムは、 分岐の成否を予測する分岐予測情報と過去の分岐結果に
    ついての情報を示す分岐履歴情報とを有する分岐命令を
    含む命令群を予め記憶する記憶手段から、次に実行すべ
    き命令を読み出す命令フェッチステップと、 読み出された命令が前記分岐命令であるか否か解読する
    命令解読ステップと、 前記命令が分岐命令であると解読された場合に、その分
    岐命令の分岐予測情報に基づいて次に実行すべき命令を
    読み出す分岐予測ステップと、 解読された前記分岐命令を実行する実行ステップと、 前記分岐命令が実行された際の分岐結果とその分岐命令
    に含まれていた分岐履歴情報とに基づいて新たな分岐予
    測情報を生成する分岐予測情報生成ステップと、 前記分岐命令が実行された際の分岐結果とその分岐命令
    に含まれていた分岐履歴情報とに基づいて新たな分岐履
    歴情報を生成する分岐履歴情報生成ステップと、 前記記憶手段に格納された前記分岐命令の分岐予測情報
    と分岐履歴情報とを前記分岐予測情報生成ステップによ
    って生成された分岐予測情報と前記分岐履歴情報生成ス
    テップによって生成された分岐履歴情報とに更新する分
    岐命令更新ステップとをコンピュータに実行させること
    を特徴とする記録媒体。
  22. 【請求項22】 コンピュータによって実行される命令
    群が記録された記録媒体であって、 前記命令群には、分岐の成否を予測する分岐予測情報と
    過去の分岐結果についての情報を示す分岐履歴情報とを
    有する分岐命令が含まれ、 前記分岐予測情報は、その分岐予測情報を有する分岐命
    令が前記コンピュータによって最後に実行された際の分
    岐結果と分岐履歴情報とに基づいて生成された値であ
    り、 前記分岐履歴情報は、その分岐履歴情報を有する分岐命
    令が前記コンピュータによって最後に実行された際の分
    岐結果と分岐履歴情報とに基づいて生成された値であ
    り、その分岐命令についての過去の複数の分岐結果に関
    する要約であることを特徴とする記録媒体。
  23. 【請求項23】 コンピュータによって実行される命令
    群が記録された記録媒体であって、 前記命令群には、分岐の成否を予測する分岐予測情報と
    過去の分岐結果についての情報を示す分岐履歴情報とを
    有する分岐命令が含まれ、 前記分岐予測情報は、その分岐予測情報を有する分岐命
    令が前記コンピュータによって最後に実行された際の分
    岐結果と分岐履歴情報とに基づいて生成された値であ
    り、 前記分岐履歴情報は、その分岐履歴情報を有する分岐命
    令が前記コンピュータによって最後に実行された際の分
    岐結果と分岐履歴情報とに基づいて生成された値であ
    り、その分岐命令についての過去の分岐ごとの分岐結果
    を示すことを特徴とする記録媒体。
JP33708997A 1996-12-09 1997-12-08 分岐予測する情報処理装置 Expired - Lifetime JP3760041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33708997A JP3760041B2 (ja) 1996-12-09 1997-12-08 分岐予測する情報処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32845796 1996-12-09
JP8-328457 1996-12-09
JP33708997A JP3760041B2 (ja) 1996-12-09 1997-12-08 分岐予測する情報処理装置

Publications (2)

Publication Number Publication Date
JPH10228377A true JPH10228377A (ja) 1998-08-25
JP3760041B2 JP3760041B2 (ja) 2006-03-29

Family

ID=18210488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33708997A Expired - Lifetime JP3760041B2 (ja) 1996-12-09 1997-12-08 分岐予測する情報処理装置

Country Status (7)

Country Link
US (1) US5928358A (ja)
EP (1) EP0847004B1 (ja)
JP (1) JP3760041B2 (ja)
KR (1) KR100440805B1 (ja)
CN (1) CN1153133C (ja)
DE (1) DE69736164T2 (ja)
TW (1) TW380238B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207246A (ja) * 2006-02-03 2007-08-16 Internatl Business Mach Corp <Ibm> 命令ラインのための自己プリフェッチl2キャッシュ機構
JP2008204357A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 情報処理装置
US7472263B2 (en) 2003-12-05 2008-12-30 Fujitsu Limited Method and apparatus for prediction handling multiple branches simultaneously
JP2012138004A (ja) * 2010-12-27 2012-07-19 Internatl Business Mach Corp <Ibm> プログラム解析の方法、システムおよびプログラム

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170053B1 (en) * 1996-06-27 2001-01-02 Texas Instruments Incorporated Microprocessor with circuits, systems and methods for responding to branch instructions based on history of prediction accuracy
US6029228A (en) * 1996-12-31 2000-02-22 Texas Instruments Incorporated Data prefetching of a load target buffer for post-branch instructions based on past prediction accuracy's of branch predictions
US6182211B1 (en) * 1997-07-02 2001-01-30 Matsushita Electric Industrial Co., Ltd. Conditional branch control method
US6151672A (en) * 1998-02-23 2000-11-21 Hewlett-Packard Company Methods and apparatus for reducing interference in a branch history table of a microprocessor
US6189091B1 (en) 1998-12-02 2001-02-13 Ip First, L.L.C. Apparatus and method for speculatively updating global history and restoring same on branch misprediction detection
US6341348B1 (en) 1998-12-03 2002-01-22 Sun Microsystems, Inc. Software branch prediction filtering for a microprocessor
US6499101B1 (en) 1999-03-18 2002-12-24 I.P. First L.L.C. Static branch prediction mechanism for conditional branch instructions
US7546444B1 (en) 1999-09-01 2009-06-09 Intel Corporation Register set used in multithreaded parallel processor architecture
DE19945940C2 (de) * 1999-09-24 2002-01-17 Infineon Technologies Ag Verfahren und Vorrichtung zur Bearbeitung bedingter Sprungbefehle in einem Prozessor mit PIPELINE-Rechnerarchitektur
US6546481B1 (en) 1999-11-05 2003-04-08 Ip - First Llc Split history tables for branch prediction
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
EP1646941B1 (en) * 2003-07-09 2010-12-15 Nxp B.V. Method and system for branch prediction
DE602005027338D1 (de) * 2004-04-21 2011-05-19 Fujitsu Ltd Abzweigungsvorhersageeinrichtung, verfahren dafür und prozessor
US8443171B2 (en) 2004-07-30 2013-05-14 Hewlett-Packard Development Company, L.P. Run-time updating of prediction hint instructions
US8904155B2 (en) * 2006-03-17 2014-12-02 Qualcomm Incorporated Representing loop branches in a branch history register with multiple bits
US7647486B2 (en) 2006-05-02 2010-01-12 Atmel Corporation Method and system having instructions with different execution times in different modes, including a selected execution time different from default execution times in a first mode and a random execution time in a second mode
JP2008165589A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 情報処理装置
KR20120064446A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 컴퓨팅 시스템 상의 바이트코드의 분기 처리 장치 및 방법
US8959320B2 (en) * 2011-12-07 2015-02-17 Apple Inc. Preventing update training of first predictor with mismatching second predictor for branch instructions with alternating pattern hysteresis
CN104156196B (zh) * 2014-06-12 2017-10-27 龚伟峰 重命名预处理方法
US10747539B1 (en) 2016-11-14 2020-08-18 Apple Inc. Scan-on-fill next fetch target prediction

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435756A (en) * 1981-12-03 1984-03-06 Burroughs Corporation Branch predicting computer
JPS6375934A (ja) * 1986-09-19 1988-04-06 Nec Corp 情報処理装置
JPH0650465B2 (ja) * 1989-10-16 1994-06-29 株式会社東芝 分岐制御回路
US5564118A (en) * 1992-11-12 1996-10-08 Digital Equipment Corporation Past-history filtered branch prediction
JP3599409B2 (ja) * 1994-06-14 2004-12-08 株式会社ルネサステクノロジ 分岐予測装置
US5864697A (en) * 1996-06-28 1999-01-26 Texas Instruments Incorporated Microprocessor using combined actual and speculative branch history prediction
US5822575A (en) * 1996-09-12 1998-10-13 Advanced Micro Devices, Inc. Branch prediction storage for storing branch prediction information such that a corresponding tag may be routed with the branch instruction
US5817699A (en) * 1997-05-30 1998-10-06 Flores; John A. Process for the preparation of ketamine ointment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472263B2 (en) 2003-12-05 2008-12-30 Fujitsu Limited Method and apparatus for prediction handling multiple branches simultaneously
JP2007207246A (ja) * 2006-02-03 2007-08-16 Internatl Business Mach Corp <Ibm> 命令ラインのための自己プリフェッチl2キャッシュ機構
JP2008204357A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 情報処理装置
US7877578B2 (en) 2007-02-22 2011-01-25 Fujitsu Semiconductor Limited Processing apparatus for storing branch history information in predecode instruction cache
JP2012138004A (ja) * 2010-12-27 2012-07-19 Internatl Business Mach Corp <Ibm> プログラム解析の方法、システムおよびプログラム

Also Published As

Publication number Publication date
DE69736164D1 (de) 2006-08-03
TW380238B (en) 2000-01-21
EP0847004B1 (en) 2006-06-21
EP0847004A1 (en) 1998-06-10
JP3760041B2 (ja) 2006-03-29
CN1153133C (zh) 2004-06-09
KR100440805B1 (ko) 2004-09-18
US5928358A (en) 1999-07-27
KR19980063936A (ko) 1998-10-07
CN1186981A (zh) 1998-07-08
DE69736164T2 (de) 2006-11-09

Similar Documents

Publication Publication Date Title
JP3760041B2 (ja) 分岐予測する情報処理装置
US5592634A (en) Zero-cycle multi-state branch cache prediction data processing system and method thereof
US5805877A (en) Data processor with branch target address cache and method of operation
JP3871883B2 (ja) 間接分岐ターゲットを計算するための方法
KR100411529B1 (ko) 제2 레벨 분기 예측 테이블을 이용한 분기 예측 방법 및장치
EP0966710B1 (en) Penalty-based cache storage and replacement techniques
US7159103B2 (en) Zero-overhead loop operation in microprocessor having instruction buffer
US5809294A (en) Parallel processing unit which processes branch instructions without decreased performance when a branch is taken
JPH10232827A (ja) 先取りキャッシュ書戻しの方法と装置
US5930832A (en) Apparatus to guarantee TLB inclusion for store operations
US6981131B2 (en) Early condition code evaluation at pipeline stages generating pass signals for controlling coprocessor pipeline executing same conditional instruction
JP2006228241A (ja) プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法
JP3486690B2 (ja) パイプライン方式プロセッサ
GB2424731A (en) Processor with the same branch instruction in different instruction sets
JP3811140B2 (ja) 情報処理装置
US5421026A (en) Data processor for processing instruction after conditional branch instruction at high speed
JP4247132B2 (ja) 情報処理装置
JP2943772B2 (ja) 分岐予測方式
JP4002288B2 (ja) 情報処理装置
JPH02236651A (ja) メモリバッファ
JP3729832B2 (ja) キャッシュメモリ装置
JP2001154845A (ja) キャッシュミスした後のメモリバスアクセス制御方式
JP2542565B2 (ja) 分岐予測制御方式
CN114116007A (zh) 具有指令预取功能的微处理器
CN114064127A (zh) 具有指令预取功能的微处理器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term