JPH1022274A - Etching method and manufacture of semiconductor device - Google Patents

Etching method and manufacture of semiconductor device

Info

Publication number
JPH1022274A
JPH1022274A JP8178237A JP17823796A JPH1022274A JP H1022274 A JPH1022274 A JP H1022274A JP 8178237 A JP8178237 A JP 8178237A JP 17823796 A JP17823796 A JP 17823796A JP H1022274 A JPH1022274 A JP H1022274A
Authority
JP
Japan
Prior art keywords
film
etching
mask pattern
etched
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8178237A
Other languages
Japanese (ja)
Inventor
Yutaka Ashida
裕 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8178237A priority Critical patent/JPH1022274A/en
Publication of JPH1022274A publication Critical patent/JPH1022274A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve various problems caused by sputter etching such as removal of residue of an etching product regarding an etching method for sputter-etching a chemically stable film according to a mask pattern. SOLUTION: A mask pattern 13 is formed on an etching object 12. Then, ion which goes almost straight is cast at a first incident angle for removing the etching object 12 which is exposed from the mask pattern 13 by sputter- etching. Then, ion is cast at a second incident angle which is larger than the first incident angle for sputter-etching and an etching product 14 attaching to a side wall of the mask pattern 13 in the preceding etching process is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エッチング方法及
び半導体装置の製造方法に関し、より詳しくは、マスク
パターンに従って化学的に安定な膜をスパッタエッチン
グするエッチング方法及びそのエッチング方法を用いた
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method and a method for manufacturing a semiconductor device, and more particularly to an etching method for sputter-etching a chemically stable film according to a mask pattern, and a method for manufacturing a semiconductor device using the etching method. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】半導体装置の高密度化に伴い、2つの電
極の間に高誘電率絶縁膜を挟んだキャパシタを用いるこ
とが必要になってきている。この場合、電極の表面に誘
電率の低い酸化膜等が形成されると容量値が減ってくる
ので、電極材料としてその表面に酸化膜が形成されない
ような化学的に安定な金属が用いられる。そのような金
属として、Pt等があるが、化学的に安定な金属である
ため、それをエッチングするのに通常の反応性イオンエ
ッチング(RIE)を用いることができない。
2. Description of the Related Art With the increase in the density of semiconductor devices, it has become necessary to use a capacitor having a high dielectric constant insulating film sandwiched between two electrodes. In this case, when an oxide film or the like having a low dielectric constant is formed on the surface of the electrode, the capacitance value decreases. Therefore, a chemically stable metal that does not form an oxide film on the surface is used as an electrode material. As such a metal, there is Pt or the like, but since it is a chemically stable metal, ordinary reactive ion etching (RIE) cannot be used to etch it.

【0003】上記化学的に安定な金属膜をエッチングす
る方法として、その金属膜にイオンを当てて金属膜の構
成粒子をイオン衝撃によりはじき出すように物理的にエ
ッチングするスパッタエッチング法が考えられる。
As a method of etching a chemically stable metal film, there is considered a sputter etching method in which ions are applied to the metal film to physically perform etching so that constituent particles of the metal film are repelled by ion bombardment.

【0004】[0004]

【発明が解決しようとする課題】しかし、スパッタエッ
チング法によりPt膜等化学的に安定な金属膜をエッチ
ングした例はあまり見かけない。また、スパッタエッチ
ング法を用いる場合、物理的なエッチング法であるた
め、エッチングすべき膜のほか、下地の膜もエッチング
されてしまう恐れがあり、この点の問題の解決も望まれ
る。
However, there are few examples in which a chemically stable metal film such as a Pt film is etched by a sputter etching method. Further, in the case where the sputter etching method is used, since it is a physical etching method, there is a possibility that not only a film to be etched but also a base film may be etched, and it is desired to solve this problem.

【0005】その他、スパッタエッチングに付随する種
々の問題が生じる可能性があり、それらの問題を抽出
し、その解決を図ることも必要である。本発明は、上記
の従来例の問題点に鑑みて創作されたものであり、マス
クパターンに従って化学的に安定な膜をスパッタエッチ
ングすることができ、しかも下地の絶縁膜のエッチング
を防止する等、スパッタエッチングに付随する種々の問
題の解決を図ることが可能なエッチング方法及びこのエ
ッチング方法を用いた半導体装置の製造方法を提供する
ものである。
[0005] In addition, there may be various problems accompanying sputter etching, and it is necessary to extract those problems and to solve them. The present invention has been made in view of the above-described problems of the conventional example, and it is possible to sputter-etch a chemically stable film according to a mask pattern, and to prevent etching of a base insulating film. It is an object of the present invention to provide an etching method capable of solving various problems associated with sputter etching and a method for manufacturing a semiconductor device using the etching method.

【0006】[0006]

【課題を解決するための手段】上記課題は、第1の発明
である、被エッチング物の上にマスクパターンを形成す
る工程と、ほぼ直進するイオンを第1の入射角度で照射
して前記マスクパターンから露出する被エッチング物を
スパッタエッチングし、除去する第1のエッチング工程
と、前記第1の入射角度よりも大きい第2の入射角度で
前記イオンを照射してスパッタエッチングし、前記第1
のエッチング工程で前記マスクパターンの側壁に付着し
たエッチング生成物を除去する第2のエッチング工程と
を有するエッチング方法によって解決され、第2の発明
である、前記被エッチング物は、Pt膜,Ir膜,Ru
膜,IrO 2 膜,或いはRuO2 膜の単層膜、又はこれ
らの2以上からなる多層膜であることを特徴とする第1
の発明に記載のエッチング方法によって解決され、第3
の発明である、絶縁膜上に反応性エッチングの可能な第
1の導電膜を形成し、その上に第2の導電膜を形成する
工程と、前記第2の導電膜の上にマスクパターンを形成
する工程と、ほぼ直進するイオンを第1の入射角度で照
射して前記マスクパターンから露出する第2の導電膜を
スパッタエッチングし、除去する第1のエッチング工程
と、前記第1の入射角度よりも大きい第2の入射角度で
前記イオンを照射してスパッタエッチングし、前記第1
のエッチング工程で前記マスクパターンの側壁に付着し
たエッチング生成物を除去する第2のエッチング工程
と、反応性エッチングにより前記第1の導電膜をエッチ
ングし、除去する工程とを有するエッチング方法によっ
て解決され、第4の発明である、前記第1の導電膜はT
i膜,TiN膜の単層膜又はこれらを1以上含む多層膜
であり、前記第2の導電膜は、Pt膜,Ir膜,Ru
膜,IrO2 膜,或いはRuO2 膜の単層膜、又はこれ
らの2以上からなる多層膜であることを特徴とする第3
の発明に記載のエッチング方法によって解決され、第5
の発明である、第3の発明に記載のエッチング方法によ
り前記第1の導電膜及び前記第2の導電膜からなる第1
の電極を形成した後、前記第2の導電膜上にキャパシタ
絶縁膜となる絶縁膜を形成する工程と、前記絶縁膜の上
に第3の導電膜及び第4の導電膜を形成し、第2の電極
を形成する工程とを有する半導体装置の製造方法によっ
て解決され、第6の発明である、前記第1及び第4の導
電膜はTi膜,TiN膜の単層膜又はこれらを1以上含
む多層膜であり、前記第2及び第3の導電膜はPt膜,
Ir膜,Ru膜,IrO2 膜,或いはRuO2 膜の単層
膜、又はこれらの多層膜であることを特徴とする第5の
発明に記載の半導体装置の製造方法によって解決され、
第7の発明である、前記絶縁膜は、チタン酸ストロンチ
ウム膜(SrTiO3膜),チタン酸ストロンチウムバ
リウム膜(Bax Sr1-x TiO3 膜),チタン酸ジル
コン酸鉛膜(PbZr1-x Tix 3 膜)又はタンタル
酸ストロンチウムビスマス膜(SrBi2 Ta2
9 膜)であることを特徴とする第5又は第6の発明に記
載の半導体装置の製造方法によって解決される。
The above object is achieved by the first invention.
A mask pattern is formed on the object to be etched.
And irradiating almost straight ions at the first incident angle
The object to be etched exposed from the mask pattern
First etching step for sputter etching and removal
And at a second incident angle greater than the first incident angle
Irradiation of the ions and sputter etching, the first
Adhering to the side walls of the mask pattern in the etching process
A second etching step for removing the etched products
The second invention is solved by an etching method having
The object to be etched is a Pt film, an Ir film, Ru.
Membrane, IrO TwoMembrane or RuOTwoSingle-layer film or this
A multilayer film comprising at least two of the above.
The third problem is solved by the etching method according to the invention of the third aspect.
Of the invention, in which reactive etching can be performed on the insulating film.
A first conductive film is formed, and a second conductive film is formed thereon.
Forming a mask pattern on the second conductive film
And irradiating substantially straight ions at a first incident angle.
The second conductive film exposed from the mask pattern by
First etching step for sputter etching and removal
And at a second incident angle greater than the first incident angle
Irradiation of the ions and sputter etching, the first
Adhering to the side walls of the mask pattern in the etching process
Etching step for removing the etched product
And etching the first conductive film by reactive etching.
Etching and removing steps.
The first conductive film according to the fourth aspect of the present invention,
i-layer, TiN single-layer film, or multi-layer film containing at least one of them
And the second conductive film is made of a Pt film, an Ir film, Ru
Membrane, IrOTwoMembrane or RuOTwoSingle-layer film or this
A third film characterized by being a multilayer film comprising two or more of the above.
The solution is achieved by the etching method according to
According to the etching method according to the third aspect of the invention,
The first conductive film and the second conductive film
After the electrodes are formed, a capacitor is formed on the second conductive film.
Forming an insulating film to be an insulating film;
Forming a third conductive film and a fourth conductive film on the second electrode;
Forming a semiconductor device.
The first and fourth aspects of the present invention are solved by a sixth aspect.
The electric film may be a single-layer film of a Ti film or a TiN film or may include at least one of them.
Wherein the second and third conductive films are Pt films,
Ir film, Ru film, IrOTwoMembrane or RuOTwoSingle layer of membrane
A fifth film characterized by being a film or a multilayer film thereof.
Solved by the method of manufacturing a semiconductor device according to the invention,
In a seventh aspect, the insulating film is a strontium titanate.
Film (SrTiO)ThreeFilm), strontium titanate
Lithium film (BaxSr1-xTiOThreeFilm), zirconium titanate
Lead conate membrane (PbZr1-xTixOThreeFilm) or tantalum
Strontium bismuth acid film (SrBiTwoTaTwoO
9Film) according to the fifth or sixth aspect of the present invention.
The problem is solved by the above-described semiconductor device manufacturing method.

【0007】上記本発明においては、最初にマスクパタ
ーンから露出する被エッチング物にほぼ直進するイオン
を第1の入射角度で入射させてエッチングし、そのエッ
チング後に第1の入射角度よりも大きい第2の入射角度
に変えてエッチングをしている。第1の入射角度のと
き、即ち被エッチング物の平面へのミリング角度が小さ
いとき、マスクパターンから露出する被エッチング物が
主に異方性エッチングされ、第1の入射角度よりも大き
い第2の入射角度のとき、即ち被エッチング物の平面へ
のミリング角度が大きくなり、側壁のエッチング生成物
の平面へのミリング角度が小さくなるとき、側壁に付着
したエッチング生成物が主として異方性エッチングされ
る。
In the present invention, first, substantially straight ions are incident on the object to be etched exposed from the mask pattern at a first incident angle to be etched, and after the etching, the second ions larger than the first incident angle are etched. Etching is performed at different incident angles. At the first incident angle, that is, when the milling angle of the object to be etched with respect to the plane is small, the object to be etched exposed from the mask pattern is mainly anisotropically etched, and the second object, which is larger than the first incident angle, is etched. At the angle of incidence, that is, when the milling angle of the etching target to the plane becomes large and the milling angle of the etching product of the side wall to the plane becomes small, the etching product attached to the side wall is mainly anisotropically etched. .

【0008】このように、入射角度を2段階に変えたエ
ッチングを行うことによって、化学的に安定な被エッチ
ング物をスパッタエッチングし、かつマスクパターンの
側壁にエッチング生成物を残さないようにすることがで
きる。また、被エッチング物として絶縁膜上に反応性エ
ッチングが可能な第1の導電膜、例えばTi膜,TiN
膜の単層膜又はこれらを1以上含む多層膜を形成し、そ
の上に第2の導電膜、例えばPt膜,Ir膜,Ru膜,
IrO2 膜,或いはRuO2 膜の単層膜、又はこれらの
多層膜を形成している。
As described above, by performing etching with the incident angle changed in two stages, a chemically stable object to be etched is sputter-etched and no etching product is left on the side wall of the mask pattern. Can be. Also, a first conductive film capable of reactive etching on an insulating film as an object to be etched, for example, a Ti film, TiN
A single-layer film or a multilayer film containing one or more of these films is formed, and a second conductive film such as a Pt film, an Ir film, a Ru film,
A single-layer film of an IrO 2 film or a RuO 2 film, or a multilayer film thereof is formed.

【0009】第2の導電膜の下地に第1の導電膜を有す
るため、第2の導電膜のスパッタエッチングの際、絶縁
膜を過剰エッチングから保護することができる。特に、
第1の導電膜としてTi膜やTiN膜を用いることによ
り、第2の導電膜との間でスパッタエッチングの選択性
を持たせることが可能である。また、第1の導電膜は反
応性エッチングが可能であるため、第1の導電膜のエッ
チングの際、エッチング種を適切に選択することにより
絶縁膜との間でエッチングの選択性を持たせることがで
きる。このため、第1の導電膜が過剰にエッチングされ
た場合でも絶縁膜がエッチングされるのを防止すること
ができる。
[0009] Since the first conductive film is provided under the second conductive film, the insulating film can be protected from excessive etching during sputter etching of the second conductive film. Especially,
By using a Ti film or a TiN film as the first conductive film, selectivity for sputter etching with the second conductive film can be provided. In addition, since the first conductive film can be subjected to reactive etching, the first conductive film must have an etching selectivity with the insulating film by appropriately selecting an etching type when etching the first conductive film. Can be. Therefore, even when the first conductive film is excessively etched, the insulating film can be prevented from being etched.

【0010】また、TiN膜等は下地の絶縁膜からのシ
リコンに対する高いバリア性を有する。更に、Pt膜等
からなる第2の導電膜上にキャパシタ絶縁膜となる高誘
電率絶縁膜を形成した場合、Pt膜等は化学的に安定で
あるので、高誘電率絶縁膜から供給される酸素により第
2の導電膜の表面上に低誘電率の金属酸化膜等が生成す
るのを防止することができる。
A TiN film or the like has a high barrier property against silicon from an underlying insulating film. Further, when a high dielectric constant insulating film serving as a capacitor insulating film is formed on the second conductive film formed of a Pt film or the like, the Pt film or the like is supplied from the high dielectric constant insulating film because it is chemically stable. Oxygen can be prevented from forming a metal oxide film having a low dielectric constant on the surface of the second conductive film.

【0011】以上により、キャパシタの容量値が低下す
るのを防止することができる。
As described above, it is possible to prevent the capacitance value of the capacitor from decreasing.

【0012】[0012]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 (1)本願発明者の調査 まず、化学的に安定な金属膜のエッチング方法を調査
し、そのエッチング方法に係る問題点を把握した。
Embodiments of the present invention will be described below with reference to the drawings. (1) Investigation by the inventor of the present application First, an etching method of a chemically stable metal film was investigated, and problems related to the etching method were grasped.

【0013】以下に、ECRエッチング法によりPt膜
をエッチングした実験について説明する。エッチングガ
スとして、Ar単独のもの、及びArに反応性ガスCF
4 を加えたものを用いた。その結果によれば、表1に示
すように、Ar単独でもArに反応性ガスCF4を加え
てもエッチングレート(E.R.)は変わらない。
An experiment in which a Pt film is etched by an ECR etching method will be described below. As an etching gas, Ar alone or a reactive gas CF
4 was used. According to the result, as shown in Table 1, even when the reactive gas CF 4 to Ar also added Ar alone etching rate (E.R.) does not change.

【0014】[0014]

【表1】 [Table 1]

【0015】このことから、Pt膜等は化学的にエッチ
ングされず、物理的にのみエッチングされることが分か
る。図10(a)〜(c)は、物理的なエッチング法で
あるスパッタエッチングにより化学的に安定な金属膜を
エッチングする方法について示す断面図である。エッチ
ング装置としてミリング装置を用い、エッチング種とし
てArイオンを用いる。
From this, it can be seen that the Pt film and the like are not chemically etched, but are only physically etched. FIGS. 10A to 10C are cross-sectional views showing a method of etching a chemically stable metal film by sputter etching which is a physical etching method. A milling device is used as an etching device, and Ar ions are used as an etching species.

【0016】まず、図10(a)に示すように、絶縁膜
1上に化学的に安定な金属膜、例えば膜厚120nmの
Pt膜2を形成した後、膜厚1.2μmのレジスト膜を
パターニングし、マスクパターン3を形成する。次に、
図10(b)に示すように、Arガス圧0.2mTor
r,印加直流電圧600V,印加電流212mAの条件
で、Arイオンを照射し、マスクパターン3に従ってP
t膜2をエッチングする。このとき、Arイオンがマス
クパターン3の間に露出するPt膜2に達するように、
Arイオンの入射角度は垂直入射に近い角度とされる。
First, as shown in FIG. 10A, a chemically stable metal film, for example, a Pt film 2 having a thickness of 120 nm is formed on an insulating film 1, and then a resist film having a thickness of 1.2 μm is formed. By patterning, a mask pattern 3 is formed. next,
As shown in FIG. 10B, the Ar gas pressure is 0.2 mTorr.
r, an applied DC voltage of 600 V, and an applied current of 212 mA, irradiating Ar ions and applying P
The t film 2 is etched. At this time, Ar ions reach the Pt film 2 exposed between the mask patterns 3,
The incident angle of Ar ions is set to an angle close to normal incidence.

【0017】所定の時間の後、Pt膜2がエッチングさ
れ、マスクパターン3の下にPt膜2aが残る。その
後、図10(c)に示すように、酸素ガス圧1.5To
rrの条件で、10分間、マスクパターン3をアッシン
グして除去する。しかし、上記のエッチング方法では、
マスクパターン3に従ってPt膜2をエッチングしたと
き、図10(b)に示すように、マスクパターン3の側
壁にエッチング生成物(フェンス)4が再付着し、マス
クパターン3を除去してもそれがそのまま残ってしま
う。このエッチング生成物4は後の工程でとれて、Pt
膜2a間をショートしたり、パーティクルとなってCV
D装置等の汚染を生じさせたりしてしまう。このエッチ
ング生成物4は、表1に示すように、ECRエッチング
法でも生じており、化学的に安定な金属膜をエッチング
する場合には避けられない問題であると考えられる。
After a predetermined time, the Pt film 2 is etched, and the Pt film 2a remains under the mask pattern 3. After that, as shown in FIG.
The mask pattern 3 is removed by ashing under the condition of rr for 10 minutes. However, in the above etching method,
When the Pt film 2 is etched according to the mask pattern 3, as shown in FIG. 10B, an etching product (fence) 4 is re-attached to the side wall of the mask pattern 3, and even if the mask pattern 3 is removed, It will remain as it is. This etching product 4 is removed in a later step to form Pt.
Short circuit between the films 2a, or as a particle, CV
This may cause contamination of the D device or the like. As shown in Table 1, this etching product 4 is also generated by the ECR etching method, and is considered to be an inevitable problem when etching a chemically stable metal film.

【0018】また、スパッタエッチングなので、Pt膜
2と下地の絶縁膜1との間の選択性がとれず、図10
(b)に示すように、オーバエッチングにより絶縁膜1
が相当量エッチングされてしまう。このため、段差が大
きくなってこの上に多層膜を形成することが困難にな
る。以下に、これらの問題を解決することができる本発
明の実施の形態について説明する。
In addition, because of the sputter etching, selectivity between the Pt film 2 and the underlying insulating film 1 cannot be obtained.
As shown in (b), the insulating film 1 is over-etched.
Is considerably etched. For this reason, the step becomes large, and it becomes difficult to form a multilayer film thereon. Hereinafter, an embodiment of the present invention that can solve these problems will be described.

【0019】(2)本発明の第1の実施の形態 化学的に安定な金属をエッチングするためにはスパッタ
エッチングに限ることが上記調査により分かった。この
スパッタエッチングに用いるイオンは指向性が高いた
め、スパッタエッチングにおいては被エッチング面への
イオンの入射角度に依存してエッチングレートが変化す
ると予想される。このことを下記のスパッタエッチング
装置を用いて確認した。その調査方法及び結果を以下に
説明する。
(2) First Embodiment of the Present Invention It has been found from the above investigation that etching of chemically stable metal is limited to sputter etching. Since the ions used for the sputter etching have high directivity, the etching rate is expected to change in the sputter etching depending on the incident angle of the ions on the surface to be etched. This was confirmed using the following sputter etching apparatus. The survey method and results are described below.

【0020】まず、スパッタエッチング装置の例とし
て、被エッチング面へのイオンの入射角度が変えられる
ミリング装置について図5を参照しながら説明する。図
5はミリング装置の概略の構成を示す模式図である。3
1はその内部がエッチング室31aとなる仕切り壁であ
る。34は仕切り壁31に取り付けられた、Arイオン
を生成し、エッチング室31a内の被エッチング物35
に向かって出射するイオン銃である。
First, as an example of a sputter etching apparatus, a milling apparatus capable of changing an incident angle of ions on a surface to be etched will be described with reference to FIG. FIG. 5 is a schematic diagram showing a schematic configuration of the milling device. 3
1 is a partition wall in which the inside becomes the etching chamber 31a. Reference numeral 34 denotes an object to be etched attached to the partition wall 31 which generates Ar ions and which is to be etched 35 in the etching chamber 31a.
This is an ion gun that emits light toward.

【0021】32はエッチング室31a内に備えられた
電子供給板であり、電子供給板32から放出された電子
は被エッチング物35に到達したArイオンを中性化
し、被エッチング物35の帯電を防止する。33は被エ
ッチング物35の保持具で、イオン銃34と対向する位
置に設置されている。保持具33は被エッチング物35
を保持したまま、被エッチング物35の載置面に平行な
軸を中心として回転し、被エッチング面へのArイオン
の入射角度αを変えることができるようになっている。
ここで入射角度αとは保持具33の載置面に垂直な方向
とArイオンの照射方向とのなす角度のことである。ま
た、保持具33は載置面に垂直な中心軸の回りを回転す
るようになっており、Arイオン照射中に回転させるこ
とにより、全方位にわたって一定の入射角度αが保持さ
れたままArイオンの照射を受けることができる。
Reference numeral 32 denotes an electron supply plate provided in the etching chamber 31a. Electrons emitted from the electron supply plate 32 neutralize Ar ions reaching the etching target 35, and charge the etching target 35. To prevent. Reference numeral 33 denotes a holder for the object 35 to be etched, which is provided at a position facing the ion gun 34. The holder 33 is an object 35 to be etched.
Is rotated around an axis parallel to the mounting surface of the object 35 to be etched, and the incident angle α of Ar ions on the surface to be etched can be changed.
Here, the incident angle α is an angle between a direction perpendicular to the mounting surface of the holder 33 and the irradiation direction of Ar ions. The holder 33 rotates around a central axis perpendicular to the mounting surface. By rotating the holder 33 during Ar ion irradiation, Ar ions are maintained while maintaining a constant incident angle α in all directions. Irradiation.

【0022】この装置を用いてミリング角度θ1 ,θ2
に対するPt膜のエッチングレートを調査した。ミリン
グ角度θ1 は入射角度αに等しい。また、ミリング角度
θ2は平面に垂直な側壁へのArイオンの入射角度に等
しく、90°−α(=θ1 )で表される。その結果を図
6に示す。同図に示すように、通常、ミリング角度θ1
が大きくなるにつれてエッチングレートも大きくなり、
ミリング角度θ1 が45°でほぼ最大になる。ミリング
角度θ1 が45°を越えて大きくなってくるとエッチン
グレートは逆に小さくなり、60°以上ではエッチング
レートは小さくなる。しかし、PtやIr等はミリング
角度θ1 が大きくなるにつれてエッチングレートは小さ
くなる。
Using this device, the milling angles θ 1 , θ 2
Was examined for the etching rate of the Pt film. The milling angle θ 1 is equal to the incident angle α. The milling angle θ 2 is equal to the incident angle of Ar ions on the side wall perpendicular to the plane, and is expressed by 90 ° −α (= θ 1 ). FIG. 6 shows the result. As shown in the figure, usually milling angle theta 1
Increases as the etching rate increases,
When the milling angle θ 1 is 45 °, it becomes almost maximum. When milling angle theta 1 is becomes large beyond the 45 ° etching rate is decreased to the contrary, the etching rate is small at 60 ° or more. However, the etching rate of Pt, Ir, etc., decreases as the milling angle θ 1 increases.

【0023】このような調査結果に基づいて、Pt膜
(被エッチング物)をエッチングし、さらにマスクパタ
ーンの側壁に付着するエッチング生成物を除去するた
め、以下のようなエッチング方法が考えられる。即ち、
まずマスクパターンの間に露出するPt膜をエッチング
するため、マスクパターンに妨害されないようにPt膜
の平面にほぼ垂直な方向からArイオンを入射させる。
この場合、ミリング角度θ1 は小さく、Pt膜の平面に
垂直な側壁への入射角度(ミリング角度θ2 )は大きく
なる。これにより、マスクパターンの間に露出するPt
膜に対する異方性エッチングが主となる。
On the basis of the results of such investigations, the following etching methods are conceivable in order to etch the Pt film (object to be etched) and to remove etching products adhering to the side walls of the mask pattern. That is,
First, in order to etch the Pt film exposed between the mask patterns, Ar ions are incident from a direction substantially perpendicular to the plane of the Pt film so as not to be disturbed by the mask pattern.
In this case, the milling angle θ 1 is small, and the incident angle on the side wall perpendicular to the plane of the Pt film (milling angle θ 2 ) is large. As a result, Pt exposed between mask patterns
Mainly anisotropic etching of the film.

【0024】エッチングが完了したら、Arイオンの入
射角度αを大きくする。即ち、ミリング角度θ1 を大き
くし、Pt膜の平面に垂直な側壁へのミリング角度θ2
を小さくする。これにより、側壁に付着したエッチング
生成物に対する異方性エッチングが主となる。図1
(a)〜(c),図2(a)は、本発明の第1の実施の
形態に係る、化学的に安定な金属膜のエッチング方法に
ついて示す断面図である。また、図2(b)は平面図で
あり、そのI−I線断面図が図2(a)の断面図に相当
する。エッチング装置として図5に示すミリング装置を
用い、かつエッチング種としてArイオンを用いた。
After the etching is completed, the incident angle α of Ar ions is increased. That is, the milling angle θ 1 is increased, and the milling angle θ 2 to the side wall perpendicular to the plane of the Pt film is increased.
Smaller. Thereby, the anisotropic etching for the etching product attached to the side wall is mainly performed. FIG.
2A to 2C are cross-sectional views showing a method for etching a chemically stable metal film according to the first embodiment of the present invention. FIG. 2B is a plan view, and a cross-sectional view taken along a line II corresponds to the cross-sectional view of FIG. The milling device shown in FIG. 5 was used as an etching device, and Ar ions were used as an etching species.

【0025】まず、図1(a)に示すように、不図示の
シリコン基板上のシリコン酸化膜(絶縁膜)11の上に
膜厚120nmのPt膜(被エッチング物)12を形成
した後、Pt膜12上に幅0.3μm×長さ0.8μ
m,膜厚0.76μmの複数のマスクパターン13を間
隔0.3μmで形成する。次に、図5(a)の保持具3
3にシリコン基板を載置し、保持具33を回転させる。
続いて、図1(b)に示すように、印加直流電圧600
V,印加電流212mAの条件で、Arイオンを照射
し、マスクパターン13に従ってPt膜12をエッチン
グする。このとき、図5(b)に示すように、Arイオ
ンがマスクパターン13の間に露出するPt膜12に達
するように、Arイオンの入射角度αは15°に設定さ
れている。Arイオンの入射角度αを垂直な方向から僅
かに傾けているのは、Arイオンの反跳によるイオン銃
34への逆流を防止するためである。これにより、ミリ
ング角度θ1 が小さく、かつミリング角度θ2 が大きく
なり、マスクパターン13の間に露出するPt膜12に
対する異方性エッチングが主となる。
First, as shown in FIG. 1A, a Pt film (to-be-etched) 12 having a thickness of 120 nm is formed on a silicon oxide film (insulating film) 11 on a silicon substrate (not shown). 0.3 μm width × 0.8 μ length on Pt film 12
A plurality of mask patterns 13 having a thickness of m and a thickness of 0.76 μm are formed at an interval of 0.3 μm. Next, the holder 3 shown in FIG.
The silicon substrate is placed on 3 and the holder 33 is rotated.
Subsequently, as shown in FIG.
Under the conditions of V and an applied current of 212 mA, Ar ions are irradiated, and the Pt film 12 is etched according to the mask pattern 13. At this time, as shown in FIG. 5B, the incident angle α of the Ar ions is set to 15 ° so that the Ar ions reach the Pt film 12 exposed between the mask patterns 13. The reason why the angle of incidence α of the Ar ions is slightly inclined from the vertical direction is to prevent backflow to the ion gun 34 due to recoil of the Ar ions. As a result, the milling angle θ 1 is small and the milling angle θ 2 is large, and the anisotropic etching of the Pt film 12 exposed between the mask patterns 13 is mainly performed.

【0026】3分経過後、マスクパターン13に覆われ
ていない箇所のPt膜12がエッチングされ、マスクパ
ターン13の下にPt膜12aが残る。これにより、ほ
ぼ0.3μmのラインアンドスペースが形成される。こ
のとき、マスクパターン13の側壁にはエッチング生成
物14が再付着するものとする。次いで、図1(c)に
示すように、Arイオンの入射角度αを60°に変え
て、更に印加直流電圧1000V,印加電流0.5mAの条
件で、Arイオンを照射する。これにより、ミリング角
度θ2 が小さく、かつミリング角度θ1 が大きくなり、
側壁のエッチング生成物14に対する異方性エッチング
が主となる。
After a lapse of 3 minutes, the Pt film 12 at a portion not covered by the mask pattern 13 is etched, and the Pt film 12a remains under the mask pattern 13. As a result, a line and space of about 0.3 μm is formed. At this time, it is assumed that the etching products 14 adhere to the side walls of the mask pattern 13 again. Then, as shown in FIG. 1 (c), the incident angle α of Ar ions is changed to 60 °, and Ar ions are further irradiated under the conditions of an applied DC voltage of 1000 V and an applied current of 0.5 mA. As a result, the milling angle θ 2 is small and the milling angle θ 1 is large,
The anisotropic etching of the etching products 14 on the side walls is mainly performed.

【0027】Arイオンの照射によりエッチング生成物
14が除去され始めるとともに、マスクパターン13は
隣接するマスクパターンの影にならない上部がエッチン
グされていく。入射角度αが大きい場合、エッチングの
開始初期には、隣接するマスクパターンによってマスク
パターン13の側壁への入射が妨害されてマスクパター
ン13の側壁の下の方に付着したエッチング生成物14
にはArイオンの照射が届かない。しかし、時間の経過
とともに、隣接するマスクパターンの上部が除去されて
くると、マスクパターン13の側壁の下の方にもArイ
オンの照射が届くようになり、マスクパターン13の側
壁のすべてのエッチング生成物14が除去される。
As the etching products 14 begin to be removed by the irradiation of Ar ions, the upper portion of the mask pattern 13 which is not shadowed by the adjacent mask pattern is etched. When the incident angle α is large, at the early stage of the etching, the incidence on the side wall of the mask pattern 13 is hindered by the adjacent mask pattern, and the etching products 14 attached to the lower side of the side wall of the mask pattern 13
Does not reach the Ar ion irradiation. However, when the upper portion of the adjacent mask pattern is removed with the passage of time, the irradiation of Ar ions reaches the lower portion of the side wall of the mask pattern 13, and all the etching of the side wall of the mask pattern 13 is performed. Product 14 is removed.

【0028】その後、図2(a)に示すように、酸素ガ
ス圧力1.5Torrの条件で、10分間、マスクパタ
ーン13をアッシングして除去すると、ほぼ0.3μm
のラインアンドスペースが現れる。以上のように、本発
明の第1の実施の形態によれば、最初にマスクパターン
13の間に露出するPt膜12の面に対して垂直に近い
方向からArイオンを入射させてエッチングし、そのエ
ッチング後に入射角度αを大きい角度に変えてエッチン
グを続けている。ミリング角度θ1 が小さいときマスク
パターン13の間に露出するPt膜12が主に異方性エ
ッチングされ、ミリング角度θ2 が小さいとき側壁に付
着したエッチング生成物14が主として異方性エッチン
グされる。
Thereafter, as shown in FIG. 2A, when the mask pattern 13 is removed by ashing under the condition of an oxygen gas pressure of 1.5 Torr for 10 minutes, it becomes approximately 0.3 μm.
Line and space appears. As described above, according to the first embodiment of the present invention, first, Ar ions are incident from a direction almost perpendicular to the surface of the Pt film 12 exposed between the mask patterns 13, and etching is performed. After the etching, the etching is continued by changing the incident angle α to a large angle. When the milling angle θ 1 is small, the Pt film 12 exposed between the mask patterns 13 is mainly anisotropically etched, and when the milling angle θ 2 is small, the etching products 14 attached to the side walls are mainly anisotropically etched. .

【0029】上記のように、入射角度αを2段階に変え
たエッチングを行うことによって、化学的に安定なPt
膜12をスパッタエッチングし、かつマスクパターン1
3の側壁にエッチング生成物14を残さないようにする
ことができる。上記の第1の実施の形態では、マスクパ
ターン13の側壁のエッチング生成物14は除去できる
ものの、物理的なエッチング方法のため下地の絶縁膜1
1がエッチングされてしまう。これを防止するため、被
エッチング物を複数の異なる種類の導電膜からなる多層
構造とし、各導電膜に必要な役割を持たせるようにした
らよいと考えた。例えば、絶縁膜上に下からTi膜、T
iN膜、Ir膜及びPt膜を積層する。Pt膜は化学定
に安定な膜であり、高誘電体絶縁膜と接したとき酸素と
の結合を抑制できる。Ir膜も化学定に安定な膜である
が、主な役割は酸素拡散防止のためである。TiN膜は
化学的にエッチング可能な膜であり、かつシリコンに対
するバリア性を有する。Ti膜も化学的にエッチング可
能な膜であり、絶縁膜と密着させる役割もある。
As described above, by performing etching in which the incident angle α is changed in two stages, chemically stable Pt is obtained.
The film 12 is sputter-etched and the mask pattern 1
The etching product 14 can be prevented from being left on the side wall of the third. In the above-described first embodiment, although the etching products 14 on the side walls of the mask pattern 13 can be removed, the underlying insulating film 1 is formed by a physical etching method.
1 is etched. In order to prevent this, it has been considered that the object to be etched should have a multilayer structure including a plurality of different types of conductive films, and each conductive film should have a necessary role. For example, a Ti film, T
An iN film, an Ir film, and a Pt film are stacked. The Pt film is a chemically stable film, and can suppress bonding with oxygen when in contact with a high dielectric insulating film. The Ir film is also a film stable to chemical determination, but its main role is to prevent oxygen diffusion. The TiN film is a film that can be chemically etched, and has a barrier property to silicon. The Ti film is also a film that can be chemically etched, and also has a role to adhere to the insulating film.

【0030】上記のような構造にした場合、Pt膜及び
Ir膜と、TiN膜とはスパッタエッチングに対して選
択性が有るかどうか、また、入射角度依存性はどうかな
どが問題となる。これらを確認するため次のような実験
を行った。TiN膜、Ir膜及びPt膜をそれぞれ絶縁
膜の上に形成した実験試料と、TEOS−SiO2 膜そ
のものの実験試料とを作成し、それぞれについてArイ
オンの入射角度αに対するエッチングレート(nm/
分)を調査した。入射角度αを15°,30°,45°
及び60°の4種類で変化させた。
In the case of the above-mentioned structure, it is important to determine whether the Pt film and the Ir film and the TiN film have selectivity for sputter etching, and whether the film has dependency on the incident angle. The following experiment was performed to confirm these. An experimental sample in which a TiN film, an Ir film, and a Pt film were respectively formed on an insulating film, and an experimental sample of a TEOS-SiO 2 film itself were prepared, and the etching rate (nm /
Min) was investigated. Incident angle α is 15 °, 30 °, 45 °
And 60 °.

【0031】実験結果を図6に示す。縦軸は線形目盛り
が表されたエッチングレート(nm/分)を示し、横軸
は線形目盛りで表されたミリング角度α(°)を示す。
同図に示すように、α=15〜45°ではTiN膜のエ
ッチングレートはPt膜及びIr膜のエッチングレート
の1/2以下であり、選択エッチングが可能であるの
で、TiN膜をPt膜やIr膜の下地膜として用いるこ
とが可能である。なお、TEOS−SiO2 膜はα=3
0°でPt膜やIr膜とエッチングレートが同じ程度で
あり、Pt膜やIr膜との選択性が無いことを確認でき
た。
FIG. 6 shows the experimental results. The vertical axis indicates the etching rate (nm / min) on a linear scale, and the horizontal axis indicates the milling angle α (°) on a linear scale.
As shown in the figure, when α = 15 ° to 45 °, the etching rate of the TiN film is less than half the etching rate of the Pt film and the Ir film, and the selective etching is possible. It can be used as a base film of an Ir film. Note that α = 3 for the TEOS-SiO 2 film.
At 0 °, the etching rate was almost the same as that of the Pt film or the Ir film, and it was confirmed that there was no selectivity to the Pt film or the Ir film.

【0032】(2)本発明の第2の実施の形態 図3(a)〜(c),図4(a),(b)は第2の実施
の形態に係るエッチング方法について示す断面図であ
る。第1の実施の形態と異なるところは、Pt膜と絶縁
膜との間にPt膜のエッチングの際絶縁膜を過剰エッチ
ングから保護し、かつ下地の絶縁膜からのシリコンに対
する高いバリア性を有する膜を挟んでいることである。
(2) Second Embodiment of the Present Invention FIGS. 3A to 3C, 4A and 4B are cross-sectional views showing an etching method according to a second embodiment. is there. What is different from the first embodiment is that a film that protects the insulating film from being excessively etched when the Pt film is etched between the Pt film and the insulating film and has a high barrier property against silicon from the underlying insulating film. That is sandwiched between.

【0033】まず、図3(a)に示すように、不図示の
シリコン基板上のシリコン酸化膜(絶縁膜)21の上に
膜厚20nmのTi膜22、膜厚50nmのTiN膜2
3、膜厚100nmのIr膜24及び膜厚50nmのP
t膜25を形成する。なお、Ti膜22及びTiN膜2
3が第1の導電膜を構成し、Ir膜24及びPt膜25
が第2の導電膜を構成する。
First, as shown in FIG. 3A, a 20 nm thick Ti film 22 and a 50 nm thick TiN film 2 are formed on a silicon oxide film (insulating film) 21 on a silicon substrate (not shown).
3. 100 nm thick Ir film 24 and 50 nm thick P
The t film 25 is formed. Note that the Ti film 22 and the TiN film 2
3 constitutes a first conductive film, and an Ir film 24 and a Pt film 25
Constitute the second conductive film.

【0034】次いで、Pt膜25上にレジスト膜を形成
した後、パターニングし、幅0.3μm×長さ0.8μ
m,膜厚0.76μmの複数のマスクパターン26を間
隔0.3μmで形成する。次に、図5の保持具33にシ
リコン基板を載置し、保持具33を回転させる。続い
て、図3(b)に示すように、印加直流電圧1000V、印
加電流0.5AでArイオンを照射し、マスクパターン
26に従ってPt膜25及びIr膜24をエッチングす
る。このとき、Arイオンがマスクパターン26の間に
露出するPt膜25及びIr膜24に達するように、A
rイオンの入射角度αを15°とする。この場合、ミリ
ング角度θ1 は15°と小さくなり、一方、側壁の膜面
へのミリング角度θ2 はほぼ75°と大きくなる。この
ため、マスクパターン26の間に露出するPt膜25及
びIr膜24が主として異方性エッチングされる。
Next, after forming a resist film on the Pt film 25, patterning is performed, and the width is 0.3 μm × length 0.8 μm.
A plurality of mask patterns 26 each having a thickness of m and a thickness of 0.76 μm are formed at intervals of 0.3 μm. Next, the silicon substrate is placed on the holder 33 of FIG. 5, and the holder 33 is rotated. Subsequently, as shown in FIG. 3B, Ar ions are irradiated at an applied DC voltage of 1000 V and an applied current of 0.5 A, and the Pt film 25 and the Ir film 24 are etched according to the mask pattern 26. At this time, A ions are formed so that Ar ions reach the Pt film 25 and the Ir film 24 exposed between the mask patterns 26.
The incident angle α of the r ion is 15 °. In this case, the milling angle theta 1 is as small as 15 °, whereas, milling angle theta 2 to the membrane surface of the side wall is as large as approximately 75 °. Therefore, the Pt film 25 and the Ir film 24 exposed between the mask patterns 26 are mainly anisotropically etched.

【0035】3分経過後、マスクパターン26の間に露
出するPt膜25及びIr膜24がエッチングされてマ
スクパターン26の下にPt膜25a及びIr膜24a
が残る。このとき、下地のTiN膜23はエッチングレ
ートが小さいので、多少のオーバエッチングがあったと
しても殆どエッチングされない。なお、マスクパターン
26の側壁にはエッチング生成物27が再付着するもの
とする。
After a lapse of 3 minutes, the Pt film 25 and the Ir film 24 exposed between the mask patterns 26 are etched, and the Pt film 25a and the Ir film 24a are formed under the mask pattern 26.
Remains. At this time, since the underlying TiN film 23 has a low etching rate, it is hardly etched even if there is some over-etching. It is assumed that the etching product 27 adheres again to the side wall of the mask pattern 26.

【0036】次いで、図3(c)に示すように、Arイ
オンの入射角度αを60°に変えて、更に印加直流電圧
1000V、印加電流0.5AでArイオンを照射する。こ
の場合、水平の膜面へのミリング角度θ1 は60°と大
きくなり、一方、側壁の膜面へのミリング角度θ2 はほ
ぼ30°と小さくなる。このため、側壁のエッチング生
成物が主として異方性エッチングされる。
Next, as shown in FIG. 3C, the incident angle α of the Ar ions was changed to 60 °, and the applied DC voltage was further increased.
Ir ions are irradiated at 1000 V and an applied current of 0.5 A. In this case, the milling angle theta 1 to the horizontal of the film surface becomes large and 60 °, whereas, milling angle theta 2 to the membrane surface of the side wall is approximately 30 ° smaller. Therefore, the etching products on the side walls are mainly anisotropically etched.

【0037】Arイオンの照射により隣接するマスクパ
ターンの影になっていないマスクパターン26上部のエ
ッチング生成物27が除去され始めるとともに、隣接す
るマスクパターンも上部からエッチングされていく。入
射角度αが大きい場合、エッチングの開始初期には、隣
接するマスクパターンによってマスクパターン26の側
壁への入射が妨害されてその側壁の下の方に付着したエ
ッチング生成物27にはArイオンの照射が届かない。
しかし、時間の経過とともに、隣接するマスクパターン
の上部が除去されてくると、マスクパターン26の側壁
の下の方にもArイオンの照射が届くようになり、凡そ
3分経過後、その側壁のすべてのエッチング生成物27
が除去される。
The irradiation of Ar ions removes the etching products 27 on the mask pattern 26 which are not shadowed by the adjacent mask pattern, and the adjacent mask pattern is also etched from above. When the incident angle α is large, the adjoining mask pattern impedes the incidence on the side wall of the mask pattern 26 at the beginning of the etching, and the etching product 27 attached to the lower side of the side wall is irradiated with Ar ions. Does not arrive.
However, as the time elapses, when the upper part of the adjacent mask pattern is removed, the Ar ion irradiation also reaches the lower part of the side wall of the mask pattern 26, and after about three minutes, the side wall of the side wall is removed. All etching products 27
Is removed.

【0038】次に、図4(a)に示すように、流量18
0ccmのCl2 と流量200ccmのCHCl3 の混
合ガスを用いたRIEにより、ガス圧20mTorr,
RF電力200Wの条件で、1.5分間、TiN膜23
及びTi膜22をエッチングする。このとき、マスクパ
ターン26、Pt膜25a及びIr膜24aがマスクと
して機能し、これらマスクパターン26等の下にTiN
膜23a及びTi膜22aが残る。これにより、導電膜
の積層構造30が形成され、0.3μmのラインアンド
スペースが形成される。また、下地のシリコン酸化膜2
1はCl2 +CHCl3 の混合ガスに対して殆どエッチ
ングされない。
Next, as shown in FIG.
By RIE using a mixed gas of Cl 2 of 0 ccm and CHCl 3 at a flow rate of 200 ccm, a gas pressure of 20 mTorr,
Under the condition of RF power of 200 W, the TiN film 23 is kept for 1.5 minutes.
And the Ti film 22 is etched. At this time, the mask pattern 26, the Pt film 25a, and the Ir film 24a function as a mask, and the TiN
The film 23a and the Ti film 22a remain. As a result, a laminated structure 30 of the conductive film is formed, and a line and space of 0.3 μm is formed. The underlying silicon oxide film 2
No. 1 is hardly etched by a mixed gas of Cl 2 + CHCl 3 .

【0039】その後、図4(b)に示すように、酸素ガ
ス圧力1.5Torrの条件で、10分間、マスクパタ
ーン26をアッシングして除去すると、ラインアンドス
ペースが現れる。以上のように、第2の実施の形態によ
れば、被エッチング物はシリコン酸化膜21側からTi
膜22、TiN膜23、Ir膜24及びPt膜25とい
う積層構造を有する。
Thereafter, as shown in FIG. 4B, when the mask pattern 26 is removed by ashing for 10 minutes under the condition of an oxygen gas pressure of 1.5 Torr, a line and space appears. As described above, according to the second embodiment, the object to be etched is Ti from the silicon oxide film 21 side.
It has a laminated structure of a film 22, a TiN film 23, an Ir film 24, and a Pt film 25.

【0040】Pt膜25及びIr膜24のエッチングの
際、エッチング選択性のあるTiN膜23をその下地と
しているため、オーバエッチング及びそれにより段差が
大きくなるのを防止し、かつシリコン酸化膜21を過剰
エッチングから保護することができる。また、TiN膜
23等は下地のシリコン酸化膜21からのシリコンに対
する高いバリア性を有するので、Pt膜25の表面上に
シリコン酸化膜等が生成するのを防止することができ
る。
When the Pt film 25 and the Ir film 24 are etched, the TiN film 23 having etching selectivity is used as a base, so that over-etching and an increase in level due to the over-etching are prevented, and the silicon oxide film 21 is removed. It can protect against over-etching. Further, since the TiN film 23 and the like have a high barrier property against silicon from the underlying silicon oxide film 21, it is possible to prevent a silicon oxide film or the like from being formed on the surface of the Pt film 25.

【0041】(3)本発明の第3の実施の形態 上記の実施の形態をもとに、本発明の第3の実施の形態
に係る、上記積層構造の電極で高誘電体絶縁膜を挟んだ
構造のキャパシタを有する半導体装置の製造方法につい
て図7(a)〜(c),図8(a),(b)及び図9を
参照しながら説明する。
(3) Third Embodiment of the Present Invention Based on the above-described embodiment, a high-dielectric-constant insulating film is sandwiched between the electrodes having the above-mentioned laminated structure according to the third embodiment of the present invention. A method of manufacturing a semiconductor device having a capacitor having a flexible structure will be described with reference to FIGS. 7 (a) to 7 (c), 8 (a), (b) and FIG.

【0042】図9は半導体装置全体の構成を示す断面図
である。同図に示すように、シリコン基板41上にゲー
ト絶縁膜GI1,GI2を挟んでゲート電極G1,G2
が形成されている。一方のゲート電極G1の両側のシリ
コン基板41にソース領域S1及びドレイン領域D1が
形成され、他方のゲート電極G2の両側のシリコン基板
41にソース領域S2及びドレイン領域D2が形成され
ている。また、これらはシリコン酸化膜からなる絶縁膜
42aにより覆われ、絶縁膜42a上にキャパシタの下
部電極51a,51bが形成されている。下部電極51
a,51bは絶縁膜42aの開口に埋め込まれたプラグ
43a,43bを介してソース領域S1,S2と接続さ
れている。
FIG. 9 is a sectional view showing the structure of the whole semiconductor device. As shown in the figure, gate electrodes G1 and G2 are formed on a silicon substrate 41 with gate insulating films GI1 and GI2 interposed therebetween.
Are formed. A source region S1 and a drain region D1 are formed on the silicon substrate 41 on both sides of one gate electrode G1, and a source region S2 and a drain region D2 are formed on the silicon substrate 41 on both sides of the other gate electrode G2. These are covered with an insulating film 42a made of a silicon oxide film, and lower electrodes 51a and 51b of the capacitor are formed on the insulating film 42a. Lower electrode 51
a, 51b are connected to the source regions S1, S2 via plugs 43a, 43b embedded in the openings of the insulating film 42a.

【0043】更に、下部電極51a,51b上には膜厚
50〜300nmの高誘電率絶縁膜42bが形成され、
その全面を覆って上部電極52が形成されている。下部
電極51a,51bと高誘電率絶縁膜42bと上部電極
52がキャパシタを構成する。高誘電率絶縁膜42bと
して、高誘電体である、比誘電率200〜300を有す
るチタン酸ストロンチウム膜(STO膜:SrTiO3
膜)や、比誘電率500を有するチタン酸ストロンチウ
ムバリウム膜(BST膜:Bax Sr1-x TiO
3 膜)、又は強誘電体であるチタン酸ジルコン酸鉛膜
(PZT:PbZr1-xTix 3 膜)又はタンタル酸
ストロンチウムビスマス膜(SBT:SrBi2Ta2
9 膜)等を用いることができる。また、下部電極51
a,51bは、4層の金属膜の積層構造を有し、高誘電
率絶縁膜42bと接する側から膜厚50nmのPt膜、
膜厚100nmのIr膜、TiN膜及びTi膜となって
いる。TiN膜及びTi膜両層合わせた膜厚は50nm
である。各金属膜は第2の実施の形態で説明した様な役
割を有する。
Further, a high dielectric constant insulating film 42b having a thickness of 50 to 300 nm is formed on the lower electrodes 51a and 51b.
An upper electrode 52 is formed to cover the entire surface. The lower electrodes 51a and 51b, the high dielectric constant insulating film 42b, and the upper electrode 52 constitute a capacitor. As the high dielectric constant insulating film 42b, a strontium titanate film having a relative dielectric constant of 200 to 300 (STO film: SrTiO 3
Film) and a strontium barium titanate film having a relative dielectric constant of 500 (BST film: Ba x Sr 1-x TiO 2)
3 film), or strong zirconate titanate San'namarimaku a dielectric (PZT: PbZr 1-x Ti x O 3 film) or strontium bismuth tantalate film (SBT: SrBi 2 Ta 2
O 9 film) can be used. Also, the lower electrode 51
Reference numerals a and 51b denote a 50 nm-thick Pt film from the side in contact with the high dielectric constant insulating film 42b,
It is an Ir film, a TiN film and a Ti film having a thickness of 100 nm. The total thickness of both the TiN film and the Ti film is 50 nm.
It is. Each metal film has a role as described in the second embodiment.

【0044】次に、上記の半導体装置を製造する方法に
ついて説明する。図7(a)〜(c),図8(a),
(b)は、キャパシタの下部電極の製造工程を示す断面
図である。まず、図7(a)に示すように、シリコン酸
化膜からなる絶縁膜42aの開口にプラグ43aを埋め
込んだ後、スパッタ法により、それらの上にTi膜4
4、TiN膜45、Ir膜46及びPt膜47を順に形
成する。なお、Ti膜44及びTiN膜45が第1の導
電膜を構成し、Ir膜46及びPt膜47が第2の導電
膜を構成する。
Next, a method of manufacturing the above semiconductor device will be described. 7A to 7C, 8A,
FIG. 4B is a cross-sectional view illustrating a step of manufacturing the lower electrode of the capacitor. First, as shown in FIG. 7A, after plugs 43a are buried in openings of an insulating film 42a made of a silicon oxide film, a Ti film 4 is formed thereon by sputtering.
4, a TiN film 45, an Ir film 46, and a Pt film 47 are sequentially formed. Note that the Ti film 44 and the TiN film 45 constitute a first conductive film, and the Ir film 46 and the Pt film 47 constitute a second conductive film.

【0045】続いて、下部電極51a上にレジスト膜を
形成した後、パターニングして下部電極51aを形成す
べき領域を覆う膜厚約760nmのマスクパターン48
を形成する。次いで、図7(b)に示すように、Arイ
オンを用いたイオンミリングにより、保持具33を回転
させながら、印加直流電圧1000V,印加電流0.5Aの
条件で、マスクパターン48に従ってPt膜47及びI
r膜46をエッチングする。このとき、被エッチング物
の膜面への入射角度αを約15°としてArイオンを照
射する。この場合、ミリング角度θ1 は15°と小さく
なり、一方、側壁の膜面へのミリング角度θ2 はほぼ7
5°と大きくなる。このため、マスクパターン48の間
に露出するPt膜47及びIr膜46が主として異方性
エッチングされる。
Subsequently, after a resist film is formed on the lower electrode 51a, it is patterned and a mask pattern 48 having a thickness of about 760 nm covering a region where the lower electrode 51a is to be formed.
To form Next, as shown in FIG. 7B, the Pt film 47 is formed by ion milling using Ar ions under the conditions of an applied DC voltage of 1000 V and an applied current of 0.5 A according to the mask pattern 48 while rotating the holder 33. And I
The r film 46 is etched. At this time, Ar ions are irradiated at an incident angle α of about 15 ° on the film surface of the object to be etched. In this case, the milling angle θ 1 is as small as 15 °, while the milling angle θ 2 to the film surface of the side wall is approximately 7 °.
It becomes as large as 5 °. Therefore, the Pt film 47 and the Ir film 46 exposed between the mask patterns 48 are mainly anisotropically etched.

【0046】この状態を3分間保持することで、露出し
たPt膜47及びIr膜46を除去し、マスクパターン
48に覆われた部分にPt膜47a及びIr膜46aを
残す。このとき、Pt膜47及びIr膜46の除去跡に
下地のTiN膜45が表出し、Arイオンに曝される
が、エッチングレートが小さいので、多少のオーバエッ
チングがあってもTiN膜45はほとんどエッチングさ
れない。なお、上記エッチング後にマスクパターン48
の側壁にはエッチング生成物49が付着するとする。
By maintaining this state for 3 minutes, the exposed Pt film 47 and the Ir film 46 are removed, and the Pt film 47a and the Ir film 46a are left in the portion covered by the mask pattern 48. At this time, the underlying TiN film 45 is exposed in the traces of removal of the Pt film 47 and the Ir film 46, and is exposed to Ar ions. However, since the etching rate is low, the TiN film 45 hardly remains even if there is some over-etching. Not etched. After the etching, the mask pattern 48 is formed.
It is assumed that an etching product 49 adheres to the side wall of.

【0047】次に、図7(c)に示すように、保持具3
3をより傾けて被エッチング物の膜面へのArイオンの
入射角度αを約60°として、印加直流電圧1000V,印
加電流0.5Aの条件で、3分間、エッチングを続け
る。入射角度αを約60°とすることによりミリング角
度θ1 を大きくするとともに、ミリング角度θ2 を小さ
く(30°)する。これにより、マスクパターン48の
側壁のエッチング生成物49が主として異方性エッチン
グされる。
Next, as shown in FIG.
3, the angle of incidence of Ar ions on the film surface of the object to be etched is set to about 60 °, and the etching is continued for 3 minutes under the conditions of an applied DC voltage of 1000 V and an applied current of 0.5 A. With increasing the milling angle theta 1 by the incident angle α of about 60 °, to reduce the milling angle θ 2 (30 °). Thus, the etching product 49 on the side wall of the mask pattern 48 is mainly anisotropically etched.

【0048】このとき、隣接するマスクパターン48同
士が離れている場合、一方のマスクパターンは他方のマ
スクパターン48の影にならないので、マスクパターン
48の側壁の下部から上部にわたってすべてのエッチン
グ生成物49がエッチング初期からArイオンに曝され
て、異方性エッチングされる。一方、隣接するマスクパ
ターン48の間があまり離れていない場合、一方のマス
クパターンが他方のマスクパターン48の影になり、エ
ッチング初期には、マスクパターン48の側壁の上部の
エッチング生成物49のみしかArイオンにさらされな
い。時間が経過するにつれて、隣接するマスクパターン
の上部が除去され、その除去部分は次第に下部に移行す
る。これにより、エッチング初期にArイオンに曝され
なかったマスクパターン48の側壁の下部のエッチング
生成物49もArイオンに曝されるようになって、除去
される。
At this time, when the adjacent mask patterns 48 are separated from each other, one of the mask patterns 48 does not form a shadow of the other mask pattern 48. Is exposed to Ar ions from the beginning of etching, and is anisotropically etched. On the other hand, if the distance between adjacent mask patterns 48 is not so large, one mask pattern becomes a shadow of the other mask pattern 48, and only the etching products 49 on the upper side walls of the mask pattern 48 are initially formed. Not exposed to Ar ions. As time elapses, the upper part of the adjacent mask pattern is removed, and the removed part gradually moves to the lower part. As a result, the etching products 49 under the side walls of the mask pattern 48 that were not exposed to Ar ions in the initial stage of etching are also exposed to Ar ions and removed.

【0049】マスクパターン48の側壁のエッチング生
成物49が除去された後、図8(a)に示すように、C
2 +CHCl3 の混合ガスを用いたRIEにより、第
2の実施の形態と同じ条件で、マスクパターン48の間
に露出するTiN膜45及びTi膜44をエッチングす
る。これにより、下部電極51aが形成される。このと
き、Cl2 +CHCl3 に対して絶縁膜42aは殆どエ
ッチングを受けない。
After the etching products 49 on the side walls of the mask pattern 48 are removed, as shown in FIG.
The TiN film 45 and the Ti film 44 exposed between the mask patterns 48 are etched by RIE using a mixed gas of l 2 + CHCl 3 under the same conditions as in the second embodiment. Thus, the lower electrode 51a is formed. At this time, the insulating film 42a is hardly etched by Cl 2 + CHCl 3 .

【0050】次に、図8(b)に示すように、酸素を用
いたアッシングにより、第1の実施の形態と同じ条件
で、マスクパターン48を除去すると、下部電極51a
の形成が完了する。その後、図9に示すように、高誘電
率絶縁膜42bを形成した後、その上に下部電極51
a,51bと同じPt膜、Ir膜等を形成する。これに
より、キャパシタが作成される。
Next, as shown in FIG. 8B, when the mask pattern 48 is removed under the same conditions as in the first embodiment by ashing using oxygen, the lower electrode 51a is removed.
Is completed. Thereafter, as shown in FIG. 9, after forming a high dielectric constant insulating film 42b, the lower electrode 51 is formed thereon.
The same Pt film, Ir film, etc. as those of a and 51b are formed. Thereby, a capacitor is created.

【0051】以上のように、第3の実施の形態の半導体
装置の製造方法によれば、下部電極51a,51bを形
成する際、エッチング生成物49が残らない。これによ
り、このエッチング生成物49に起因して、下部電極5
1a,51b間がショートしたり、パーティクルが生じ
てCVD装置等が汚染されたりするのを防止することが
できる。
As described above, according to the method of manufacturing a semiconductor device of the third embodiment, when forming the lower electrodes 51a and 51b, no etching product 49 remains. Thereby, the lower electrode 5 due to the etching product 49 is formed.
It is possible to prevent short-circuiting between 1a and 51b or contamination of a CVD apparatus or the like due to generation of particles.

【0052】しかも下地のTiN膜45や絶縁膜42a
がエッチングされないので、段差が大きくなってこの上
に多層膜を形成することが困難になるという問題を回避
することができる。また、下部電極51a,51bの上
に高誘電体絶縁膜42b及び上部電極52を形成した場
合、段差が大きくなることに起因して、上部電極52と
下部電極51a,51bの間が狭くなることにより、絶
縁性の低下が生じたり、寄生容量が増大したり、キャパ
シタの容量値がばらついたりしてしまうという問題も回
避することができる。
Moreover, the underlying TiN film 45 and insulating film 42a
Is not etched, it is possible to avoid the problem that the step becomes large and it becomes difficult to form a multilayer film thereon. Further, when the high dielectric insulating film 42b and the upper electrode 52 are formed on the lower electrodes 51a and 51b, the gap between the upper electrode 52 and the lower electrodes 51a and 51b becomes narrow due to an increase in the level difference. Accordingly, it is possible to avoid problems such as a decrease in insulation, an increase in parasitic capacitance, and a variation in capacitance value of the capacitor.

【0053】なお、上記第2及び第3の実施の形態で
は、下部電極30,51a,51bとなる第1の導電膜
としてTi膜22,44及びTiN膜23,45の積層
構造を用いているが、TiN膜,Ti膜の単層膜或いは
これらを1以上含む多層膜を用いてもよい。また、第2
の導電膜として、Pt膜24,47及びIr膜25,4
6の積層構造を用いているが、耐酸化性や酸素バリア性
を有し、化学的に安定な他の導電膜、Pt膜,Ir膜,
Ru膜,IrO2 膜,或いはRuO2 膜の単層膜又はこ
れらの2以上の多層膜を用いてもよい。
In the second and third embodiments, a stacked structure of the Ti films 22, 44 and the TiN films 23, 45 is used as the first conductive film to be the lower electrodes 30, 51a, 51b. However, a single-layer film of a TiN film or a Ti film or a multilayer film containing one or more of these may be used. Also, the second
Pt films 24 and 47 and Ir films 25 and 4
6 is used, but has other oxidation-resistant and oxygen-barrier properties and is chemically stable, such as another conductive film, Pt film, Ir film, or the like.
A single-layer Ru film, an IrO 2 film, a RuO 2 film, or a multilayer film of two or more of these may be used.

【0054】また、絶縁膜としてシリコン酸化膜21,
42aを用いているが、他の絶縁膜、例えばPSG膜、
BPSG膜又はシリコン窒化膜等を用いてもよい。更
に、スパッタエッチングのイオンとしてArイオンを用
いているが、活性或いは不活性を問わず他の種々のイオ
ンを用いてもよい。また、第1の入射角度を15°と
し、第2の入射角度を60°としているが、これに限ら
れるものではない。更に、被エッチング物が異なれば、
図6に示すエッチングレートの入射角度依存性も異なっ
てくると考えられるので、そのような場合、第1の入射
角度及び第2の入射角度を適宜適正な値に変えることが
必要である。
Further, a silicon oxide film 21 as an insulating film,
42a is used, but another insulating film, for example, a PSG film,
A BPSG film or a silicon nitride film may be used. Further, although Ar ions are used as ions for sputter etching, other various ions may be used regardless of activity or inactivity. Further, the first incident angle is set to 15 ° and the second incident angle is set to 60 °, but the present invention is not limited to this. Furthermore, if the objects to be etched are different,
Since it is considered that the dependence of the etching rate on the incident angle shown in FIG. 6 also differs, in such a case, it is necessary to appropriately change the first incident angle and the second incident angle to appropriate values.

【0055】さらに、RIEでイオンの入射角度(異方
性)を適宜変えることができるならば、使用可能であ
る。
Further, if the ion incidence angle (anisotropic) can be appropriately changed by RIE, it can be used.

【0056】[0056]

【発明の効果】以上のように、本発明によれば、入射角
度を2段階に変えたエッチングを行うことによって、被
エッチング物のエッチングと、側壁に付着したエッチン
グ生成物のエッチングを選択的に行うことができる。こ
のため、被エッチング物をスパッタエッチングし、かつ
マスクパターンの側壁にエッチング生成物を残さないよ
うにすることができる。これにより、エッチング生成物
に起因して、パターニングされた被エッチング物間がシ
ョートするのを防止し、またCVD装置等がパーティク
ル等により汚染されるのを防止することができる。
As described above, according to the present invention, the etching of the object to be etched and the etching of the etching product adhering to the side wall can be selectively performed by performing the etching at two different incident angles. It can be carried out. Therefore, the object to be etched can be sputter-etched and no etching product remains on the side wall of the mask pattern. Accordingly, a short circuit between the patterned objects to be etched due to the etching product can be prevented, and the contamination of the CVD apparatus or the like by particles or the like can be prevented.

【0057】また、被エッチング物として絶縁膜上に反
応性エッチングが可能な第1の導電膜を形成し、その上
に第2の導電膜を形成している。従って、第2の導電膜
のスパッタエッチングの際、第1の導電膜により絶縁膜
を過剰エッチングから保護することができる。更に、第
1の導電膜と絶縁膜との間でエッチングの選択性を持た
せることができるため、第1の導電膜の過剰エッチング
があっても、絶縁膜がエッチングされるのを防止するこ
とができる。これにより、段差の形成を防止することが
できるので、それらの上に多層膜を形成することが容易
になり、また、第2の導電膜等を下部電極として用い、
それらの上にキャパシタ絶縁膜及び上部電極を形成した
場合、上部電極と下部電極との間隔が保たれるため、絶
縁性の低下が生じたり、キャパシタの容量値がばらつい
たりするのを防止することができる。
A first conductive film that can be reactively etched is formed on an insulating film as an object to be etched, and a second conductive film is formed thereon. Therefore, at the time of sputter etching of the second conductive film, the insulating film can be protected from excessive etching by the first conductive film. Further, since etching selectivity can be provided between the first conductive film and the insulating film, the insulating film is prevented from being etched even when the first conductive film is excessively etched. Can be. Thereby, the formation of steps can be prevented, so that it is easy to form a multilayer film thereon, and a second conductive film or the like is used as a lower electrode,
When a capacitor insulating film and an upper electrode are formed on them, the distance between the upper and lower electrodes is maintained, so that a decrease in insulating properties and a variation in the capacitance value of the capacitor are prevented. Can be.

【0058】更に、第1の導電膜であるTiN膜等は下
地の絶縁膜からのシリコンの拡散を阻止するため、第2
の導電膜の表面上に低誘電率のシリコン酸化膜等が生成
するのを防止することができる。また、第2の導電膜で
あるPt膜等は化学的に安定なので、その上にキャパシ
タ絶縁膜となる高誘電率絶縁膜を形成した場合、高誘電
率絶縁膜から供給される酸素により第2の導電膜の表面
上に低誘電率の金属酸化膜等が生成するのを防止するこ
とができる。
Further, the TiN film and the like as the first conductive film prevent the diffusion of silicon from the underlying insulating film.
A low dielectric constant silicon oxide film or the like can be prevented from being formed on the surface of the conductive film. Further, since the Pt film or the like as the second conductive film is chemically stable, when a high dielectric constant insulating film serving as a capacitor insulating film is formed thereon, the second conductive film is formed by oxygen supplied from the high dielectric constant insulating film. A low dielectric constant metal oxide film or the like can be prevented from being formed on the surface of the conductive film.

【0059】以上により、キャパシタの容量値が低下す
るのを防止することができる。
As described above, it is possible to prevent the capacitance value of the capacitor from decreasing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)〜(c)は、本発明の第1の実施の
形態に係るエッチング方法について示す断面図(その
1)である。
FIGS. 1A to 1C are cross-sectional views (part 1) illustrating an etching method according to a first embodiment of the present invention.

【図2】図2(a)は、本発明の第1の実施の形態に係
るエッチング方法について示す断面図(その2)であ
る。図2(b)は平面図であり、図2(a)のI−I線
断面図に相当する。
FIG. 2A is a sectional view (part 2) illustrating an etching method according to the first embodiment of the present invention; FIG. 2B is a plan view, and corresponds to a cross-sectional view taken along line II of FIG. 2A.

【図3】図3(a)〜(c)は、本発明の第2の実施の
形態に係るエッチング方法について示す断面図(その
1)である。
FIGS. 3A to 3C are cross-sectional views (part 1) illustrating an etching method according to a second embodiment of the present invention.

【図4】図4(a),(b)は、本発明の第2の実施の
形態に係るエッチング方法について示す断面図(その
2)である。
FIGS. 4A and 4B are cross-sectional views (part 2) illustrating an etching method according to a second embodiment of the present invention.

【図5】図5(a)は、本発明の実施の形態に係るエッ
チング方法に用いられるミリング装置の構成図であり、
図5(b)はイオンミリング中の被エッチング部の部分
断面図である。
FIG. 5A is a configuration diagram of a milling apparatus used in an etching method according to an embodiment of the present invention,
FIG. 5B is a partial cross-sectional view of a portion to be etched during ion milling.

【図6】図6は、本発明の実施の形態に係るエッチング
方法に用いられる被エッチング物のエッチングレートの
ミリング角度依存性について示す特性図である。
FIG. 6 is a characteristic diagram showing a milling angle dependency of an etching rate of an object to be etched used in the etching method according to the embodiment of the present invention.

【図7】図7(a)〜(c)は、本発明の第3の実施の
形態に係るエッチング方法について示す断面図(その
1)である。
FIGS. 7A to 7C are cross-sectional views (part 1) illustrating an etching method according to a third embodiment of the present invention.

【図8】図8(a),(b)は、本発明の第3の実施の
形態に係るエッチング方法について示す断面図(その
2)である。
FIGS. 8A and 8B are cross-sectional views (part 2) illustrating an etching method according to a third embodiment of the present invention.

【図9】図9は、本発明の第3の実施の形態に係るエッ
チング方法により作成された半導体装置について示す断
面図である。
FIG. 9 is a cross-sectional view illustrating a semiconductor device manufactured by an etching method according to a third embodiment of the present invention.

【図10】図10(a)〜(c)は、本願発明者の実験
に係るPt膜のスパッタエッチングについて示す断面図
である。
FIGS. 10A to 10C are cross-sectional views illustrating sputter etching of a Pt film according to an experiment performed by the present inventor.

【符号の説明】[Explanation of symbols]

11,21,42a シリコン酸化膜、 12,12a,25,25a,47,47a Pt膜、 13,26,48 マスクパターン、 14,27,49 エッチング生成物、 15 シリコン酸化膜の凹部、 22,44,44a Ti膜、 23,45,45a TiN膜、 24,46,46a Ir膜、 28 化学的に安定な膜の積層構造、 29 バリア膜の積層構造、 30 被エッチング物の積層構造、 31 仕切り壁、 31a エッチング室、 32 電子供給板、 33 保持具、 34 イオン銃、 41 シリコン基板、 42b 高誘電率絶縁膜、 43a,43b プラグ、 51a,51b 下部電極、 52 上部電極、 S1,S2 ソース領域、 D1,D2 ドレイン領域、 G1,G2 ゲート電極、 GI1,GI2 ゲート絶縁膜。 11, 21, 42a silicon oxide film, 12, 12a, 25, 25a, 47, 47a Pt film, 13, 26, 48 mask pattern, 14, 27, 49 etching product, 15 concave portion of silicon oxide film, 22, 44 , 44a Ti film, 23, 45, 45a TiN film, 24, 46, 46a Ir film, 28 laminated structure of chemically stable film, 29 laminated structure of barrier film, 30 laminated structure of object to be etched, 31 partition wall 31a etching chamber, 32 electron supply plate, 33 holder, 34 ion gun, 41 silicon substrate, 42b high dielectric constant insulating film, 43a, 43b plug, 51a, 51b lower electrode, 52 upper electrode, S1, S2 source region, D1, D2 drain region, G1, G2 gate electrode, GI1, GI2 gate insulating film.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242 Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H01L 21/8242

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 被エッチング物の上にマスクパターンを
形成する工程と、 ほぼ直進するイオンを第1の入射角度で照射して前記マ
スクパターンから露出する被エッチング物をスパッタエ
ッチングし、除去する第1のエッチング工程と、 前記第1の入射角度よりも大きい第2の入射角度で前記
イオンを照射してスパッタエッチングし、前記第1のエ
ッチング工程で前記マスクパターンの側壁に付着したエ
ッチング生成物を除去する第2のエッチング工程とを有
するエッチング方法。
1. A step of forming a mask pattern on an object to be etched, and irradiating substantially straight ions at a first incident angle to sputter-etch and remove an object to be etched exposed from the mask pattern. (1) an etching step, and irradiating the ions at a second incident angle larger than the first incident angle to perform sputter etching, and removing an etching product adhered to a side wall of the mask pattern in the first etching step. And a second etching step for removing.
【請求項2】 前記被エッチング物は、Pt膜,Ir
膜,Ru膜,IrO2膜,或いはRuO2 膜の単層膜、
又はこれらの2以上からなる多層膜であることを特徴と
する請求項1に記載のエッチング方法。
2. The object to be etched is a Pt film, Ir
Film, Ru film, IrO 2 film, or single layer film of RuO 2 film,
2. The etching method according to claim 1, wherein the etching method is a multilayer film composed of two or more of these.
【請求項3】 絶縁膜上に反応性エッチングの可能な第
1の導電膜を形成し、その上に第2の導電膜を形成する
工程と、 前記第2の導電膜の上にマスクパターンを形成する工程
と、 ほぼ直進するイオンを第1の入射角度で照射して前記マ
スクパターンから露出する第2の導電膜をスパッタエッ
チングし、除去する第1のエッチング工程と、 前記第1の入射角度よりも大きい第2の入射角度で前記
イオンを照射してスパッタエッチングし、前記第1のエ
ッチング工程で前記マスクパターンの側壁に付着したエ
ッチング生成物を除去する第2のエッチング工程と、 反応性エッチングにより前記第1の導電膜をエッチング
し、除去する工程とを有するエッチング方法。
Forming a first conductive film capable of reactive etching on the insulating film, forming a second conductive film thereon; and forming a mask pattern on the second conductive film. A first etching step of irradiating substantially straight ions at a first incident angle to sputter-etch and remove a second conductive film exposed from the mask pattern; and forming the first incident angle. A second etching step of irradiating the ions at a second incident angle larger than the second angle to perform sputter etching, and removing an etching product attached to a side wall of the mask pattern in the first etching step; Etching and removing the first conductive film.
【請求項4】 前記第1の導電膜はTi膜,TiN膜の
単層膜又はこれらを1以上含む多層膜であり、前記第2
の導電膜は、Pt膜,Ir膜,Ru膜,IrO2 膜,或
いはRuO2 膜の単層膜、又はこれらの2以上からなる
多層膜であることを特徴とする請求項3に記載のエッチ
ング方法。
4. The first conductive film is a single-layer film of a Ti film or a TiN film or a multilayer film containing at least one of them.
The conductive film, Pt film, Ir film, Ru film, IrO 2 film, or etching according to claim 3, characterized in that RuO 2 film of a single layer film or a multilayer film composed of two or more thereof Method.
【請求項5】 請求項3に記載のエッチング方法により
前記第1の導電膜及び前記第2の導電膜からなる第1の
電極を形成した後、 前記第2の導電膜上にキャパシタ絶縁膜となる絶縁膜を
形成する工程と、 前記絶縁膜の上に第3の導電膜及び第4の導電膜を形成
し、第2の電極を形成する工程とを有する半導体装置の
製造方法。
5. After forming a first electrode made of the first conductive film and the second conductive film by the etching method according to claim 3, a capacitor insulating film is formed on the second conductive film. Forming a third conductive film and a fourth conductive film on the insulating film, and forming a second electrode.
【請求項6】 前記第1及び第4の導電膜はTi膜,T
iN膜の単層膜又はこれらを1以上含む多層膜であり、
前記第2及び第3の導電膜はPt膜,Ir膜,Ru膜,
IrO2 膜,或いはRuO2 膜の単層膜、又はこれらの
多層膜であることを特徴とする請求項5に記載の半導体
装置の製造方法。
6. The first and fourth conductive films are made of Ti film, T film,
a single-layer film of iN film or a multilayer film containing one or more of them;
The second and third conductive films are a Pt film, an Ir film, a Ru film,
The method of manufacturing a semiconductor device according to claim 5, wherein the IrO 2 film, or RuO 2 film of a single layer film, or a these multilayer films.
【請求項7】 前記絶縁膜は、チタン酸ストロンチウム
膜(SrTiO3 膜),チタン酸ストロンチウムバリウ
ム膜(Bax Sr1-x TiO3 膜),チタン酸ジルコン
酸鉛膜(PbZr1-x Tix 3 膜)又はタンタル酸ス
トロンチウムビスマス膜(SrBi2 Ta2 9 膜)で
あることを特徴とする請求項5又は請求項6に記載の半
導体装置の製造方法。
7. The insulating film includes a strontium titanate film (SrTiO 3 film), a strontium barium titanate film (Ba x Sr 1 -x TiO 3 film), and a lead zirconate titanate film (PbZr 1 -x Ti x). The method according to claim 5, wherein the semiconductor device is an O 3 film or a strontium bismuth tantalate film (SrBi 2 Ta 2 O 9 film).
JP8178237A 1996-07-08 1996-07-08 Etching method and manufacture of semiconductor device Withdrawn JPH1022274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8178237A JPH1022274A (en) 1996-07-08 1996-07-08 Etching method and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8178237A JPH1022274A (en) 1996-07-08 1996-07-08 Etching method and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1022274A true JPH1022274A (en) 1998-01-23

Family

ID=16044999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8178237A Withdrawn JPH1022274A (en) 1996-07-08 1996-07-08 Etching method and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1022274A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216352A (en) * 1998-12-24 2000-08-04 Hyundai Electronics Ind Co Ltd Fabrication of capacitor
JP2003035581A (en) * 2001-07-23 2003-02-07 Denso Corp Method of manufacturing sensor having thin film part
KR100384867B1 (en) * 2001-05-03 2003-05-23 주식회사 하이닉스반도체 Method for fabricating capacitor
US6989599B1 (en) 1998-02-23 2006-01-24 Hitachi, Ltd. Semiconductor device with layered interconnect structure
US9577183B2 (en) 2014-04-03 2017-02-21 Samsung Electronics Co., Ltd. Methods of manufacturing a magnetoresistive random access memory device
JP2018121018A (en) * 2017-01-27 2018-08-02 Sppテクノロジーズ株式会社 Sputter etching mask, sputter etching method, and sputter etching apparatus
JP2019519106A (en) * 2016-05-27 2019-07-04 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ Method of forming a functionalized guide pattern for a graphoepitaxy method
CN110246762A (en) * 2019-06-12 2019-09-17 中国科学院上海微系统与信息技术研究所 The preparation method and device architecture of metal sidewall
CN111463342A (en) * 2020-03-26 2020-07-28 中国科学院上海微系统与信息技术研究所 Nano superconducting quantum interference device and preparation method thereof
CN111682096A (en) * 2020-05-12 2020-09-18 中国科学院上海微系统与信息技术研究所 Preparation method of planar superconducting nano bridge junction

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026609B2 (en) 1998-02-23 2011-09-27 Renesas Electronics Corporation Semiconductor device and method for producing the same
US7253103B2 (en) 1998-02-23 2007-08-07 Hitachi, Ltd. Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film
US7701062B2 (en) 1998-02-23 2010-04-20 Hitachi, Ltd. Semiconductor device and method for producing the same
US6989599B1 (en) 1998-02-23 2006-01-24 Hitachi, Ltd. Semiconductor device with layered interconnect structure
US7030493B2 (en) 1998-02-23 2006-04-18 Hitachi, Ltd. Semiconductor device having layered interconnect structure with a copper or platinum conducting film and a neighboring film
JP2007059946A (en) * 1998-12-24 2007-03-08 Hynix Semiconductor Inc Method for manufacturing capacitor of semiconductor device
JP2000216352A (en) * 1998-12-24 2000-08-04 Hyundai Electronics Ind Co Ltd Fabrication of capacitor
KR100384867B1 (en) * 2001-05-03 2003-05-23 주식회사 하이닉스반도체 Method for fabricating capacitor
JP2003035581A (en) * 2001-07-23 2003-02-07 Denso Corp Method of manufacturing sensor having thin film part
US9577183B2 (en) 2014-04-03 2017-02-21 Samsung Electronics Co., Ltd. Methods of manufacturing a magnetoresistive random access memory device
JP2019519106A (en) * 2016-05-27 2019-07-04 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ Method of forming a functionalized guide pattern for a graphoepitaxy method
JP2018121018A (en) * 2017-01-27 2018-08-02 Sppテクノロジーズ株式会社 Sputter etching mask, sputter etching method, and sputter etching apparatus
CN110246762A (en) * 2019-06-12 2019-09-17 中国科学院上海微系统与信息技术研究所 The preparation method and device architecture of metal sidewall
CN110246762B (en) * 2019-06-12 2021-04-02 中国科学院上海微系统与信息技术研究所 Preparation method of metal side wall and device structure
CN111463342A (en) * 2020-03-26 2020-07-28 中国科学院上海微系统与信息技术研究所 Nano superconducting quantum interference device and preparation method thereof
CN111463342B (en) * 2020-03-26 2022-03-25 中国科学院上海微系统与信息技术研究所 Nano superconducting quantum interference device and preparation method thereof
CN111682096A (en) * 2020-05-12 2020-09-18 中国科学院上海微系统与信息技术研究所 Preparation method of planar superconducting nano bridge junction

Similar Documents

Publication Publication Date Title
JP3504046B2 (en) Method for manufacturing semiconductor device
US6177351B1 (en) Method and structure for etching a thin film perovskite layer
KR100271111B1 (en) Method for forming a structure using redeposition
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
JP3994017B2 (en) Manufacturing method of semiconductor device
JPH1022274A (en) Etching method and manufacture of semiconductor device
JP3666877B2 (en) Semiconductor memory device and manufacturing method thereof
US20020076936A1 (en) Method of fabricating semiconductor integrated circuit device and the semiconductor integrated circuit device
JP2002324896A (en) Method for manufacturing ferroelectric capacitor of semiconductor device
US20020130349A1 (en) Semiconductor structures formed using redeposition of an etchable layer
US20030077844A1 (en) Ferroelectric memory devices and methods of fabrication
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
JP3889224B2 (en) Method for manufacturing a microelectronic structure
US7045837B2 (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
US20070184626A1 (en) Method of manufacturing ferroelectric capacitor and method of manufacturing semiconductor memory device
KR20060001362A (en) Capacitor of semiconudctor device and method of manufacturing the same
KR100190055B1 (en) White electrode manufacturing method of semiconductor device
KR100859254B1 (en) Method of manufacturing a capacitor in a semiconductor device
JP2003282839A (en) Method of manufacturing ferroelectric memory device
KR100255660B1 (en) Method for etching ir electrode
JPH1131682A (en) Dry etching method and manufacture of ferroelectric memory element
KR100624926B1 (en) Method of manufacturing a capacitor in a semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007