JPH1021152A - データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 - Google Patents
データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式Info
- Publication number
- JPH1021152A JPH1021152A JP8169221A JP16922196A JPH1021152A JP H1021152 A JPH1021152 A JP H1021152A JP 8169221 A JP8169221 A JP 8169221A JP 16922196 A JP16922196 A JP 16922196A JP H1021152 A JPH1021152 A JP H1021152A
- Authority
- JP
- Japan
- Prior art keywords
- configuration information
- configuration
- configuration space
- bus
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 すべてのコンフィグレーション情報を保持し
てログデータとして使用可能にし、かつハードウェア量
を削減する。 【解決手段】 PCIバスコントローラ100には、P
CIバス211との間のデータ転送に必要な情報のみに
レジスタを割り当てたコンフィグレーション空間110
を設ける。ローカルメモリ102には、すべてのコンフ
ィグレーション情報を保持できるコンフィグレーション
空間111を設ける。PCIバス211からコンフィグ
レーション情報の書き込みが行われた時は、PCIバス
コントローラ100の制御により、コンフィグレーショ
ン空間110、111の双方に書き込む。障害が発生し
た場合、MPU101はローカルメモリ102にアクセ
スし、コンフィグレーション空間111のデータをログ
データとして障害処理をする。
てログデータとして使用可能にし、かつハードウェア量
を削減する。 【解決手段】 PCIバスコントローラ100には、P
CIバス211との間のデータ転送に必要な情報のみに
レジスタを割り当てたコンフィグレーション空間110
を設ける。ローカルメモリ102には、すべてのコンフ
ィグレーション情報を保持できるコンフィグレーション
空間111を設ける。PCIバス211からコンフィグ
レーション情報の書き込みが行われた時は、PCIバス
コントローラ100の制御により、コンフィグレーショ
ン空間110、111の双方に書き込む。障害が発生し
た場合、MPU101はローカルメモリ102にアクセ
スし、コンフィグレーション空間111のデータをログ
データとして障害処理をする。
Description
【0001】
【発明の属する技術分野】本発明は、バスに接続された
データ伝送装置およびこのデータ伝送装置におけるコン
フィグレーション空間へのアクセス方式に関する。
データ伝送装置およびこのデータ伝送装置におけるコン
フィグレーション空間へのアクセス方式に関する。
【0002】
【従来の技術】近年、コンピュータを他のコンピュータ
と接続し、データの伝送を行うデータ通信が盛んになっ
てきている。
と接続し、データの伝送を行うデータ通信が盛んになっ
てきている。
【0003】データ通信を行うためのコンピュータシス
テムの一例について説明する。図2は、大容量のLAN
回線を収容してデータ通信を専用に行うLAN Pro
cessor(LANP)のシステム構成を示すブロッ
ク図である。
テムの一例について説明する。図2は、大容量のLAN
回線を収容してデータ通信を専用に行うLAN Pro
cessor(LANP)のシステム構成を示すブロッ
ク図である。
【0004】LANP220の内部構成について説明す
る。中央処理装置(CPU)200と主記憶装置(ME
M)201は、システムバス210を介して接続されて
いる。システムバス210には、PCIバス制御用LS
I(PCL)202が接続されている。さらに、PCL
202には、PCIバス211が接続されている。PC
Iバス211には、LAN回線接続アダプタ(NIC)
203およびホスト接続装置(OLA)204が接続さ
れている。
る。中央処理装置(CPU)200と主記憶装置(ME
M)201は、システムバス210を介して接続されて
いる。システムバス210には、PCIバス制御用LS
I(PCL)202が接続されている。さらに、PCL
202には、PCIバス211が接続されている。PC
Iバス211には、LAN回線接続アダプタ(NIC)
203およびホスト接続装置(OLA)204が接続さ
れている。
【0005】LANP220と外部のコンピュータとの
データ伝送のための構成について説明する。LANP2
20は、NIC203を介してLAN回線222に、O
LA204およびIOインタフェース212を介してホ
ストコンピュータ221にそれぞれ接続されている。N
IC203およびOLA204は、通信プロトコルを制
御する。
データ伝送のための構成について説明する。LANP2
20は、NIC203を介してLAN回線222に、O
LA204およびIOインタフェース212を介してホ
ストコンピュータ221にそれぞれ接続されている。N
IC203およびOLA204は、通信プロトコルを制
御する。
【0006】一般に、NIC203およびOLA204
といったデータ伝送装置は、PCIバス211の拡張ス
ロットに搭載するPCI拡張カードとして実現されてい
る。
といったデータ伝送装置は、PCIバス211の拡張ス
ロットに搭載するPCI拡張カードとして実現されてい
る。
【0007】このPCI拡張カードは、コンフィグレー
ション空間(コンフィグレーション情報を記憶するため
の記憶領域をいう)を確保し、コンフィグレーション情
報を設定する必要がある。コンフィグレーション情報
は、システム設定時に設定を行う。システム構成の変更
があったときは、コンフィグレーション情報も変更す
る。
ション空間(コンフィグレーション情報を記憶するため
の記憶領域をいう)を確保し、コンフィグレーション情
報を設定する必要がある。コンフィグレーション情報
は、システム設定時に設定を行う。システム構成の変更
があったときは、コンフィグレーション情報も変更す
る。
【0008】コンフィグレーション情報は、その内容に
従って定義済みヘッダ領域とデバイス依存領域とに分け
られる。PCIバスの仕様では、コンフィグレーション
情報は全体として256バイトある。定義済みヘッダ領
域は64バイトであり、00h〜3Fhのアドレスが割
り当てられている。デバイス固有領域は192バイトで
あり、40h〜FFhのアドレスが割り当てられてい
る。
従って定義済みヘッダ領域とデバイス依存領域とに分け
られる。PCIバスの仕様では、コンフィグレーション
情報は全体として256バイトある。定義済みヘッダ領
域は64バイトであり、00h〜3Fhのアドレスが割
り当てられている。デバイス固有領域は192バイトで
あり、40h〜FFhのアドレスが割り当てられてい
る。
【0009】図3は、定義済みヘッダ領域のアドレスの
レイアウトを示す図である。このレイアウトはPCIバ
スの規格として定められているものであり、PCI拡張
カードは、このレイアウトに従って定義済みヘッダ領域
のアドレスを割り付けなければならない。
レイアウトを示す図である。このレイアウトはPCIバ
スの規格として定められているものであり、PCI拡張
カードは、このレイアウトに従って定義済みヘッダ領域
のアドレスを割り付けなければならない。
【0010】図4は、従来例のPCI拡張カード(ここ
では、OLA204)の構成を示すブロック図である。
OLA204は、OLA204全体を統括する処理を行
い、ホストコンピュータ221とのデータ伝送の制御を
行うマイクロプロセッサ(MPU)301と、PCIバ
ス211との間のデータ転送の制御をMPU301とは
独立して行うPCIバス・コントローラ(PBC)30
0と、データの一時記憶などに用いるDRAMよりなる
ローカル・メモリ(LM)302とから構成されてい
る。
では、OLA204)の構成を示すブロック図である。
OLA204は、OLA204全体を統括する処理を行
い、ホストコンピュータ221とのデータ伝送の制御を
行うマイクロプロセッサ(MPU)301と、PCIバ
ス211との間のデータ転送の制御をMPU301とは
独立して行うPCIバス・コントローラ(PBC)30
0と、データの一時記憶などに用いるDRAMよりなる
ローカル・メモリ(LM)302とから構成されてい
る。
【0011】PBC300およびMPU301はそれぞ
れ、内部バスを介してLM302に接続されている。P
BC300およびMPU301はそれぞれ、内部バスを
介してLM302にアクセスし、LM302にデータの
読み出し/書き込みをすることができる。
れ、内部バスを介してLM302に接続されている。P
BC300およびMPU301はそれぞれ、内部バスを
介してLM302にアクセスし、LM302にデータの
読み出し/書き込みをすることができる。
【0012】次に、PBC300とPCIバス211と
の間のデータ転送(CPU200やMEM201など他
の装置とPCIバス211を介してデータ転送を行う場
合をいう。以下、同じ)について説明する。
の間のデータ転送(CPU200やMEM201など他
の装置とPCIバス211を介してデータ転送を行う場
合をいう。以下、同じ)について説明する。
【0013】PCI拡張カードは、その機能を示すため
に、定義済みヘッダ領域のDevice ID,Ven
dor ID,Status,Commandの各フィ
ールドの情報は必ず保持しなければならない。また、P
BC300とPCIバス211との間のデータ転送のた
めに、Status,Command、およびLate
ncy Timerなどの制御ビットを保持しなければ
ならない。
に、定義済みヘッダ領域のDevice ID,Ven
dor ID,Status,Commandの各フィ
ールドの情報は必ず保持しなければならない。また、P
BC300とPCIバス211との間のデータ転送のた
めに、Status,Command、およびLate
ncy Timerなどの制御ビットを保持しなければ
ならない。
【0014】他方、定義済みヘッダ領域のDevice
ID,Vendor ID,Status,Comm
andの以外の各フィールドについては、PCI拡張カ
ードの機能に応じてインプリメンテーションは任意であ
るので、予約レジスタ(アドレスの割り当てはされてい
るが、実際にはデータを保持するレジスタのないものを
いう。以下、同じ。)として扱うことができる。
ID,Vendor ID,Status,Comm
andの以外の各フィールドについては、PCI拡張カ
ードの機能に応じてインプリメンテーションは任意であ
るので、予約レジスタ(アドレスの割り当てはされてい
るが、実際にはデータを保持するレジスタのないものを
いう。以下、同じ。)として扱うことができる。
【0015】また、PBC300は、PCIバス211
との間における信号のハンドシェイクや誤り検出の機能
を持っている。
との間における信号のハンドシェイクや誤り検出の機能
を持っている。
【0016】このため、PBC300の内部にSRAM
で構成されたコンフィグレーション空間(CFG)31
0を設けることによって、データ転送の効率化を図る。
もっとも、SRAMのような高速メモリは高価なので、
CFG310は、定義済みヘッダ領域のうちDevic
e ID,Vendor ID,Status,Com
mandおよびPCIバス211とのデータ転送に直接
必要となる制御ビットのみにレジスタを設け、他はすべ
て予約レジスタとして、ハードウェアの量を削減してい
た。
で構成されたコンフィグレーション空間(CFG)31
0を設けることによって、データ転送の効率化を図る。
もっとも、SRAMのような高速メモリは高価なので、
CFG310は、定義済みヘッダ領域のうちDevic
e ID,Vendor ID,Status,Com
mandおよびPCIバス211とのデータ転送に直接
必要となる制御ビットのみにレジスタを設け、他はすべ
て予約レジスタとして、ハードウェアの量を削減してい
た。
【0017】しかしながら、PCI拡張カードでは、予
約レジスタのアドレスに対してコンフィグレーション情
報の書き込みが行われると、PCIバス211上では正
常にデータ転送が行われるものの、実際にはレジスタは
存在しないのであるから、そのデータがCFG310に
書き込まれることはない。一方、予約レジスタのアドレ
スに対するコンフィグレーション情報の読み出しは、動
作的には正常に終了するものの、実際にはレジスタのな
いところから読み出すのであるから、常に‘0’の値を
返すことになる。
約レジスタのアドレスに対してコンフィグレーション情
報の書き込みが行われると、PCIバス211上では正
常にデータ転送が行われるものの、実際にはレジスタは
存在しないのであるから、そのデータがCFG310に
書き込まれることはない。一方、予約レジスタのアドレ
スに対するコンフィグレーション情報の読み出しは、動
作的には正常に終了するものの、実際にはレジスタのな
いところから読み出すのであるから、常に‘0’の値を
返すことになる。
【0018】従って、PCI拡張カードが何らかの障害
により機能停止してしまった場合に、予約レジスタには
データが保持されていないために、障害の原因究明を行
うためのログデータとして使用することができないとい
う問題点があった。
により機能停止してしまった場合に、予約レジスタには
データが保持されていないために、障害の原因究明を行
うためのログデータとして使用することができないとい
う問題点があった。
【0019】一方、コンフィグレーション空間にすべて
のデータを保持し、ログデータとして使用できるように
した次の構成のPCI拡張カードも知られている。
のデータを保持し、ログデータとして使用できるように
した次の構成のPCI拡張カードも知られている。
【0020】図5は、第2の従来例のPCI拡張カード
(ここでも、OLA204)の構成を示すブロック図で
ある。このPCI拡張カードでは、PBC400内部に
256バイトのコンフィグレーション空間(CFG)4
10を設けている。これで、すべてのコンフィグレーシ
ョン情報を保持することが可能となった。このため、P
CI拡張カードが何らかの障害により機能停止してしま
った場合でも、MPU401は、CFG410のデータ
を障害の原因究明を行うためのログデータとして使用す
ることができた。
(ここでも、OLA204)の構成を示すブロック図で
ある。このPCI拡張カードでは、PBC400内部に
256バイトのコンフィグレーション空間(CFG)4
10を設けている。これで、すべてのコンフィグレーシ
ョン情報を保持することが可能となった。このため、P
CI拡張カードが何らかの障害により機能停止してしま
った場合でも、MPU401は、CFG410のデータ
を障害の原因究明を行うためのログデータとして使用す
ることができた。
【0021】しかしながら、このPCI拡張カードで
は、高価なSRAMのような高速メモリを256バイト
分設けなければならない。しかも、MPU401がCF
G410のデータをログデータとして読み出すために
は、セレクタ回路421およびアドレスデコーダ422
を設けなければならず、より高価でスペースを必要とす
るものとなってしまうという問題点があった。
は、高価なSRAMのような高速メモリを256バイト
分設けなければならない。しかも、MPU401がCF
G410のデータをログデータとして読み出すために
は、セレクタ回路421およびアドレスデコーダ422
を設けなければならず、より高価でスペースを必要とす
るものとなってしまうという問題点があった。
【0022】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決するためになされたものであり、 (1)コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 (2)しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。データ伝送装置およびデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式を提供することを目的とする。
術の問題点を解決するためになされたものであり、 (1)コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 (2)しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。データ伝送装置およびデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式を提供することを目的とする。
【0023】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点にかかるデータ伝送装置は、コ
ンフィグレーション情報の全領域の記憶領域を確保した
記憶装置と、コンフィグレーション情報の記憶手段を有
し、この記憶手段内のコンフィグレーション情報に基づ
いてバスとのデータ転送を制御し、かつ前記記憶装置に
アクセスして前記記憶装置にコンフィグレーション情報
の読み出しおよび書き込みを行うバス制御装置と、前記
記憶装置にアクセスしてコンフィグレーション情報を読
み出し、読み出したコンフィグレーション情報をもとに
障害処理をする処理装置とを備えたものとした。
め、本発明の第1の観点にかかるデータ伝送装置は、コ
ンフィグレーション情報の全領域の記憶領域を確保した
記憶装置と、コンフィグレーション情報の記憶手段を有
し、この記憶手段内のコンフィグレーション情報に基づ
いてバスとのデータ転送を制御し、かつ前記記憶装置に
アクセスして前記記憶装置にコンフィグレーション情報
の読み出しおよび書き込みを行うバス制御装置と、前記
記憶装置にアクセスしてコンフィグレーション情報を読
み出し、読み出したコンフィグレーション情報をもとに
障害処理をする処理装置とを備えたものとした。
【0024】ここで、前記バス制御装置内にある前記記
憶手段を前記記憶装置よりも高速に読み出しが可能な記
憶媒体で構成すれば、バスとの間のデータ転送を高速に
行うことができる。
憶手段を前記記憶装置よりも高速に読み出しが可能な記
憶媒体で構成すれば、バスとの間のデータ転送を高速に
行うことができる。
【0025】また、本発明の第2の観点にかかるデータ
転送装置におけるコンフィグレーション空間へのアクセ
ス方式は、第1のコンフィグレーション空間を有し、こ
の第1のコンフィグレーション空間内のコンフィグレー
ション情報に基づいてバスとの間のデータ転送の制御を
行うバス制御手段と、第2のコンフィグレーション空間
を有する記憶手段と、装置全体の処理を制御する処理手
段とを備えたデータ伝送装置におけるコンフィグレーシ
ョン空間へのアクセス方式であって、前記バス制御手段
は、前記記憶手段にアクセスして前記第2のコンフィグ
レーション空間内のコンフィグレーション情報の読み出
しおよび書き込みを行うもののであり、前記処理手段
は、前記記憶手段にアクセスして前記第2のコンフィグ
レーション空間内のコンフィグレーション情報を読み出
すものである。
転送装置におけるコンフィグレーション空間へのアクセ
ス方式は、第1のコンフィグレーション空間を有し、こ
の第1のコンフィグレーション空間内のコンフィグレー
ション情報に基づいてバスとの間のデータ転送の制御を
行うバス制御手段と、第2のコンフィグレーション空間
を有する記憶手段と、装置全体の処理を制御する処理手
段とを備えたデータ伝送装置におけるコンフィグレーシ
ョン空間へのアクセス方式であって、前記バス制御手段
は、前記記憶手段にアクセスして前記第2のコンフィグ
レーション空間内のコンフィグレーション情報の読み出
しおよび書き込みを行うもののであり、前記処理手段
は、前記記憶手段にアクセスして前記第2のコンフィグ
レーション空間内のコンフィグレーション情報を読み出
すものである。
【0026】ここで、例えば、前記第2のコンフィグレ
ーション空間には、すべてのコンフィグレーション情報
が格納され、前記第1のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されたものとすることができる。
ーション空間には、すべてのコンフィグレーション情報
が格納され、前記第1のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されたものとすることができる。
【0027】前記バス制御手段は、コンフィグレーショ
ン空間に対して次のようにアクセスすることができる。 (1)前記バスからコンフィグレーション情報の書き込
みがあると、前記第1のコンフィグレーション空間にコ
ンフィグレーション情報の書き込みを行うと共に、前記
第2のコンフィグレーション空間にもコンフィグレーシ
ョン情報の書き込みを行う。
ン空間に対して次のようにアクセスすることができる。 (1)前記バスからコンフィグレーション情報の書き込
みがあると、前記第1のコンフィグレーション空間にコ
ンフィグレーション情報の書き込みを行うと共に、前記
第2のコンフィグレーション空間にもコンフィグレーシ
ョン情報の書き込みを行う。
【0028】(2)前記バスからコンフィグレーション
情報の読み出しがあると、前記第2のコンフィグレーシ
ョン空間からコンフィグレーション情報を読み出して、
前記バスに転送する。
情報の読み出しがあると、前記第2のコンフィグレーシ
ョン空間からコンフィグレーション情報を読み出して、
前記バスに転送する。
【0029】これにより、すべてのコンフィグレーショ
ン情報を前記第2のコンフィグレーション空間に保持
し、特別な回路を設けることなく前記処理手段が読み出
せる。さらに、前記第1のコンフィグレーション空間に
必要なレジスタを従来例よりも減らすことができるの
で、コスト的に有利となる。
ン情報を前記第2のコンフィグレーション空間に保持
し、特別な回路を設けることなく前記処理手段が読み出
せる。さらに、前記第1のコンフィグレーション空間に
必要なレジスタを従来例よりも減らすことができるの
で、コスト的に有利となる。
【0030】上記構成にさらに、前記第2のコンフィグ
レーション空間に格納されたコンフィグレーション情報
をログデータとして、障害処理をする障害処理手段を加
えてもよい。
レーション空間に格納されたコンフィグレーション情報
をログデータとして、障害処理をする障害処理手段を加
えてもよい。
【0031】この障害処理手段は、前記処理手段と同じ
ハードウェアを使用してソフトウェアによる制御を変え
ることによっても実現できる。こうすることにより、新
たにハードウェアを付加することなく、障害処理ができ
る。
ハードウェアを使用してソフトウェアによる制御を変え
ることによっても実現できる。こうすることにより、新
たにハードウェアを付加することなく、障害処理ができ
る。
【0032】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。
実施形態について説明する。
【0033】図1は、本発明の一実施形態のPCI拡張
カードの構成を示すブロック図である。本実施形態にお
いてもコンピュータシステムとして図2のLAN Pr
ocessorを使用している。ここでも、PCI拡張
カードにOLA204を例に挙げて説明する。
カードの構成を示すブロック図である。本実施形態にお
いてもコンピュータシステムとして図2のLAN Pr
ocessorを使用している。ここでも、PCI拡張
カードにOLA204を例に挙げて説明する。
【0034】OLA204は、OLA204全体を統括
する処理を行い、ホストコンピュータ221とのデータ
伝送の制御を行うマイクロプロセッサ(MPU)101
と、PCIバス211との間のデータ転送の制御をMP
U101とは独立して行うPCIバス・コントローラ
(PBC)100と、データの一時記憶などに用いるD
RAMよりなるローカル・メモリ(LM)102とから
構成されている。
する処理を行い、ホストコンピュータ221とのデータ
伝送の制御を行うマイクロプロセッサ(MPU)101
と、PCIバス211との間のデータ転送の制御をMP
U101とは独立して行うPCIバス・コントローラ
(PBC)100と、データの一時記憶などに用いるD
RAMよりなるローカル・メモリ(LM)102とから
構成されている。
【0035】PBC100およびMPU101はそれぞ
れ、内部バスを介してLM102に接続されている。P
BC100およびMPU101はそれぞれ、内部バスを
介してLM102にアクセスし、LM102にデータの
読み出し/書き込みをすることができる。
れ、内部バスを介してLM102に接続されている。P
BC100およびMPU101はそれぞれ、内部バスを
介してLM102にアクセスし、LM102にデータの
読み出し/書き込みをすることができる。
【0036】本実施形態のPCI拡張カードにおいて
は、PBC100内部にSRAMで構成されたコンフィ
グレーション空間(CFG)110を設ける。また、L
M102内に256バイトの領域を確保し、この領域を
コンフィグレーション空間(CFG)111とする。こ
こで、CFG110とCFG111とには同じアドレス
が割り付けられている。もっとも、別のアドレスを割り
付けてアドレス変換を行うようにしてもよい。なお、コ
ンフィグレーション空間のアドレスのレイアウトは図3
のものである。
は、PBC100内部にSRAMで構成されたコンフィ
グレーション空間(CFG)110を設ける。また、L
M102内に256バイトの領域を確保し、この領域を
コンフィグレーション空間(CFG)111とする。こ
こで、CFG110とCFG111とには同じアドレス
が割り付けられている。もっとも、別のアドレスを割り
付けてアドレス変換を行うようにしてもよい。なお、コ
ンフィグレーション空間のアドレスのレイアウトは図3
のものである。
【0037】CFG111は、256バイトあるので、
すべてのコンフィグレーション情報を保持することがで
きる。一方、PCIバス211との間のデータ転送の高
速性を損なわないようにするために、CFG110に
は、Status,Commandおよび制御ビットの
みについてレジスタを用意する。他はコストおよびスペ
ースの削減のために、Device ID,Vendo
r IDを含めてすべて予約レジスタとする。
すべてのコンフィグレーション情報を保持することがで
きる。一方、PCIバス211との間のデータ転送の高
速性を損なわないようにするために、CFG110に
は、Status,Commandおよび制御ビットの
みについてレジスタを用意する。他はコストおよびスペ
ースの削減のために、Device ID,Vendo
r IDを含めてすべて予約レジスタとする。
【0038】以下、本実施形態におけるコンフィグレー
ション空間へのアクセス方法について説明する。
ション空間へのアクセス方法について説明する。
【0039】まず、PCIバス211からコンフィグレ
ーション情報の書き込みがあった場合について説明す
る。PCIバス211からコンフィグレーション情報の
書き込みがあると、PBC100は、PBC100内部
のCFG110に対して書き込みを行うと共に、LM1
02にアクセスしてLM102内部のCFG111に対
しても書き込みを行う。ここで、CFG110で予約レ
ジスタとなっているアドレスのコンフィグレーション情
報の書き込みの場合は、実際にはCFG110には書き
込まれることがなく、CFG111のみに書き込みが行
われることになる。
ーション情報の書き込みがあった場合について説明す
る。PCIバス211からコンフィグレーション情報の
書き込みがあると、PBC100は、PBC100内部
のCFG110に対して書き込みを行うと共に、LM1
02にアクセスしてLM102内部のCFG111に対
しても書き込みを行う。ここで、CFG110で予約レ
ジスタとなっているアドレスのコンフィグレーション情
報の書き込みの場合は、実際にはCFG110には書き
込まれることがなく、CFG111のみに書き込みが行
われることになる。
【0040】次に、PCIバス211からコンフィグレ
ーション情報の読み出しがあった場合について説明す
る。PBC100内部のCFG110については、定義
済みヘッダ領域の一部しかレジスタが割り当てられてお
らず、他は予約レジスタとなっている。CFG110か
ら予約レジスタとなっているアドレスのコンフィグレー
ション情報を読み出すと値‘0’を返すこととなってし
まう。そこで、PBC100は、最初に予約レジスタの
アドレスのコンフィグレーション情報の読み出しかどう
かを判断する。そうでないと判断すれば、CFG110
のコンフィグレーション情報をPCIバス211に転送
するが、そうであると判断すれば、PBC100は、L
M102にアクセスしてCFG111からコンフィグレ
ーション情報を読み出し、これをPCIバス211に転
送する。
ーション情報の読み出しがあった場合について説明す
る。PBC100内部のCFG110については、定義
済みヘッダ領域の一部しかレジスタが割り当てられてお
らず、他は予約レジスタとなっている。CFG110か
ら予約レジスタとなっているアドレスのコンフィグレー
ション情報を読み出すと値‘0’を返すこととなってし
まう。そこで、PBC100は、最初に予約レジスタの
アドレスのコンフィグレーション情報の読み出しかどう
かを判断する。そうでないと判断すれば、CFG110
のコンフィグレーション情報をPCIバス211に転送
するが、そうであると判断すれば、PBC100は、L
M102にアクセスしてCFG111からコンフィグレ
ーション情報を読み出し、これをPCIバス211に転
送する。
【0041】次に、障害が発生した場合のログデータと
してコンフィグレーション空間を参照する場合について
説明する。LM102内のCFG111には、すべての
コンフィグレーション情報が保持されている。そこで、
障害が発生した場合は、MPU101はLM102にア
クセスし、CFG111からコンフィグレーション情報
を読み出す。MPU101は、ここで読み出した情報を
ログデータとし、このログデータをもとに障害の原因を
究明し、システムの状態を障害が発生する以前の状態に
戻す。すなわち、障害処理をする。なお、PCI拡張カ
ード同士(例えば、NIC203とOLA204)のデ
ータ転送に障害が生じた場合などについて、障害処理を
CPU200が行うこともできる。
してコンフィグレーション空間を参照する場合について
説明する。LM102内のCFG111には、すべての
コンフィグレーション情報が保持されている。そこで、
障害が発生した場合は、MPU101はLM102にア
クセスし、CFG111からコンフィグレーション情報
を読み出す。MPU101は、ここで読み出した情報を
ログデータとし、このログデータをもとに障害の原因を
究明し、システムの状態を障害が発生する以前の状態に
戻す。すなわち、障害処理をする。なお、PCI拡張カ
ード同士(例えば、NIC203とOLA204)のデ
ータ転送に障害が生じた場合などについて、障害処理を
CPU200が行うこともできる。
【0042】以上説明したように、本実施形態のPCI
拡張カードでは、そのコンフィグレーション空間を上記
の如くアクセスするようにしたことにより、次のような
効果が得られる。
拡張カードでは、そのコンフィグレーション空間を上記
の如くアクセスするようにしたことにより、次のような
効果が得られる。
【0043】(効果1)PCIバス211との間のデー
タ転送には、PBC100内の高速メモリで構成された
CFG110のコンフィグレーション情報を用いるの
で、データ転送の速度を損なうことがない。
タ転送には、PBC100内の高速メモリで構成された
CFG110のコンフィグレーション情報を用いるの
で、データ転送の速度を損なうことがない。
【0044】(効果2)LM102内のCFG111に
は、すべてのコンフィグレーション情報を保持すること
ができるので、何らかの障害が発生した場合には、この
データを障害の原因究明のためのログデータとして使用
して、障害の発生以前の状態に復帰することが可能とな
る。
は、すべてのコンフィグレーション情報を保持すること
ができるので、何らかの障害が発生した場合には、この
データを障害の原因究明のためのログデータとして使用
して、障害の発生以前の状態に復帰することが可能とな
る。
【0045】(効果3)PBC100内のCFG110
には、コンフィグレーション空間の定義済みヘッダ領域
についてPCIバス211との間のデータ転送に必要な
情報についてのみレジスタを割り当てればよく、他はD
evice ID,Vendor IDも含めてすべて
予約レジスタとすればよいので、高価な高速メモリの量
を削減することができる。
には、コンフィグレーション空間の定義済みヘッダ領域
についてPCIバス211との間のデータ転送に必要な
情報についてのみレジスタを割り当てればよく、他はD
evice ID,Vendor IDも含めてすべて
予約レジスタとすればよいので、高価な高速メモリの量
を削減することができる。
【0046】(効果4)PBC100は、LM102に
アクセスして読み出し/書き込みを自由に行うことがで
きるので、LM102内のCFG111に対して読み出
し/書き込みを行うための新たなハードウェアを付加す
る必要がない。
アクセスして読み出し/書き込みを自由に行うことがで
きるので、LM102内のCFG111に対して読み出
し/書き込みを行うための新たなハードウェアを付加す
る必要がない。
【0047】(効果5)MPU101は、LM102に
アクセスして読み出し/書き込みを自由に行うことがで
きるので、LM102内のCFG111に対して読み出
し/書き込みを行うための新たなハードウェアを付加す
る必要がない。
アクセスして読み出し/書き込みを自由に行うことがで
きるので、LM102内のCFG111に対して読み出
し/書き込みを行うための新たなハードウェアを付加す
る必要がない。
【0048】上記効果3〜5より、全体としてハードウ
ェアの量が第2の従来技術はもちろんのこと、第1の従
来技術よりもさらに減少し、コスト的に非常に有利なも
のとなる。
ェアの量が第2の従来技術はもちろんのこと、第1の従
来技術よりもさらに減少し、コスト的に非常に有利なも
のとなる。
【0049】しかも、上記効果1、2より、第1、第2
の従来技術が有している効果は、何ら損なわれることが
ない。
の従来技術が有している効果は、何ら損なわれることが
ない。
【0050】なお、上記の実施形態においては、データ
伝送装置をバスの拡張スロットに搭載する拡張カードと
して実現する場合について説明したが、データ伝送装置
が拡張カードではなく基本ハードウェアとして実現され
ている場合にも本発明を適用することができる。
伝送装置をバスの拡張スロットに搭載する拡張カードと
して実現する場合について説明したが、データ伝送装置
が拡張カードではなく基本ハードウェアとして実現され
ている場合にも本発明を適用することができる。
【0051】また、上記の実施形態においては、コンピ
ュータ間のデータ伝送を例として説明したが、本発明は
コンピュータ間のデータ伝送に限られるものではなく、
コンピュータとファイルシステムや入出力装置との間の
データ伝送にも適用できる。
ュータ間のデータ伝送を例として説明したが、本発明は
コンピュータ間のデータ伝送に限られるものではなく、
コンピュータとファイルシステムや入出力装置との間の
データ伝送にも適用できる。
【0052】
【発明の効果】以上説明したように、本発明によれば、 (1)コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 (2)しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。
これを障害が発生した場合のログデータとして使用する
ことができる。 (2)しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。
【図1】本発明の一実施形態のPCI拡張カードの構成
を示すブロック図である。
を示すブロック図である。
【図2】LAN Processorのシステム構成を
示すブロック図である。
示すブロック図である。
【図3】コンフィグレーション空間の定義済みヘッダ領
域のアドレスのレイアウトを示す図である。
域のアドレスのレイアウトを示す図である。
【図4】第1の従来例のPCI拡張カードの構成を示す
ブロック図である。
ブロック図である。
【図5】第2の従来例のPCI拡張カードの構成を示す
ブロック図である。
ブロック図である。
100 PCIバスコントローラ(PBC) 101 マイクロプロセッサ(MPU) 102 ローカル・メモリ(LM) 110、111 コンフィグレーション空間 211 PCIバス 203 LAN回線接続アダプタ(NIC) 204 ホスト接続装置(OLA)
Claims (8)
- 【請求項1】 コンフィグレーション情報の全領域分の
記憶領域を確保した記憶装置と、 コンフィグレーション情報の記憶手段を有し、この記憶
手段内のコンフィグレーション情報に基づいてバスとの
データ転送を制御し、かつ前記記憶装置にアクセスして
前記記憶装置にコンフィグレーション情報の読み出しお
よび書き込みを行うバス制御装置と、 前記記憶装置にアクセスしてコンフィグレーション情報
を読み出し、読み出したコンフィグレーション情報をも
とに障害処理をする処理装置と、を備えることを特徴と
するデータ伝送装置。 - 【請求項2】 前記バス制御装置内にある前記記憶手段
は、前記記憶装置よりも高速に読み出しが可能な記憶媒
体で構成したことを特徴とする請求項1に記載のデータ
伝送装置。 - 【請求項3】 第1のコンフィグレーション空間を有
し、この第1のコンフィグレーション空間内のコンフィ
グレーション情報に基づいてバスとの間のデータ転送の
制御を行うバス制御手段と、第2のコンフィグレーショ
ン空間を有する記憶手段と、装置全体の処理を制御する
処理手段とを備えたデータ伝送装置におけるコンフィグ
レーション空間へのアクセス方式であって、 前記バス制御手段は、前記記憶手段にアクセスして前記
第2のコンフィグレーション空間内のコンフィグレーシ
ョン情報の読み出しおよび書き込みを行うもののであ
り、 前記処理手段は、前記記憶手段にアクセスして前記第2
のコンフィグレーション空間内のコンフィグレーション
情報を読み出す、ことを特徴とするデータ伝送装置にお
けるコンフィグレーション空間へのアクセス方式。 - 【請求項4】 前記第2のコンフィグレーション空間に
は、すべてのコンフィグレーション情報が格納されてい
ることを特徴とする請求項3に記載のデータ伝送装置に
おけるコンフィグレーション空間へのアクセス方式。 - 【請求項5】 前記第1のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されていることを特徴とする請求項3または4に
記載のデータ伝送装置におけるコンフィグレーション空
間へのアクセス方式。 - 【請求項6】 前記バス制御手段は、前記バスからコン
フィグレーション情報の書き込みがあると、前記第1の
コンフィグレーション空間にコンフィグレーション情報
の書き込みを行うと共に、前記第2のコンフィグレーシ
ョン空間にもコンフィグレーション情報の書き込みを行
うものである請求項3乃至5のいずれかに記載のデータ
伝送装置におけるコンフィグレーション空間へのアクセ
ス方式。 - 【請求項7】 前記バス制御手段は、前記バスからコン
フィグレーション情報の読み出しがあると、前記第2の
コンフィグレーション空間からコンフィグレーション情
報を読み出して、前記バスに転送するものである請求項
3乃至6のいずれかに記載のデータ伝送装置におけるコ
ンフィグレーション空間へのアクセス方式。 - 【請求項8】 障害発生時に前記第2のコンフィグレー
ション空間に格納されたコンフィグレーション情報をロ
グデータとして、障害処理を行う障害処理手段を有する
ことを特徴とする請求項3乃至7のいずれかに記載のデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8169221A JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8169221A JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1021152A true JPH1021152A (ja) | 1998-01-23 |
Family
ID=15882472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8169221A Pending JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1021152A (ja) |
-
1996
- 1996-06-28 JP JP8169221A patent/JPH1021152A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5761458A (en) | Intelligent bus bridge for input/output subsystems in a computer system | |
US8832404B2 (en) | Memory hub with integrated non-volatile memory | |
JP3687990B2 (ja) | メモリアクセス機構 | |
US6282643B1 (en) | Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running | |
US6842790B2 (en) | Host computer virtual memory within a network interface adapter | |
US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
US6148384A (en) | Decoupled serial memory access with passkey protected memory areas | |
US7636797B2 (en) | LPC configuration sharing method | |
US7020723B2 (en) | Method of allowing multiple, hardware embedded configurations to be recognized by an operating system | |
JPH1055331A (ja) | プログラム可能な読み出し/書き込みアクセス信号とその方法 | |
CN110765060B (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
JPH10116187A (ja) | マイクロコンピュータ | |
US6898643B2 (en) | Device and method for controlling access to computer peripherals | |
CN116932451A (zh) | 一种数据处理方法、主机及相关设备 | |
JPH1021152A (ja) | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 | |
US6915356B1 (en) | Register addresses optimum access | |
JP3584977B2 (ja) | Pciデバイスおよびそれを備えるpciバスシステムならびにデータ収集方法 | |
JP2834927B2 (ja) | 計算機システム | |
US6845402B1 (en) | Descriptor burst read-ahead | |
US20190243782A1 (en) | Apparatus and method for interfacing with common memory | |
JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
JPH0730577A (ja) | ネットワークのモジュラー型集線装置 | |
CN116774925A (zh) | 磁盘存储系统、方法及服务器 | |
JP3323430B2 (ja) | 通信制御装置 |