JPH1021152A - データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 - Google Patents
データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式Info
- Publication number
- JPH1021152A JPH1021152A JP8169221A JP16922196A JPH1021152A JP H1021152 A JPH1021152 A JP H1021152A JP 8169221 A JP8169221 A JP 8169221A JP 16922196 A JP16922196 A JP 16922196A JP H1021152 A JPH1021152 A JP H1021152A
- Authority
- JP
- Japan
- Prior art keywords
- configuration information
- configuration
- configuration space
- bus
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 すべてのコンフィグレーション情報を保持し
てログデータとして使用可能にし、かつハードウェア量
を削減する。 【解決手段】 ＰＣＩバスコントローラ１００には、Ｐ
ＣＩバス２１１との間のデータ転送に必要な情報のみに
レジスタを割り当てたコンフィグレーション空間１１０
を設ける。ローカルメモリ１０２には、すべてのコンフ
ィグレーション情報を保持できるコンフィグレーション
空間１１１を設ける。ＰＣＩバス２１１からコンフィグ
レーション情報の書き込みが行われた時は、ＰＣＩバス
コントローラ１００の制御により、コンフィグレーショ
ン空間１１０、１１１の双方に書き込む。障害が発生し
た場合、ＭＰＵ１０１はローカルメモリ１０２にアクセ
スし、コンフィグレーション空間１１１のデータをログ
データとして障害処理をする。
てログデータとして使用可能にし、かつハードウェア量
を削減する。 【解決手段】 ＰＣＩバスコントローラ１００には、Ｐ
ＣＩバス２１１との間のデータ転送に必要な情報のみに
レジスタを割り当てたコンフィグレーション空間１１０
を設ける。ローカルメモリ１０２には、すべてのコンフ
ィグレーション情報を保持できるコンフィグレーション
空間１１１を設ける。ＰＣＩバス２１１からコンフィグ
レーション情報の書き込みが行われた時は、ＰＣＩバス
コントローラ１００の制御により、コンフィグレーショ
ン空間１１０、１１１の双方に書き込む。障害が発生し
た場合、ＭＰＵ１０１はローカルメモリ１０２にアクセ
スし、コンフィグレーション空間１１１のデータをログ
データとして障害処理をする。
Description
【０００１】
【発明の属する技術分野】本発明は、バスに接続された
データ伝送装置およびこのデータ伝送装置におけるコン
フィグレーション空間へのアクセス方式に関する。
データ伝送装置およびこのデータ伝送装置におけるコン
フィグレーション空間へのアクセス方式に関する。
【０００２】
【従来の技術】近年、コンピュータを他のコンピュータ
と接続し、データの伝送を行うデータ通信が盛んになっ
てきている。
と接続し、データの伝送を行うデータ通信が盛んになっ
てきている。
【０００３】データ通信を行うためのコンピュータシス
テムの一例について説明する。図２は、大容量のＬＡＮ
回線を収容してデータ通信を専用に行うＬＡＮ Ｐｒｏ
ｃｅｓｓｏｒ（ＬＡＮＰ）のシステム構成を示すブロッ
ク図である。
テムの一例について説明する。図２は、大容量のＬＡＮ
回線を収容してデータ通信を専用に行うＬＡＮ Ｐｒｏ
ｃｅｓｓｏｒ（ＬＡＮＰ）のシステム構成を示すブロッ
ク図である。
【０００４】ＬＡＮＰ２２０の内部構成について説明す
る。中央処理装置（ＣＰＵ）２００と主記憶装置（ＭＥ
Ｍ）２０１は、システムバス２１０を介して接続されて
いる。システムバス２１０には、ＰＣＩバス制御用ＬＳ
Ｉ（ＰＣＬ）２０２が接続されている。さらに、ＰＣＬ
２０２には、ＰＣＩバス２１１が接続されている。ＰＣ
Ｉバス２１１には、ＬＡＮ回線接続アダプタ（ＮＩＣ）
２０３およびホスト接続装置（ＯＬＡ）２０４が接続さ
れている。
る。中央処理装置（ＣＰＵ）２００と主記憶装置（ＭＥ
Ｍ）２０１は、システムバス２１０を介して接続されて
いる。システムバス２１０には、ＰＣＩバス制御用ＬＳ
Ｉ（ＰＣＬ）２０２が接続されている。さらに、ＰＣＬ
２０２には、ＰＣＩバス２１１が接続されている。ＰＣ
Ｉバス２１１には、ＬＡＮ回線接続アダプタ（ＮＩＣ）
２０３およびホスト接続装置（ＯＬＡ）２０４が接続さ
れている。
【０００５】ＬＡＮＰ２２０と外部のコンピュータとの
データ伝送のための構成について説明する。ＬＡＮＰ２
２０は、ＮＩＣ２０３を介してＬＡＮ回線２２２に、Ｏ
ＬＡ２０４およびＩＯインタフェース２１２を介してホ
ストコンピュータ２２１にそれぞれ接続されている。Ｎ
ＩＣ２０３およびＯＬＡ２０４は、通信プロトコルを制
御する。
データ伝送のための構成について説明する。ＬＡＮＰ２
２０は、ＮＩＣ２０３を介してＬＡＮ回線２２２に、Ｏ
ＬＡ２０４およびＩＯインタフェース２１２を介してホ
ストコンピュータ２２１にそれぞれ接続されている。Ｎ
ＩＣ２０３およびＯＬＡ２０４は、通信プロトコルを制
御する。
【０００６】一般に、ＮＩＣ２０３およびＯＬＡ２０４
といったデータ伝送装置は、ＰＣＩバス２１１の拡張ス
ロットに搭載するＰＣＩ拡張カードとして実現されてい
る。
といったデータ伝送装置は、ＰＣＩバス２１１の拡張ス
ロットに搭載するＰＣＩ拡張カードとして実現されてい
る。
【０００７】このＰＣＩ拡張カードは、コンフィグレー
ション空間（コンフィグレーション情報を記憶するため
の記憶領域をいう）を確保し、コンフィグレーション情
報を設定する必要がある。コンフィグレーション情報
は、システム設定時に設定を行う。システム構成の変更
があったときは、コンフィグレーション情報も変更す
る。
ション空間（コンフィグレーション情報を記憶するため
の記憶領域をいう）を確保し、コンフィグレーション情
報を設定する必要がある。コンフィグレーション情報
は、システム設定時に設定を行う。システム構成の変更
があったときは、コンフィグレーション情報も変更す
る。
【０００８】コンフィグレーション情報は、その内容に
従って定義済みヘッダ領域とデバイス依存領域とに分け
られる。ＰＣＩバスの仕様では、コンフィグレーション
情報は全体として２５６バイトある。定義済みヘッダ領
域は６４バイトであり、００ｈ〜３Ｆｈのアドレスが割
り当てられている。デバイス固有領域は１９２バイトで
あり、４０ｈ〜ＦＦｈのアドレスが割り当てられてい
る。
従って定義済みヘッダ領域とデバイス依存領域とに分け
られる。ＰＣＩバスの仕様では、コンフィグレーション
情報は全体として２５６バイトある。定義済みヘッダ領
域は６４バイトであり、００ｈ〜３Ｆｈのアドレスが割
り当てられている。デバイス固有領域は１９２バイトで
あり、４０ｈ〜ＦＦｈのアドレスが割り当てられてい
る。
【０００９】図３は、定義済みヘッダ領域のアドレスの
レイアウトを示す図である。このレイアウトはＰＣＩバ
スの規格として定められているものであり、ＰＣＩ拡張
カードは、このレイアウトに従って定義済みヘッダ領域
のアドレスを割り付けなければならない。
レイアウトを示す図である。このレイアウトはＰＣＩバ
スの規格として定められているものであり、ＰＣＩ拡張
カードは、このレイアウトに従って定義済みヘッダ領域
のアドレスを割り付けなければならない。
【００１０】図４は、従来例のＰＣＩ拡張カード（ここ
では、ＯＬＡ２０４）の構成を示すブロック図である。
ＯＬＡ２０４は、ＯＬＡ２０４全体を統括する処理を行
い、ホストコンピュータ２２１とのデータ伝送の制御を
行うマイクロプロセッサ（ＭＰＵ）３０１と、ＰＣＩバ
ス２１１との間のデータ転送の制御をＭＰＵ３０１とは
独立して行うＰＣＩバス・コントローラ（ＰＢＣ）３０
０と、データの一時記憶などに用いるＤＲＡＭよりなる
ローカル・メモリ（ＬＭ）３０２とから構成されてい
る。
では、ＯＬＡ２０４）の構成を示すブロック図である。
ＯＬＡ２０４は、ＯＬＡ２０４全体を統括する処理を行
い、ホストコンピュータ２２１とのデータ伝送の制御を
行うマイクロプロセッサ（ＭＰＵ）３０１と、ＰＣＩバ
ス２１１との間のデータ転送の制御をＭＰＵ３０１とは
独立して行うＰＣＩバス・コントローラ（ＰＢＣ）３０
０と、データの一時記憶などに用いるＤＲＡＭよりなる
ローカル・メモリ（ＬＭ）３０２とから構成されてい
る。
【００１１】ＰＢＣ３００およびＭＰＵ３０１はそれぞ
れ、内部バスを介してＬＭ３０２に接続されている。Ｐ
ＢＣ３００およびＭＰＵ３０１はそれぞれ、内部バスを
介してＬＭ３０２にアクセスし、ＬＭ３０２にデータの
読み出し／書き込みをすることができる。
れ、内部バスを介してＬＭ３０２に接続されている。Ｐ
ＢＣ３００およびＭＰＵ３０１はそれぞれ、内部バスを
介してＬＭ３０２にアクセスし、ＬＭ３０２にデータの
読み出し／書き込みをすることができる。
【００１２】次に、ＰＢＣ３００とＰＣＩバス２１１と
の間のデータ転送（ＣＰＵ２００やＭＥＭ２０１など他
の装置とＰＣＩバス２１１を介してデータ転送を行う場
合をいう。以下、同じ）について説明する。
の間のデータ転送（ＣＰＵ２００やＭＥＭ２０１など他
の装置とＰＣＩバス２１１を介してデータ転送を行う場
合をいう。以下、同じ）について説明する。
【００１３】ＰＣＩ拡張カードは、その機能を示すため
に、定義済みヘッダ領域のＤｅｖｉｃｅ ＩＤ，Ｖｅｎ
ｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄの各フィ
ールドの情報は必ず保持しなければならない。また、Ｐ
ＢＣ３００とＰＣＩバス２１１との間のデータ転送のた
めに、Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄ、およびＬａｔｅ
ｎｃｙ Ｔｉｍｅｒなどの制御ビットを保持しなければ
ならない。
に、定義済みヘッダ領域のＤｅｖｉｃｅ ＩＤ，Ｖｅｎ
ｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄの各フィ
ールドの情報は必ず保持しなければならない。また、Ｐ
ＢＣ３００とＰＣＩバス２１１との間のデータ転送のた
めに、Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄ、およびＬａｔｅ
ｎｃｙ Ｔｉｍｅｒなどの制御ビットを保持しなければ
ならない。
【００１４】他方、定義済みヘッダ領域のＤｅｖｉｃｅ
ＩＤ，Ｖｅｎｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍｍ
ａｎｄの以外の各フィールドについては、ＰＣＩ拡張カ
ードの機能に応じてインプリメンテーションは任意であ
るので、予約レジスタ（アドレスの割り当てはされてい
るが、実際にはデータを保持するレジスタのないものを
いう。以下、同じ。）として扱うことができる。
ＩＤ，Ｖｅｎｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍｍ
ａｎｄの以外の各フィールドについては、ＰＣＩ拡張カ
ードの機能に応じてインプリメンテーションは任意であ
るので、予約レジスタ（アドレスの割り当てはされてい
るが、実際にはデータを保持するレジスタのないものを
いう。以下、同じ。）として扱うことができる。
【００１５】また、ＰＢＣ３００は、ＰＣＩバス２１１
との間における信号のハンドシェイクや誤り検出の機能
を持っている。
との間における信号のハンドシェイクや誤り検出の機能
を持っている。
【００１６】このため、ＰＢＣ３００の内部にＳＲＡＭ
で構成されたコンフィグレーション空間（ＣＦＧ）３１
０を設けることによって、データ転送の効率化を図る。
もっとも、ＳＲＡＭのような高速メモリは高価なので、
ＣＦＧ３１０は、定義済みヘッダ領域のうちＤｅｖｉｃ
ｅ ＩＤ，Ｖｅｎｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍ
ｍａｎｄおよびＰＣＩバス２１１とのデータ転送に直接
必要となる制御ビットのみにレジスタを設け、他はすべ
て予約レジスタとして、ハードウェアの量を削減してい
た。
で構成されたコンフィグレーション空間（ＣＦＧ）３１
０を設けることによって、データ転送の効率化を図る。
もっとも、ＳＲＡＭのような高速メモリは高価なので、
ＣＦＧ３１０は、定義済みヘッダ領域のうちＤｅｖｉｃ
ｅ ＩＤ，Ｖｅｎｄｏｒ ＩＤ，Ｓｔａｔｕｓ，Ｃｏｍ
ｍａｎｄおよびＰＣＩバス２１１とのデータ転送に直接
必要となる制御ビットのみにレジスタを設け、他はすべ
て予約レジスタとして、ハードウェアの量を削減してい
た。
【００１７】しかしながら、ＰＣＩ拡張カードでは、予
約レジスタのアドレスに対してコンフィグレーション情
報の書き込みが行われると、ＰＣＩバス２１１上では正
常にデータ転送が行われるものの、実際にはレジスタは
存在しないのであるから、そのデータがＣＦＧ３１０に
書き込まれることはない。一方、予約レジスタのアドレ
スに対するコンフィグレーション情報の読み出しは、動
作的には正常に終了するものの、実際にはレジスタのな
いところから読み出すのであるから、常に‘０’の値を
返すことになる。
約レジスタのアドレスに対してコンフィグレーション情
報の書き込みが行われると、ＰＣＩバス２１１上では正
常にデータ転送が行われるものの、実際にはレジスタは
存在しないのであるから、そのデータがＣＦＧ３１０に
書き込まれることはない。一方、予約レジスタのアドレ
スに対するコンフィグレーション情報の読み出しは、動
作的には正常に終了するものの、実際にはレジスタのな
いところから読み出すのであるから、常に‘０’の値を
返すことになる。
【００１８】従って、ＰＣＩ拡張カードが何らかの障害
により機能停止してしまった場合に、予約レジスタには
データが保持されていないために、障害の原因究明を行
うためのログデータとして使用することができないとい
う問題点があった。
により機能停止してしまった場合に、予約レジスタには
データが保持されていないために、障害の原因究明を行
うためのログデータとして使用することができないとい
う問題点があった。
【００１９】一方、コンフィグレーション空間にすべて
のデータを保持し、ログデータとして使用できるように
した次の構成のＰＣＩ拡張カードも知られている。
のデータを保持し、ログデータとして使用できるように
した次の構成のＰＣＩ拡張カードも知られている。
【００２０】図５は、第２の従来例のＰＣＩ拡張カード
（ここでも、ＯＬＡ２０４）の構成を示すブロック図で
ある。このＰＣＩ拡張カードでは、ＰＢＣ４００内部に
２５６バイトのコンフィグレーション空間（ＣＦＧ）４
１０を設けている。これで、すべてのコンフィグレーシ
ョン情報を保持することが可能となった。このため、Ｐ
ＣＩ拡張カードが何らかの障害により機能停止してしま
った場合でも、ＭＰＵ４０１は、ＣＦＧ４１０のデータ
を障害の原因究明を行うためのログデータとして使用す
ることができた。
（ここでも、ＯＬＡ２０４）の構成を示すブロック図で
ある。このＰＣＩ拡張カードでは、ＰＢＣ４００内部に
２５６バイトのコンフィグレーション空間（ＣＦＧ）４
１０を設けている。これで、すべてのコンフィグレーシ
ョン情報を保持することが可能となった。このため、Ｐ
ＣＩ拡張カードが何らかの障害により機能停止してしま
った場合でも、ＭＰＵ４０１は、ＣＦＧ４１０のデータ
を障害の原因究明を行うためのログデータとして使用す
ることができた。
【００２１】しかしながら、このＰＣＩ拡張カードで
は、高価なＳＲＡＭのような高速メモリを２５６バイト
分設けなければならない。しかも、ＭＰＵ４０１がＣＦ
Ｇ４１０のデータをログデータとして読み出すために
は、セレクタ回路４２１およびアドレスデコーダ４２２
を設けなければならず、より高価でスペースを必要とす
るものとなってしまうという問題点があった。
は、高価なＳＲＡＭのような高速メモリを２５６バイト
分設けなければならない。しかも、ＭＰＵ４０１がＣＦ
Ｇ４１０のデータをログデータとして読み出すために
は、セレクタ回路４２１およびアドレスデコーダ４２２
を設けなければならず、より高価でスペースを必要とす
るものとなってしまうという問題点があった。
【００２２】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決するためになされたものであり、 （１）コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 （２）しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。データ伝送装置およびデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式を提供することを目的とする。
術の問題点を解決するためになされたものであり、 （１）コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 （２）しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。データ伝送装置およびデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式を提供することを目的とする。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかるデータ伝送装置は、コ
ンフィグレーション情報の全領域の記憶領域を確保した
記憶装置と、コンフィグレーション情報の記憶手段を有
し、この記憶手段内のコンフィグレーション情報に基づ
いてバスとのデータ転送を制御し、かつ前記記憶装置に
アクセスして前記記憶装置にコンフィグレーション情報
の読み出しおよび書き込みを行うバス制御装置と、前記
記憶装置にアクセスしてコンフィグレーション情報を読
み出し、読み出したコンフィグレーション情報をもとに
障害処理をする処理装置とを備えたものとした。
め、本発明の第１の観点にかかるデータ伝送装置は、コ
ンフィグレーション情報の全領域の記憶領域を確保した
記憶装置と、コンフィグレーション情報の記憶手段を有
し、この記憶手段内のコンフィグレーション情報に基づ
いてバスとのデータ転送を制御し、かつ前記記憶装置に
アクセスして前記記憶装置にコンフィグレーション情報
の読み出しおよび書き込みを行うバス制御装置と、前記
記憶装置にアクセスしてコンフィグレーション情報を読
み出し、読み出したコンフィグレーション情報をもとに
障害処理をする処理装置とを備えたものとした。
【００２４】ここで、前記バス制御装置内にある前記記
憶手段を前記記憶装置よりも高速に読み出しが可能な記
憶媒体で構成すれば、バスとの間のデータ転送を高速に
行うことができる。
憶手段を前記記憶装置よりも高速に読み出しが可能な記
憶媒体で構成すれば、バスとの間のデータ転送を高速に
行うことができる。
【００２５】また、本発明の第２の観点にかかるデータ
転送装置におけるコンフィグレーション空間へのアクセ
ス方式は、第１のコンフィグレーション空間を有し、こ
の第１のコンフィグレーション空間内のコンフィグレー
ション情報に基づいてバスとの間のデータ転送の制御を
行うバス制御手段と、第２のコンフィグレーション空間
を有する記憶手段と、装置全体の処理を制御する処理手
段とを備えたデータ伝送装置におけるコンフィグレーシ
ョン空間へのアクセス方式であって、前記バス制御手段
は、前記記憶手段にアクセスして前記第２のコンフィグ
レーション空間内のコンフィグレーション情報の読み出
しおよび書き込みを行うもののであり、前記処理手段
は、前記記憶手段にアクセスして前記第２のコンフィグ
レーション空間内のコンフィグレーション情報を読み出
すものである。
転送装置におけるコンフィグレーション空間へのアクセ
ス方式は、第１のコンフィグレーション空間を有し、こ
の第１のコンフィグレーション空間内のコンフィグレー
ション情報に基づいてバスとの間のデータ転送の制御を
行うバス制御手段と、第２のコンフィグレーション空間
を有する記憶手段と、装置全体の処理を制御する処理手
段とを備えたデータ伝送装置におけるコンフィグレーシ
ョン空間へのアクセス方式であって、前記バス制御手段
は、前記記憶手段にアクセスして前記第２のコンフィグ
レーション空間内のコンフィグレーション情報の読み出
しおよび書き込みを行うもののであり、前記処理手段
は、前記記憶手段にアクセスして前記第２のコンフィグ
レーション空間内のコンフィグレーション情報を読み出
すものである。
【００２６】ここで、例えば、前記第２のコンフィグレ
ーション空間には、すべてのコンフィグレーション情報
が格納され、前記第１のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されたものとすることができる。
ーション空間には、すべてのコンフィグレーション情報
が格納され、前記第１のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されたものとすることができる。
【００２７】前記バス制御手段は、コンフィグレーショ
ン空間に対して次のようにアクセスすることができる。 （１）前記バスからコンフィグレーション情報の書き込
みがあると、前記第１のコンフィグレーション空間にコ
ンフィグレーション情報の書き込みを行うと共に、前記
第２のコンフィグレーション空間にもコンフィグレーシ
ョン情報の書き込みを行う。
ン空間に対して次のようにアクセスすることができる。 （１）前記バスからコンフィグレーション情報の書き込
みがあると、前記第１のコンフィグレーション空間にコ
ンフィグレーション情報の書き込みを行うと共に、前記
第２のコンフィグレーション空間にもコンフィグレーシ
ョン情報の書き込みを行う。
【００２８】（２）前記バスからコンフィグレーション
情報の読み出しがあると、前記第２のコンフィグレーシ
ョン空間からコンフィグレーション情報を読み出して、
前記バスに転送する。
情報の読み出しがあると、前記第２のコンフィグレーシ
ョン空間からコンフィグレーション情報を読み出して、
前記バスに転送する。
【００２９】これにより、すべてのコンフィグレーショ
ン情報を前記第２のコンフィグレーション空間に保持
し、特別な回路を設けることなく前記処理手段が読み出
せる。さらに、前記第１のコンフィグレーション空間に
必要なレジスタを従来例よりも減らすことができるの
で、コスト的に有利となる。
ン情報を前記第２のコンフィグレーション空間に保持
し、特別な回路を設けることなく前記処理手段が読み出
せる。さらに、前記第１のコンフィグレーション空間に
必要なレジスタを従来例よりも減らすことができるの
で、コスト的に有利となる。
【００３０】上記構成にさらに、前記第２のコンフィグ
レーション空間に格納されたコンフィグレーション情報
をログデータとして、障害処理をする障害処理手段を加
えてもよい。
レーション空間に格納されたコンフィグレーション情報
をログデータとして、障害処理をする障害処理手段を加
えてもよい。
【００３１】この障害処理手段は、前記処理手段と同じ
ハードウェアを使用してソフトウェアによる制御を変え
ることによっても実現できる。こうすることにより、新
たにハードウェアを付加することなく、障害処理ができ
る。
ハードウェアを使用してソフトウェアによる制御を変え
ることによっても実現できる。こうすることにより、新
たにハードウェアを付加することなく、障害処理ができ
る。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。
実施形態について説明する。
【００３３】図１は、本発明の一実施形態のＰＣＩ拡張
カードの構成を示すブロック図である。本実施形態にお
いてもコンピュータシステムとして図２のＬＡＮ Ｐｒ
ｏｃｅｓｓｏｒを使用している。ここでも、ＰＣＩ拡張
カードにＯＬＡ２０４を例に挙げて説明する。
カードの構成を示すブロック図である。本実施形態にお
いてもコンピュータシステムとして図２のＬＡＮ Ｐｒ
ｏｃｅｓｓｏｒを使用している。ここでも、ＰＣＩ拡張
カードにＯＬＡ２０４を例に挙げて説明する。
【００３４】ＯＬＡ２０４は、ＯＬＡ２０４全体を統括
する処理を行い、ホストコンピュータ２２１とのデータ
伝送の制御を行うマイクロプロセッサ（ＭＰＵ）１０１
と、ＰＣＩバス２１１との間のデータ転送の制御をＭＰ
Ｕ１０１とは独立して行うＰＣＩバス・コントローラ
（ＰＢＣ）１００と、データの一時記憶などに用いるＤ
ＲＡＭよりなるローカル・メモリ（ＬＭ）１０２とから
構成されている。
する処理を行い、ホストコンピュータ２２１とのデータ
伝送の制御を行うマイクロプロセッサ（ＭＰＵ）１０１
と、ＰＣＩバス２１１との間のデータ転送の制御をＭＰ
Ｕ１０１とは独立して行うＰＣＩバス・コントローラ
（ＰＢＣ）１００と、データの一時記憶などに用いるＤ
ＲＡＭよりなるローカル・メモリ（ＬＭ）１０２とから
構成されている。
【００３５】ＰＢＣ１００およびＭＰＵ１０１はそれぞ
れ、内部バスを介してＬＭ１０２に接続されている。Ｐ
ＢＣ１００およびＭＰＵ１０１はそれぞれ、内部バスを
介してＬＭ１０２にアクセスし、ＬＭ１０２にデータの
読み出し／書き込みをすることができる。
れ、内部バスを介してＬＭ１０２に接続されている。Ｐ
ＢＣ１００およびＭＰＵ１０１はそれぞれ、内部バスを
介してＬＭ１０２にアクセスし、ＬＭ１０２にデータの
読み出し／書き込みをすることができる。
【００３６】本実施形態のＰＣＩ拡張カードにおいて
は、ＰＢＣ１００内部にＳＲＡＭで構成されたコンフィ
グレーション空間（ＣＦＧ）１１０を設ける。また、Ｌ
Ｍ１０２内に２５６バイトの領域を確保し、この領域を
コンフィグレーション空間（ＣＦＧ）１１１とする。こ
こで、ＣＦＧ１１０とＣＦＧ１１１とには同じアドレス
が割り付けられている。もっとも、別のアドレスを割り
付けてアドレス変換を行うようにしてもよい。なお、コ
ンフィグレーション空間のアドレスのレイアウトは図３
のものである。
は、ＰＢＣ１００内部にＳＲＡＭで構成されたコンフィ
グレーション空間（ＣＦＧ）１１０を設ける。また、Ｌ
Ｍ１０２内に２５６バイトの領域を確保し、この領域を
コンフィグレーション空間（ＣＦＧ）１１１とする。こ
こで、ＣＦＧ１１０とＣＦＧ１１１とには同じアドレス
が割り付けられている。もっとも、別のアドレスを割り
付けてアドレス変換を行うようにしてもよい。なお、コ
ンフィグレーション空間のアドレスのレイアウトは図３
のものである。
【００３７】ＣＦＧ１１１は、２５６バイトあるので、
すべてのコンフィグレーション情報を保持することがで
きる。一方、ＰＣＩバス２１１との間のデータ転送の高
速性を損なわないようにするために、ＣＦＧ１１０に
は、Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄおよび制御ビットの
みについてレジスタを用意する。他はコストおよびスペ
ースの削減のために、Ｄｅｖｉｃｅ ＩＤ，Ｖｅｎｄｏ
ｒ ＩＤを含めてすべて予約レジスタとする。
すべてのコンフィグレーション情報を保持することがで
きる。一方、ＰＣＩバス２１１との間のデータ転送の高
速性を損なわないようにするために、ＣＦＧ１１０に
は、Ｓｔａｔｕｓ，Ｃｏｍｍａｎｄおよび制御ビットの
みについてレジスタを用意する。他はコストおよびスペ
ースの削減のために、Ｄｅｖｉｃｅ ＩＤ，Ｖｅｎｄｏ
ｒ ＩＤを含めてすべて予約レジスタとする。
【００３８】以下、本実施形態におけるコンフィグレー
ション空間へのアクセス方法について説明する。
ション空間へのアクセス方法について説明する。
【００３９】まず、ＰＣＩバス２１１からコンフィグレ
ーション情報の書き込みがあった場合について説明す
る。ＰＣＩバス２１１からコンフィグレーション情報の
書き込みがあると、ＰＢＣ１００は、ＰＢＣ１００内部
のＣＦＧ１１０に対して書き込みを行うと共に、ＬＭ１
０２にアクセスしてＬＭ１０２内部のＣＦＧ１１１に対
しても書き込みを行う。ここで、ＣＦＧ１１０で予約レ
ジスタとなっているアドレスのコンフィグレーション情
報の書き込みの場合は、実際にはＣＦＧ１１０には書き
込まれることがなく、ＣＦＧ１１１のみに書き込みが行
われることになる。
ーション情報の書き込みがあった場合について説明す
る。ＰＣＩバス２１１からコンフィグレーション情報の
書き込みがあると、ＰＢＣ１００は、ＰＢＣ１００内部
のＣＦＧ１１０に対して書き込みを行うと共に、ＬＭ１
０２にアクセスしてＬＭ１０２内部のＣＦＧ１１１に対
しても書き込みを行う。ここで、ＣＦＧ１１０で予約レ
ジスタとなっているアドレスのコンフィグレーション情
報の書き込みの場合は、実際にはＣＦＧ１１０には書き
込まれることがなく、ＣＦＧ１１１のみに書き込みが行
われることになる。
【００４０】次に、ＰＣＩバス２１１からコンフィグレ
ーション情報の読み出しがあった場合について説明す
る。ＰＢＣ１００内部のＣＦＧ１１０については、定義
済みヘッダ領域の一部しかレジスタが割り当てられてお
らず、他は予約レジスタとなっている。ＣＦＧ１１０か
ら予約レジスタとなっているアドレスのコンフィグレー
ション情報を読み出すと値‘０’を返すこととなってし
まう。そこで、ＰＢＣ１００は、最初に予約レジスタの
アドレスのコンフィグレーション情報の読み出しかどう
かを判断する。そうでないと判断すれば、ＣＦＧ１１０
のコンフィグレーション情報をＰＣＩバス２１１に転送
するが、そうであると判断すれば、ＰＢＣ１００は、Ｌ
Ｍ１０２にアクセスしてＣＦＧ１１１からコンフィグレ
ーション情報を読み出し、これをＰＣＩバス２１１に転
送する。
ーション情報の読み出しがあった場合について説明す
る。ＰＢＣ１００内部のＣＦＧ１１０については、定義
済みヘッダ領域の一部しかレジスタが割り当てられてお
らず、他は予約レジスタとなっている。ＣＦＧ１１０か
ら予約レジスタとなっているアドレスのコンフィグレー
ション情報を読み出すと値‘０’を返すこととなってし
まう。そこで、ＰＢＣ１００は、最初に予約レジスタの
アドレスのコンフィグレーション情報の読み出しかどう
かを判断する。そうでないと判断すれば、ＣＦＧ１１０
のコンフィグレーション情報をＰＣＩバス２１１に転送
するが、そうであると判断すれば、ＰＢＣ１００は、Ｌ
Ｍ１０２にアクセスしてＣＦＧ１１１からコンフィグレ
ーション情報を読み出し、これをＰＣＩバス２１１に転
送する。
【００４１】次に、障害が発生した場合のログデータと
してコンフィグレーション空間を参照する場合について
説明する。ＬＭ１０２内のＣＦＧ１１１には、すべての
コンフィグレーション情報が保持されている。そこで、
障害が発生した場合は、ＭＰＵ１０１はＬＭ１０２にア
クセスし、ＣＦＧ１１１からコンフィグレーション情報
を読み出す。ＭＰＵ１０１は、ここで読み出した情報を
ログデータとし、このログデータをもとに障害の原因を
究明し、システムの状態を障害が発生する以前の状態に
戻す。すなわち、障害処理をする。なお、ＰＣＩ拡張カ
ード同士（例えば、ＮＩＣ２０３とＯＬＡ２０４）のデ
ータ転送に障害が生じた場合などについて、障害処理を
ＣＰＵ２００が行うこともできる。
してコンフィグレーション空間を参照する場合について
説明する。ＬＭ１０２内のＣＦＧ１１１には、すべての
コンフィグレーション情報が保持されている。そこで、
障害が発生した場合は、ＭＰＵ１０１はＬＭ１０２にア
クセスし、ＣＦＧ１１１からコンフィグレーション情報
を読み出す。ＭＰＵ１０１は、ここで読み出した情報を
ログデータとし、このログデータをもとに障害の原因を
究明し、システムの状態を障害が発生する以前の状態に
戻す。すなわち、障害処理をする。なお、ＰＣＩ拡張カ
ード同士（例えば、ＮＩＣ２０３とＯＬＡ２０４）のデ
ータ転送に障害が生じた場合などについて、障害処理を
ＣＰＵ２００が行うこともできる。
【００４２】以上説明したように、本実施形態のＰＣＩ
拡張カードでは、そのコンフィグレーション空間を上記
の如くアクセスするようにしたことにより、次のような
効果が得られる。
拡張カードでは、そのコンフィグレーション空間を上記
の如くアクセスするようにしたことにより、次のような
効果が得られる。
【００４３】（効果１）ＰＣＩバス２１１との間のデー
タ転送には、ＰＢＣ１００内の高速メモリで構成された
ＣＦＧ１１０のコンフィグレーション情報を用いるの
で、データ転送の速度を損なうことがない。
タ転送には、ＰＢＣ１００内の高速メモリで構成された
ＣＦＧ１１０のコンフィグレーション情報を用いるの
で、データ転送の速度を損なうことがない。
【００４４】（効果２）ＬＭ１０２内のＣＦＧ１１１に
は、すべてのコンフィグレーション情報を保持すること
ができるので、何らかの障害が発生した場合には、この
データを障害の原因究明のためのログデータとして使用
して、障害の発生以前の状態に復帰することが可能とな
る。
は、すべてのコンフィグレーション情報を保持すること
ができるので、何らかの障害が発生した場合には、この
データを障害の原因究明のためのログデータとして使用
して、障害の発生以前の状態に復帰することが可能とな
る。
【００４５】（効果３）ＰＢＣ１００内のＣＦＧ１１０
には、コンフィグレーション空間の定義済みヘッダ領域
についてＰＣＩバス２１１との間のデータ転送に必要な
情報についてのみレジスタを割り当てればよく、他はＤ
ｅｖｉｃｅ ＩＤ，Ｖｅｎｄｏｒ ＩＤも含めてすべて
予約レジスタとすればよいので、高価な高速メモリの量
を削減することができる。
には、コンフィグレーション空間の定義済みヘッダ領域
についてＰＣＩバス２１１との間のデータ転送に必要な
情報についてのみレジスタを割り当てればよく、他はＤ
ｅｖｉｃｅ ＩＤ，Ｖｅｎｄｏｒ ＩＤも含めてすべて
予約レジスタとすればよいので、高価な高速メモリの量
を削減することができる。
【００４６】（効果４）ＰＢＣ１００は、ＬＭ１０２に
アクセスして読み出し／書き込みを自由に行うことがで
きるので、ＬＭ１０２内のＣＦＧ１１１に対して読み出
し／書き込みを行うための新たなハードウェアを付加す
る必要がない。
アクセスして読み出し／書き込みを自由に行うことがで
きるので、ＬＭ１０２内のＣＦＧ１１１に対して読み出
し／書き込みを行うための新たなハードウェアを付加す
る必要がない。
【００４７】（効果５）ＭＰＵ１０１は、ＬＭ１０２に
アクセスして読み出し／書き込みを自由に行うことがで
きるので、ＬＭ１０２内のＣＦＧ１１１に対して読み出
し／書き込みを行うための新たなハードウェアを付加す
る必要がない。
アクセスして読み出し／書き込みを自由に行うことがで
きるので、ＬＭ１０２内のＣＦＧ１１１に対して読み出
し／書き込みを行うための新たなハードウェアを付加す
る必要がない。
【００４８】上記効果３〜５より、全体としてハードウ
ェアの量が第２の従来技術はもちろんのこと、第１の従
来技術よりもさらに減少し、コスト的に非常に有利なも
のとなる。
ェアの量が第２の従来技術はもちろんのこと、第１の従
来技術よりもさらに減少し、コスト的に非常に有利なも
のとなる。
【００４９】しかも、上記効果１、２より、第１、第２
の従来技術が有している効果は、何ら損なわれることが
ない。
の従来技術が有している効果は、何ら損なわれることが
ない。
【００５０】なお、上記の実施形態においては、データ
伝送装置をバスの拡張スロットに搭載する拡張カードと
して実現する場合について説明したが、データ伝送装置
が拡張カードではなく基本ハードウェアとして実現され
ている場合にも本発明を適用することができる。
伝送装置をバスの拡張スロットに搭載する拡張カードと
して実現する場合について説明したが、データ伝送装置
が拡張カードではなく基本ハードウェアとして実現され
ている場合にも本発明を適用することができる。
【００５１】また、上記の実施形態においては、コンピ
ュータ間のデータ伝送を例として説明したが、本発明は
コンピュータ間のデータ伝送に限られるものではなく、
コンピュータとファイルシステムや入出力装置との間の
データ伝送にも適用できる。
ュータ間のデータ伝送を例として説明したが、本発明は
コンピュータ間のデータ伝送に限られるものではなく、
コンピュータとファイルシステムや入出力装置との間の
データ伝送にも適用できる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、 （１）コンフィグレーション情報の全データを保持し、
これを障害が発生した場合のログデータとして使用する
ことができる。 （２）しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。
これを障害が発生した場合のログデータとして使用する
ことができる。 （２）しかも、従来技術と比較してハードウェア量が減
少し、コスト的に有利となる。
【図１】本発明の一実施形態のＰＣＩ拡張カードの構成
を示すブロック図である。
を示すブロック図である。
【図２】ＬＡＮ Ｐｒｏｃｅｓｓｏｒのシステム構成を
示すブロック図である。
示すブロック図である。
【図３】コンフィグレーション空間の定義済みヘッダ領
域のアドレスのレイアウトを示す図である。
域のアドレスのレイアウトを示す図である。
【図４】第１の従来例のＰＣＩ拡張カードの構成を示す
ブロック図である。
ブロック図である。
【図５】第２の従来例のＰＣＩ拡張カードの構成を示す
ブロック図である。
ブロック図である。
１００ ＰＣＩバスコントローラ（ＰＢＣ） １０１ マイクロプロセッサ（ＭＰＵ） １０２ ローカル・メモリ（ＬＭ） １１０、１１１ コンフィグレーション空間 ２１１ ＰＣＩバス ２０３ ＬＡＮ回線接続アダプタ（ＮＩＣ） ２０４ ホスト接続装置（ＯＬＡ）
Claims (8)
- 【請求項１】 コンフィグレーション情報の全領域分の
記憶領域を確保した記憶装置と、 コンフィグレーション情報の記憶手段を有し、この記憶
手段内のコンフィグレーション情報に基づいてバスとの
データ転送を制御し、かつ前記記憶装置にアクセスして
前記記憶装置にコンフィグレーション情報の読み出しお
よび書き込みを行うバス制御装置と、 前記記憶装置にアクセスしてコンフィグレーション情報
を読み出し、読み出したコンフィグレーション情報をも
とに障害処理をする処理装置と、を備えることを特徴と
するデータ伝送装置。 - 【請求項２】 前記バス制御装置内にある前記記憶手段
は、前記記憶装置よりも高速に読み出しが可能な記憶媒
体で構成したことを特徴とする請求項１に記載のデータ
伝送装置。 - 【請求項３】 第１のコンフィグレーション空間を有
し、この第１のコンフィグレーション空間内のコンフィ
グレーション情報に基づいてバスとの間のデータ転送の
制御を行うバス制御手段と、第２のコンフィグレーショ
ン空間を有する記憶手段と、装置全体の処理を制御する
処理手段とを備えたデータ伝送装置におけるコンフィグ
レーション空間へのアクセス方式であって、 前記バス制御手段は、前記記憶手段にアクセスして前記
第２のコンフィグレーション空間内のコンフィグレーシ
ョン情報の読み出しおよび書き込みを行うもののであ
り、 前記処理手段は、前記記憶手段にアクセスして前記第２
のコンフィグレーション空間内のコンフィグレーション
情報を読み出す、ことを特徴とするデータ伝送装置にお
けるコンフィグレーション空間へのアクセス方式。 - 【請求項４】 前記第２のコンフィグレーション空間に
は、すべてのコンフィグレーション情報が格納されてい
ることを特徴とする請求項３に記載のデータ伝送装置に
おけるコンフィグレーション空間へのアクセス方式。 - 【請求項５】 前記第１のコンフィグレーション空間に
は、前記バス制御手段が前記バスとの間のデータ転送を
行うために必要な所定のコンフィグレーション情報のみ
が格納されていることを特徴とする請求項３または４に
記載のデータ伝送装置におけるコンフィグレーション空
間へのアクセス方式。 - 【請求項６】 前記バス制御手段は、前記バスからコン
フィグレーション情報の書き込みがあると、前記第１の
コンフィグレーション空間にコンフィグレーション情報
の書き込みを行うと共に、前記第２のコンフィグレーシ
ョン空間にもコンフィグレーション情報の書き込みを行
うものである請求項３乃至５のいずれかに記載のデータ
伝送装置におけるコンフィグレーション空間へのアクセ
ス方式。 - 【請求項７】 前記バス制御手段は、前記バスからコン
フィグレーション情報の読み出しがあると、前記第２の
コンフィグレーション空間からコンフィグレーション情
報を読み出して、前記バスに転送するものである請求項
３乃至６のいずれかに記載のデータ伝送装置におけるコ
ンフィグレーション空間へのアクセス方式。 - 【請求項８】 障害発生時に前記第２のコンフィグレー
ション空間に格納されたコンフィグレーション情報をロ
グデータとして、障害処理を行う障害処理手段を有する
ことを特徴とする請求項３乃至７のいずれかに記載のデ
ータ伝送装置におけるコンフィグレーション空間へのア
クセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8169221A JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8169221A JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1021152A true JPH1021152A (ja) | 1998-01-23 |
Family
ID=15882472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8169221A Pending JPH1021152A (ja) | 1996-06-28 | 1996-06-28 | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1021152A (ja) |
-
1996
- 1996-06-28 JP JP8169221A patent/JPH1021152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761458A (en) | Intelligent bus bridge for input/output subsystems in a computer system | |
| US8832404B2 (en) | Memory hub with integrated non-volatile memory | |
| JP3687990B2 (ja) | メモリアクセス機構 | |
| US6282643B1 (en) | Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running | |
| US6842790B2 (en) | Host computer virtual memory within a network interface adapter | |
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| US6148384A (en) | Decoupled serial memory access with passkey protected memory areas | |
| US7636797B2 (en) | LPC configuration sharing method | |
| US7020723B2 (en) | Method of allowing multiple, hardware embedded configurations to be recognized by an operating system | |
| JPH1055331A (ja) | プログラム可能な読み出し／書き込みアクセス信号とその方法 | |
| CN110765060B (zh) | Mdio总线到并行总线转换方法及装置、设备、介质 | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| US6898643B2 (en) | Device and method for controlling access to computer peripherals | |
| CN116932451A (zh) | 一种数据处理方法、主机及相关设备 | |
| JPH1021152A (ja) | データ伝送装置およびデータ伝送装置におけるコンフィグレーション空間へのアクセス方式 | |
| US6915356B1 (en) | Register addresses optimum access | |
| JP3584977B2 (ja) | Ｐｃｉデバイスおよびそれを備えるｐｃｉバスシステムならびにデータ収集方法 | |
| JP2834927B2 (ja) | 計算機システム | |
| US6845402B1 (en) | Descriptor burst read-ahead | |
| US20190243782A1 (en) | Apparatus and method for interfacing with common memory | |
| JP2002318779A (ja) | デバイス装置とそのレジスタのアクセス方法 | |
| JPH0730577A (ja) | ネットワークのモジュラー型集線装置 | |
| CN116774925A (zh) | 磁盘存储系统、方法及服务器 | |
| JP3323430B2 (ja) | 通信制御装置 |