JPH10206499A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH10206499A
JPH10206499A JP9006140A JP614097A JPH10206499A JP H10206499 A JPH10206499 A JP H10206499A JP 9006140 A JP9006140 A JP 9006140A JP 614097 A JP614097 A JP 614097A JP H10206499 A JPH10206499 A JP H10206499A
Authority
JP
Japan
Prior art keywords
inspection
power supply
semiconductor device
circuit
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9006140A
Other languages
English (en)
Inventor
Yoshiaki Sarushima
義紹 猿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9006140A priority Critical patent/JPH10206499A/ja
Publication of JPH10206499A publication Critical patent/JPH10206499A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 スタンバイ電流の解析を行った際に、不良の
発生している回路領域が特定できる半導体素子の提供。 【解決手段】 半導体素子1は、機能によって複数の回
路領域2a,2b,2c,・・・に分割されている。検
査ユニット3a,3b,3c,・・・は定常時に半導体
素子1に電力を供給する電源ラインVとは分離された検
査用の電源ラインVck4から電力を供給されている。
スイッチ部5a,5b,5c,・・・は、各回路領域の
電源端子に設けられており、定常時には電源ラインV
を、検査時には各検査ユニットを、接続先として選択す
る。検査ユニット3a,3b,3c,・・・は、各回路
領域内の合成抵抗値が予め設定された基準範囲内にある
か否かを検査し、表示する。合成抵抗値が基準範囲内に
ない場合、その回路領域に不良が発生している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子に関し、
特に複数の回路領域からなる半導体素子に関する。
【0002】
【従来の技術】一般に、半導体素子の特性が設計仕様に
沿っているか否かを検査したい場合、非動作時の回路電
流(以下、スタンバイ電流と呼ぶ。)の解析が行われ
る。回路に異常なpn接合があったり、ゲート膜質が不
均一であったりして合成抵抗値が減少している場合には
スタンバイ電流の増加がみられる。
【0003】
【発明が解決しようとする課題】近年の集積技術の向上
により、半導体素子は高集積化が進んでいる。このよう
な半導体素子では、その機能によって複数の回路領域に
分割されたものも少なくない。そのため、スタンバイ電
流の解析を行って不良が発生している場合には、その領
域を特定したいという要請が高まっている。
【0004】しかし、半導体素子の電源ラインは通常、
全回路領域で共用されるため、この不良領域の特定は難
しい。エミッション顕微鏡を使用したり液晶観察を行っ
たりして不良領域を特定する方法もあるが、いずれも半
導体素子の全領域を観察しなければならない上、設定に
手間がかかる等、実用的ではなかった。
【0005】本発明はこのような点に鑑みてなされたも
のであり、複数の回路領域からなり、スタンバイ電流の
解析を行った際に不良の発生している回路領域を特定で
きる半導体素子を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明では上記課題を解
決するために、複数の回路領域からなる半導体素子にお
いて、付随する回路領域内の合成抵抗値が、基準範囲内
にあるか否かを検査する検査ユニットと、定常時の電源
ラインとは分離されており、前記検査ユニットに電力を
供給する検査用電源ラインと、前記検査を行う場合には
前記検査ユニットを、前記検査を行わない場合には定常
時の電源ラインを、前記回路領域の電源端子と接続する
スイッチ手段と、を有することを特徴とする半導体素子
が提供される。
【0007】このような、複数の回路領域からなる半導
体素子では、検査ユニットが回路領域内の合成抵抗値が
基準範囲内にあるか否かを検査する。定常時の電源ライ
ンとは分離された検査用電源ラインは、検査ユニットに
電力を供給する。そして、回路領域の電源端子に設けら
れたスイッチ手段が、検査を行う場合には検査ユニット
を、検査を行わない場合には定常時の電源ラインを、接
続先として選択する。
【0008】このように、回路領域内の合成抵抗値が予
め設定された許容範囲内にあるか否かを検査する検査ユ
ニットを半導体素子の回路領域に設け、この検査ユニッ
トへの電力供給を定常時の電源ラインとは別の検査用電
源ラインからとすることにより、スタンバイ電流の増加
があった場合に不良の発生している回路領域の特定が容
易となる。
【0009】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の半導体素子の原
理構成を示す図である。
【0010】本発明の半導体素子1は、機能によって複
数の回路領域2a,2b,2c,・・・に分割されてい
る。各回路領域には検査ユニット3a,3b,3c,・
・・とスイッチ部5a,5b,5c,・・・とが付随し
ている。また、この半導体素子1は、電源ラインVと、
検査用電源ラインVck4と、グランドラインGNDと
を有している。
【0011】検査ユニット3a,3b,3c,・・・は
検査用電源ラインVck4から電力の供給を受け、それ
ぞれ付随対象である回路領域2a,2b,2c,・・・
内の合成抵抗値が予め設定された基準範囲内にあるか否
かを検査する。この検査ユニットの内部構成等について
は後に説明する。なお、図では省略したが、検査ユニッ
ト3a,3b,3c,・・・はグランドラインGNDと
も接続されている。
【0012】検査用電源ラインVck4は、定常時にこ
の半導体素子1に電力を供給する電源ラインVとは分離
されており、検査ユニット3a,3b,3c,・・・に
電力の供給を行う。
【0013】スイッチ部5a、5b,5c,・・・は回
路領域2a,2b,2c,・・・の電源端子に設けられ
ており、定常時には電源ラインVを、検査時には検査ユ
ニット3a,3b,3c,・・・を、接続先として選択
する。
【0014】次に、検査ユニット3a,3b,3c,・
・・の内部構成について説明する。図2は、検査ユニッ
ト3aの内部構成を示すブロック図である。検査ユニッ
ト3aは、図1にて示したように回路領域2aにスイッ
チ部5aを介して接続され、第1の抵抗器3aaと、第
2の抵抗器3abと、第3の抵抗器3acと、比較器3
adと、表示部3aeとから構成されている。
【0015】検査ユニット3aは、回路領域2aの合成
抵抗値Raに基づいて作成、設置される。すなわち、第
1の抵抗器3aaおよび第2の抵抗器3abは抵抗値R
(≒Ra)に、第3の抵抗器3acの抵抗値は(R−
α)に、予め設定されている。なおここでαは、回路領
域2aのスタンバイ電流増加許容範囲(半導体素子の仕
様によって異なる)に対応する抵抗値である。
【0016】比較器3adは第1および第2の入力端子
と、表示部3aeに接続された出力端子とを有してい
る。そして、入力端子に入力された2つの値を比較し
て、第1の入力端子に入力された値xが第2の入力端子
に入力された値yより小さい時に信号Hを、xがy以下
のときに信号Lを、表示器3aeに表示させる。
【0017】第1の抵抗器3aaの一端は検査用の電源
ラインVck4に接続されている。また、他端は図1に
示したスイッチ部5aと、比較部3adの第1の入力端
子とに接続されている。
【0018】第2の抵抗器3abの一端は検査用の電源
ラインVck4に接続されている。また、他端は第3の
抵抗器3acと、比較部3adの第2の入力端子とに接
続されている。そして、第3の抵抗器3acの他端はグ
ランドラインGNDに接続されている。
【0019】以下、このような構成の検査ユニット3a
をスイッチ部5aを介して回路領域2aに設け、検査を
行った場合の説明を行う。スイッチ部5aによって検査
ユニット3aが回路領域2aの電源端子の接続先とされ
ると、第1の抵抗器3aaと回路領域2aとが直列に接
続される。従って、比較器3adの第1の入力端子には
回路領域2aの合成抵抗値Raに対応する電圧値Vaが
入力される。また、比較器3adの第2の入力端子には
第3の抵抗値(R−α)に対応する電圧値Vrefが入
力される。
【0020】回路領域2に回路不良が発生していない場
合、合成抵抗値Raは正常値となる。R≒Raなので、
Ra≧(R−α)となる。従って、Va≧Vrefとな
り、表示部3aeに表示される信号はLとなる。つま
り、回路領域2aでスタンバイ電流が正常に流れている
ことが明らかとなる。
【0021】また、回路領域2aに回路不良が発生して
おり、合成抵抗値Raが減少していると、Ra<(R−
α)となる。従って、Va<Vrefとなり、表示部3
aeに表示される信号はHとなる。つまり、回路領域2
aでスタンバイ電流が増加していることが明らかとな
る。
【0022】なお、検査ユニット3b,3c,・・・
は、それぞれ回路領域2b,2c,・・・に対応した抵
抗値の抵抗器が使用されることを除けば、検査ユニット
3aと同一の構成となっている。
【0023】次に、本発明の半導体素子の実施の形態に
ついて、図面を参照して説明する。図3は、本発明の半
導体素子の第1の実施の形態を示す図である。半導体素
子10は、回路領域11、12、13、14、15、1
6から構成されている。各回路領域には図2に示したよ
うな検査ユニットが組み込まれており、各検査ユニット
の表示部11a,12a,13a,14a,15a,1
6aのみが、各回路領域から少し離されている。このよ
うに表示部のみを回路領域の外へ出すことによって、ス
タンバイ電流の解析をやり易くすることができる。
【0024】図4は、本発明の半導体素子の第2の実施
の形態を示す図である。半導体素子20は、回路領域2
1、22、23、24、25、26から構成されてい
る。各回路領域には図2に示したような検査ユニットが
組み込まれており、各検査ユニットの表示部21a,2
2a,23a,24a,25a,26aは半導体素子2
0上にまとめて配置されている。このように表示部を集
中して配置することによって、スタンバイ電流の解析を
やり易くすることができる。
【0025】図5は、本発明の半導体素子の第3の実施
の形態を示す図である。半導体素子30は、回路領域3
1、32、33、34、35から構成されており、選択
回路36を有している。各回路領域には図2に示したよ
うな検査ユニットが組み込まれており、各検査ユニット
の検出部の出力が選択回路36に入力されている。
【0026】選択回路36には出力端子36a、選択用
入力端子36b,36c,36dが接続されている。そ
して、この選択用入力端子36b〜36dにて、出力端
子36aに、どの回路領域からの検査結果を出力させる
か、選択することができる。このように結果の表示方法
を任意に変更することにより、半導体素子がまだ切断さ
れる前、ウェーハの状態などであっても、スタンバイ電
流の解析を2PC(ペレットチェック)等で一度に行う
ことができるようになる。
【0027】上記の説明では、検査結果の表示を信号H
と信号Lでのみ行うとしているが、比較部等の構成を変
更して、連続的な結果を表示できるようにしてもよい。
このように変更することで、各回路領域のスタンバイ電
流値レベルを推測することが可能になる。
【0028】また、表示部に発光素子等を接続して、信
号Hが出力されている場合に、この発光素子に発光さ
せ、回路領域のスタンバイ電流増加を視認できるように
してもよい。
【0029】
【発明の効果】以上説明したように本発明では、回路領
域内の合成抵抗値が許容範囲内であるか否かを検査する
検査ユニットを、半導体素子を構成する回路領域に付随
させ、この検査ユニットへの電力供給を、定常時の電源
ラインとは別の検査用電源ラインからとする。これによ
り、定常時に電力ラインが共用されていても、スタンバ
イ電流の解析時には、どの回路領域で不良が発生してい
るのかを特定することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子の原理構成を示す図であ
る。
【図2】検査ユニットの内部構成を示すブロック図であ
る。
【図3】本発明の半導体素子の第1の実施の形態を示す
図である。
【図4】本発明の半導体素子の第2の実施の形態を示す
図である。
【図5】本発明の半導体素子の第3の実施の形態を示す
図である。
【符号の説明】
1……半導体素子、2a,2b,2c……回路領域、3
a,3b,3c……検査ユニット、4……検査用電源ラ
イン、5a,5b,5c……スイッチ部。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の回路領域からなる半導体素子にお
    いて、 付随する回路領域内の合成抵抗値が、基準範囲内にある
    か否かを検査する検査ユニットと、 定常時の電源ラインとは分離されており、前記検査ユニ
    ットに電力を供給する検査用電源ラインと、 前記検査を行う場合には前記検査ユニットを、前記検査
    を行わない場合には定常時の電源ラインを、前記回路領
    域の電源端子と接続するスイッチ手段と、 を有することを特徴とする半導体素子。
  2. 【請求項2】 前記検査ユニットの検査結果は、前記各
    回路領域の近傍に設けられた出力端子に出力されること
    を特徴とする請求項1記載の半導体素子。
  3. 【請求項3】 前記検査ユニットの検査結果は、前記半
    導体素子上に集中して設けられた出力端子に出力される
    ことを特徴とする請求項1記載の半導体素子。
  4. 【請求項4】 前記半導体素子の検査ユニットにおい
    て、 前記回路の合成抵抗値に対応した検査電圧を検出する第
    1の電圧検出部と、 基準電圧を検出する第2の電圧検出部と、 前記検査電圧と前記基準電圧とを比較し、比較結果を出
    力する比較器と、 前記比較結果を表示する表示器と、 を有することを特徴とする請求項1記載の半導体素子の
    検査ユニット。
  5. 【請求項5】 前記表示器は、前記比較結果を正否の状
    態で表示することを特徴とする請求項4記載の半導体素
    子の検査ユニット。
  6. 【請求項6】 前記表示器は、前記比較結果を連続的に
    表示することを特徴とする請求項4記載の半導体素子の
    検査ユニット。
JP9006140A 1997-01-17 1997-01-17 半導体素子 Pending JPH10206499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9006140A JPH10206499A (ja) 1997-01-17 1997-01-17 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9006140A JPH10206499A (ja) 1997-01-17 1997-01-17 半導体素子

Publications (1)

Publication Number Publication Date
JPH10206499A true JPH10206499A (ja) 1998-08-07

Family

ID=11630217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9006140A Pending JPH10206499A (ja) 1997-01-17 1997-01-17 半導体素子

Country Status (1)

Country Link
JP (1) JPH10206499A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020324A1 (ja) * 2003-08-22 2005-03-03 The New Industry Reserch Organization 半導体集積回路の雑音検出及び測定回路
US7368933B2 (en) 2005-01-19 2008-05-06 Samsung Electronics Co., Ltd. Method for testing standby current of semiconductor package
US8138783B2 (en) 2006-09-06 2012-03-20 Nxp B.V. Testable integrated circuit and IC test method
JP2016191578A (ja) * 2015-03-31 2016-11-10 日置電機株式会社 測定量判定装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020324A1 (ja) * 2003-08-22 2005-03-03 The New Industry Reserch Organization 半導体集積回路の雑音検出及び測定回路
US7368933B2 (en) 2005-01-19 2008-05-06 Samsung Electronics Co., Ltd. Method for testing standby current of semiconductor package
US8138783B2 (en) 2006-09-06 2012-03-20 Nxp B.V. Testable integrated circuit and IC test method
JP2016191578A (ja) * 2015-03-31 2016-11-10 日置電機株式会社 測定量判定装置

Similar Documents

Publication Publication Date Title
US7023232B2 (en) Image display device, drive circuit device and defect detection method of light-emitting diode
US7339390B2 (en) Systems and methods for controlling of electro-migration
JP5297537B2 (ja) 電子回路ブレーカおよび保護スイッチングを提供する方法
CN105785607A (zh) 显示基板、点灯设备及点灯测试探针对位检测方法
CN101118713A (zh) 显示板检查装置和方法
WO2017094555A1 (ja) Ledバックライトの検査方法
JP4566502B2 (ja) 太陽電池モジュール検査方法
JPH10206499A (ja) 半導体素子
US20100182033A1 (en) Testable integrated circuit and test method
JP2000147059A (ja) 半導体装置の試験システム
CA2425609C (en) Method for locating defects and measuring resistance in a test structure
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
GB2387445A (en) Measuring junction leakage in a semiconductor device
JP3649658B2 (ja) Led表示装置及びその検査方法
US8294470B2 (en) One sheet test device and method of testing using the same
JPH10115672A (ja) 半導体回路システム,半導体集積回路の検査方法及びその検査系列の生成方法
JP2004257815A (ja) 半導体集積回路の検査方法および半導体集積回路装置
JP2002189054A (ja) 半導体素子の信頼性試験装置
JP2005003606A (ja) 表示パネルの検査装置
KR0176122B1 (ko) 웨이퍼검사시스템의 램프체크장치
JP2006105738A (ja) 半導体集積回路検査装置、半導体集積回路検査方法、及びプログラム
JPH05164803A (ja) インサーキットテスタ用オープンテスト装置
JP2000046896A (ja) 半導体cmos集積回路の試験装置
JPH05312877A (ja) エージング基板の検査装置及びそれを用いた検査方法