JPH10199827A - Wiring structure and display device using the same - Google Patents

Wiring structure and display device using the same

Info

Publication number
JPH10199827A
JPH10199827A JP35842496A JP35842496A JPH10199827A JP H10199827 A JPH10199827 A JP H10199827A JP 35842496 A JP35842496 A JP 35842496A JP 35842496 A JP35842496 A JP 35842496A JP H10199827 A JPH10199827 A JP H10199827A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring layer
wiring
alloy
made
characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35842496A
Other languages
Japanese (ja)
Inventor
Tatsuya Miyagawa
Junji Shioda
純司 塩田
達也 宮川
Original Assignee
Casio Comput Co Ltd
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To set specific resistance to be not more than approximately 10μΩcm, even if a pinhole (void) is generated at the time of forming a scanning line inducing a gate electrode of Al-Nd alloy in an active matrix-type liquid crystal display device which is provided with a thin-film transistor.
SOLUTION: A scanning line including the gate electrode 2 is constituted of a first wiring layer 2a constituted of Al-Nd alloy, which is formed on a glass substrate 1, and of a second wiring layer 2b constituted of Al-Ti alloy, which is formed on the first wiring layer 2a. Even if the pinhole is generated in the first wiring layer 2a constituted of Al-Nd alloy, the second wiring layer 2b constituted of Al-Nd alloy can prevent disconnections, and specific resistance can be set to be not more than about 10μΩcm, even if pinholes are generated.
COPYRIGHT: (C)1998,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は配線構造及びそれを用いた表示装置に関する。 TECHNICAL FIELD The present invention relates to a display device using the wiring structure and the same.

【0002】 [0002]

【従来の技術】例えば、アクティブマトリックス型の液晶表示装置には、走査ライン及び信号ライン等からなる配線を備えているとともに、走査ラインと信号ラインの各交点近傍に画素電極及び該画素電極に接続されたスイッチング素子としての薄膜トランジスタを備えたものがある。 BACKGROUND ART For example, in an active matrix type liquid crystal display device, connected together and a wiring composed of the scanning lines and signal lines, etc., to the pixel electrode and the pixel electrodes at the intersections near the scan line and the signal line It has been are provided with a thin film transistor as a switching element.

【0003】図3は従来のこのような液晶表示装置の一部の断面図を示したものである。 [0003] FIG. 3 shows a partial cross-sectional view of such a conventional liquid crystal display device. この液晶表示装置はガラス基板1を備えている。 The liquid crystal display device includes a glass substrate 1. ガラス基板1の上面の所定の箇所にはゲート電極2を含む走査ライン(図示せず)が形成され、その表面には陽極酸化膜3が形成され、その上面全体にはゲート絶縁膜4が形成されている。 The predetermined portion of the upper surface of the glass substrate 1 (not shown) scan lines including a gate electrode 2 is formed, the anodic oxide film 3 formed on its surface, a gate insulating film 4 is formed on the entire upper surface It is. ゲート絶縁膜4の上面の所定の箇所でゲート電極2に対応する部分にはアモルファスシリコンからなる半導体薄膜5が形成されている。 Semiconductor thin film 5 made of amorphous silicon is formed on a portion corresponding to the gate electrode 2 at a predetermined position on the upper surface of the gate insulating film 4. 半導体薄膜5の上面の中央部にはブロッキング層6が形成されている。 Blocking layer 6 is formed in the central portion of the upper surface of the semiconductor thin film 5. 半導体薄膜5及びブロッキング層6の上面の両側にはn +シリコンからなるオーミックコンタクト層7、8が形成されている。 On both sides of the upper surface of the semiconductor thin film 5 and the blocking layer 6 ohmic contact layers 7 and 8 made of n + silicon is formed. オーミックコンタクト層7、8の各上面にはドレイン電極9及びソース電極10が形成されている。 Drain electrode 9 and the source electrode 10 is formed on the upper surface of the ohmic contact layers 7 and 8. また、これら電極9、10の形成と同時に信号ライン(図示せず)が形成されている。 The formation of these electrodes 9 and 10 at the same time as the signal line (not shown) is formed. ゲート絶縁膜4の上面の所定の箇所にはI I is a predetermined portion of the upper surface of the gate insulating film 4
TOからなる画素電極11がソース電極10に接続されて形成されている。 Pixel electrode 11 made of TO is formed is connected to the source electrode 10. 画素電極11の所定の部分を除く上面全体にはパッシベーション膜12が形成されている。 The entire top surface except for the predetermined portion of the pixel electrode 11 is a passivation film 12 is formed.

【0004】ところで、ゲート電極2を含む走査ラインからなる配線の材料としては、一般に、Ti、Ta、M [0004] as a wiring material made of scan lines including a gate electrode 2 is generally, Ti, Ta, M
o、Cr等の高融点金属を含有するAl合金が用いられている。 o, Al alloy containing a high melting point metal such as Cr is used. この場合、AlにTi等の高融点金属を含有させるのは、Alの耐熱性が十分でなく、後工程の加熱工程においてヒロックが発生するのを抑制するためである。 In this case, the inclusion of high melting point metal such as Ti to Al is not heat-resistant Al enough, because the hillocks in the heating step in the subsequent step can be suppressed. このように、耐ヒロック特性を考慮するのは、例えば、ゲート電極2を含む走査ライン上に形成されるゲート絶縁膜4の絶縁耐圧が低下しないようにするためである。 Thus, to consider hillock characteristic, for example, the breakdown voltage of the gate insulating film 4 formed on the scanning line including the gate electrode 2 is in order not to decrease.

【0005】しかるに、このような耐ヒロック特性を考慮した場合、Ti等の含有量を3at%程度以下とすることができず、ひいては配線(ゲート電極2を含む走査ライン)の抵抗率を20μΩcm程度以下とすることができない。 [0005] However, when considering such a hillock characteristic, can not be less about 3at% the content of Ti or the like, thus 20μΩcm about the resistivity of the wiring (scanning line including the gate electrode 2) It can not be less. 一方、最近では、液晶表示装置の高精細化や高開口率化等に伴って、配線のより一層の低抵抗化が要求されている。 Meanwhile, recently, with an increase in definition, high aperture ratio of a liquid crystal display device, further reduce the resistance of the wiring is required. このため、最近では、耐ヒロック特性が良く、しかも抵抗率を10μΩcm程度以下とすることのできるAl−Nd合金が注目されている。 Therefore, recently, good hillock characteristic, yet Al-Nd alloy resistivity can be less about 10μΩcm has attracted attention.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、Al− The object of the invention is to, however, Al-
Nd合金からなる配線の場合には、ピンホール(ボイド)の発生が問題となっている。 If the wiring made Nd alloy, generation of pinholes (void) has become a problem. すなわち、走査ラインにピンホールが発生した場合には、走査ラインの断線により線欠陥となり、ゲート電極2にピンホールが発生した場合には、薄膜トランジスタの欠陥により点欠陥となり、歩留及び信頼性が低下することになる。 That is, if the pinhole occurs in the scanning line becomes the line defect by disconnection of the scanning lines, when a pinhole occurs in the gate electrode 2 becomes a point defect by the defect of a thin film transistor, yield and reliability It will be reduced. この発明の課題は、配線にピンホールに起因する断線が生じないようにすることができ、しかも配線の抵抗率を10μΩc Object of the present invention can be disconnected due to pinholes wiring to prevent the occurrence, moreover 10μΩc the resistivity of the wire
m程度以下とすることができるようにすることである。 It is to be able to less about m.

【0007】 [0007]

【課題を解決するための手段】請求項1記載の発明は、 Means for Solving the Problems The invention according to claim 1,
希土類元素の1種または2種以上を含有するAl合金からなる第1配線層とTi、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層とを含む複数の配線層で構成したものである。 Second wiring comprising one or made of an Al alloy containing two or more first wiring layer and the Ti, Ta, Mo, Al alloys containing one or more refractory metal such as Cr of rare earth elements which is constituted by a plurality of wiring layers including a layer. 請求項5記載の発明は、主としてAlからなる第1 According to a fifth aspect of the invention, the first consisting of mainly Al
配線層と、希土類元素の1種または2種以上を含有するAl合金からなる第2配線層と、Ti、Ta、Mo、C A wiring layer, a second wiring layer of Al alloy containing one or more of rare earth elements, Ti, Ta, Mo, C
r等の高融点金属の1種または2種以上を含有するAl Al containing one or more refractory metal r such
合金からなる第3配線層とによって配線を構成したものである。 It is obtained by constituting the wiring by the third wiring layer made of an alloy.

【0008】この発明によれば、Nd等の希土類元素を含有するAl合金からなる配線層にピンホールが発生しても、一体的に形成されたTi等の高融点金属を含有するAl合金からなる配線層によって断線を防止することができ、したがって配線にピンホールに起因する断線が生じないようにすることができ、しかも配線の抵抗率を10μΩcm程度以下とすることができる。 [0008] According to the present invention, even if pin holes are generated in the wiring layer made of Al alloy containing a rare earth element such as Nd, an Al alloy containing a high melting point metal such as Ti which is integrally formed made by the wiring layer can be prevented from being broken, thus breaking caused by pinholes can be prevented to occur in the wiring, yet the resistivity of the wiring can be less than about 10 .mu..OMEGA.cm.

【0009】 [0009]

【発明の実施の形態】図1はこの発明の第1実施形態における液晶表示装置の要部の断面図を示したものである。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION shows a cross-sectional view of a main part of a liquid crystal display device according to a first embodiment of the present invention. この図において、図3と同一名称部分には同一の符号を付し、その説明を適宜省略する。 In this figure, the same symbols are attached to the same name parts in FIG. 3, and their description will not be repeated. この第1実施形態では、ゲート電極2を含む走査ラインは、ガラス基板1 In the first embodiment, the scanning lines including the gate electrode 2, a glass substrate 1
上に形成されたNd等の希土類元素の1種または2種以上を含有するAl合金からなる第1配線層2aと、この第1配線層2a上に形成されたTi、Ta、Mo、Cr A first wiring layer 2a made of Al alloy containing one or more of rare earth elements such as Nd which is formed above the first wiring layer 2a formed on Ti, Ta, Mo, Cr
等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層2bとによって構成されている。 It is constituted by a second wiring layer 2b made of Al alloy containing one or more refractory metal like.
そして、両配線層2a、2bからなるゲート電極2を含む走査ラインの表面には陽極酸化膜3が形成されている。 Then, both the wiring layer 2a, the anodic oxide film 3 on the surface of the scan lines including a gate electrode 2 made of 2b are formed.

【0010】このようなゲート電極2を含む走査ラインでは、Nd等の希土類元素を含有するAl合金からなる第1配線層2aにピンホールが発生しても、その上に形成されたTi等の高融点金属を含有するAl合金からなる第2配線層2bによって断線を防止することができ、 [0010] In the scan line including such a gate electrode 2, even if pinholes are generated in the first wiring layer 2a made of Al alloy containing a rare earth element such as Nd, the Ti or the like formed thereon it is possible to prevent disconnection by the second wiring layer 2b made of Al alloy containing a refractory metal,
したがってピンホールに起因する断線が生じないようにすることができ、しかも抵抗率を10μΩcm程度以下とすることができる。 Therefore it is possible to make disconnection due to pinholes does not occur, yet the resistivity can be less than about 10 .mu..OMEGA.cm. この結果、低抵抗化を図ることができるとともに、歩留及び信頼性の向上を図ることができる。 As a result, it is possible to reduce the resistance, it is possible to improve the yield and reliability.

【0011】次に、両配線層2a、2bの具体的材料及び具体的数値の一例について説明する。 [0011] Next, both the wiring layer 2a, an example of a specific material and specific values ​​of the 2b will be described. 第1配線層2a The first wiring layer 2a
はNdが0.5〜1.5at%含有されたAl−Nd合金であり、例えば、Al−1at%Nd合金によって形成すると、その抵抗率ρ 1は約7.5μΩcmとなる。 Is Al-Nd alloy Nd is contained 0.5~1.5At%, for example, be formed by Al-1 at.% Nd alloy, the resistivity [rho 1 is about 7.5Myuomegacm.
第2配線層2bはTiが2.5〜5at%含有されたA The second wiring layer 2b is Ti is contained 2.5~5at% A
l−Ti合金であり、例えば、Al−2.9at%Ti A l-Ti alloy, for example, Al-2.9at% Ti
合金によって形成すると、その抵抗率ρ 2は約20μΩ The formation of an alloy, its resistivity [rho 2 about 20μΩ
cmとなる。 The cm. そして、第1配線層2aと第2配線層2b The first wiring layer 2a and the second wiring layer 2b
との膜厚の比を6:4とする。 The ratio of thickness of 6: 4. この場合、計算の都合上、両配線層2a、2bの合計膜厚を1000Åとすると、第1配線層2aの膜厚t 1は600Åとなり、第2 In this case, for convenience of calculation, both the wiring layer 2a, when a 1000Å a total thickness of 2b, the thickness t 1 of the first wiring layer 2a is 600Å, and the second
配線層2bの膜厚t 2は400Åとなる。 Thickness t 2 of the wiring layer 2b becomes 400 Å.

【0012】ところで、抵抗率ρとシート抵抗Rs(Ω [0012] By the way, the resistivity ρ and the sheet resistance Rs (Ω
/□)と膜厚t(cm)との間には、ρ=Rs×tの関係がある。 / □) and between the thickness t (cm), a relationship of ρ = Rs × t. したがって、第1配線層2aのシート抵抗R Accordingly, the sheet resistance R of the first wiring layer 2a
1は、ρ 1 /t 1 =7.5μΩcm/600Å=1.2 s 1 is, ρ 1 / t 1 = 7.5μΩcm / 600Å = 1.2
5Ω/□となる。 5Ω / □ to become. 第2配線層2bのシート抵抗Rs The sheet resistance Rs of the second wiring layer 2b
2は、ρ 2 /t 2 =20μΩcm/400Å=5Ω/□となる。 2 is a ρ 2 / t 2 = 20μΩcm / 400Å = 5Ω / □. そして、両配線層2a、2bの合成シート抵抗R Then, both the wiring layer 2a, 2b synthetic sheet resistance R of the
sは、両配線層2a、2bが抵抗として並列になっているので、1/{(1/Rs 1 )+(1/Rs 2 )}=1Ω s Since both wiring layers 2a, 2b are in parallel as resistors, 1 / {(1 / Rs 1) + (1 / Rs 2)} = 1Ω
/□となる。 / □ a. この結果、両配線層2a、2bの合成抵抗率ρは、Rs×t=1Ω/□×1000Å=10μΩc As a result, both the wiring layer 2a, synthetic resistivity of 2b [rho is, Rs × t = 1Ω / □ × 1000Å = 10μΩc
mとなり、低抵抗化を図ることができる。 m next, it is possible to reduce the resistance.

【0013】次に、図2はこの発明の第2実施形態における液晶表示装置の要部の断面図を示したものである。 [0013] Next, FIG. 2 shows a cross-sectional view of a main part of a liquid crystal display device according to a second embodiment of the present invention.
この図において、図3と同一名称部分には同一の符号を付し、その説明を適宜省略する。 In this figure, the same symbols are attached to the same name parts in FIG. 3, and their description will not be repeated. この第2実施形態では、ゲート電極2を含む走査ラインは、ガラス基板1上に形成された主としてAlからなる第1配線層2cと、 In the second embodiment, the scanning lines including the gate electrode 2, a first wiring layer 2c made of mainly Al formed on the glass substrate 1,
この第1配線層2c上に形成されたNd等の希土類元素の1種または2種以上を含有するAl合金からなる第2 Second consisting of Al alloy containing one or more rare earth elements such as Nd formed on the first wiring layer 2c
配線層2dと、この第2配線層2d上に形成されたT A wiring layer 2d, which is formed on the second wiring layer 2d T
i、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第3配線層2eとによって構成されている。 i, Ta, Mo, and is constituted by a third wiring layer 2e made of Al alloy containing one or more refractory metal such as Cr. この場合も、第1〜第3配線層2 Again, the first to third wiring layers 2
c〜2eからなるゲート電極2を含む走査ラインの表面には陽極酸化膜3が形成されている。 The surface of the scan lines including a gate electrode 2 made of c~2e anodic oxide film 3 is formed.

【0014】そして、このようなゲート電極2を含む走査ラインの場合も、Al−Nd合金からなる第2配線層2dにピンホールが発生しても、その上に形成されたA [0014] Then, in the case of scanning lines comprising such gate electrode 2, even if pinholes are generated in the second wiring layer 2d made of Al-Nd alloy, formed thereon A
l−Ti合金からなる第3配線層2eによって断線を防止することができ、したがってピンホールに起因する断線が生じないようにすることができ、しかも抵抗率を1 It is possible to prevent disconnection by a third wiring layer 2e made of l-Ti alloy, thus it is possible to make disconnection due to pinholes does not occur, yet the resistivity 1
0μΩcm程度以下とすることができる。 It can be less than or equal to about 0μΩcm. この結果、低抵抗化を図ることができるとともに、歩留及び信頼性の向上を図ることができる。 As a result, it is possible to reduce the resistance, it is possible to improve the yield and reliability.

【0015】次に、第1〜第3配線層2c〜2eの具体的材料及び具体的数値の一例について説明する。 [0015] Next, an example of a specific material and specific values ​​of the first to third wiring layers 2C~2e. 第1配線層2cを主としてAlからなる材料によって形成すると、その抵抗率ρ 3は約3μΩcmとなる。 When formed of a material mainly composed of Al a first wiring layer 2c, the resistivity [rho 3 is about 3Myuomegacm. 第2配線層2dをAl−1at%Nd合金によって形成すると、その抵抗率ρ 4は約7.5μΩcmとなる。 When the second wiring layer 2d formed by Al-1 at.% Nd alloy, the resistivity [rho 4 is about 7.5Myuomegacm. 第3配線層2 The third wiring layer 2
eをAl−2.9at%Ti合金によって形成すると、 When the e formed by Al-2.9at% Ti alloy,
その抵抗率ρ 5は約20μΩcmとなる。 The resistivity ρ 5 is about 20μΩcm. そして、第1 Then, the first
〜第3配線層c〜2eの膜厚の比を5:2:3とする。 The film thickness ratio of the ~ third wiring layer c~2e 5: 2: 3 to.
この場合も、計算の都合上、第1〜第3配線層2c〜2 Again, for convenience of calculation, the first to third wiring layers 2c~2
eの合計膜厚を1000Åとすると、第1配線層2cの膜厚t 3は500Åとなり、第2配線層2dの膜厚t 4は200Åとなり、第3配線層2eの膜厚t 5は300Å When the total thickness of e and 1000 Å, the thickness t 3 of the first wiring layer 2c is 500Å, and the thickness t 4 of the second wiring layer 2d is 200Å, and the film thickness t 5 of the third wiring layer 2e 300 Å
となる。 To become.

【0016】そして、第1配線層2cのシート抵抗Rs [0016] The sheet resistance Rs of the first wiring layer 2c
3は、ρ 3 /t 3 =3μΩcm/500Å=0.6Ω/□ 3, ρ 3 / t 3 = 3μΩcm / 500Å = 0.6Ω / □
となる。 To become. 第2配線層2dのシート抵抗Rs 4は、ρ 4 /t The sheet resistance Rs 4 of the second wiring layer 2d is, ρ 4 / t
4 =7.5μΩcm/200Å=3.75Ω/□となる。 4 = 7.5μΩcm / 200Å = 3.75Ω / □ to become. 第3配線層2eのシート抵抗Rs 5は、ρ 5 /t 5 The sheet resistance Rs 5 of the third wiring layer 2e is, ρ 5 / t 5 =
20μΩcm/300Å=6.67Ω/□となる。 20μΩcm / 300Å = 6.67Ω / □ to become. そして、第1〜第3配線層2c〜2eの合成シート抵抗Rs Then, the combined sheet resistance Rs of the first to third wiring layers 2c~2e
は、第1〜第3配線層2c〜2eが抵抗として並列になっているので、1/{(1/Rs 3 )+(1/Rs 4 )+ Since the first to third wiring layers 2c~2e is in parallel as resistors, 1 / {(1 / Rs 3) + (1 / Rs 4) +
(1/Rs 5 )}=0.48Ω/□となる。 (1 / Rs 5)} = 0.48Ω / □ become. この結果、 As a result,
第1〜第3配線層2c〜2eの合成抵抗率ρは、Rs× Synthetic resistivity ρ of the first to third wiring layers 2c~2e, Rs ×
t=0.48Ω/□×1000Å=4.8μΩcmとなり、より一層の低抵抗化を図ることができる。 t = 0.48Ω / □ × 1000Å = 4.8μΩcm next, it is possible to further reduce resistance.

【0017】なお、上記実施形態では、表示装置に適用した場合で示したが、本発明の配線構造は、表示装置以外の配線として幅広く適用できるものである。 [0017] In the above embodiment has been described in the case of applying to the display device, the wiring structure of the present invention is broadly applicable as a wiring other than the display device. また、薄膜トランジスタのゲート電極を含む走査ラインに限らず、ソース電極、ドレイン電極またはこれらの電極を含む信号ラインの配線としても使用することができる。 Further, not only the scanning lines including the gate electrode of the thin film transistor can be used as a wiring of a signal line including a source electrode, the drain electrode or the electrodes.

【0018】 [0018]

【発明の効果】以上説明したように、この発明によれば、Nd等の希土類元素を含有するAl合金からなる配線層にピンホールが発生しても、一体的に形成されたT As described in the foregoing, according to the present invention, even if pin holes are generated in the wiring layer made of Al alloy containing a rare earth element such as Nd, integrally formed T
i等の高融点金属を含有するAl合金からなる配線層によって断線を防止することができるので、配線にピンホールに起因する断線が生じないようにすることができ、 Since disconnection by the wiring layer of Al alloy containing a high melting point metal i the like can be prevented, it is possible to make disconnection caused by pinholes in wiring does not occur,
しかも配線の抵抗率を10μΩcm程度以下とすることができ、ひいては低抵抗化を図ることができるとともに、歩留及び信頼性の向上を図ることができる。 Moreover the resistance of the interconnections can be less about 10 .mu..OMEGA.cm, it is possible to turn low resistance, it is possible to improve the yield and reliability.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の第1実施形態における液晶表示装置の要部の断面図。 Figure 1 is a cross-sectional view of a main part of a liquid crystal display device according to a first embodiment of the present invention.

【図2】この発明の第2実施形態における液晶表示装置の要部の断面図。 2 is a cross-sectional view of a main part of a liquid crystal display device according to a second embodiment of the present invention.

【図3】従来の液晶表示装置の一部の断面図。 [3] cross-sectional view of part of a conventional liquid crystal display device.

【符号の説明】 DESCRIPTION OF SYMBOLS

2 ゲート電極 2a 第1配線層 2b 第2配線層 2c 第1配線層 2d 第2配線層 2e 第3配線層 2 gate electrode 2a first wiring layer 2b second wiring layer 2c first interconnection layer 2d second wiring layer 2e third wiring layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 FI H05K 1/02 H01L 29/78 617L 617M ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identifications FI H05K 1/02 H01L 29/78 617L 617M

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 希土類元素の1種または2種以上を含有するAl合金からなる第1配線層とTi、Ta、Mo、 1. A first wiring layer and the Ti of Al alloy containing one or more of rare earth elements, Ta, Mo,
    Cr等の高融点金属の1種または2種以上を含有するA A containing one or more refractory metal such as Cr
    l合金からなる第2配線層とを含む複数の配線層で構成したことを特徴とする配線構造。 Interconnection structure characterized by being configured of a plurality of wiring layers and a second wiring layer made of l alloy.
  2. 【請求項2】 Al−Nd合金からなる第1配線層とA 2. A first wiring layer made of Al-Nd alloy and A
    l−Ti合金からなる第2配線層とを含む複数の配線層で構成したことを特徴とする配線構造。 Interconnection structure characterized by being configured of a plurality of wiring layers and a second wiring layer made of l-Ti alloy.
  3. 【請求項3】 請求項1または2記載の発明において、 3. A first aspect of the present invention, wherein,
    前記第1配線層が下層で、前記第2配線層が上層であることを特徴とする配線構造。 Interconnect structure wherein the first wiring layer in the lower layer, the second wiring layer is an upper layer.
  4. 【請求項4】 請求項1〜3のいずれかに記載の発明において、前記第1配線層及び前記第2配線層の少なくとも一方は表面に酸化膜を有することを特徴とする配線構造。 4. A invention described in any one of claims 1 to 3, the wiring structure characterized by having at least one oxide film on a surface of the first wiring layer and the second wiring layer.
  5. 【請求項5】 主としてAlからなる第1配線層と、希土類元素の1種または2種以上を含有するAl合金からなる第2配線層と、Ti、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第3配線層とによって配線を構成したことを特徴とする配線構造。 5. A first wiring layer mainly made of Al, the second wiring layer of Al alloy containing one or more of rare earth elements, Ti, Ta, Mo, of a refractory metal such as Cr interconnection structure characterized by being configured to interconnect the third wiring layer made of Al alloy containing one or more kinds.
  6. 【請求項6】 主としてAlからなる第1配線層と、A 6. A first wiring layer mainly made of Al, A
    l−Nd合金からなる第2配線層と、Al−Ti合金からなる第3配線層とによって配線を構成したことを特徴とする配線構造。 Interconnect structure wherein the second wiring layer made of l-Nd alloy, that constitutes the wiring by the third wiring layer made of Al-Ti alloys.
  7. 【請求項7】 請求項5または6記載の発明において、 7. The invention of claim 5 or 6 wherein,
    前記第1〜第3配線層はこの順番で順次積層されていることを特徴とする配線構造。 The first to third interconnection layer wiring structure, characterized in that are successively stacked in this order.
  8. 【請求項8】 請求項7記載の発明において、前記第1 8. The invention of claim 7, wherein the first
    〜第3配線層の少なくとも一層は表面に酸化膜を有することを特徴とする配線構造。 Interconnection structure, characterized in that it comprises at least one layer is an oxide film on the surface of the to third interconnection layers.
  9. 【請求項9】 透明絶縁基板と、希土類元素の1種または2種以上を含有するAl合金からなる第1配線層とT 9. A transparent insulating substrate, a first wiring layer of Al alloy containing one or more of rare earth elements T
    i、Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層とを含む複数の配線層で構成した配線と、を具備することを特徴とする表示装置。 i, and characterized by including Ta, Mo, wiring and configured in a plurality of wiring layers and a second wiring layer of Al alloy containing one or more refractory metal such as Cr, the a display device for.
  10. 【請求項10】 薄膜トランジスタをスイッチング素子として画素電極に接続したアクティブ型の表示装置において、前記薄膜トランジスタのゲート、ソース、ドレイン電極の少なくとも1つを、希土類元素の1種または2 The 10. TFT in the active-type display device connected to the pixel electrode as a switching element, a gate of the thin film transistor, the source, at least one of the drain electrode, one of rare earth elements, or 2
    種以上を含有するAl合金からなる第1配線層とTi、 The first wiring layer and the Ti of Al alloy containing more species,
    Ta、Mo、Cr等の高融点金属の1種または2種以上を含有するAl合金からなる第2配線層とを含む複数の配線層で構成したことを特徴とする表示装置。 Ta, Mo, display device, characterized in that is constituted by a plurality of wiring layers and a second wiring layer of Al alloy containing one or more refractory metal such as Cr.
JP35842496A 1996-12-28 1996-12-28 Wiring structure and display device using the same Pending JPH10199827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35842496A JPH10199827A (en) 1996-12-28 1996-12-28 Wiring structure and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35842496A JPH10199827A (en) 1996-12-28 1996-12-28 Wiring structure and display device using the same

Publications (1)

Publication Number Publication Date
JPH10199827A true true JPH10199827A (en) 1998-07-31

Family

ID=18459233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35842496A Pending JPH10199827A (en) 1996-12-28 1996-12-28 Wiring structure and display device using the same

Country Status (1)

Country Link
JP (1) JPH10199827A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033198A (en) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp Hillock-free aluminum layer and its forming method
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
US7078733B2 (en) 2002-03-07 2006-07-18 Sanyo Electric Co., Ltd. Aluminum alloyed layered structure for an optical device
US7126593B2 (en) 2002-01-29 2006-10-24 Sanyo Electric Co., Ltd. Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
KR100741072B1 (en) 2005-01-17 2007-07-19 삼성에스디아이 주식회사 A thin film transistor, a method for prepairng the same and a flat panel display device
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
JP2010087068A (en) * 2008-09-30 2010-04-15 Hitachi Ltd Display

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456910B2 (en) * 2000-08-08 2008-11-25 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US8497949B2 (en) 2000-08-08 2013-07-30 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
US6936959B2 (en) 2002-01-25 2005-08-30 Sanyo Electric Co., Ltd. Display apparatus
US7126593B2 (en) 2002-01-29 2006-10-24 Sanyo Electric Co., Ltd. Drive circuit including a plurality of transistors characteristics of which are made to differ from one another, and a display apparatus including the drive circuit
US7215304B2 (en) 2002-02-18 2007-05-08 Sanyo Electric Co., Ltd. Display apparatus in which characteristics of a plurality of transistors are made to differ from one another
US7150669B2 (en) 2002-03-05 2006-12-19 Sanyo Electric Co., Ltd. Electroluminescent panel and a manufacturing method therefor
US7078733B2 (en) 2002-03-07 2006-07-18 Sanyo Electric Co., Ltd. Aluminum alloyed layered structure for an optical device
US7009749B2 (en) 2002-03-11 2006-03-07 Sanyo Electric Co., Ltd. Optical element and manufacturing method therefor
JP2005033198A (en) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp Hillock-free aluminum layer and its forming method
JP4729661B2 (en) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司Chimei Innolux Corporation Aluminum layer and method of forming no hillock
KR100741072B1 (en) 2005-01-17 2007-07-19 삼성에스디아이 주식회사 A thin film transistor, a method for prepairng the same and a flat panel display device
JP2010087068A (en) * 2008-09-30 2010-04-15 Hitachi Ltd Display

Similar Documents

Publication Publication Date Title
US6215541B1 (en) Liquid crystal displays and manufacturing methods thereof
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
US5334860A (en) Panel having thin film element formed thereon
US4905066A (en) Thin-film transistor
US20010030717A1 (en) Liquid crystal display device
US20080198108A1 (en) Array substrate and display unit using it and production method for array substrate
US5905549A (en) Redundant conductor structure for an LCD and method for formation thereof
US6259119B1 (en) Liquid crystal display and method of manufacturing the same
JPH08234239A (en) Display device
JPH06148684A (en) Liquid crystal display element
JPH10319431A (en) Thin film transistor array substrate
JPH06160904A (en) Liquid crystal display device and its production
US6219124B1 (en) Liquid crystal display device with reduced resistance to common voltages, and related methods
JPH11281992A (en) Liquid crystal display and its production
JPH10254383A (en) Semiconductor device and organic el display device
JPH05243333A (en) Thin film field-effect transistor substrate
JP2000077669A (en) Thin-film transistor substrate and liquid crystal display using the same
JPH09152626A (en) Liquid crystal display device and its production
JPH0926602A (en) Active matrix display device
JPH1010581A (en) Display device
JP2000131719A (en) Thin film transistor substrate for liquid crystal display device and its production
JPH11258625A (en) Array substrate for display device and its manufacture
JPH09230362A (en) Liquid crystal display device
JPH08153722A (en) Electrode wiring material and electrode wiring board using it