JPH1019973A - Circuit tester - Google Patents
Circuit testerInfo
- Publication number
- JPH1019973A JPH1019973A JP8195433A JP19543396A JPH1019973A JP H1019973 A JPH1019973 A JP H1019973A JP 8195433 A JP8195433 A JP 8195433A JP 19543396 A JP19543396 A JP 19543396A JP H1019973 A JPH1019973 A JP H1019973A
- Authority
- JP
- Japan
- Prior art keywords
- test
- alternative
- component
- unit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体集積回路装
置(「IC」という)の試験装置に関し、特に、廃品種
ICの代替試験に好適な試験装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus for a semiconductor integrated circuit device (hereinafter referred to as "IC"), and more particularly to a test apparatus suitable for a substitute test of a waste IC.
【0002】[0002]
【従来の技術】装置を構成するIC部品の中に何らかの
理由で入手不能となった部品(「廃品種IC」という)
が発生した場合、当該装置の製造を続けるためには、こ
の廃品種ICと、ほぼ同等の機種・性能、すなわち互換
性のあるIC(「代替IC」という)を探し、選択され
た代替ICに伴い製造図面等の変更を行う、という作業
工数が必要とされる。2. Description of the Related Art Among IC parts constituting an apparatus, parts which cannot be obtained for any reason (referred to as "discontinued IC").
Occurs, in order to continue the manufacture of the device, it is necessary to search for a compatible IC (hereinafter referred to as “alternate IC”) having a model and performance that is substantially equivalent to the waste type IC, Accordingly, a work man-hour to change a manufacturing drawing or the like is required.
【0003】そして、この代替ICに置き換えて問題な
いことを確認するために、従来、代替ICを実装した評
価用の試作装置や設備を新たに製造し、実際に、この試
験装置を動作させて、問題があるか否かの確認を行って
いた。[0003] In order to confirm that there is no problem with the replacement of the alternative IC, conventionally, a prototype device or equipment for evaluation mounting the alternative IC is newly manufactured, and the test device is actually operated. , To check if there was a problem.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、廃品種ICが発生した時の、代替ICの
機能確認のためのコストの低減が困難である、という問
題点を有している。However, the above-mentioned conventional method has a problem that it is difficult to reduce the cost for confirming the function of the alternative IC when a waste IC is generated. .
【0005】その理由は、上記したように、代替ICの
機能確認のために、評価用の試作装置や設備の開発製造
等、多数の評価工数が必要とされることによる。[0005] The reason is that, as described above, in order to confirm the function of the alternative IC, a large number of evaluation man-hours are required, such as development and manufacture of a prototype device and equipment for evaluation.
【0006】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、廃品種ICが発生した
時の代替ICの機能確認時、従来必要とされていた評価
用の試作装置や設備、多数の評価工数を、大幅に削減す
ることを可能とした回路試験装置を提供することにあ
る。SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a prototype for evaluation which has conventionally been required when confirming the function of a substitute IC when a waste IC is generated. It is an object of the present invention to provide a circuit test apparatus capable of greatly reducing devices, equipment, and a large number of evaluation steps.
【0007】[0007]
【課題を解決するための手段】前記目的を達成するた
め、本発明の回路試験装置は、半導体集積回路装置
(「IC」という)部品の電気的特性やピンの機能を入
力する入力手段と、前記入力手段から入力された情報を
記憶する記憶部と、前記記憶部に記憶された情報を基に
テストパターンを生成する試験制御手段と、前記IC部
品(「第1のIC部品」という)と電気的にコンタクト
し前記試験制御手段からのテストパターンを前記第1の
IC部品に入力する第1の部材と、第2のIC部品と電
気的にコンタクトし前記試験制御手段からのテストパタ
ーンを前記第2のIC部品に入力する第2の部材と、前
記試験制御手段から印加されるテストパターンに対する
前記第1、第2のIC部品の出力結果を比較する比較手
段と、前記比較手段の比較結果を出力する手段と、を備
えたことを特徴とする。To achieve the above object, a circuit test apparatus according to the present invention comprises: input means for inputting electrical characteristics of a semiconductor integrated circuit device (hereinafter referred to as "IC") component and pin functions; A storage unit that stores information input from the input unit, a test control unit that generates a test pattern based on the information stored in the storage unit, and the IC component (hereinafter, referred to as a “first IC component”). A first member that electrically contacts and inputs a test pattern from the test control means to the first IC component; and a first member that makes electrical contact with a second IC component and transmits the test pattern from the test control means to the first IC component. A second member to be input to the second IC component, a comparing unit for comparing output results of the first and second IC components with respect to a test pattern applied from the test control unit, and a ratio of the comparing unit And means for outputting the result, characterized by comprising a.
【0008】[0008]
【発明の実施の形態】以下に、本発明の好ましい実施の
形態、つづいて本発明の実施の形態をより詳細に説明す
るための実施例を説明する。本発明は、その好ましい実
施の形態において、廃品種ICなど第1のIC部品の電
気的特性やピンの機能を入力するパネル部(図1の1
0)と、このパネル部から入力された情報を記憶する記
憶部(図1の20)と、第1のIC部品を差し込む被試
験ソケット部(図1の30)と、代替ICなど第2のI
C部品を差し込む試験ソケット部(図1の40)と、記
憶部(図1の20)に記憶された情報を基にテストパタ
ーンを生成する試験制御部(図1の50)と、被試験ソ
ケット部から出力された出力信号と、試験ソケット部か
ら出力された出力信号の両者の出力結果を比較する比較
部(図1の60)と、この比較部が出力した比較結果を
出力するモニタ部(図1の70)と、を備えて構成され
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below, followed by examples for explaining the embodiments of the present invention in more detail. According to a preferred embodiment of the present invention, a panel unit (1 in FIG. 1) for inputting the electrical characteristics and pin functions of a first IC component such as a waste IC.
0), a storage section (20 in FIG. 1) for storing information input from the panel section, a socket under test (30 in FIG. 1) into which the first IC component is inserted, and a second IC such as a substitute IC. I
A test socket section (40 in FIG. 1) into which the C component is inserted; a test control section (50 in FIG. 1) for generating a test pattern based on information stored in the storage section (20 in FIG. 1); A comparison unit (60 in FIG. 1) that compares the output results of both the output signal output from the unit and the output signal output from the test socket unit, and a monitor unit (60) that outputs the comparison result output by the comparison unit. 1 in FIG. 1).
【0009】本発明の実施の形態においては、廃品種I
Cが発生した時の代替ICの機能確認時、廃品種ICの
電気的特性やピンの機能の情報をパネル部(図1の1
0)より入力すると、これが記憶部(図1の20)に保
持される。In the embodiment of the present invention, the waste variety I
When the function of the alternative IC is confirmed when C occurs, information on the electrical characteristics and pin functions of the waste IC is displayed on the panel unit (1 in FIG. 1).
When input is made from 0), this is stored in the storage unit (20 in FIG. 1).
【0010】試験制御部(図1の50)は、この情報を
基にテストパターンを生成し、廃品種ICが差し込まれ
た被試験ソケット部(図1の30)と、代替品ICが差
し込まれた試験ソケット部(図1の40)にこのテスト
パターンを入力する。The test control section (50 in FIG. 1) generates a test pattern based on this information, and the socket under test (30 in FIG. 1) into which the waste type IC is inserted and the alternative IC into which the IC is inserted. This test pattern is input to the test socket section (40 in FIG. 1).
【0011】入力されたテストパターンに対する廃品種
ICと代替ICの出力結果は比較部(図1の60)に出
力され、比較部は両者の出力結果を比較し、結果をモニ
タ部(図1の70)へ出力する。The output results of the waste IC and the substitute IC with respect to the input test pattern are output to a comparing section (60 in FIG. 1), and the comparing section compares the output results of both and outputs the result to a monitor section (FIG. 1). 70).
【0012】このため、モニタ部から出力された比較結
果を見ることにより、代替ICが廃品種ICの代用品と
して問題ないか否かを容易に確認することができる。Therefore, by checking the comparison result output from the monitor unit, it is possible to easily confirm whether or not the substitute IC has no problem as a substitute for the waste IC.
【0013】[0013]
【実施例】本発明の一実施例を図面を参照して説明す
る。図1は、本発明の一実施例に係る回路試験装置の構
成を示す図である。An embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration of a circuit test apparatus according to one embodiment of the present invention.
【0014】図1を参照すると、本実施例は、廃品種I
Cの電気的特性やピンの機能を入力するパネル部10
と、パネル部から入力された情報を保持する記憶部20
と、廃品種ICを差し込む被試験ソケット部30と、代
替ICを差し込む試験ソケット部40と、記憶部20に
保持された情報を基にテストパターンを生成する試験制
御部50と、被試験ソケット部30から出力された出力
信号と試験ソケット部40から出力された出力信号の両
者の出力結果を比較する比較部60と、比較部が出力し
た比較結果を出力するモニタ部70と、から構成されて
いる。なお、モニタ部70はディスプレイ装置又はプリ
ンタ等いずれであってもよい。Referring to FIG. 1, the present embodiment employs a waste type I
Panel section 10 for inputting electrical characteristics of C and pin functions
And a storage unit 20 for storing information input from the panel unit.
A socket unit under test 30 for inserting a waste type IC, a test socket unit 40 for inserting a substitute IC, a test control unit 50 for generating a test pattern based on information held in the storage unit 20, a socket unit for test The comparison unit 60 is configured to compare output results of both the output signal output from the output signal 30 and the output signal output from the test socket unit 40, and a monitor unit 70 that outputs the comparison result output by the comparison unit. I have. The monitor 70 may be a display device, a printer, or the like.
【0015】図1に示した本実施例の動作を以下に説明
する。The operation of this embodiment shown in FIG. 1 will be described below.
【0016】代替ICの評価を行う場合、まず廃品種I
Cの電気的特性やピンの機能をパネル部10から入力す
る。パネル部10から入力された情報は記憶部20に保
持される。When evaluating an alternative IC, first, the waste type I
The electrical characteristics of C and the function of the pins are input from the panel unit 10. Information input from the panel unit 10 is stored in the storage unit 20.
【0017】必要な情報を全て入力すると、廃品種IC
を被試験ソケット部30に、代替ICを試験ソケット部
40に差し込み、パネル部10から試験開始を指示す
る。When all the necessary information is entered, the waste IC
Is inserted into the socket unit under test 30 and the alternative IC is inserted into the test socket unit 40, and the panel unit 10 instructs the start of the test.
【0018】試験開始を指示された試験制御部50は、
記憶部20に保持された情報を基にテストパターンを生
成し、このテストパターンを被試験ソケット部30と試
験ソケット部40にそれぞれ入力する。なお、試験制御
部50は、パターン格納用のメモリの他、例えば信号の
位相を画定するクロックを生成するクロック生成器、テ
ストパターンの波形フォーマットを画定するフォーマッ
タ、全体を制御するCPU、信号を出力するドライバ等
を含む構成としてもよい。The test control unit 50 instructed to start the test
A test pattern is generated based on the information held in the storage unit 20, and the test pattern is input to the socket unit under test 30 and the test socket unit 40, respectively. The test control unit 50 includes, for example, a clock generator for generating a clock for defining a phase of a signal, a formatter for defining a waveform format of a test pattern, a CPU for controlling the whole, and a signal for outputting signals, in addition to a memory for storing a pattern. It may be configured to include a driver or the like.
【0019】被試験ソケット部30は、試験制御部50
から入力されたテストパターンを廃品種ICに入力し、
テストパターンに対する廃品種ICからの出力結果を比
較部60に出力する。同様に、試験ソケット部40は試
験制御部50から入力されたテストパターンを代替IC
に入力し、テストパターンに対する代替ICからの出力
結果を比較部60に出力する。The socket unit under test 30 includes a test control unit 50.
Input the test pattern input from the
The output result from the waste type IC for the test pattern is output to the comparing unit 60. Similarly, the test socket unit 40 converts the test pattern input from the test control unit 50 into a substitute IC.
, And outputs the output result from the substitute IC for the test pattern to the comparison unit 60.
【0020】比較部60は、被試験ソケット部30及び
試験ソケット部40から入力された出力結果を比較し、
比較結果をモニタ部70に出力される。The comparing section 60 compares output results input from the socket under test 30 and the test socket section 40,
The comparison result is output to the monitor unit 70.
【0021】本発明の実施例においては、廃品種ICの
代替ICの機能確認の度ごとに試作装置等を製造するこ
とを不要とし、各種廃品種IC及び代替ICに対して共
通に機能確認を行うことができるという利点を有する。
またICのパッケージの型、ピン数等に対応して例えば
ソケット等を交換すればよく、コストの低減を図るもの
である。In the embodiment of the present invention, it is not necessary to manufacture a prototype device or the like every time the function of the substitute IC of the waste IC is confirmed, and the function confirmation is commonly performed for the various waste ICs and the substitute IC. It has the advantage that it can be done.
Further, for example, the socket or the like may be replaced in accordance with the type of the package of the IC, the number of pins, or the like, thereby reducing costs.
【0022】[0022]
【発明の効果】以上説明したように、本発明によれば、
廃品種ICが発生した際における代替ICの機能確認時
において、従来に比べ、大幅なコスト削減を可能とする
という効果を奏する。As described above, according to the present invention,
When the function of the alternative IC is confirmed when the waste type IC is generated, an effect is obtained that the cost can be significantly reduced as compared with the related art.
【0023】その理由は、従来は廃品種ICが発生した
際における代替ICの機能確認時、評価用の試作装置や
設備、多数の評価工数が必要とされたが、本発明の回路
試験装置は各廃品種ICに対して共通に利用可能とさ
れ、試作装置や設備の製造等を不要としたことによる。The reason for this is that, in the past, when checking the function of a substitute IC when a discarded IC was generated, a prototype device and equipment for evaluation and a large number of evaluation man-hours were required. This is because common use is possible for each waste type IC, and there is no need to manufacture a prototype device or equipment.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
10 パネル部 20 記憶部 30 被試験ソケット部 40 ソケット部 50 試験制御部 60 比較部 70 モニタ部 DESCRIPTION OF SYMBOLS 10 Panel part 20 Storage part 30 Socket part under test 40 Socket part 50 Test control part 60 Comparison part 70 Monitor part
Claims (3)
品の電気的特性やピンの機能を入力する入力手段と、 前記入力手段から入力された情報を記憶する記憶部と、 前記記憶部に記憶された情報を基にテストパターンを生
成する試験制御手段と、 前記IC部品(「第1のIC部品」という)と電気的に
コンタクトし前記試験制御手段からのテストパターンを
前記第1のIC部品に入力する第1の部材と、 第2のIC部品と電気的にコンタクトし前記試験制御手
段からのテストパターンを前記第2のIC部品に入力す
る第2の部材と、 前記試験制御手段から印加されるテストパターンに対す
る前記第1、第2のIC部品の出力結果を比較する比較
手段と、 前記比較手段の比較結果を出力する手段と、 を備えたことを特徴とする回路試験装置。1. An input unit for inputting electrical characteristics of a semiconductor integrated circuit device (hereinafter referred to as an "IC") component and a function of a pin, a storage unit for storing information input from the input unit, and Test control means for generating a test pattern based on the stored information; and electrically contacting the IC component (hereinafter referred to as a "first IC component"), and transmitting the test pattern from the test control means to the first IC. A first member to be input to the component; a second member to be in electrical contact with the second IC component and to input a test pattern from the test control means to the second IC component; A circuit testing apparatus comprising: comparing means for comparing output results of the first and second IC components with respect to an applied test pattern; and means for outputting a comparison result of the comparing means. .
1、第2のIC部品の出力を前記比較手段に伝達する、
ことを特徴とする請求項1記載の回路試験装置。2. The apparatus according to claim 1, wherein said first and second members transmit outputs of said first and second IC components to said comparing means, respectively.
The circuit test apparatus according to claim 1, wherein:
品種IC、代替ICからなることを特徴とする請求項1
又は2記載の回路試験装置。3. The semiconductor device according to claim 1, wherein said first and second IC components are each composed of a waste IC and a substitute IC.
Or the circuit test apparatus according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8195433A JPH1019973A (en) | 1996-07-05 | 1996-07-05 | Circuit tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8195433A JPH1019973A (en) | 1996-07-05 | 1996-07-05 | Circuit tester |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1019973A true JPH1019973A (en) | 1998-01-23 |
Family
ID=16340986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8195433A Pending JPH1019973A (en) | 1996-07-05 | 1996-07-05 | Circuit tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1019973A (en) |
-
1996
- 1996-07-05 JP JP8195433A patent/JPH1019973A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6487700B1 (en) | Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it | |
US6651204B1 (en) | Modular architecture for memory testing on event based test system | |
US4763066A (en) | Automatic test equipment for integrated circuits | |
JP2697861B2 (en) | Automatic measurement program creation device | |
US4551837A (en) | High speed operational recurring signature evaluator for digital equipment tester | |
KR100729647B1 (en) | Board test system | |
US6035114A (en) | Method for constructing fault classification tables of analog circuits | |
US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
JPH1019973A (en) | Circuit tester | |
US7251761B2 (en) | Assembly for LSI test and method for the test | |
US5590136A (en) | Method for creating an in-circuit test for an electronic device | |
US7493542B2 (en) | Arrangement for testing integrated circuits | |
JP2962239B2 (en) | Semiconductor integrated circuit inspection apparatus and inspection method thereof | |
US5398197A (en) | Method of creating debug specification and test program creating specification | |
JPH10253707A (en) | Tester for integrated circuit | |
JPH0232620A (en) | Programmable logic array | |
JP2002311103A (en) | Electronic circuit unit having connector for testing | |
KR100193442B1 (en) | How to check the wire harness | |
JPH0921846A (en) | Inspection device | |
US6131275A (en) | Methods and devices relating to circuit board constructions | |
US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
JP3215600B2 (en) | IC test equipment | |
Nair et al. | Automatic dependency model generation using SPICE event driven simulation | |
JP2720761B2 (en) | Semiconductor integrated circuit test equipment | |
JPS63103985A (en) | Inspecting device for integrated circuit element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |