JPH10190376A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH10190376A
JPH10190376A JP35035796A JP35035796A JPH10190376A JP H10190376 A JPH10190376 A JP H10190376A JP 35035796 A JP35035796 A JP 35035796A JP 35035796 A JP35035796 A JP 35035796A JP H10190376 A JPH10190376 A JP H10190376A
Authority
JP
Japan
Prior art keywords
transistor
current
base
emitter
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP35035796A
Other languages
Japanese (ja)
Inventor
Hitoshi Motonakano
均 本中野
Hideki Hirose
秀喜 廣瀬
Junichi Nakamura
順一 中村
Takeshi Yuwaki
武志 湯脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35035796A priority Critical patent/JPH10190376A/en
Publication of JPH10190376A publication Critical patent/JPH10190376A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an amplifier circuit capable of being operated at a low voltage and with a low current and easily widening the dynamic range of the input and output of a circuit. SOLUTION: An input part 60 and an output part 80 are so-called diode circuit. In this amplifier circuit 50, the change of a signal source VIN appears at the base of transistors Q2 and Q3 through the base and emitter of the transistors Q10 and Q11 and an output current Iout is changed corresponding to it. The large part of the current from current sources I12 and I13 is made to flow into the current source I11 and a current amount flowing to a resistor R1 is little.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、ビデオ信
号等を増幅する増幅回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit for amplifying a video signal or the like.

【0002】[0002]

【従来の技術】図3は従来一般的に使われているビデオ
信号増幅回路の構成を示す回路図である。図3に示す増
幅回路においては、例えば、信号源VINから信号電圧v
inが入力されていないとき、トランジスタQ1 およびト
ランジスタQ6 のベースが電圧源V1 ,V2 により電圧
0 にバイアスされる。また、ダイオード接続されたト
ランジスタQ2 ,Q5 が同様の特性を持つように形成さ
れた場合には、抵抗素子R1 ,R2 には同じ電流i1
発生される。
2. Description of the Related Art FIG. 3 is a circuit diagram showing a configuration of a video signal amplifier circuit generally used in the prior art. In the amplifier circuit shown in FIG. 3, for example, a signal from the signal source V IN voltage v
When in is not input, the bases of the transistors Q 1 and Q 6 are biased to the voltage v 0 by the voltage sources V 1 and V 2 . When the diode-connected transistors Q 2 and Q 5 are formed to have similar characteristics, the same current i 1 is generated in the resistance elements R 1 and R 2 .

【0003】トランジスタQ1 のベースに信号源VIN
より信号電圧vinが入力されたとき、信号電圧vinに応
じた変化電流Δi1 が抵抗素子R1 からダイオード接続
されたトランジスタQ2 に流れる。また、図3に示すよ
うに、これとは逆の方向で、抵抗素子R2 およびダイオ
ード接続されたトランジスタQ5 に同じ変化電流Δi1
が流れる。これらの変化電流がダイオード接続されたト
ランジスタQ2 およびQ5 により差動電圧に変換され、
トランジスタQ3 ,Q4 のベースに入力される。
[0003] When the signal voltage v in is input by a signal source V IN to the base of the transistor Q 1, flows change current .DELTA.i 1 corresponding to the signal voltage v in the transistor Q 2 to which the diode-connected from the resistance element R 1 . As shown in FIG. 3, the same change current Δi 1 is applied to the resistance element R 2 and the diode-connected transistor Q 5 in the opposite direction.
Flows. The transistors Q 2 and Q 5 in which these changes current is diode connected and converted into a differential voltage,
Input to the bases of transistors Q 3 and Q 4 .

【0004】トランジスタQ3 ,Q4 で構成された差動
増幅回路により、トランジスタQ3,Q4 のベースに入
力された差動電圧が増幅され、出力端子TOUT に出力さ
れる。
The [0004] transistors Q 3, Q 4 in configured differential amplifier circuit, the transistors Q 3, a differential voltage input to the base of Q 4 is amplified and outputted to the output terminal T OUT.

【0005】また、上述した増幅回路の相互コンダクタ
ンスgm は次式により与えられる。
The mutual conductance g m of the above-described amplifier circuit is given by the following equation.

【数1】 gm = i2 /(rE ・i1 ) …(1)G m = i 2 / (r E · i 1 ) (1)

【0006】[0006]

【発明が解決しようとする課題】ところで、上述した従
来の増幅回路では入力ダイナミックレンジを広くとるこ
とができないという問題がある。図3に示す回路におい
ては、入力のダイナミックレンジを広くするには、抵抗
素子R1 の抵抗値rE または電流源I1 の電流値i1
大きく設定することが必要である。しかし、これらの値
を大きく設定することにより、抵抗素子R1 における電
圧降下が大きくなり、低電圧で動作する回路ではダイナ
ミックレンジを広くとることが困難である。
However, the conventional amplifier circuit described above has a problem that the input dynamic range cannot be widened. In the circuit shown in FIG. 3, in order to widen the dynamic range of the input, it is necessary to set the resistance value r E of the resistance element R 1 or the current value i 1 of the current source I 1 large. However, by setting these values increases, the voltage drop across the resistor element R 1 is increased, the circuit that operates at low voltage, it is difficult to widen the dynamic range.

【0007】また、出力ダイナミックレンジおよび入力
バイアスは抵抗素子R1 の抵抗値rE 、電流源I1 の電
流値i1 に各々関連し、相互コンダクタンスgm を変え
ずに、バイアス状態を任意に変更することは難しく、ダ
イナミックレンジを広げるための設計変更が回路の相互
コンダクタンスgm およびバイアス状態の変化を招く。
即ち、従来の増幅回路では入力ダイナミックレンジを広
げることが困難であり、その結果、出力ダイナミックレ
ンジの増加もほぼ不可能である。
[0007] Also, each associated output dynamic range and the input bias resistance r E of the resistance element R 1, the current value i 1 of the current source I 1, without changing the mutual conductance g m, arbitrarily bias state it is difficult to change, design change for increasing the dynamic range leads to change in the mutual conductance g m and the bias state of the circuit.
That is, it is difficult for the conventional amplifier circuit to widen the input dynamic range, and as a result, it is almost impossible to increase the output dynamic range.

【0008】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、低電圧かつ低電流で動作でき、
かつ回路の相互コンダクタンスgm を変化させずに、バ
イアスを任意に設定できることはもとより、回路の入力
および出力ダイナミックレンジを容易に広げることがで
きる増幅回路を提供することにある。
The present invention has been made in view of such circumstances, and has as its object to operate at low voltage and low current.
And without changing the mutual conductance g m of the circuit, not only do you bias can be set arbitrarily to provide an amplifier circuit capable of widening the input and output dynamic range of the circuit easily.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明の増幅回路は、ベースが入力電圧源に接続さ
れ、コレクタが第1の電圧源に接続された第1のトラン
ジスタと、ベースおよびコレクタが第1の電流源に接続
された第2のトランジスタと、前記第1のトランジスタ
のエミッタと前記第2のトランジスタのエミッタとが接
続された第2の電流源とを備えた入力部と、ベースが第
1の抵抗素子を介して前記第2のトランジスタのベース
と接続されコレクタが前記第1の電圧源に接続されエミ
ッタが第3の電流源に接続された第3のトランジスタ
と、ベースおよびコレクタが前記第3のトランジスタの
ベースと接続されエミッタが第4の電流源に接続された
第4のトランジスタと、前記第5のトランジスタのベー
スと接続された第2の抵抗素子と、エミッタが前記第3
のトランジスタのエミッタと接続されコレクタが第5の
電流源に接続されベースが前記第2の抵抗素子と接続さ
れた第5のトランジスタと、ベースおよびコレクタが前
記第5のトランジスタのベースに接続されエミッタが前
記第4のトランジスタのエミッタに接続された第6のト
ランジスタとを備えた増幅部と、ベースが第2の電圧源
に接続されコレクタが第1の電圧源に接続された第7の
トランジスタと、ベースおよびコレクタが前記第2の抵
抗素子を介して前記第5のトランジスタのベースに接続
されると共に第6の電流源に接続された第8のトランジ
スタと、前記第7のトランジスタのエミッタおよび前記
第8のトランジスタのエミッタに接続された第7の電流
源とを備えた基準電流発生部とを有する。
To achieve the above object, an amplifier circuit according to the present invention comprises: a first transistor having a base connected to an input voltage source and a collector connected to a first voltage source; And an input unit comprising a second transistor having a collector connected to the first current source, and a second current source having the emitter of the first transistor and the emitter of the second transistor connected. A third transistor having a base connected to the base of the second transistor via a first resistance element, a collector connected to the first voltage source, and an emitter connected to a third current source; A fourth transistor having a collector connected to the base of the third transistor and an emitter connected to the fourth current source; and a second transistor connected to the base of the fifth transistor. And anti-element, the emitter and the third
A fifth transistor having a collector connected to the fifth current source and a base connected to the second resistor, a base and a collector connected to the base of the fifth transistor, Amplifying unit comprising a sixth transistor connected to the emitter of the fourth transistor; a seventh transistor having a base connected to the second voltage source and a collector connected to the first voltage source; An eighth transistor having a base and a collector connected to the base of the fifth transistor via the second resistance element and connected to a sixth current source; and an emitter of the seventh transistor, And a seventh current source connected to the emitter of the eighth transistor.

【0010】本発明の増幅回路では、第1の電流源から
の電流の大部分が第2のトランジスタのコレクタおよび
エミッタを通って第2の電流源に流入され、第1の抵抗
素子に流入する電流量を低減しても、第1のトランジス
タのベースに印加された入力電圧に応じて所定の電圧を
第3のトランジスタおよび第4のトランジスタのベース
に印加できる。
In the amplifier circuit according to the present invention, most of the current from the first current source flows into the second current source through the collector and the emitter of the second transistor, and flows into the first resistance element. Even if the amount of current is reduced, a predetermined voltage can be applied to the bases of the third and fourth transistors according to the input voltage applied to the base of the first transistor.

【0011】[0011]

【発明の実施の形態】第1実施形態 図1は本発明に係る増幅回路の一の実施形態を示す回路
図である。図1に示すように、本例の増幅回路は電圧源
1 ,V2 、電流源I1 ,I2 ,…,I8 、npn型ト
ランジスタQ1 ,Q2 ,Q3 ,Q4 ,QD1,QD2
D3,QD4、抵抗素子R1 ,R2 により構成されてい
る。なお、電圧源V1 およびV2 の電圧値はともにv0
であり、電流源I1 〜I4の電流値はi1 、電流源
5 ,I6 の電流値はi3 電流源I7 の電流値はi2
電流源I8 の電流値は2i2 であり、抵抗素子R1 の抵
抗値はrE 、抵抗素子R2 の抵抗値はr2 である。ま
た、図示のように、本例の増幅回路は入力部10、電流
/電圧変換部20および出力部30がカスケード接続さ
れて構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 1 is a circuit diagram showing one embodiment of an amplifier circuit according to the present invention. As shown in FIG. 1, the amplifying circuit of the present embodiment includes voltage sources V 1 , V 2 , current sources I 1 , I 2 ,..., I 8 , npn transistors Q 1 , Q 2 , Q 3 , Q 4 , Q D1 , QD2 ,
It comprises Q D3 , Q D4 and resistance elements R 1 , R 2 . The voltage values of the voltage sources V 1 and V 2 are both v 0
The current value of the current sources I 1 to I 4 is i 1 , the current value of the current sources I 5 and I 6 is i 3, the current value of the current source I 7 is i 2 ,
The current value of the current source I 8 is 2i 2 , the resistance value of the resistance element R 1 is r E , and the resistance value of the resistance element R 2 is r 2 . As shown in the figure, the amplifier circuit of the present example is configured by cascade-connecting the input unit 10, the current / voltage conversion unit 20, and the output unit 30.

【0012】入力部10はトランジスタQ1 ,Q2 、電
流源I1 ,I2 ,I3 ,I4 および抵抗素子R1 により
構成されている。トランジスタQ1 ,Q2 のエミッタが
抵抗素子R1 を介して互いに接続されている。トランジ
スタQ1 のベースに直列に接続されている信号源VIN
よび電圧源V1 により、電圧(vin+v0 )が供給され
る。ここで、vinは信号電圧を示している。トランジス
タQ2 のベースに電圧源V2 により電圧v0 が供給され
る。
The input section 10 includes transistors Q 1 and Q 2 , current sources I 1 , I 2 , I 3 and I 4 and a resistance element R 1 . They are connected to each other emitters of the transistors Q 1, Q 2 via the resistor element R 1. The signal source V IN and the voltage source V 1 is connected in series to the base of the transistor Q 1, the voltage (v in + v 0) are supplied. Here, v in denotes the signal voltage. The voltage v 0 is supplied to the base of the transistor Q 2 by the voltage source V 2 .

【0013】トランジスタQ1 のコレクタが電流源I1
に接続され、またエミッタと接地線2との間に電流源I
2 が接続されている。同様に、トランジスタQ2 コレク
タが電流源I3 に接続され、エミッタと接地線2との間
に電流源I4 が接続されている。
The collector of the transistor Q 1 is a current source I 1
And a current source I between the emitter and the ground line 2.
2 is connected. Similarly, the collector of the transistor Q 2 is connected to the current source I 3 , and the current source I 4 is connected between the emitter and the ground line 2.

【0014】電流/電圧変換部20はダイオード接続さ
れたトランジスタQD1,QD2,QD3,QD4および抵抗素子
2 により構成されている。図1に示すように、トラン
ジスタQD1のベースとコレクタとの接続点がトランジス
タQ1 のコレクタに接続され、エミッタがトランジスタ
D2のベースとコレクタとの接続点に接続され、さらに
トランジスタQ4 のベースに接続されている。トランジ
スタQD2のベースとコレクタとの接続点が接続ノードN
1 に接続されている。
The current / voltage converter 20 comprises diode-connected transistors Q D1 , Q D2 , Q D3 , Q D4 and a resistance element R 2 . As shown in FIG. 1, the connection point between the base and collector of the transistor Q D1 is connected to the collector of the transistor Q 1, the emitter is connected to a connection point between the base and collector of the transistor Q D2, further transistors Q 4 Connected to the base. The connection point between the base and the collector of the transistor QD2 is the connection node N
It is connected to the D 1.

【0015】トランジスタQD3のベースとコレクタとの
接続点がトランジスタQ2 のコレクタに接続され、エミ
ッタがトランジスタQD4のベースとコレクタとの接続点
に接続され、さらにトランジスタQ3 のベースに接続さ
れている。トランジスタQD4のエミッタがトランジスタ
D2のエミッタと共通にノードND1 に接続されてい
る。ノードND1 が抵抗素子R2 を介して接地線2に接
続されている。また、トランジスタQD1のベースとコレ
クタとの接続点が電流源I5 に接続され、電流源I5
より電流i3 が供給される。同様に、トランジスタQD3
のベースとコレクタとの接続点が電流源I6 に接続さ
れ、電流源I6 により電流i3 が供給される。
The connection point between the base and collector of the transistor Q D3 is connected to the collector of the transistor Q 2, an emitter connected to a connection point between the base and collector of the transistor Q D4, it is further connected to the base of the transistor Q 3 ing. The emitter of the transistor Q D4 are commonly connected to the emitter of the transistor Q D2 to node ND 1. Node ND 1 is connected to the ground line 2 via the resistor element R 2. The connection point between the base and collector of the transistor Q D1 is connected to the current source I 5, the current i 3 supplied by the current source I 5. Similarly, transistor Q D3
Connection point between the base and the collector of which is connected to a current source I 6, the current i 3 supplied by the current source I 6.

【0016】出力部30はトランジスタQ3 ,Q4 、電
流源I7 ,I8 により構成されている。トランジスタQ
3 のコレクタが電源電圧VCCの供給線1に接続され、ベ
ースがトランジスタQD3のベースとコレクタとの接続点
に接続され、トランジスタQ4のコレクタが電流源I7
に接続され、ベースがトランジスタQD1のベースとコレ
クタとの接続点に接続されている。トランジスタQ3
4 のエミッタが共通に接続され、その接続点と接地線
2との間に、電流源I8 が接続され、接地線2に向かっ
て電流2i2 が流れる。トランジスタQ4 のコレクタが
出力端子TOUT に接続されている。
The output section 30 includes transistors Q 3 and Q 4 and current sources I 7 and I 8 . Transistor Q
3 is connected to the supply line 1 of the power supply voltage V CC , the base is connected to the connection point between the base and the collector of the transistor Q D3 , and the collector of the transistor Q 4 is connected to the current source I 7
And the base is connected to a connection point between the base and the collector of the transistor QD1 . The transistors Q 3 ,
The emitters of Q 4 are commonly connected, a current source I 8 is connected between the connection point and the ground line 2, and a current 2 i 2 flows toward the ground line 2. The collector of the transistor Q 4 is connected to the output terminal T OUT.

【0017】以下、図1に示す増幅回路の動作について
説明する。信号源VINによりトランジスタQ1 のベース
に信号電圧vinが供給され、これに応じて、トランジス
タQ1 ,Q2 の両エミッタ間に接続されている抵抗素子
1 に次式に示す差電流Δi1 が発生する。
Hereinafter, the operation of the amplifier circuit shown in FIG. 1 will be described. The signal voltage V in is supplied to the base of the transistor Q 1 by the signal source V IN , and accordingly, the difference current shown by the following equation is applied to the resistance element R 1 connected between the emitters of the transistors Q 1 and Q 2. Δi 1 occurs.

【数2】 Δi1 =vin/rE …(2)Δi 1 = v in / r E (2)

【0018】トランジスタQ1 ,Q2 のコレクタに電流
源I1 とI3 により、電流i1 が供給されるので、図1
に示すように、抵抗素子R1 に生じた差電流Δi1 それ
ぞれ電流/電圧変換部20を構成しているトランジスタ
D1,QD3のベースコレクタとの接続点側に現れる。こ
のため、トランジスタQD2,QD4において、差電流Δi
1 に応じた電圧降下が生じる。この電圧降下がそれぞれ
トランジスタQ3 ,Q4 のベースに入力され、トランジ
スタQ3 ,Q4 により増幅される。これにより、トラン
ジスタQ4 のコレクタ側に差電流Δi1 に比例した電流
Δi2 が発生し、出力端子TOUT から出力される。
Since the currents i 1 are supplied to the collectors of the transistors Q 1 and Q 2 by the current sources I 1 and I 3 , FIG.
As shown in FIG. 7, the difference current Δi 1 generated in the resistance element R 1 appears on the connection point side with the base collectors of the transistors Q D1 and Q D3 constituting the current / voltage converter 20. Therefore, in the transistor Q D2, Q D4, differential current Δi
A voltage drop corresponding to 1 occurs. This voltage drop is respectively input to the base of the transistor Q 3, Q 4, is amplified by the transistor Q 3, Q 4. Thus, current .DELTA.i 2 proportional to the difference current .DELTA.i 1 to the collector of the transistor Q 4 is generated and outputted from the output terminal T OUT.

【0019】図1に示す回路例においては、回路の相互
コンダクタンスgm は次式により表記できる。
In the circuit example shown in FIG. 1, the transconductance g m of the circuit can be expressed by the following equation.

【数3】 gm = i2 /(rE ・i1 ) …(3) 即ち、本回路の相互コンダクタンスgm は図2に示す回
路の式(1)に表記した相互コンダクタンスgm と同様
である。
Equation 3] g m = i 2 / (r E · i 1) ... (3) that is, the mutual conductance g m of the circuit as well as the transconductance g m which is denoted in Formula (1) of the circuit shown in FIG. 2 It is.

【0020】しかし、本実施形態においては電流/電圧
変換部20を構成しているトランジスタQD2,QD4の直
流バイアスは抵抗素子R2 に生じた電圧降下およびトラ
ンジスタQD2またはQD4のベース/コレクタ電圧Vbe
より決定される。 抵抗素子R2 に電流2i3 が流れるの
で、直流バイアスは(2i3 ・r2 +Vbe)で決まる。
However, in this embodiment, the current / voltage
Transistor Q constituting converter 20D2, QD4Directly
The current bias is the resistance element RTwoVoltage drop and
Transistor QD2Or QD4Base / collector voltage VbeTo
Determined by Resistance element RTwoCurrent 2iThreeFlows
And the DC bias is (2iThree・ RTwo+ Vbe).

【0021】ここで、トランジスタQD2,QD4の直流バ
イアスを決める要素である抵抗素子R2 の抵抗値r2
増幅回路の相互コンダクタンスgm を示す式(3)に含
まれていないため、相互コンダクタンスgm に影響を与
えることなく、増幅回路の直流バイアスを任意に設定す
ることができる。
Here, since the resistance value r 2 of the resistance element R 2 , which is an element for determining the DC bias of the transistors Q D2 and Q D4 , is not included in the equation (3) showing the mutual conductance g m of the amplifier circuit. without affecting the transconductance g m, a DC bias of the amplifier circuit can be set arbitrarily.

【0022】ここで、この増幅回路の入力および出力ダ
イナミックレンジについて考察する。この場合、図1の
電流源I1 ,I2 ,I3 ,I4 ,I7 ,I8 はベースに
所定の電圧が印加され、エミッタに抵抗素子が接続され
ているトランジスタにより構成されたものを想定して考
察する。差動増幅回路を構成しているトランジスタ
3 ,Q4 のベース電位を抵抗素子R2 の抵抗値r2
よびそれに流れる電流値2i3 により任意に設定でき、
増幅回路の入力部10を構成しているトランジスタ
1 ,Q2 のベース電位も次段を考慮せずに、ほぼ(G
ND+Vbe+VCES )から(VCC−VCES )までの間に
任意に設定できるため、増幅回路の入力ダイナミックレ
ンジを広くとることが可能となる。ここで、VCES は入
力部10を構成する電流源I1 および電流源I2 の飽和
時の電圧降下を示す。
Here, the input and output dynamic ranges of this amplifier circuit will be considered. In this case, the current sources I 1 , I 2 , I 3 , I 4 , I 7 and I 8 of FIG. 1 are constituted by transistors having a predetermined voltage applied to the base and a resistor connected to the emitter. Let us assume that The base potentials of the transistors Q 3 and Q 4 constituting the differential amplifier circuit can be arbitrarily set by the resistance value r 2 of the resistance element R 2 and the current value 2i 3 flowing therethrough,
The base potentials of the transistors Q 1 and Q 2 constituting the input section 10 of the amplifier circuit are also substantially (G) without considering the next stage.
Since it can be set arbitrarily between ND + Vbe + V CES ) and (V CC -V CES ), it is possible to widen the input dynamic range of the amplifier circuit. Here, V CES indicates a voltage drop when the current sources I 1 and I 2 constituting the input unit 10 are saturated.

【0023】また、出力部30においては、出力端子T
OUT に負荷抵抗を接続した場合を想定して考察する。ト
ランジスタQ3 ,Q4 のベース電位は(GND+2i3
・r2 +Vbe)から(VCC−Vbe−VCES )までの間に
任意に設定できるため、増幅回路の出力ダイナミックレ
ンジも広くとることが可能である。ただし、トランジス
タQ3 ,Q4 のベース電位は電流源が飽和しないように
考慮して設定することが必要であるので、ベース電位は
(GND+Vbe+VCES )から(VCC−Vbe−VCES
までの間で設定する必要がある。なお、ここで、VCES
は出力部30を構成する電流源I8 の飽和時電圧降下お
よび入力部10を構成する電流源I1 ,I2 の飽和時電
圧降下を示す。よって、本例においては、(2i3 ・r
2 >VCES )とする必要がある。
In the output section 30, the output terminal T
Consider the case where a load resistor is connected to OUT . The base potentials of the transistors Q 3 and Q 4 are (GND + 2i 3
Since it can be set arbitrarily between (r 2 + V be ) and (V CC -V be -V CES ), the output dynamic range of the amplifier circuit can be widened. However, since it is necessary to set the base potentials of the transistors Q 3 and Q 4 in consideration of not saturating the current source, the base potentials are changed from (GND + V be + V CES ) to (V CC −V be −V CES). )
It is necessary to set up between. Here, V CES
Indicates a voltage drop at the time of saturation of the current source I 8 constituting the output section 30 and a voltage drop at the time of saturation of the current sources I 1 and I 2 constituting the input section 10. Therefore, in this example, (2i 3 · r
2 > V CES ).

【0024】さらに、出力部30を構成するトランジス
タQ4 の飽和時電圧をVcesat4とすると、図1に示す回
路の出力ダイナミックレンジは(GND+VCES +V
cesat4)から(VCC−VCES )までの間に設定できる。
Furthermore, when the saturation time of voltage of the transistor Q 4 which constitutes the output unit 30 and V Cesat4, the output dynamic range of the circuit shown in FIG. 1 (GND + V CES + V
cesat4 ) to (V CC -V CES ).

【0025】上述したように、トランジスタQ1 ,Q2
およびQ3 ,Q4 の直流バイアスを増幅回路の相互コン
ダクタンスgm を変えずに設定できるため、増幅回路の
入力ダイナミックレンジのみではなく、出力ダイナミッ
クレンジも広くとることができる。本例においては、入
力ダイナミックレンジは(GND+Vbe+VCES )から
(VCC−VCES )までの間に任意に設定でき、出力ダイ
ナミックレンジは(GND+VCES +Vcesat4)から
(VCC−VCES )までの間に任意に設定できる。
As described above, the transistors Q 1 and Q 2
And the DC bias of Q 3 and Q 4 can be set without changing the mutual conductance g m of the amplifier circuit, so that not only the input dynamic range of the amplifier circuit but also the output dynamic range can be widened. In the present embodiment, the input dynamic range can be set arbitrarily between the (GND + V be + V CES ) to (V CC -V CES), the output dynamic range from (GND + V CES + V cesat4 ) (V CC -V CES) Can be set arbitrarily until

【0026】以上説明したように、本実施形態によれ
ば、入力信号電圧vinに応じてトランジスタQ1 ,Q2
のエミッタ間に接続されている抵抗素子R1 に差電流Δ
1 を発生し、これを電流/電圧変換部20を構成して
いるトランジスタQD1,QD3のベースとコレクタとの接
続点に入力し、入力信号電圧vinに応じた電圧信号を発
生し、出力部30を構成しているトランジスタQ3 ,Q
4 のベースにそれぞれ入力し、出力部30で増幅して出
力するので、低電圧で動作でき、かつ回路の相互コンダ
クタンスgm に影響を与えずに、直流バイアスを任意に
設定でき、回路の入力および出力ダイナミックレンジを
広げることができる。
[0026] As described above, according to this embodiment, the transistor Q 1 in response to an input signal voltage v in, Q 2
Difference current to the resistance element R 1 which is connected between the emitters of Δ
The i 1 generated, which was input to the connection point between the base and collector of the transistor Q D1, Q D3 constituting the current / voltage converter 20 generates a voltage signal corresponding to the input signal voltage v in , Transistors Q 3 , Q
And input to the fourth base, since amplification and outputs at output 30, can operate at low voltage, and without affecting the transconductance g m of the circuit, can be arbitrarily set the DC bias input of the circuit And the output dynamic range can be expanded.

【0027】しかしながら、本実施形態では、入力ダイ
ナミックレンジをさらに広げようとすると、電流源I1
が飽和して発振する可能性がある。また、ダイナミック
レンジを広げるために、電流源I2 ,I4 の出力電流お
よび抵抗R1の抵抗値rE を大きくすると、電流源
1 ,I3 の出力電流が電流源I2 ,I4 の出力電流よ
り大きくなり、電流が全体的に増大してしまうという問
題がある。例えば電流源I3 の出力電流は、略差電流Δ
1 の分だけ電流源I4 の出力電流より大きくなる。
However, in this embodiment, if the input dynamic range is to be further expanded, the current source I 1
May saturate and oscillate. When the output currents of the current sources I 2 and I 4 and the resistance value r E of the resistor R1 are increased in order to widen the dynamic range, the output currents of the current sources I 1 and I 3 become larger than those of the current sources I 2 and I 4 . There is a problem that the current becomes larger than the output current and the current increases as a whole. For example, the output current of the current source I 3 is approximately difference current Δ
minute only i 1 becomes greater than the output current of the current source I 4.

【0028】第2実施形態 図2は本発明に係る増幅回路の一実施形態を示す回路図
である。図2に示すように、本実施形態の増幅回路50
は、ダイオードバートン60、増幅部70およびダイオ
ードバートン80で構成される。ダイオードバートン6
0は、信号源VIN、電圧源V10、トランジスタQ10,Q
11、電流源I11,I12,I13により構成されている。ダ
イオードバートン60では、トランジスタQ10のベース
と接地線2との間に、信号源VINと電圧v10の電圧源V
10が直列に接続されている。トランジスタQ10は、コレ
クタが電源電圧線1に接続され、エミッタが電流源I11
を介して接地線2に接続されている。トランジスタQ11
は、コレクタがベースに接続されていると共に並列的に
接続された電流源I12,I13を介して電源電圧線1に接
続され、エミッタが電流源I11を介して接地線2に接続
されている。電源電圧線1は、例えば5Vの電源電圧V
ccを供給する。ここで、例えば、電流源I12の出力電流
12はトランジスタQ11のコレクタおよびエミッタへの
流入分であり、電流源I13の出力電流i13は抵抗R1へ
の流入分である。
Second Embodiment FIG. 2 is a circuit diagram showing one embodiment of an amplifier circuit according to the present invention. As shown in FIG. 2, the amplifier circuit 50 of the present embodiment
Is composed of a diode Burton 60, an amplifier 70 and a diode Burton 80. Diode Burton 6
0 is a signal source V IN , a voltage source V 10 , transistors Q 10 , Q
11 , current sources I 11 , I 12 and I 13 . In the diode Barton 60, between the base and the ground line 2 of the transistor Q 10, the voltage source of the signal source V IN and the voltage v 10 V
10 are connected in series. Transistor Q 10 has its collector connected to the power supply voltage line 1 and the emitter current source I 11
And to the ground line 2. Transistor Q 11
Has a collector connected to the base and connected to the power supply voltage line 1 via current sources I 12 and I 13 connected in parallel, and an emitter connected to the ground line 2 via the current source I 11. ing. The power supply voltage line 1 has a power supply voltage V of 5 V, for example.
Supply cc . Here, for example, the output current i 12 of the current source I 12 is the inflow amount to the collector and emitter of the transistor Q 11, the output current i 13 of the current source I 13 is the inflow amount into the resistor R1.

【0029】増幅部70は、トランジスタQ2 ,Q3
4 ,Q5 、電流源I1 ,I2 ,I3 および抵抗値rE
の抵抗R1,R2により構成されている。増幅部70で
は、トランジスタQ3 は、コレクタが電源電圧線1に接
続され、ベースがトランジスタQ2のコレクタおよびベ
ースと接続されている。トランジスタQ2 ,Q3 のベー
スは、抵抗R1を介して、トランジスタQ11のベースに
接続してある。トランジスタQ2 のエミッタは、トラン
ジスタQ5 のエミッタに接続されると共に、電流源I1
を介して接地線に接続されている。トランジスタQ3
エミッタとトランジスタQ4 のエミッタは電流源I2
介して接地されている。トランジスタQ4 のベースは、
トランジスタQ5 のコレクタおよびベースと接続されて
いる。トランジスタQ4 のコレクタは、電流源I3 を介
して電源電圧線1に接続されている。トランジスタ
5 ,Q4 のベースは、抵抗R2を介してトランジスタ
5 のベースに接続されている。電流源I3 の出力電流
はi2 であり、電流源I2 の出力電流は2i2 である。
The amplifying unit 70 includes transistors Q 2 , Q 3 ,
Q 4 , Q 5 , current sources I 1 , I 2 , I 3 and resistance value r E
Of the resistors R1 and R2. In the amplifier unit 70, the transistor Q 3 are a collector connected to the power supply voltage line 1, and a base connected to the collector and base of the transistor Q2. The base of the transistor Q 2, Q 3, via the resistor R1, is connected to the base of the transistor Q 11. The emitter of the transistor Q 2 is, is connected to the emitter of the transistor Q 5, the current source I 1
Connected to a ground line. Emitters of the transistor Q 4 of the transistor Q 3 are connected to ground via a current source I 2. The base of the transistor Q 4 are,
And it is connected to the collector and the base of the transistor Q 5. The collector of the transistor Q 4 are, connected to the power supply voltage line 1 via a current source I 3. The base of transistor Q 5, Q 4 is connected to the base of the transistor Q 5 through a resistor R2. The output current of the current source I 3 is i 2, the output current of the current source I 2 is 2i 2.

【0030】ダイオードバートン80は、電圧源V11
トランジスタQ12,Q13、電流源I14,I15,I16によ
り構成されている。ダイオードバートン80では、トラ
ンジスタQ13のベースと接地線との間に、電圧v10の電
圧源V11が直列に接続されている。トランジスタQ
13は、コレクタが電源電圧線1に接続され、エミッタが
電流源I14を介して接地線に接続されている。トランジ
スタQ12は、コレクタがベースに接続されていると共に
並列的に接続された電流源I15,I16を介して電源電圧
線1に接続され、エミッタが電流源I14を介して接地線
に接続されている。
The diode barton 80 includes a voltage source V 11 ,
It comprises transistors Q 12 , Q 13 and current sources I 14 , I 15 , I 16 . In the diode Barton 80, between the base and the ground line of the transistor Q 13, the voltage source V 11 of the voltage v 10 are connected in series. Transistor Q
13 has a collector connected to the power supply voltage line 1, and an emitter connected to the ground line via a current source I 14. Transistor Q 12 has its collector connected to the power supply voltage line 1 via a current source I 15, I 16, which are parallel connected with is connected to the base, the ground line emitter via a current source I 14 It is connected.

【0031】ここで、例えば、電流源I16の出力電流i
16はトランジスタQ12のコレクタおよびエミッタへの流
入分であり、電流源I15の出力電流i15は抵抗R2への
流入分である。
Here, for example, the output current i of the current source I 16
16 is a flowing amount to the collector and emitter of the transistor Q 12, the output current i 15 of the current source I 15 is the inflow amount into the resistor R2.

【0032】増幅回路50では、信号源VINの電位が上
昇すると、それに応じてトランジスタQ10,Q11のエミ
ッタの電位が上昇し、電流i12がΔiだけ減少し、電流
13がΔiだけ増加する。また、電流i15もΔiだけ増
加する。トランジスタQ10,Q11のエミッタの電位が上
昇すると、トランジスタQ2 ,Q3 のベースの電位も上
昇し、トランジスタQ3 のエミッタ電流が増加する。こ
れによって、トランジスタQ4 のエミッタ電流が減少
し、出力電流Iout がΔiに比例したΔIout だけ増加
する。一方、信号源VINの電位が下降すると、前述した
上昇した場合と逆の動作が行われる。
In the amplifier circuit 50, when the potential of the signal source V IN rises, the potential of the emitters of the transistors Q 10 and Q 11 rises accordingly, the current i 12 decreases by Δi, and the current i 13 decreases by Δi. To increase. The current i 15 also increases by Δi. When the potentials at the emitters of the transistors Q 10 and Q 11 rise, the potentials at the bases of the transistors Q 2 and Q 3 also rise, and the emitter current of the transistor Q 3 increases. This reduces the emitter current of the transistor Q 4 is, the output current I out is increased by [Delta] I out that is proportional to .DELTA.i. On the other hand, when the potential of the signal source V IN decreases, an operation opposite to the above-described case is performed.

【0033】図1に示す増幅回路50では、回路の相互
コンダクタンスgm は次式(4)に示される。
In the amplifier circuit 50 shown in FIG. 1, the mutual conductance g m of the circuit is expressed by the following equation (4).

【0034】[0034]

【数4】 gm =(i2 /i1 )/{2・(2re +rE )} …(4)Equation 4] g m = (i 2 / i 1) / {2 · (2r e + r E)} ... (4)

【0035】上記式(4)において、re はトランジス
タQのエミッタ抵抗を示している。ここで、トランジス
タQ3 ,Q4 のベースに印加される直流バイアスは(V
CES +Vbe)で示されることから、上記式(4)で示さ
れる相互コンダクタンスgm に影響を与えることなく、
この直流バイアスを任意に設定できる。VCES は電流源
1 の飽和時の電圧降下を示し、VbeはトランジスタQ
2 ,Q5 のベース・エミッタ間の電圧降下を示す。
[0035] In the above formula (4), r e represents the emitter resistance of the transistor Q. Here, the DC bias applied to the bases of the transistors Q 3 and Q 4 is (V
CES + V be ), without affecting the transconductance g m shown in the above equation (4),
This DC bias can be set arbitrarily. V CES indicates the voltage drop when the current source I 1 is saturated, and V be indicates the transistor Q
2 shows the voltage drop between the base and emitter of Q 5.

【0036】増幅回路50では、ダイオードバートン6
0を構成しているトランジスタQ10,Q11のベースの電
位を、(GND+VCES +Vbe)〜(Vcc−VCES )ま
での間に任意に設定できるため、広い入力ダイナミック
レンジを得ることができる。ここで、VCES は、電流源
11,I12,I13の飽和時の電圧降下を示し、Vbeはト
ランジスタQ10,Q11のベース・エミッタ間の電圧降下
を示す。
In the amplifier circuit 50, the diode Burton 6
The base potential of the transistor Q 10, Q 11 constituting the 0, be obtained because it can arbitrarily set between the time (GND + V CES + V be ) ~ (V cc -V CES), a wide input dynamic range it can. Here, V CES indicates a voltage drop when the current sources I 11 , I 12 , I 13 are saturated, and V be indicates a voltage drop between the base and the emitter of the transistors Q 10 , Q 11 .

【0037】また、増幅回路50では、トランジスタQ
4 のコレクタと電流源I3 との接続ノードの電位を、
(GND+VCES +Vcesat4)〜(Vcc−VCES )まで
の間に任意に設定できるため、広い出力ダイナミックレ
ンジを得ることができる。ここで、VCES は、電流源I
2 ,I3 の飽和時の電圧降下を示し、Vcesat4はトラン
ジスタQ4 の飽和時電圧を示す。
In the amplifier circuit 50, the transistor Q
4 and the potential of the connection node between the current source I 3 and
Since it can be set arbitrarily between (GND + V CES + V cesat4 ) and (V cc −V CES ), a wide output dynamic range can be obtained. Here, V CES is the current source I
2 and I 3 indicate the voltage drop at the time of saturation, and V cesat4 indicates the voltage at the time of saturation of the transistor Q 4 .

【0038】さらに、増幅回路50では、電流源I12
13からの出力電流のうち、大部分は、電流源I11に流
入するため、抵抗R1に流入する電流i13を少なくして
も、トランジスタQ2 ,Q3 に所定の電位を与えること
ができる。そのため、増幅回路50は、抵抗R1におけ
る電圧降下を低くすることができ、低電圧回路にも適用
できる。すなわち、電圧源V10の供給電圧v10を低くし
ても、トランジスタQ2 ,Q3 に所定の電位を与えるこ
とができる。また、増幅回路50では、入力ダイナミッ
クレンジおよび出力ダイナミックレンジを広げるため
に、電流源I1 の出力電流を増加させる必要がなく、回
路全体で必要される電流量を低減できる。
Further, in the amplifier circuit 50, the current sources I 12 ,
Of the output current from the I 13, the most part, to flow into the current sources I 11, even with a reduced current i 13 flowing into the resistor R1, that the transistors Q 2, Q 3 gives a predetermined potential it can. Therefore, the amplifier circuit 50 can reduce the voltage drop in the resistor R1, and can be applied to a low-voltage circuit. That is, even with a lower supply voltage v 10 of the voltage source V 10, it is possible in the transistor Q 2, Q 3 gives a predetermined potential. Further, in the amplifier circuit 50, in order to widen the input dynamic range and an output dynamic range, it is not necessary to increase the output current of the current source I 1, it can be reduced the amount of current that is required for the entire circuit.

【0039】本発明は上述した実施形態には限定されな
い。例えば、図1,図2に示す増幅回路において、電源
電圧線1は、例えば3Vの電源電圧Vccを供給してもよ
い。
The present invention is not limited to the embodiment described above. For example, in the amplifier circuit shown in FIGS. 1 and 2, the power supply voltage line 1 may supply a power supply voltage Vcc of 3 V, for example.

【0040】[0040]

【発明の効果】以上説明したように、本発明の増幅回路
によれば、回路の相互コンダクタンスgm に影響を与え
ずに、回路の入力および出力ダイナミックレンジを広げ
ることができ、かつ低電圧および低電流で動作可能であ
る。
As described in the foregoing, according to the amplifying circuit of the present invention, without affecting the transconductance g m of the circuit, it is possible to widen the input and output dynamic range of the circuit, and undervoltage and It can operate with low current.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る増幅回路の回路図
である。
FIG. 1 is a circuit diagram of an amplifier circuit according to a first embodiment of the present invention.

【図2】本発明の第2実施形態に係る増幅回路の回路図
である。
FIG. 2 is a circuit diagram of an amplifier circuit according to a second embodiment of the present invention.

【図3】従来の増幅回路の回路図である。FIG. 3 is a circuit diagram of a conventional amplifier circuit.

【符号の説明】[Explanation of symbols]

1 ,V2 ,V10,V11…電圧源、I1 ,I2 ,I8
11,I12,I13,I14,I15,I16…電流源、Q1
2 ,Q3 ,Q4 ,QD1,QD2,QD3,Q10,Q11,Q
12,Q13…npn型トランジスタ、R1 ,R2 ,RI1
I2,RI3,RI4…抵抗素子、P1 …pnp型トランジ
スタ、C1 …キャパシタ、VCC…電源電圧、GND…接
地電位、1…電源電圧VCCの供給線、2…接地線
V 1, V 2, V 10 , V 11 ... voltage source, I 1, I 2, I 8,
I 11, I 12, I 13 , I 14, I 15, I 16 ... current source, Q 1,
Q 2, Q 3, Q 4 , Q D1, Q D2, Q D3, Q 10, Q 11, Q
12 , Q 13 ... Npn-type transistors, R 1 , R 2 , R I1 ,
R I2 , R I3 , R I4 ... resistance element, P 1 ... pnp transistor, C 1 ... capacitor, V CC ... power supply voltage, GND ... ground potential, 1 ... power supply voltage V CC supply line, 2 ... ground line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 湯脇 武志 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takeshi Yuwaki 5-1 Noguchi Kita, Kokubu City, Kagoshima Prefecture Sony Kokubu Corporation

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ベースが入力電圧源に接続され、コレクタ
が第1の電圧源に接続された第1のトランジスタと、ベ
ースおよびコレクタが第1の電流源に接続された第2の
トランジスタと、前記第1のトランジスタのエミッタと
前記第2のトランジスタのエミッタとが接続された第2
の電流源とを備えた入力部と、 ベースが第1の抵抗素子を介して前記第2のトランジス
タのベースと接続されコレクタが前記第1の電圧源に接
続されエミッタが第3の電流源に接続された第3のトラ
ンジスタと、ベースおよびコレクタが前記第3のトラン
ジスタのベースと接続されエミッタが第4の電流源に接
続された第4のトランジスタと、前記第5のトランジス
タのベースと接続された第2の抵抗素子と、エミッタが
前記第3のトランジスタのエミッタと接続されコレクタ
が第5の電流源に接続されベースが前記第2の抵抗素子
と接続された第5のトランジスタと、ベースおよびコレ
クタが前記第5のトランジスタのベースに接続されエミ
ッタが前記第4のトランジスタのエミッタに接続された
第6のトランジスタとを備えた増幅部と、 ベースが第2の電圧源に接続されコレクタが第1の電圧
源に接続された第7のトランジスタと、ベースおよびコ
レクタが前記第2の抵抗素子を介して前記第5のトラン
ジスタのベースに接続されると共に第6の電流源に接続
された第8のトランジスタと、前記第7のトランジスタ
のエミッタおよび前記第8のトランジスタのエミッタに
接続された第7の電流源とを備えた基準電流発生部とを
有する増幅回路。
A first transistor having a base connected to an input voltage source and a collector connected to a first voltage source; a second transistor having a base and a collector connected to a first current source; A second transistor connected to the emitter of the first transistor and the emitter of the second transistor;
An input unit comprising: a current source; a base connected to the base of the second transistor via a first resistance element; a collector connected to the first voltage source; and an emitter connected to the third current source. A connected third transistor, a fourth transistor having a base and a collector connected to the base of the third transistor and an emitter connected to a fourth current source, and a base connected to the fifth transistor; A fifth transistor having an emitter connected to the emitter of the third transistor, a collector connected to the fifth current source, and a base connected to the second resistance element; An amplifier comprising a sixth transistor having a collector connected to the base of the fifth transistor and an emitter connected to the emitter of the fourth transistor; A seventh transistor having a base connected to the second voltage source and a collector connected to the first voltage source; a base and a collector connected to the base of the fifth transistor via the second resistance element; An eighth transistor connected to a sixth current source, and a reference current generator including an emitter of the seventh transistor and a seventh current source connected to the emitter of the eighth transistor; Amplifying circuit having:
【請求項2】上記第5の電流源は上記第3の電流源の半
分の電流を供給する請求項1記載の増幅回路。
2. The amplifier circuit according to claim 1, wherein said fifth current source supplies a half current of said third current source.
【請求項3】前記第1の電流源および前記第6の電流源
の少なくとも一方は、並列に接続された複数の電流源で
構成される請求項1に記載の増幅回路。
3. The amplifier circuit according to claim 1, wherein at least one of said first current source and said sixth current source comprises a plurality of current sources connected in parallel.
【請求項4】前記第1の抵抗素子の抵抗値と前記第2の
抵抗素子の抵抗値とは同じである請求項1に記載の増幅
回路。
4. The amplifier circuit according to claim 1, wherein a resistance value of said first resistance element is equal to a resistance value of said second resistance element.
JP35035796A 1996-12-27 1996-12-27 Amplifier circuit Abandoned JPH10190376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35035796A JPH10190376A (en) 1996-12-27 1996-12-27 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35035796A JPH10190376A (en) 1996-12-27 1996-12-27 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH10190376A true JPH10190376A (en) 1998-07-21

Family

ID=18409948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35035796A Abandoned JPH10190376A (en) 1996-12-27 1996-12-27 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH10190376A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050796A (en) * 2015-09-04 2017-03-09 日立オートモティブシステムズ株式会社 Sensor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050796A (en) * 2015-09-04 2017-03-09 日立オートモティブシステムズ株式会社 Sensor device

Similar Documents

Publication Publication Date Title
US5485074A (en) High ratio current mirror with enhanced power supply rejection ratio
JP2869664B2 (en) Current amplifier
JPH0770935B2 (en) Differential current amplifier circuit
US5155429A (en) Threshold voltage generating circuit
JPS63214009A (en) Composite transistor
JPH10190376A (en) Amplifier circuit
JPH11205045A (en) Current supplying circuit and bias voltage circuit
JP2729001B2 (en) Reference voltage generation circuit
JPH09331218A (en) Amplifier circuit and filter circuit
JP3736077B2 (en) Voltage comparison circuit
JP3851019B2 (en) Voltage buffer circuit
JP3349334B2 (en) Differential amplifier
JPS6325769Y2 (en)
JP3255226B2 (en) Voltage controlled amplifier
JP2623954B2 (en) Variable gain amplifier
JP3116595B2 (en) Operational amplifier circuit
JPH03284004A (en) Emitter-follower circuit
JPH10303655A (en) Amplifier circuit
JPH063868B2 (en) Differential type comparator circuit
JPH0115224Y2 (en)
JPH06260925A (en) Level shift circuit
JP2703953B2 (en) Current amplifier circuit
JPH08102627A (en) Semiconductor integrated circuit
JPH0646370B2 (en) Constant current circuit
JPH08172324A (en) Gain variable differential amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050323

A131 Notification of reasons for refusal

Effective date: 20050823

Free format text: JAPANESE INTERMEDIATE CODE: A131

A762 Written abandonment of application

Effective date: 20051003

Free format text: JAPANESE INTERMEDIATE CODE: A762