JPH10189446A - Fabrication of thin film semiconductor - Google Patents
Fabrication of thin film semiconductorInfo
- Publication number
- JPH10189446A JPH10189446A JP34162496A JP34162496A JPH10189446A JP H10189446 A JPH10189446 A JP H10189446A JP 34162496 A JP34162496 A JP 34162496A JP 34162496 A JP34162496 A JP 34162496A JP H10189446 A JPH10189446 A JP H10189446A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- annealing
- insulating film
- film semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜半導体の製造
方法、特に薄膜半導体を構成するために成膜された半導
体薄膜に紫外線照射アニールを行って、半導体薄膜の多
結晶化あるいは結晶粒の大粒径化によって薄膜半導体を
製造する薄膜半導体の製造方法に関わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor, and more particularly to a method for producing a thin film semiconductor by performing ultraviolet irradiation annealing on a semiconductor thin film formed to form the thin film semiconductor, thereby polycrystallizing the semiconductor thin film or increasing the crystal grain size. The present invention relates to a method of manufacturing a thin film semiconductor by manufacturing a thin film semiconductor by increasing the particle size.
【０００２】[0002]
【従来の技術】薄膜トランジスタ等の薄膜半導体装置に
おいては、例えばガラス、石英等の絶縁基板上に形成し
たアモルファス半導体例えばアモルファスシリコン（以
下ａ−Ｓｉという）、あるいは多結晶半導体例えば多結
晶シリコンによる半導体薄膜を成膜し、これに紫外線照
射によるアニールを行うことによって例えばａ−Ｓｉを
多結晶化した薄膜半導体、あるいは多結晶シリコンの結
晶粒を結晶成長して大粒径化した薄膜半導体を形成し、
これに例えばトランジスタの形成を行う。2. Description of the Related Art In a thin film semiconductor device such as a thin film transistor, a semiconductor thin film made of an amorphous semiconductor such as amorphous silicon (hereinafter a-Si) formed on an insulating substrate such as glass or quartz or a polycrystalline semiconductor such as polycrystalline silicon is used. A thin film semiconductor in which a-Si is polycrystallized, or a crystal grain of polycrystalline silicon is crystal-grown to form a large-diameter thin film semiconductor by performing annealing by ultraviolet irradiation.
Then, for example, a transistor is formed.
【０００３】このような紫外線照射アニールを行う工程
を有する場合、このアニール時に、半導体にＰ（り
ん）、Ｂ（ボロン）、そのほかの不純物の導入がされや
すく、設計通りの特性の半導体装置、例えば目的のしき
い値電圧Ｖthを有する電界効果トランジスタＦＥＴによ
る薄膜トランジスタの作製を阻害する。In the case where a step of performing such ultraviolet irradiation annealing is included, it is easy to introduce P (phosphorus), B (boron), and other impurities into the semiconductor during this annealing, and a semiconductor device having characteristics as designed, for example, The production of a thin film transistor using a field effect transistor FET having a target threshold voltage V th is hindered.
【０００４】このように、半導体薄膜に対する紫外線照
射アニールを行うに際して不純物が導入されることを阻
止するマスク効果を有し、更に紫外線の反射を抑えて、
効率良く紫外線の吸収を行うことができる絶縁膜をキャ
ップ層として数十ｎｍ以上の厚さで、半導体薄膜上に形
成しておき、この絶縁膜の形成側から紫外線照射を行う
方法が採られている。例えば目的とする薄膜半導体が、
Ｓｉであって、これの上に形成する上述の絶縁膜がＳｉ
Ｏ2 膜である場合、このＳｉＯ2 絶縁膜の厚さは、５０
ｎｍ程度に選定される。このＳｉＯ2 絶縁膜の厚さは、
ＳｉとＳｉＯ2との屈折率から求められる紫外線の反射
を抑制できる厚さに選定されるものであり、この反射を
抑えられる厚さは周期的厚さとなるが、最も薄い厚さ、
すなわち第１周期の厚さで、５０ｎｍ程度となる。As described above, the semiconductor thin film has a mask effect of preventing impurities from being introduced when the semiconductor thin film is subjected to ultraviolet irradiation annealing.
A method of forming an insulating film capable of efficiently absorbing ultraviolet light as a cap layer with a thickness of several tens nm or more on a semiconductor thin film and performing ultraviolet irradiation from the side on which the insulating film is formed has been adopted. I have. For example, if the target thin film semiconductor is
Si, and the above-mentioned insulating film formed thereon is Si
In the case of an O 2 film, the thickness of this SiO 2 insulating film is 50
nm. The thickness of this SiO 2 insulating film is
The thickness is selected to be able to suppress the reflection of ultraviolet light required from the refractive index of Si and SiO 2. The thickness at which this reflection is suppressed is a periodic thickness,
That is, the thickness of the first cycle is about 50 nm.
【０００５】ところが、このような厚さの例えばＳｉＯ
2 絶縁膜によるキャップ層を、薄膜半導体を構成する例
えばＳｉ半導体薄膜上に被着して、紫外線照射アニール
を行うと、このキャップ層が飛散し、キャップ層として
の機能を果たさなくなってしまい、均一なアニールを阻
害して均一な膜質の薄膜半導体を得ることができないと
か、不純物の導入が生じてしまい、不良品の発生率を高
めとか、最終的に得た薄膜半導体に例えば薄膜トランジ
スタを形成した場合、そのしきい値電圧Ｖthが目的とす
る値にならず、不安定なばらつきを生じたりするなどの
不都合が生じる。この現象は、特にａ−Ｓｉに対してエ
キシマレーザによる紫外線照射アニールを行う場合に顕
著である。However, for example, SiO.sub.
(2) When a cap layer made of an insulating film is deposited on a thin film semiconductor, for example, a Si semiconductor thin film, and then subjected to ultraviolet irradiation annealing, the cap layer is scattered and no longer functions as a cap layer. When a thin film semiconductor with uniform film quality cannot be obtained by inhibiting the proper annealing, the introduction of impurities occurs, and the incidence of defective products is increased, for example, when a thin film transistor is formed on the finally obtained thin film semiconductor. However, the threshold voltage Vth does not reach the target value, causing an unstable variation. This phenomenon is particularly remarkable when a-Si is subjected to ultraviolet irradiation annealing using an excimer laser.
【０００６】[0006]
【発明が解決しようとする課題】本発明者は、上述した
ように、薄膜半導体を得るに紫外線照射によるアニール
を行う薄膜半導体の製造方法において、上述したキャッ
プ層としての絶縁膜の破壊、飛散の問題の解決をはかる
ことができるようにした薄膜半導体の製造方法を提供す
るに至った。SUMMARY OF THE INVENTION As described above, the present inventor has proposed a method for manufacturing a thin film semiconductor in which annealing by ultraviolet irradiation is performed to obtain a thin film semiconductor. The present invention has provided a method of manufacturing a thin-film semiconductor capable of solving the problem.
【０００７】[0007]
【課題を解決するための手段】本発明は、半導体薄膜に
紫外線照射アニールを行う工程を有する薄膜半導体の製
造方法において、半導体薄膜の紫外線照射側の少なくと
も紫外線照射部に厚さ１．２ｎｍ〜６．５ｎｍの不純物
導入阻止の絶縁膜を成膜し、この絶縁膜側から上記紫外
線照射アニールを行う。According to the present invention, there is provided a method of manufacturing a thin film semiconductor comprising the step of performing ultraviolet irradiation annealing on a semiconductor thin film. A 0.5 nm insulating film for preventing impurity introduction is formed, and the above-described ultraviolet irradiation annealing is performed from the insulating film side.
【０００８】上述の本発明方法によってアニールを行っ
て形成した薄膜半導体は、半導体薄膜に形成した絶縁膜
に破壊や、飛散消失を生じることなく、アニール前の半
導体薄膜が、アモルファス半導体である場合は、均質な
多結晶化を行うことができ、またアニール前の半導体薄
膜が、多結晶半導体である場合は、その結晶粒が大粒径
化された均質な大粒径化を行うことができ、それぞれ不
純物導入が効果的に阻止された薄膜半導体を得ることが
できた。The thin film semiconductor formed by annealing according to the above-mentioned method of the present invention does not cause breakage or disappearance of the insulating film formed on the semiconductor thin film. When the semiconductor thin film before annealing is a polycrystalline semiconductor, the crystal grains of the semiconductor thin film before annealing can be made uniform, and the uniform large grain size can be achieved. In each case, a thin film semiconductor in which the introduction of impurities was effectively prevented was obtained.
【０００９】このように本発明において、紫外線アニー
ルによっても絶縁膜に破壊や、飛散消失を回避できたの
は、次に述べる理由によるものと思われる。すなわち、
従来、アニール時に絶縁膜が破壊したり飛散消失が生じ
たのは、半導体薄膜に対するアニールすなわち加熱によ
って、この半導体薄膜中に存在する水素が気化してこれ
が、急激に噴出し、これに伴って表面に形成されている
絶縁膜が、破壊されたり、飛散消失するものであり、こ
れに比し、この絶縁膜の厚さを６．５ｎｍ以下とした本
発明による場合、半導体薄膜中から発生したガスは、こ
の従来に比し格段に薄く選定された半導体薄膜を透過し
て外部に抜け出ることができることから、このガスの急
激な噴出が回避され、これによって絶縁膜が吹き飛ばさ
れたり、破壊されることが回避されたものと思われる。As described above, in the present invention, the destruction and the disappearance of the insulating film can be avoided even by the ultraviolet annealing for the following reasons. That is,
Conventionally, the reason that the insulating film was destroyed or scattered during annealing was that the hydrogen present in the semiconductor thin film was vaporized by the annealing, that is, the heating of the semiconductor thin film, and this was rapidly spouted out, and the surface was thereby discharged. In contrast, in the case where the thickness of the insulating film is set to 6.5 nm or less according to the present invention, the gas generated from the semiconductor thin film is destroyed or scattered and disappears. Can penetrate the semiconductor thin film, which is selected to be much thinner than the conventional one, and can escape to the outside, so that abrupt ejection of this gas is avoided, thereby causing the insulating film to be blown or broken. Seems to have been avoided.
【００１０】そして、この場合、半導体薄膜上に形成す
る絶縁膜の厚さが、１．２ｎｍ未満では、充分に不純物
導入阻止の効果を得ることができなくなって、最終的に
得た薄膜半導体に形成する半導体素子例えば薄膜トラン
ジスタにおいて、その特性例えばしきい値電圧Ｖthに変
動を来すおそれが生じてくるものであり、また、絶縁膜
の厚さが、６．５ｎｍを越えると、半導体薄膜から発生
するガスを効果的に外部に透過放出することが阻害され
ることから、この絶縁膜に飛散、破壊が生じる場合があ
ることを見出した。ここに、本発明においては、半導体
薄膜に対する紫外線アニールに先立って形成する絶縁
膜、すなわちキャップ層の厚さを、１．２ｎｍ〜６．５
ｎｍに選定する所以がある。[0010] In this case, if the thickness of the insulating film formed on the semiconductor thin film is less than 1.2 nm, the effect of preventing the introduction of impurities cannot be sufficiently obtained. In the semiconductor element to be formed, for example, a thin film transistor, there is a possibility that the characteristics, for example, the threshold voltage Vth may fluctuate. If the thickness of the insulating film exceeds 6.5 nm, the thickness of the semiconductor thin film may decrease. It has been found that since the generated gas is effectively prevented from being transmitted and released to the outside, the insulating film may be scattered or broken. Here, in the present invention, the thickness of the insulating film formed prior to the ultraviolet annealing of the semiconductor thin film, that is, the thickness of the cap layer is set to 1.2 nm to 6.5.
There is a reason to select nm.
【００１１】[0011]
【発明の実施の形態】本発明の実施の形態を説明する。
図１の製造工程図を参照して、本発明方法によって、薄
膜半導体、この例では薄膜トランジスタ、いわゆるＴＦ
Ｔを形成する薄膜半導体を得る場合の実施例を説明す
る。この例では下部ゲート型の絶縁ゲート電界効果トラ
ンジスタを形成する場合である。Embodiments of the present invention will be described.
Referring to the manufacturing process diagram of FIG. 1, according to the method of the present invention, a thin film semiconductor, in this example, a thin film transistor, so-called TF
An example in which a thin film semiconductor forming T is obtained will be described. In this example, a lower gate insulated gate field effect transistor is formed.
【００１２】まず、図１Ａに示すように、例えば硝子基
板、石英基板等よりなる絶縁基板１を用意し、これの上
にゲート電極２を形成する。このゲート電極２は、高融
点金属の例えばＭｏをスパッタリング等によって全面的
に形成し、これに対しフォトリソグラフィを用いた選択
的エッチングによって所定のパターンに形成する。First, as shown in FIG. 1A, an insulating substrate 1 made of, for example, a glass substrate or a quartz substrate is prepared, and a gate electrode 2 is formed thereon. The gate electrode 2 is formed entirely of a high melting point metal such as Mo by sputtering or the like, and is formed in a predetermined pattern by selective etching using photolithography.
【００１３】図１Ｂに示すように、ゲート電極２上を覆
って、例えば窒化シリコン膜３Ａと酸化シリコン膜３Ｂ
とを積層して形成したゲート絶縁膜３をそれぞれ例えば
プラズマＣＶＤ（化学的気相成長）法によって被着形成
する。As shown in FIG. 1B, the gate electrode 2 is covered with, for example, a silicon nitride film 3A and a silicon oxide film 3B.
The gate insulating films 3 formed by laminating are formed by, for example, plasma CVD (chemical vapor deposition).
【００１４】図１Ｃに示すように、このゲート絶縁膜３
上に、半導体薄膜４、例えばａ−ＳｉをプラズマＣＶＤ
法によって形成する。そして、この半導体薄膜４上に、
キャップ層としての絶縁膜５を被着形成する。この絶縁
膜５は、例えばＳｉＯ2 をプラズマＣＶＤ法によって膜
厚１．２ｎｍ〜６．５の例えば２．５ｎｍに成膜する。
このようにして、半導体薄膜４を覆って絶縁膜５が形成
された基板１１を形成して後に、この基板１１に対して
絶縁膜５上から紫外線ＵＶ照射を行う。As shown in FIG. 1C, the gate insulating film 3
A semiconductor thin film 4, for example, a-Si is plasma-enhanced thereon.
It is formed by a method. Then, on this semiconductor thin film 4,
An insulating film 5 is formed as a cap layer. The insulating film 5 is formed, for example, of SiO 2 to a thickness of 1.2 nm to 6.5, for example, 2.5 nm by a plasma CVD method.
After forming the substrate 11 on which the insulating film 5 is formed so as to cover the semiconductor thin film 4 in this manner, the substrate 11 is irradiated with ultraviolet UV from above the insulating film 5.
【００１５】この紫外線照射を行う基板１１は、例えば
図３に示す紫外線照射がなされるアニールチャンバー２
０に収容される。そして、ここで基板１１は、窒素雰囲
気中で、４００℃にて２時間の、半導体薄膜４中から水
素の放出によって半導体薄膜４や、その上下の各絶縁膜
３および４に、破壊や飛散すなわちアブレーションが生
じない程度の熱アニールがなされる。The substrate 11 to which the ultraviolet irradiation is performed is, for example, an annealing chamber 2 to which the ultraviolet irradiation shown in FIG. 3 is performed.
0. Then, here, the substrate 11 is broken or scattered on the semiconductor thin film 4 and the insulating films 3 and 4 above and below by releasing hydrogen from the semiconductor thin film 4 at 400 ° C. for 2 hours in a nitrogen atmosphere. Thermal annealing is performed to the extent that ablation does not occur.
【００１６】その後、紫外線照射がなされる。この紫外
線照射は、例えば図３に示すように、紫外線ＵＶを発生
する光源２１例えばＸｅＣｌのエキシマレーザからの紫
外線ＵＶを、ビーム整形器２２例えばフライ・アイ・レ
ンズ等いわゆるホモジナイザによって面内の光強度を均
一化し、この紫外線を、例えばミラー２３によって反射
させて、アニールチャンバー２０内に配置した基板１１
に、図１Ｃで示すように、絶縁膜５側から照射する。Thereafter, ultraviolet irradiation is performed. As shown in FIG. 3, for example, as shown in FIG. 3, the ultraviolet light is irradiated from a light source 21 for generating ultraviolet UV, for example, an ultraviolet light from an XeCl excimer laser, by a beam shaper 22, for example, a so-called homogenizer such as a fly-eye lens. The ultraviolet rays are reflected by, for example, a mirror 23, and the substrate 11 placed in the annealing chamber 20 is made uniform.
Then, as shown in FIG. 1C, irradiation is performed from the insulating film 5 side.
【００１７】この紫外線照射によって、半導体薄膜４例
えばａ−Ｓｉは、Ｓｉの熔融温度の１４１４℃以上にま
で加熱されて、非晶質状態から図１Ｄに示すように、多
結晶の薄膜半導体６が形成される。このようにして、多
結晶薄膜半導体６の形成がなされるが、このときこれの
上の絶縁膜５には、破壊、飛散等のアブレーションの発
生が回避された。By this ultraviolet irradiation, the semiconductor thin film 4 such as a-Si is heated to a temperature of 1414 ° C. or higher, which is the melting temperature of Si, and the polycrystalline thin film semiconductor 6 is changed from an amorphous state as shown in FIG. 1D. It is formed. In this manner, the polycrystalline thin-film semiconductor 6 is formed. At this time, ablation such as destruction and scattering is avoided in the insulating film 5 thereon.
【００１８】このようにして形成された薄膜半導体６上
の絶縁膜５をエッチング除去し、図２Ｅに示すように、
ゲート部すなわちチャネル形成部上に、例えばＳｉＯ2
層によるイオン注入マスク層７を形成し、このイオン注
入マスク層７の両側において、薄膜半導体６に、不純物
例えばｎ型の不純物のＰ（りん）をイオン注入して、そ
れぞれソース領域８ｓおよびドレイン領域８ｄを形成
し、これらソース領域８ｓおよびドレイン領域８ｄ間に
不純物ドーピングがなされない高抵抗を有するチャネル
形成領域８ｃを形成する。The insulating film 5 on the thin film semiconductor 6 thus formed is removed by etching, and as shown in FIG.
On the gate or channel forming portion, for example, SiO 2
An ion implantation mask layer 7 of a layer is formed, and an impurity, for example, P (phosphorus) of an n-type impurity is ion-implanted into the thin film semiconductor 6 on both sides of the ion implantation mask layer 7 to form a source region 8s and a drain region, respectively. 8d is formed, and a channel forming region 8c having a high resistance and without impurity doping is formed between the source region 8s and the drain region 8d.
【００１９】次に、図２Ｆに示すように、例えばＳｉＮ
による保護絶縁層９を全面的にＣＶＤ法等によって形成
し、この保護絶縁層９に、ソース領域８ｓおよびドレイ
ン領域８ｄ上において電極窓を穿設し、これら電極窓を
通じてソース領域８ｓおよびドレイン領域８ｄに対し、
それぞれソース電極１０ｓおよびドレイン電極１０ｄを
オーミックに被着形成する。このようにして、本発明方
法によって形成した薄膜半導体６に、下部ゲート電極２
を有する薄膜ＦＥＴ、すなわちＴＦＴが形成される。Next, as shown in FIG. 2F, for example, SiN
A protective insulating layer 9 is entirely formed by CVD or the like, and an electrode window is formed in the protective insulating layer 9 above the source region 8s and the drain region 8d, and the source region 8s and the drain region 8d are formed through these electrode windows. Against
A source electrode 10s and a drain electrode 10d are formed in ohmic contact with each other. In this manner, the lower gate electrode 2 is provided on the thin film semiconductor 6 formed by the method of the present invention.
Is formed, that is, a TFT is formed.
【００２０】このようにして形成した薄膜半導体６につ
いて不純物の導入、したがって、ドナーもしくはアクセ
プタの濃度の測定を行ったところ、紫外線アニール後に
おいて、問題となる程度の増加は生じることがなく、作
製したＴＦＴは、そのしきい値電圧Ｖthにばらつきが生
じることがなく、安定に、高い信頼性をもって構成する
ことができた。When the impurity was introduced into the thin film semiconductor 6 thus formed, and the concentration of the donor or acceptor was measured, the thin film semiconductor 6 was produced without any problematic increase after ultraviolet annealing. The TFT could be configured stably and with high reliability without variation in its threshold voltage Vth .
【００２１】尚、図１および図２で説明した実施例は、
下部ゲート型のＦＥＴを得る場合であるが、上部ゲート
型ＦＥＴを得る場合に適用しても同様の効果が生じるこ
とは言うまでもない。図４はこの場合の工程図で、先ず
図４Ａに示すように、前述の実施例と同様の絶縁基板１
を用意し、これの上にこの基板１からの最終的に形成す
る薄膜半導体に対する汚染を防止するためのバッファ層
３１を形成する。このバッファ層３１としては、例えば
窒化シリコンよりなる下層のバッファ層３１Ａと、酸化
シリコンよりなる上層のバッファ層３１Ｂとによって構
成することができる。そして、これの上に半導体薄膜
４、例えば前述の実施例と同様の例えばａ−Ｓｉ半導体
薄膜を形成する。そして、この実施例においても、例え
ばＳｉＯ2 よりなる絶縁膜５を１．２〜６．５ｎｍの、
例えば２．５ｎｍに形成する。The embodiment described with reference to FIG. 1 and FIG.
This is the case where a lower gate type FET is obtained, but it goes without saying that the same effect is produced even when applied to the case where an upper gate type FET is obtained. FIG. 4 is a process chart in this case. First, as shown in FIG. 4A, the same insulating substrate 1 as in the above-described embodiment is used.
And a buffer layer 31 for preventing contamination of the thin film semiconductor to be finally formed from the substrate 1 is formed thereon. The buffer layer 31 can be composed of, for example, a lower buffer layer 31A made of silicon nitride and an upper buffer layer 31B made of silicon oxide. Then, a semiconductor thin film 4, for example, an a-Si semiconductor thin film similar to the above-described embodiment is formed thereon. Also in this embodiment, the insulating film 5 made of, for example, SiO 2 is formed to a thickness of 1.2 to 6.5 nm.
For example, it is formed to have a thickness of 2.5 nm.
【００２２】その後、図３で説明したと同様の装置によ
って、先ずアニールチャンバー２０内で、４００℃にて
２時間の、半導体薄膜４中から水素の放出によって半導
体薄膜４や、その上下の各絶縁膜３および４に、破壊や
飛散すなわちアブレーションが生じない程度の熱アニー
ルがなされる。Thereafter, the semiconductor thin film 4 and the upper and lower insulating layers thereof are first released by releasing hydrogen from the semiconductor thin film 4 in the annealing chamber 20 at 400 ° C. for 2 hours in the annealing chamber 20 by the same apparatus as described with reference to FIG. The films 3 and 4 are subjected to thermal annealing to such an extent that destruction or scattering, that is, ablation does not occur.
【００２３】その後、紫外線照射がなされる。この紫外
線照射は、同様に、例えば図３に示すように、紫外線Ｕ
Ｖを発生する光源２１例えばＸｅＣｌのエキシマレーザ
からの紫外線ＵＶを、ビーム整形器２２、ミラー２３を
通じてアニールチャンバー２０内に配置した基板１１
に、図４Ａで示すように、絶縁膜５側から照射する。Thereafter, ultraviolet irradiation is performed. This ultraviolet irradiation is similarly performed, for example, as shown in FIG.
A substrate 11 in which an ultraviolet ray UV from a light source 21 for generating V, for example, an XeCl excimer laser is placed in an annealing chamber 20 through a beam shaper 22 and a mirror 23.
Then, as shown in FIG. 4A, irradiation is performed from the insulating film 5 side.
【００２４】この紫外線照射によって、半導体薄膜４例
えばａ−Ｓｉは、Ｓｉの熔融温度の１４１４℃以上にま
で加熱されて、非晶質状態から図４Ｂに示すように、多
結晶の薄膜半導体６が形成される。このようにして、多
結晶薄膜半導体６の形成がなされるが、このときこれの
上の絶縁膜５には、破壊、飛散等のアブレーションの発
生が回避された。By this ultraviolet irradiation, the semiconductor thin film 4, for example, a-Si is heated to a temperature of 1414 ° C. or higher, which is the melting temperature of Si, and the polycrystalline thin film semiconductor 6 is changed from the amorphous state as shown in FIG. 4B. It is formed. In this manner, the polycrystalline thin-film semiconductor 6 is formed. At this time, ablation such as destruction and scattering is avoided in the insulating film 5 thereon.
【００２５】このようにして形成された薄膜半導体６上
のＳｉＯ2 絶縁膜５上に、さらに例えばＳｉＯ2 による
ゲート絶縁膜３を形成し、これの上にゲート電極２を所
要のパターンに形成する。On the SiO 2 insulating film 5 on the thin film semiconductor 6 thus formed, a gate insulating film 3 of, for example, SiO 2 is further formed, and the gate electrode 2 is formed in a required pattern thereon. .
【００２６】そして、このゲート電極２をイオン注入マ
スクとして、薄膜半導体６に不純物例えばｎ型の不純物
のＰ（りん）をイオン注入して、それぞれソース領域８
ｓおよびドレイン領域８ｄを形成し、これらソース領域
８ｓおよびドレイン領域８ｄ間に不純物ドーピングがな
されない高抵抗を有するチャネル形成領域８ｃを形成す
る。Then, using the gate electrode 2 as an ion implantation mask, impurities such as n-type impurity P (phosphorus) are ion-implanted into the thin film semiconductor 6, and the source region 8
s and a drain region 8d are formed, and a channel forming region 8c having a high resistance and without impurity doping is formed between the source region 8s and the drain region 8d.
【００２７】次に、図４Ｃに示すように、例えばＳｉＮ
による保護絶縁層９を全面的にＣＶＤ法等によって形成
し、この保護絶縁層９およびこれの下の絶縁膜３および
５の、ソース領域８ｓおよびドレイン領域８ｄ上におい
て電極窓を穿設し、これら電極窓を通じてソース領域８
ｓおよびドレイン領域８ｄに対し、それぞれソース電極
１０ｓおよびドレイン電極１０ｄをオーミックに被着形
成する。このようにして、本発明方法によって形成した
薄膜半導体６によって薄膜ＦＥＴすなわちＴＦＴが形成
される。Next, as shown in FIG.
The protective insulating layer 9 is entirely formed by the CVD method or the like, and electrode windows are formed in the protective insulating layer 9 and the insulating films 3 and 5 thereunder on the source region 8s and the drain region 8d. Source region 8 through electrode window
A source electrode 10s and a drain electrode 10d are formed ohmicly on the s and the drain region 8d, respectively. In this manner, a thin film FET, that is, a TFT is formed by the thin film semiconductor 6 formed by the method of the present invention.
【００２８】このようにして、本発明方法による薄膜半
導体によって作製したＴＦＴも、そのしきい値電圧Ｖth
にばらつきが生じることがなく、安定に高い信頼性をも
って構成することができた。In this manner, the TFT manufactured by the thin film semiconductor according to the method of the present invention also has the threshold voltage V th
There was no variation in the structure, and the device could be configured stably with high reliability.
【００２９】尚、本発明方法は、上述した実施例に限ら
れるものではない。例えば半導体薄膜４は、ａ−Ｓｉに
限られるものではなく、多結晶Ｓｉによって構成し、紫
外線アニールによってその結晶粒を成長させて大結晶の
多結晶シリコンによる薄膜半導体を構成するとか、また
Ｓｉに限られず、Ｇｅによる薄膜半導体を得る場合に適
用することもできる。The method of the present invention is not limited to the above-described embodiment. For example, the semiconductor thin film 4 is not limited to a-Si. For example, the semiconductor thin film 4 may be made of polycrystalline Si, and crystal grains may be grown by ultraviolet annealing to form a thin film semiconductor made of large crystalline polycrystalline silicon. The present invention is not limited thereto, and can be applied to a case where a thin film semiconductor made of Ge is obtained.
【００３０】また、絶縁膜５は、ＳｉＯ2 に限られるも
のではなく、例えばＳｉＮによって構成しても同様の効
果が得られた。Further, the insulating film 5 is not limited to SiO 2, and the same effect can be obtained even if it is made of, for example, SiN.
【００３１】また、紫外線照射の光源としては、エキシ
マレーザに限られるものではなく、他の各種紫外線を含
む光線を発光する光源を用いることができ、いずれの光
源においても、実際には、その紫外線成分が、半導体薄
膜に吸収されてこれを加熱する効果を生じる。The light source for irradiating the ultraviolet light is not limited to the excimer laser, but may be any other light source that emits a light beam containing various kinds of ultraviolet light. The components are absorbed by the semiconductor thin film and have the effect of heating it.
【００３２】更に、上述した例では、薄膜ＦＥＴ（ＴＦ
Ｔ）を形成する場合について説明したが、他の各種半導
体素子を形成する場合、さらにＳＯＩ（Semiconductor
on Isolator)型の集積回路装置等を得る薄膜半導体の製
造等に本発明製法方法を適用することができることは言
うまでもない。Further, in the above example, the thin film FET (TF
T) is described, but when other various semiconductor elements are formed, the SOI (Semiconductor) is further formed.
Needless to say, the manufacturing method of the present invention can be applied to the manufacture of a thin film semiconductor for obtaining an integrated circuit device of the (On Isolator) type and the like.
【００３３】上述したように、本発明方法によれば、絶
縁膜５の厚さを従来に比し格段に小なる厚さに選定する
ことによって、半導体薄膜に対する紫外線アニールに際
しての絶縁膜５の破壊や飛散等のアブレーションの発生
を効果的に回避でき、これによってこのアニールに際し
て半導体に不純物が導入されることが効果的にできるも
のである。そして、本発明においては、その絶縁膜の厚
さを小にするものであるが、このようにしても、実際に
は、半導体薄膜に対する紫外線の照射、吸収を充分行う
ことができて何らアニールに障害を生じることがなかっ
た。As described above, according to the method of the present invention, the thickness of the insulating film 5 is selected to be much smaller than that of the prior art, so that the insulating film 5 is destroyed during the ultraviolet annealing of the semiconductor thin film. Ablation such as scattering and scattering can be effectively avoided, whereby impurities can be effectively introduced into the semiconductor during this annealing. In the present invention, the thickness of the insulating film is reduced. However, even in this case, the semiconductor thin film can be sufficiently irradiated and absorbed with ultraviolet light, and can be subjected to any annealing. There was no disability.
【００３４】[0034]
【発明の効果】上述したように、本発明によれば、半導
体薄膜に対する紫外線アニールに際してこの半導体薄膜
の紫外線照射側に、厚さが特定されたすなわち１．２ｎ
ｍ〜６．５ｎｍの厚さの絶縁膜を形成することによっ
て、アニールに際して絶縁膜の破壊、飛散消失を効果的
に回避でき、確実に半導体薄膜したがって、薄膜半導体
に対する不純物の導入を回避できるので、最終的に形成
する薄膜半導体装置の特性を安定に、かつ高い信頼性を
もって形成することができ、不良品の発生率を低め、歩
留りの向上をはかることができるのでコストの低減化を
はかることができる。As described above, according to the present invention, when the semiconductor thin film is annealed with ultraviolet light, the thickness is specified on the ultraviolet irradiation side of the semiconductor thin film, ie, 1.2 n.
By forming the insulating film having a thickness of m to 6.5 nm, the insulating film can be effectively prevented from being destroyed and scattered during annealing, and the semiconductor thin film can be surely prevented from being introduced into the thin film semiconductor. The characteristics of the finally formed thin film semiconductor device can be formed stably and with high reliability, the occurrence rate of defective products can be reduced, and the yield can be improved, so that the cost can be reduced. it can.
【図１】本発明による薄膜半導体の製造方法の一例の工
程図（その１）である。Ａ〜Ｄは、各工程における断面
図である。FIG. 1 is a process diagram (part 1) of an example of a method of manufacturing a thin film semiconductor according to the present invention. A to D are cross-sectional views in each step.
【図２】本発明による薄膜半導体の製造方法の一例の工
程図（その２）である。ＥおよびＦは、各工程における
断面図である。FIG. 2 is a process diagram (part 2) of an example of a method of manufacturing a thin film semiconductor according to the present invention. E and F are cross-sectional views in each step.
【図３】本発明による薄膜半導体の製造方法に適用する
紫外線照射装置の一例の構成図である。FIG. 3 is a configuration diagram of an example of an ultraviolet irradiation apparatus applied to the method of manufacturing a thin film semiconductor according to the present invention.
【図４】本発明による薄膜半導体の製造方法の他の例の
工程図である。Ａ〜Ｃは、各工程における断面図であ
る。FIG. 4 is a process chart of another example of the method for manufacturing a thin film semiconductor according to the present invention. A to C are cross-sectional views in each step.
１ 絶縁基板、２ ゲート電極、３ ゲート絶縁膜、３
Ａ 窒化シリコン絶縁膜、３Ｂ 酸化シリコン絶縁膜、
４ 半導体薄膜、５ 絶縁膜（キャップ層）、６ 薄膜
半導体、７ マスク層、８ｓ ソース領域、８ｄ ドレ
イン領域、８ｃチャネル形成領域、２０ アニールチャ
ンバー、２１ 光源、２２ ビーム整形器1 Insulating substrate, 2 Gate electrode, 3 Gate insulating film, 3
A silicon nitride insulating film, 3B silicon oxide insulating film,
Reference Signs List 4 semiconductor thin film, 5 insulating film (cap layer), 6 thin film semiconductor, 7 mask layer, 8s source region, 8d drain region, 8c channel formation region, 20 annealing chamber, 21 light source, 22 beam shaper
Claims (1)
工程を有する薄膜半導体の製造方法において、 上記半導体薄膜の上記紫外線照射側の少なくとも紫外線
照射部に厚さ１．２ｎｍ〜６．５ｎｍの不純物導入阻止
の絶縁膜を成膜し、 その後、上記絶縁膜側から上記紫外線照射アニールを行
うことを特徴とする薄膜半導体の製造方法。1. A method for producing a thin film semiconductor, comprising the step of performing ultraviolet irradiation annealing on a semiconductor thin film, wherein the introduction of impurities having a thickness of 1.2 nm to 6.5 nm is prevented at least in an ultraviolet irradiation portion of the semiconductor thin film on the ultraviolet irradiation side. A method for manufacturing a thin film semiconductor, comprising: forming an insulating film according to (1), and thereafter performing the ultraviolet irradiation annealing from the insulating film side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34162496A JPH10189446A (en) | 1996-12-20 | 1996-12-20 | Fabrication of thin film semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34162496A JPH10189446A (en) | 1996-12-20 | 1996-12-20 | Fabrication of thin film semiconductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189446A true JPH10189446A (en) | 1998-07-21 |
Family
ID=18347534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34162496A Pending JPH10189446A (en) | 1996-12-20 | 1996-12-20 | Fabrication of thin film semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189446A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142027A (en) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | Manufacturing method of indicating device |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
-
1996
- 1996-12-20 JP JP34162496A patent/JPH10189446A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
| JP2007142027A (en) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | Manufacturing method of indicating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020224A (en) | Method for making thin film transistor | |
| JP4026182B2 (en) | Semiconductor device manufacturing method and electronic device manufacturing method | |
| US7144793B2 (en) | Method of producing crystalline semiconductor material and method of fabricating semiconductor device | |
| JP3586558B2 (en) | Method for reforming thin film and apparatus used for implementing the method | |
| KR100333153B1 (en) | Process for fabricating semiconductor device | |
| JP4709442B2 (en) | Thin film transistor manufacturing method | |
| JPH01187814A (en) | Manufacture of thin film semiconductor device | |
| KR100737438B1 (en) | Thin-film semiconductor device and its manufacturing method | |
| JP2002164283A (en) | Method of forming polycrystalline semiconductor film | |
| JPH02148831A (en) | Laser annealing method | |
| JP3359670B2 (en) | Method for manufacturing semiconductor device | |
| JPS6235571A (en) | Manufacture of semiconductor device | |
| JPH10189446A (en) | Fabrication of thin film semiconductor | |
| JPH0936376A (en) | Manufacture of thin-film semiconductor device | |
| JPH0917729A (en) | Manufacture of semiconductor device | |
| JPH08204208A (en) | Production of crystalline silicon semiconductor device | |
| JP3173058B2 (en) | Method of forming semiconductor thin film | |
| JPH04340724A (en) | Manufacture of thin film transistor | |
| JPH09306839A (en) | Method for melting/crystallizing semiconductor and method for activating semiconductor impurity | |
| JPH06181178A (en) | Fabrication of thin film transistor | |
| JP2000216129A (en) | Film surface cleaning method and device | |
| JPH04305940A (en) | Manufacture of thin-film transistor | |
| JPH10163112A (en) | Manufacture of semiconductor device | |
| JPH10270696A (en) | Manufacture of semiconductor device | |
| JPH11103070A (en) | Thin film transistor |