JPH10187535A

JPH10187535A - 計算機システム及びメモリ状態復元装置

Info

Publication number: JPH10187535A
Application number: JP8343320A
Authority: JP
Inventors: Tsutomu Azezaki; 勉畦崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-12-24
Filing date: 1996-12-24
Publication date: 1998-07-21
Anticipated expiration: 2016-12-24
Also published as: JP3833760B2

Abstract

(57)【要約】【課題】本発明はバスに通常の処理とは無関係の余分な
トランザクションを発行することなくメモリ状態を回復
できるシステムを提供することを課題とする。【解決手段】キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線１６５で示されるプロセッサ１４（キャッシュ
１７）に対応したビフォアイメージキャッシュ３０の該
当キャッシュラインへ“Read-Line ”トランザクション
に対する応答データを格納するとともに、プロセッサＩ
Ｄ信号線（ID）１６５で示されるプロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０の該当キャッシュラインを読出し、状態保存制御部２
１２を起動する。状態保存制御部２１２はバッファアク
セス制御部２１４を起動し、ビフォアイメージキャッシ
ュ３０から読み出したキャッシュラインデータをバッフ
ァアクセス制御部２１４に転送して、アドレス値ととも
にビフォアイメージバッファ１３に書き込ませる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コピーバック型の
キャッシュを備えた計算機システムに適用されるメモリ
状態復元装置に関する。

【０００２】

【従来の技術】通常の計算機では、プログラムを実行し
て処理が一旦進んでしまうと、それ以前の状態に戻って
処理を再開するという機能手段をもたない。これに対し
て、ソフトウェアデバッギング、フォールトトレラント
システム、バックトラッキング等の各種応用技術に於い
ては、プログラムを実行し、処理が進んだ後に、それ以
前の状態に戻って処理を再開するための機能を実現する
ために、メモリの内容を以前の状態に戻し、その時点か
ら処理を継続するための機能（メモリ状態回復機能）が
必要とされる。

【０００３】ここで、上記ソフトウェアデバッギング
は、プログラムの実行中に何らかのエラーが発生した場
合に、以前の状態に遡ることにより、エラーの原因を解
析することができる。また、上記フォールトトレラント
システムは、システムの動作中に何らかの故障により処
理が続行できなくなった場合に、以前の状態に戻って、
そこから処理を再開することにより、システムを停止さ
せることなく動作を継続することができる。このような
フォールトトレラント技術は、例えばPhilip A Bernste
in, "Sequoia: A Fault-Tolerant Tightly Coupled Mu
ltiprocessor forTransaction Processing," IEEE Com
puter, Vol.21, No.2, 1988 に開示されている。ま
た、上記バックトラッキングは、論理型のプログラミン
グ言語に於いて、実行状態のバックトラッキングが基本
的な操作であり、メモリの内容が以前の状態に戻る機能
を用いることによりバックトラッキングを実現すること
ができる。

【０００４】上記したような「メモリ状態回復機能」を
実現する方法として、考えられている技術の一つに“バ
ックワード手法”がある。このような技術は、例えばRo
k Sosic, "History Cache: Hardware Support for Rev
erse Ex-ecution," Computer Architecture News, Vol.
22, No.5, 1994に開示されている。

【０００５】又、本発明の出願人は、コピーバック型の
キャッシュを用いたコンピュータシステムに於いて、メ
モリ状態回復機能を実現する処理のオーバヘッドを低減
し、システムを効率化するために以下に示す技術を開発
した。

【０００６】この方式によるシステムの一構成例を図１
３に示す。この構成例では、Ｎ個のプロセッサ７４〜７
５、各プロセッサ７４〜７５に対応するＮ個のキャッシ
ュ７７〜７８が設けられている。キャッシュ７７〜７８
は、メモリ制御部２０、及びビフォアイメージバッファ
制御部８１と、バス７６を介して接続されている。

【０００７】ビフォアイメージバッファ制御部８１は、
バスインタフェース制御部８１１、状態保存制御部８１
２、バストランザクション応答制御部８１３、バッファ
アクセス制御部８１４、及びバストランザクション発行
制御部８１５を有している。

【０００８】バスインタフェース制御部８１１は、バス
７６と直接接続され、バス７６の制御を行なう。バスイ
ンタフェース制御部８１１は、常時、バス７６を監視し
ており、バス７６に発行されたトランザクションに応じ
て動作する。

【０００９】状態保存制御部８１２は、主メモリ７２の
状態を保存するために必要な各種機能を制御する。バス
トランザクション応答制御部８１３は、バス７６に発行
されたトランザクションに対して応答を返す機能を制御
する。

【００１０】バッファアクセス制御部８１４は、ビフォ
アイメージバッファ７３と接続されビフォアイメージバ
ッファに対するアクセスを制御する。バストランザクシ
ョン発行制御部８１５は、主メモリ７２の状態を保存す
るために必要なバストランザクションを発行する機能を
制御する。

【００１１】キャッシュ７７〜７８は、コピーバック型
のキャッシュであり、以下に説明する方式に従って、デ
ータ一貫性保持のためのプロトコルを実現する。キャッ
シュ７７〜７８は、キャッシュラインデータを保持する
データメモリと、データメモリに格納された各キャッシ
ュラインデータを管理する情報を保持するためのタグメ
モリから構成される。

【００１２】このタグメモリのエントリの一例を図１４
に示す。タグメモリには、対応するキャッシュラインデ
ータのキャッシュラインアドレス（ＡＤＤＲ）を示すア
ドレスタグと、キャッシュラインデータの状態を示す３
ビットのデータが格納される。

【００１３】キャッシュラインデータの状態は、バリッ
ド（Ｖ：Ｖａｌｉｄ）、モディファイド（Ｍ：Ｍｏｄｉ
ｆｉｅｄ）、シェアード（Ｓ：Ｓｈａｒｅｄ）の３ビッ
トの値の組合せにより管理される。

【００１４】尚、バリッド（Ｖ）は、対応するキャッシ
ュラインデータが有効（“１”）であることを示す。モ
ディファイド（Ｍ）は、キャッシュ上で更新された状態
にあることを示す。シェアード（Ｓ）は、他のプロセッ
サのキャッシュ上にも同じキャッシュラインデータが保
持されていることを示す。

【００１５】これら３ビットの値の組合せにより、図１
５に示すように、キャッシュラインデータは４つの状態
をとる。コピーバックキャッシュに関連した、バストラ
ンザクションは、“Ｒｅａｄ−Ｌｉｎｅ”、“Ｗｒｉｔ
ｅ−Ｌｉｎｅ”、“Ｉｎｖａｌｉｄａｔｅ”を含む。

【００１６】“Ｒｅａｄ−Ｌｉｎｅ”（キャッシュライ
ンデータのリード）は、プロセッサからのあるアドレス
のキャッシュラインに対するリードアクセスに対して、
該当する有効なキャッシュラインデータがキャッシュに
存在せずキャッシュミスした場合に発行される。

【００１７】尚、キャッシュミスは、アクセスの対象と
するキャッシュラインデータを示すアドレスがタグメモ
リに格納されていない、及びアドレスは格納されている
がバリッドビット（Ｖ）が無効（“０”）を示す場合で
ある。これに対し、キャッシュヒットは、対象とするキ
ャッシュラインデータのアドレスがタグメモリに格納さ
れ、バリッドビット（Ｖ）が有効（“１”）を示す場合
である。

【００１８】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”（キャッシュラインデータのリード、
及び他のキャッシュに格納されたデータ無効化）は、プ
ロセッサからのライトアクセスに対して、キャッシュミ
スした場合に発行される。

【００１９】“Ｗｒｉｔｅ−Ｌｉｎｅ”（キャッシュラ
インデータのライト）は、プロセッサからの指示により
明示的にキャッシュラインデータを主メモリ７２に書き
出す場合、キャッシュラインデータを置換する必要が生
じて更新データが主メモリ７２に書き出される場合、及
び他のプロセッサからの要求に応じて更新データを主メ
モリ７２に書き出す場合に発行される。

【００２０】“Ｉｎｖａｌｉｄａｔｅ”（他のキャッシ
ュに格納されたデータ無効化）は、プロセッサからのラ
イトアクセスに対して、キャッシュに当該ラインが存在
したが、クリーンシェアードであった場合に発行され
る。このトランザクション自身はアドレスの転送のみで
あり、データ転送を伴わない。

【００２１】尚、以上に示したトランザクション以外に
もサポートされることが多いが、以下の記述に直接関係
しないので、上記以外の説明は省略する。バス７６は、
シェアード応答信号線（shared）、モディファイド応答
信号線（modified）、バスコマンド信号線（command
）、及びアドレス／データ信号線（address/data）を
含む。一般には、この他にアービトレーションを行なう
ための信号線などを含むが、以下の記述に直接関係しな
いので、ここではその説明を省略する。

【００２２】シェアード応答信号線（shared）は、他の
プロセッサ／キャッシュにより発行されたトランザクシ
ョンに対して、トランザクションが対象としているキャ
ッシュラインデータを保持している、即ち共有している
ことを通知するために用いられる。

【００２３】モディファイド応答信号線（modified）
は、他のプロセッサ／キャッシュにより発行されたトラ
ンザクションに対して、トランザクションが対象として
いるキャッシュラインデータを更新された状態で保持し
ていることを通知するために用いられる。この信号がア
サートされたときは、そのトランザクションはアボート
される。この後、トランザクションをアボートしたスレ
ーブは、バスを獲得した後、更新キャッシュラインデー
タをメモリに書き出す。一方、最初のトランザクション
を発行したマスタは、再びバスを獲得した後、同じトラ
ンザクションを再発行する。

【００２４】尚、これら２つの信号線（shared），（mo
dified）が同時にアサートされたときにも同様にそのト
ランザクションはアボートされる。バスコマンド信号線
（command ）は、前述したバストランザクションの種類
を示す他に、トランザクションに関する各種情報を送る
ために用いられる。

【００２５】アドレス／データ信号線（address/data）
は、バストランザクションが対象とするキャッシュライ
ンデータのアドレスおよびデータを送るため信号線であ
る。図１３に於いては一つに纏めて示しているが、共通
の信号線を時分割で使う方式や、アドレス／データ各々
に独立した信号線を設ける方式等も存在し、それらのい
ずれの構成であってもよい。

【００２６】次に、マルチプロセッサシステムの動作、
即ち、前述したバストランザクションを用いてキャッシ
ュ間のデータ一貫性保持プロトコルがどのように実現さ
れているかについて説明する。

【００２７】ここでは、トランザクションを発行してア
クセスを起動する側のプロセッサ及びキャッシュ（マス
タプロセッサ）、あるプロセッサ／キャッシュが発行し
たトランザクションに対して動作する他のプロセッサ及
びキャッシュ（スレーブプロセッサ）、及びメモリ制御
部８０のそれぞれの動作について説明する。

【００２８】ａ．マスタプロセッサの動作について先ず、トランザクションを発行してアクセスを起動する
マスタプロセッサの動作と、発行されたトランザクショ
ンに対応するキャッシュの状態遷移について説明する。
尚、ここではマスタプロセッサが、プロセッサ７４（キ
ャッシュ７７）であるとして説明する。

【００２９】リードアクセス（キャッシュヒット）：プ
ロセッサ７４がリードアクセス要求した結果、キャッシ
ュ７７においてキャッシュヒットした場合、キャッシュ
７７から該当するデータが読み出される。プロセッサ７
４（キャッシュ７７）は、バス７６にトランザクション
を発行しない。このとき、キャッシュラインの状態は変
わらない。

【００３０】リードアクセス（キャッシュミス）：プロ
セッサ７４がリードアクセス要求した結果、キャッシュ
７７においてキャッシュミスした場合、プロセッサ７４
（キャッシュ７７）は、バス７６に“Ｒｅａｄ−Ｌｉｎ
ｅ”トランザクションを発行する。

【００３１】これに対して、モディファイド応答信号線
（modified）を介してモディファイド応答信号がアサー
トされたならば、他のキャッシュのうち一つがそのライ
ンの更新データを保持していることになる。キャッシュ
７７は、この後、モディファイド応答信号をアサートし
たキャッシュから主メモリ７２に書き出されたキャッシ
ュラインデータを読み込み、データメモリに格納する。
キャッシュラインの状態は“クリーン・シェアード”と
する。

【００３２】一方、モディファイド応答信号がアサート
されず、シェアード応答信号線（shared）を介してシェ
アード応答信号がアサートされたならば、他のキャッシ
ュがそのラインをクリーンな状態で保持していることに
なる。

【００３３】キャッシュ７７は、キャッシュラインの状
態を“クリーン・シェアード”とするとともに、主メモ
リ７２より読み出されたデータを取り込んで、データメ
モリに格納する。

【００３４】また、モディファイド応答信号とシェアー
ド応答信号のいずれもアサートされない場合には、いず
れのキャッシュにも、対象とするキャッシュラインがを
保持されていないことになる。

【００３５】キャッシュ７７は、キャッシュラインの状
態を“クリーン・エクスクルーシブ”とする。この場合
も、キャッシュ７７は、主メモリ７２より読み出された
データを取り込み、データメモリに格納する。

【００３６】いずれの場合も、キャッシュ７７はバス７
６から取り込んだキャッシュラインデータのうち、必要
とされるデータをプロセッサ７４に返す。ライト（キャッシュヒット／モディファイド）：プロセ
ッサ７４がライトアクセス要求した結果、キャッシュ７
７に於いてキャッシュヒットし、対応するキャッシュラ
インデータがモディファイドの状態の場合、該当するキ
ャッシュラインにデータが書き込まれる。プロセッサ７
４（キャッシュ７７）は、バス７６にトランザクション
を発行しない。このとき、キャッシュラインの状態は変
わらない。

【００３７】ライト（キャッシュヒット／クリーンエク
スクルーシブ）：プロセッサ７４がライトアクセス要求
した結果、キャッシュ７７に於いてキャッシュヒット
し、対応するキャッシュラインデータがクリーンエクス
クルーシブの状態の場合、該当するキャッシュラインに
データが書き込まれる。プロセッサ７４（キャッシュ７
７）は、バス７６にトランザクションを発行しない。キ
ャッシュ７７は、該当するキャッシュラインの状態を
“モディファイド”に変更する。

【００３８】但し、後述するように、この方式ではクリ
ーンエクスクルーシブ状態を避けるように制御されるの
で、この条件は実際には存在しないことになる。ライト（キャッシュヒット／クリーンシェアード）：プ
ロセッサ７４がライトアクセス要求した結果、キャッシ
ュ７７に於いてキャッシュヒットし、対応するキャッシ
ュラインデータがクリーンシェアードの状態の場合、プ
ロセッサ７４（キャッシュ７７）は、バス７６に“Ｉｎ
ｖａｌｉ−ｄａｔｅ”トランザクションを発行する。キ
ャッシュ７７は、該当するキャッシュラインの状態を
“モディファイド”にして、データを書き込む。

【００３９】ライト（キャッシュミス）：プロセッサ７
４がライトアクセス要求した結果、キャッシュ７７に於
いてキャッシュミスした場合、バス７６に“Ｒｅａｄ−
Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”トランザ
クションを発行する。

【００４０】これに対して、モディファイド応答信号が
アサートされたならば、他のキャッシュのうち一つがそ
のラインの更新データを保持していることになる。キャ
ッシュ７７は、この後、モディファイド応答信号をアサ
ートしたキャッシュから主メモリ７２に書き出されたキ
ャッシュラインデータを読み込み、データメモリに格納
する。

【００４１】一方、モディファイド応答信号がアサート
されなければ、キャッシュ７７は、主メモリ７２より読
み出されたデータを取り込み、データメモリに格納す
る。いずれの場合も、該当するキャッシュラインの状態
を“モディファイド”とし、データを書き込む。

【００４２】ｂ．スレーブプロセッサの動作について次に、あるプロセッサ/ キャッシュが発行したトランザ
クションに対する他のプロセッサとそれに対応するキャ
ッシュ（スレーブプロセッサ）の動作、及び状態遷移に
ついて説明する。

【００４３】尚、ここではマスタプロセッサがプロセッ
サ７４（キャッシュ７７）、スレーブプロセッサがプロ
セッサ７５（キャッシュ７８）であるとし、マスタプロ
セッサから発行されるトランザクション毎に説明する。

【００４４】“Ｒｅａｄ−Ｌｉｎｅ”トランザクショ
ン：キャッシュ７８は、トランザクションが対象とする
キャッシュラインデータを“モディファイド”の状態で
保持している場合、モディファイド応答信号線（modifi
ed）を介しモディファイド応答信号をアサートして、更
新データを保持していることを通知する。この後、キャ
ッシュ７８は、“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクシ
ョンを発行して更新データを主メモリ７２に書き出す。
キャッシュ７８は、該当するキャッシュラインの状態を
“クリーンシェアード”とする。

【００４５】また、キャッシュ７８は、トランザクショ
ンが対象とするキャッシュラインデータを“クリーンエ
クスクルーシブ”又は“クリーンシェアード”の状態で
保持している場合、シェアード応答信号線（shared）を
介しシェアード応答信号をアサートして、クリーンデー
タを保持していることを通知する。いずれの場合も、キ
ャッシュ７８は、該当するキャッシュラインの状態を
“クリーンシェアード”とする。尚、キャッシュ７８
は、対応する有効なキャッシュラインデータを保持して
いない場合には何もしない。

【００４６】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”トランザクション：キャッシュ７８
は、トランザクションが対象とするキャッシュラインデ
ータを“モディファイド”の状態で保持している場合、
モディファイド応答信号線（modified）を介してモディ
ファイド応答信号をアサートし、更新データを保持して
いることを通知する。この後、キャッシュ７８は、“Ｗ
ｒｉｔｅ−Ｌｉｎｅ”トランザクションを発行して更新
データを主メモリ７２に書き出す。キャッシュ７８は、
該当するキャッシュラインの状態を“インバリッド”と
する。

【００４７】また、キャッシュ７８は、トランザクショ
ンが対象とするキャッシュラインデータを“クリーンエ
クスクルーシブ”又は“クリーンシェアード”の状態で
保持している場合、該当するキャッシュラインの状態を
“インバリッド”とする。

【００４８】尚、キャッシュ７８は、対応する有効なキ
ャッシュラインデータを保持していない場合には何もし
ない。 “Ｉｎｖａｌｉｄａｔｅ”トランザクション：キャッシ
ュ７８は、トランザクションが対象とするキャッシュラ
インデータを“クリーンエクスクルーシブ”または“ク
リーンシェアード”の状態で保持している場合、該当す
るキャッシュラインの状態を“インバリッド”とする。

【００４９】また、キャッシュ７８は、対応する有効な
キャッシュラインデータを保持していない場合には何も
しない。尚、この場合、対応するラインを“モディファ
イド”の状態で保持していることはあり得ない。

【００５０】”Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：キャッシュ７８は何もしない。ｃ．メモリ制御部の動作について次に、各バストランザクションに対するメモリ制御部８
０の動作を説明する。

【００５１】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：バス７６に発行された“Ｗｒｉｔｅ−Ｌｉｎｅ”ト
ランザクションをスヌープすると、キャッシュから書き
出されるキャッシュラインデータを取り込み、主メモリ
７２の該当するアドレスに書き込む。

【００５２】“Ｉｎｖａｌｉｄａｔｅ”：何もしない。 “Ｒｅａｄ−Ｌｉｎｅ”、“Ｒｅａｄ−Ｌｉｎｅ−ｗｉ
ｔｈ−Ｉｎｖａｌｉｄａｔｅ”：メモリ制御部２０は、
これら２つのトランザクションに対しては、同一の動作
をする。

【００５３】これらのトランザクションに対してモディ
ファイド応答信号がアサートされた場合は何もしない。
これは、アサートしたスレーブプロセッサのキャッシュ
が既に更新データを保持していることを示している。こ
の場合、これらのトランザクションに引続き、このキャ
ッシュから“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクション
が発行され、更新データが書き出される。

【００５４】一方、モディファイド応答信号がアサート
されない場合は、アクセス対象となっているキャッシュ
ラインのアドレスで示されるメモリロケーションからキ
ャッシュラインデータを読み出し、バス７６に出力す
る。

【００５５】ビフォアイメージバッファ制御部の動作に
ついて次に、各バストランザクションに対するビフォアイメー
ジバッファ制御部８１の動作を説明する。

【００５６】以下、バス７６に発行されるトランザクシ
ョン毎に説明する。 “Ｒｅａｄ−Ｌｉｎｅ”トランザクション：バスインタ
フェース制御部８１１がバス７６に発行された“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションをスヌープすると、状
態保存制御部８１２は、バストランザクション応答制御
部８１３を起動する。バストランザクション応答制御部
８１３は、バスインタフェース制御部８１１を介してシ
ェアード応答信号をシェアード応答信号線（shared）に
アサートする。

【００５７】これによって、マスタプロセッサのキャッ
シュの現在対象としているキャッシュラインの状態を
“クリーンエクスクルーシブ”ではなく、“クリーンシ
ェアード”の状態にすることができる。そして、この
後、当該キャッシュラインに対してライトアクセスが発
生した場合に、更新前のデータを保存することを可能と
している。

【００５８】尚、プロセッサ及びキャッシュの機能とし
て、“クリーンエクスクルーシブ”状態を避ける方法が
ある場合には、ビフォアイメージバッファ制御部８１が
シェアード応答信号をアサートする必要はない。

【００５９】“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ン：バスインタフェース制御部８１１がバス７６に発行
された“Ｉｎ−ｖａｌｉｄａｔｅ”トランザクションを
スヌープすると、状態保存制御部８１２は、バストラン
ザクション応答制御部８１３を起動する。

【００６０】バストランザクション応答制御部８１３
は、バスインタフェース制御部８１１を介してシェアー
ド応答信号とモディファイド応答信号を、シェアード応
答信号線（shared）、及びモディファイド応答信号線
（modified）にアサートする。

【００６１】これによって、“Ｉｎｖａｌ−ｉｄａｔ
ｅ”トランザクションはアボートされたことになり、こ
の後、マスタプロセッサは、再びバスを獲得した後、同
じトランザクションを再発行する。

【００６２】バストランザクション応答制御部８１３
は、下記の処理が完了するまで、再発行された“Ｉｎ−
ｖａｌｉｄａｔｅ”トランザクションに対して、シェア
ード応答信号およびモディファイド応答信号をアサート
し、アボートし続ける。

【００６３】状態保存制御部８１２は、バストランザク
ション発行制御部８１５を起動する。バストランザクシ
ョン発行制御部８１５は、更新前のキャッシュラインデ
ータを得るため、バスインタフェース制御部８１１を介
して得た無効対象となっているキャッシュラインのアド
レスで示されるメモリロケーションに対する“Ｒｅａｄ
−Ｌｉｎｅ”トランザクションを発行する。

【００６４】更に、状態保存制御部８１２は、バッファ
アクセス制御部８１４を起動し、メモリ制御部８０が主
メモリ７２から読み出しバス７６に出力したキャッシュ
ラインデータを、バスインタフェース制御部８１１から
バッファアクセス制御部８１４に転送して、アドレス値
と共にビフォアイメージバッファ７３に書き込ませる。

【００６５】この処理が終了すると、バストランザクシ
ョン応答制御部８１３は、再発行された“Ｉｎｖａｌｉ
−ｄａｔｅ”トランザクションに対するアボートを中止
する。

【００６６】また、状態保存制御部８１２は、上記処理
を実施したキャッシュブロックのアドレスを記憶し、こ
の後、再び同じアドレスに対する“Ｉｎｖａｌｉｄａｔ
ｅ”トランザクションが発行された場合には無視する。

【００６７】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”トランザクション：当該トランザクシ
ョンの発行に伴って、モディファイド応答信号がアサー
トされた場合は、アサートしたキャッシュが既に更新デ
ータを保持していることを示しており、そのプロセッサ
が最新のチェックポイント以降にライトアクセスを実行
していることが分かる。このため、その時点で以前のデ
ータがビフォアイメージバッファ７３に格納されている
ことになり、改めてこのアドレスのデータをビフォアイ
メージバッファに格納する必要はない。従って、状態保
存制御部８１２は何もしない。

【００６８】一方、“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−
Ｉｎｖａｌｉｄａｔｅ”トランザクションの発行に伴っ
て、モディファイド応答信号がアサートされない場合
は、バッファアクセス制御部８１４を起動し、メモリ制
御部８０が主メモリ７２から読み出しバス７６に出力し
たキャッシュラインデータを、バスインタフェース制御
部８１１からバッファアクセス制御部８１４に転送し
て、アドレス値と共にビフォアイメージバッファ７３に
書き込ませる。この場合、“Ｒｅａｄ−Ｌｉｎｅ”を発
行する必要はない。

【００６９】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：何もしない。チェックポイント処理について次に、前述のようにして動作するマルチプロセッサシス
テムにおけるチェックポイント処理について説明する。

【００７０】チェックポイント時には、プロセッサ７４
〜７５の内部状態（即ち内部レジスタ等）を主メモリ７
２に書き出すとともに、各キャッシュ７７〜７８の“モ
ディファイド”状態にある全てのキャッシュラインのデ
ータを主メモリ７２に書き戻す。尚、実際には、プロセ
ッサ内部状態の主メモリ７２への書き出しもキャッシュ
を介して行なわれるので、バストランザクション上、特
別な配慮は不要である。

【００７１】キャッシュ７７〜７８は、主メモリ７２に
書き戻したキャッシュラインの状態を“クリーンシェア
ード”または“インバリッド”にする。主メモリへのラ
インデータの書き戻しは“Ｗｒｉｔｅ−Ｌｉｎｅ”トラ
ンザクションを用いて行なわれるため、このときにビフ
ォアイメージバッファへのデータ保存が発生することは
ない。

【００７２】以上に述べた方式によると、チェックポイ
ント時には、コピーバックキャッシュに保持されていた
更新データを主メモリに書き出すだけでよく、この時点
で更新前データを保存する必要がなくなるため、チェッ
クポイントのオーバヘッドを小さくすることができる。

【００７３】また、メモリ制御部を改造せずに、容易に
メモリ状態回復機能を提供することができる。ところ
が、上記した方式では、バス７６に“Ｉｎｖａｌｉｄａ
ｔｅ”トランザクションが発行されたとき、更新前のキ
ャッシュラインデータを得るために、前記“Ｉｎｖａｌ
ｉｄａｔｅ”トランザクションをアボートし、“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションを発行しなければなら
ない。

【００７４】また、このために発行した“Ｒｅａｄ−Ｌ
ｉｎｅ”トランザクションが完了するまで、前記“Ｉｎ
ｖａｌｉｄａｔｅ”トランザクションをアボートし続け
なければならない。即ち、バス７６に通常の処理とは無
関係のトランザクションが発行されるため、オーバヘッ
ドになっていた。

【００７５】

【発明が解決しようとする課題】上記したように、コピ
ーバック型のキャッシュを用いたコンピュータシステム
に於ける従来のメモリ状態回復機能を実現する方式は、
バス７６に“Ｉｎｖａｌｉｄａｔｅ”トランザクション
が発行されたとき、更新前のキャッシュラインデータを
得るために、“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ンをアボートし、“Ｒｅａｄ−Ｌｉｎｅ”トランザクシ
ョンを発行しなければならず、又、発行した“Ｒｅａｄ
−Ｌｉｎｅ”トランザクションが完了するまで、“Ｉｎ
ｖａｌｉｄａｔｅ”トランザクションをアボートし続け
なければならないため、バス７６に通常の処理とは無関
係のトランザクションが発行され、オーバヘッドになる
という問題があった。

【００７６】このように従来では、メモリ状態回復機能
を実現しようとしたとき、バスに通常の処理とは無関係
の余分なトランザクションを発行しなければならず、従
ってオーバヘッドになるという問題があった。

【００７７】本発明は上記実情に鑑みなされたもので、
バスに通常の処理とは無関係の余分なトランザクション
を発行することなく、メモリ状態を回復できる計算機シ
ステム及びメモリ状態復元装置を提供することを目的と
する。

【００７８】

【課題を解決するための手段】本発明は、プロセッサに
対応して設けられるコピーバック型のキャッシュと、主
メモリ上に於ける更新前データとそのアドレスとの組を
格納するバッファとを備えた計算機システムに於いて、
前記キャッシュに対応して、該当するキャッシュのクリ
ーンな状態を保持するキャッシュデータ保持手段を設
け、前記キャッシュデータ保持手段のデータをもとに前
記バッファを用いて前記主メモリの状態を復元する制御
手段とを具備して、バスに通常の処理とは関係のない余
分なトランザクションを発行することなくメモリ状態を
回復できるようにしたことを特徴とする。

【００７９】又、本発明は、プロセッサに対応して設け
られるコピーバック型のキャッシュと、主メモリ上に於
ける更新前データとそのアドレスとの組を格納するバッ
ファとを備えた計算機システムに於いて、前記キャッシ
ュのクリーンな状態を保持するｎウェイセットアソシエ
ィティブキャッシュ型のキャッシュデータ保持手段を設
け、前記キャッシュデータ保持手段のデータをもとに前
記バッファを用いて前記主メモリの状態を復元する制御
手段とを具備して、キャッシュとキャッシュデータ保持
手段（ビフォアイメージキャッシュ）とを対応付けた構
成を採らずに、バスに通常の処理とは関係のない余分な
トランザクションを発行することなくメモリ状態を回復
できるようにしたことを特徴とする。

【００８０】又、上記計算機システムに於いて、キャッ
シュデータ保持手段及び当該保持データにより主メモリ
の状態を復元する制御手段が拡張用のボードにより提供
され又は標準装備されることを特徴とする。

【００８１】又、本発明は、プロセッサに対応して設け
られ、前記プロセッサからのアクセス要求に応じて各種
のトランザクションを発行するデータ一貫性保持機能を
有する少なくとも一つのコピーバック型のキャッシュ
と、前記プロセッサの処理に必要なデータを保持する主
メモリと、前記主メモリに対するアクセスを制御するメ
モリ制御手段と、前記少なくとも一つのキャッシュと前
記メモリアクセス制御手段とが接続されるバスとを備え
た計算機システムのメモリ状態復元装置に於いて、前記
主メモリに於ける更新前データとそのアドレスとの組を
格納するバッファと、前記キャッシュに対応して設けら
れ、前記キャッシュからのリード要求に対する主メモリ
からの応答データを格納するビフォアイメージキャッシ
ュと、前記バスに接続され前記キャッシュからの各種ト
ランザクションをスヌープする手段と、前記キャッシュ
のリード要求に対するメモリからの応答データをスヌー
プし、前記ビフォアイメージキャッシュに格納する手段
と、前記キャッシュがライト要求を発行したとき前記主
メモリが更新される前のデータを前記バッファメモリへ
格納するために前記ビフォアイメージキャッシュから該
当キャッシュラインデータを読み出す手段をもつビフォ
アイメージキャッシュ制御手段と、前記ビフォアイメー
ジキャッシュから読み出されたデータ及び対応するアド
レスを前記バッファに格納するバッファアクセス制御手
段とを具備して、メモリ制御手段その他には手を加え
ず、バスに主メモリから更新前のデータを読み出すため
のリード要求を発行しなくても、付加ハードウェアによ
りメモリ状態復元機能が実現できるようにしたことを特
徴とする。

【００８２】又、上記メモリ状態復元装置に於いて、ビ
フォアイメージキャッシュの状態を管理するために、少
なくとも１ビットのモディファイドビットを備えたビフ
ォアイメージキャッシュであって、ビフォアイメージキ
ャッシュの制御手段は、主メモリあるいは他のプロセッ
サからの対応するキャッシュラインからデータを読み出
すトランザクションであるとき、当該トランザクション
により示されるビフォアイメージキャッシュの該当キャ
ッシュラインのモディファイドビットをモディファイド
でない状態にする手段と、キャッシュから発行されるト
ランザクションが他のプロセッサの対応するキャッシュ
ラインの無効化を指示するトランザクションであると
き、当該トランザクションにより示されるビフォアイメ
ージキャッシュの該当キャッシュラインのモディファイ
ドビットをモディファイド状態にする手段と、キャッシ
ュから発行されたリード要求により、ビフォアイメージ
キャッシュのモディファイドラインが置換されるとき、
前記主メモリが更新される前のデータをバッファへ格納
するために、ビフォアイメージキャッシュから置換され
るキャッシュラインを読み出す手段とを具備してなるこ
とを特徴とする。

【００８３】又、上記メモリ状態復元装置に於いて、キ
ャッシュから発行されるリード要求に於いて、キャッシ
ュ内のモディファイドラインが置換されることを示すモ
ディファイドライン置換信号を備え、ビフォアイメージ
キャッシュ制御手段は、モディファイドライン置換信号
が有効であるとき、主メモリが更新される前のデータを
バッファへ格納するために、ビフォアイメージキャッシ
ュから該当キャッシュラインを読み出す手段を備えたこ
とを特徴とする。

【００８４】又、上記メモリ状態復元装置に於いて、ビ
フォアイメージキャッシュ制御手段は、キャッシュから
無効化要求が発行されたとき、主メモリが更新される前
のデータをバッファへ格納するために当該トランザクシ
ョンにより示されるビフォアイメージキャッシュから該
当するキャッシュラインデータを読み出す手段を具備し
てなることを特徴とする。

【００８５】又、本発明は、プロセッサに対応して設け
られ、前記プロセッサからのアクセス要求に応じて各種
のトランザクションを発行するデータ一貫性保持機能を
有する少なくとも一つのコピーバック型のキャッシュ
と、前記プロセッサの処理に必要なデータを保持する主
メモリと、前記主メモリに対するアクセスを制御するメ
モリ制御手段と、前記少なくとも一つのキャッシュと前
記メモリアクセス制御手段とが接続されるバスとを備え
た計算機システムのメモリ状態復元装置に於いて、ｎウ
ェイセットアソシエィティブキャッシュ型のビフォアイ
メージキャッシュを設け、当該ビフォアイメージキャッ
シュの制御手段に、キャッシュから発行されるリード要
求のアドレスがビフォアイメージキャッシュ内にあるか
否かを判定するためのタグ比較手段を設けて、プロセッ
サのリード要求がビフォアイメージキャッシュにミスし
たとき、主メモリが更新される前のデータをバッファへ
格納するためにビフォアイメージキャッシュの該当する
セット中の全てのラインを読み出す手段と、前記ビフォ
アイメージキャッシュの該当するセット中のラインから
置換するラインを選択し、前記リード要求に対する応答
データを選択したキャッシュラインへ格納する手段とを
具備して、プロセッサに接続されたキャッシュとビフォ
アイメージキャッシュとの構成を異ならせて、バスに主
メモリから更新前のデータを読み出すためのリード要求
を発行しなくてもメモリ状態復元機能が実現できること
を特徴とする。

【００８６】又、上記ｎウェイセットアソシエィティブ
キャッシュ型のビフォアイメージキャッシュを設けてな
るメモリ状態復元装置に於いて、ビフォアイメージキャ
ッシュの制御手段に、キャッシュのリード要求がビフォ
アイメージキャッシュにミスし、ビフォアイメージキャ
ッシュのセット中にモディファイドラインがあるとき、
主メモリが更新される前のデータをバッファへ格納する
ために、モディファイドライン全てを読み出す手段と、
リード要求がビフォアイメージキャッシュにミスし、ビ
フォアイメージキャッシュの該当するセット中にモディ
ファイドラインがないとき、ビフォアイメージキャッシ
ュの該当するセット中のラインから置換するラインを選
択し、主メモリが更新される前のデータをバッファへ格
納するために、選択したラインを読み出す手段とを具備
してなることを特徴とする。

【００８７】又、上記ｎウェイセットアソシエィティブ
キャッシュ型のビフォアイメージキャッシュを有してな
るメモリ状態復元装置に於いて、ビフォアイメージキャ
ッシュの制御手段に、キャッシュから発行されるリード
要求のアドレスがビフォアイメージキャッシュ内にある
か否かを判定するためのタグ比較手段を備え、プロセッ
サのリード要求がビフォアイメージキャッシュにミスし
たとき、主メモリが更新される前のデータをバッファへ
格納するために、ビフォアイメージキャッシュの該当す
るセット中の全てのラインを読み出す手段と、ビフォア
イメージキャッシュの該当するセット中のラインから置
換するラインを選択し、リード要求に対する応答データ
を選択したキャッシュラインへ格納する手段とを具備し
てなることを特徴とする。

【００８８】

【発明の実施の形態】以下図面を参照して本発明の実施
形態を説明する。第１実施形態先ず、図１乃至図５を参照して本発明の第１実施形態を
説明する。

【００８９】図１は本発明の第１実施形態に係るメモリ
状態回復機能を有するコンピュータシステムの構成を示
すブロック図である。図１に示す第１実施形態のコンピ
ュータシステムに於いては、Ｎ個のプロセッサ１４〜１
５と、各プロセッサに対応するＮ個のキャッシュ１７〜
１８が設けられている。

【００９０】キャッシュ１７〜１８は、メモリ制御部２
０、及びビフォアイメージバッファ制御部２１と、バス
１６を介して接続されている。ビフォアイメージバッフ
ァ制御部２１は、バスインタフェース制御部２１１、状
態保存制御部２１２、バッファアクセス制御部２１４、
及びキャッシュ制御部２１５を有している。

【００９１】バスインタフェース制御部２１１は、バス
１６と直接接続され、バスの制御を行なう。バスインタ
フェース制御部２１１は、常時、バス１６を監視してお
り、バス１６に発行されたトランザクションに応じて動
作する。

【００９２】状態保存制御部２１２は、主メモリ１２の
状態を保存するために必要な各種機能を制御する。バッ
ファアクセス制御部２１４は、ビフォアイメージバッフ
ァ１３と接続されビフォアイメージバッファに対するア
クセスを制御する。

【００９３】キャッシュ制御部２１５は、後述するビフ
ォアイメージキャッシュ３０〜３１と接続され、ビフォ
アイメージキャッシュ３０〜３１に対するアクセスを制
御する。

【００９４】キャッシュ１７〜１８は、コピーバック型
のキャッシュであり、上述した従来技術で説明した方式
に従って、データ一貫性保持のためのプロトコルを実現
する。

【００９５】キャッシュ１７〜１８は、上述した従来技
術と同様の構成をもち、キャッシュラインデータを保持
するデータメモリと、データメモリに格納された各キャ
ッシュラインデータを管理する情報を保持するためのタ
グメモリから構成される。

【００９６】又、タグメモリも上述した従来技術と同様
の構成をもち、従来技術と同様の方式により状態を管理
する。ビフォアイメージキャッシュ３０〜３１は、それ
ぞれ、各プロセッサに接続されたキャッシュ１７〜１８
と同様の構成をもち、キャッシュ１７〜１８のリードデ
ータのコピーを格納するためのデータメモリと、データ
メモリに格納された各キャッシュラインデータを管理す
るためのタグメモリから構成される。

【００９７】タグメモリの構成は、キャッシュ１７〜１
８と同じでもよいが、この実施形態では状態管理が不要
である。コピーバックキャッシュに関連したバストラン
ザクションは、従来技術と同様であり、次のようなもの
を含む。

【００９８】“Ｒｅａｄ−Ｌｉｎｅ”（キャッシュライ
ンデータのリード）。 “Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔ
ｅ”（キャッシュラインデータのリード、及び他のキャ
ッシュに格納されたデータ無効化）。

【００９９】“Ｗｒｉｔｅ−Ｌｉｎｅ”（キャッシュラ
インデータのライト）。 “Ｉｎｖａｌｉｄａｔｅ”（他のキャッシュに格納され
たデータ無効化）。これらの各機能は、従来技術と同様である。

【０１００】バス１６は、シェアード応答信号線（shar
ed）１６１、モディファイド応答信号線（modified）１
６２、バスコマンド信号線（command ）１６３、プロセ
ッサＩＤ信号線（ID）１６５、及びアドレス／データ信
号線（address/data）１６４を含む。一般には、この他
にアービトレーションを行なうための信号線などを含む
が、本発明の主旨には直接関係しないので、その説明を
省略する。

【０１０１】プロセッサＩＤ信号線（ID）１６５は、ト
ランザクションを発行したプロセッサを識別するため
に、それぞれのプロセッサに割り振られた識別番号であ
る。プロセッサＩＤ信号線（ID）１６５により、トラン
ザクションを発行したプロセッサ（キャッシュ）に対応
するビフォアイメージキャッシュを決定する。

【０１０２】その他の機能は、上述した従来技術と同様
である。マスタプロセッサ及びスレーブプロセッサの動作につい
てマスタプロセッサおよびスレーブプロセッサの動作は上
述した従来技術と同様である。

【０１０３】メモリ制御部の動作についてメモリ制御部２０の動作は上述した従来技術と同様であ
る。ビフォアイメージバッファ制御部の動作について次に、“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクションが発
行されたときに、バックアップを作成するときの、各バ
ストランザクションに対するビフォアイメージバッファ
制御部２１の動作を説明する。図２乃至図５はそれぞれ
上記第１実施形態の動作説明図である。

【０１０４】尚、ここでは、マスタプロセッサをプロセ
ッサ１４（キャッシュ１７）、当該プロセッサ１４（キ
ャッシュ１７）に対応するビフォアイメージキャッシュ
をビフォアイメージキャッシュ３０、スレーブプロセッ
サをプロセッサ１５（キャッシュ１８）、当該プロセッ
サ１５（キャッシュ１８）に対応するビフォアイメージ
キャッシュをビフォアイメージキャッシュ３１として動
作を説明する。

【０１０５】又、キャッシュ１７でキャッシュミスした
ことにより発行されるリード要求（“Ｒｅａｄ−Ｌｉｎ
ｅ”，”Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉ
ｄａｔｅ”）よりも、キャッシュミスにより“モディフ
ァイド”ラインを主メモリ１２に書き戻すために発行さ
れる“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクションが常に
先に発行される。

【０１０６】“Ｒｅａｄ−Ｌｉｎｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｒｅａｄ−Ｌｉｎｅ”トランザクションをスヌ
ープすると、状態保存制御部２１２とキャッシュ制御部
２１５を起動する。

【０１０７】状態保存制御部２１２は、“Ｒｅａｄ−Ｌ
ｉｎｅ”トランザクションに対して、メモリ制御部２０
が主メモリ１２から読み出しバス１６へ出力したデータ
を取り込む。

【０１０８】キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線１６５で示されるプロセッサ１４（キャッシュ
１７）に対応したビフォアイメージキャッシュ３０の該
当キャッシュラインへ、“Ｒｅａｄ−Ｌｉｎｅ”トラン
ザクションに対する応答データを格納する（図２（１−
ａ），図５（１−ｄ）参照）。

【０１０９】“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ン：何もしない（図３（１−ｂ）参照）。 “Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔ
ｅ”トランザクション：“Ｒｅａｄ−Ｌｉｎｅ”トラン
ザクションと同じ動作をする。

【０１１０】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクションをス
ヌープすると、キャッシュ制御部２１５を起動する。

【０１１１】キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線（ID）１６５で示されるプロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０の該当キャッシュラインを読み出し、状態保存制御部
２１２を起動する。

【０１１２】状態保存制御部２１２は、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３０から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値とともに
ビフォアイメージバッファ１３に書き込ませる（図４
（１−ｃ）参照）。

【０１１３】このように、コピーバック型のキャッシュ
に於いて、プロセッサがストアを行なうとき、必ずキャ
ッシュラインをリードしてから、キャッシュを更新する
ので、ビフォアイメージキャッシュ内には更新前のデー
タが記録されている。

【０１１４】このため、メモリが更新されるときに
（“Ｗｒｉｔｅ−Ｌｉｎｅ”が発行された）、更新され
るキャッシュラインデータをビフォアイメージバッファ
１３に保存することができる。

【０１１５】チェックポイント処理についてチェックポイント処理は上述した従来技術と同様の処理
を行ない、更に次の処理を行なう。

【０１１６】キャッシュ１４〜１５のキャッシュライン
を全て無効化する。又は、メモリに書き出したキャッシ
ュラインデータをビフォアイメージキャッシュに格納す
る。

【０１１７】このとき、ビフォアイメージキャッシュに
書き込む前に、そのキャッシュラインのデータをビフォ
アイメージキャッシュから読み出し、ビフォアイメージ
バッファ１３に格納する。この動作は通常のバックアッ
プをとる動作と同様である。

【０１１８】上記したような第１実施形態の機能によ
り、メモリ制御手段その他には手を加えず、バスに主メ
モリから更新前のデータを読み出すためのリード要求を
発行しなくても、付加ハードウェアによりメモリ状態復
元機能が実現できる。

【０１１９】第２実施形態次に、図６乃至図１０を参照して本発明の第２実施形態
を説明する。図６は本発明の第２実施形態に係るメモリ
状態回復機能を有するコンピュータシステムの構成を示
すブロック図である。

【０１２０】この第２実施形態では“Ｒｅａｄ−Ｌｉｎ
ｅ”トランザクションが発行されたときに、バックアッ
プを作成するためのビフォアイメージバッファ制御部２
１の動作に特徴をもつ。

【０１２１】この第２実施形態の構成は次の点を除いて
上記第１実施形態と同様である。ビフォアイメージバッ
ファ制御部２１は、バス１６に発行されたトランザクシ
ョンに対して応答を返す機能を制御するためのバストラ
ンザクション応答制御部２１３を備える。

【０１２２】ビフォアイメージキャッシュ３０〜３１
は、“モディファイド”状態を管理するために、モディ
ファイド（Ｍ）ビットを備える。ビフォアイメージキャ
ッシュ３０〜３１の状態を管理するためのモディファイ
ド（Ｍ）ビットは、モディファイドビット（Ｍ）が
（“１”）のとき、そのラインが“モディファイド”で
あることを示す。（“０”）のとき、“モディファイド
でない”つまり、“クリーン・シェアード”、“クリー
ン・エクスクルーシブ”、又は“インバリッド”である
ことを示す。

【０１２３】チェックポイント時は、ビフォアイメージ
キャッシュ３０〜３１の状態を全て“モディファイでな
い”にする。次に、各バストランザクションに対するビ
フォアイメージバッファ制御部２１の動作を説明する。

【０１２４】図７乃至図１０はそれぞれ上記第２実施形
態の動作説明図である。 “Ｒｅａｄ−Ｌｉｎｅ”トランザクション：バスインタ
フェース制御部２１１がバス１６に発行された“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションをスヌープすると、状
態保存制御部２１２とキャッシュ制御部２１５を起動す
る。

【０１２５】状態保存制御部２１２は、バストランザク
ション応答制御部２１３を起動する。バストランザクシ
ョン応答制御部２１３は、バスインタフェース制御部２
１１を介してシェアード応答信号をシェアード応答信号
線１６１にアサートする。

【０１２６】これによって、マスタプロセッサ１４（キ
ャッシュ１７）が現在対象としているキャッシュライン
の状態を“クリーンエクスクルーシブ”ではなく、“ク
リーンシェアード”の状態にすることができる。

【０１２７】そして、この後、当該キャッシュラインが
置換されるときに、更新前のデータを保存することを可
能としている。また、状態保存制御部２１２は、“Ｒｅ
ａｄ−Ｌｉｎｅ”トランザクションに対して、メモリ制
御部２０が主メモリ１２から読み出しバス１６へ出力し
たデータを取り込む。

【０１２８】尚、プロセッサ及びキャッシュの機能とし
て、“クリーンエクスクルーシブ”状態を避ける方法が
ある場合には、ビフォアイメージバッファ制御部２１が
シェアード応答信号をアサートする必要はない。

【０１２９】キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線１６５で示されるプロセッサ１４（キャッシュ
１７）に対応したビフォアイメージキャッシュ３０から
該当するタグメモリを読み出す。

【０１３０】ビフォアイメージキャッシュ３０から読み
出したラインが“モディファイドでない”ときであっ
て、モディファイド応答信号線１６２がアサートされな
いとき、キャッシュ制御部２１５は、プロセッサ１４
（キャッシュ１７）に対応するビフォアイメージキャッ
シュ３０の該当キャッシュラインへ“Ｒｅａｄ−Ｌｉｎ
ｅ”トランザクションに対する応答データを格納する
（図７参照）。

【０１３１】ビフォアイメージキャッシュ３０から読み
出したラインが“モディファイドでない”ときであっ
て、モディファイド応答信号線１６２がアサートされた
とき、キャッシュ制御部２１５は、モディファイド応答
信号線１６２をアサートしたプロセッサ１５（キャッシ
ュ１８）に対応するビフォアイメージキャッシュ３１か
ら該当キャッシュラインを読み出し、そのラインを“モ
ディファイドでない”とする。

【０１３２】そして、状態保存制御部２１２は、バッフ
ァアクセス制御部２１４を起動し、ビフォアイメージキ
ャッシュ３１から読み出したキャッシュラインデータを
バッファアクセス制御部２１４に転送して、アドレス値
とともにビフォアイメージバッファ１３に書き込ませ
る。

【０１３３】ビフォアイメージキャッシュ３０から読み
出したラインが“モディファイド”のとき、キャッシュ
制御部２１５は、プロセッサ１４（キャッシュ１７）に
対応するビフォアイメージキャッシュ３０から該当キャ
ッシュラインデータを読み出す。

【０１３４】そして、“Ｒｅａｄ−Ｌｉｎｅ”トランザ
クションに対する応答データをプロセッサ１４（キャッ
シュ１７）に対応するビフォアイメージキャッシュ３０
の該当キャッシュラインへ書き込む。

【０１３５】状態保存制御部２１２は、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３０から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値とともに
ビフォアイメージバッファ１３に書き込ませる（図９参
照）。

【０１３６】ビフォアイメージキャッシュ３０の該当キ
ャッシュラインの状態を“モディファイドでない”とす
る。“Ｉｎｖａｌｉｄａｔｅ”トランザクション：バス
インタフェース制御部２１１がバス１６に発行された
“Ｉｎ−ｖａｌｉｄａｔｅ”トランザクションをスヌー
プすると、キャッシュ制御部２１５は、プロセッサＩＤ
信号線（ID）１６５で示されるプロセッサ１４（キャッ
シュ１７）に対応するビフォアイメージキャッシュ３０
の該当キャッシュラインの状態を“モディファイド”と
する（図８参照）。

【０１３７】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”トランザクション：ビフォアイメージ
キャッシュ３０の状態を“モディファイド”とすること
を除いて、“Ｒｅａｄ−Ｌｉｎｅ”トランザクションと
同様である。

【０１３８】但し、モディファイド応答信号１６２がア
サートされた場合、プロセッサ１５（キャッシュ１８）
に対応するビフォアイメージキャッシュ３１の該当キャ
ッシュラインの更新前データをビフォアイメージバッフ
ァ１３に格納するので、ビフォアイメージキャッシュ３
０の該当キャッシュラインが置き換えられるときには、
バックアップを作成する必要はない。このため、ビフォ
アイメージキャッシュ３０の該当ラインの状態を“モデ
ィファイド”にする必要はない。

【０１３９】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：何もしない（図１０参照）。第３実施形態この第３実施形態は、上記第２実施形態に於いて、リー
ド要求（“Ｒｅａｄ−Ｌｉｎｅ”，“Ｒｅａｄ−Ｌｉｎ
ｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”）が発行された
ときに、前記リード要求により“モディファイド”ライ
ンが置き換えられることを示すモディファイドライン置
換信号が出力される場合の動作に特徴をもつ。尚、この
第３実施形態では、ビフォアイメージキャッシュ３０〜
３１の状態を管理するためのモディファイド（Ｍ）ビッ
トは不要である。又、バストランザクション応答制御部
は必要ない。つまり、キャッシュの状態が“クリーン・
エクスクルーシブ”の状態を持つことがある。

【０１４０】“Ｒｅａｄ−Ｌｉｎｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｒｅａｄ−Ｌｉｎｅ”トランザクションをスヌ
ープすると、キャッシュ制御部２１５を起動する。

【０１４１】また、状態保存制御部２１２は、“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションに対して、メモリ制御
部２０が主メモリ１２から読み出しバス１６へ出力した
データを取り込む。

【０１４２】“Ｒｅａｄ−Ｌｉｎｅ”トランザクション
により“モディファイド”ラインが置き換えられると
き、モディファイドライン置換信号がアサートされる。
このとき、キャッシュ制御部２１５は、プロセッサＩＤ
信号線（ID）１６５で示されるプロセッサ１４（キャッ
シュ１７）に対応したビフォアイメージキャッシュ３０
から該当キャッシュラインデータを読み出し、状態保存
制御部２１２に渡す。

【０１４３】そして、“Ｒｅａｄ−Ｌｉｎｅ”トランザ
クションに対する応答データを、プロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０へ書き込む。

【０１４４】状態保存制御部２１２は、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３０から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値とともに
ビフォアイメージバッファ１３に書き込ませる。

【０１４５】モディファイドライン置換信号がアサート
されず、モディファイド応答信号線１６２がアサートさ
れたとき、キャッシュ制御部２１５は、モディファイド
応答信号線１６２をアサートしたプロセッサ１５（キャ
ッシュ１８）に対応するビフォアイメージキャッシュ３
１から該当キャッシュラインを読み出す。

【０１４６】そして、“Ｒｅａｄ−Ｌｉｎｅ”トランザ
クションに対する応答データを、プロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０へ書き込む。

【０１４７】状態保存制御部２１２が、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３１から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値と共にビ
フォアイメージバッファ１３に書き込ませる。

【０１４８】モディファイドライン置換信号がアサート
されず、モディファイド応答信号線１６２もアサートさ
れないとき、キャッシュ制御部２１５は、“Ｒｅａｄ−
Ｌｉｎｅ”トランザクションに対する応答データを、プ
ロセッサ１４（キャッシュ１７）に対応するビフォアイ
メージキャッシュ３０へ書き込む。

【０１４９】“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ン：何もしない。 “Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔ
ｅ”トランザクション：“Ｒｅａｄ−Ｌｉｎｅ”トラン
ザクションと同様の動作を行なう。

【０１５０】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：何もしない。第４実施形態この第４実施形態は、上記第２、第３実施形態に於い
て、リード要求時（“Ｒｅａｄ−Ｌｉｎｅ”，“Ｒｅａ
ｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”）に
バックアップを作成する方法を示したが、無効化要求
（“Ｉｎｖａｌｉｄａｔｅ”）が発行されたときにバッ
クアップを作成する動作に特徴をもつ。

【０１５１】この第４実施形態に於ける構成は、上記し
た第２実施形態と同様である。但し、ビフォアイメージ
キャッシュ３０〜３１の状態管理のためのモディファイ
ド（Ｍ）ビットはない。

【０１５２】“Ｒｅａｄ−Ｌｉｎｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｒｅａｄ−Ｌｉｎｅ”トランザクションをスヌ
ープすると、状態保存制御部２１２とキャッシュ制御部
２１５を起動する。

【０１５３】状態保存制御部２１２は、バストランザク
ション応答制御部２１３を起動する。バストランザクシ
ョン応答制御部２１３は、バスインタフェース制御部２
１１を介してシェアード応答信号をシェアード応答信号
線（shared）１６１にアサートする。

【０１５４】マスタプロセッサ１４（キャッシュ１７）
が現在対象としているキャッシュラインの状態を“クリ
ーンエクスクルーシブ”ではなく、“クリーンシェアー
ド”の状態にすることができる。

【０１５５】そして、この後、当該キャッシュラインに
対してライトアクセスが発生した場合に、更新前のデー
タを保存することを可能としている。また、状態保存制
御部２１２は、“Ｒｅａｄ−Ｌｉｎｅ”トランザクショ
ンに対して、メモリ制御部２０が主メモリ１２から読み
出しバス１６へ出力したデータを取り込む。

【０１５６】尚、プロセッサ及びキャッシュの機能とし
て、“クリーンエクスクルーシブ”状態を避ける方法が
ある場合には、ビフォアイメージバッファ制御部２１が
シェアード応答信号をアサートする必要はない。

【０１５７】キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線（ID）１６５で示されるプロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０の該当ラインへ、“Ｒｅａｄ−Ｌｉｎｅ”トランザク
ションに対する応答データを書き込む。

【０１５８】“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｉｎ−ｖａｌｉｄａｔｅ”トランザクションを
スヌープすると、プロセッサＩＤ信号線１６５で示され
るプロセッサ１４（キャッシュ１７）に対応するビフォ
アイメージキャッシュ３０の該当ラインを読み出し、状
態保存制御部２１２へ渡す。

【０１５９】状態保存制御部２１２は、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３０から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値とともに
ビフォアイメージバッファ１３に書き込ませる。

【０１６０】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”トランザクション：バスインタフェー
ス制御部２１１がバス１６に発行された“Ｒｅａｄ−Ｌ
ｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”トランザク
ションをスヌープすると、状態保存制御部２１２とキャ
ッシュ制御部２１５を起動する。

【０１６１】状態保存制御部２１２は、“Ｒｅａｄ−Ｌ
ｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”トランザク
ションに対して、メモリ制御部２０が主メモリ１２から
読み出しバスへ出力したデータを取り込む。

【０１６２】モディファイド応答信号線１６２がアサー
トされない場合、キャッシュ制御部２１５は、プロセッ
サＩＤ信号線（ID）１６５で示されるプロセッサ１４
（キャッシュ１７）に対応したビフォアイメージキャッ
シュ３０の該当ラインを読み出し、状態保存制御部２１
２へ渡す。

【０１６３】そして、ビフォアイメージキャッシュ３０
の該当ラインへ、“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉ
ｎｖａｌｉｄａｔｅ”トランザクションに対する応答デ
ータを書き込む。

【０１６４】状態保存制御部２１２は、バッファアクセ
ス制御部２１４を起動し、ビフォアイメージキャッシュ
３０から読み出したキャッシュラインデータをバッファ
アクセス制御部２１４に転送して、アドレス値とともに
ビフォアイメージバッファ１３に書き込ませる。

【０１６５】モディファイド応答信号１６２がアサート
された場合、キャッシュ制御部２１５は、プロセッサＩ
Ｄ信号線（ID）１６５で示されるプロセッサ１４（キャ
ッシュ１７）に対応するビフォアイメージキャッシュ３
０の該当ラインへ、“Ｒｅａｄ−Ｌｉｎｅ”トランザク
ションに対する応答データを書き込む。

【０１６６】このとき、該当キャッシュラインは既に更
新されており、更新前のデータは、ビフォアイメージバ
ッファ１３に格納されている。従って、状態保存制御部
２１２は何もしない。

【０１６７】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：何もしない。第５実施形態この第５実施形態は、ビフォアイメージキャッシュが、
プロセッサに接続されたキャッシュと構成を異にするこ
とを特徴とする。

【０１６８】図１１は本発明の第５実施形態に係るメモ
リ状態回復機能を有するコンピュータシステムの構成を
示すブロック図である。この第５実施形態に於ける構成
は、次の点を除いて上述した第２実施形態と同様であ
る。

【０１６９】ａ．プロセッサＩＤ信号がない。つまり、
どのプロセッサが発行したトランザクションか識別する
ことができない。ｂ．ビフォアイメージキャッシュ３０が一つのｎウェイ
・セット・アソシエィティブ・キャッシュ型（ｎ≧１）
で構成されている。

【０１７０】次に、ビフォアイメージバッファ制御部２
１の動作をそれぞれのトランザクション毎に説明する。 “Ｒｅａｄ−Ｌｉｎｅ”トランザクション：バスインタ
フェース制御部２１１がバス１６に発行された“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションをスヌープすると、状
態保存制御部２１２とキャッシュ制御部２１５を起動す
る。

【０１７１】状態保存制御部２１２は、バストランザク
ション応答制御部２１３を起動する。バストランザクシ
ョン応答制御部２１３は、バスインタフェース制御部２
１１を介してシェアード応答信号をシェアード応答信号
線（shared）１６１にアサートする。

【０１７２】マスタプロセッサ１４（キャッシュ１７）
が現在対象としているキャッシュラインの状態を“クリ
ーンエクスクルーシブ”ではなく、“クリーンシェアー
ド”の状態にすることができる。

【０１７３】そして、この後、当該キャッシュラインが
置換されるときに、更新前のデータを保存することを可
能としている。また、状態保存制御部２１２は、“Ｒｅ
ａｄ−Ｌｉｎｅ”トランザクションに対して、メモリ制
御部２０が主メモリ１２から読み出しバス１６へ出力し
たデータを取り込む。

【０１７４】尚、プロセッサおよびキャッシュの機能と
して、“クリーンエクスクルーシブ”状態を避ける方法
がある場合には、ビフォアイメージバッファ制御部２１
がシェアード応答信号をアサートする必要はない。

【０１７５】キャッシュ制御部２１５は、ビフォアイメ
ージキャッシュ３０からタグメモリを読み出す。ビフォ
アイメージキャッシュ３０にヒットしたとき、何もしな
い。

【０１７６】ビフォアイメージキャッシュ３０にミス
し、モディファイド応答信号１６２がアサートされた場
合、そのラインは既にバックアップされているので何も
しない。

【０１７７】ビフォアイメージキャッシュ３０にミス
し、モディファイド応答信号線（modified）１６２がア
サートされない場合で、ビフォアイメージキャッシュ３
０の該当セット内に一つ以上の“モディファイド”ライ
ンがあるとき、キャッシュ制御部２１５は、ビフォアイ
メージキャッシュ３０から全ての“モディファイド”ラ
インのデータを読み出し、状態保存制御部２１２に渡
す。

【０１７８】そして、キャッシュ制御部２１５は、セッ
ト内の“モディファイド”ラインの中から置換するライ
ンを選択し、“Ｒｅａｄ−Ｌｉｎｅ”トランザクション
の応答データを書き込む。セット内の全ての“モディフ
ァイド”ラインの状態を“モディファイドでない”にす
る。

【０１７９】状態保存制御部２１２は、バッファアクセ
ス制御部２１４によって、前記“モディファイド”ライ
ンのデータをビフォアイメージバッファ１３へ書き込ま
せる。

【０１８０】ビフォアイメージキャッシュ３０にミス
し、モディファイド応答信号線（modified）１６２がア
サートされない場合で、ビフォアイメージキャッシュ３
０のセット内に“モディファイド”ラインが一つもない
とき、キャッシュ制御部２１５は、セット内から置換す
るキャッシュラインを選択し、データを読み出し、状態
保存制御部２１２に渡す。そして、前記キャッシュライ
ンへ“Ｒｅａｄ−Ｌｉｎｅ”トランザクションに対する
応答データを書き込む。

【０１８１】状態保存制御部２１２は、バッファアクセ
ス制御部２１４によって、前記キャッシュラインデータ
をビフォアイメージバッファ１３へ書き込ませる。ビフ
ォアイメージキャッシュ３０の該当キャッシュラインの
状態を“モディファイドでない”とする。

【０１８２】“Ｉｎｖａｌｉｄａｔｅ”トランザクショ
ン：バスインタフェース制御部２１１がバス１６に発行
された“Ｉｎ−ｖａｌｉｄａｔｅ”トランザクションを
スヌープすると、キャッシュ制御部２１５を起動する。

【０１８３】キャッシュ制御部２１５は、ビフォアイメ
ージキャッシュ３０からタグメモリを読み出す。ビフォ
アイメージキャッシュ３０にヒットした場合、そのキャ
ッシュラインの状態を“モディファイド”にする。

【０１８４】ビフォアイメージキャッシュ３０にミスし
た場合、そのラインは既にビフォアイメージバッファ１
３に格納されている。従って何もしない。 “Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔ
ｅ”トランザクション：ビフォアイメージキャッシュの
状態を“モディファイド”にすることを除いて、“Ｒｅ
ａｄ−Ｌｉｎｅ”トランザクションと同様である。

【０１８５】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ン：何もしない。このように第５実施形態に於いては、プロセッサに接続
されたキャッシュとビフォアイメージキャッシュの構成
が異なることを可能とする。

【０１８６】第６実施形態図１２は本発明の第６実施形態に係るメモリ状態回復機
能を有するコンピュータシステムの構成を示すブロック
図である。

【０１８７】この図１２に示す第６実施形態では、ビフ
ォアイメージキャッシュ３０〜３１が、キャッシュ１７
〜１８と構成が異なる場合の他の実施形態を示してい
る。この第６実施形態に於ける構成は、次の点を除いて
上述した第３実施形態と同様である。

【０１８８】ａ．プロセッサＩＤ信号がない。つまり、
どのプロセッサが発行したトランザクションか識別する
ことができない。ｂ．ビフォアイメージキャッシュ３０が一つのｎウェイ
・セット・アソシエィティブ・キャッシュ型（ｎ≧１）
で構成されている。

【０１８９】ｃ．リード要求（“Ｒｅａｄ−Ｌｉｎ
ｅ”，“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉ
ｄａｔｅ”）に対する主メモリ１２からの応答データと
アドレスを記録するための一時バッファ２１６を持つ。

【０１９０】次に、ビフォアイメージバッファ制御部２
１の動作をそれぞれのトランザクション毎に説明する。 “Ｒｅａｄ−Ｌｉｎｅ”トランザクション：バスインタ
フェース制御部２１１がバス１６に発行された“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションをスヌープすると、キ
ャッシュ制御部２１５を起動する。

【０１９１】また、状態保存制御部２１２は、“Ｒｅａ
ｄ−Ｌｉｎｅ”トランザクションに対して、メモリ制御
部２０が主メモリ１２から読み出しバスへ出力したデー
タを取り込む。

【０１９２】リード要求により“モディファイド”ライ
ンが置き換えられるとき、モディファイドライン置換信
号線（replace ）１６７がアサートされる。このとき、
状態保存制御部２１２は、“Ｒｅａｄ−Ｌｉｎｅ”トラ
ンザクションに対する応答データをアドレスとともに一
時バッファ２１６に記録する。

【０１９３】モディファイドライン置換信号線（replac
e ）１６７がアサートされておらず、ビフォアイメージ
キャッシュ３０にヒットした場合は何もしない。モディ
ファイドライン置換信号がアサートされておらず、ビフ
ォアイメージキャッシュ３０ミスし、モディファイド応
答信号線（modified）１６２がアサートされた場合、そ
のラインは、すでにバックアップされているので何もし
ない。

【０１９４】モディファイドライン置換信号線（replac
e ）１６７がアサートされておらず、ビフォアイメージ
キャッシュ３０にミスし、モディファイド応答信号線
（modified）１６２がアサートされない場合、キャッシ
ュ制御部２１５は、セット内から置換するキャッシュラ
インを選択し、データを読み出し、状態保存制御部２１
２に渡す。そして、前記キャッシュラインへ“Ｒｅａｄ
−Ｌｉｎｅ”トランザクションに対する応答データを書
き込む。

【０１９５】状態保存制御部２１２は、バッファアクセ
ス制御部２１４によって、前記キャッシュラインデータ
をビフォアイメージバッファ１３へ書き込ませる。 “Ｉｎｖａｌｉｄａｔｅ”トランザクション：何もしな
い。

【０１９６】“Ｒｅａｄ−Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖ
ａｌｉｄａｔｅ”トランザクション：“Ｒｅａｄ−Ｌｉ
ｎｅ”トランザクションと同様の動作を行なう。 “Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクション：バスイン
タフェース制御部２１１がバス１６に発行された“Ｗｒ
ｉｔｅ−Ｌｉｎｅ”トランザクションをスヌープする
と、キャッシュ制御部２１５を起動する。

【０１９７】キャッシュ制御部２１５は、ビフォアイメ
ージキャッシュ３０からタグメモリを読み出す。“Ｗｒ
ｉｔｅ−Ｌｉｎｅ”トランザクションがビフォアイメー
ジキャッシュ３０にヒットした場合、キャッシュ制御部
２１５は、ヒットしたキャッシュラインデータを読み出
し、状態保存制御部２１２へデータを渡す。

【０１９８】そして、一時バッファ２１６に記録されて
いるアドレスとデータを前記キャッシュラインへ書き込
む。状態保存制御部２１２は、キャッシュ制御部２１５
によって読み出されたキャッシュラインデータをバッフ
ァアクセス制御部２１４によって、ビフォアイメージバ
ッファ１３へ書き込ませる。

【０１９９】“Ｗｒｉｔｅ−Ｌｉｎｅ”トランザクショ
ンがビフォアイメージキャッシュ３０にミスした場合、
キャッシュ制御部２１５は、セット内から置換するライ
ンを選択する。

【０２００】選択したキャッシュラインのデータを読み
出し、状態保存制御部２１２へ渡す。そして、一時バッ
ファ２１６に記録されているアドレスとデータを前記キ
ャッシュラインへ書き込む。

【０２０１】状態保存制御部２１２は、キャッシュ制御
部２１５によって読み出されたキャッシュラインデータ
をバッファアクセス制御部２１４によって、ビフォアイ
メージバッファ１３へ書き込ませる。

【０２０２】このように第６実施形態に於いては、プロ
セッサに接続されたキャッシュとビフォアイメージキャ
ッシュの構成が異なることを可能とする。その他の実施形態上述した第１、第３、第６実施形態に於いては、プロセ
ッサに接続されたキャッシュの状態が“クリーンエクス
クルーシブ”になることを許す。又、第２、第４、第５
実施形態に於いては従来例と同様に、キャッシュが“ク
リーンエクスクルーシブ”の状態にならないよう制御す
る必要がある。但し、ビフォアイメージキャッシュで、
“クリーンエクスクルーシブ”と“クリーンシェアー
ド”の状態を管理し、“クリーンエクスクルーシブ”を
“モディファイド”と同様に扱うことによって、バスト
ランザクション応答制御部が不要となり、プロセッサに
接続されたキャッシュが“クリーンエクスクルーシブ”
の状態になることを許す。

【０２０３】第５、第６実施形態では、ビフォアイメー
ジキャッシュが、プロセッサに接続されたキャッシュと
構成が異なる場合、又は、プロセッサに接続されたキャ
ッシュがｎウェイ・セット・アソシエィティブ・キャッ
シュ型で、置換されたラインが分からないときや、どの
プロセッサが発行した要求か分からないときなどの理由
により、ビフォアイメージキャッシュがプロセッサに接
続されたキャッシュの状態を正確に追従できない場合に
対応することができる。

【０２０４】又、従来方式と同様に、ビフォアイメージ
バッファを主メモリの一部を利用して実施することも可
能である。この際は独立したバッファメモリを設けるこ
となく安価に実現できる。

【０２０５】又、前記実施形態に於いては、複数のプロ
セッサ１４〜１５を持つマルチプロセッサシステムを例
に説明したが、キャッシュが同様の機能を持っていれ
ば、単一プロセッサから成るコンピュータシステムに対
しても適用することが可能である。又、キャッシュが単
一でなく、階層構造をとる場合にも同様に適用可能であ
る。

【０２０６】このようにして、ビフォアイメージバッフ
ァ制御部は、あるキャッシュ又はプロセッサがバス１６
にリード要求（“Ｒｅａｄ−Ｌｉｎｅ”，“Ｒｅａｄ−
Ｌｉｎｅ−ｗｉｔｈ−Ｉｎｖａｌｉｄａｔｅ”）を発行
したときに、そのリードデータをビフォアイメージキャ
ッシュに格納し、そのラインがライトまたは、置換され
るときに、ビフォアイメージキャッシュに保持された更
新前のキャッシュラインデータをビフォアイメージバッ
ファに保存する。

【０２０７】即ち、既存のコンピュータシステムのバ
ス、プロセッサ、キャッシュ、メモリ制御部には何ら手
を加えずに、バスにビフォアイメージバッファ制御部を
付加することにより、メモリ状態回復機能を実現するこ
とが可能となる。

【０２０８】又、主メモリを更新する前のデータを読み
出すために、バスへトランザクションを発行する必要が
ない。尚、本発明は、上記実施形態に限定されるもので
はなく、本発明の要旨の範囲で種々の変形実施が可能で
ある。

【０２０９】

【発明の効果】以上詳記したように本発明によれば、バ
スに通常の処理とは無関係の余分なトランザクションを
発行することなく、メモリ状態を回復できる計算機シス
テム及びメモリ状態復元装置が提供できる。

【０２１０】又、メモリ制御手段その他には手を加え
ず、バスに主メモリから更新前のデータを読み出すため
のリード要求を発行しなくても、付加ハードウェアによ
りメモリ状態復元機能が実現できる。更に、このメモリ
状態復元機能をプロセッサに接続されたキャッシュとビ
フォアイメージキャッシュとを異なる構成にて実現でき
る。又、ビフォアイメージバッファを主メモリ内に設け
ることによって独立したバッファメモリを設けることな
く安価に実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るメモリ状態回復機
能を有するコンピュータシステムの構成を示すブロック
図。

【図２】上記第１実施形態の動作説明図。

【図３】上記第１実施形態の動作説明図。

【図４】上記第１実施形態の動作説明図。

【図５】上記第１実施形態の動作説明図。

【図６】本発明の第２実施形態に係るメモリ状態回復機
能を有するコンピュータシステムの構成を示すブロック
図。

【図７】上記第２実施形態の動作説明図。

【図８】上記第２実施形態の動作説明図。

【図９】上記第２実施形態の動作説明図。

【図１０】上記第２実施形態の動作説明図。

【図１１】本発明の第５実施形態に係るメモリ状態回復
機能を有するコンピュータシステムの構成を示すブロッ
ク図。

【図１２】本発明の第６実施形態に係るメモリ状態回復
機能を有するコンピュータシステムの構成を示すブロッ
ク図。

【図１３】本発明で対象とするシステムの既存構成を示
すブロック図。

【図１４】タグメモリのエントリの一例を示す図。

【図１５】上記タグメモリに於けるバリッド（Ｖ）、モ
ディファイド（Ｍ）、シェアード（Ｓ）の組合せによる
キャッシュラインの状態を示す図。

【符号の説明】

１２…主メモリ、１３…ビフォアイメージバッファ、１４〜１５…Ｎ個のプロセッサ、１７〜１８…キャッシュ、２０…メモリ制御部、２１…ビフォアイメージバッファ制御部、３０〜３１…ビフォアイメージキャッシュ、１６１…シェアード応答信号線（shared）、１６２…モディファイド応答信号線（modified）、１６３…バスコマンド信号線（command ）、１６４…アドレス／データ信号線（address/data）。１６５…プロセッサＩＤ信号線（ID）、１６７…モディファイドライン置換信号線（replace
）、２１１…バスインタフェース制御部、２１２…状態保存制御部、２１４…バッファアクセス制御部、２１５…キャッシュ制御部、２１６…一時バッファ。

Claims

【特許請求の範囲】

【請求項１】プロセッサに対応して設けられるコピー
バック型のキャッシュと、主メモリ上に於ける更新前デ
ータとそのアドレスとの組を格納するバッファとを備え
た計算機システムに於いて、前記キャッシュに対応し
て、該当するキャッシュのクリーンな状態を保持するキ
ャッシュデータ保持手段を設け、前記キャッシュデータ
保持手段のデータをもとに前記バッファを用いて前記主
メモリの状態を復元する制御手段とを具備してなること
を特徴とする計算機システム。
【請求項２】プロセッサに対応して設けられるコピー
バック型のキャッシュと、主メモリ上に於ける更新前デ
ータとそのアドレスとの組を格納するバッファとを備え
た計算機システムに於いて、前記キャッシュのクリーン
な状態を保持するｎウェイセットアソシエィティブキャ
ッシュ型のキャッシュデータ保持手段を設け、前記キャ
ッシュデータ保持手段のデータをもとに前記バッファを
用いて前記主メモリの状態を復元する制御手段とを具備
してなることを特徴とする計算機システム。
【請求項３】キャッシュデータ保持手段及び当該保持
データにより主メモリの状態を復元する制御手段が拡張
用のボードにより提供され又は標準装備される請求項１
又は２記載の計算機システム。
【請求項４】プロセッサに対応して設けられ、前記プ
ロセッサからのアクセス要求に応じて各種のトランザク
ションを発行するデータ一貫性保持機能を有する少なく
とも一つのコピーバック型のキャッシュと、前記プロセ
ッサの処理に必要なデータを保持する主メモリと、前記
主メモリに対するアクセスを制御するメモリ制御手段
と、前記少なくとも一つのキャッシュと前記メモリアク
セス制御手段とが接続されるバスとを備えた計算機シス
テムに於いて、前記主メモリに於ける更新前データとそのアドレスとの
組を格納するバッファと、前記キャッシュに対応して設けられ、前記キャッシュか
らのリード要求に対する主メモリからの応答データを格
納するビフォアイメージキャッシュと、前記バスに接続され前記キャッシュからの各種トランザ
クションをスヌープする手段と、前記キャッシュのリード要求に対するメモリからの応答
データをスヌープし、前記ビフォアイメージキャッシュ
に格納する手段と、前記キャッシュがライト要求を発行したとき前記主メモ
リが更新される前のデータを前記バッファメモリへ格納
するために前記ビフォアイメージキャッシュから該当キ
ャッシュラインデータを読み出す手段をもつビフォアイ
メージキャッシュ制御手段と、前記ビフォアイメージキャッシュから読み出されたデー
タ及び対応するアドレスを前記バッファに格納するバッ
ファアクセス制御手段とを具備してなることを特徴とす
る計算機システムのメモリ状態復元装置。
【請求項５】ビフォアイメージキャッシュの状態を管
理するために、少なくとも１ビットのモディファイドビ
ットを備えたビフォアイメージキャッシュであって、ビフォアイメージキャッシュの制御手段は、主メモリあ
るいは他のプロセッサからの対応するキャッシュライン
からデータを読み出すトランザクションであるとき、当
該トランザクションにより示されるビフォアイメージキ
ャッシュの該当キャッシュラインのモディファイドビッ
トをモディファイドでない状態にする手段と、キャッシュから発行されるトランザクションが他のプロ
セッサの対応するキャッシュラインの無効化を指示する
トランザクションであるとき、当該トランザクションに
より示されるビフォアイメージキャッシュの該当キャッ
シュラインのモディファイドビットをモディファイド状
態にする手段と、キャッシュから発行されたリード要求により、ビフォア
イメージキャッシュのモディファイドラインが置換され
るとき、前記主メモリが更新される前のデータをバッフ
ァへ格納するために、ビフォアイメージキャッシュから
置換されるキャッシュラインを読み出す手段とを具備し
てなることを特徴とする請求項４記載のメモリ状態復元
装置。
【請求項６】キャッシュから発行されるリード要求に
於いて、キャッシュ内のモディファイドラインが置換さ
れることを示すモディファイドライン置換信号を備え、
ビフォアイメージキャッシュ制御手段は、モディファイ
ドライン置換信号が有効であるとき、主メモリが更新さ
れる前のデータをバッファへ格納するために、ビフォア
イメージキャッシュから該当キャッシュラインを読み出
す手段を備えたことを特徴とする請求項４記載のメモリ
状態復元装置。
【請求項７】ビフォアイメージキャッシュ制御手段
は、キャッシュから無効化要求が発行されたとき、主メ
モリが更新される前のデータをバッファへ格納するため
に当該トランザクションにより示されるビフォアイメー
ジキャッシュから該当するキャッシュラインデータを読
み出す手段を具備してなることを特徴とする請求項４記
載のメモリ状態復元装置。
【請求項８】ｎウェイセットアソシエィティブキャッ
シュ型のビフォアイメージキャッシュを有し、当該ビフ
ォアイメージキャッシュの制御手段は、キャッシュから
発行されるリード要求のアドレスがビフォアイメージキ
ャッシュ内にあるか否かを判定するためのタグ比較手段
を備え、プロセッサのリード要求がビフォアイメージキ
ャッシュにミスしたとき、主メモリが更新される前のデ
ータをバッファへ格納するためにビフォアイメージキャ
ッシュの該当するセット中の全てのラインを読み出す手
段と、前記ビフォアイメージキャッシュの該当するセッ
ト中のラインから置換するラインを選択し、前記リード
要求に対する応答データを選択したキャッシュラインへ
格納する手段とを具備してなることを特徴とする請求項
５記載のメモリ状態復元装置。
【請求項９】ビフォアイメージキャッシュ制御手段
は、キャッシュのリード要求がビフォアイメージキャッ
シュにミスし、ビフォアイメージキャッシュのセット中
にモディファイドラインがあるとき、主メモリが更新さ
れる前のデータをバッファへ格納するために、モディファイドライン全てを読み出す手段と、リード要求がビフォアイメージキャッシュにミスし、ビ
フォアイメージキャッシュの該当するセット中にモディ
ファイドラインがないとき、ビフォアイメージキャッシ
ュの該当するセット中のラインから置換するラインを選
択し、主メモリが更新される前のデータをバッファへ格
納するために、選択したラインを読み出す手段とを具備
してなることを特徴とする請求項８記載のメモリ状態復
元装置。
【請求項１０】ｎウェイセットアソシエィティブキャ
ッシュ型のビフォアイメージキャッシュを有し、当該ビ
フォアイメージキャッシュの制御手段は、キャッシュか
ら発行されるリード要求のアドレスがビフォアイメージ
キャッシュ内にあるか否かを判定するためのタグ比較手
段を備え、プロセッサのリード要求がビフォアイメージ
キャッシュにミスしたとき、主メモリが更新される前の
データをバッファへ格納するために、ビフォアイメージ
キャッシュの該当するセット中の全てのラインを読み出
す手段と、ビフォアイメージキャッシュの該当するセッ
ト中のラインから置換するラインを選択し、リード要求
に対する応答データを選択したキャッシュラインへ格納
する手段とを具備してなることを特徴とする請求項６記
載のメモリ状態復元装置。
【請求項１１】ビフォアイメージキャッシュの制御手
段は、アドレスとデータを格納するための一時バッファ
を備え、キャッシュからリード要求が発行されたときに、モディ
ファイドライン置換信号が無効であるとき、ビフォアイ
メージキャッシュから置換するラインを選択し、主メモ
リが更新される前のデータをバッファへ格納するために
該当するキャッシュラインを読み出す手段と、モディファイドライン置換信号が有効であるとき、リー
ド要求に対する応答データとアドレスを一時バッファに
記録する手段と、モディファイドラインが置換されることによって発行さ
れるライト要求がビフォアイメージキャッシュにヒット
したとき、主メモリが更新される前のデータをバッファ
へ格納するために、ビフォアイメージキャッシュから該
当するキャッシュラインを読み出す手段と、ライト要求がビフォアイメージキャッシュにミスしたと
き、該当するセット中のラインから置換するラインを選
択し、主メモリが更新される前のデータをバッファへ格
納するために該当するキャッシュラインを読み出す手段
と、一時バッファに記録したアドレスとデータを該当するキ
ャッシュラインへ格納する手段とを具備してなることを
特徴とする請求項１０記載のメモリ状態復元装置。
【請求項１２】バッファメモリは、主メモリ内に設け
られる請求項６記載のメモリ状態復元装置。
【請求項１３】バッファアクセス制御手段は、プロセ
ッサの内部状態とキャッシュ内のモディファイド状態に
あるデータとを所定の時間間隔で主メモリに保存するチ
ェックポイント実行手段を含む請求項６記載のメモリ状
態復元装置。