JPH10186007A

JPH10186007A - 集積回路内の機能単位を試験する装置及び方法

Info

Publication number: JPH10186007A
Application number: JP9341304A
Authority: JP
Inventors: C Miller Brian; ブライアン・シー・ミラー; S Crech Alan Jr; アラン・エス・クレチ・ジュニア
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1996-12-13
Filing date: 1997-12-11
Publication date: 1998-07-14
Also published as: US5831991A

Abstract

(57)【要約】【課題】ＩＣ内に深く埋め込まれた機能単位のベリフ
ァイを容易にする。【解決手段】テスト対象である機能単位を含むＩＣ内
に、テスト制御ブロック３１０とマルチプレクサ３０４
を設けることにより、テスト・モード時には、制御デー
タ３０６が状態マシン２１６からではなく、テスト制御
ブロックとマルチプレクサを介して機能単位２１２に供
給されるようにする。それと同時に、オペランドや他の
データ２１０は、並列ピン・テスト及び機能単位の通常
のＩ／Ｏデータ経路を介して機能単位に供給できるよう
にする。このようにして、機能単位２１２は、状態マシ
ン２１６ではなくテスト制御ブロック３１０を介して制
御データ３０６を受信していることに気づかずに、迅速
に動作し続けることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、集積回路内に含ま
れた機能単位の電気的検証に関するものである。とりわ
け、本発明は、シリコン・デバイス内に深く埋め込まれ
た浮動小数点メガセル（megacell）を電気的に検証する
ための手段を提供する方法及び装置に関するものであ
る。

【０００２】

【従来の技術】高性能な、深く埋め込まれた浮動小数点
演算のメガセルの電気的検証には、シリコン・デバイス
において数億の組み合わせのベクトルを速く実行するこ
とが必要になる。電気的検証は、浮動小数点演算ユニッ
トまたは整数演算ユニットのような極めて複雑な機能単
位に存在する可能性のある、タイミング及びノイズのマ
ージン問題（例えば、カップリング、ワイヤ・グリッチ
等）の全てを見つけ出すために必要とされる。これらの
障害は、多数のベクトルが必要になり、数千のノード及
び状態間における複雑な電気相互作用が伴うので、シリ
コン化する前に十分にシミュレートすることができな
い。機能単位の入力及び出力（Ｉ／Ｏ）は、全て、容易
にアクセスすることができないので、機能単位がホスト
・マシンに深く埋め込まれている場合（例えば、グラフ
ィックス・パイプライン）、電気的検証はいっそう困難
になる。

【０００３】集積回路を電気的に検証する従来の方法に
は、走査テスト、並列ピン・テスト、及び、専用パッド
・テストがある。

【０００４】走査テストによって、技師は、集積回路内
に含まれている全ての機能単位の全てのＩ／Ｏを制御
し、観測することが可能になる。しかし、走査テスト
は、かなりのテスト時間オーバヘッドを課すことにな
り、状態間電気的障害の検証を行うことができない。

【０００５】並列ピン・テストは、オーバヘッドが大幅
に減少するが、埋め込まれた機能単位のＩ／Ｏに対する
アクセスが制限される。

【０００６】埋め込まれた機能単位のＩ／Ｏに接続され
た専用パッドは、テスト可能にするマルチプレクス装置
によってそのＩ／Ｏへ外部からアクセスできるようにす
る。しかし、専用パッド・テストは、テスト・バンド幅
は得られる一方で、チップ領域をぜいたくに利用するの
で、タイミング・マージンが犠牲になる。

【０００７】

【発明が解決しようとする課題】従って、本発明の主た
る目的は、シリコン・デバイスに深く埋め込まれた機能
単位（浮動小数点演算メガセルのような）を電気的に検
証するための方法及び装置を提供することにある。

【０００８】本発明のもう１つの目的は、シリコン・デ
バイスの内部信号に対するより精巧な制御を可能にする
電気的検証方法及び装置を提供することにある。

【０００９】本発明のもう１つの目的は、ハードウェア
及び／またはテスト時間のオーバヘッドをほとんど必要
としない電気的検証方法及び装置を提供することにあ
る。

【００１０】本発明のさらにもう１つの目的は、構成及
び利用が簡単な電気的検証方法及び装置を提供すること
にある。

【００１１】

【課題を解決するための手段】以上の目的を実現するに
あたって、発明者は、マルチプレクス装置３０４とテス
ト制御ブロック３１０を追加するだけで、深く埋め込ま
れた機能単位１０４の電気的検証を可能にする方法５０
０及び装置３００を考案した。マルチプレクス装置３０
４及びテスト制御ブロック３１０は、全体で５０未満の
ゲート数で実施することが可能であり、これによって、
ハードウェア及びチップ領域要件が最小限に抑えられ
る。

【００１２】テスト・モード時、制御データ３０６は、
状態マシン２１６ではなく、テスト制御ブロック３１０
を介して機能単位２１２に供給される。それと同時に、
オペランド及び／または他のデータ２１０は、並列ピン
・テスト及び機能単位の通常のＩ／Ｏデータ経路２０
２、２０４、２０６、２０８、２１０を介して機能単位
に供給することが可能である。機能単位２１２は、状態
マシン２１６ではなく、テスト制御ブロック３１０を介
して制御データ３０６を受信していることに気づかず、
迅速に動作し続ける。

【００１３】テスト・モードは、特殊な命令によって有
効化される。テスト制御ブロック３１０が、特殊命令の
存在について、集積回路入力ピン２０４を詮索する（sn
oop）ように構成することもできるし、あるいは、代替
案として、処理装置が、特殊命令を受信すると、テスト
制御ブロック３１０に制御信号を供給することも可能で
ある。特殊命令の確認後、テスト制御ブロック３１０
は、制御データを伝送するバス３０８を制御し、その１
つまたは複数のレジスタ４０２、４０４、４０６、４０
８に制御データの１つまたは複数の状態をロードする。

【００１４】並列ピン・テストを介して、オペランド及
び／または他のデータを機能単位２１２に供給すること
ができるのとちょうど同じように、並列ピン・テスト及
び機能単位の通常のＩ／Ｏデータ経路２２０、２２２、
２２４、２２６、２２８を介して、集積回路１００から
機能単位２１２の出力２２０を読み取ることが可能であ
る。このようして、そのＩ／Ｏ２１０、２２０、３０６
の全てを制御し、観測することによって、機能単位２１
２を電気的に検証することが可能になる。

【００１５】方法５００及び装置３００によって、機能
単位２１２の電気的検証を迅速に実施することが可能に
なり、しかも、可観測性、可制御性、及び、チップの内
部状態へのアクセスの容易性が大幅に向上する。

【００１６】本発明の以上の及びその他の重要な利点及
び目的については、以下の説明、図面、及び、請求項に
おいてさらに解説が加えられるので、それらによって明
らかになるであろう。

【００１７】

【実施例】図１〜図５には、集積回路１００内に含まれ
た機能単位２１２を電気的に検証するための方法及び装
置３００が示されている。これらの図及び以下の説明の
通り、集積回路１００内に含まれた機能単位２１２を電
気的に検証するための方法５００（図５）には、一般
に、制御データ３０８でテスト制御ブロック３１０のプ
ログラミングを行うステップ５０２と、集積回路１００
内に含まれた機能単位２１２に対して、状態マシン２１
６から得られた制御データ３０２と、プログラミングさ
れたテスト制御ブロック３１０から得られた制御データ
３１２を交互に供給するステップを含むことが可能であ
る。

【００１８】また、図１〜図５及び以下の説明の通り、
集積回路１００内に含まれている機能単位２１２を電気
的に検証するための装置３００の第１の実施例（図３）
には、一般に、機能単位２１２と、状態マシン２１６
と、いくつかの回路ポイント２０４を含むことが可能で
ある。このいくつかの回路ポイント２０４は、機能単位
２１２に対して、状態マシン２１６から得られた制御デ
ータ３０２と、前記いくつかの回路ポイントから得られ
た制御データ３１２とを交互に供給するように結合され
ている。

【００１９】代替案として、集積回路１００内に含まれ
ている機能単位２１２を電気的に検証するための装置３
００には、機能単位２１２と、状態マシン２１６と、い
くつかの集積回路入力ピン２０４と、機能単位に対し
て、状態マシン２１６から得られた制御データ３０２
と、いくつかの集積回路入力ピン２０４から得られた制
御データ３１２を交互に供給するための手段３０４、３
１０を含むことが可能である。機能単位２１２は集積回
路１００内に埋め込まれており、集積回路入力ピン２０
４、１０２が、集積回路１００に相互接続され、集積回
路パッケージ１０６に取り付けられて、集積回路パッケ
ージ１０６において外部からアクセスできるようになっ
ている。

【００２０】集積回路１００内に含まれている機能単位
２１２を電気的に検証するための方法５００及び装置３
００について概要を説明してきたが、次に、方法５００
及び装置３００について、さらに詳細に述べることにす
る。

【００２１】図１には、本書に開示の方法及び装置を実
施することができる、典型的なホスト集積回路（ＩＣ）
パッケージ１０６が示されている。ＩＣパッケージ１０
６には、それを通じて他の装置からの信号の受信及び／
または他の装置に対する信号の送信が行われる、集積回
路Ｉ／Ｏピン１０２が含まれている。この解説で用いら
れる限りにおいて、「集積回路Ｉ／Ｏピン」１０２は、
ＩＣ１００が、限定するわけではないが、パッケージ・
ピン、接触パッド、及び、端子を含む、他の装置との通
信を行う任意の手段を含むものと定義される。図１のＩ
Ｃ１００には、埋め込まれた機能単位１０４も含まれて
いる。埋め込み機能単位１０４には、（１）集積回路Ｉ
／Ｏピン１０２を介してもアクセスすることができない
Ｉ／Ｏ及び／または（２）タイミング・マージン、テス
ト時間、及び／または、チップ面積を犠牲にすることに
よって初めて、集積回路Ｉ／Ｏピン１０２を介してアク
セスすることができるＩ／Ｏを含むことが可能である。

【００２２】図２には、図１のＩＣ１００のさまざまな
内部構成要素が示されている。構成要素２００には、デ
ータ経路構成要素２０８、２２２、機能単位２１２、及
び、状態マシン２１６が含まれている。データ経路構成
要素２０８、２２２には、バス、レジスタ、追加機能単
位、バッファ等を含むことが可能である。データ２０２
（命令及びオペランドから構成される）は、集積回路入
力ピン２０４を介してさまざまな内部構成要素２００に
供給される。データ２０６は、さらに、データ経路構成
要素２０８を介して経路選択及び／または処理が施され
る。命令データ２１４の一部または全てが、最終的には
状態マシン２１６に入力され、オペランド・データ２１
０の一部または全てが、最終的には、機能単位２１２に
入力される。状態マシン２１６は、命令２１４に応答
し、機能単位２１２に対して、機能単位２１２に入力さ
れるオペランド２１０を処理するきっかけとなる制御デ
ータ２１８を供給する。機能単位２１２によって結果生
じるデータ２２０はさらに、データ経路構成要素２２２
を介して経路選択及び／または処理が施され、必要があ
れば、データ２２４、２２８が、その出力ピン２２６を
介してＩＣ１００から出力される。図２の入力ピン２０
４及び出力ピン２２６は別個である必要はなく、互い
に、いくつかの集積回路Ｉ／Ｏピン１０２を構成するこ
とが可能であるという点に留意されたい。同様に、入力
及び出力データ経路構成要素２０８、２２２は、共用さ
れるような構造にすることが可能である。

【００２３】この解説で用いられる限りにおいて、「状
態マシン」２１６という用語は、機能単位に制御データ
２１８を供給する任意の装置を含むものと定義される。
「制御データ」は、機能単位２１２に入力することが可
能な任意の情報と定義される。

【００２４】望ましい実施例において、この説明におい
て開示される方法及び装置は、高性能ＩＣ１００（例え
ば、グラフィック・チップまたは他のＡＳＩＣ）内に深
く埋め込まれた浮動小数点演算装置（すなわち、機能単
位またはＦＰＵ２１２）に、適切なオプコード及び丸め
モード（rounding mode）情報（すなわち、制御データ
２１８）を供給するように設計されている。ＦＰＵの制
御Ｉ／Ｏ２１８は、チップ１００の外部にアクセスする
ことができない。

【００２５】図３には、そのＦＰＵ２１２の電気的検証
を可能にするためにＩＣ１００に付加することが可能な
構成要素が示されている。該構成要素には、テスト制御
ブロック３１０及びマルチプレクス装置３０４が含まれ
ている。ＦＰＵ２１２に直接制御データ２１８を供給す
るのではなく、この場合、状態マシン２１６は、マルチ
プレクス装置３０４の入力に制御データ３０２を供給す
る。マルチプレクス装置３０４は、ＩＣ１００内に含ま
れる回路が通常の動作を行う間は、状態マシン２１６が
生成した制御データ３０２、３０６をＦＰＵ２１２に供
給するようにプログラムされている。しかし、マルチプ
レクス装置３０４は、ＦＰＵ２１２の電気的検証中は、
テスト制御ブロック３１０に記憶されている制御データ
３１２、３１６をＦＰＵ２１２に供給するようにプログ
ラムされている。

【００２６】テスト制御ブロック３１０には、制御入力
３１６（好ましくは、マルチ・ライン入力）が含まれて
いる。その望ましい実施例の場合、テスト制御ブロック
３１０が、指定された命令３０８を求めて、さまざまな
集積回路入力ピン２０４（または、それに接続されたバ
ス、または、それに接続されたさまざまな回路ポイン
ト）から伝送されるデータのモニタを、制御入力３１６
を使用して行う。命令３０８の検知に応答して、テスト
制御ブロック３１０はマルチプレクス装置３０４のプロ
グラミングを行い、制御データ３０８（ＩＣ１００の外
部で生成される可能性が最も高い）を受け取る。

【００２７】代替実施例の場合、テスト制御ブロック３
１０は、それが収容されているＩＣ１００内部に配置さ
れた処理装置から信号をその制御入力３１６を介して受
信する。

【００２８】図４には、テスト制御ブロック３１０がさ
らに詳細に示されている。図４に示すように、テスト制
御ブロック３１０には、１つまたは複数のテスト・レジ
スタ４００〜４０８、及び、追加のマルチプレクス装置
４１４を設けてもよい。

【００２９】図４において、１つまたは複数のテスト・
レジスタ４００〜４０８は、制御データ記憶空間４０２
〜４０８及びマルチプレクス装置制御記憶空間４００を
備えた単一のテスト・レジスタから構成される。図３の
マルチプレクス装置３０４にプログラミングを行うため
の単一テスト・モード・ビット３１４は、テスト・レジ
スタのマルチプレクス装置制御記憶空間４００に記憶さ
れ、制御データの１つまたは複数の状態が制御データ記
憶空間４０２〜４０８に記憶される。制御データの２つ
以上の状態４１０、４１２が記憶空間４０２〜４０８に
記憶される場合、機能単位２１２に順次供給されるよう
に、制御データ状態４１０、４１２をマルチプレクスす
ることが可能である。制御データ３１２の２つの制御デ
ータ状態４１０、４１２間のトグルに用いられるマルチ
プレクス装置４１４は、グローバル・クロックまたはロ
ーカル・クロックのような単純なハイ／ローの移相信号
４１６によって制御することが可能であるという点に留
意されたい。

【００３０】テスト制御ブロック３１０がＦＰＵ２１２
の電気的検証に用いられる場合、各制御データ状態４１
０、４１２は、オプコード４０２、４０６と、丸めモー
ド・データ４０４、４０８を含むことができる。大部分
のＦＰＵのＩ／Ｏは、並列ピン・テストを介して外部か
らＩＣ１００にアクセス可能であるため、ある状態マシ
ンによるＦＰＵ２１２の制御を無視し、特定のオプコー
ド及び丸めモード情報をＦＰＵ２１２に供給する能力に
よって、エンジニアは、オプコード、丸めモード、及
び、オペランド入力を全て組み合わせた条件下において
の、ＦＰＵの電気的機能を検証することが可能になる。

【００３１】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。

【００３２】〔実施態様１〕集積回路（１００）内に含
まれている機能単位（２１２）を電気的に検証するため
の装置（３００）であって、ａ）集積回路（１００）内に組み込まれた機能単位（２
１２）と、ｂ）状態マシン（２１６）と、ｃ）集積回路と相互接続されており、集積回路パッケー
ジ（１０６）に取り付けられて、集積回路パッケージに
おいて外部からアクセスできるようにする、いくつかの
集積回路入力ピン（２０４）と、ｄ）機能単位に対して、状態マシンから得られた制御デ
ータ（３０２）と、いくつかの集積回路入力ピンから得
られた制御データ（３１２）とを、交互に供給するため
の手段とを設けて成る装置。

【００３３】〔実施態様２〕機能単位（２１２）に対し
て、状態マシン（２１６）から得られた制御データ（３
０２）と、いくつかの集積回路入力ピン（２０４）から
得られた制御データ（３１２）とを、交互に供給するた
めの前記手段は、ａ）いくつかの集積回路入力ピンから得られるいくつか
の入力を備えたテスト制御ブロック（３１０）と、ｂ）ｉ）状態マシンから得られる第１の組をなす入力
（３０２）と、ｉｉ）テスト制御ブロックから得られる第２の組をなす
入力（３１２）と、ｉｉｉ）テスト制御ブロックから得られる１つまたは複
数の選択入力（３１４）と、ｉｖ）機能単位に対して、状態マシンから得られる制御
データと、いくつかの集積回路入力ピンから得られる制
御データとを、交互に供給するための出力（３０６）と
を設けたマルチプレクス装置（３０４）とを含むことを
特徴とする、実施態様１に記載の装置（３００）。

【００３４】〔実施態様３〕前記テスト制御ブロック
（３１０）が、１つまたは複数のテスト・レジスタ（４
００〜４０８）を備え、１つまたは複数のテスト・レジ
スタが、ａ）制御データ記憶空間（４０２〜４０８）と、ｂ）マルチプレクス装置制御記憶空間（４００）とを含
むことを特徴とする、実施態様２に記載の装置（３０
０）。

【００３５】〔実施態様４〕前記制御データ記憶空間
（４０２〜４０８）は少なくとも、ａ−ｉ）第１の制御データ記憶空間（４０２、４０４）
と、ａ−ｉｉ）第２の制御データ記憶空間（４０６、４０
８）とを含んでいることと、前記テスト制御ブロック
（３１０）は、ｂ−ｉ）第１の制御データ記憶空間から得られた第１の
組をなす入力（４１０）と、ｂ−ｉｉ）第２の制御データ記憶空間から得られた第２
の組をなす入力（４１２）と、ｂ−ｉｉｉ）位相信号を受信するための１つまたは複数
の選択入力（４１６）と、ｉｖ）機能単位に対して、第１の制御データ記憶空間か
ら得られた制御データと、第２の制御データ記憶空間か
ら得られた制御データを交互に供給するための出力（３
１２）とを含んでいるマルチプレクス装置（４１４）を
さらに備えていることを特徴とする、実施態様３に記載
の装置（３００）。

【００３６】〔実施態様５〕テスト制御ブロック（３１
０）が、いくつかの集積回路入力ピン（２０４）から得
られた制御入力（３１６）を備えることを特徴とする、
実施態様２ないし実施態様４のいずれか一項に記載の装
置（３００）。

【００３７】〔実施態様６〕集積回路（１００）内に含
まれている機能単位（２１２）を電気的に検証する方法
（５００）であって、ａ）制御データ（３０８）を使ってテスト制御ブロック
（３１０）のプログラミングを行うステップ（５０２）
と、ｂ）集積回路（１００）内に含まれた機能単位（２１
２）に対して、状態マシンから得られた制御データ（３
０２）と、プログラミングされたテスト制御ブロックか
ら得られた制御データ（３１２）とを、交互に供給する
ステップとを設けて成る方法。

【００３８】〔実施態様７〕ａ）指定された命令を求めて、いくつかの回路ポイント
（２０４）をモニタするステップと、ｂ）いくつかの回路ポイント（２０４）における指定さ
れた命令の検知に応答して、ｉ）テスト制御ブロック（３１０）のプログラミングを
行うステップ（５０２）と、ｉｉ）集積回路（１００）内に含まれた機能単位（２１
２）に対して、プログラミングされたテスト制御ブロッ
クから得られた制御データ（３１２）を供給するステッ
プ（５０４）とをさらに含むことを特徴とする、実施態
様６に記載の方法（５００）。

【００３９】〔実施態様８〕ａ）指定された命令を求めて、いくつかの集積回路入力
ピン（２０４）をモニタするステップと、ｂ）いくつかの集積回路入力ピンにおける指定された命
令の検知に応答して、ｉ）テスト制御ブロック（３１０）のプログラミングを
行うステップ（５０２）と、ｉｉ）集積回路（１００）内に含まれた機能単位（２１
２）に対して、プログラミングされたテスト制御ブロッ
クから得られた制御データ（３１２）を供給するステッ
プ（５０４）とをさらに含むことを特徴とする、実施態
様６に記載の方法（５００）。

【００４０】〔実施態様９〕テスト制御ブロックのプロ
グラミングを行う前記ステップ（５０２）は、ａ）テスト・レジスタ（４０２〜４０８）に制御データ
の第１と第２の状態をロードするステップと、ｂ）テスト・モード・ビット（４００）に書き込みを行
うステップとを含むことを特徴とする、実施態様６ない
し実施態様８のいずれか一項に記載の方法（５００）。

【００４１】〔実施態様１０〕集積回路（１００）内に
含まれた機能単位（２１２）に対して、プログラミング
されたテスト制御ブロック（３１０）から得られた制御
データ（３１２）を供給する前記ステップ（５０４）
は、ａ）集積回路内に含まれた機能単位に対して、制御デー
タの第１の状態（４１０）を供給するステップと、ｂ）集積回路内に含まれた機能単位に対して、制御デー
タの第２の状態（４１２）を供給するステップとを含む
ことを特徴とする、実施態様７ないし実施態様９のいず
れか一項に記載の方法（５００）。

【００４２】

【発明の効果】上述の装置は、費用が極めて低くなるこ
とに関連している。ハードウェアの観点からすると、テ
スト制御ブロック、テスト・レジスタ４００〜４０８、
及び、制御データ・マルチプレクサ３０４、４１４に対
する制御命令を実施するのに必要なゲートの数は、５０
未満で済む。従って、ハードウェアにかかる費用は最小
限に維持できる。ソフトウェアの観点からしても、テス
ト・コマンドは数千のテスト状態毎に１回だけしか生じ
ないので、テスト時間に関連する費用も極めて低い。

【００４３】本発明の例証となる、現在のところ最も望
ましい実施例について詳述してきたが、云うまでもな
く、本発明の概念は、別様にさまざまに実施し、用いる
ことが可能であり、特許請求の範囲は、先行技術による
制限のある場合を除いて、こうした変更を含むと解釈さ
れることを意図したものである。

【図面の簡単な説明】

【図１】集積回路内に含まれた機能単位を示す図であ
る。

【図２】図１の集積回路内部におけるさまざまな構成要
素の相互接続を示す概要図である。

【図３】図１及び図２の機能単位に対して、状態マシン
から得られる制御データと、いくつかの集積回路入力ピ
ンから得られる制御データとを、交互に供給するための
手段を示す概要図である。

【図４】図３のテスト制御ブロックの細部を示す概要図
である。

【図５】集積回路内に含まれた機能単位を電気的に検証
する方法を示す流れ図である。

【符号の説明】

１００集積回路１０２集積回路Ｉ／Ｏピン１０４機能単位１０６集積回路パッケージ２００内部構成要素２０２データ２０４集積回路入力ピン２０６データ２０８データ経路構成要素２１０オペランド・データ２１２機能単位２１４命令データ２１６状態マシン２１８制御データ２２２データ経路構成要素２２６出力ピン３００検証装置３０２制御データ３０４マルチプレクス装置３０６制御データ３０８制御データ３１０テスト制御ブロック３１２制御データ３１６制御データ４００テスト・レジスタ４０２テスト・レジスタ４０４テスト・レジスタ４０６テスト・レジスタ４０８テスト・レジスタ４１０制御データ状態４１２制御データ状態４１４付加マルチプレクス装置４１６移相信号

Claims

【特許請求の範囲】

【請求項１】集積回路内に含まれている機能単位を電気
的に検証するための装置であって、ａ）集積回路内に組み込まれた機能単位と、ｂ）状態マシンと、ｃ）集積回路と相互接続されており、集積回路パッケー
ジに取り付けられて、集積回路パッケージにおいて外部
からアクセスできるようにする、いくつかの集積回路入
力ピンと、ｄ）機能単位に対して、状態マシンから得られた制御デ
ータと、いくつかの集積回路入力ピンから得られた制御
データとを、交互に供給するための手段とを設けて成る
装置。