JPH10178306A - Semiconductor device for high frequency - Google Patents

Semiconductor device for high frequency

Info

Publication number
JPH10178306A
JPH10178306A JP8338691A JP33869196A JPH10178306A JP H10178306 A JPH10178306 A JP H10178306A JP 8338691 A JP8338691 A JP 8338691A JP 33869196 A JP33869196 A JP 33869196A JP H10178306 A JPH10178306 A JP H10178306A
Authority
JP
Japan
Prior art keywords
dielectric substrate
line
frequency
microstrip line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8338691A
Other languages
Japanese (ja)
Other versions
JP3140385B2 (en
Inventor
Kenji Kitazawa
謙治 北澤
Shinichi Koriyama
慎一 郡山
Mikio Fujii
幹男 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP08338691A priority Critical patent/JP3140385B2/en
Publication of JPH10178306A publication Critical patent/JPH10178306A/en
Application granted granted Critical
Publication of JP3140385B2 publication Critical patent/JP3140385B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the transmission loss of a high frequency signal by electromagnetically combining a first microstrip line electrically connected with a high-frequency semiconductor element and a second microstrip line formed on the bottom face of a dielectric substrate within the dielectric substrate. SOLUTION: In the dielectric substrate, the first microstrip line is formed of a strip guiding body formed on the surface of the dielectric substrate in a cavity and a second microstrip line is formed between the strip conductive line on the bottom surface of a semiconductor and a ground layer. In this case, the strip conductive line and a slot hole are arranged to satisfy expressions I and at the time of setting lengths from just over the centers of the slot holes of the first and second microstrip lines to the tip part of each line to be ML, the long diameters of the slot holes SL, a wave length λ1 at the microstrip lines and wave length λ2 at the slot holes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯から
ミリ波帯領域の高周波用として用いられる半導体装置に
関し、特に、高周波信号の特性劣化を低減して半導体素
子や回路部品等に信号を伝送することができ、かつ特定
周波数からなる信号を伝送することが出来る高周波用半
導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for high frequencies in a microwave band to a millimeter wave band, and more particularly, to transmitting a signal to a semiconductor element or a circuit component by reducing the deterioration of characteristics of a high frequency signal. The present invention relates to a high-frequency semiconductor device capable of transmitting a signal having a specific frequency.

【0002】[0002]

【従来技術】従来、マイクロ波やミリ波を取り扱う高周
波回路素子を搭載した半導体装置においては、高周波用
半導体素子が誘電体基板とその表面に高周波用伝送線路
が形成された半導体パッケージ内に収納されてなり、こ
の半導体装置は、所定の外部電気回路基板の表面に実装
され、半導体装置の高周波用伝送線路と外部電気回路基
板に形成された高周波用伝送線路と電気的に接続されて
高周波信号の入出力が行われる。
2. Description of the Related Art Conventionally, in a semiconductor device equipped with a high-frequency circuit element for handling microwaves and millimeter waves, a high-frequency semiconductor element is housed in a semiconductor package having a dielectric substrate and a high-frequency transmission line formed on the surface of the dielectric substrate. The semiconductor device is mounted on a surface of a predetermined external electric circuit board, and is electrically connected to a high-frequency transmission line of the semiconductor device and a high-frequency transmission line formed on the external electric circuit board, and a high-frequency signal is transmitted. Input and output are performed.

【0003】このような高周波用半導体装置の実装にお
いては、高周波信号を劣化させることなく信号を入出力
することが可能なパッケージ構造および伝送線路の設計
及び製造と、外部電気回路基板に精度よく半導体装置を
実装する実装技術が要求される。
In mounting such a high-frequency semiconductor device, the design and manufacture of a package structure and a transmission line capable of inputting and outputting a signal without deteriorating a high-frequency signal, and a semiconductor device mounted on an external electric circuit board with high precision. A mounting technology for mounting the device is required.

【0004】そこで、この種の半導体装置としては、図
7(a)に示すように、誘電体からなる誘電体基板40
と蓋41により形成されたキャビティ42内に高周波用
半導体素子43が搭載され気密に封止され、高周波用半
導体素子43と接続された、ストリップ線路等の高周波
伝送線路44を壁体45を通過してキャビティ42外に
引き出し、これをさらに基板40の側面を経由して底面
に配設し、底面に形成された線路を外部電気回路基板
(図示せず)の表面に形成された導体層にロウ付けし
て、高周波信号の入出力および外部電気回路基板へ実装
した半導体装置が昭61−168939号等にて提案さ
れている。
Therefore, as a semiconductor device of this type, as shown in FIG. 7A, a dielectric substrate 40 made of a dielectric material is used.
A high-frequency semiconductor element 43 is mounted in a cavity 42 formed by the lid 41 and is hermetically sealed. A high-frequency transmission line 44 such as a strip line connected to the high-frequency semiconductor element 43 passes through a wall 45. To the outside of the cavity 42, and further disposed on the bottom surface via the side surface of the substrate 40. The line formed on the bottom surface is soldered to the conductor layer formed on the surface of the external electric circuit board (not shown). In addition, a semiconductor device mounted on an external electric circuit board for inputting and outputting a high-frequency signal has been proposed in Japanese Patent Application Laid-Open No. 61-168939.

【0005】また、図7(b)に示すように、誘電体基
板40の底面に信号伝送線路46を形成し、この伝送線
路46と半導体素子43とをスル−ホ−ル導体47を通
じて接続した半導体装置も提案されている。この半導体
装置は、通常、伝送線路46を外部電気回路基板(図示
せず)の導体層と半田等によって接続し、実装されるも
のである。
[0005] As shown in FIG. 7 (b), a signal transmission line 46 is formed on the bottom surface of the dielectric substrate 40, and the transmission line 46 and the semiconductor element 43 are connected through a through-hole conductor 47. Semiconductor devices have also been proposed. In this semiconductor device, the transmission line 46 is usually connected to a conductor layer of an external electric circuit board (not shown) by soldering or the like and mounted.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図7
(a)において、伝送線路44が壁体45を通過する場
合、壁体通過部で信号線路がマイクロストリップ線路か
らストリップ線路へと変換されるため、信号線路幅を狭
くする必要がある。その結果、この通過部で反射損、放
射損が発生しやすいため高周波信号の特性劣化が起こり
やすくなるという問題がある。また、伝送線路44が基
板の側面で曲折することから、ミリ波帯で用いた場合、
伝送線路が曲折することにより反射が大きくなり信号を
送受することが困難となる。また、素子搭載面の側面に
伝送線路を形成する関係上、半導体装置自体も必然的に
大きくなるため回路基板の小型化が困難であった。しか
も、伝送線路44をキャビティ42の外側に引出すため
に、壁体45の少なくとも線路通過部は誘電体によって
形成する必要があるため、構造が複雑になり、半導体装
置全体のコストを高める要因にもなっていた。
However, FIG.
In (a), when the transmission line 44 passes through the wall 45, the signal line is converted from the microstrip line to the strip line at the wall passing portion, so that the signal line width needs to be reduced. As a result, there is a problem that reflection loss and radiation loss are apt to occur in the passing portion, so that the characteristics of the high-frequency signal are likely to deteriorate. Further, since the transmission line 44 is bent on the side surface of the substrate, when the transmission line 44 is used in a millimeter wave band,
The bending of the transmission line increases the reflection and makes it difficult to transmit and receive signals. Further, since the transmission line is formed on the side surface of the element mounting surface, the semiconductor device itself is inevitably large, and thus it is difficult to reduce the size of the circuit board. Moreover, in order to draw the transmission line 44 out of the cavity 42, at least the line passing portion of the wall 45 must be formed of a dielectric material, which complicates the structure and increases the cost of the entire semiconductor device. Had become.

【0007】さらに壁体45を高誘電率の誘電体材料に
より形成した場合、壁体幅が通過周波数の1/4波長以
上になると壁体通過部で共振が生じ、高周波信号の特性
劣化が生じるという問題があった。
Further, when the wall 45 is formed of a dielectric material having a high dielectric constant, when the width of the wall becomes equal to or more than 波長 wavelength of the pass frequency, resonance occurs in the wall pass portion, and the characteristics of the high-frequency signal deteriorate. There was a problem.

【0008】これに対して、図7(b)は、スルーホー
ル導体47によって壁体45を通過しないために、信号
の特性劣化は小さいが、伝送する信号の使用周波数が1
0GHz以上になるとスルーホール導体47での透過損
失が急激に大きくなるために、マイクロ波帯からミリ波
帯領域の信号を特性劣化なく伝送することが困難であっ
た。
On the other hand, in FIG. 7 (b), since the signal does not pass through the wall 45 by the through-hole conductor 47, the characteristic deterioration of the signal is small, but the operating frequency of the signal to be transmitted is 1
When the frequency is 0 GHz or more, the transmission loss in the through-hole conductor 47 sharply increases, so that it is difficult to transmit a signal in a microwave band to a millimeter wave band without deterioration in characteristics.

【0009】従って、本発明は、高周波伝送線路におけ
る伝送損失が小さく、しかも表面実装が可能であり且つ
特定周波数の信号のみを通過させることができる構造
と、製造時の加工工程で生じる寸法ずれに対して伝送特
性の変動の少ない構造を有する高信頼性の高周波用半導
体装置を提供することを目的とするものである。
Accordingly, the present invention provides a structure which has a small transmission loss in a high-frequency transmission line, can be surface-mounted, and allows only a signal of a specific frequency to pass, and a dimensional deviation caused in a processing step during manufacturing. On the other hand, it is an object of the present invention to provide a high-reliability high-frequency semiconductor device having a structure with little variation in transmission characteristics.

【0010】[0010]

【課題を解決するための手段】本発明者等は、かかる目
的に対して検討を重ねた結果、誘電体基板の高周波用半
導体素子搭載面側と、誘電体基板の底面側にマイクロス
トリップ線路を、さらに誘電体基板内に形成されたスロ
ット孔を有するグランド層を形成し、各線路の端部をス
ロット孔を介在して対峙させて2つのマイクロストリッ
プ線路を電磁結合させることにより、半導体装置内にお
ける伝送損失を低減でき、上記目的が達成されることを
を見いだした。また、かかる構造において、伝送損失を
極力小さくするためには、伝送線路およびスロット孔を
精度よく位置合わせすることが必要であるが、スロット
孔から伝送線路端部までの長さとスロット孔の長さが特
定の条件の範囲においては、製造時の加工工程でおこる
寸法ずれに対しても伝送特性の劣化が小さいことを見い
だし、本発明に至った。
The inventors of the present invention have studied the above object and found that a microstrip line is provided on the side of the dielectric substrate on which the high-frequency semiconductor element is mounted and on the bottom side of the dielectric substrate. Further, a ground layer having a slot hole formed in the dielectric substrate is formed, and two microstrip lines are electromagnetically coupled to each other with the ends of the lines facing each other with the slot hole interposed therebetween. It has been found that the transmission loss in the above can be reduced and the above object is achieved. In addition, in such a structure, in order to minimize the transmission loss, it is necessary to accurately align the transmission line and the slot hole, but the length from the slot hole to the end of the transmission line and the length of the slot hole are required. However, within the range of the specific conditions, it has been found that the deterioration of the transmission characteristics is small even with respect to the dimensional deviation occurring in the processing step at the time of manufacturing, and the present invention has been achieved.

【0011】即ち、本発明の高周波用半導体装置は、誘
電体基板と、該誘電体基板の表面に搭載された高周波用
半導体素子と、該誘電体基板の表面に被着形成され前記
高周波用半導体素子と電気的に接続された第1のマイク
ロストリップ線路と、前記誘電体基板の底面に被着形成
された第2のマイクロストリップ線路と、前記誘電体基
板内に形成されたスロット孔を有するグランド層を具備
するものであり、前記第1および第2のマイクロストリ
ップ線路および前記スロット孔を、前記第1および第2
のマイクロストリップ線路の前記スロット孔の中心直上
から線路端部までの長さをML(mm)、前記スロット
孔の長径をSL(mm)、前記マイクロストリップ線路
における波長をλ1 (mm)、前記スロット孔における
波長をλ2 (mm)とした時、下記数1
That is, a high-frequency semiconductor device according to the present invention comprises a dielectric substrate, a high-frequency semiconductor element mounted on the surface of the dielectric substrate, and the high-frequency semiconductor device formed on the surface of the dielectric substrate. A first microstrip line electrically connected to the element, a second microstrip line formed on the bottom surface of the dielectric substrate, and a ground having a slot hole formed in the dielectric substrate; And the first and second microstrip lines and the slot hole are provided with the first and second microstrip lines.
ML (mm), the major axis of the slot hole is SL (mm), the wavelength of the microstrip line is λ 1 (mm), When the wavelength in the slot hole is λ 2 (mm),

【0012】[0012]

【数1】 (Equation 1)

【0013】または下記数2Or the following equation (2)

【0014】[0014]

【数2】 (Equation 2)

【0015】を満足するように配置して、前記第1のマ
イクロストリップ線路と前記第2のマイクロストリップ
線路とを電磁的に結合させたことを特徴とするものであ
る。
[0015] The first microstrip line and the second microstrip line are electromagnetically coupled to each other so as to satisfy the following.

【0016】かかる本発明によれば、高周波半導体素子
と電気的に接続された第1のマイクロストリップ線路
と、誘電体基板の底面に形成された第2のマイクロスト
リップ線路とを、誘電体基板内にて電磁結合させること
により、伝送線路が蓋体の側壁を通過することなく結合
できるために、側壁通過部において信号線路がマイクロ
ストリップ線路からストリップ線路へと変換されるため
の反射損、放射損の発生がなく、またスルーホール導体
やビアホール導体等による透過損失の影響を受けること
がないため、高周波信号を伝送損失を抑制し、かつ必要
な周波数の信号を通過伝送することができる。
According to the present invention, the first microstrip line electrically connected to the high-frequency semiconductor element and the second microstrip line formed on the bottom surface of the dielectric substrate are formed inside the dielectric substrate. The transmission line can be coupled without passing through the side wall of the lid by electromagnetic coupling, so that the signal line is converted from the microstrip line to the strip line at the side wall passing portion, so that reflection loss and radiation loss are caused. Since high-frequency signals are not affected by transmission loss due to through-hole conductors, via-hole conductors, and the like, transmission loss of high-frequency signals can be suppressed, and signals of required frequencies can be transmitted.

【0017】さらに、第1、第2のマイクロストリップ
線路のスロット孔中心直上から端部までの長さおよびス
ロット孔の長径を前記数1または数2を満足するように
配置することによって、高周波用半導体装置を製造する
際、加工工程で生じるマイクロストリップ線路の寸法ず
れに対しても伝送特性の劣化が小さく、製造時の歩留り
を向上させることができる。
Further, by arranging the lengths of the first and second microstrip lines from just above the center of the slot hole to the end thereof and the major axis of the slot hole so as to satisfy the above equation (1) or (2), When a semiconductor device is manufactured, deterioration of transmission characteristics is small even with respect to a dimensional deviation of a microstrip line generated in a processing step, and the yield in manufacturing can be improved.

【0018】[0018]

【発明の実施の形態】本発明における高周波用半導体装
置の一例を図1に示した。図1によれば、高周波用半導
体装置1は、誘電体材料からなる誘電体基板2と蓋体3
によりキャビティ4が形成されており、そのキャビティ
4内には、MMIC、MIC等の半導体素子5が搭載さ
れている。誘電体基板2を構成する誘電体材料としては
誘電率が20以下のセラミックス、ガラスセラミック
ス、セラミック金属複合材料、ガラス有機樹脂系複合材
料等などが望ましく、このうち誘電率が8以上のセラミ
ックス、ガラスセラミックス、セラミック金属複合材
料、ガラス有機樹脂系複合材料等が、電磁界の空気層へ
の広がりが少なく、装置内での空洞共振を生じにくくで
きる点で特に望ましい。
FIG. 1 shows an example of a high-frequency semiconductor device according to the present invention. According to FIG. 1, a high-frequency semiconductor device 1 includes a dielectric substrate 2 made of a dielectric material and a lid 3.
A cavity 4 is formed, and a semiconductor element 5 such as an MMIC or MIC is mounted in the cavity 4. The dielectric material constituting the dielectric substrate 2 is desirably ceramics having a dielectric constant of 20 or less, glass ceramics, ceramic metal composite materials, glass organic resin-based composite materials, and the like. Ceramics, ceramic metal composite materials, glass organic resin-based composite materials, and the like are particularly desirable in that the electromagnetic field hardly spreads into the air layer and cavity resonance in the device can be hardly generated.

【0019】本発明によれば、上記半導体装置のキャビ
ティ4内には、半導体素子5に信号を伝送するためマイ
クロストリップ線路Aを形成するストリップ導体路6が
誘電体基板2の表面に形成されている。一方、誘電体基
板2の底面にも、第2のマイクロストリップ線路Bを形
成するストリップ導体路7が被着形成されている。
According to the present invention, a strip conductor 6 for forming a microstrip line A for transmitting a signal to the semiconductor element 5 is formed on the surface of the dielectric substrate 2 in the cavity 4 of the semiconductor device. I have. On the other hand, a strip conductor path 7 forming the second microstrip line B is also formed on the bottom surface of the dielectric substrate 2.

【0020】蓋体3は、キャビティ4からの電磁波が外
部に漏洩するのを防止できる材料から構成され、金属、
セラミックス、セラミック金属複合材料、ガラスセラミ
ックス等が使用できるが、これらの材料中に電磁波を吸
収させることのできるカーボン等の電磁波吸収物質を分
散させたり、蓋体の表面にこれらの電磁波吸収物質を塗
布することもできる。
The cover 3 is made of a material capable of preventing the electromagnetic wave from the cavity 4 from leaking to the outside.
Ceramics, ceramic metal composite materials, glass ceramics, etc. can be used, but electromagnetic wave absorbing materials such as carbon that can absorb electromagnetic waves are dispersed in these materials, or these electromagnetic wave absorbing materials are applied to the surface of the lid. You can also.

【0021】また、誘電体基板2内には導体層からなる
グランド層8がほぼ全面にわたり形成され、キャビティ
4内の誘電体基板2表面に形成されたストリップ導体路
6により第1のマイクロストリップ線路Aが形成されて
いる。また、半導体装置1の底面のストリップ導体路7
とグランド層8間において第2のマイクロストリップ線
路Bが形成されている。
A ground layer 8 made of a conductor layer is formed over substantially the entire surface of the dielectric substrate 2, and a first microstrip line is formed by a strip conductor 6 formed on the surface of the dielectric substrate 2 in the cavity 4. A is formed. Also, the strip conductor path 7 on the bottom surface of the semiconductor device 1
A second microstrip line B is formed between the second microstrip line B and the ground layer 8.

【0022】そして、グランド層8内には、導体層が形
成されない長方形のスロット孔9が形成されており、第
1のマイクロストリップ線路Aと第2のマイクロストリ
ップ線路Bとは、各線路A,Bにおけるストリップ導体
路6、7の端部がスロット孔9を介して対峙する位置に
配置形成することにより、両マイクロストリップ線路
A,Bは電磁結合され、両線路間で損失のない信号の伝
達が行われる。
A rectangular slot hole 9 in which no conductor layer is formed is formed in the ground layer 8, and the first microstrip line A and the second microstrip line B are connected to the respective lines A, By arranging the end portions of the strip conductor paths 6 and 7 in B at positions opposed to each other via the slot hole 9, the two microstrip lines A and B are electromagnetically coupled, and transmission of a lossless signal between the two microstrip lines A and B is performed. Is performed.

【0023】本発明は、この時のストリップ導体路6、
7およびスロット孔9の配置について図2に平面図を示
した。図2において、前記第1および第2のマイクロス
トリップ線路の前記スロット孔の中心直上から前記各線
路の端部までの長さをML、前記スロット孔の長径をS
L、前記マイクロストリップ線路における波長をλ
1(mm)、前記スロット孔における波長をλ2 (m
m)とした時、下記数1
According to the present invention, at this time, the strip conductor path 6,
FIG. 2 is a plan view showing the arrangement of the slots 7 and the slot holes 9. In FIG. 2, the length from directly above the center of the slot hole of the first and second microstrip lines to the end of each line is ML, and the major axis of the slot hole is S
L, the wavelength in the microstrip line is λ
1 (mm) and the wavelength in the slot hole is λ 2 (m
m), the following equation 1

【0024】[0024]

【数1】 (Equation 1)

【0025】または、下記数2Alternatively, the following equation 2

【0026】[0026]

【数2】 (Equation 2)

【0027】を満足するように配置する。この数1およ
び数2で示される領域において、電磁結合において伝送
損失の少ない信号の伝達が可能となる。とりわけ、数1
において、SL/λ2 <1/2の領域においても、伝送
損失の少ない信号の伝達が可能である点が大きな特徴で
ある。従って、ストリップ導体6、7とスロット孔9の
位置が積層時の位置ずれ等が生じた場合においても、そ
の寸法が上記の範囲になるように制御することにより、
伝送損失が大幅に低下することがない。
Are arranged so as to satisfy the following. In the regions represented by the equations (1) and (2), it is possible to transmit a signal with a small transmission loss in the electromagnetic coupling. In particular, Equation 1
The main feature of the present invention is that it is possible to transmit a signal with a small transmission loss even in the region of SL / λ 2 <1 /. Therefore, even when the positions of the strip conductors 6 and 7 and the slot hole 9 are misaligned during stacking, the dimensions are controlled so as to be within the above-described range.
Transmission loss does not significantly decrease.

【0028】特に、下記数3In particular,

【0029】[0029]

【数3】 (Equation 3)

【0030】または下記数4Or the following equation

【0031】[0031]

【数4】 (Equation 4)

【0032】の領域においては、ストリップ導体路6、
7とスロット孔9との位置ずれに対する許容領域が最も
広くなるために、量産時のストリップ導体路6,7の位
置ずれに起因する特性劣化による歩留りの低下を低減す
ることができる。
In the region of the strip conductor track 6,
Since the allowable area for the positional deviation between the slot conductor 7 and the slot hole 9 is the largest, it is possible to reduce the decrease in the yield due to the characteristic deterioration due to the positional deviation of the strip conductor paths 6, 7 during mass production.

【0033】図3は、図1の半導体装置のキャビティ内
の配線構造の一例を示すものであり、キャビティ4内に
は、半導体素子5と、第1のマイクロストリップ線路A
を形成するストリップ導体路6の他に、半導体素子5に
電力を供給するための電源層10が形成されている。電
源層10の一端は、半導体素子5とリボン、ワイヤ、T
AB(Tape Automated Bonding) 等によってそれぞれ電
気的に接続されている。また、電源層10の他端は、ス
ルーホール導体11を通じて半導体装置の底面まで導出
され、外部電気回路基板と電気的に接続される。また、
半導体素子5は、ストリップ導体路6の上に半田や金バ
ンプ等により直接載置されることにより、伝送損失なく
接続することができるが、導体路6と半導体素子5との
接続方法としては、これに限られるものではなく、例え
ば、金リボンや数本のワイヤボンディングにより接続し
たり、ポリイミド等の基板にCu等の導体を形成した導
体板等により接続することもできる。
FIG. 3 shows an example of a wiring structure in a cavity of the semiconductor device of FIG. 1. In the cavity 4, a semiconductor element 5 and a first microstrip line A are provided.
The power supply layer 10 for supplying electric power to the semiconductor element 5 is formed in addition to the strip conductor path 6 forming. One end of the power supply layer 10 is connected to the semiconductor element 5 and a ribbon, wire, T
They are electrically connected by AB (Tape Automated Bonding) or the like. The other end of the power supply layer 10 is led out to the bottom surface of the semiconductor device through the through-hole conductor 11, and is electrically connected to an external electric circuit board. Also,
The semiconductor element 5 can be connected without any transmission loss by being directly mounted on the strip conductor path 6 by solder, gold bump, or the like, but the connection method between the conductor path 6 and the semiconductor element 5 is as follows. The connection is not limited to this. For example, the connection may be made by gold ribbon or several wire bondings, or may be made by a conductor plate in which a conductor such as Cu is formed on a substrate of polyimide or the like.

【0034】また、キャビティ4内のストリップ導体路
6、電源層10および半導体素子5の周囲には電磁波の
漏洩防止のためのグランド層12が設けられている。グ
ランド層12には、場合によっては電位のばらつきを抑
えるのと電磁波漏洩防止のためのスルーホール導体(図
示せず)を多数内設し、誘電体基板2内部のグランド層
8と電気的に接続し、そのスルーホール導体を半導体装
置の底面まで導出して外部電気回路基板と電気的に接続
することもできる。
A ground layer 12 for preventing leakage of electromagnetic waves is provided around the strip conductor path 6, the power supply layer 10 and the semiconductor element 5 in the cavity 4. A large number of through-hole conductors (not shown) are provided in the ground layer 12 to suppress variations in potential and prevent leakage of electromagnetic waves in some cases, and are electrically connected to the ground layer 8 inside the dielectric substrate 2. However, the through-hole conductor can be led out to the bottom surface of the semiconductor device and electrically connected to an external electric circuit board.

【0035】このグランド層12は、この導電性の蓋体
3とロウ付け、半田付け等の手法により電気的に接続し
てキャビティ4からの電磁波が外部に漏洩したり、電磁
波が外部にもれるのをさらに防止する構造となってい
る。また、半導体素子5の下面には、所望により、サー
マルビア(図示せず)を設け、半導体素子5からの発熱
を半導体装置の下面に放熱する構造を形成することもで
きる。
The ground layer 12 is electrically connected to the conductive lid 3 by a method such as brazing or soldering to leak electromagnetic waves from the cavity 4 to the outside or leak electromagnetic waves to the outside. Is further prevented. Further, a thermal via (not shown) may be provided on the lower surface of the semiconductor element 5 if desired, and a structure in which heat generated from the semiconductor element 5 is radiated to the lower surface of the semiconductor device may be formed.

【0036】また、本発明の図1の半導体装置1によれ
ば、誘電体基板2の底面に形成されたストリップ導体路
7の一部を接続端子として機能させて、外部電気回路基
板の伝送線路に対して直接実装することができる。な
お、実装方法としては、半田により実装する以外に、銀
ロウや金バンプを用いた実装方法や、半田ペ−ストを介
さずストリップ導体路7と回路基板上の伝送線路を重ね
合わせることにより伝送の損失を低減しながら接続する
方法がある。一方、半導体装置1の底面に導出されたス
ルーホール導体11は、低周波であるために、格別な高
周波線路により形成する必要がなく、外部電気回路基板
の導体層(図示せず)と一般的な手法により電気的に接
続され、これにより、半導体装置1を外部電気回路基板
に対して強固に実装することができる。
Further, according to the semiconductor device 1 of FIG. 1 of the present invention, a part of the strip conductor path 7 formed on the bottom surface of the dielectric substrate 2 is made to function as a connection terminal, and the transmission line of the external electric circuit board is formed. Can be implemented directly for It should be noted that, in addition to the mounting method using solder, the mounting method using silver brazing or gold bumps, or the transmission method by overlapping the strip conductor path 7 and the transmission line on the circuit board without using the solder paste is used. There is a method of connecting while reducing the loss of the connection. On the other hand, since the through-hole conductor 11 led out to the bottom surface of the semiconductor device 1 has a low frequency, it is not necessary to form the through-hole conductor 11 with a special high-frequency line, and is generally formed with a conductor layer (not shown) of an external electric circuit board. The semiconductor device 1 can be firmly mounted on an external electric circuit board.

【0037】なお、上記数1乃至4におけるマイクロス
トリップ線路における波長をλ1 およびスロット孔にお
ける波長λ2 はFEM解析によって、例えば図4(a)
および(b)に示すような線路の断面を解析して共振周
波数を計算し、これと波数をおよび光速を用いて下記数
The wavelength in the microstrip line in the above equations 1 to 4 is λ 1 and the wavelength λ 2 in the slot hole is obtained by FEM analysis, for example, as shown in FIG.
The resonance frequency is calculated by analyzing the cross section of the line as shown in (b) and (b), and the wave number and the speed of light are used to calculate the resonance frequency.

【0038】[0038]

【数5】 (Equation 5)

【0039】をもとに算出したものである。図4の線路
によれば、(a)のマイクロストリップ線路は、誘電体
13の表面側にストリップ導体路14、底面側にグラン
ド層15が配設されたもので、(b)スロット線路は、
誘電体16の内部にスロット線路17を有するグランド
層18が配設されたものからなる。
This is calculated based on the following. According to the line shown in FIG. 4, the microstrip line (a) has a strip conductor 14 on the surface side of the dielectric 13 and a ground layer 15 on the bottom side.
It has a structure in which a ground layer 18 having a slot line 17 is disposed inside a dielectric 16.

【0040】本発明の高周波用半導体装置の性能を確認
すべく、具体的に誘電体基板として、誘電率8.8、誘
電損失26.0×10-4(測定周波数60GHz)のア
ルミナ質焼結体を用い、基板表面および内部に形成され
る各導体路およびグランド層をタングステンにより形成
し、さらにその表面に金メッキを施して図5に示すよう
な評価用配線基板21を作製した。
In order to confirm the performance of the high-frequency semiconductor device of the present invention, an alumina sintered body having a dielectric constant of 8.8 and a dielectric loss of 26.0 × 10 -4 (measuring frequency 60 GHz) was used as a dielectric substrate. Each conductor path and ground layer formed on the surface and inside of the substrate were formed using tungsten, and the surface was gold-plated to produce an evaluation wiring substrate 21 as shown in FIG.

【0041】図5は、作製した評価用配線基板21の伝
送損失を測定するために金属ブロック22に接合した状
態の断面図である。図5によれば、評価用配線基板21
は、測定用変換基板23とリボン24によって電気的に
接続されている。従って、評価用配線基板21は、測定
の都合上、電磁結合部を2個含み、測定用変換基板23
との接続位置が同一平面となるように配置した。図5に
よって、測定される伝送特性は、電磁結合部2個、測定
用変換基板2個、リボン2個、リボンと電磁結合部を接
続するマイクロストリップ線路2個、電磁結合部間を接
続するマイクロストリップ線路1個の合計のものとな
る。
FIG. 5 is a cross-sectional view showing a state where the evaluation wiring board 21 is bonded to a metal block 22 in order to measure the transmission loss. According to FIG. 5, the evaluation wiring board 21
Are electrically connected to the conversion board for measurement 23 and the ribbon 24. Therefore, the evaluation wiring board 21 includes two electromagnetic coupling parts for convenience of measurement, and the measurement conversion board 23
Are arranged so that their connection positions with the same plane. According to FIG. 5, the transmission characteristics measured include two electromagnetic coupling parts, two measurement conversion boards, two ribbons, two microstrip lines connecting the ribbon and the electromagnetic coupling part, and a microstrip connecting the electromagnetic coupling parts. This is the total of one strip line.

【0042】図5の評価用配線基板において、周波数が
60GHz、マイクロストリップ線路A,Bのストリッ
プ導体路6、7のスロット孔9中心直上から端部までの
長さML=0.28mm,スロット穴長径SL=0.7
0mm、スロット穴幅=0.20mmとした。このとき
の入力部における伝送特性をネットワ−クアナライザ−
により測定した。図6にその結果を示す。
In the evaluation wiring board of FIG. 5, the frequency is 60 GHz, the length ML of the strip conductor paths 6 and 7 of the microstrip lines A and B from just above the center of the slot hole 9 to the end is ML = 0.28 mm, and the slot hole is Long diameter SL = 0.7
0 mm and slot hole width = 0.20 mm. At this time, the transmission characteristics at the input section were measured using a network analyzer.
Was measured by FIG. 6 shows the result.

【0043】図6の結果によれば、マイクロストリップ
線路の前記長さMLが1/4波長相当長さ、スロット穴
長径SLが1/2波長相当長さとなる寸法値と異なる条
件で、60GHzでS11が−22.1dB、S21が
−2.95dBの優れた伝送特性が得られた。
According to the results shown in FIG. 6, under the condition that the length ML of the microstrip line is different from the dimension value at which the length ML is equivalent to 1 / wavelength and the slot hole major axis SL is equal to the length corresponding to で wavelength, at 60 GHz. Excellent transmission characteristics with S11 of -22.1 dB and S21 of -2.95 dB were obtained.

【0044】さらに、マイクロストリップ線路のスロッ
ト孔中心直上からの長さMLと、スロット孔長径SLと
を変えて伝送特性を測定した。使用周波数が60GHz
の結果を表1、2に示した。また使用周波数が20GH
zの結果を表3、4に示した。表1乃至表4に示した挿
入損失は、図5に基づく測定結果から得られた挿入損失
値から、電磁結合部以外の損失(測定用変換基板の損
失、リボン接続部の損失)を差し引いたものを2で割っ
た値(すなわち、電磁結合1個あたりの挿入損失)であ
る。なお、マイクロストリップ線路における波長λ1
スロット孔λ2 における波長について図4に基づくモデ
ル線路から、FEM解析により共振周波数を計算し、こ
れと波数を用いて算出した結果、周波数60GHzの場
合、λ1 =1.92(mm)、λ2 =2.04(m
m)、周波数20GHzの場合、λ1 =5.80(m
m)、λ2 =6.80(mm)であった。
Further, the transmission characteristics were measured by changing the length ML of the microstrip line from immediately above the center of the slot hole and the slot hole major axis SL. Use frequency is 60GHz
Tables 1 and 2 show the results. The operating frequency is 20GH
Tables 3 and 4 show the results of z. The insertion loss shown in Tables 1 to 4 is obtained by subtracting the loss other than the electromagnetic coupling portion (the loss of the conversion board for measurement and the loss of the ribbon connection portion) from the insertion loss value obtained from the measurement result based on FIG. This is a value obtained by dividing the value by 2 (that is, the insertion loss per electromagnetic coupling). Note that the wavelength λ 1 in the microstrip line,
As for the wavelength at the slot hole λ 2, the resonance frequency was calculated from the model line based on FIG. 4 by FEM analysis and calculated using this and the wave number. As a result, when the frequency was 60 GHz, λ 1 = 1.92 (mm), λ 2 = 2.04 (m
m), when the frequency is 20 GHz, λ 1 = 5.80 (m
m) and λ 2 = 6.80 (mm).

【0045】[0045]

【表1】 [Table 1]

【0046】[0046]

【表2】 [Table 2]

【0047】[0047]

【表3】 [Table 3]

【0048】[0048]

【表4】 [Table 4]

【0049】表1乃至表4の結果によれば、ML、SL
の値が、本発明により前述した特定条件を満足する場合
において、挿入損失−5dB以下の結合が実現している
ことがわかる。しかも、伝送する信号の周波数が20G
Hzから60GHzに変化してもこの関係は変化しない
ことがわかる。
According to the results of Tables 1 to 4, ML, SL
It can be seen that when the value of satisfies the above-described specific condition according to the present invention, coupling with an insertion loss of −5 dB or less is realized. Moreover, the frequency of the signal to be transmitted is 20G
It can be seen that this relationship does not change even if the frequency changes from Hz to 60 GHz.

【0050】また、挿入損失が−1dB以下となる領域
について、周波数60GHzの場合の表1、2によれ
ば、SL/λ2 =0.5の条件下では、ML/λ1
0.1の許容幅であるのに対して、SL/λ2 =0.7
ではML/λ1 の許容幅は0.2、SL/λ2 =0.3
ではML/λ1 の許容幅は0.2と大きくなることがわ
かる。また、周波数20GHzの場合の表3、4によれ
ば、SL/λ2 =0.5の条件下ではML/λ1 の許容
幅は0.1であるのに対して、SL/λ2 =0.6では
ML/λ1 の許容幅は0.15、SL/λ2 =0.4で
はML/λ1 の許容幅は0.15と大きくなることがわ
かる。
According to Tables 1 and 2 at a frequency of 60 GHz in the region where the insertion loss is -1 dB or less, ML / λ 1 is 0.1% under the condition of SL / λ 2 = 0.5. Where SL / λ 2 = 0.7
Then, the allowable width of ML / λ 1 is 0.2, SL / λ 2 = 0.3
It can be seen that the allowable width of ML / λ 1 becomes as large as 0.2. According to Tables 3 and 4 in the case of a frequency of 20 GHz, under the condition of SL / λ 2 = 0.5, the allowable width of ML / λ 1 is 0.1, whereas SL / λ 2 = It can be seen that the allowable range of ML / λ 1 is 0.15 at 0.6 and the allowable range of ML / λ 1 is 0.15 at SL / λ 2 = 0.4.

【0051】これらの結果に基づけば、下記数3Based on these results, the following equation 3

【0052】[0052]

【数3】 (Equation 3)

【0053】または下記数4Or the following equation

【0054】[0054]

【数4】 (Equation 4)

【0055】の領域において、線路のスロット孔中心直
上から端部までの長さの変化に対して挿入損失−1dB
以下が達成し得る許容幅が大きく、高周波半導体装置を
作製する場合の製造歩留りを向上させるに好適な領域で
あることがわかる。
In the region of, the insertion loss is -1 dB with respect to the change in the length from just above the center of the slot hole to the end of the line.
It can be seen that the following is a region where the allowable width that can be achieved is large, and is suitable for improving the manufacturing yield when manufacturing a high-frequency semiconductor device.

【0056】また、比較例として、図7(b)に示した
構造の半導体装置において、誘電率9.6、誘電損失4
5.0×10-4(測定周波数60GHz)の誘電体材料
との表面と底面に形成されたマイクロストリップ線路間
を径200μmの銅導体からなるビアホ−ル導体で接続
した半導体装置をネットワ−クアナライザ−で同様に測
定し、図8にその結果を示した。図8の結果から、ビア
ホ−ル導体にて接続した場合、周波数が20GHz以上
でS11:−10dB以上、S21:−30dB以下と
なることから高周波信号を半導体素子に伝送することは
不可能であることがわかった。
As a comparative example, a semiconductor device having the structure shown in FIG.
A network is formed by connecting a semiconductor device in which a microstrip line formed on a surface and a bottom surface of a dielectric material of 5.0 × 10 -4 (measurement frequency 60 GHz) is connected by a via-hole conductor made of a copper conductor having a diameter of 200 μm. The measurement was performed in the same manner using an analyzer, and the results are shown in FIG. From the results shown in FIG. 8, when the connection is made with the via hole conductor, the frequency is 20 GHz or more, S11: -10 dB or more, and S21: -30 dB or less. Therefore, it is impossible to transmit a high-frequency signal to the semiconductor element. I understand.

【0057】[0057]

【発明の効果】以上詳述した通り、本発明の高周波用半
導体装置においては、高周波半導体素子と電気的に接続
された第1のマイクロストリップ線路と、誘電体基板の
底面に形成された第2のマイクロストリップ線路とを、
誘電体基板内にて電磁結合させることにより、反射損、
放射損の発生がなく、またスルーホール導体やビアホー
ル導体等による透過損失の影響を受けることがないた
め、高周波信号を伝送損失を抑制し、かつ必要な周波数
の信号を通過伝送することができる。
As described in detail above, in the high-frequency semiconductor device of the present invention, the first microstrip line electrically connected to the high-frequency semiconductor element and the second microstrip line formed on the bottom surface of the dielectric substrate. Microstrip line and
By causing electromagnetic coupling in the dielectric substrate, reflection loss,
Since there is no radiation loss and there is no influence of transmission loss due to through-hole conductors, via-hole conductors, etc., transmission loss of high-frequency signals can be suppressed, and signals of required frequencies can be transmitted through.

【0058】また、伝送線路の開放側長さとスロットの
長さを所定条件を満足する領域で構成することにより、
製造時の加工工程で生じる寸法ずれに対しても伝送特性
劣化の少なく製造歩留りを高めることができる。
Further, by configuring the length of the open side of the transmission line and the length of the slot in a region satisfying a predetermined condition,
Even with a dimensional deviation occurring in a processing step at the time of manufacturing, it is possible to increase the manufacturing yield with little deterioration in transmission characteristics.

【0059】さらに、外部回路基板に半導体装置を表面
実装することができるため、回路基板及び回路装置の小
型化が可能となる。
Further, since the semiconductor device can be surface-mounted on the external circuit board, the size of the circuit board and the circuit device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置を説明するための概略配置
図である。
FIG. 1 is a schematic layout diagram for explaining a semiconductor device of the present invention.

【図2】本発明におけるマイクロストリップ線路のスト
リップ導体路およびスロット孔の配置を説明するための
平面図である。
FIG. 2 is a plan view for explaining the arrangement of strip conductor paths and slot holes of the microstrip line according to the present invention.

【図3】本発明における半導体装置のキャビティ内の配
線を説明するための図である。
FIG. 3 is a diagram for explaining wiring in a cavity of the semiconductor device according to the present invention.

【図4】本発明における(a)マイクロストリップ線路
における波長λ1 、(b)スロット孔における波長λ2
をFEM解析によって求める際のそれぞれのモデルを説
明するための図である。
FIG. 4 shows (a) a wavelength λ 1 in a microstrip line and (b) a wavelength λ 2 in a slot hole according to the present invention.
FIG. 3 is a diagram for describing each model when is obtained by FEM analysis.

【図5】本発明における半導体装置における伝送特性の
測定方法を説明するための図である。
FIG. 5 is a diagram for explaining a method of measuring transmission characteristics in a semiconductor device according to the present invention.

【図6】本発明における高周波用半導体装置の伝送特性
の一例を示す図である。
FIG. 6 is a diagram illustrating an example of transmission characteristics of the high-frequency semiconductor device according to the present invention.

【図7】従来の高周波用半導体装置の実装構造を説明す
るための図である。
FIG. 7 is a diagram for explaining a mounting structure of a conventional high-frequency semiconductor device.

【図8】図7(b)の半導体装置における伝送特性を示
す図である。
FIG. 8 is a diagram showing transmission characteristics in the semiconductor device of FIG. 7 (b).

【符号の説明】[Explanation of symbols]

1 高周波用半導体装置 2 誘電体基板 3 蓋体 4 キャビティ 5 半導体素子 6、7 ストリップ導体路 A 第1のマイクロストリップ線路 B 第2のマイクロストリップ線路 8,12 グランド層 9 スロット孔 10 電源層 11スルーホール導体 DESCRIPTION OF SYMBOLS 1 High frequency semiconductor device 2 Dielectric substrate 3 Lid 4 Cavity 5 Semiconductor element 6, 7 Strip conductor path A 1st microstrip line B 2nd microstrip line 8, 12 Ground layer 9 Slot hole 10 Power supply layer 11 Through Hall conductor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】誘電体基板と、該誘電体基板の表面に搭載
された高周波用半導体素子と、該誘電体基板の表面に被
着形成され前記高周波用半導体素子と電気的に接続され
た第1のマイクロストリップ線路と、前記誘電体基板の
底面に被着形成された第2のマイクロストリップ線路
と、前記誘電体基板内に形成されたスロット孔を有する
グランド層を具備し、前記第1および第2のマイクロス
トリップ線路および前記スロット孔を、前記第1および
第2のマイクロストリップ線路の前記スロット孔の中心
直上から前記各線路の端部までの長さをML(mm)、
前記スロット孔の長径をSL(mm)、前記マイクロス
トリップ線路における波長をλ1 (mm)、前記スロッ
ト孔における波長をλ2 (mm)とした時、下記数1 【数1】 または、下記数2 【数2】 を満足するように配置して、前記第1のマイクロストリ
ップ線路と前記第2のマイクロストリップ線路とを電磁
的に結合させたことを特徴とする高周波用半導体装置。
1. A dielectric substrate, a high-frequency semiconductor element mounted on the surface of the dielectric substrate, and a second semiconductor element formed on the surface of the dielectric substrate and electrically connected to the high-frequency semiconductor element. 1 microstrip line, a second microstrip line formed on the bottom surface of the dielectric substrate, and a ground layer having a slot hole formed in the dielectric substrate. The length of the second microstrip line and the slot hole from directly above the center of the slot hole of the first and second microstrip lines to the end of each line is ML (mm);
When the major axis of the slot hole is SL (mm), the wavelength in the microstrip line is λ 1 (mm), and the wavelength in the slot hole is λ 2 (mm), Or, the following equation 2 Wherein the first microstrip line and the second microstrip line are electromagnetically coupled to each other.
JP08338691A 1996-12-18 1996-12-18 High frequency semiconductor device Expired - Lifetime JP3140385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08338691A JP3140385B2 (en) 1996-12-18 1996-12-18 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08338691A JP3140385B2 (en) 1996-12-18 1996-12-18 High frequency semiconductor device

Publications (2)

Publication Number Publication Date
JPH10178306A true JPH10178306A (en) 1998-06-30
JP3140385B2 JP3140385B2 (en) 2001-03-05

Family

ID=18320558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08338691A Expired - Lifetime JP3140385B2 (en) 1996-12-18 1996-12-18 High frequency semiconductor device

Country Status (1)

Country Link
JP (1) JP3140385B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150404A (en) * 1997-11-17 1999-06-02 Nec Corp Semiconductor mounting parts and mounting method therefor
JP2000091817A (en) * 1998-09-14 2000-03-31 Toshiba Corp Array antenna device
JP2000228461A (en) * 1998-09-29 2000-08-15 Kyocera Corp Wiring board for high frequency
JP2000332511A (en) * 1999-05-20 2000-11-30 Kyocera Corp Connection structure of high-frequency transmission line
KR101126652B1 (en) 2004-01-07 2012-03-26 톰슨 라이센싱 Slot-line-type microwave device with a photonic band gap structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771075A (en) * 1971-05-25 1973-11-06 Harris Intertype Corp Microstrip to microstrip transition
JPH09298409A (en) * 1996-05-01 1997-11-18 Mitsubishi Electric Corp Microwave semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771075A (en) * 1971-05-25 1973-11-06 Harris Intertype Corp Microstrip to microstrip transition
JPH09298409A (en) * 1996-05-01 1997-11-18 Mitsubishi Electric Corp Microwave semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150404A (en) * 1997-11-17 1999-06-02 Nec Corp Semiconductor mounting parts and mounting method therefor
JP2000091817A (en) * 1998-09-14 2000-03-31 Toshiba Corp Array antenna device
JP2000228461A (en) * 1998-09-29 2000-08-15 Kyocera Corp Wiring board for high frequency
JP2000332511A (en) * 1999-05-20 2000-11-30 Kyocera Corp Connection structure of high-frequency transmission line
KR101126652B1 (en) 2004-01-07 2012-03-26 톰슨 라이센싱 Slot-line-type microwave device with a photonic band gap structure

Also Published As

Publication number Publication date
JP3140385B2 (en) 2001-03-05

Similar Documents

Publication Publication Date Title
US6057600A (en) Structure for mounting a high-frequency package
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
US6483406B1 (en) High-frequency module using slot coupling
JPH10242716A (en) High frequency input and output terminal and package for containing high frequency semiconductor device using it
JP3457802B2 (en) High frequency semiconductor device
EP1081989B1 (en) High frequency wiring board and its connecting structure
JP3537626B2 (en) High frequency package
JP3217677B2 (en) High frequency semiconductor device
JP3305589B2 (en) Mounting structure of high frequency semiconductor device
JP3631667B2 (en) Wiring board and its connection structure with waveguide
JP3140385B2 (en) High frequency semiconductor device
JP3619396B2 (en) High frequency wiring board and connection structure
JP3570887B2 (en) High frequency wiring board
JP3462062B2 (en) Connection structure of high-frequency transmission line and wiring board
JP3618046B2 (en) High frequency circuit package
JP3619398B2 (en) High frequency wiring board and connection structure
JP3071761B2 (en) Mounting structure of high frequency semiconductor device
JP3638479B2 (en) High frequency wiring board and connection structure thereof
JP3181036B2 (en) Mounting structure of high frequency package
JP3112253B2 (en) High frequency semiconductor device
JP2000164764A (en) Mounting structure for high-frequency wiring board
JP3619397B2 (en) High frequency wiring board and connection structure
JP3170017B2 (en) Semiconductor device
JP3261094B2 (en) Mounting structure of high frequency wiring board
JP3145670B2 (en) Mounting structure of high frequency semiconductor package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 13

EXPY Cancellation because of completion of term