JPH10173632A - Receiving device - Google Patents
Receiving deviceInfo
- Publication number
- JPH10173632A JPH10173632A JP8329842A JP32984296A JPH10173632A JP H10173632 A JPH10173632 A JP H10173632A JP 8329842 A JP8329842 A JP 8329842A JP 32984296 A JP32984296 A JP 32984296A JP H10173632 A JPH10173632 A JP H10173632A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- digital
- band
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル移動体
通信等に使用する無線機に使用する受信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver used for a radio used for digital mobile communication and the like.
【０００２】[0002]
【従来の技術】図１０は従来の受信装置の構成を示して
いる。図１０において、１は信号を受信する空中線、２
は入力信号に対し直交検波を行う直交検波器、３と４は
入力信号に対し帯域制限を行う帯域制限フィルタ（ルー
トナイキストフィルタ）、５と６はアナログ信号をディ
ジタル信号に変換するＡ／Ｄ変換器、７と８は入力信号
に対して逆拡散を行うマッチドフィルタである。2. Description of the Related Art FIG. 10 shows a configuration of a conventional receiving apparatus. In FIG. 10, reference numeral 1 denotes an antenna for receiving a signal;
Is a quadrature detector that performs quadrature detection on the input signal, 3 and 4 are band-limiting filters (root Nyquist filters) that limit the band of the input signal, and 5 and 6 are A / D converters that convert analog signals into digital signals. And 7 and 8 are matched filters for despreading the input signal.
【０００３】以上のように構成された受信装置におい
て、まず空中線１によって受信された受信信号９は、直
交検波器２によって直交検波され、ベースバンドＩ信号
１０とベースバンドＱ信号１１が得られる。次に、ベー
スバンドＩ信号１０とベースバンドＱ信号１１は、それ
ぞれルートナイキストフィルタ３と４により帯域制限さ
れ、帯域制限されたベースバンドＩ信号１２と帯域制限
されたベースバンドＱ信号１３が得られる。これら帯域
制限されたベースバンドＩ信号１２とベースバンドＱ信
号１３は、それぞれＡ／Ｄ変換器５と６によりディジタ
ル信号に変換され、ディジタルＩ信号１４とディジタル
Ｑ信号１５が得られる。最後に、ディジタルＩ信号１４
とディジタルＱ信号１５は、それぞれマッチドフィルタ
７と８により逆拡散され、それぞれ逆拡散されたＩ信号
１６とＱ信号１７が得られる。In the receiving apparatus configured as described above, first, a received signal 9 received by the antenna 1 is subjected to quadrature detection by the quadrature detector 2, and a baseband I signal 10 and a baseband Q signal 11 are obtained. Next, the baseband I signal 10 and the baseband Q signal 11 are band-limited by the root Nyquist filters 3 and 4, respectively, and a band-limited baseband I signal 12 and a band-limited baseband Q signal 13 are obtained. . These band-limited baseband I signal 12 and baseband Q signal 13 are converted into digital signals by A / D converters 5 and 6, respectively, to obtain digital I signal 14 and digital Q signal 15. Finally, the digital I signal 14
And the digital Q signal 15 are despread by matched filters 7 and 8, respectively, to obtain despread I signal 16 and Q signal 17, respectively.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、以上の
ように構成された従来の受信装置では、遅延波が存在す
る場合、マッチドフィルタの出力信号が最大となる時刻
がずれる場合があるため、誤同期が生じるという問題が
あった。However, in the conventional receiving apparatus configured as described above, when a delayed wave is present, the time at which the output signal of the matched filter becomes maximum may be shifted. There was a problem that occurs.
【０００５】本発明は、このような従来の問題を解決す
るものであり、誤同期の低減を図ることのできる受信装
置を提供することを目的とする。An object of the present invention is to solve such a conventional problem and to provide a receiving apparatus capable of reducing false synchronization.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するために、現時点でのマッチドフィルタ出力信号
と、その前後の時間のマッチドフィルタ出力信号を加算
した信号を逆拡散信号として出力することにより、誤同
期の低減を図ることができる。According to the present invention, in order to achieve the above object, a signal obtained by adding a matched filter output signal at the present time and a matched filter output signal before and after the current time is output as a despread signal. Thereby, it is possible to reduce false synchronization.
【０００７】[0007]
【発明の実施の形態】本発明の請求項１に記載の発明
は、受信した入力信号に対し直交検波を行ってベースバ
ンドＩ、Ｑ信号を得る直交検波器と、得られたベースバ
ンドＩ、Ｑ信号に対しそれぞれ帯域制限を行う帯域制限
フィルタと、帯域制限されたＩ、Ｑ信号をそれぞれディ
ジタル信号に変換するＡ／Ｄ変換器と、ディジタル変換
されたＩ、Ｑ信号をそれぞれ逆拡散するマッチドフィル
タと、Ｉ、Ｑ信号それぞれについて現時点でのマッチド
フィルタの出力とその前後の時間のマッチドフィルタの
出力とを加算して逆拡散信号として出力する加算器とを
備えた受信装置であり、現時点でのマッチドフィルタ出
力信号と、その前後の時間のマッチドフィルタ出力信号
を加算した信号を逆拡散信号として出力することによ
り、誤同期の低減を図ることができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention according to claim 1 of the present invention provides a quadrature detector for performing quadrature detection on a received input signal to obtain baseband I and Q signals, and a baseband I, Q A band-limiting filter for band-limiting each of the Q signals, an A / D converter for converting the band-limited I and Q signals to digital signals, and a matched for despreading the digitally-converted I and Q signals respectively A receiving apparatus comprising: a filter; and an adder for adding an output of the matched filter at the current time and an output of the matched filter at times before and after the current for each of the I and Q signals and outputting the result as a despread signal. By adding the matched filter output signal of (1) and the matched filter output signal of the time before and after the matched filter output signal as a despread signal, false synchronization is reduced. It is possible.
【０００８】本発明の請求項２に記載の発明は、Ｉ、Ｑ
信号それぞれについて現時点でのマッチドフィルタの出
力と、その前後の時間のマッチドフィルタの出力とを重
み付けした後に加算して逆拡散信号として出力する請求
項１記載の受信装置であり、現時点でのマッチドフィル
タ出力信号と、その前後の時間のマッチドフィルタ出力
信号を重み付けとして加算することによって、さらに逆
拡散信号の精度を向上させることができ、さらに誤同期
の低減を図ることができる。[0008] The invention described in claim 2 of the present invention is characterized in that I, Q
2. The receiving apparatus according to claim 1, wherein the output of the matched filter at the present time and the output of the matched filter at the time before and after the signal are weighted and added to each other and output as a despread signal. By adding the output signal and the matched filter output signal of the time before and after the output signal as weights, the accuracy of the despread signal can be further improved, and the erroneous synchronization can be reduced.
【０００９】本発明の請求項３に記載の発明は、受信し
た入力信号に対し直交検波を行ってベースバンドＩ、Ｑ
信号を得る直交検波器と、得られたベースバンドＩ、Ｑ
信号をそれぞれディジタル信号に変換するＡ／Ｄ変換器
と、ディジタル変換されたＩ、Ｑ信号に対しそれぞれ帯
域制限を行うディジタル帯域制限フィルタと、帯域制限
されたＩ、Ｑ信号をそれぞれ逆拡散するマッチドフィル
タと、Ｉ、Ｑ信号それぞれについて現時点でのマッチド
フィルタの出力とその前後の時間のマッチドフィルタの
出力とを加算して逆拡散信号として出力する加算器とを
備えた受信装置であり、帯域制限フィルタをディジタル
信号処理を用いて構成することによって、フィルタの精
度を高くすることができるので、フィルタによる符号間
干渉を削減することにより、請求項１または２記載の構
成よりもさらに逆拡散信号の精度を向上させることがで
き、さらに誤同期の低減を図ることができる。According to a third aspect of the present invention, a quadrature detection is performed on a received input signal to perform baseband I, Q
Quadrature detector for obtaining signal and obtained baseband I and Q
An A / D converter for converting each signal into a digital signal, a digital band-limiting filter for limiting the band of each of the digitally converted I and Q signals, and a matched for despreading each of the band-limited I and Q signals A receiving apparatus comprising: a filter; and an adder for adding an output of the matched filter at the present time for each of the I and Q signals and an output of the matched filter at times before and after the current and outputting the result as a despread signal. By configuring the filter using digital signal processing, the accuracy of the filter can be increased. Therefore, by reducing the intersymbol interference by the filter, the despread signal can be further reduced as compared with the configuration according to claim 1 or 2. Accuracy can be improved, and erroneous synchronization can be reduced.
【００１０】本発明の請求項４に記載の発明は、ディジ
タル信号処理によりＩ、Ｑ信号の直流オフセットを除去
する手段を備えた請求項１または２または３記載の受信
装置であり、ディジタル信号処理により直流オフセット
を除去することによって請求項１または２または３記載
の構成よりもさらに逆拡散信号の精度を向上させること
ができ、さらに誤同期の低減を図ることができる。According to a fourth aspect of the present invention, there is provided the receiving apparatus according to the first or second or third aspect, further comprising means for removing a DC offset of the I and Q signals by digital signal processing. By removing the DC offset, the accuracy of the despread signal can be further improved as compared with the configuration of the first, second, or third aspect, and erroneous synchronization can be further reduced.
【００１１】本発明の請求項５に記載の発明は、受信し
た入力信号をディジタル信号に変換するＡ／Ｄ変換器
と、ディジタル変換された入力信号に対し直交検波を行
ってベースバンドＩ、Ｑ信号を得るディジタル直交検波
器と、得られたベースバンドＩ、Ｑ信号に対しそれぞれ
帯域制限を行うディジタル帯域制限フィルタと、帯域制
限されたＩ、Ｑ信号をそれぞれ逆拡散するマッチドフィ
ルタと、Ｉ、Ｑ信号それぞれについて現時点でのマッチ
ドフィルタの出力とその前後の時間のマッチドフィルタ
の出力とを加算して逆拡散信号として出力する加算器と
を備えた受信装置であり、直交検波器により構成するこ
とによって、請求項１から４記載の構成よりもさらに逆
拡散信号の精度を向上させることができ、さらに誤同期
の低減を図ることができる。According to a fifth aspect of the present invention, there is provided an A / D converter for converting a received input signal into a digital signal, and a baseband I, Q by performing quadrature detection on the digitally converted input signal. A digital quadrature detector for obtaining a signal, a digital band-limiting filter for band-limiting each of the obtained baseband I and Q signals, a matched filter for despreading the band-limited I and Q signals, A receiving device comprising an adder for adding the current output of the matched filter for each of the Q signals and the output of the matched filter at times before and after the current signal and outputting the result as a despread signal, comprising a quadrature detector. Thereby, the accuracy of the despread signal can be further improved as compared with the configuration of the first to fourth aspects, and the erroneous synchronization can be further reduced. Kill.
【００１２】本発明の請求項６に記載の発明は、ディジ
タル直交検波器が、２つのメモリにより構成された請求
項５記載の受信装置であり、直交検波器をメモリを用い
て構成することにより、請求項５記載の構成よりもさら
に演算量の低減を図ることができる。According to a sixth aspect of the present invention, there is provided the receiving apparatus according to the fifth aspect, wherein the digital quadrature detector is constituted by two memories, and the quadrature detector is constituted by using the memory. Thus, the amount of calculation can be further reduced as compared with the configuration of the fifth aspect.
【００１３】本発明の請求項７に記載の発明は、ディジ
タル直交検波器が、２つの極性反転器と２つのマルチプ
レクサスイッチにより構成された請求項５記載の受信装
置であり、直交検波器を極性反転器とマルチプレクサス
イッチを用いて構成することにより、請求項６記載の構
成よりもさらに演算量の低減を図ることができる。According to a seventh aspect of the present invention, there is provided the receiver according to the fifth aspect, wherein the digital quadrature detector comprises two polarity inverters and two multiplexer switches. With the configuration using the inverter and the multiplexer switch, the amount of calculation can be further reduced as compared with the configuration of the sixth aspect.
【００１４】以下、本発明の実施の形態について、図１
から図９を用いて説明する。 （実施の形態１）図１は本発明の第１の実施の形態を示
しており、図１０に示した従来例と同じ構成要素および
符号等には同じ符号を付してある。図１において、１は
信号を受信する空中線、２は入力信号に対して直交検波
を行う直交検波器、３と４は入力信号に対して帯域制限
を行う帯域制限フィルタ（ルートナイキストフィル
タ）、５と６はアナログ信号をディジタル信号に返還す
るＡ／Ｄ変換器、７と８は入力信号に対して逆拡散を行
うマッチドフィルタ、１８から２１はマッチドフィルタ
の出力を遅延させる遅延器、２２と２３はマッチドフィ
ルタの出力とその遅延信号を加算する加算器である。Hereinafter, an embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. (Embodiment 1) FIG. 1 shows a first embodiment of the present invention, in which the same components and reference numerals as those of the conventional example shown in FIG. In FIG. 1, 1 is an antenna for receiving a signal, 2 is a quadrature detector that performs quadrature detection on an input signal, 3 and 4 are band-limiting filters (root Nyquist filters) that limit the band of an input signal, and 5 And 6 are A / D converters for converting an analog signal into a digital signal, 7 and 8 are matched filters for despreading the input signal, 18 to 21 are delay devices for delaying the output of the matched filter, 22 and 23 Is an adder for adding the output of the matched filter and its delay signal.
【００１５】次に、以上のように構成された受信装置の
動作について説明する。まず、空中線１によって受信さ
れた受信信号９は、直交検波器２によって直交検波さ
れ、ベースバンドＩ信号１０とベースバンドＱ信号１１
が得られる。これらベースバンドＩ信号１０とベースバ
ンドＱ信号１１は、それぞれルートナイキストフィルタ
３と４により帯域制限され、帯域制限されたベースバン
ドＩ信号１２とベースバンドＱ信号１３が得られる。次
に、帯域制限されたベースバンドＩ信号１２とベースバ
ンドＱ信号１３は、それぞれＡ／Ｄ変換器５と６により
ディジタル信号に変換され、ディジタルＩ信号１４とデ
ィジタルＱ信号１５が得られる。ディジタルＩ信号１４
とディジタルＱ信号１５は、それぞれマッチドフィルタ
７と８により逆拡散され、それぞれ逆拡散されたＩ信号
１６とＱ信号１７が得られる。逆拡散されたＩ信号１６
は、それぞれ遅延器１８と２０によって、１／拡散時の
信号伝送速度、２／拡散時の信号伝送速度だけ遅延さ
れ、それぞれ信号２４と信号２５が得られる。同様に、
逆拡散されたＱ信号１７は、それぞれ遅延器１９と２１
によって、１／拡散時の信号伝送速度、２／拡散時の信
号伝送速度だけ遅延され、それぞれ信号２６と信号２７
が得られる。最後に、信号１６と２４と２７が加算器２
２によって加算され、逆拡散出力Ｉ信号２８が得られ
る。同様に、信号１７と２６と２７が加算器２３によっ
て加算され、逆拡散出力Ｑ信号２９が得られる。Next, the operation of the receiving apparatus configured as described above will be described. First, a received signal 9 received by the antenna 1 is subjected to quadrature detection by the quadrature detector 2, and a baseband I signal 10 and a baseband Q signal 11
Is obtained. The baseband I signal 10 and the baseband Q signal 11 are band-limited by the root Nyquist filters 3 and 4, respectively, to obtain the band-limited baseband I signal 12 and baseband Q signal 13. Next, the band-limited baseband I signal 12 and baseband Q signal 13 are converted into digital signals by A / D converters 5 and 6, respectively, and a digital I signal 14 and a digital Q signal 15 are obtained. Digital I signal 14
And the digital Q signal 15 are despread by matched filters 7 and 8, respectively, to obtain despread I signal 16 and Q signal 17, respectively. Despread I signal 16
Are delayed by 1 / spread signal transmission speed and 2 / spread signal transmission speed by delayers 18 and 20, respectively, to obtain signal 24 and signal 25, respectively. Similarly,
The despread Q signal 17 is sent to delay units 19 and 21 respectively.
The signal 26 and the signal 27 are delayed by 1 / spread signal transmission speed and 2 / spread signal transmission speed, respectively.
Is obtained. Finally, signals 16, 24 and 27 are added to adder 2
2 to obtain a despread output I signal 28. Similarly, the signals 17, 26 and 27 are added by the adder 23 to obtain a despread output Q signal 29.
【００１６】以上のように、本発明の第１の実施の形態
においては、現時点でのマッチドフィルタ出力信号と、
その前後の時間のマッチドフィルタ出力信号を加算した
信号を逆拡散信号として出力することにより、誤同期を
低減することができる。As described above, in the first embodiment of the present invention, the current matched filter output signal and
By outputting a signal obtained by adding the matched filter output signals before and after that time as a despread signal, erroneous synchronization can be reduced.
【００１７】（実施の形態２）図２は本発明の第２の実
施の形態を示す。この第２の実施の形態が図１に示した
第１の実施の形態と異なるところは、乗算器３０から３
５を追加して、現時点でのマッチドフィルタ出力信号
と、その前後の時間のマッチドフィルタ出力信号を重み
付けして加算することにより、さらに誤同期を低減した
点にある。他の構成は第１の実施の形態と同じである。(Embodiment 2) FIG. 2 shows a second embodiment of the present invention. The difference between the second embodiment and the first embodiment shown in FIG.
5 is added, and the matched filter output signal at the present time and the matched filter output signals before and after the current time are weighted and added, thereby further reducing erroneous synchronization. Other configurations are the same as those of the first embodiment.
【００１８】以下、本実施の形態の動作について説明す
る。マッチドフィルタ７と８により逆拡散された信号を
遅延させた信号２４および２５と信号２６および２７を
得るまでは、第１の実施の形態と同じである。次に、逆
拡散Ｉ信号１６と２４と２５を乗算器３０と３４と３１
によって、また逆拡散Ｑ信号１７と２６と２７を乗算器
３２と３５と３３によって、例えば信号１６および２５
と信号１７おび２７に対しては×１の乗算、信号２４と
信号２６に対しては×２の乗算を行い、それぞれ信号３
６と３７と３８および信号３９と４０と４１とを得る。
最後に、信号３６と３７と３８を加算器２２によって加
算することにより、逆拡散出力Ｉ信号２８が得られる。
同様に、信号３９と４０と４１を加算器２３によって加
算することにより、逆拡散出力Ｑ信号２９が得られる。The operation of the embodiment will be described below. The processes up to obtaining signals 24 and 25 and signals 26 and 27 obtained by delaying the signals despread by matched filters 7 and 8 are the same as those in the first embodiment. Next, the despread I signals 16, 24, and 25 are multiplied by multipliers 30, 34, and 31, respectively.
And the despread Q signals 17, 26 and 27 by multipliers 32, 35 and 33, for example signals 16 and 25.
, And signals 17 and 27 are multiplied by × 1, and the signals 24 and 26 are multiplied by × 2.
6 and 37 and 38 and signals 39, 40 and 41.
Finally, the signals 36, 37, and 38 are added by the adder 22 to obtain the despread output I signal 28.
Similarly, a despread output Q signal 29 is obtained by adding the signals 39, 40 and 41 by the adder 23.
【００１９】以上のように、本発明の第２の実施の形態
においては、現時点でのマッチドフィルタ出力信号と、
その前後の時間のマッチドフィルタ出力信号を重み付け
して加算することにより、さらに誤同期を低減すること
ができる。As described above, in the second embodiment of the present invention, the current matched filter output signal and
By weighing and adding the matched filter output signals before and after the time, false synchronization can be further reduced.
【００２０】（実施の形態３）図３は本発明の第３の実
施の形態を示す。この第３の実施の形態が図１に示した
第１の実施の形態と異なるところは、アナログルートナ
イキストフィルタ３と４の代わりに、ディジタルルート
ナイキストフィルタ４２と４３を備えた点にある。他の
構成は第１の実施の形態と同じである。(Embodiment 3) FIG. 3 shows a third embodiment of the present invention. The third embodiment differs from the first embodiment shown in FIG. 1 in that digital root Nyquist filters 42 and 43 are provided instead of analog root Nyquist filters 3 and 4. Other configurations are the same as those of the first embodiment.
【００２１】以下、本実施の形態の動作について説明す
る。直交検波した後のベースバンドＩ信号１０とベース
バンドＱ信号１１を得るまでは、第１の実施の形態と同
じである。ベースバンドＩ信号１０とベースバンドＱ信
号１１は、Ａ／Ｄ変換器５と６によってディジタル信号
に変換され、ディジタルＩ信号４４とディジタルＱ信号
４５が得られる。これらディジタルＩ信号４４とディジ
タルＱ信号４５は、ディジタルルートナイキストフィル
タ４２と４３により帯域制限され、それぞれ帯域制限さ
れたディジタルベースバンドＩ信号１４とディジタルベ
ースバンドＱ信号１５が得られる。以降、逆拡散後のＩ
信号２８とＱ信号２９を得るまでは、第１の実施の形態
と同じである。Hereinafter, the operation of this embodiment will be described. The process up to obtaining the baseband I signal 10 and the baseband Q signal 11 after the quadrature detection is the same as in the first embodiment. The baseband I signal 10 and the baseband Q signal 11 are converted into digital signals by A / D converters 5 and 6, and a digital I signal 44 and a digital Q signal 45 are obtained. The digital I signal 44 and the digital Q signal 45 are band-limited by the digital root Nyquist filters 42 and 43, and the band-limited digital baseband I signal 14 and digital baseband Q signal 15 are obtained. After that, I
The process until the signal 28 and the Q signal 29 are obtained is the same as in the first embodiment.
【００２２】以上のように、本発明の第３の実施の形態
においては、ルートナイキストフィルタフィルタとして
ディジタルフィルタ４２と４３を使用して構成すること
により、第１の実施の形態よりもさらに高精度な帯域制
限フィルタを実現して符号間干渉を減らすことができ、
さらに高精度な逆拡散信号を得ることにより、誤同期を
一層低減することができる。As described above, in the third embodiment of the present invention, by using the digital filters 42 and 43 as the root Nyquist filter, the accuracy is further improved than in the first embodiment. Realizing a simple band limiting filter to reduce intersymbol interference,
By obtaining a more accurate despread signal, false synchronization can be further reduced.
【００２３】（実施の形態４）図４は本発明の第４の実
施の形態を示す。この第４の実施の形態が図３に示した
第３の実施の形態と異なるところは、直流オフセット除
去回路４６と４７を備えた点にある。他の構成は第３の
実施の形態と同じである。(Embodiment 4) FIG. 4 shows a fourth embodiment of the present invention. The fourth embodiment is different from the third embodiment shown in FIG. 3 in that DC offset removing circuits 46 and 47 are provided. Other configurations are the same as those of the third embodiment.
【００２４】以下、本実施の形態の動作について説明す
る。Ａ／Ｄ変換後のディジタルベースバンドＩ信号４４
とディジタルベースバンドＱ信号４５を得るまでは、第
３の実施の形態と同じである。これらディジタルベース
バンドＩ信号４４とディジタルベースバンドＱ信号４５
は、それぞれ直流オフセット除去回路４６、４７によっ
て直流オフセット除去をされ、それぞれ信号４８と信号
４９が得られる。以降、逆拡散出力Ｉ信号２８と逆拡散
出力Ｑ信号２９を得るまでは、第３の実施の形態と同じ
である。Hereinafter, the operation of this embodiment will be described. A / D converted digital baseband I signal 44
The process up to obtaining the digital baseband Q signal 45 is the same as that of the third embodiment. These digital baseband I signal 44 and digital baseband Q signal 45
Are subjected to DC offset removal by DC offset removal circuits 46 and 47, respectively, to obtain a signal 48 and a signal 49, respectively. The subsequent steps up to obtaining the despread output I signal 28 and the despread output Q signal 29 are the same as in the third embodiment.
【００２５】図５は本実施の形態における直流オフセッ
ト除去回路４６と４７の構成を示す。図５において、５
０は信号の＋Ｐｅａｋ値を検出する＋Ｐｅａｋ値検出
器、５７は信号の−Ｐｅａｋ値を検出する−Ｐｅａｋ値
検出器、５２はディジタル加算器、５３は１／２の乗算
を行うディジタル乗算器、５４はディジタル減算器であ
る。FIG. 5 shows the configuration of the DC offset removing circuits 46 and 47 in the present embodiment. In FIG. 5, 5
0 is a + Peak value detector for detecting the + Peak value of the signal, 57 is a -Peak value detector for detecting the -Peak value of the signal, 52 is a digital adder, 53 is a digital multiplier for performing の multiplication, 54 Is a digital subtractor.
【００２６】Ａ／Ｄ変換器５また６から出力された信号
４４または４５は、それぞれ＋Ｐｅａｋ値検出器５０と
−Ｐｅａｋ値検出器５１によって、＋Ｐｅａｋ値および
−Ｐｅａｋ値が検出され、それぞれ＋Ｐｅａｋ値を表わ
す信号５５おびび−Ｐｅａｋ値を表わす信号５６が得ら
れる。これら＋Ｐｅａｋ値を表わす信号５５と−Ｐｅａ
ｋ値を表わす信号５６は、ディジタル加算器５２によっ
て加算されて信号５７が得られ、次いでディジタル乗算
器５３によって１／２の乗算をされ、直流オフセット５
８が得られる。最後に、信号４４または４５と直流オフ
セット５８が、ディジタル減算器５４によって減算さ
れ、直流オフセットされたベースバンドＩ信号４８また
はＱ信号４９が得られる。The signals 44 and 45 output from the A / D converters 5 and 6 are detected by the + Peak value detector 50 and the -Peak value detector 51, respectively, to detect the + Peak value and the -Peak value. The resulting signal 55 and the signal 56 representing the -Peak value are obtained. The signal 55 representing the + Peak value and -Pea
The signal 56 representing the k value is added by the digital adder 52 to obtain a signal 57, which is then multiplied by 1/2 by the digital multiplier 53 to obtain the DC offset 5
8 is obtained. Finally, the signal 44 or 45 and the DC offset 58 are subtracted by the digital subtractor 54 to obtain a DC offset baseband I signal 48 or Q signal 49.
【００２７】以上のように、本発明の第４の実施の形態
においては、ディジタル信号処理により直流オフセット
除去を行うことにより、第１または第２または第３の実
施の形態よりもさらに高精度な逆拡散信号を得ることが
でき、誤同期を一層低減することができる。As described above, in the fourth embodiment of the present invention, by removing the DC offset by digital signal processing, a higher precision than in the first, second or third embodiment is obtained. A despread signal can be obtained, and erroneous synchronization can be further reduced.
【００２８】（実施の形態５）図６は本発明の第５の実
施の形態を示す。この第５の実施の形態が図３に示した
第３の実施の形態と異なるところは、Ａ／Ｄ変換後に直
交検波を行い、直交検波器としてディジタル直交検波器
を使用した点にある。他の構成は第３の実施の形態と同
じである。(Embodiment 5) FIG. 6 shows a fifth embodiment of the present invention. The fifth embodiment differs from the third embodiment shown in FIG. 3 in that quadrature detection is performed after A / D conversion, and a digital quadrature detector is used as the quadrature detector. Other configurations are the same as those of the third embodiment.
【００２９】以下、本実施の形態の動作について説明す
る。空中線１を通して受信信号９を得るまでは、第３の
実施の形態と同じである。受信信号９は、Ａ／Ｄ変換器
５９によってディジタル信号に変換され、信号６１が得
られる。この信号６１は、ディジタル直交検波器６０に
よって直交検波され、Ｉ信号６２とＱ信号６３が得られ
る。Hereinafter, the operation of the present embodiment will be described. The process until the reception signal 9 is obtained through the antenna 1 is the same as that of the third embodiment. The received signal 9 is converted into a digital signal by the A / D converter 59, and a signal 61 is obtained. This signal 61 is subjected to quadrature detection by a digital quadrature detector 60, and an I signal 62 and a Q signal 63 are obtained.
【００３０】図７は本実施の形態におけるディジタル直
交検波器６０の構成例を示す。図７において、６４と６
５はディジタル乗算器である。Ａ／Ｄ変換後の信号６１
は、それぞれディジタル乗算器６４と６５によって、そ
れぞれディジタルｃｏｓ信号とディジタルｓｉｎ信号６
７と乗算され、それぞれ信号６２と信号６３が得られ
る。FIG. 7 shows a configuration example of the digital quadrature detector 60 according to the present embodiment. In FIG. 7, 64 and 6
5 is a digital multiplier. Signal 61 after A / D conversion
Are respectively converted by digital multipliers 64 and 65 into a digital cos signal and a digital sin signal 6 respectively.
7 to obtain a signal 62 and a signal 63, respectively.
【００３１】以上のように、本発明の第５の実施の形態
においては、直交検波器としてディジタル直交検波器６
０を使用することにより、第３の実施の形態よりもさら
に高精度な逆拡散信号を得ることができ、誤同期を一層
低減することができる。As described above, in the fifth embodiment of the present invention, the digital quadrature detector 6 is used as the quadrature detector.
By using 0, a more accurate despread signal can be obtained than in the third embodiment, and erroneous synchronization can be further reduced.
【００３２】（実施の形態６）図８は本発明の第６の実
施の形態におけるディジタル直交検波器の構成例を示
し、受信装置全体の構成は図６に示した第５の実施の形
態と同じである。この第６の実施の形態が第５の実施の
形態と異なるところは、ディジタル直交検波器をディジ
タル乗算器を用いずに、メモリを用いて構成した点にあ
る。(Embodiment 6) FIG. 8 shows an example of the configuration of a digital quadrature detector according to a sixth embodiment of the present invention. The overall configuration of the receiving apparatus is the same as that of the fifth embodiment shown in FIG. Is the same. The difference between the sixth embodiment and the fifth embodiment is that the digital quadrature detector is configured using a memory without using a digital multiplier.
【００３３】以下、本実施の形態におけるディジタル直
交検波器６０動作について説明する。Ａ／Ｄ変換後の信
号６１は、それぞれメモリ６８と６９に入力される。次
に、ディジタルｃｏｓ信号６６とディジタルｓｉｎ信号
６７がそれぞれメモリ６８と６９のメモリに入力さる。
メモリ６８には、信号６１とディジタルｃｏｓ信号６６
の乗算結果が格納され、メモリ６９には、信号６１とデ
ィジタルｓｉｎ信号６７の乗算結果が格納され、これら
の乗算結果として信号６２と信号６３が得られる。The operation of the digital quadrature detector 60 according to the present embodiment will be described below. The signal 61 after the A / D conversion is input to memories 68 and 69, respectively. Next, the digital cos signal 66 and the digital sin signal 67 are input to the memories 68 and 69, respectively.
The memory 68 has a signal 61 and a digital cos signal 66.
Are stored in a memory 69, and a signal 62 and a signal 63 are obtained as a result of the multiplication of the signal 61 and the digital sine signal 67.
【００３４】以上のように、本発明の第６の実施の形態
においては、ディジタル直交検波器６０をメモリ６８と
６９を用いて構成することにより、第５の実施の形態よ
りもさらにベースバンド信号の伝送速度を高くすること
ができ、また演算量を削減することができる。As described above, in the sixth embodiment of the present invention, the digital quadrature detector 60 is configured using the memories 68 and 69, so that the baseband signal can be further improved as compared with the fifth embodiment. Can be increased, and the amount of calculation can be reduced.
【００３５】（実施の形態７）図９は本発明の第７の実
施の形態におけるディジタル直交検波器の別の構成例を
示し、受信装置全体の構成は図６に示した第５の実施の
形態と同じである。この第７の実施の形態が第５の実施
の形態と異なるところは、ディジタル直交検波器６０と
してディジタル乗算器を用いずに、極性反転器とマルチ
プレクサスイッチを用いた点にある。他の構成は第５の
実施の形態と同じである。(Embodiment 7) FIG. 9 shows another configuration example of a digital quadrature detector according to a seventh embodiment of the present invention, and the overall configuration of the receiving apparatus is the same as that of the fifth embodiment shown in FIG. Same as the form. The difference between the seventh embodiment and the fifth embodiment is that the digital quadrature detector 60 uses a polarity inverter and a multiplexer switch without using a digital multiplier. Other configurations are the same as those of the fifth embodiment.
【００３６】以下、本実施の形態の動作について説明す
る。Ａ／Ｄ変換後の信号６１は、極性反転器７０と７１
によって極性反転され、それぞれ信号７４と７５が得ら
れる。次に、信号６１と信号７４は、マルチプレクサス
イッチ７２によってサンプリング周期のタイミングで時
間順に選択出力され、信号６２としてＩ1 （ｎＴ）が得
られる。この信号６２は次式で示される。 Ｉ1 （ｎＴ）＝Ｉ（ｎＴ）；ｎ＝４ｋ ０ ；ｎ＝４ｋ＋１ −Ｉ（ｎＴ）；ｎ＝４ｋ＋２ ０ ；ｎ＝４ｋ＋３ ・・・（１） ただし、ｋ＝０，１，２，・・・Hereinafter, the operation of the present embodiment will be described. The signal 61 after the A / D conversion is supplied to polarity inverters 70 and 71.
And the signals 74 and 75 are obtained respectively. Next, the signal 61 and the signal 74 are selected and output in chronological order by the multiplexer switch 72 at the timing of the sampling cycle, and I 1 (nT) is obtained as the signal 62. This signal 62 is expressed by the following equation. I 1 (nT) = I ( nT); n = 4k 0; n = 4k + 1 -I (nT); n = 4k + 2 0; n = 4k + 3 ··· (1) However, k = 0,1,2, ·・ ・
【００３７】ここで、信号Ｉ1 （ｎＴ）にｃｏｓ２πｆ
o ｎＴを乗算すると、Ｉ1 （ｎＴ）ｃｏｓ２πｆo ｎＴ
となるが、ｆo ＝１／４Ｔとした場合（ローカル信号の
１周期のオーバーサンプリングを４とした場合）の信号
Ｉ1 （ｎＴ）ｃｏｓ２πｆoｎＴは（２）式のように変
形できる。したがって、（２）式は信号Ｉ1 （ｎＴ）に
ｃｏｓ信号を乗算することと等価である。Here, cos2πf is added to the signal I 1 (nT).
o multiplying nT, I 1 (nT) cos2πf o nT
Becomes a, f o = 1 / case of a 4T signal I 1 (nT) cos2πf o nT (if set to 4 oversampling of one period of the local signal) can be modified as formula (2). Therefore, equation (2) is equivalent to multiplying the signal I 1 (nT) by the cos signal.
【００３８】同様にして、信号６１と信号７５は、マル
チプレクサスイッチ７３によってサンプリング周期のタ
イミングで時間順に選択出力され、信号６３としてＱ1
（ｎＴ）が得られる。この信号６３は次式で示される。 Ｑ1 （ｎＴ）＝０ ；ｎ＝４ｋ Ｑ（ｎＴ）；ｎ＝４ｋ＋１ ０ ；ｎ＝４ｋ＋２ −Ｑ（ｎＴ）；ｎ＝４ｋ＋３ ・・・（２）[0038] Similarly, signal 61 and signal 75 is selected and output in chronological order at the timing of the sampling period by the multiplexer switches 73, Q 1 as a signal 63
(NT) is obtained. This signal 63 is expressed by the following equation. Q 1 (nT) = 0; n = 4k Q (nT); n = 4k + 1 0; n = 4k + 2 -Q (nT); n = 4k + 3 ··· (2)
【００３９】以上のように、本発明の第７の実施の形態
においては、ディジタル直交検波器６０として極性反転
器７０、７１とマルチプレクサスイッチ７２、７３を用
いて構成することにより、第６の実施の形態よりもさら
に、ベースバンド信号の伝送速度を高くすることがで
き、また回路規模を削減することができる。As described above, in the seventh embodiment of the present invention, the digital quadrature detector 60 is constituted by using the polarity inverters 70 and 71 and the multiplexer switches 72 and 73, thereby achieving the sixth embodiment. Further, the transmission speed of the baseband signal can be increased and the circuit size can be reduced.
【００４０】[0040]
【発明の効果】本発明は、上記各実施の形態から明らか
なように、現時点でのマッチドフィルタ出力信号と、そ
の前後の時間のマッチドフィルタ出力信号を加算した信
号を逆拡散信号として出力することにより、誤同期の低
減を図ることができるという効果を有する。According to the present invention, as is apparent from the above embodiments, a signal obtained by adding the matched filter output signal at the present time and the matched filter output signals before and after the present time is output as a despread signal. Accordingly, there is an effect that erroneous synchronization can be reduced.
【図１】本発明の第１の実施の形態における受信装置の
構成を示すブロック図FIG. 1 is a block diagram illustrating a configuration of a receiving device according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態における受信装置の
構成を示すブロック図FIG. 2 is a block diagram showing a configuration of a receiving device according to a second embodiment of the present invention.
【図３】本発明の第３の実施の形態における受信装置の
構成を示すブロック図FIG. 3 is a block diagram illustrating a configuration of a receiving device according to a third embodiment of the present invention.
【図４】本発明の第４の実施の形態における受信装置の
構成を示すブロック図FIG. 4 is a block diagram showing a configuration of a receiving device according to a fourth embodiment of the present invention.
【図５】本発明の第４の実施の形態における直流オフセ
ット除去回路の構成を示すブロック図FIG. 5 is a block diagram showing a configuration of a DC offset removing circuit according to a fourth embodiment of the present invention.
【図６】本発明の第５の実施の形態における受信装置の
構成を示すブロック図FIG. 6 is a block diagram illustrating a configuration of a receiving device according to a fifth embodiment of the present invention.
【図７】本発明の第５の実施の形態における直交検波器
の構成を示すブロック図FIG. 7 is a block diagram showing a configuration of a quadrature detector according to a fifth embodiment of the present invention.
【図８】本発明の第６の実施の形態における直交検波器
の構成を示すブロック図FIG. 8 is a block diagram showing a configuration of a quadrature detector according to a sixth embodiment of the present invention.
【図９】本発明の第７の実施の形態における直交検波器
の構成を示すブロック図FIG. 9 is a block diagram showing a configuration of a quadrature detector according to a seventh embodiment of the present invention.
【図１０】従来の受信装置の構成を示すブロック図FIG. 10 is a block diagram showing a configuration of a conventional receiving apparatus.
１ 空中線 ２ 直交検波器 ３、４ 帯域制限フィルタ（アナログルートナイキスト
フィルタ） ５、６、５９ Ａ／Ｄ変換器 ７、８ マッチドフィルタ ９ 受信信号 １０ ベースバンドＩ信号 １１ ベースバンドＱ信号 １２ 帯域制限されたベースバンドＩ信号 １３ 帯域制限されたベースバンドＱ信号 １４、１６、４４、６２ ディジタルＩ信号 １５、１７、４５、６３ ディジタルＱ信号 １８、１９、２０、２１ 遅延器 ２２、２３、５２ ディジタル加算器 ２４ 信号１６を１／拡散時の信号伝送速度だけ遅延さ
せた信号 ２５ 信号１６を２／拡散時の信号伝送速度だけ遅延さ
せた信号 ２６ 信号１７を１／拡散時の信号伝送速度だけ遅延さ
せた信号 ２７ 信号１７を２／拡散時の信号伝送速度だけ遅延さ
せた信号 ２８ 逆拡散出力Ｉ信号 ２９ 逆拡散出力Ｑ信号 ３０、３１、３２、３３、３４、３５、５３、６４、６
５ ディジタル乗算器 ３６ 信号１６に対し×１の演算を行った信号 ３７ 信号２４に対し×２の演算を行った信号 ３８ 信号２５に対し×１の演算を行った信号 ３９ 信号１７に対し×１の演算を行った信号 ４０ 信号２６に対し×２の演算を行った信号 ４１ 信号１７に対し×１の演算を行った信号 ５４ ディジタル減算器 ４２、４３ 帯域制限フィルタ（ディジタルルートナイ
キストフィルタ） ４６、４７ 直流オフセット除去回路 ４８ 直流オフセットを除去されたＩ信号 ４９ 直流オフセットを除去されたＱ信号 ５０ ＋Ｐｅａｋ値検出器 ５１ −Ｐｅａｋ値検出器 ５５ ＋Ｐｅａｋ値 ５６ −Ｐｅａｋ値 ５７ 信号５５と信号５６を加算した信号 ５８ 信号５７に対し１／２の乗算を行った信号 ６０ ディジタル直交検波器 ６１ 信号９をディジタル信号に変換した信号 ６６ ディジタルｃｏｓ波 ６７ ディジタルｓｉｎ波 ６８、６９ メモリ ７０、７１ 極性反転器 ７２、７３ マルチプレクサスイッチ ７４ 信号６１を極性反転した信号 ７５ 信号６１を極性反転した信号DESCRIPTION OF SYMBOLS 1 Antenna 2 Quadrature detector 3, 4 Band limiting filter (analog root Nyquist filter) 5, 6, 59 A / D converter 7, 8 Matched filter 9 Received signal 10 Baseband I signal 11 Baseband Q signal 12 Band limited Baseband I signal 13 band-limited baseband Q signal 14, 16, 44, 62 digital I signal 15, 17, 45, 63 digital Q signal 18, 19, 20, 21 delay unit 22, 23, 52 digital addition 24 Signal 16 in which signal 16 is delayed by 1 / spread signal transmission speed 25 Signal 16 in which signal 16 is delayed by 2 / spread signal transmission speed 26 Signal 17 is delayed by 1 / spread signal transmission speed Signal 27 signal 17 delayed by 2 / spread signal transmission rate 28 despread output I signal 29 despread The Power Q signal 30,31,32,33,34,35,53,64,6
5 Digital multiplier 36 Signal obtained by performing × 1 operation on signal 16 37 Signal obtained by performing × 2 operation on signal 24 38 Signal obtained by performing × 1 operation on signal 25 39 × 1 obtained by applying signal 17 40 A signal obtained by performing a × 2 calculation on the signal 26 41 A signal obtained by performing a × 1 calculation on the signal 17 54 Digital subtracters 42, 43 Band-limiting filters (digital root Nyquist filters) 46, 47 DC offset removing circuit 48 I signal from which DC offset has been removed 49 Q signal from which DC offset has been removed 50 + Peak value detector 51 -Peak value detector 55 + Peak value 56 -Peak value 57 The signal 55 and the signal 56 are added. Signal 58 A signal obtained by multiplying the signal 57 by ６０ 60 A digital quadrature detector 61 A signal 9 is digitized Signal into a signal 66 digital cos wave 67 digital sin wave 68, 69 memory 70, 71 polar polarity inverter 72, 73 Multiplexer Switch 74 signals 61 inverted signal 75 signal 61 to the polarity inversion signal
Claims (7)
てベースバンドＩ、Ｑ信号を得る直交検波器と、得られ
たベースバンドＩ、Ｑ信号に対しそれぞれ帯域制限を行
う帯域制限フィルタと、帯域制限されたＩ、Ｑ信号をそ
れぞれディジタル信号に変換するＡ／Ｄ変換器と、ディ
ジタル変換されたＩ、Ｑ信号をそれぞれ逆拡散するマッ
チドフィルタと、Ｉ、Ｑ信号それぞれについて現時点で
のマッチドフィルタの出力とその前後の時間のマッチド
フィルタの出力とを加算して逆拡散信号として出力する
加算器とを備えた受信装置。1. A quadrature detector that performs quadrature detection on a received input signal to obtain baseband I and Q signals, a band-limiting filter that performs band restriction on the obtained baseband I and Q signals, An A / D converter for converting the band-limited I and Q signals into digital signals, a matched filter for despreading the digitally converted I and Q signals, and a matched filter for each of the I and Q signals at the present time And an adder that adds the output of the matched filter and the output of the matched filter before and after the output of the adder and outputs the result as a despread signal.
マッチドフィルタの出力と、その前後の時間のマッチド
フィルタの出力とを重み付けした後に加算して逆拡散信
号として出力する請求項１記載の受信装置。2. The receiving apparatus according to claim 1, wherein for each of the I and Q signals, the output of the matched filter at the present time and the outputs of the matched filters before and after the current time are weighted, added and output as a despread signal. .
てベースバンドＩ、Ｑ信号を得る直交検波器と、得られ
たベースバンドＩ、Ｑ信号をそれぞれディジタル信号に
変換するＡ／Ｄ変換器と、ディジタル変換されたＩ、Ｑ
信号に対しそれぞれ帯域制限を行うディジタル帯域制限
フィルタと、帯域制限されたＩ、Ｑ信号をそれぞれ逆拡
散するマッチドフィルタと、Ｉ、Ｑ信号それぞれについ
て現時点でのマッチドフィルタの出力とその前後の時間
のマッチドフィルタの出力とを加算して逆拡散信号とし
て出力する加算器とを備えた受信装置。3. A quadrature detector for performing quadrature detection on a received input signal to obtain baseband I and Q signals, and an A / D converter for converting the obtained baseband I and Q signals into digital signals, respectively. And digitally converted I and Q
A digital band-limiting filter for band-limiting each signal, a matched filter for despreading the band-limited I and Q signals, and a current output of the matched filter for each of the I and Q signals and the time before and after that A receiving device comprising: an adder that adds an output of the matched filter and outputs the result as a despread signal.
直流オフセットを除去する手段を備えた請求項１または
２または３記載の受信装置。4. The receiving device according to claim 1, further comprising means for removing a DC offset of the I and Q signals by digital signal processing.
換するＡ／Ｄ変換器と、ディジタル変換された入力信号
に対し直交検波を行ってベースバンドＩ、Ｑ信号を得る
ディジタル直交検波器と、得られたベースバンドＩ、Ｑ
信号に対しそれぞれ帯域制限を行うディジタル帯域制限
フィルタと、帯域制限されたＩ、Ｑ信号をそれぞれ逆拡
散するマッチドフィルタと、Ｉ、Ｑ信号それぞれについ
て現時点でのマッチドフィルタの出力とその前後の時間
のマッチドフィルタの出力とを加算して逆拡散信号とし
て出力する加算器とを備えた受信装置。5. An A / D converter for converting a received input signal into a digital signal, a digital quadrature detector for performing quadrature detection on the digitally converted input signal to obtain baseband I and Q signals. Baseband I, Q
A digital band-limiting filter for band-limiting each signal, a matched filter for despreading the band-limited I and Q signals, and a current output of the matched filter for each of the I and Q signals and the time before and after that A receiving device comprising: an adder that adds an output of the matched filter and outputs the result as a despread signal.
により構成された請求項５記載の受信装置。6. The receiving device according to claim 5, wherein the digital quadrature detector comprises two memories.
転器と２つのマルチプレクサスイッチにより構成された
請求項５記載の受信装置。7. The receiving device according to claim 5, wherein the digital quadrature detector comprises two polarity inverters and two multiplexer switches.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329842A JPH10173632A (en) | 1996-12-10 | 1996-12-10 | Receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329842A JPH10173632A (en) | 1996-12-10 | 1996-12-10 | Receiving device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173632A true JPH10173632A (en) | 1998-06-26 |
Family
ID=18225850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329842A Pending JPH10173632A (en) | 1996-12-10 | 1996-12-10 | Receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173632A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462720B1 (en) | 1998-11-18 | 2002-10-08 | Konami Co. Ltd. | Light-emitting display device, target game apparatus using light-emitting display device, display switching method and target hit display method |
| JP2003526169A (en) * | 2000-03-09 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method and receiver for detecting the presence of data |
| US7039100B2 (en) | 2000-11-27 | 2006-05-02 | Telefonaktiebolaget L M Ericsson (Publ) | Detection of correlation between detected transmissions from multiple base stations and a known code in a mobile telecommunications system |
| JP2007516638A (en) * | 2003-07-16 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for correcting sample direct sequence spread spectrum signal using locally sourced replica |
-
1996
- 1996-12-10 JP JP8329842A patent/JPH10173632A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462720B1 (en) | 1998-11-18 | 2002-10-08 | Konami Co. Ltd. | Light-emitting display device, target game apparatus using light-emitting display device, display switching method and target hit display method |
| JP2003526169A (en) * | 2000-03-09 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method and receiver for detecting the presence of data |
| US7039100B2 (en) | 2000-11-27 | 2006-05-02 | Telefonaktiebolaget L M Ericsson (Publ) | Detection of correlation between detected transmissions from multiple base stations and a known code in a mobile telecommunications system |
| JP2007516638A (en) * | 2003-07-16 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Method for correcting sample direct sequence spread spectrum signal using locally sourced replica |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2800796B2 (en) | CDMA synchronization acquisition circuit | |
| JP2000252866A (en) | Receiver in multi-carrier spread spectrum communication, and reception method | |
| JPH1028076A (en) | Direct spread-spectrum signal receiver and synchronous acquisition circuit | |
| JP3852533B2 (en) | Initial acquisition circuit | |
| JP2780692B2 (en) | CDMA receiver | |
| JPH082032B2 (en) | Correlator for spread spectrum communication | |
| KR100759514B1 (en) | Demodulator for wpan and mathod thereof | |
| JPH10173632A (en) | Receiving device | |
| JPH0577990B2 (en) | ||
| US5712879A (en) | Differential detecting device | |
| JP3106829B2 (en) | GPS receiver demodulation circuit | |
| JP2000252870A (en) | Code synchronization capture circuit for spread spectrum signal | |
| JP3816684B2 (en) | Spread spectrum receiver | |
| JP2692434B2 (en) | Spread spectrum demodulator | |
| US7313170B2 (en) | Spread spectrum receiver | |
| JP3262608B2 (en) | Impulse noise eliminator | |
| JP2675965B2 (en) | Searcher receiver for spread spectrum communication receiver | |
| JPH11251969A (en) | Receiver for frequency hopping spread spectrum system | |
| JP2006211211A (en) | Data receiving unit | |
| JPH11317694A (en) | Code synchronous acquisition circuit for spread spectrum signal | |
| KR100547770B1 (en) | Apparatus and method for detecting symbol synchronization lock of digital receiver | |
| JP3666623B2 (en) | Correlator | |
| JP2000269855A (en) | Matched filter | |
| JP2920115B2 (en) | Digital correlator | |
| JP2782395B2 (en) | Spread spectrum receiver |