JPH10171401A - Gradation display method - Google Patents

Gradation display method

Info

Publication number
JPH10171401A
JPH10171401A JP33068196A JP33068196A JPH10171401A JP H10171401 A JPH10171401 A JP H10171401A JP 33068196 A JP33068196 A JP 33068196A JP 33068196 A JP33068196 A JP 33068196A JP H10171401 A JPH10171401 A JP H10171401A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
frame
display
sub
emission
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33068196A
Other languages
Japanese (ja)
Inventor
Yasushi Yoneda
靖司 米田
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To reduce spurious contour without impairing quality of a still picture and to improve display quality of a time serial picture with an indefinite degree of movement by varying a frame form in accordance with a degree of movement of a display object between two adjacent frames.
SOLUTION: A movement detection circuit 85 reads video data DR, DG, DB of two adjacent frames from a frame memory 82 at each transmission cycle, detects a degree of movement of a display object, and outputs a signal S85 presenting whether or not the degree of movement exceeds a set value, namely, whether or not a spurious contour is in danger of being generated and supplies the signal to a controller 81, an address generator 83, and a picture processing circuit 84. When the degree of movement is relatively small, the detection signal is inactive, the following frame is operated as 'a normal frame', and when the signal is active, the following frame is processed as 'special frame' splitting a specific sub-frame to a field for preventing spurious contour.
COPYRIGHT: (C)1998,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、PDP(プラズマディスプレイパネル)に好適な階調表示方法に関する。 The present invention relates to relates to suitable gradation display method PDP (plasma display panel).

【0002】PDPは、液晶デバイスよりも動画表示に適しており、カラー画面が実用化されたことと相まって、テレビジョン映像やコンピュータのモニターなどの用途に広く用いられるようになってきた。 [0002] PDP, rather than a liquid crystal device suitable for moving picture display, coupled with a color screen was commercialized, it has become widely used in applications such as monitor television video and computer. また、ハイビジョン用の大画面フラット型デバイスとして注目されている。 In addition, it has been attracting attention as a large-screen flat-type devices for high-definition.

【0003】PDPによる表示の輝度は、単位時間当たりの放電回数に依存する。 [0003] luminance of the display by the PDP, depends on the number of discharges per unit time. したがって、マトリクス表示の表示要素(ピクセル又はサブピクセル)毎に1フレームの放電回数を適切に設定することによって中間調の再現が行われる。 Accordingly, reproduction of halftone is carried out by appropriately setting the number of discharges in one frame for each display element of the matrix display (pixel or subpixel). カラー表示は階調表示の一種であって、 The color display is a kind of gray-scale display,
3原色の輝度比を変えることによって実現される。 It is achieved by changing the brightness ratio of the three primary colors.

【0004】 [0004]

【従来の技術】マトリクス表示形式のAC型PDPにおいては、帯電状態を均一にするリセットに続いて表示内容に応じた帯電状態を形成するライン順次のアドレッシングが行われ、その後に壁電荷を利用して周期的に放電を生じさせるサステインが行われる。 In an AC type PDP of Related Art Matrix display format, the line sequential addressing forming a charged state corresponding to subsequently display contents on reset to make uniform the charged state is performed, utilizing the then wall charges sustain is performed to produce a periodically discharged Te. 放電周期を短くすれば、見かけの上で連続した発光状態が得られる。 If the discharging period short, the light emitting state is obtained which is continuous over the apparent. 通常、放電周期を規定するサステインパルスの周波数は一定とされ、輝度はサステイン期間の長さによって決まる。 Normally, the frequency of the sustain pulse that defines the discharge period is constant, the luminance is determined by the length of the sustain period.

【0005】図13は従来のフレーム構成図である。 [0005] Figure 13 is a conventional frame configuration diagram. P
DPの階調表示方法としては、1フレームを放電回数の重み付けをした複数のサブフレームで構成し、サブフレーム毎にアドレッシングを行って1フレームの総放電回数を設定する方法(フレーム内変調方法)が広く知られている。 As the gradation display method of the DP, the frame composed of a plurality of subframes by weighting the number of discharges, how to set the total number of discharges in one frame by performing the addressing in each sub-frame (intraframe modulation method) It is widely known. 例えば図13(A)のようにフレームFを4個のサブフレームsf1〜sf4に分割し、それらのサステイン期間TSの長さの比を1:2:4:8とする。 For example by dividing a frame F into four subframes sf1~sf4 as in FIG. 13 (A), the length ratio of these sustain period TS 1: 2: 4: 8 to. すなわち、各サブフレームsf1〜sf4に対して公比が「2」の等比数列を用いたいわゆる“バイナリーの重み付け”を行う。 That is, the so-called "binary weighting" using common ratio a geometric sequence of "2" for each sub-frame SF1 to SF4. 各サブフレームsf1〜sf4の表示期間は、リセット期間TR、アドレス期間TA、及びサステイン期間TSからなる。 Display period of each subframe sf1~sf4 are reset period TR, an address period TA, and sustain period TS. 図13(A)の例では、階調レベルが「0」〜「15」の16階調の表示が可能である。 In the example of FIG. 13 (A), the gray level display is possible in 16 gradations from "0" to "15". なお、実際にはフレームFは6〜8個のサブフレームで構成され、64階調、128階調、又は256階調の表示が行われる。 Actually, the frame F is composed of 6-8 subframes, 64 gradation, 128 gradation, or 256 grayscale display is performed.

【0006】このようにサブフレーム単位の輝度の組合せで中間調を再現する方法では、動きの激しい動画像を表示したときに、偽輪郭(動偽輪郭)が生じる。 [0006] In the method for reproducing halftones by a combination of the luminance of the thus sub-frame, when viewing the intense motion picture motion, false contour (dynamic false contour) can occur. 偽輪郭は、動画像表示において階調が滑らかに変化する部分で観察者がサブフレームを分離して認識し、表示内容とは異なる明暗を知覚する現象であり、人間の目がフレーム毎に離散的に映される動画像を連続的に追いかけることによって動きとして認識する仮現運動に起因する。 False contour is recognized observer to separate a sub-frame in a portion where the gradation changes smoothly in moving image display is a phenomenon perceive different brightness from the display contents, the human eye is discrete for each frame due to apparent motion recognized as a motion by chasing a moving image to be projected in continuous. 特に肌色の画像では、階調が滑らかに変化する部分で色と輝度の異なる色偽輪郭が生じ、表示品質が著しく低下する。 Especially in the skin color of an image, gradation smoothly varying part occurs colors and different color false contour of luminance, display quality is remarkably lowered. このような偽輪郭は点灯シーケンスの変化が大きいほど顕著になる。 Such false contour becomes remarkable larger the change in the lighting sequence. 例えば256階調の場合において、階調レベル191と階調レベル192との間、階調レベル127と階調レベル128との間、及び階調レベル63 For example in the case of 256 gradations, between the gray-scale level 191 and gray level 192, between a gray level 127 and gray level 128, and gray level 63
と階調レベル64との間で比較的に偽輪郭が顕著である。 Relatively false contour between the gradation level 64 and is remarkable.

【0007】従来において偽輪郭の軽減に有効な階調表示方法として、重ね合わせ法と呼称されるものが提案されている(特開平7−175439号)。 [0007] as an effective gradation display method in reducing false contour in a conventional, (JP-A-7-175439) that the stacking method shall be referred have been proposed. これは、図1 This is, as shown in FIG. 1
3(B)のように、フレームFを分割した複数個のサブフレームsf1〜sf4のうち、比較的に輝度の重みの大きい1つ又は複数のサブフレームsf4を2個の分割サブフレームsf4a,sf4bで構成し、各分割サブフレームsf4a,sfbをフレーム内で離れるように配置することによって、フレーム内での発光を平均化して極端な発光又は非発光の連続を防止するものである。 3 as shown in (B), among the plurality of sub-frame sf1~sf4 obtained by dividing a frame F, one large luminance weight relatively or more subframes sf4 the two divided sub-frame SF4a, SF4B in constructed, each of the divided sub-frame SF4a, by placing away in a frame the sfb, in which averages the light emission in a frame to prevent successive extreme emission or no light.
図13(B)の例では、図13(A)における最大輝度のサブフレームsf4が分割されている。 In the example of FIG. 13 (B), sub-frame sf4 the maximum brightness is divided in FIG. 13 (A).

【0008】 [0008]

【発明が解決しようとする課題】従来においては、重ね合わせ法による偽輪郭の防止にともなって動画及び静止画の階調数が低下するという問題があった。 In [0008] Conventionally, the number of gradation of moving and still images with the prevention of the false contour by the superposition method is lowered. すなわち、 That is,
サブフレームを分割することによって、1フレームの表示におけるアドレッシングの回数が増えてフレーム周期が長くなってしまう。 By splitting the sub-frame, the frame period is increasing the number of addressing in the display of one frame becomes long. ところが、テレビジョン表示に代表される通常の用途では、フレーム周期が規定されているので、アドレッシングの回数の増加は許されない。 However, in typical applications typified by a television display, since the frame period is specified, an increase in the number of addressing is not allowed. ライン数が480以上のPDPでは、1回のアドレッシングの所要時間は最長のサステイン期間と同程度又はそれ以上に長いので、サステインの短縮によってアドレッシングの増加分を補うことは難しい。 In the number of lines is 480 or more PDP, since once the time required for addressing the longest sustain period comparable to or more long, it is difficult to compensate for the increase in the addressing by shortening the sustain. したがって、輝度の重みの大きいサブフレームの分割にともなって、他のサブフレームの省略が余儀なくされ、階調数の減少が避けられない。 Accordingly, with the division of the large subframes luminance weight, the omission of the other sub-frame is forced a reduction in the number of gradations is inevitable.

【0009】本発明は、静止画の画質を損なうことなく偽輪郭を低減し、テレビジョン映像のように動きの度合いが不特定である時系列の画像の表示品質を向上させることを目的としている。 [0009] The present invention reduces the false contour without compromising image quality for still images, it is an object to improve the display quality of the time-series images degree of movement is unspecified as television picture .

【0010】 [0010]

【課題を解決するための手段】全てのフレームに対して一律に特定のフレーム形態を適用せずに、時系列において隣接する2つのフレーム、すなわち任意のフレームとその次のフレームの間における表示物体の動きの大小に応じて、フレーム形態を変更する。 Without applying a specific frame form uniformly for all frames SUMMARY OF THE INVENTION When two adjacent frames in sequence, i.e. the display between the next frame and any frames object depending on the magnitude of the motion, to change the frame configuration. 動きが比較的に小さい場合は、少なくとも一方のフレームを静止画とみなして階調数が最大となるように分割する。 Movement may be relatively small, the number of gradations at least one frame is regarded as a still image is divided so as to maximize. これに対して、 On the contrary,
動きが大きい場合は、少なくとも一方のフレームを偽輪郭が低減されるように構成する。 If the motion is large, constituting at least one of the frame so the false contour is reduced.

【0011】表示物体の動きは、公知の動画像解析手法、例えば画像間の差を最小にする偏位を求める方法、 [0011] movement of the display object, known moving picture analysis technique, for example, a method for determining the deviation of the difference between the image to a minimum,
相互相関関数を最大にする偏位を求める方法を用いて算定することができる。 The cross-correlation function can be calculated using the method for determining the deviation of the maximum.

【0012】偽輪郭の低減に有効なフレーム形態として、次の2つの形態がある。 [0012] as a valid frame form in reducing false contour, there are two forms. 第1の形態は、フレームを複数のサブフレームに分割し、さらに最大輝度のサブフレーム又はそれを含む複数のサブフレームを複数のフィールドで構成してインタレース形式で表示要素の発光の要否を設定するものである。 The first embodiment divides a frame into a plurality of sub-frames, the necessity of emission of the display elements in interlace format further constitute a plurality of sub-frames including a sub-frame or a maximum luminance in a plurality of fields it is intended to be set. これによれば、フィールド分割の対象とするサブフレームが連続する場合であっても、各サブフレームの発光期間どうしの間にアドレッシングが挿入されることになるので、実効的には従来の重ね合わせ法と同様に発光期間が分散されて極端な発光又は非発光の連続がなくなり、それによって偽輪郭が防止される。 According to this, even when the sub-frame to be subjected to field division are consecutive, it means that the addressing between each other emission period of each subframe is inserted, effectively the conventional superposition Similarly emission period and law is dispersed eliminates successive extreme emission or non-emission, whereby the false contour is prevented. しかも、重ね合わせ法とは違って階調数が減少しない。 In addition, the number of gradations is not reduced unlike the superposition method.

【0013】この第1の形態においては、発光期間の分散の効果を高める上で、フィールドを時間的に適切に離して表示するのが好ましい。 [0013] In this first embodiment, in enhancing the effect of dispersion of the light-emitting period, it is preferable to display the fields temporally properly separated. つまり、フレーム期間の中で各フィールドの表示期間が連続しないようなフレーム構成が望ましい。 In other words, the frame structure as the display period of each field in the frame period is not continuous is desirable.

【0014】また、例えばサブフレームを2つのフィールドに分割した場合には、2ラインに1ラインの割合で画面走査をする2対1インタレース走査形式を採用する。 Further, for example, in case of dividing a sub-frame into two fields, which employs a two-to-one interlace scanning format screen scanned at a rate of one line to two lines. 2対1インタレース走査では、ノンインタレース走査の場合と比べて走査ライン数が半分となるので、1回のアドレッシングの所要時間も半分となる。 In 2: 1 interlaced scanning, since the number of scanning lines as compared with the case of non-interlaced scanning is half, the time required is also half of one addressing. したがって、全体としては、サブフレームを分割する前と後とで総アドレッシング時間は変わらない。 Thus, as a whole, it does not change the total addressing time before and after splitting the sub-frame. なお、例えばAC It should be noted that, for example AC
型PDPにおいてアドレス期間の直前にリセット期間を設ける場合には、リセット期間の分だけフレーム期間が延びるが、リセット期間はアドレス期間に比べて十分に短いので、サステイン期間を若干短縮することによってフレーム期間の延長を避けることができる。 When providing the reset period immediately before the address period in the type PDP, but extends the amount corresponding frame period of the reset period, the reset period is sufficiently shorter than the address period, the frame period by slightly shortening the sustain period it is possible to avoid the extension.

【0015】インタレース走査を行う場合、1本のラインに注目すると、単純に考えてノンインタレース走査の場合と比べて発光回数が(1/分割数)に減少してしまう。 [0015] When performing interlace scanning, decreases in Focusing on a single line, is simply the number of emissions as compared to the case of non-interlaced scanning consider (1 / number of divisions). そこで、インタレース走査によるアドレッシングに際して、走査対象のラインと飛び越し対象のラインとを合わせたサブフレーム分割数(フィールド数)と同数のラインを組とし、1つの組に属するラインの表示内容を同一とする。 Therefore, when addressing by interlaced scanning, sub-frame division number a combination of the eligible interlaced with the scanned lines lines (the number of fields) the same number of lines as a set, and the same display contents of the lines belonging to one group to. これにより、インタレース走査に伴う輝度の低下を避けることができる。 Thus, it is possible to avoid a decrease in brightness due to the interlace scanning. なお、PDPでは、セルの発光強度が画面内の発光セル数に依存し、通常はその関係が非線型である。 In PDP, the emission intensity of the cell depends on the number of light emitting cells within the screen, typically the relation is non-linear. しかし、分割数と同数のライン内のセルを同時に発光させることにより、複数のフィールドからなるサブフレームの全体では、フィールド間でセルの発光強度の増減が相殺され、ノンインタレース走査の場合と同様の輝度を得ることができる。 However, by the cell division number and the same number of lines are simultaneously emitted, the entire sub-frame comprising a plurality of fields, increase or decrease in the emission intensity of the cells is offset between fields, as in the case of non-interlaced scanning it can be obtained luminance.

【0016】このようにインタレース走査を行い且つ複数のラインの表示内容を共通にする場合、分割したサブフレームの発光の有無がフィールド間で異なる階調境界部分で、階調レベルの反転する表示の乱れが生じる。 [0016] When the common display contents of the thus interlaced scanning is performed and a plurality of lines, in divided gradation boundary portion existence of light emission differs between fields of the sub-frame and the gradation level highlighted It occurs disturbance. この乱れを軽減するため、乱れの生じるような互いに異なる階調レベルの表示要素が隣接するときに、これらの表示要素の階調レベルを代表レベルに統一する。 To reduce this disturbance, when another different gradation level of the display element as occurs with turbulence adjacent to unify the tone levels of these display elements representative level. 代表レベルとしては、元の階調レベルの中の最大値、最小値、又は平均値などを採用することができる。 Representative level can be adopted maximum value in the original gray level, the minimum value, or the average value and the like. 階調レベルの統一により、少なくとも階調レベルが反転する大きな乱れはなくなる。 The unification of the gradation level, no significant disturbance least the gradation level is inverted.

【0017】第2の形態は、動きを補間する仮想画像(挿入フレーム)を生成してその表示期間を1フレーム期間中に組み入れるものである。 The second form is intended to incorporate the display period to produce a virtual image (insert frame) for interpolating the motion in one frame period. 挿入フレームを組み入れることによって、動きの度合いが見かけの上で小さくなり、偽輪郭が低減される。 By incorporating the insert frame becomes smaller on the apparent degree of movement, the false contour can be reduced. ただし、挿入フレームの分だけ実際の情報であるフレーム(実フレーム)の表示に割り当て可能な時間が短くなる。 However, the time that can be allocated is reduced to display the amount only the actual information frame insertion frame (actual frame).

【0018】表示期間が短くなった実フレーム及び挿入フレームのそれぞれのサブフレーム数を静止画のフレームより少なくすれば、階調数は低下するものの列方向の解像度の低下を避けることができる。 [0018] If less than the frame of the still picture number of each sub-frame of the actual frame and insertion frame display period is shortened, the number of gradations can avoid a reduction in the column direction of the resolution of those drops. これに対して、サブフレーム数を静止画のフレームと同じにすれば、階調数の低下を避けることができる。 In contrast, if the number of subframes equal to the still image frame, it is possible to avoid a decrease in the number of gradations. ただし、1回のアドレッシングの時間を半分にするために2ラインずつ走査を行う必要があるので、列方向の解像度は低下する。 However, it is necessary to perform two lines scanned to half the one of the addressing time, the column of the resolution is reduced. 解像度の低下によるモアレなどの乱れを防ぐには、予め表示対象の画像に対して列方向における空間周波数の高域成分を除去するフィルタリングを行えばよい。 To prevent disturbance of moire due to a decrease in resolution may be performed filtering to remove high-frequency components of the spatial frequency in the column direction in advance an image to be displayed. なお、動画では、静止画と比べて人間の視覚における空間分解能が低いので、解像度の低下の影響は小さい。 In the video, since the spatial resolution of human vision in comparison with the still image is low, the influence of the decrease in resolution is small. サブフレーム数の多少に係わらず、挿入フレームと実フレームとを表示するフレーム期間における最大発光回数(PDPの場合はサステインパルス数)を、静止画のフレームと同数又はそれに近い数に選定すれば、静止画と動画との間で輝度の不均衡は生じない。 Regardless somewhat of number of sub-frames, a maximum number of times of light emission in a frame period for displaying the insertion frame and the actual frame (the number of sustain pulses in the case of PDP), if selected as the number of frames and close the same number or in a still image, no imbalances luminance between the still image and video.

【0019】請求項1の発明の方法は、2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをしたn(n≧3)個のサブフレームに分割し、1フレームの輝度が階調レベルに応じた値となるようにサブフレーム毎にライン走査を行って表示要素の発光の要否を設定する階調表示方法であって、第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、動きの度合いが設定値を越える場合において、 The method of the first aspect of the invention, when the screen display by the matrix display device the binary control of light emission consists of the display elements available, n that one frame by weighting the luminance (n ≧ 3) sub-frame is divided into, a gradation display method luminance of one frame to set the necessity of emission of the display elements performing line scans for each subframe so that a value corresponding to the gradation level, the first examining the degree of movement of the display object between frames and the next second frame, when the degree of movement exceeds the set value,
前記第1及び第2のフレームの一方又は両方を特別フレームとし、当該特別フレームに対応した前記n個のサブフレームのうち、輝度の重みの降順に選択したm(1≦ One or both of the first and second frames as a special frame, the special frame of the n subframes corresponding to, the selected m (1 ≦ in descending order of luminance weight
m<n)個の特定サブフレームについて、k(k≧2) m for <n) number of a particular sub-frame, k (k ≧ 2)
個のフィールドで構成してk対1インタレース走査形式で表示要素の発光の要否を設定し、その際に各フィールドにおいてkラインずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形式で1ラインずつ表示要素の発光の要否を設定するものである。 Constituted by pieces of field sets the necessity of emission of the display elements in k-one interlace scanning format, perform the same setting by k lines in each field time, for the other sub-frame, Non'inta line by line in a race scanning format is for setting the necessity of emission of the display element.

【0020】請求項2の発明の方法は、前記各特定サブフレームに対応したk個のフィールドを、互いに時間的に離して表示するものである。 The method of the second aspect of the present invention, the k-number of fields corresponding to the respective specific sub-frame, and displays one another temporally separated. 請求項3の発明の方法は、インタレース走査に際して組を構成するk本のラインの間で、同一列のk個の表示要素における前記特定サブフレームの発光の要否が異なるときに、当該k個の表示要素の階調レベルに基づいて代表レベルを算定し、当該k個の表示要素については、1フレームの輝度が算定された代表レベルに応じた値となるように前記n個のサブフレームにおける発光の要否を設定するものである。 The method of the invention of claim 3, between the k of lines that form the assembled during interlaced scanning, when the necessity of the emission of a specific subframe in the k display elements in the same column are different, the k calculated representative level based on the gray level of the number of display elements, the k pieces for the display elements, the n sub-frame to a value that corresponds to the representative level luminance for one frame is calculated it is for setting the necessity of emission at.

【0021】請求項4の発明の方法は、2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした複数のサブフレームに分割し、サブフレーム毎にライン走査を行って階調レベルに応じて表示要素の発光の要否を設定する階調表示方法であって、第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、動きの度合いが設定値を越える場合において、前記第1及び第2のフレームに対する補間画像を生成するとともに、前記第1及び第2のフレームのどちらか一方を特別フレームとして第1及び第2の短縮フレームで構成し、前記第1の短縮フレームについては前記特別フレームの階調レベルに応じて表示要素の発光の要否を設定し、前 The method of the fourth aspect of the present invention, when the screen display by the matrix display device the binary control of light emission consists of the display elements available, one frame is divided into a plurality of subframes having luminance weights, sub-frame a gradation display method of setting the necessity of emission of the display element in accordance with the gradation level by performing line scans for each of the display object between the first frame and the next second frame examine the degree of motion, when the degree of movement exceeds the set value, it generates an interpolated image for the first and second frames, the either one of the first and second frames as a special frame constituted by first and second shortened frame, for the first reduced frame sets the necessity of emission of the display element in accordance with the gradation level of the special frames, before 第2の短縮フレームについては前記補間画像の階調レベルに応じて表示要素の発光の要否を設定するものである。 The second reduced frame is used for setting the necessity of emission of the display element in accordance with the gradation level of the interpolated image.

【0022】請求項5の発明の方法は、前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームより少ない数のサブフレームに分割するものである。 The method of the invention of claim 5, wherein each of the first and second shortened frame is to divide the sub-frame number less than a frame other than the special frame.

【0023】請求項6の発明の方法は、前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームと同数のサブフレームに分割し、前記第1及び第2の短縮フレームに対応した前記各サブフレームについては、表示要素の発光の要否を設定するときにk The method of the invention of claim 6, each of the first and second shortened frame, said divided into special frames other frames as many subframes, the first and second shortened frame for each sub-frame corresponding, k when setting the necessity of emission of the display elements
(k≧2)ラインずつ同一の設定を行うものである。 By (k ≧ 2) lines is performed with the same settings.

【0024】請求項7の発明の方法は、前記特別フレーム及び前記補間画像に対して列方向の高周波成分を除去するフィルタリングを行い、それによって得られた画像情報の階調レベルに応じて、前記第1及び第2の短縮フレームに対応した前記各サブフレームについて表示要素の発光の要否を設定するものである。 The method of the invention of claim 7, wherein the through special frame and filtering to remove the column direction of the high-frequency component with respect to the interpolated image, thereby in accordance with the gradation level of the image information obtained, the wherein corresponding to the first and second shortened frame is used for setting the necessity of emission of the display element for each subframe.

【0025】 [0025]

【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION

〔第1の実施形態〕図1は第1の実施形態に係るプラズマ表示装置100の構成図である。 First Embodiment FIG 1 is a configuration diagram of a plasma display device 100 according to the first embodiment.

【0026】プラズマ表示装置100は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面を構成する多数のセル(表示素子)を選択的に点灯させるための駆動ユニット80とからなり、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。 [0026] The plasma display apparatus 100 includes a PDP1 AC type is a color display device of matrix type, consist drive unit 80. for selectively lighting a plurality of cells constituting a screen (display device), a wall-mounted equation television receiver, and is used as such as a monitor of the computer system.

【0027】PDP1は、一対のサステイン電極X,Y [0027] PDP1, a pair of the sustain electrodes X, Y
が平行配置された面放電形式のPDPであり、各セルにサステイン電極X,Yとアドレス電極Aとが対応する3 Is PDP of parallel arranged surface discharge format, 3 a sustain electrode X in each cell, and the Y and the address electrodes A corresponding
電極構造の電極マトリクスを有している。 It has an electrode matrix of the electrode structure. サステイン電極X,Yは表示のライン方向に延び、一方のサステイン電極Yはアドレッシングに際してライン単位にセルを選択するためのスキャン電極として用いられる。 Sustain electrodes X, Y extend in the line direction of the display, one of the sustain electrode Y is used as a scan electrode for selecting cells in a line unit during addressing. アドレス電極Aは、列単位にセルを選択するためのデータ電極であり、列方向に延びている。 Address electrodes A is the data electrodes for selecting cells column by column, and extends in the column direction.

【0028】駆動ユニット80は、コントローラ81、 The drive unit 80 includes a controller 81,
フレームメモリ82、アドレス発生器83、画像処理回路84、動き検出回路85、Xドライバ回路86、Yドライバ回路87、及びアドレスドライバ回路88を有している。 A frame memory 82, the address generator 83, the image processing circuit 84, and a motion detection circuit 85, X driver circuit 86, Y driver circuit 87 and the address driver circuit 88,. 駆動ユニット80には外部装置から各ピクセルのRGBの輝度レベル(階調レベル)を示す多値の映像データDR,DG,DBが、各種の同期信号とともに入力される。 The drive unit 80 image data DR multilevel indicating the RGB brightness level of each pixel from an external device (gradation level), DG, DB are input together with various synchronizing signals. 映像データDR,DG,DBは、フレームメモリ82に一旦格納された後、画像処理回路84によってサブフレームデータR0〜3,G0〜3,B0〜3に変換され、再びフレームメモリ82に格納される。 Video data DR, DG, DB are once stored in the frame memory 82, the sub-frame data R0~3 by the image processing circuit 84, G0~3, is converted to B0~3, it is stored in the frame memory 82 again . サブフレームデータR0〜3,G0〜3,B0〜3は、1フレームを分割した各サブフレームにおけるセルの発光の要否を示す2値データの集合である。 Subframe data R0~3, G0~3, B0~3 is a collection of binary data indicating the necessity of the light emitting cells in each subframe obtained by dividing one frame. 本実施形態においては、サブフレームデータR0〜3,G0〜3,B0〜 In the present embodiment, the sub-frame data R0~3, G0~3, B0~
3のビット数は4である。 3 The number of bits is 4. つまり、1フレームの分割数が4であり、R,G,B毎に「0」から「15」までの16階調の輝度の設定による16 3色のカラー表示が可能である。 That is, 1 division number of frames is 4, R, can be G, color display setting by 16 three colors of the luminance of 16 gradations of each B from "0" to "15".

【0029】動き検出回路85は、本発明に特有の構成要素であり、偽輪郭の生じるおそれがあるときのみに静止画と動画とで異なるフレーム分割形態を適用するために設けられている。 The motion detection circuit 85 is a component unique to the present invention, it is provided to apply a different frame divided form with only a still image and moving image when there is a possibility of occurrence of false contour. すなわち、動き検出回路85は、フレーム転送周期毎に隣接する2フレームの映像データD That is, the motion detecting circuit 85, the video data D 2 frame adjacent to each frame transmission period
R,DG,DBをフレームメモリ82から読み出し、表示物体の動きの度合いを検出する。 R, DG, reads the DB from the frame memory 82, detects the degree of movement of the display object. 本実施形態では、一方のフレームはその時点の表示対象のフレーム(これを“現フレーム”という)であり、他方のフレームは現フレームの次のフレーム(これを“次フレーム”という) In the present embodiment, in which one frame is displayed in the frame of the time (this is called "current frame"), the other of the frame (called a "next frame") following the current frame
である。 It is. そして、動き検出回路85は、動きの度合いが設定値を越えているか否か、つまり偽輪郭の生じるおそれの有無を示す検出信号S85を出力する。 The motion detecting circuit 85 determines whether degree of movement exceeds the setting value, and outputs a detection signal S85 indicating the presence or absence of a possibility of causing i.e. the false contour. 検出信号S Detection signal S
85は、コントローラ81、アドレス発生器83、及び画像処理回路84に与えられる。 85, the controller 81 is supplied to the address generator 83 and the image processing circuit 84,.

【0030】動きの度合いが比較的に小さいとき、検出信号S85はノンアクティブである。 [0030] When the degree of movement is relatively small, the detection signal S85 is inactive. この場合、以後において、次フレームはサブフレームをフィールドに分割しない“通常フレーム”として扱われる。 In this case, in the subsequent, the next frame is treated as "normal frame" not divided subframes in the field. これに対して、検出信号S85がアクティブである場合には、次フレームは、偽輪郭を防止するために特定のサブフレームをフィールドに分割する“特別フレーム”として扱われる。 In contrast, the detection signal S85 when it is active, the next frame, are treated as "special frame" dividing the specific sub-frame in the field to prevent false contour. つまり、時系列の各フレームのサブフレーム構成が、動きの度合いに応じて切り換えられる。 That is, the sub-frame structure of each frame of the time series is switched in accordance with the degree of movement. 画像処理回路84は、次フレームが現フレームとなる以前に、次フレームに対応したサブフレームデータR0〜3,G0〜 The image processing circuit 84, before the next frame is the current frame, subframe data R0~3 corresponding to the next frame, G0~
3,B0〜3を生成し、フレームメモリ82に格納する。 3, generates a B0~3, is stored in the frame memory 82.

【0031】現フレームのアドレッシングに際して、フレームメモリ82からサブフレームデータR0〜3,G [0031] In the addressing of the current frame, the subframe data R0~3 from the frame memory 82, G
0〜3,B0〜3が1ライン分ずつ読み出され、アドレスドライバ回路88に転送される。 0 to 3, B0~3 is read by one line are transferred to the address driver circuit 88. 読出しアドレスの指定はアドレス発生器83が担う。 Designation of the read address is responsible for the address generator 83. 後述のように、ノンインタレース走査の場合は、全てのラインのデータが先頭ラインから順に転送され、インタレース走査の場合は、 As described later, in the case of non-interlaced scanning, the data of all lines is transferred from the first line in this order, in the case of interlaced scanning,
所定数置きのラインのデータが順に転送される。 Data of a predetermined number every line are transferred sequentially. アドレスドライバ回路88は、転送されたサブフレームデータR0〜3,G0〜3,B0〜3に応じて、アドレス電極Aに選択的にアドレスパルスを印加する。 Address driver circuit 88, the sub-frame data R0~3 transferred, G0~3, depending on B0~3, selectively applying a address pulse to the address electrodes A. これと並行して、Yドライバ回路85は、コントローラ81からの指示に従って、各サステイン電極(スキャン電極)Yにスキャンパルスを印加する。 In parallel with this, Y driver circuit 85, in accordance with an instruction from the controller 81, applies a scan pulse to the sustain electrodes (scan electrodes) Y. アドレッシングに続くサステインにおいて、Xドライバ回路86は全てのサステイン電極Xに共通にサステインパルスを印加し、Yドライバ回路87は全てのサステイン電極Yに共通にサステインパルスを印加する。 In the sustain following the addressing, X driver circuit 86 applies a sustain pulse in common to all the sustain electrodes X, Y driver circuit 87 applies a sustain pulse in common to all the sustain electrodes Y. ただし、印加はサステイン電極Xとサステイン電極Yとに対して交互に行われる。 However, application is carried out alternately to the sustain electrode X and the sustain electrode Y.

【0032】図2は本発明に係るPDPの内部構造を示す斜視図である。 [0032] FIG. 2 is a perspective view showing the internal structure of the PDP according to the present invention. 前面側のガラス基板11の内面に、ラインL毎に一対ずつサステイン電極X,Yが配列されている。 On the inner surface of the glass substrate 11 on the front side, the pair by the sustain electrodes X, Y are arranged in each line L. サステイン電極X,Yは、それぞれが透明導電膜41と金属膜42とからなり、AC駆動のための誘電体層17で被覆されている。 Sustain electrodes X, Y are each made of a transparent conductive film 41 and the metal film 42 is covered with a dielectric layer 17 for AC driving. 誘電体層17の表面にはMg Mg on the surface of the dielectric layer 17
Oからなる保護膜18が蒸着されている。 Protective film 18 made of O is deposited. 背面側のガラス基板21の内面には、下地層22、アドレス電極A、 On the inner surface of the glass substrate 21 of the back side, the base layer 22, the address electrodes A,
絶縁層24、隔壁29、及びカラー表示のための3色(R,G,B)の蛍光体層28R,28G,28Bが設けられている。 Insulating layer 24, phosphor layers 28R of three colors for the partition wall 29, and a color display (R, G, B), 28G, 28B are provided. 各隔壁29は平面視において直線状である。 Each partition wall 29 is linear in a plan view. これら隔壁29によって放電空間30がライン方向にサブピクセル(表示要素)毎に区画され、且つ放電空間30の間隙寸法が一定値に規定されている。 These discharge space 30 by the partition wall 29 is partitioned in the line direction for each sub-pixel (display element), and gap size of the discharge space 30 is defined at a constant value. 表示の1 View 1
ピクセルは、ライン方向に並ぶ3つのサブピクセルからなる。 Pixel consists of three sub-pixels arranged in the line direction. 隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は、全てのラインに跨がって列方向に連続している。 Since the arrangement pattern of the partition 29 is a stripe pattern, the portion corresponding to each column of the discharge space 30 is continuous in the column direction over all lines.
各列内のサブピクセルの発光色は同一である。 The emission color of the sub-pixels in each row is the same. 各サブピクセルの範囲内の構造体がセルである。 Structure within each subpixel is a cell.

【0033】PDP1では、上述のようにサブピクセルの点灯(発光)/非点灯の設定(アドレッシング)に、 [0033] In PDP 1, the lighting of the sub-pixels as described above (light emission) / non-lighting settings (addressing),
アドレス電極Aとサステイン電極Yとが用いられる。 Address electrode A and the sustain electrode Y is used. すなわち、N本(Nはライン数)のサステイン電極Yに対してスキャンパルスを印加することによって画面走査(ライン選択)が行われ、サステイン電極Yと表示内容に応じて選択されたアドレス電極Aとの間での対向放電(アドレス放電)によって、ラインL毎に所定の帯電状態が形成される。 Ie, N (N is the number of lines) screen scanning (line selection) by applying a scan pulse to the sustain electrodes Y in is performed, and the address electrodes A that is selected in accordance with the display contents and a sustain electrode Y by an opposite discharge between the (address discharge), a predetermined charged state is formed for each line L. その際、Rの列にはサブフレームデータR0〜3が、Gの列にはサブフレームデータG0〜3 At that time, the sub-frame data R0~3 in the rows R is, the sub-frame data in the column of G G0~3
が、Bの列にはサブフレームデータB0〜3が適用される。 But the sub-frame data B0~3 is applied to a column of B. アドレッシングの後、サステイン電極Xとサステイン電極Yとに交互に所定波高値のサステインパルスを印加すると、アドレッシングの終了時点で所定量の壁電荷が存在したセルで面放電(サステイン放電)が生じる。 After the addressing, by applying a sustain pulse of a predetermined pulse height alternately and the sustain electrodes X and the sustain electrode Y, surface discharge cell a predetermined amount of wall charge exists at the end of addressing (sustain discharge) occurs.

【0034】次に、PDP1の駆動方法について説明する。 Next, a description will be given of a driving method of PDP1. 図3はフレーム構成図である。 Figure 3 is a frame configuration diagram. 図3(A)は通常フレームの構成を示し、図3(B)は特別フレームの構成を示している。 3 (A) shows the configuration of a normal frame, FIG. 3 (B) shows the configuration of a special frame.

【0035】階調表示を行うために、基本的には、図3 [0035] To perform gradation display, basically, 3
(A)のようにフレームFを4個のサブフレームsf1 (A) 4 subframes of frame F as sf1
〜sf4に分割する。 Divided into ~sf4. 各サブフレームsf1〜sf4の表示期間は、リセット期間TR、アドレス期間TA、及びサステイン期間TSからなる。 Display period of each subframe sf1~sf4 are reset period TR, an address period TA, and sustain period TS. 各サブフレームsf1 Each sub-frame sf1
〜sf4における輝度の相対比率が1:2:4:8となるように重み付けをして、各サブフレームsf1〜sf The relative proportion of brightness in ~sf4 1: 2: 4: 8 to become so by weighting each subframe sf1~sf
4のサステイン期間TSにおける発光回数を設定する。 Setting the number of light emissions in the fourth sustain period TS.
サブフレーム単位の発光の有無の組合せで16階調の表示が可能である。 Display 16 gradations by a combination of the presence or absence of light emission of the sub-frame is possible. 上述のサブフレームデータR0〜3, Above the sub-frame data R0~3,
G0〜3,B0〜3の各ビットは、1つのサブフレームの発光の有無を示す。 G0~3, each bit of B0~3 indicates the presence or absence of light emission of one subframe. すなわち、最下位ビットはサブフレームsf1に対応し、第2ビットはサブフレームsf In other words, the least significant bit corresponding to the sub-frame sf1, second bit subframe sf
2に対応し、第3ビットはサブフレームsf3に対応し、最上位ビットはサブフレームsf4に対応する。 Corresponds to 2, the third bit corresponds to a sub-frame sf3, the most significant bit corresponds to the subframe sf4.

【0036】特別フレームについては、偽輪郭を防止するため、最大輝度のサブフレームsf4を2個の分割サブフレーム(フィールド)sf41,sf42で構成する。 [0036] For the special frame, in order to prevent the false contour, constituting a subframe sf4 maximum luminance in two divided sub-frame (field) SF41, SF42. サブフレームsf4が本発明における“特定サブフレーム”である。 Subframe sf4 is "specific subframe" in the present invention. 図3(B)のようにsf1→sf41 As shown in FIG. 3 (B) sf1 → sf41
→sf3→sf42→sf2の順に各サブフレームの表示期間を配置する。 → sf3 → sf42 → in the order of sf2 to place the display period of each sub-frame. これにより、分割サブフレームsf As a result, the divided sub-frame sf
41,sf42の表示が時間的に離れる。 41, display of sf42 away in time. 各分割サブフレームsf41,sf42のサステイン期間TSの長さは、サブフレームsf4のサステイン期間TSの長さのほぼ半分である。 The length of the sustain period TS of each divided sub-frame SF41, SF42 is approximately half the length of the sustain period TS of the sub-frame sf4. つまり、各分割サブフレームsf4 That is, each divided subframe sf4
1,sf42の輝度の重みはともに「2」である。 1, the weight of the brightness of sf42 are both "2". ここで注意すべきことは、サブフレームデータR0〜3,G It should be noted that the sub-frame data R0~3, G
0〜3,B0〜3は、サブフレーム単位のデータであって、分割サブフレームsf41,sf42に共通に適用されることである。 0 to 3, B0~3 is a data sub-frame, it is to be commonly applied to the divided sub-frame SF41, SF42.

【0037】サブフレームsf4を2分割すると、1フレームに係わるアドレッシングの回数が1つ増える。 [0037] When the sub-frame sf4 2 split, the number of addressing according to one frame is increased by one. 総アドレッシング時間の延長を避けるため、サブフレームsf4については分割サブフレームsf41,sf42 In order to avoid an extension of the total addressing time, division sub-frame for the sub-frame sf4 sf41, sf42
をフィールドとする2対1インタレース走査形式でアドレッシングを行う。 Perform addressing in two-to-one interlace scanning format the field. 分割サブフレームsf41では、奇数ラインのサブフレームデータR0〜3,G0〜3,B In divided sub-frame SF41, the subframe data of the odd-numbered lines R0~3, G0~3, B
0〜3に応じて点灯の有無を設定し、分割サブフレームsf42では、偶数ラインのサブフレームデータR0〜 Specifies whether the lighting according to 0-3, the divided sub-frame SF42, the subframe data of the even lines R0~
3,G0〜3,B0〜3に応じて点灯の有無を設定する。 3, G0~3, sets the presence or absence of lighting according to B0~3. 加えて、各セルの発光回数の減少による輝度の低下を補うため、1ライン分のサブフレームデータR0〜 In addition, to compensate for the reduction in luminance due to the reduction of the number of emission of each cell, sub-frame data for one line R0~
3,G0〜3,B0〜3を2ラインに適用して、2ラインずつ点灯の有無を設定する。 3, G0~3, B0~3 by applying to the two lines, sets the presence or absence of lighting by two lines. インタレース走査を行うことにより、フレーム全体のアドレッシングの所要時間は、サブフレームsf4を分割する前と変わらない。 By performing interlaced scanning, the time required for addressing the entire frame, not different before dividing the subframe sf4. サブフレームsf4以外のサブフレームsf1〜3(これらを通常サブフレームと呼称する)ではノンインタレース走査形式でアドレッシングを行う。 In sub-frame sf4 other subframe Sf1~3 (these are commonly referred to as subframes) performs addressing in non-interlace scanning format. なお、サブフレームsf4の分割にともなって1回のリセットの分だけフレーム期間が延びる。 Incidentally, an amount corresponding frame period of a single reset with the division of the sub-frame sf4 extends. ただし、この延長分は、サステイン期間TAの若干の短縮で補うことのできる程度の短い時間である。 However, the extension component is the short time extent which can be compensated by slightly shortening the sustain period TA.

【0038】図4は通常サブフレームにおける印加電圧の波形図、図5は特定サブフレームにおける印加電圧の波形図である。 [0038] Figure 4 is a waveform diagram of an applied voltage in the normal subframe, FIG. 5 is a waveform diagram of an applied voltage at a specific subframe. 図4において、リセット期間TRは、それ以前の点灯状態の影響を防ぐため、有効表示領域の壁電荷の消去(全面消去)を行う期間である。 4, the reset period TR, in order to prevent it effects the previous lighting state, a period for erasing wall charges of the effective display area (entire surface erase). 書込みパルスPWの立上がりに呼応して全てのラインで強い面放電が生じ、誘電体層17に多量の壁電荷が生じる。 Strong surface discharge is caused in all the lines in response to the rise of the write pulse PW, a large amount of wall charge is generated in the dielectric layer 17. しかし、書込みパルスPWの立下がりに呼応して、壁電荷によるいわゆる自己放電が生じ、誘電体層17の壁電荷が消失する。 However, in response to the fall of the write pulse PW, cause so-called self-discharge due to the wall charges, the wall charges of the dielectric layer 17 disappears. パルスPawは放電空間30の背面側の壁面への壁電荷の蓄積を抑えるために印加される。 Pulse Paw is applied in order to suppress the accumulation of wall charges to the back side of the wall of the discharge space 30.

【0039】アドレス期間TAは、ライン順次のアドレッシングを行う期間である。 The address period TA is a period in which the sequential addressing line. サステイン電極Xを接地電位に対して正電位Vaxにバイアスし、全てのサステイン電極Yを負電位Vscにバイアスする。 Biased to a positive potential Vax sustain electrode X with respect to the ground potential, to bias the entire sustain electrodes Y to a negative potential Vsc. この状態で、 In this state,
先頭のラインから1ラインずつ順に各ラインを選択し、 Select each line in the order from the head of the line-by-line,
サステイン電極Yに負極性のスキャンパルスPyを印加する。 Applying a negative scan pulse Py to the sustain electrodes Y. ラインの選択と同時に、サブフレームデータR0 Simultaneously with the selection of lines, the sub-frame data R0
〜3,G0〜3,B0〜3が示す点灯すべきセルに対応したアドレス電極Aに対して、波高値Vaの正極性のアドレスパルスPaを印加する。 ~3, G0~3, to the address electrodes A corresponding to cells to be lighted indicated B0~3, applies a positive address pulse Pa having the pulse height value of Va. 選択されたラインにおいて、アドレスパルスPaの印加されたセルでは、サステイン電極Yとアドレス電極Aとの間でアドレス放電が起こる。 In the selected line, the applied cell of the address pulse Pa, the address discharge occurs between the sustain electrode Y and the address electrodes A. サステイン電極XがアドレスパルスPaと同極性の電位にバイアスされているので、そのバイアスでアドレスパルスPaが打ち消され、サステイン電極Xとアドレス電極Aとの間では放電は起きない。 Since the sustain electrode X is biased to the address pulse Pa having the same polarity as the potential, the bias address pulse Pa is canceled, the discharge between the sustain electrode X and the address electrode A does not occur.

【0040】サステイン期間TSは、階調レベルに応じた輝度を確保するために、アドレッシングによって設定された点灯状態を維持する期間である。 The sustain period TS, in order to ensure a luminance corresponding to the grayscale level, a period for maintaining a lighting state set by the addressing. 対向放電を防止するため、全てのアドレス電極Aを正極性の電位(例えばVs/2)にバイアスし、最初に全てのサステイン電極Yに波高値Vsの正極性のサステインパルスPsを印加する。 To prevent opposed discharge, biasing all the address electrodes A to the positive potential (e.g., Vs / 2), applies a positive polarity sustaining pulse Ps of all the sustain electrodes Y in the peak value Vs first. その後、サステイン電極Xとサステイン電極Y Thereafter, sustain electrodes X and the sustain electrode Y
とに対して、交互に波高値Vsの正極性のサステインパルスPsを印加する。 And with respect to, and applies a positive sustain pulse Ps of peak value Vs alternately. サステインパルスPsの印加毎に、アドレス期間TAにおいて壁電荷の蓄積したセルで面放電が生じる。 Every application of the sustain pulse Ps, the surface discharge is generated accumulated cell wall charges in the address period TA.

【0041】通常サブフレームと特定サブフレームとの間では、アドレス期間TAの駆動シーケンスが異なる。 [0041] In between the normal subframe with a particular sub-frame, the driving sequence of the address period TA are different.
特定サブフレームの場合には、図5のように隣接する奇数ラインと偶数ラインとを組とし、すなわち先頭ラインから数えて(2i−1)番目(i=1,2,3,…)のラインと2i番目のラインとを組として、2ラインずつライン走査を行う。 In certain subframe, the lines of the pairs of the odd lines and even lines adjacent as shown in FIG. 5, i.e., counted from the first line (2i-1) -th (i = 1,2,3, ...) and a 2i-th line as a set, perform two lines line scanning. これと並行して、分割サブフレームsf41では奇数ラインのサブフレームデータR0〜 In parallel with this, the sub-frame data of the odd-numbered lines in the divided sub-frame SF41 R0 to
3,G0〜3,B0〜3に応じてアドレス電極AにアドレスパルスPaを印加し、分割サブフレームsf42では偶数ラインのサブフレームデータR0〜3,G0〜 3, G0~3, an address pulse Pa is applied to the address electrodes A in accordance with B0~3, divided subframes sf42 in the sub-frame data of the even-numbered lines R0~3, G0~
3,B0〜3に応じてアドレス電極AにアドレスパルスPaを印加する。 3, an address pulse Pa is applied to the address electrodes A in accordance with the B0~3.

【0042】図6は画像処理回路84のデータ補正機能を説明するための図である。 [0042] FIG. 6 is a diagram for explaining a data correction function of the image processing circuit 84. 図中の黒丸(●)はインタレース走査形式で1ラインずつアドレッシングを行う場合の点灯を示し、白抜きの丸(○)は2ラインずつアドレッシングを行うことによる従属的な点灯を示している。 The filled in circles (●) represents the lighting in the case of performing addressing line by line in interlaced scan format, open circles (○) shows the subordinate lighting by performing an addressing two lines.

【0043】上述のようにインタレース走査形式で2ラインずつ点灯の要否を設定するアドレッシングを行うと、階調の変化が乱れる場合がある。 [0043] When performing the addressing for setting the necessity of lighting by two lines in interlaced scan format as described above, there is a case where change of the gradation is disturbed. 例えば、図6 For example, FIG. 6
(A)のように、(2i−1)番目の奇数ラインから(2i+4)番目の偶数ラインまでの同一列のセルに対して、表示すべき階調レベルとして順に10、9、8、 As in (A), (2i-1) th to the cell in the same column from the odd lines to (2i + 4) th even-numbered lines, in the order as the grayscale level to be displayed 10, 9, and 8,
7、6、5が与えられている場合を考える。 7,6,5 consider a case that has been given. (2i− (2i-
1)番目のラインでは、階調レベルが10であるので、 1 In) th line, because the gradation level is 10,
例えば注目セルがRのセルとすると、サブフレームデータR0〜3は、サブフレームsf2(重み2)及びサブフレームsf4(重み8)の点灯を要求する。 For example, the subject cell is the cell of R, the sub-frame data R0~3 requires the lighting of the sub-frame sf2 (weight 2) and subframe sf4 (weight 8). しかし、 But,
(2i−1)番目のラインは奇数ラインであるので、偶数ラインに対応する分割サブフレームsf42ではサブフレームデータR0〜3が無効となる。 Since (2i-1) th line is the odd lines, the sub-frame data R0~3 the divided sub-frame sf42 corresponding to the even lines are disabled. これらのことから、(2i−1)番目のラインのサブフレームデータR From these, (2i-1) th subframe data R of the line
0〜3に基づいて、分割サブフレームsf41において(2i−1)番目のライン及びそれと組をなす2i番目のラインが点灯し、サブフレームsf2において(2i Based on 0-3, the split sub-frame SF41 (2i-1) th line and 2i-th line forming it and set of lights in the sub-frame sf2 (2i
−1)番目のラインが点灯する。 -1) th line is turned on. 一方、2i番目のラインの階調レベルは9であるので、サブフレームデータR On the other hand, since the gradation level of 2i-th line is a 9, the subframe data R
0〜3は、サブフレームsf1(重み1)及びサブフレームsf4(重み8)の点灯を要求する。 0-3 requires the lighting of the sub-frame sf1 (weight 1) and subframe sf4 (weight 8). 2i番目のラインは偶数ラインであるので、奇数ラインに対応する分割サブフレームsf41ではサブフレームデータR0〜 Since 2i-th line is an even line, divided subframes sf41 the subframe data corresponding to the odd lines R0~
3が無効となる。 3 is invalid. これらのことから、2i番目のラインのサブフレームデータR0〜3に基づいて、サブフレームsf1において2i番目のラインが点灯し、分割サブフレームsf42において(2i−1)番目及び2i番目のラインが点灯する。 From these, based on the 2i-th subframe data R0~3 line, 2i-th line is turned in a subframe sf1, in divided sub-frame sf42 is (2i-1) -th and 2i-th line lighting to. このようなアドレッシングの結果、フレーム全体でみると、階調レベルに応じた正しい輝度レベルが得られる。 As a result of such addressing, looking at the entire frame, correct the luminance level corresponding to the gradation level is obtained.

【0044】これに対して、(2i+1)番目と(2i [0044] On the other hand, (2i + 1) th and (2i
+2)番目のラインでは、階調レベルと輝度レベルとが異なるだけでなく変化の傾向が逆転してしまい、滑らかな階調変化に著しい乱れが生じる。 +2) -th in the line, the gradation level and the luminance level will be reversed tendency of change differ not only significant disturbance occurs in a smooth gradation change. これは、階調レベル8では、サブフレームデータR0〜3が特定サブフレームであるサブフレームsf4の点灯を要求するのに対し、階調レベル7では、サブフレームデータR0〜3がサブフレームsf4の点灯を要求しないからである。 This is the gradation level 8, the subframe data R0~3 Whereas requests the lighting subframe sf4 a particular sub-frame, the gradation level 7, subframe data R0~3 the subframe sf4 This is because not request the lighting. つまり、特定サブフレームの発光の要否が異なることが原因である。 That is caused by that the necessity of emission of a particular sub-frame different.

【0045】そこで、画像処理回路84は、組をなす2 [0045] Therefore, the image processing circuit 84, forms a set of 2
本のライン間で同一列のセルにおける特定サブフレームの発光の要否が異なるときには、当該2個のセルの階調レベルに基づいて代表レベルを算定し、当該2個のセルについては代表レベルに応じた点灯を要求するサブフレームデータR0〜3,G0〜3,B0〜3を生成してアドレスドライバ回路88へ出力する。 When the necessity of emitting a particular subframe in cells in the same column differ among the lines, based on the grayscale level of the two cells was calculated representative level, the representative level for the two cells subframe data R0~3 requesting lighting corresponding, G0~3, and outputs it to the address driver circuit 88 generates a B0~3.

【0046】代表レベルの算定は、具体的には図6 [0046] calculation of the representative level, specifically 6
(B)(C)のように当該2個のセルの階調レベルの大きい方又は小さい方を選択する処理である。 (B) is the two process of selecting a person who or less gray levels larger cells as (C). なお、階調レベルの平均値を代表レベルとしてもよい。 Incidentally, the average value of the gradation levels may be as a representative level.

【0047】図7は画像処理回路84のデータ補正部8 The data correction unit 8 of FIG. 7 is an image processing circuit 84
40のブロック図である。 It is a block diagram of a 40. データ補正部840は、1ライン分のデータ遅延を行うためのバッファ848、データ補正の要否を判別する論理回路841、代表レベルを算定するフィルタ846、及びデータセレクタ847を有している。 Data correction unit 840 includes a buffer 848 for data delay of one line, the logic circuit 841 to determine the necessity of data correction, the filter 846 and data selector 847, calculates a representative level.

【0048】データ補正部840には、サブフレームデータと同様のビット形式に変換された映像データDR0 [0048] data correction unit 840, the image is converted into the same bit format as subframe data data DR0
〜3,DG0〜3,DB0〜3がピクセル配列順に入力される。 ~3, DG0~3, DB0~3 is input in the order of pixel array. フィルタ846には、バッファ848によって遅延された映像データDR0〜3,DG0〜3,DB0 Filter 846, video data DR0~3 delayed by the buffer 848, DG0~3, DB0
〜3と、遅延されていない映像データDR0〜3,DG And to 3, the video data DR0~3 not been delayed, DG
0〜3,DB0〜3とがパラレルに入力される。 0-3, and DB0~3 is input to the parallel. つまり、インタレース走査の組をなす2ラインの映像データDR0〜3,DG0〜3,DB0〜3が同時に入力される。 In other words, interlaced video data for two lines forming the pair DR0~3, DG0~3, DB0~3 are input simultaneously.

【0049】論理回路841は、R,G,Bの各色に対して1個ずつ設けられた計3個の2入力のXOR回路8 The logic circuit 841, R, G, XOR of one by one provided with a total of three 2-input for each color of B circuit 8
42〜844、及びXOR回路842〜844の出力の論理和を求めるOR回路845から構成されている。 42-844, and is composed of an OR circuit 845 for obtaining a logical sum of the outputs of the XOR circuit 842-844. 各XOR回路842〜844には、バッファ848による遅延の前及び後の各映像データDR0〜3,DG0〜 Each XOR circuit 842 to 844, the video data before and after the delay due to the buffer 848 DR0~3, DG0~
3,DB0〜3の最上位ビットが入力される。 3, the most significant bit of DB0~3 is input. 最上位ビットは、本実施形態における特定サブフレームである最大輝度のサブフレームsf4の点灯の要否を示す。 The most significant bit indicates the necessity of lighting subframe sf4 of the maximum luminance is a specific subframe in the present embodiment. 組を成す2ラインのそれぞれのj番目(j=1,2,3…) Each of the j-th of the two lines that form a set (j = 1,2,3 ...)
のセルの間でサブフレームsf4の点灯の要否が異なる場合には、OR回路845の出力がアクティブとなる。 If the necessity of lighting subframe sf4 differ between the cells, the output of the OR circuit 845 becomes active.
この場合、データセレクタ847は、フィルタ846によって算定された代表レベルをサブフレームデータR0 In this case, the data selector 847, sub-representative level which is calculated by the filter 846 the frame data R0
〜3,G0〜3,B0〜3として出力する。 ~3, G0~3, and outputs it as B0~3. OR回路8 OR circuit 8
45の出力がノンアクティブの場合には、データセレクタ847は、バッファ846によって遅延された映像データDR0〜3,DG0〜3,DB0〜3をそのままサブフレームデータR0〜3,G0〜3,B0〜3として出力する。 When the output of 45 is inactive, the data selector 847, the video data DR0~3 delayed by the buffer 846, DG0~3, subframe data R0~3 intact DB0~3, G0~3, B0~ and outputs it as 3.

【0050】以上の実施形態では16階調のフレーム構成を例示したが、階調数は、32、64、128、25 [0050] In the above embodiment has been illustrated the frame structure of 16 gradations, the gradation number is 32,64,128,25
6又はそれ以上であってもよい。 It may be 6 or more. サブフレームの輝度の重みを必ずしもバイナリーの重みにする必要もない。 Not always necessary to the weight of the binary weights of the luminance of the sub-frame. 1
つのサブフレームを3以上のk個の分割サブフレームで構成してもよい。 One sub-frame may be constituted by three or more k pieces of divided sub frame. その場合には、各分割サブフレームをフィールドとするk対1インタレース形式でアドレッシングを行う。 In this case, the addressing operation is performed at k-one interlaced format for each of the divided sub-frame field. 最大輝度から輝度の降順に選択した2以上のサブフレームをそれぞれ分割してもよい。 Two or more sub-frame selected from the maximum brightness in the descending order of the luminance may be divided respectively. 〔第2の実施形態〕図8は第2の実施形態に係るプラズマ表示装置200の構成図である。 The Second Embodiment FIG. 8 is a configuration diagram of a plasma display device 200 according to the second embodiment. 図8において、図1 8, FIG. 1
の例と同一の機能を有した構成要素には同一の符号を付し、それらの説明を省略し、又は簡略化する。 The components having the same example of the functions are identified by the same reference numerals, and their description, or simplified.

【0051】プラズマ表示装置200は、マトリクス形式のカラー表示デバイスであるAC型のPDP1と、画面を構成する多数のセル(表示素子)を選択的に点灯させるための駆動ユニット90とからなる。 The plasma display device 200 includes a PDP1 AC type is a color display device of matrix type, a driving unit 90. for selectively lighting a plurality of cells constituting a screen (display device).

【0052】駆動ユニット90は、コントローラ91、 [0052] The drive unit 90 includes a controller 91,
フレームメモリ82、アドレス発生器83、画像処理回路94、動き検出回路85、Xドライバ回路86、Yドライバ回路87、及びアドレスドライバ回路88を有している。 A frame memory 82, the address generator 83, the image processing circuit 94, and a motion detection circuit 85, X driver circuit 86, Y driver circuit 87 and the address driver circuit 88,. 本実施形態の画像処理回路94は、多値の映像データDR,DG,DBを2値のサブフレームデータR The image processing circuit 94 of the present embodiment, multivalued image data DR, DG, subframe data R DB binary
0〜3,G0〜3,B0〜3に変換し、その際に必要に応じてフレーム間の動きを和らげるための仮想の画像情報である挿入フレームを生成する補間演算を行う。 0~3, G0~3, converted to B0~3, performs an interpolation operation that generates a virtual insertion frame is image information to ease the movement between frames as needed at that time. 本実施形態におけるサブフレームデータR0〜6,G0〜 Subframe data R0~6 in this embodiment, G0~
6,B0〜6のビット数は6である。 6, the number of bits of B0~6 is 6. つまり、1フレームは最大6個のサブフレームで構成されることになる。 In other words, one frame will be composed of up to six subframes.

【0053】動き検出回路85は、フレーム転送周期毎に現フレーム及び次フレームの映像データDR,DG, [0053] motion detecting circuit 85, the image data DR of the current frame and the next frame for each frame transmission period, DG,
DBをフレームメモリ82から読み出し、表示物体の動きの度合いを検出する。 It reads the DB from the frame memory 82, detects the degree of movement of the display object. 動き検出回路85から出力される検出信号S85は、動きの度合いが設定値を越えるときにアクティブとなる信号であって、次フレームの分割形態の切換え信号として、コントローラ91、アドレス発生器83、及び画像処理回路94に与えられる。 Detection signal S85 output from the motion detection circuit 85 is a signal which becomes active when the degree of movement exceeds the set value, as the switching signal of the division form of the next frame, the controller 91, address generator 83 and, It is given to the image processing circuit 94. 検出信号S85がノンアクティブである場合、以後において、次フレームは6個のサブフレームで構成する“通常フレーム”として扱われる。 If the detection signal S85 is inactive, in the subsequent, the next frame is treated as constituting in 6 subframes "normal frame". これに対して、検出信号S On the other hand, the detection signal S
85がアクティブである場合には、次フレームは、偽輪郭を防止するために補間情報を挿入する“特別フレーム”として扱われる。 If 85 is active, the next frame, are treated as "special frame" inserts the interpolation information in order to prevent the false contour. 画像処理回路94は、次フレームが現フレームとなる以前に、次フレームに対応したサブフレームデータR0〜6,G0〜6,B0〜6を生成し、フレームメモリ82に格納する。 The image processing circuit 94, before the next frame is the current frame, subframe data R0~6 corresponding to the next frame, G0~6, generates B0~6, it is stored in the frame memory 82. 現フレームのアドレッシングに際しては、フレームメモリ82からサブフレームデータR0〜6,G0〜6,B0〜6が1ライン分ずつ読み出され、アドレスドライバ回路88に転送される。 In addressing the current frame, the subframe data R0~6 from the frame memory 82, G0~6, B0~6 is read by one line are transferred to the address driver circuit 88. 基本的には、全てのラインのデータが先頭ラインから順に転送される。 Basically, the data of all lines are transferred from the first line in this order. ただし、後述のように特別フレームのサブフレーム数が通常フレームの2倍になる場合には、奇数ライン又は偶数ラインのデータが順に転送される。 However, when the number of subframes special frame as described later is twice the normal frame, data of the odd-numbered lines or even lines are transferred in sequence. アドレスドライバ回路88は、転送されたサブフレームデータR0〜6,G0〜6,B0〜6に応じて、アドレス電極Aに選択的にアドレスパルスを印加する。 Address driver circuit 88, the sub-frame data R0~6 transferred, G0~6, depending on B0~6, selectively applying a address pulse to the address electrodes A. これと並行して、Yドライバ回路85は、コントローラ9 In parallel with this, Y driver circuit 85, the controller 9
1からの指示に従って、1ラインずつ又は2ラインずつ各サステイン電極(スキャン電極)Yにスキャンパルスを印加する。 According to an instruction from 1, applies a scan pulse to one line or two lines by the sustain electrodes (scan electrodes) Y. アドレッシングの後のサステイン期間において、Xドライバ回路86は全てのサステイン電極Xに共通にサステインパルスを印加し、Yドライバ回路87 In the sustain period after the addressing, X driver circuit 86 applies a sustain pulse in common to all the sustain electrodes X, Y driver circuit 87
は全てのサステイン電極Yに共通にサステインパルスを印加する。 Applying a sustain pulse in common to all the sustain electrodes Y.

【0054】図9はフレーム分割の一例を示す図、図1 [0054] Figure 9 shows an example of frame division, FIG. 1
0はフレーム分割の他の例を示す図である。 0 is a diagram showing another example of a frame division. これらの図においては、j番目のフレームF(j)が現フレームとされ、(j+1)番目のフレームF(j+1)が次フレームとされている。 In these figures, j-th frame F (j) is the current frame, (j + 1) th frame F (j + 1) is the next frame.

【0055】フレーム間の動きの度合いが小さい場合、 [0055] when the degree of motion between frames is small,
次フレームF(j+1)は、階調表示を行うために、図9(A)及び図10(A)のように6個のサブフレームsf1〜sf6に分割される。 Next frame F (j + 1), in order to perform the gradation display is divided into six sub-frames sf1~sf6 as shown in FIG. 9 (A) and FIG. 10 (A). 各サブフレームsf1〜 Each sub-frame sf1~
sf4の表示期間は、リセット期間、アドレス期間、及びサステイン期間からなる。 Display period of sf4 is a reset period, an address period, and a sustain period. 各サブフレームsf1〜s Each sub-frame sf1~s
f6における輝度の相対比率が1:2:4:8:16: The relative proportion of luminance at f6 is 1: 2: 4: 8: 16:
32となるように重み付けをして、各サブフレームsf 32 become as by weighting each subframe sf
1〜sf6のサステイン期間における発光回数を設定する。 Setting the number of light emission times in a sustain period of 1~Sf6. サブフレーム単位の発光の有無の組合せで64階調の表示が可能である。 A combination of the presence or absence of light emission of the sub-frame is capable of displaying 64 gradations. 上述のサブフレームデータR0〜 Of the above-mentioned sub-frame data R0~
6,G0〜6,B0〜6の各ビットは、1つのサブフレームの発光の有無を示す。 6, G0~6, each bit of B0~6 indicates the presence or absence of light emission of one subframe. 最下位ビットはサブフレームsf1に対応し、第2〜第5ビットはサブフレームsf The least significant bit corresponding to the sub-frame sf1, the second to fifth bits subframe sf
2〜sf5に対応し、最上位ビットはサブフレームsf Corresponding to 2~Sf5, the most significant bit sub-frame sf
6に対応する。 Corresponding to 6.

【0056】一方、フレーム間の動きの度合いが大きい場合、次フレームF(j+1)は、偽輪郭を防止するために図9(B)及び図10(B)のように2つの短縮フレームf1,f2の組に置き換えられる。 Meanwhile, when the degree of motion between frames is large, the next frame F (j + 1) has two shorter frame as shown in Figure 9 in order to prevent false contour (B) and FIG. 10 (B) f1, It is replaced by the f2 set. 前側の短縮フレームf1は、現フレームF(j)と次フレームF(j The front side of shortening frame f1 is, the current frame F (j) the following frame F (j
+1)とに基づいて生成された補間画像(仮想情報)であり、後側の短縮フレームf2は次フレームF(j+ +1) and a generated interpolated image (virtual information) based on, the shorter frame f2 of the rear next frame F (j +
1)と同じ内容の画像(実情報)である。 1) and the same content of the image (which is the real information). つまり、次フレームF(j+1)の表示期間を短縮し、現フレームF That is, to shorten the display period of the next frame F (j + 1), the current frame F
(j)と次フレームF(j+1)との間に補間画像を挿入する。 (J) and inserting an interpolation image between the next frame F (j + 1). 各短縮フレームf1,f2の表示期間は、通常フレームの表示期間(フレーム期間)の約1/2である。 Display period of each shortened frame f1, f2 is about 1/2 of the display period of a normal frame (a frame period). このような短縮フレームf1,f2も、階調表示を行うために所定数のサブフレームに分割される。 Such shortened frame f1, f2 are also divided into a predetermined number of sub-frames in order to perform the gradation display.

【0057】図9の例は、各短縮フレームf1,f2を2つのサブフレームsf5,sf6に分割するものである。 [0057] Example 9 is to divide each shortened frame f1, f2 into two sub-frames sf5, sf6. これらサブフレームsf5,sf6には、サブフレームデータR0〜6,G0〜6,B0〜6の上位側2ビットが対応する。 These subframe sf5, sf6, subframe data R0~6, G0~6, upper 2 bits of B0~6 correspond. この例では、1フレーム期間におけるアドレッシング回数が増加しないので、通常フレームと同様に1ラインずつライン走査を行うことができ、列方向の解像度は低下しない。 In this example, 1 since the addressing number in the frame period is not increased, similarly to the normal frame can make line scans line by line, column resolution is not lowered. ただし、サブフレーム数が少ないので通常フレームと比べて階調性が低下する。 However, gradation as compared with the normal frame is reduced because the number of subframes is small.

【0058】図10の例は、各短縮フレームf1,f2 [0058] An example of FIG. 10, each shorter frame f1, f2
を通常フレームと同様に重み付けをした6個のサブフレームsf1'〜sf6'に分割するものである。 The is to divided into six sub-frames Sf1'~sf6 'was weighted as usual frame. これらサブフレームsf1'〜sf6'には、サブフレームデータR0〜6,G0〜6,B0〜6の各ビットが対応する。 These subframe sf1'~sf6 ', the sub-frame data R0~6, G0~6, each bit of B0~6 correspond. この例では、特別フレームに対して、通常フレームと同様の階調性を確保することができる。 In this example, for a particular frame, it is possible to ensure the same gradation and the normal frame. ただし、1フレーム期間におけるアドレッシング回数が2倍になるので、1ラインずつライン走査を行うことができず、列方向の解像度が低下する。 However, addressing times in one frame period since doubled, it is impossible to perform line scanning line by line, column resolution is lowered.

【0059】図9及び図10のどちらの例においても、 [0059] In both examples of FIGS. 9 and 10,
サブフレームの輝度の重みを任意に設定することは可能であるが、例示の2例では通常フレームと同様の要領で生成したサブフレームデータを用いて各サブフレームのアドレッシングを行うことができ、データ生成処理の負担が小さい。 It is possible to set the brightness weight of the sub-frame optionally can with subframe data generated in the same manner as a normal frame in the two cases of exemplary performs addressing of each subframe, the data the burden of the generation process is small.

【0060】図11は通常フレームのライン走査の形態を示す図、図12は図10に対応した特別フレームのライン走査の形態を示す図である。 [0060] Figure 11 is a diagram showing FIG., The embodiment of FIG. 12 is a line scan of a special frame which corresponds to FIG. 10 which normally shows the form of the line scanning of the frame. 通常フレーム及び図9 Usually frames and 9
の構成の短縮フレームについては、各サブフレームのアドレス期間TAにおいて、1ラインずつライン走査を行う。 For shorter frame structure, the address period TA of the subframe, performs line scanning line by line. 具体的には、図11のように、まずサステイン電極Xを接地電位に対して正電位Vaxにバイアスし、全てのサステイン電極Yを負電位Vscにバイアスする。 Specifically, as shown in FIG. 11, first, biased to a positive potential Vax sustain electrode X with respect to the ground potential, to bias the entire sustain electrodes Y to a negative potential Vsc. この状態で、先頭のラインから1ラインずつ順に各ラインを選択し、サステイン電極Yに負極性のスキャンパルスPyを印加する。 In this state, select each line in the order from the head of the line-by-line, to apply a negative scan pulse Py to the sustain electrodes Y. ラインの選択と同時に、サブフレームデータR0〜6,G0〜6,B0〜6の所定ビットが示す点灯すべきセルに対応したアドレス電極Aに対して、 Selection of the line at the same time, the sub-frame data R0~6, G0~6, to the address electrodes A corresponding to cells to be lighted indicating the predetermined bit B0~6,
波高値Vaの正極性のアドレスパルスPaを印加する。 Applying a positive address pulse Pa having the pulse height value of Va.
選択されたラインにおいて、アドレスパルスPaの印加されたセルでは、サステイン電極Yとアドレス電極Aとの間でアドレス放電が起こる。 In the selected line, the applied cell of the address pulse Pa, the address discharge occurs between the sustain electrode Y and the address electrodes A. サステイン電極XがアドレスパルスPaと同極性の電位にバイアスされているので、そのバイアスでアドレスパルスPaが打ち消され、 Since the sustain electrode X is biased to the address pulse Pa having the same polarity as the potential, the address pulse Pa is canceled at that bias,
サステイン電極Xとアドレス電極Aとの間では放電は起きない。 Discharge between the sustain electrode X and the address electrode A does not occur.

【0061】図10のサブフレーム構成の特別フレームについては、各サブフレームのアドレス期間TAにおいて、図12のように2ラインずつライン走査を行う。 [0061] For special frame subframe structure of FIG. 10, in the address period TA of the subframe, performs two lines line scan as shown in Figure 12. 具体的には、隣接する奇数ラインと偶数ラインとを組とし、すなわち先頭ラインから数えて(2i−1)番目(i=1,2,3,…)のラインと2i番目のラインとを組として、2ラインずつ同時にスキャンパルスPyを印加する。 Specifically, a set of the adjacent odd and even lines, i.e. counted from the first line (2i-1) -th (i = 1,2,3, ...) of the line and 2i-th set and line as it is simultaneously applied to the scan pulse Py one by 2 lines. これと並行して、例えば奇数ラインのサブフレームデータR0〜6,G0〜6,B0〜6に応じてアドレス電極AにアドレスパルスPaを印加する。 In parallel with this, for example, the subframe data of the odd-numbered lines R0~6, G0~6, an address pulse Pa is applied to the address electrodes A in accordance with the B0~6. 組を成すラインに対して同一内容のアドレッシングを行うことにより、輝度の低下を防ぐことができる。 By performing the addressing of the same content to a line forming a set, it is possible to prevent a decrease in luminance. しかし、列方向(ライン配列方向)の解像度が半分になるので、外部からの映像データDR,DG,DBの解像度によっては、エイリアシングが生じてモアレなどの画像の乱れが現れてしまう。 However, since the resolution of the column (line array direction) halved, video data DR from the outside, DG, is depending on the resolution of the DB, it may appear disturbance of images such as moire occurs aliasing. そこで、サブフレームデータR0〜6, Therefore, the sub-frame data R0~6,
G0〜6,B0〜6を生成する段階で、原情報に対して列方向の高周波成分を除去するフィルタリングを行うのが望ましい。 G0~6, in generating a B0~6, it is desirable to filter to remove the column direction of the high-frequency component with respect to the original information.

【0062】なお、輝度の変動を防ぐため、特別フレームにおけるサステインパルス数を通常フレームと同等にする必要がある。 [0062] Incidentally, in order to prevent variations in brightness, it is necessary to set the number of sustain pulses in the special frame equal to the normal frame. 例えば、図10の例においては、各短縮フレームf1,f2を構成するサブフレームsf1' For example, in the example of FIG. 10, the sub-frame sf1 'constituting each shortened frame f1, f2
〜sf6'のパルス数を、通常フレームのうちの重み付けの上で対応するサブフレームsf1〜sf6のパルス数の1/2又はそれに近い値に設定すればよい。 The number of pulses ~sf6 ', usually may be set in the corresponding half or a value close to the pulse number of subframes sf1~sf6 on weighting of the frames.

【0063】以上の第1及び第2の実施形態において、 [0063] In the first and second embodiments described above,
動きの度合いを、必ずしも現フレームと次フレームの組について調べる必要はない。 The degree of movement, it is not always necessary to examine the set of the current frame and the next frame. 例えば、現フレームとその前のフレームの組、現フレームより前の隣接するフレームの組というように、表示が済んでいないフレームについて調べればよい。 For example, the current frame and the previous frame set, so that the set of adjacent frames prior to the current frame, it is checked for the frame that displays the not yet. 現フレームと次フレームの組について調べる場合には、表示途中の現フレームを特別フレームにする意味はないが、現フレームより“後”に表示されるフレームの組について調べる場合には、前後どちらのフレームを特別フレームとしても同様に画質が改善される。 If you find out for the set of the current frame and the next frame is, there is no meaning to special frame the current frame in the middle of the display, if you find out for the set of the frame to be displayed in the "later" than the current frame, either before and after image quality is improved as well as a special frame to frame. 表示する以前の段階であれば、フレーム分割形態を任意に変更することができる。 If the previous step of displaying, it is possible to arbitrarily change the frame division configuration.

【0064】 [0064]

【発明の効果】請求項1乃至請求項7の発明によれば、 Effects of the Invention According to the invention of claims 1 to 7,
静止画の画質を損なうことなく偽輪郭を低減し、テレビジョン映像のように動きの度合いが不特定である時系列の画像の表示品質を向上させることができる。 Reducing false contour without compromising image quality for still images, it is possible to improve the display quality of the time series of images degree of movement is unspecified as television picture.

【0065】請求項1の発明によれば、動画についても静止画と同様の階調性を確保することができる。 [0065] According to the present invention, it is possible to ensure the same gradation and still image also moving. 請求項2の発明によれば、より確実に偽輪郭を低減することができる。 According to the invention of claim 2, it is possible to reduce more reliably false contour.

【0066】請求項3の発明によれば、複数のラインの表示内容を共通にすることにより生じる階調再現の乱れを目立たなくすることができる。 [0066] According to the invention of claim 3, it is possible to obscure the tone reproduction of turbulence caused by the display contents of a plurality of lines in common. 請求項5の発明によれば、動画についても静止画と同様の解像度を確保することができる。 According to the invention of claim 5, it is possible to ensure the same resolution and still images for video.

【0067】請求項6の発明によれば、動画についても静止画と同様の階調性を確保することができる。 [0067] According to the invention of claim 6, it is possible to ensure the same gradation and still image also moving. 請求項7の発明によれば、マトリクス表示の列方向の解像度の低下により生じる画像の乱れを軽減することができる。 According to the invention of claim 7, it is possible to reduce the disturbance of the image caused by a decrease in the matrix display in the column direction of resolution.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1の実施形態に係るプラズマ表示装置の構成図である。 1 is a configuration diagram of a plasma display apparatus according to the first embodiment.

【図2】本発明に係るPDPの内部構造を示す斜視図である。 Is a perspective view showing the internal structure of the PDP according to the present invention; FIG.

【図3】フレーム構成図である。 FIG. 3 is a frame configuration diagram.

【図4】通常サブフレームにおける印加電圧の波形図である。 4 is a waveform diagram of an applied voltage in the normal subframe.

【図5】特定サブフレームにおける印加電圧の波形図である。 5 is a waveform diagram of an applied voltage at a specific subframe.

【図6】画像処理回路のデータ補正機能を説明するための図である。 6 is a diagram for explaining a data correction function of the image processing circuit.

【図7】画像処理回路のデータ補正部のブロック図である。 7 is a block diagram of a data correction unit of the image processing circuit.

【図8】第2の実施形態に係るプラズマ表示装置の構成図である。 8 is a configuration diagram of a plasma display device according to the second embodiment.

【図9】フレーム分割の一例を示す図である。 9 is a diagram showing an example of a frame division.

【図10】フレーム分割の他の例を示す図である。 10 is a diagram showing another example of a frame division.

【図11】通常フレームのライン走査の形態を示す図である。 11 is a diagram typically showing a configuration of a line scanning of the frame.

【図12】図10に対応した特別フレームのライン走査の形態を示す図である。 12 is a diagram showing a form of a line scanning of a special frame which corresponds to FIG. 10.

【図13】従来のフレーム構成図である。 13 is a conventional frame configuration diagram.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 PDP(マトリクス表示デバイス) F フレーム F(j) 現フレーム(第1のフレーム) F(j+1) 次フレーム(第2のフレーム) f1 短縮フレーム(第2の短縮フレーム) f2 短縮フレーム(第1の短縮フレーム) sf1〜4 サブフレーム sf4 特定サブフレーム sf41 分割サブフレーム(フィールド) sf42 分割サブフレーム(フィールド) sf1'〜6' サブフレーム 1 PDP (matrix display device) F frame F (j) the current frame (the first frame) F (j + 1) next frame (second frame) f1 shortened frame (second shortened frame) f2 shorten frame (first shortened frame) Sf1~4 subframe sf4 specific subframe sf41 divided sub-frame (field) SF42 divided sub-frame (field) sf1'~6 'subframe

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをしたn(n≧3)個のサブフレームに分割し、1フレームの輝度が階調レベルに応じた値となるようにサブフレーム毎にライン走査を行って表示要素の発光の要否を設定する階調表示方法であって、 第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、 動きの度合いが設定値を越える場合において、前記第1 Upon 1. A screen display by a matrix display device the binary control of light emission consists of the display elements that can, one frame is divided into n (n ≧ 3) pieces of sub-frames having luminance weights, one frame a gradation display method of the brightness is set to necessity of emission of the display elements performing line scans for each subframe to a value corresponding to the gradation level of the next first frame second examining the degree of movement of the display object between the frames, in the case where the degree of motion exceeds the set value, the first
    及び第2のフレームの一方又は両方を特別フレームとし、当該特別フレームに対応した前記n個のサブフレームのうち、輝度の重みの降順に選択したm(1≦m< And one or both of the second frame and a special frame, among the n sub-frames corresponding to the particular frame, descending to the selected m (1 ≦ m of luminance weight <
    n)個の特定サブフレームについて、k(k≧2)個のフィールドで構成してk対1インタレース走査形式で表示要素の発光の要否を設定し、その際に各フィールドにおいてkラインずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形式で1ラインずつ表示要素の発光の要否を設定することを特徴とする階調表示方法。 For n) pieces of specific sub-frame, k (k ≧ 2) constituted by pieces of field sets the necessity of emission of the display elements in k-one interlace scanning format, each line k in each field when the It performs the same settings for the other sub-frame, gradation display method characterized by setting the necessity of emission of one line display element in non-interlace scanning format.
  2. 【請求項2】前記各特定サブフレームに対応したk個のフィールドを、互いに時間的に離して表示する請求項1 Wherein k number of fields corresponding to the respective specific sub-frame, display of one another temporally separated claim 1
    記載の階調表示方法。 Gradation display method according.
  3. 【請求項3】インタレース走査に際して組を構成するk Wherein k constituting the assembled during interlaced scanning
    本のラインの間で、同一列のk個の表示要素における前記特定サブフレームの発光の要否が異なるときに、当該k個の表示要素の階調レベルに基づいて代表レベルを算定し、当該k個の表示要素については、1フレームの輝度が算定された代表レベルに応じた値となるように前記n個のサブフレームにおける発光の要否を設定する請求項1又は請求項2記載の階調表示方法。 Between this line, when the necessity of the emission of a specific subframe in the k display elements in the same column are different, to calculate the representative level based on the gradation level of the k-number of display elements, the for the k display elements, a frame luminance of setting the necessity of emission in the n sub-frame to a value that corresponds to the representative level which is calculated according to claim 1 or claim 2 floors according tone display method.
  4. 【請求項4】2値の発光制御が可能な表示要素からなるマトリクス表示デバイスによる画面表示に際して、1フレームを輝度の重み付けをした複数のサブフレームに分割し、サブフレーム毎にライン走査を行って階調レベルに応じて表示要素の発光の要否を設定する階調表示方法であって、 第1のフレームとその次の第2のフレームとの間における表示物体の動きの度合いを調べ、 動きの度合いが設定値を越える場合において、前記第1 Upon 4. A matrix display device according to the screen display comprising a display element capable of binary control of light emission, one frame is divided into a plurality of subframes having luminance weights, performing line scans for each subframe a gradation display method of setting the necessity of emission of the display elements according to the gradation level to examine the degree of movement of the display object between the first frame and the next second frame, motion in the case where the degree of exceeds the set value, the first
    及び第2のフレームに対する補間画像を生成するとともに、前記第1及び第2のフレームのどちらか一方を特別フレームとして第1及び第2の短縮フレームで構成し、 And it generates the interpolation image with respect to the second frame, constituted by first and second shortened frame either of the first and second frames as a special frame,
    前記第1の短縮フレームについては前記特別フレームの階調レベルに応じて表示要素の発光の要否を設定し、前記第2の短縮フレームについては前記補間画像の階調レベルに応じて表示要素の発光の要否を設定することを特徴とする階調表示方法。 Wherein the first reduced frame sets the necessity of emission of the display element in accordance with the gradation level of the special frame for the second shorter frame of the display element in accordance with the gradation level of the interpolated image gradation display method characterized by setting the necessity of emission.
  5. 【請求項5】前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームより少ない数のサブフレームに分割する請求項4記載の階調表示方法。 Wherein said each of the first and second shortened frame, gradation display method according to claim 4, wherein divided into subframes of fewer than frames other than the special frame.
  6. 【請求項6】前記第1及び第2の短縮フレームのそれぞれを、前記特別フレーム以外のフレームと同数のサブフレームに分割し、 前記第1及び第2の短縮フレームに対応した前記各サブフレームについては、表示要素の発光の要否を設定するときにk(k≧2)ラインずつ同一の設定を行う請求項4記載の階調表示方法。 6. Each of the first and second shortened frame, said divided into frames and the same number of sub-frames other than the special frames, said each sub-frame corresponding to the first and second shortened frame the gray scale display method according to claim 4, wherein performing the same setting by k (k ≧ 2) line when setting the necessity of emission of the display element.
  7. 【請求項7】前記特別フレーム及び前記補間画像に対して列方向の高周波成分を除去するフィルタリングを行い、それによって得られた画像情報の階調レベルに応じて、前記第1及び第2の短縮フレームに対応した前記各サブフレームについて表示要素の発光の要否を設定する請求項6記載の階調表示方法。 7. performs filtering to remove high-frequency components in the column direction with respect to the special frame and the interpolation image, thereby in accordance with the gradation level of the image information obtained, the first and second shortened gradation display method according to claim 6, wherein said setting the necessity of emission of the display element for each sub-frame corresponding to the frame.
JP33068196A 1996-12-11 1996-12-11 Gradation display method Withdrawn JPH10171401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33068196A JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33068196A JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Publications (1)

Publication Number Publication Date
JPH10171401A true true JPH10171401A (en) 1998-06-26

Family

ID=18235396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33068196A Withdrawn JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Country Status (1)

Country Link
JP (1) JPH10171401A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145069A (en) * 1997-04-25 1999-02-16 Thomson Multimedia Sa Addressing method and device for plasma display based on bits appearing in one or more lines
JP2000352954A (en) * 1999-04-28 2000-12-19 Thomson Multimedia Sa Method for processing video image in order to display on display device and device therefor
EP1184833A2 (en) * 2000-09-04 2002-03-06 Sel Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
JP2003345301A (en) * 2002-05-04 2003-12-03 Thomson Licensing Sa Multiscan display related to plasma display panel
JP2004533651A (en) * 2001-06-28 2004-11-04 トムソン ライセンシング ソシエテ アノニムThomson Licensing S.A. Method of displaying video images on a digital display device
JP2005275315A (en) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd Display device, driving method therefor, and electronic equipment using the same
EP1521233A3 (en) * 2003-09-30 2006-06-14 LG Electronics Inc. Method and apparatus of driving a plasma display panel
JP2006184896A (en) * 2004-12-02 2006-07-13 Seiko Epson Corp Image display method, image display device, and projector
US7283111B2 (en) 2001-08-03 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
US7345712B2 (en) 2004-04-09 2008-03-18 Samsung Electronics Co., Ltd. Display apparatus
US7502040B2 (en) 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US7623091B2 (en) 2005-05-02 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7755651B2 (en) 2006-01-20 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
WO2011074242A1 (en) * 2009-12-14 2011-06-23 パナソニック株式会社 Method of driving plasma display device, plasma display device, and plasma display system
US8378935B2 (en) 2005-01-14 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of subframes and method of driving the same
US8633919B2 (en) 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145069A (en) * 1997-04-25 1999-02-16 Thomson Multimedia Sa Addressing method and device for plasma display based on bits appearing in one or more lines
JP2000352954A (en) * 1999-04-28 2000-12-19 Thomson Multimedia Sa Method for processing video image in order to display on display device and device therefor
US7106290B2 (en) 2000-09-04 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
EP1184833A2 (en) * 2000-09-04 2002-03-06 Sel Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
EP1970884A2 (en) 2000-09-04 2008-09-17 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device and EL display device
EP1970884A3 (en) * 2000-09-04 2008-09-24 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device and EL display device
JP2004533651A (en) * 2001-06-28 2004-11-04 トムソン ライセンシング ソシエテ アノニムThomson Licensing S.A. Method of displaying video images on a digital display device
US7283111B2 (en) 2001-08-03 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
US8373625B2 (en) 2001-08-03 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
JP2003345301A (en) * 2002-05-04 2003-12-03 Thomson Licensing Sa Multiscan display related to plasma display panel
US7460139B2 (en) 2003-09-30 2008-12-02 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
US7474279B2 (en) 2003-09-30 2009-01-06 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
EP1521233A3 (en) * 2003-09-30 2006-06-14 LG Electronics Inc. Method and apparatus of driving a plasma display panel
JP2005275315A (en) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd Display device, driving method therefor, and electronic equipment using the same
US7345712B2 (en) 2004-04-09 2008-03-18 Samsung Electronics Co., Ltd. Display apparatus
JP2006184896A (en) * 2004-12-02 2006-07-13 Seiko Epson Corp Image display method, image display device, and projector
JP2006259689A (en) * 2004-12-02 2006-09-28 Seiko Epson Corp Method and device for displaying image, and projector
US7502040B2 (en) 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US8378935B2 (en) 2005-01-14 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of subframes and method of driving the same
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US9047809B2 (en) 2005-04-14 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method and electronic apparatus of the display device
US8633919B2 (en) 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US7623091B2 (en) 2005-05-02 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7755651B2 (en) 2006-01-20 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US8659520B2 (en) 2006-01-20 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JPWO2011074242A1 (en) * 2009-12-14 2013-04-25 パナソニック株式会社 The driving method of a plasma display device, a plasma display device and a plasma display system
WO2011074242A1 (en) * 2009-12-14 2011-06-23 パナソニック株式会社 Method of driving plasma display device, plasma display device, and plasma display system

Similar Documents

Publication Publication Date Title
US6249265B1 (en) Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
US6127991A (en) Method of driving flat panel display apparatus for multi-gradation display
US6097358A (en) AC plasma display with precise relationships in regards to order and value of the weighted luminance of sub-fields with in the sub-groups and erase addressing in all address periods
US6759999B1 (en) Method of addressing a plasma display panel
US6020687A (en) Method for driving a plasma display panel
US6507327B1 (en) Continuous illumination plasma display panel
US6288693B1 (en) Plasma display panel driving method
US6151001A (en) Method and apparatus for minimizing false image artifacts in a digitally controlled display monitor
US6256002B1 (en) Method for driving a plasma display panel
US6825835B2 (en) Display device
JP3295437B2 (en) Display device
US6144348A (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
US5841413A (en) Method and apparatus for moving pixel distortion removal for a plasma display panel using minimum MPD distance code
US6097368A (en) Motion pixel distortion reduction for a digital display device using pulse number equalization
US20030080926A1 (en) Plasma display device and driving method thereof
EP0833299A1 (en) Gray scale expression method and gray scale display device
EP0978817A1 (en) Method and apparatus for processing video pictures, especially for false contour effect compensation
US20020021264A1 (en) Driving method for plasma display panels
US6061040A (en) Drive circuit for display device
US20030063107A1 (en) Method and apparatus for processing video pictures
JPH11231827A (en) Image display device and image evaluating device
US20030006994A1 (en) Display device
US6278422B1 (en) Method of driving plasma display panel and display apparatus
US5724053A (en) Plasma display apparatus adapted to multiple frequencies
EP0837441A1 (en) Method of driving display device and its circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302