JPH10171401A - Gradation display method - Google Patents

Gradation display method

Info

Publication number
JPH10171401A
JPH10171401A JP8330681A JP33068196A JPH10171401A JP H10171401 A JPH10171401 A JP H10171401A JP 8330681 A JP8330681 A JP 8330681A JP 33068196 A JP33068196 A JP 33068196A JP H10171401 A JPH10171401 A JP H10171401A
Authority
JP
Japan
Prior art keywords
frame
frames
display
sub
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8330681A
Other languages
Japanese (ja)
Inventor
Yasushi Yoneda
靖司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8330681A priority Critical patent/JPH10171401A/en
Publication of JPH10171401A publication Critical patent/JPH10171401A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce spurious contour without impairing quality of a still picture and to improve display quality of a time serial picture with an indefinite degree of movement by varying a frame form in accordance with a degree of movement of a display object between two adjacent frames. SOLUTION: A movement detection circuit 85 reads video data DR, DG, DB of two adjacent frames from a frame memory 82 at each transmission cycle, detects a degree of movement of a display object, and outputs a signal S85 presenting whether or not the degree of movement exceeds a set value, namely, whether or not a spurious contour is in danger of being generated and supplies the signal to a controller 81, an address generator 83, and a picture processing circuit 84. When the degree of movement is relatively small, the detection signal is inactive, the following frame is operated as 'a normal frame', and when the signal is active, the following frame is processed as 'special frame' splitting a specific sub-frame to a field for preventing spurious contour.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、PDP(プラズマ
ディスプレイパネル)に好適な階調表示方法に関する。
The present invention relates to a gradation display method suitable for a PDP (Plasma Display Panel).

【0002】PDPは、液晶デバイスよりも動画表示に
適しており、カラー画面が実用化されたことと相まっ
て、テレビジョン映像やコンピュータのモニターなどの
用途に広く用いられるようになってきた。また、ハイビ
ジョン用の大画面フラット型デバイスとして注目されて
いる。
[0002] PDPs are more suitable for displaying moving images than liquid crystal devices, and in conjunction with the practical use of color screens, PDPs have been widely used for applications such as television images and computer monitors. In addition, it is attracting attention as a large-screen flat device for high-definition television.

【0003】PDPによる表示の輝度は、単位時間当た
りの放電回数に依存する。したがって、マトリクス表示
の表示要素(ピクセル又はサブピクセル)毎に1フレー
ムの放電回数を適切に設定することによって中間調の再
現が行われる。カラー表示は階調表示の一種であって、
3原色の輝度比を変えることによって実現される。
[0003] The brightness of the display by the PDP depends on the number of discharges per unit time. Therefore, by appropriately setting the number of discharges in one frame for each display element (pixel or sub-pixel) of the matrix display, reproduction of halftone is performed. Color display is a type of gradation display,
This is realized by changing the luminance ratio of the three primary colors.

【0004】[0004]

【従来の技術】マトリクス表示形式のAC型PDPにお
いては、帯電状態を均一にするリセットに続いて表示内
容に応じた帯電状態を形成するライン順次のアドレッシ
ングが行われ、その後に壁電荷を利用して周期的に放電
を生じさせるサステインが行われる。放電周期を短くす
れば、見かけの上で連続した発光状態が得られる。通
常、放電周期を規定するサステインパルスの周波数は一
定とされ、輝度はサステイン期間の長さによって決ま
る。
2. Description of the Related Art In an AC type PDP of a matrix display type, line-sequential addressing for forming a charged state according to display contents is performed after resetting for uniform charging state, and thereafter, wall charges are used. Sustaining is performed to periodically generate a discharge. If the discharge cycle is shortened, an apparently continuous light emission state can be obtained. Normally, the frequency of the sustain pulse defining the discharge cycle is fixed, and the luminance is determined by the length of the sustain period.

【0005】図13は従来のフレーム構成図である。P
DPの階調表示方法としては、1フレームを放電回数の
重み付けをした複数のサブフレームで構成し、サブフレ
ーム毎にアドレッシングを行って1フレームの総放電回
数を設定する方法(フレーム内変調方法)が広く知られ
ている。例えば図13(A)のようにフレームFを4個
のサブフレームsf1〜sf4に分割し、それらのサス
テイン期間TSの長さの比を1:2:4:8とする。す
なわち、各サブフレームsf1〜sf4に対して公比が
「2」の等比数列を用いたいわゆる“バイナリーの重み
付け”を行う。各サブフレームsf1〜sf4の表示期
間は、リセット期間TR、アドレス期間TA、及びサス
テイン期間TSからなる。図13(A)の例では、階調
レベルが「0」〜「15」の16階調の表示が可能であ
る。なお、実際にはフレームFは6〜8個のサブフレー
ムで構成され、64階調、128階調、又は256階調
の表示が行われる。
FIG. 13 is a block diagram of a conventional frame. P
As a DP gradation display method, one frame is composed of a plurality of subframes weighted by the number of discharges, and addressing is performed for each subframe to set the total number of discharges of one frame (intra-frame modulation method). Is widely known. For example, as shown in FIG. 13A, the frame F is divided into four subframes sf1 to sf4, and the ratio of the lengths of the sustain periods TS is 1: 2: 4: 8. That is, so-called “binary weighting” is performed on each of the subframes sf1 to sf4 using a geometric progression having a common ratio of “2”. The display period of each of the sub-frames sf1 to sf4 includes a reset period TR, an address period TA, and a sustain period TS. In the example of FIG. 13A, display of 16 gradations with gradation levels of “0” to “15” is possible. Note that the frame F is actually composed of 6 to 8 sub-frames, and displays 64 gradations, 128 gradations, or 256 gradations.

【0006】このようにサブフレーム単位の輝度の組合
せで中間調を再現する方法では、動きの激しい動画像を
表示したときに、偽輪郭(動偽輪郭)が生じる。偽輪郭
は、動画像表示において階調が滑らかに変化する部分で
観察者がサブフレームを分離して認識し、表示内容とは
異なる明暗を知覚する現象であり、人間の目がフレーム
毎に離散的に映される動画像を連続的に追いかけること
によって動きとして認識する仮現運動に起因する。特に
肌色の画像では、階調が滑らかに変化する部分で色と輝
度の異なる色偽輪郭が生じ、表示品質が著しく低下す
る。このような偽輪郭は点灯シーケンスの変化が大きい
ほど顕著になる。例えば256階調の場合において、階
調レベル191と階調レベル192との間、階調レベル
127と階調レベル128との間、及び階調レベル63
と階調レベル64との間で比較的に偽輪郭が顕著であ
る。
[0006] In the method of reproducing the halftone by the combination of the luminance in the sub-frame unit, a false contour (moving false contour) is generated when a moving image with a sharp movement is displayed. False contour is a phenomenon in which an observer separates and recognizes subframes in a portion where a gradation changes smoothly in a moving image display, and perceives light and shade different from the display content. This is caused by apparent motion that is recognized as motion by continuously chasing moving images that are projected. In particular, in a flesh-color image, a color false contour having a different color and luminance occurs in a portion where the gradation changes smoothly, and the display quality is significantly reduced. Such a false contour becomes more conspicuous as the change in the lighting sequence is larger. For example, in the case of 256 gradations, between the gradation levels 191 and 192, between the gradation levels 127 and 128, and between the gradation levels 127 and 192.
The false contour is relatively remarkable between the image and the gradation level 64.

【0007】従来において偽輪郭の軽減に有効な階調表
示方法として、重ね合わせ法と呼称されるものが提案さ
れている(特開平7−175439号)。これは、図1
3(B)のように、フレームFを分割した複数個のサブ
フレームsf1〜sf4のうち、比較的に輝度の重みの
大きい1つ又は複数のサブフレームsf4を2個の分割
サブフレームsf4a,sf4bで構成し、各分割サブ
フレームsf4a,sfbをフレーム内で離れるように
配置することによって、フレーム内での発光を平均化し
て極端な発光又は非発光の連続を防止するものである。
図13(B)の例では、図13(A)における最大輝度
のサブフレームsf4が分割されている。
Hitherto, a so-called superposition method has been proposed as a gradation display method effective for reducing false contours (Japanese Patent Laid-Open No. Hei 7-175439). This is shown in FIG.
As shown in FIG. 3 (B), one or a plurality of subframes sf4 having a relatively large luminance weight among a plurality of subframes sf1 to sf4 obtained by dividing the frame F are divided into two divided subframes sf4a and sf4b. By arranging the divided sub-frames sf4a and sfb so as to be separated from each other in the frame, light emission in the frame is averaged to prevent extreme light emission or non-continuous light emission.
In the example of FIG. 13B, the sub-frame sf4 having the maximum luminance in FIG. 13A is divided.

【0008】[0008]

【発明が解決しようとする課題】従来においては、重ね
合わせ法による偽輪郭の防止にともなって動画及び静止
画の階調数が低下するという問題があった。すなわち、
サブフレームを分割することによって、1フレームの表
示におけるアドレッシングの回数が増えてフレーム周期
が長くなってしまう。ところが、テレビジョン表示に代
表される通常の用途では、フレーム周期が規定されてい
るので、アドレッシングの回数の増加は許されない。ラ
イン数が480以上のPDPでは、1回のアドレッシン
グの所要時間は最長のサステイン期間と同程度又はそれ
以上に長いので、サステインの短縮によってアドレッシ
ングの増加分を補うことは難しい。したがって、輝度の
重みの大きいサブフレームの分割にともなって、他のサ
ブフレームの省略が余儀なくされ、階調数の減少が避け
られない。
Heretofore, there has been a problem that the number of gradations of a moving image and a still image decreases with the prevention of false contours by the superposition method. That is,
By dividing the subframe, the number of times of addressing in the display of one frame increases, and the frame period becomes longer. However, in a normal use represented by a television display, since the frame period is specified, the number of times of addressing cannot be increased. In a PDP having 480 or more lines, the time required for one addressing operation is as long as or longer than the longest sustain period. Therefore, it is difficult to compensate for the increased addressing by shortening the sustain. Therefore, with the division of the subframe having a large luminance weight, other subframes must be omitted, and a decrease in the number of gradations cannot be avoided.

【0009】本発明は、静止画の画質を損なうことなく
偽輪郭を低減し、テレビジョン映像のように動きの度合
いが不特定である時系列の画像の表示品質を向上させる
ことを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to reduce false contours without deteriorating the image quality of a still image, and to improve the display quality of a time-series image whose degree of movement is unspecified, such as a television image. .

【0010】[0010]

【課題を解決するための手段】全てのフレームに対して
一律に特定のフレーム形態を適用せずに、時系列におい
て隣接する2つのフレーム、すなわち任意のフレームと
その次のフレームの間における表示物体の動きの大小に
応じて、フレーム形態を変更する。動きが比較的に小さ
い場合は、少なくとも一方のフレームを静止画とみなし
て階調数が最大となるように分割する。これに対して、
動きが大きい場合は、少なくとも一方のフレームを偽輪
郭が低減されるように構成する。
A display object between two adjacent frames in a time series, that is, an arbitrary frame and a next frame, without uniformly applying a specific frame form to all frames. The frame form is changed according to the magnitude of the movement of. If the movement is relatively small, at least one frame is regarded as a still image and divided so that the number of gradations is maximized. On the contrary,
If the motion is large, at least one of the frames is configured to reduce false contours.

【0011】表示物体の動きは、公知の動画像解析手
法、例えば画像間の差を最小にする偏位を求める方法、
相互相関関数を最大にする偏位を求める方法を用いて算
定することができる。
The motion of the display object can be calculated by a known moving image analysis method, for example, a method of obtaining a deviation which minimizes a difference between images.
It can be calculated using a method of finding a deviation that maximizes the cross-correlation function.

【0012】偽輪郭の低減に有効なフレーム形態とし
て、次の2つの形態がある。第1の形態は、フレームを
複数のサブフレームに分割し、さらに最大輝度のサブフ
レーム又はそれを含む複数のサブフレームを複数のフィ
ールドで構成してインタレース形式で表示要素の発光の
要否を設定するものである。これによれば、フィールド
分割の対象とするサブフレームが連続する場合であって
も、各サブフレームの発光期間どうしの間にアドレッシ
ングが挿入されることになるので、実効的には従来の重
ね合わせ法と同様に発光期間が分散されて極端な発光又
は非発光の連続がなくなり、それによって偽輪郭が防止
される。しかも、重ね合わせ法とは違って階調数が減少
しない。
The following two forms are effective as frame forms for reducing false contours. In the first mode, a frame is divided into a plurality of subframes, and a subframe having the maximum luminance or a plurality of subframes including the same is composed of a plurality of fields to determine whether or not light emission of a display element is necessary in an interlaced format. To set. According to this, even when the subframes to be subjected to field division are continuous, addressing is inserted between the light emission periods of each subframe. As in the method, the light emission periods are dispersed so that there is no continuation of extreme light emission or non-light emission, thereby preventing a false contour. Moreover, unlike the superposition method, the number of gradations does not decrease.

【0013】この第1の形態においては、発光期間の分
散の効果を高める上で、フィールドを時間的に適切に離
して表示するのが好ましい。つまり、フレーム期間の中
で各フィールドの表示期間が連続しないようなフレーム
構成が望ましい。
In the first embodiment, in order to enhance the effect of dispersion of the light emitting periods, it is preferable to display the fields at appropriate time intervals. That is, it is desirable to use a frame configuration in which the display periods of the respective fields are not continuous during the frame period.

【0014】また、例えばサブフレームを2つのフィー
ルドに分割した場合には、2ラインに1ラインの割合で
画面走査をする2対1インタレース走査形式を採用す
る。2対1インタレース走査では、ノンインタレース走
査の場合と比べて走査ライン数が半分となるので、1回
のアドレッシングの所要時間も半分となる。したがっ
て、全体としては、サブフレームを分割する前と後とで
総アドレッシング時間は変わらない。なお、例えばAC
型PDPにおいてアドレス期間の直前にリセット期間を
設ける場合には、リセット期間の分だけフレーム期間が
延びるが、リセット期間はアドレス期間に比べて十分に
短いので、サステイン期間を若干短縮することによって
フレーム期間の延長を避けることができる。
For example, when a sub-frame is divided into two fields, a two-to-one interlaced scanning format in which a screen is scanned at a ratio of one line to two lines is adopted. In the two-to-one interlaced scanning, the number of scanning lines is halved compared to the case of non-interlaced scanning, so that the time required for one addressing is halved. Therefore, as a whole, the total addressing time does not change before and after dividing the subframe. Note that, for example, AC
When the reset period is provided immediately before the address period in the type PDP, the frame period is extended by the reset period. However, the reset period is sufficiently shorter than the address period. Extension can be avoided.

【0015】インタレース走査を行う場合、1本のライ
ンに注目すると、単純に考えてノンインタレース走査の
場合と比べて発光回数が(1/分割数)に減少してしま
う。そこで、インタレース走査によるアドレッシングに
際して、走査対象のラインと飛び越し対象のラインとを
合わせたサブフレーム分割数(フィールド数)と同数の
ラインを組とし、1つの組に属するラインの表示内容を
同一とする。これにより、インタレース走査に伴う輝度
の低下を避けることができる。なお、PDPでは、セル
の発光強度が画面内の発光セル数に依存し、通常はその
関係が非線型である。しかし、分割数と同数のライン内
のセルを同時に発光させることにより、複数のフィール
ドからなるサブフレームの全体では、フィールド間でセ
ルの発光強度の増減が相殺され、ノンインタレース走査
の場合と同様の輝度を得ることができる。
When interlaced scanning is performed, focusing on one line, the number of times of light emission is reduced to (1 / division number) as compared with the case of non-interlaced scanning when simply considered. Therefore, when addressing by interlaced scanning, the same number of lines as the number of subframe divisions (the number of fields) obtained by combining the line to be scanned and the line to be skipped are set as a set, and the display contents of the lines belonging to one set are the same. I do. As a result, it is possible to avoid a decrease in luminance due to interlaced scanning. In a PDP, the light emission intensity of a cell depends on the number of light emitting cells in a screen, and the relationship is usually nonlinear. However, by simultaneously illuminating the cells in the same number of lines as the number of divisions, in the entire subframe including a plurality of fields, the increase / decrease of the luminous intensity of the cells between the fields is offset, and the same as in the case of non-interlaced scanning Brightness can be obtained.

【0016】このようにインタレース走査を行い且つ複
数のラインの表示内容を共通にする場合、分割したサブ
フレームの発光の有無がフィールド間で異なる階調境界
部分で、階調レベルの反転する表示の乱れが生じる。こ
の乱れを軽減するため、乱れの生じるような互いに異な
る階調レベルの表示要素が隣接するときに、これらの表
示要素の階調レベルを代表レベルに統一する。代表レベ
ルとしては、元の階調レベルの中の最大値、最小値、又
は平均値などを採用することができる。階調レベルの統
一により、少なくとも階調レベルが反転する大きな乱れ
はなくなる。
When interlaced scanning is performed and the display contents of a plurality of lines are made common as described above, the display in which the gradation level is inverted at the gradation boundary portion where the presence or absence of light emission of the divided subframes differs between fields. Disturbance occurs. In order to reduce the disturbance, when display elements having different gradation levels that cause disturbance are adjacent to each other, the gradation levels of these display elements are unified to the representative level. As the representative level, a maximum value, a minimum value, an average value or the like among the original gradation levels can be adopted. By unifying the gradation levels, at least a large disturbance in which the gradation levels are inverted is eliminated.

【0017】第2の形態は、動きを補間する仮想画像
(挿入フレーム)を生成してその表示期間を1フレーム
期間中に組み入れるものである。挿入フレームを組み入
れることによって、動きの度合いが見かけの上で小さく
なり、偽輪郭が低減される。ただし、挿入フレームの分
だけ実際の情報であるフレーム(実フレーム)の表示に
割り当て可能な時間が短くなる。
In the second mode, a virtual image (insertion frame) for interpolating motion is generated, and its display period is incorporated in one frame period. By incorporating the insertion frame, the degree of motion is apparently reduced and false contours are reduced. However, the time that can be allocated to the display of a frame (actual frame) that is actual information is shortened by the insertion frame.

【0018】表示期間が短くなった実フレーム及び挿入
フレームのそれぞれのサブフレーム数を静止画のフレー
ムより少なくすれば、階調数は低下するものの列方向の
解像度の低下を避けることができる。これに対して、サ
ブフレーム数を静止画のフレームと同じにすれば、階調
数の低下を避けることができる。ただし、1回のアドレ
ッシングの時間を半分にするために2ラインずつ走査を
行う必要があるので、列方向の解像度は低下する。解像
度の低下によるモアレなどの乱れを防ぐには、予め表示
対象の画像に対して列方向における空間周波数の高域成
分を除去するフィルタリングを行えばよい。なお、動画
では、静止画と比べて人間の視覚における空間分解能が
低いので、解像度の低下の影響は小さい。サブフレーム
数の多少に係わらず、挿入フレームと実フレームとを表
示するフレーム期間における最大発光回数(PDPの場
合はサステインパルス数)を、静止画のフレームと同数
又はそれに近い数に選定すれば、静止画と動画との間で
輝度の不均衡は生じない。
If the number of sub-frames of the actual frame and the insertion frame whose display period is shortened is made smaller than that of the still image frame, the number of gradations is reduced, but a decrease in the resolution in the column direction can be avoided. On the other hand, if the number of sub-frames is the same as that of a still image frame, a decrease in the number of gradations can be avoided. However, since it is necessary to scan two lines at a time to halve the time of one addressing, the resolution in the column direction is reduced. In order to prevent disturbance such as moiré due to a decrease in resolution, filtering to remove high-frequency components of spatial frequency in the column direction may be performed on an image to be displayed in advance. It should be noted that, in a moving image, the spatial resolution in human vision is lower than that in a still image, so that the effect of the reduction in the resolution is small. Regardless of the number of subframes, if the maximum number of times of light emission (the number of sustain pulses in the case of PDP) in the frame period in which the inserted frame and the actual frame are displayed is selected to be the same as or close to the number of still image frames, No luminance imbalance occurs between the still image and the moving image.

【0019】請求項1の発明の方法は、2値の発光制御
が可能な表示要素からなるマトリクス表示デバイスによ
る画面表示に際して、1フレームを輝度の重み付けをし
たn(n≧3)個のサブフレームに分割し、1フレーム
の輝度が階調レベルに応じた値となるようにサブフレー
ム毎にライン走査を行って表示要素の発光の要否を設定
する階調表示方法であって、第1のフレームとその次の
第2のフレームとの間における表示物体の動きの度合い
を調べ、動きの度合いが設定値を越える場合において、
前記第1及び第2のフレームの一方又は両方を特別フレ
ームとし、当該特別フレームに対応した前記n個のサブ
フレームのうち、輝度の重みの降順に選択したm(1≦
m<n)個の特定サブフレームについて、k(k≧2)
個のフィールドで構成してk対1インタレース走査形式
で表示要素の発光の要否を設定し、その際に各フィール
ドにおいてkラインずつ同一の設定を行い、他のサブフ
レームについては、ノンインタレース走査形式で1ライ
ンずつ表示要素の発光の要否を設定するものである。
In the method according to the first aspect of the present invention, when a screen is displayed by a matrix display device including display elements capable of binary light emission control, n (n ≧ 3) subframes in which one frame is weighted for luminance. And a line display is performed for each sub-frame so that the luminance of one frame becomes a value corresponding to the gradation level, and the necessity of light emission of the display element is set. The degree of movement of the display object between the frame and the next second frame is checked, and when the degree of movement exceeds the set value,
One or both of the first and second frames are set as a special frame, and m (1 ≦ 1) selected from the n sub-frames corresponding to the special frame in descending order of luminance weight.
k (k ≧ 2) for m <n) specific subframes
And the necessity of light emission of the display element is set in a k-to-1 interlaced scanning format. At that time, the same setting is performed for each of k lines in each field. The necessity of light emission of the display element is set for each line in the race scanning format.

【0020】請求項2の発明の方法は、前記各特定サブ
フレームに対応したk個のフィールドを、互いに時間的
に離して表示するものである。請求項3の発明の方法
は、インタレース走査に際して組を構成するk本のライ
ンの間で、同一列のk個の表示要素における前記特定サ
ブフレームの発光の要否が異なるときに、当該k個の表
示要素の階調レベルに基づいて代表レベルを算定し、当
該k個の表示要素については、1フレームの輝度が算定
された代表レベルに応じた値となるように前記n個のサ
ブフレームにおける発光の要否を設定するものである。
According to a second aspect of the present invention, the k fields corresponding to the specific subframes are displayed at a time interval from each other. The method according to the third aspect of the present invention is configured such that when the necessity of light emission of the specific sub-frame in the k display elements in the same column is different between k lines forming a group in interlaced scanning, the k lines are set to the k lines. The representative level is calculated based on the gradation levels of the display elements, and for the k display elements, the n sub-frames are set so that the luminance of one frame becomes a value corresponding to the calculated representative level. Is set as to whether or not light emission is required.

【0021】請求項4の発明の方法は、2値の発光制御
が可能な表示要素からなるマトリクス表示デバイスによ
る画面表示に際して、1フレームを輝度の重み付けをし
た複数のサブフレームに分割し、サブフレーム毎にライ
ン走査を行って階調レベルに応じて表示要素の発光の要
否を設定する階調表示方法であって、第1のフレームと
その次の第2のフレームとの間における表示物体の動き
の度合いを調べ、動きの度合いが設定値を越える場合に
おいて、前記第1及び第2のフレームに対する補間画像
を生成するとともに、前記第1及び第2のフレームのど
ちらか一方を特別フレームとして第1及び第2の短縮フ
レームで構成し、前記第1の短縮フレームについては前
記特別フレームの階調レベルに応じて表示要素の発光の
要否を設定し、前記第2の短縮フレームについては前記
補間画像の階調レベルに応じて表示要素の発光の要否を
設定するものである。
According to a fourth aspect of the present invention, when a screen is displayed by a matrix display device comprising display elements capable of binary light emission control, one frame is divided into a plurality of subframes weighted with luminance. A gray scale display method in which line scanning is performed every time to determine whether light emission of a display element is necessary according to a gray scale level, wherein a display object is displayed between a first frame and a next second frame. The degree of movement is checked, and if the degree of movement exceeds a set value, an interpolated image for the first and second frames is generated, and one of the first and second frames is set as a special frame. A first and a second shortened frame. For the first shortened frame, the necessity of light emission of a display element is set according to a gradation level of the special frame. The second reduced frame is used for setting the necessity of emission of the display element in accordance with the gradation level of the interpolated image.

【0022】請求項5の発明の方法は、前記第1及び第
2の短縮フレームのそれぞれを、前記特別フレーム以外
のフレームより少ない数のサブフレームに分割するもの
である。
According to a fifth aspect of the present invention, each of the first and second shortened frames is divided into a smaller number of subframes than frames other than the special frame.

【0023】請求項6の発明の方法は、前記第1及び第
2の短縮フレームのそれぞれを、前記特別フレーム以外
のフレームと同数のサブフレームに分割し、前記第1及
び第2の短縮フレームに対応した前記各サブフレームに
ついては、表示要素の発光の要否を設定するときにk
(k≧2)ラインずつ同一の設定を行うものである。
In the method of the present invention, each of the first and second shortened frames is divided into the same number of subframes as frames other than the special frame, and the first and second shortened frames are divided into the first and second shortened frames. For each of the corresponding sub-frames, when setting whether or not light emission of a display element is necessary, k
(K ≧ 2) The same setting is performed for each line.

【0024】請求項7の発明の方法は、前記特別フレー
ム及び前記補間画像に対して列方向の高周波成分を除去
するフィルタリングを行い、それによって得られた画像
情報の階調レベルに応じて、前記第1及び第2の短縮フ
レームに対応した前記各サブフレームについて表示要素
の発光の要否を設定するものである。
According to a seventh aspect of the present invention, in the method of the present invention, the special frame and the interpolated image are subjected to filtering for removing high frequency components in a column direction, and the filtering is performed in accordance with a gradation level of image information obtained by the filtering. For each of the sub-frames corresponding to the first and second shortened frames, the necessity of light emission of the display element is set.

【0025】[0025]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔第1の実施形態〕図1は第1の実施形態に係るプラズ
マ表示装置100の構成図である。
[First Embodiment] FIG. 1 is a configuration diagram of a plasma display device 100 according to a first embodiment.

【0026】プラズマ表示装置100は、マトリクス形
式のカラー表示デバイスであるAC型のPDP1と、画
面を構成する多数のセル(表示素子)を選択的に点灯さ
せるための駆動ユニット80とからなり、壁掛け式テレ
ビジョン受像機、コンピュータシステムのモニターなど
として利用される。
The plasma display device 100 comprises an AC type PDP 1 which is a matrix type color display device, and a drive unit 80 for selectively lighting a large number of cells (display elements) constituting a screen. It is used as a type television receiver and a monitor of a computer system.

【0027】PDP1は、一対のサステイン電極X,Y
が平行配置された面放電形式のPDPであり、各セルに
サステイン電極X,Yとアドレス電極Aとが対応する3
電極構造の電極マトリクスを有している。サステイン電
極X,Yは表示のライン方向に延び、一方のサステイン
電極Yはアドレッシングに際してライン単位にセルを選
択するためのスキャン電極として用いられる。アドレス
電極Aは、列単位にセルを選択するためのデータ電極で
あり、列方向に延びている。
The PDP 1 has a pair of sustain electrodes X and Y
Are surface discharge type PDPs arranged in parallel, and each cell has a sustain electrode X, Y and an address electrode A corresponding to each other.
It has an electrode matrix with an electrode structure. The sustain electrodes X and Y extend in the display line direction, and one of the sustain electrodes Y is used as a scan electrode for selecting a cell for each line at the time of addressing. The address electrodes A are data electrodes for selecting cells in column units, and extend in the column direction.

【0028】駆動ユニット80は、コントローラ81、
フレームメモリ82、アドレス発生器83、画像処理回
路84、動き検出回路85、Xドライバ回路86、Yド
ライバ回路87、及びアドレスドライバ回路88を有し
ている。駆動ユニット80には外部装置から各ピクセル
のRGBの輝度レベル(階調レベル)を示す多値の映像
データDR,DG,DBが、各種の同期信号とともに入
力される。映像データDR,DG,DBは、フレームメ
モリ82に一旦格納された後、画像処理回路84によっ
てサブフレームデータR0〜3,G0〜3,B0〜3に
変換され、再びフレームメモリ82に格納される。サブ
フレームデータR0〜3,G0〜3,B0〜3は、1フ
レームを分割した各サブフレームにおけるセルの発光の
要否を示す2値データの集合である。本実施形態におい
ては、サブフレームデータR0〜3,G0〜3,B0〜
3のビット数は4である。つまり、1フレームの分割数
が4であり、R,G,B毎に「0」から「15」までの
16階調の輝度の設定による163 色のカラー表示が可
能である。
The drive unit 80 includes a controller 81,
It has a frame memory 82, an address generator 83, an image processing circuit 84, a motion detection circuit 85, an X driver circuit 86, a Y driver circuit 87, and an address driver circuit 88. Multi-valued video data DR, DG, and DB indicating the RGB luminance level (gray level) of each pixel are input to the drive unit 80 from an external device together with various synchronization signals. The video data DR, DG, and DB are temporarily stored in the frame memory 82, converted into sub-frame data R0-3, G0-3, and B0-3 by the image processing circuit 84, and stored again in the frame memory 82. . The subframe data R0-3, G0-3, B0-3 is a set of binary data indicating whether or not light emission of cells is required in each subframe obtained by dividing one frame. In the present embodiment, the subframe data R0-3, G0-3, B0
The number of bits of 3 is 4. That is, 1 division number of frames is 4, R, can be G, color display setting by 16 three colors of the luminance of 16 gradations of each B from "0" to "15".

【0029】動き検出回路85は、本発明に特有の構成
要素であり、偽輪郭の生じるおそれがあるときのみに静
止画と動画とで異なるフレーム分割形態を適用するため
に設けられている。すなわち、動き検出回路85は、フ
レーム転送周期毎に隣接する2フレームの映像データD
R,DG,DBをフレームメモリ82から読み出し、表
示物体の動きの度合いを検出する。本実施形態では、一
方のフレームはその時点の表示対象のフレーム(これを
“現フレーム”という)であり、他方のフレームは現フ
レームの次のフレーム(これを“次フレーム”という)
である。そして、動き検出回路85は、動きの度合いが
設定値を越えているか否か、つまり偽輪郭の生じるおそ
れの有無を示す検出信号S85を出力する。検出信号S
85は、コントローラ81、アドレス発生器83、及び
画像処理回路84に与えられる。
The motion detection circuit 85 is a component unique to the present invention, and is provided to apply different frame division modes between a still image and a moving image only when there is a possibility that a false contour may occur. That is, the motion detection circuit 85 outputs the video data D of two adjacent frames every frame transfer cycle.
R, DG, and DB are read from the frame memory 82, and the degree of movement of the display object is detected. In the present embodiment, one frame is a frame to be displayed at that time (this is called “current frame”), and the other frame is a frame next to the current frame (this is called “next frame”).
It is. Then, the motion detection circuit 85 outputs a detection signal S85 indicating whether or not the degree of motion exceeds a set value, that is, whether or not there is a possibility that a false contour may occur. Detection signal S
85 is provided to the controller 81, the address generator 83, and the image processing circuit 84.

【0030】動きの度合いが比較的に小さいとき、検出
信号S85はノンアクティブである。この場合、以後に
おいて、次フレームはサブフレームをフィールドに分割
しない“通常フレーム”として扱われる。これに対し
て、検出信号S85がアクティブである場合には、次フ
レームは、偽輪郭を防止するために特定のサブフレーム
をフィールドに分割する“特別フレーム”として扱われ
る。つまり、時系列の各フレームのサブフレーム構成
が、動きの度合いに応じて切り換えられる。画像処理回
路84は、次フレームが現フレームとなる以前に、次フ
レームに対応したサブフレームデータR0〜3,G0〜
3,B0〜3を生成し、フレームメモリ82に格納す
る。
When the degree of movement is relatively small, the detection signal S85 is inactive. In this case, the subsequent frame is hereinafter treated as a “normal frame” in which the subframe is not divided into fields. On the other hand, when the detection signal S85 is active, the next frame is treated as a “special frame” that divides a specific subframe into fields in order to prevent false contours. That is, the subframe configuration of each time-series frame is switched according to the degree of motion. Before the next frame becomes the current frame, the image processing circuit 84 generates sub-frame data R0-3, G0-
3, B0-3 are generated and stored in the frame memory 82.

【0031】現フレームのアドレッシングに際して、フ
レームメモリ82からサブフレームデータR0〜3,G
0〜3,B0〜3が1ライン分ずつ読み出され、アドレ
スドライバ回路88に転送される。読出しアドレスの指
定はアドレス発生器83が担う。後述のように、ノンイ
ンタレース走査の場合は、全てのラインのデータが先頭
ラインから順に転送され、インタレース走査の場合は、
所定数置きのラインのデータが順に転送される。アドレ
スドライバ回路88は、転送されたサブフレームデータ
R0〜3,G0〜3,B0〜3に応じて、アドレス電極
Aに選択的にアドレスパルスを印加する。これと並行し
て、Yドライバ回路85は、コントローラ81からの指
示に従って、各サステイン電極(スキャン電極)Yにス
キャンパルスを印加する。アドレッシングに続くサステ
インにおいて、Xドライバ回路86は全てのサステイン
電極Xに共通にサステインパルスを印加し、Yドライバ
回路87は全てのサステイン電極Yに共通にサステイン
パルスを印加する。ただし、印加はサステイン電極Xと
サステイン電極Yとに対して交互に行われる。
When addressing the current frame, subframe data R0-3, G3
0 to 3 and B0 to 3 are read out one line at a time and transferred to the address driver circuit 88. The designation of the read address is performed by the address generator 83. As described later, in the case of non-interlaced scanning, data of all lines are sequentially transferred from the first line, and in the case of interlaced scanning,
Data of a predetermined number of lines is sequentially transferred. The address driver circuit 88 selectively applies an address pulse to the address electrode A according to the transferred sub-frame data R0-3, G0-3, B0-3. In parallel with this, the Y driver circuit 85 applies a scan pulse to each sustain electrode (scan electrode) Y according to an instruction from the controller 81. In the sustain following addressing, the X driver circuit 86 applies a sustain pulse to all the sustain electrodes X in common, and the Y driver circuit 87 applies a sustain pulse to all the sustain electrodes Y in common. However, the application is performed alternately on the sustain electrodes X and the sustain electrodes Y.

【0032】図2は本発明に係るPDPの内部構造を示
す斜視図である。前面側のガラス基板11の内面に、ラ
インL毎に一対ずつサステイン電極X,Yが配列されて
いる。サステイン電極X,Yは、それぞれが透明導電膜
41と金属膜42とからなり、AC駆動のための誘電体
層17で被覆されている。誘電体層17の表面にはMg
Oからなる保護膜18が蒸着されている。背面側のガラ
ス基板21の内面には、下地層22、アドレス電極A、
絶縁層24、隔壁29、及びカラー表示のための3色
(R,G,B)の蛍光体層28R,28G,28Bが設
けられている。各隔壁29は平面視において直線状であ
る。これら隔壁29によって放電空間30がライン方向
にサブピクセル(表示要素)毎に区画され、且つ放電空
間30の間隙寸法が一定値に規定されている。表示の1
ピクセルは、ライン方向に並ぶ3つのサブピクセルから
なる。隔壁29の配置パターンがストライプパターンで
あることから、放電空間30のうちの各列に対応した部
分は、全てのラインに跨がって列方向に連続している。
各列内のサブピクセルの発光色は同一である。各サブピ
クセルの範囲内の構造体がセルである。
FIG. 2 is a perspective view showing the internal structure of the PDP according to the present invention. On the inner surface of the glass substrate 11 on the front side, a pair of sustain electrodes X and Y are arranged for each line L. The sustain electrodes X and Y each include a transparent conductive film 41 and a metal film 42, and are covered with a dielectric layer 17 for AC driving. Mg is applied to the surface of the dielectric layer 17.
A protective film 18 made of O is deposited. An underlayer 22, an address electrode A,
An insulating layer 24, partition walls 29, and phosphor layers 28R, 28G, 28B of three colors (R, G, B) for color display are provided. Each partition 29 is linear in plan view. These partition walls 29 divide the discharge space 30 in the line direction for each sub-pixel (display element), and the gap size of the discharge space 30 is defined to a constant value. Display 1
The pixel is composed of three sub-pixels arranged in the line direction. Since the arrangement pattern of the partition walls 29 is a stripe pattern, a portion of the discharge space 30 corresponding to each column is continuous in the column direction across all the lines.
The emission colors of the sub-pixels in each column are the same. The structure within each sub-pixel is a cell.

【0033】PDP1では、上述のようにサブピクセル
の点灯(発光)/非点灯の設定(アドレッシング)に、
アドレス電極Aとサステイン電極Yとが用いられる。す
なわち、N本(Nはライン数)のサステイン電極Yに対
してスキャンパルスを印加することによって画面走査
(ライン選択)が行われ、サステイン電極Yと表示内容
に応じて選択されたアドレス電極Aとの間での対向放電
(アドレス放電)によって、ラインL毎に所定の帯電状
態が形成される。その際、Rの列にはサブフレームデー
タR0〜3が、Gの列にはサブフレームデータG0〜3
が、Bの列にはサブフレームデータB0〜3が適用され
る。アドレッシングの後、サステイン電極Xとサステイ
ン電極Yとに交互に所定波高値のサステインパルスを印
加すると、アドレッシングの終了時点で所定量の壁電荷
が存在したセルで面放電(サステイン放電)が生じる。
In the PDP 1, as described above, the setting (addressing) of lighting (light emission) / non-lighting of the sub-pixels includes:
An address electrode A and a sustain electrode Y are used. That is, screen scanning (line selection) is performed by applying a scan pulse to N (N is the number of lines) sustain electrodes Y, and the sustain electrodes Y and the address electrodes A selected according to the display content are connected to the sustain electrodes Y. A predetermined charge state is formed for each line L by the opposing discharge (address discharge) between the two. At this time, the subframe data R0 to 3 are provided in the column of R, and the subframe data G0 to 3 are provided in the column of G.
However, the subframe data B0 to B3 are applied to the column B. After the addressing, when a sustain pulse having a predetermined peak value is alternately applied to the sustain electrode X and the sustain electrode Y, a surface discharge (sustain discharge) occurs in a cell in which a predetermined amount of wall charge exists at the end of the addressing.

【0034】次に、PDP1の駆動方法について説明す
る。図3はフレーム構成図である。図3(A)は通常フ
レームの構成を示し、図3(B)は特別フレームの構成
を示している。
Next, a method of driving the PDP 1 will be described. FIG. 3 is a frame configuration diagram. FIG. 3A shows the configuration of a normal frame, and FIG. 3B shows the configuration of a special frame.

【0035】階調表示を行うために、基本的には、図3
(A)のようにフレームFを4個のサブフレームsf1
〜sf4に分割する。各サブフレームsf1〜sf4の
表示期間は、リセット期間TR、アドレス期間TA、及
びサステイン期間TSからなる。各サブフレームsf1
〜sf4における輝度の相対比率が1:2:4:8とな
るように重み付けをして、各サブフレームsf1〜sf
4のサステイン期間TSにおける発光回数を設定する。
サブフレーム単位の発光の有無の組合せで16階調の表
示が可能である。上述のサブフレームデータR0〜3,
G0〜3,B0〜3の各ビットは、1つのサブフレーム
の発光の有無を示す。すなわち、最下位ビットはサブフ
レームsf1に対応し、第2ビットはサブフレームsf
2に対応し、第3ビットはサブフレームsf3に対応
し、最上位ビットはサブフレームsf4に対応する。
In order to perform gradation display, basically, FIG.
The frame F is divided into four subframes sf1 as shown in FIG.
To sf4. The display period of each of the sub-frames sf1 to sf4 includes a reset period TR, an address period TA, and a sustain period TS. Each subframe sf1
To sf4 so that the relative ratio of luminance is 1: 2: 4: 8.
The number of times of light emission in the sustain period TS of No. 4 is set.
Display of 16 gradations is possible by combining the presence or absence of light emission in subframe units. The above-mentioned sub-frame data R0-3,
Each bit of G0 to 3 and B0 to 3 indicates the presence or absence of light emission of one subframe. That is, the least significant bit corresponds to subframe sf1, and the second bit is subframe sf1.
2, the third bit corresponds to subframe sf3, and the most significant bit corresponds to subframe sf4.

【0036】特別フレームについては、偽輪郭を防止す
るため、最大輝度のサブフレームsf4を2個の分割サ
ブフレーム(フィールド)sf41,sf42で構成す
る。サブフレームsf4が本発明における“特定サブフ
レーム”である。図3(B)のようにsf1→sf41
→sf3→sf42→sf2の順に各サブフレームの表
示期間を配置する。これにより、分割サブフレームsf
41,sf42の表示が時間的に離れる。各分割サブフ
レームsf41,sf42のサステイン期間TSの長さ
は、サブフレームsf4のサステイン期間TSの長さの
ほぼ半分である。つまり、各分割サブフレームsf4
1,sf42の輝度の重みはともに「2」である。ここ
で注意すべきことは、サブフレームデータR0〜3,G
0〜3,B0〜3は、サブフレーム単位のデータであっ
て、分割サブフレームsf41,sf42に共通に適用
されることである。
For the special frame, the sub-frame sf4 having the maximum luminance is composed of two divided sub-frames (fields) sf41 and sf42 in order to prevent false contours. The subframe sf4 is a “specific subframe” in the present invention. As shown in FIG. 3B, sf1 → sf41
The display period of each subframe is arranged in the order of → sf3 → sf42 → sf2. Thereby, the divided subframe sf
41 and sf42 are temporally separated. The length of the sustain period TS of each of the divided subframes sf41 and sf42 is substantially half the length of the sustain period TS of the subframe sf4. That is, each divided subframe sf4
The weights of the luminances of 1 and sf42 are both “2”. It should be noted here that the subframe data R0 to R3, G
0 to 3 and B0 to 3 are data in units of subframes, and are commonly applied to the divided subframes sf41 and sf42.

【0037】サブフレームsf4を2分割すると、1フ
レームに係わるアドレッシングの回数が1つ増える。総
アドレッシング時間の延長を避けるため、サブフレーム
sf4については分割サブフレームsf41,sf42
をフィールドとする2対1インタレース走査形式でアド
レッシングを行う。分割サブフレームsf41では、奇
数ラインのサブフレームデータR0〜3,G0〜3,B
0〜3に応じて点灯の有無を設定し、分割サブフレーム
sf42では、偶数ラインのサブフレームデータR0〜
3,G0〜3,B0〜3に応じて点灯の有無を設定す
る。加えて、各セルの発光回数の減少による輝度の低下
を補うため、1ライン分のサブフレームデータR0〜
3,G0〜3,B0〜3を2ラインに適用して、2ライ
ンずつ点灯の有無を設定する。インタレース走査を行う
ことにより、フレーム全体のアドレッシングの所要時間
は、サブフレームsf4を分割する前と変わらない。サ
ブフレームsf4以外のサブフレームsf1〜3(これ
らを通常サブフレームと呼称する)ではノンインタレー
ス走査形式でアドレッシングを行う。なお、サブフレー
ムsf4の分割にともなって1回のリセットの分だけフ
レーム期間が延びる。ただし、この延長分は、サステイ
ン期間TAの若干の短縮で補うことのできる程度の短い
時間である。
When the subframe sf4 is divided into two, the number of times of addressing for one frame increases by one. In order to avoid extending the total addressing time, the subframe sf4 is divided into subframes sf41 and sf42.
The addressing is performed in a two-to-one interlaced scanning format in which is a field. In the divided sub-frame sf41, the sub-frame data R0-3, G0-3, B
Lighting presence / absence is set according to 0 to 3, and in the divided subframe sf42, the subframe data R0 to R0 of the even-numbered line is set.
3, lighting on / off is set according to G0-3, B0-3. In addition, in order to compensate for a decrease in luminance due to a decrease in the number of times of light emission of each cell, sub-frame data R0 to R0 for one line
3, G0-3, B0-3 are applied to two lines, and the presence or absence of lighting is set for each two lines. By performing the interlaced scanning, the time required for addressing the entire frame is the same as before the subframe sf4 is divided. In the sub-frames sf1 to sf1 other than the sub-frame sf4 (these frames are usually referred to as sub-frames), addressing is performed in a non-interlaced scanning format. Note that the frame period is extended by one reset in accordance with the division of the subframe sf4. However, this extension is a short time that can be compensated for by a slight shortening of the sustain period TA.

【0038】図4は通常サブフレームにおける印加電圧
の波形図、図5は特定サブフレームにおける印加電圧の
波形図である。図4において、リセット期間TRは、そ
れ以前の点灯状態の影響を防ぐため、有効表示領域の壁
電荷の消去(全面消去)を行う期間である。書込みパル
スPWの立上がりに呼応して全てのラインで強い面放電
が生じ、誘電体層17に多量の壁電荷が生じる。しか
し、書込みパルスPWの立下がりに呼応して、壁電荷に
よるいわゆる自己放電が生じ、誘電体層17の壁電荷が
消失する。パルスPawは放電空間30の背面側の壁面
への壁電荷の蓄積を抑えるために印加される。
FIG. 4 is a waveform diagram of an applied voltage in a normal subframe, and FIG. 5 is a waveform diagram of an applied voltage in a specific subframe. In FIG. 4, the reset period TR is a period in which wall charges in the effective display region are erased (entirely erased) in order to prevent the influence of the previous lighting state. In response to the rise of the write pulse PW, a strong surface discharge is generated in all lines, and a large amount of wall charges are generated in the dielectric layer 17. However, in response to the fall of the write pulse PW, so-called self-discharge occurs due to wall charges, and the wall charges of the dielectric layer 17 disappear. The pulse Paw is applied to suppress accumulation of wall charges on the wall surface on the back side of the discharge space 30.

【0039】アドレス期間TAは、ライン順次のアドレ
ッシングを行う期間である。サステイン電極Xを接地電
位に対して正電位Vaxにバイアスし、全てのサステイ
ン電極Yを負電位Vscにバイアスする。この状態で、
先頭のラインから1ラインずつ順に各ラインを選択し、
サステイン電極Yに負極性のスキャンパルスPyを印加
する。ラインの選択と同時に、サブフレームデータR0
〜3,G0〜3,B0〜3が示す点灯すべきセルに対応
したアドレス電極Aに対して、波高値Vaの正極性のア
ドレスパルスPaを印加する。選択されたラインにおい
て、アドレスパルスPaの印加されたセルでは、サステ
イン電極Yとアドレス電極Aとの間でアドレス放電が起
こる。サステイン電極XがアドレスパルスPaと同極性
の電位にバイアスされているので、そのバイアスでアド
レスパルスPaが打ち消され、サステイン電極Xとアド
レス電極Aとの間では放電は起きない。
The address period TA is a period during which line-sequential addressing is performed. The sustain electrodes X are biased to the positive potential Vax with respect to the ground potential, and all the sustain electrodes Y are biased to the negative potential Vsc. In this state,
Select each line in order from the top line one by one,
A scan pulse Py of negative polarity is applied to the sustain electrode Y. At the same time as selecting the line, the subframe data R0
A positive address pulse Pa having a peak value Va is applied to the address electrodes A corresponding to the cells to be turned on indicated by 〜3, G0-3, and B0-3. In the selected line, in the cell to which the address pulse Pa is applied, an address discharge occurs between the sustain electrode Y and the address electrode A. Since the sustain electrode X is biased to a potential having the same polarity as the address pulse Pa, the bias cancels the address pulse Pa and no discharge occurs between the sustain electrode X and the address electrode A.

【0040】サステイン期間TSは、階調レベルに応じ
た輝度を確保するために、アドレッシングによって設定
された点灯状態を維持する期間である。対向放電を防止
するため、全てのアドレス電極Aを正極性の電位(例え
ばVs/2)にバイアスし、最初に全てのサステイン電
極Yに波高値Vsの正極性のサステインパルスPsを印
加する。その後、サステイン電極Xとサステイン電極Y
とに対して、交互に波高値Vsの正極性のサステインパ
ルスPsを印加する。サステインパルスPsの印加毎
に、アドレス期間TAにおいて壁電荷の蓄積したセルで
面放電が生じる。
The sustain period TS is a period during which the lighting state set by addressing is maintained in order to secure luminance according to the gradation level. In order to prevent the counter discharge, all the address electrodes A are biased to a positive potential (for example, Vs / 2), and first, a positive sustain pulse Ps having a peak value Vs is applied to all the sustain electrodes Y. Thereafter, the sustain electrode X and the sustain electrode Y
, A positive sustain pulse Ps having a peak value Vs is alternately applied. Each time the sustain pulse Ps is applied, surface discharge occurs in the cell in which the wall charges are accumulated in the address period TA.

【0041】通常サブフレームと特定サブフレームとの
間では、アドレス期間TAの駆動シーケンスが異なる。
特定サブフレームの場合には、図5のように隣接する奇
数ラインと偶数ラインとを組とし、すなわち先頭ライン
から数えて(2i−1)番目(i=1,2,3,…)の
ラインと2i番目のラインとを組として、2ラインずつ
ライン走査を行う。これと並行して、分割サブフレーム
sf41では奇数ラインのサブフレームデータR0〜
3,G0〜3,B0〜3に応じてアドレス電極Aにアド
レスパルスPaを印加し、分割サブフレームsf42で
は偶数ラインのサブフレームデータR0〜3,G0〜
3,B0〜3に応じてアドレス電極Aにアドレスパルス
Paを印加する。
The drive sequence in the address period TA differs between the normal subframe and the specific subframe.
In the case of the specific sub-frame, adjacent odd lines and even lines are grouped as shown in FIG. 5, that is, the (2i-1) -th (i = 1, 2, 3,...) And the 2i-th line, a line scan is performed for each two lines. In parallel with this, in the divided subframe sf41, the subframe data R0 of the odd line is
3, G0-3, B0-3, an address pulse Pa is applied to the address electrode A. In the divided subframe sf42, the subframe data R0-3, G0
3, an address pulse Pa is applied to the address electrode A according to B0 to B3.

【0042】図6は画像処理回路84のデータ補正機能
を説明するための図である。図中の黒丸(●)はインタ
レース走査形式で1ラインずつアドレッシングを行う場
合の点灯を示し、白抜きの丸(○)は2ラインずつアド
レッシングを行うことによる従属的な点灯を示してい
る。
FIG. 6 is a diagram for explaining the data correction function of the image processing circuit 84. In the figure, black circles (●) indicate lighting when addressing is performed line by line in an interlaced scanning format, and white circles (○) indicate subordinate lighting by addressing two lines at a time.

【0043】上述のようにインタレース走査形式で2ラ
インずつ点灯の要否を設定するアドレッシングを行う
と、階調の変化が乱れる場合がある。例えば、図6
(A)のように、(2i−1)番目の奇数ラインから
(2i+4)番目の偶数ラインまでの同一列のセルに対
して、表示すべき階調レベルとして順に10、9、8、
7、6、5が与えられている場合を考える。(2i−
1)番目のラインでは、階調レベルが10であるので、
例えば注目セルがRのセルとすると、サブフレームデー
タR0〜3は、サブフレームsf2(重み2)及びサブ
フレームsf4(重み8)の点灯を要求する。しかし、
(2i−1)番目のラインは奇数ラインであるので、偶
数ラインに対応する分割サブフレームsf42ではサブ
フレームデータR0〜3が無効となる。これらのことか
ら、(2i−1)番目のラインのサブフレームデータR
0〜3に基づいて、分割サブフレームsf41において
(2i−1)番目のライン及びそれと組をなす2i番目
のラインが点灯し、サブフレームsf2において(2i
−1)番目のラインが点灯する。一方、2i番目のライ
ンの階調レベルは9であるので、サブフレームデータR
0〜3は、サブフレームsf1(重み1)及びサブフレ
ームsf4(重み8)の点灯を要求する。2i番目のラ
インは偶数ラインであるので、奇数ラインに対応する分
割サブフレームsf41ではサブフレームデータR0〜
3が無効となる。これらのことから、2i番目のライン
のサブフレームデータR0〜3に基づいて、サブフレー
ムsf1において2i番目のラインが点灯し、分割サブ
フレームsf42において(2i−1)番目及び2i番
目のラインが点灯する。このようなアドレッシングの結
果、フレーム全体でみると、階調レベルに応じた正しい
輝度レベルが得られる。
When the addressing for setting the necessity of lighting two lines at a time in the interlaced scanning format is performed as described above, the change in gradation may be disturbed. For example, FIG.
As shown in (A), the cells in the same column from the (2i-1) -th odd line to the (2i + 4) -th even line are set as 10, 9, 8, and
Consider the case where 7, 6, and 5 are given. (2i-
In the 1) th line, since the gradation level is 10,
For example, if the cell of interest is an R cell, the subframe data R0 to R3 require lighting of the subframe sf2 (weight 2) and the subframe sf4 (weight 8). But,
Since the (2i-1) -th line is an odd-numbered line, the sub-frame data R0 to 3 become invalid in the divided sub-frame sf42 corresponding to the even-numbered line. From these facts, the subframe data R of the (2i-1) th line
On the basis of 0 to 3, the (2i-1) -th line and the 2i-th line paired with the (2i-1) -th line in the divided sub-frame sf41 are turned on, and the (2i-th) line is displayed in the sub-frame sf2.
-1) The first line is turned on. On the other hand, since the gradation level of the 2i-th line is 9, the sub-frame data R
0 to 3 request lighting of the subframe sf1 (weight 1) and the subframe sf4 (weight 8). Since the 2i-th line is an even-numbered line, the sub-frame data R0 to R0 in the divided sub-frame sf41 corresponding to the odd-numbered line
3 becomes invalid. From these facts, based on the sub-frame data R0 to 3 of the 2i-th line, the 2i-th line is turned on in the sub-frame sf1, and the (2i-1) -th and 2i-th lines are turned on in the divided sub-frame sf42. I do. As a result of such addressing, a correct luminance level corresponding to the gradation level can be obtained for the entire frame.

【0044】これに対して、(2i+1)番目と(2i
+2)番目のラインでは、階調レベルと輝度レベルとが
異なるだけでなく変化の傾向が逆転してしまい、滑らか
な階調変化に著しい乱れが生じる。これは、階調レベル
8では、サブフレームデータR0〜3が特定サブフレー
ムであるサブフレームsf4の点灯を要求するのに対
し、階調レベル7では、サブフレームデータR0〜3が
サブフレームsf4の点灯を要求しないからである。つ
まり、特定サブフレームの発光の要否が異なることが原
因である。
On the other hand, the (2i + 1) -th and (2i + 1) -th
In the (+2) th line, not only the gradation level is different from the luminance level but also the tendency of the change is reversed, so that a remarkable disturbance occurs in a smooth gradation change. This means that, at the gradation level 8, the sub-frame data R0 to 3 requires lighting of the sub-frame sf4 which is the specific sub-frame, whereas at the gradation level 7, the sub-frame data R0 to 3 This is because lighting is not required. That is, it is because the necessity of light emission of the specific sub-frame is different.

【0045】そこで、画像処理回路84は、組をなす2
本のライン間で同一列のセルにおける特定サブフレーム
の発光の要否が異なるときには、当該2個のセルの階調
レベルに基づいて代表レベルを算定し、当該2個のセル
については代表レベルに応じた点灯を要求するサブフレ
ームデータR0〜3,G0〜3,B0〜3を生成してア
ドレスドライバ回路88へ出力する。
Therefore, the image processing circuit 84 sets the 2
When the necessity of light emission of a specific sub-frame in a cell in the same column differs between the two lines, a representative level is calculated based on the gray level of the two cells, and the representative level is calculated for the two cells. The sub-frame data R0-3, G0-3, and B0-3 requesting corresponding lighting are generated and output to the address driver circuit 88.

【0046】代表レベルの算定は、具体的には図6
(B)(C)のように当該2個のセルの階調レベルの大
きい方又は小さい方を選択する処理である。なお、階調
レベルの平均値を代表レベルとしてもよい。
The calculation of the representative level is described in detail in FIG.
(B) As in (C), this is a process of selecting the larger or smaller gradation level of the two cells. Note that the average value of the gradation levels may be used as the representative level.

【0047】図7は画像処理回路84のデータ補正部8
40のブロック図である。データ補正部840は、1ラ
イン分のデータ遅延を行うためのバッファ848、デー
タ補正の要否を判別する論理回路841、代表レベルを
算定するフィルタ846、及びデータセレクタ847を
有している。
FIG. 7 shows the data correction unit 8 of the image processing circuit 84.
It is a block diagram of 40. The data correction unit 840 includes a buffer 848 for delaying data of one line, a logic circuit 841 for determining whether data correction is necessary, a filter 846 for calculating a representative level, and a data selector 847.

【0048】データ補正部840には、サブフレームデ
ータと同様のビット形式に変換された映像データDR0
〜3,DG0〜3,DB0〜3がピクセル配列順に入力
される。フィルタ846には、バッファ848によって
遅延された映像データDR0〜3,DG0〜3,DB0
〜3と、遅延されていない映像データDR0〜3,DG
0〜3,DB0〜3とがパラレルに入力される。つま
り、インタレース走査の組をなす2ラインの映像データ
DR0〜3,DG0〜3,DB0〜3が同時に入力され
る。
The data correction unit 840 has the video data DR0 converted into the same bit format as the sub-frame data.
, DG0-3, and DB0-3 are input in the order of pixel arrangement. The filter 846 includes video data DR0-3, DG0-3, and DB0 delayed by the buffer 848.
And video data DR0-3 and DG not delayed
0-3 and DB0-3 are input in parallel. That is, two lines of video data DR0-3, DG0-3, and DB0-3, which form a group of interlaced scanning, are input simultaneously.

【0049】論理回路841は、R,G,Bの各色に対
して1個ずつ設けられた計3個の2入力のXOR回路8
42〜844、及びXOR回路842〜844の出力の
論理和を求めるOR回路845から構成されている。各
XOR回路842〜844には、バッファ848による
遅延の前及び後の各映像データDR0〜3,DG0〜
3,DB0〜3の最上位ビットが入力される。最上位ビ
ットは、本実施形態における特定サブフレームである最
大輝度のサブフレームsf4の点灯の要否を示す。組を
成す2ラインのそれぞれのj番目(j=1,2,3…)
のセルの間でサブフレームsf4の点灯の要否が異なる
場合には、OR回路845の出力がアクティブとなる。
この場合、データセレクタ847は、フィルタ846に
よって算定された代表レベルをサブフレームデータR0
〜3,G0〜3,B0〜3として出力する。OR回路8
45の出力がノンアクティブの場合には、データセレク
タ847は、バッファ846によって遅延された映像デ
ータDR0〜3,DG0〜3,DB0〜3をそのままサ
ブフレームデータR0〜3,G0〜3,B0〜3として
出力する。
The logic circuit 841 includes a total of three 2-input XOR circuits 8 provided one for each of R, G, and B colors.
42 to 844, and an OR circuit 845 for calculating the logical sum of the outputs of the XOR circuits 842 to 844. The XOR circuits 842 to 844 have respective video data DR0 to DG3 before and after the delay by the buffer 848, and DG0 to DG0.
3, the most significant bits of DB0 to DB3 are input. The most significant bit indicates whether it is necessary to light the sub-frame sf4 having the maximum luminance, which is the specific sub-frame in the present embodiment. J-th (j = 1, 2, 3,...) Of each of the two lines forming the set
If the necessity of lighting of the sub-frame sf4 is different among the cells of, the output of the OR circuit 845 becomes active.
In this case, the data selector 847 sets the representative level calculated by the filter 846 to the sub-frame data R0.
-3, G0-3, B0-3. OR circuit 8
When the output of D.45 is inactive, the data selector 847 converts the video data DR0-3, DG0-3, and DB0-3 delayed by the buffer 846 into sub-frame data R0-3, G0-3, B0 Output as 3.

【0050】以上の実施形態では16階調のフレーム構
成を例示したが、階調数は、32、64、128、25
6又はそれ以上であってもよい。サブフレームの輝度の
重みを必ずしもバイナリーの重みにする必要もない。1
つのサブフレームを3以上のk個の分割サブフレームで
構成してもよい。その場合には、各分割サブフレームを
フィールドとするk対1インタレース形式でアドレッシ
ングを行う。最大輝度から輝度の降順に選択した2以上
のサブフレームをそれぞれ分割してもよい。 〔第2の実施形態〕図8は第2の実施形態に係るプラズ
マ表示装置200の構成図である。図8において、図1
の例と同一の機能を有した構成要素には同一の符号を付
し、それらの説明を省略し、又は簡略化する。
In the above embodiment, the frame configuration of 16 gradations has been exemplified, but the number of gradations is 32, 64, 128, 25.
It may be six or more. The luminance weight of the sub-frame does not necessarily have to be a binary weight. 1
One subframe may be composed of three or more k divided subframes. In that case, addressing is performed in a k-to-1 interlace format in which each divided subframe is a field. Two or more subframes selected in descending order of luminance from maximum luminance may be divided. [Second Embodiment] FIG. 8 is a configuration diagram of a plasma display device 200 according to a second embodiment. In FIG. 8, FIG.
The components having the same functions as those of the example are denoted by the same reference numerals, and their description is omitted or simplified.

【0051】プラズマ表示装置200は、マトリクス形
式のカラー表示デバイスであるAC型のPDP1と、画
面を構成する多数のセル(表示素子)を選択的に点灯さ
せるための駆動ユニット90とからなる。
The plasma display device 200 comprises an AC type PDP 1 which is a matrix type color display device, and a drive unit 90 for selectively lighting a number of cells (display elements) constituting a screen.

【0052】駆動ユニット90は、コントローラ91、
フレームメモリ82、アドレス発生器83、画像処理回
路94、動き検出回路85、Xドライバ回路86、Yド
ライバ回路87、及びアドレスドライバ回路88を有し
ている。本実施形態の画像処理回路94は、多値の映像
データDR,DG,DBを2値のサブフレームデータR
0〜3,G0〜3,B0〜3に変換し、その際に必要に
応じてフレーム間の動きを和らげるための仮想の画像情
報である挿入フレームを生成する補間演算を行う。本実
施形態におけるサブフレームデータR0〜6,G0〜
6,B0〜6のビット数は6である。つまり、1フレー
ムは最大6個のサブフレームで構成されることになる。
The drive unit 90 includes a controller 91,
It has a frame memory 82, an address generator 83, an image processing circuit 94, a motion detection circuit 85, an X driver circuit 86, a Y driver circuit 87, and an address driver circuit 88. The image processing circuit 94 of the present embodiment converts the multi-value video data DR, DG, DB into binary sub-frame data R
0-3, G0-3, B0-3, and at that time, an interpolation operation for generating an insertion frame, which is virtual image information for softening the movement between frames, is performed as necessary. Sub-frame data R0-6, G0 in this embodiment
The number of bits of 6, B0 to B6 is 6. That is, one frame is composed of a maximum of six subframes.

【0053】動き検出回路85は、フレーム転送周期毎
に現フレーム及び次フレームの映像データDR,DG,
DBをフレームメモリ82から読み出し、表示物体の動
きの度合いを検出する。動き検出回路85から出力され
る検出信号S85は、動きの度合いが設定値を越えると
きにアクティブとなる信号であって、次フレームの分割
形態の切換え信号として、コントローラ91、アドレス
発生器83、及び画像処理回路94に与えられる。検出
信号S85がノンアクティブである場合、以後におい
て、次フレームは6個のサブフレームで構成する“通常
フレーム”として扱われる。これに対して、検出信号S
85がアクティブである場合には、次フレームは、偽輪
郭を防止するために補間情報を挿入する“特別フレー
ム”として扱われる。画像処理回路94は、次フレーム
が現フレームとなる以前に、次フレームに対応したサブ
フレームデータR0〜6,G0〜6,B0〜6を生成
し、フレームメモリ82に格納する。現フレームのアド
レッシングに際しては、フレームメモリ82からサブフ
レームデータR0〜6,G0〜6,B0〜6が1ライン
分ずつ読み出され、アドレスドライバ回路88に転送さ
れる。基本的には、全てのラインのデータが先頭ライン
から順に転送される。ただし、後述のように特別フレー
ムのサブフレーム数が通常フレームの2倍になる場合に
は、奇数ライン又は偶数ラインのデータが順に転送され
る。アドレスドライバ回路88は、転送されたサブフレ
ームデータR0〜6,G0〜6,B0〜6に応じて、ア
ドレス電極Aに選択的にアドレスパルスを印加する。こ
れと並行して、Yドライバ回路85は、コントローラ9
1からの指示に従って、1ラインずつ又は2ラインずつ
各サステイン電極(スキャン電極)Yにスキャンパルス
を印加する。アドレッシングの後のサステイン期間にお
いて、Xドライバ回路86は全てのサステイン電極Xに
共通にサステインパルスを印加し、Yドライバ回路87
は全てのサステイン電極Yに共通にサステインパルスを
印加する。
The motion detection circuit 85 provides the video data DR, DG,
The DB is read from the frame memory 82, and the degree of movement of the display object is detected. The detection signal S85 output from the motion detection circuit 85 is a signal that becomes active when the degree of motion exceeds a set value. It is provided to the image processing circuit 94. When the detection signal S85 is non-active, the next frame is treated as a “normal frame” composed of six sub-frames. On the other hand, the detection signal S
If 85 is active, the next frame is treated as a "special frame" where interpolation information is inserted to prevent false contours. Before the next frame becomes the current frame, the image processing circuit 94 generates subframe data R0-6, G0-6, and B0-6 corresponding to the next frame, and stores them in the frame memory 82. At the time of addressing the current frame, the sub-frame data R0-6, G0-6, and B0-6 are read from the frame memory 82 one line at a time and transferred to the address driver circuit 88. Basically, data of all lines is transferred sequentially from the first line. However, when the number of sub-frames of the special frame is twice as large as that of the normal frame as described later, data of odd-numbered lines or even-numbered lines is sequentially transferred. The address driver circuit 88 selectively applies an address pulse to the address electrode A according to the transferred sub-frame data R0-6, G0-6, B0-6. In parallel with this, the Y driver circuit 85
According to the instruction from 1, a scan pulse is applied to each sustain electrode (scan electrode) Y line by line or line by line. In the sustain period after the addressing, the X driver circuit 86 applies a sustain pulse to all the sustain electrodes X in common, and the Y driver circuit 87
Applies a sustain pulse to all the sustain electrodes Y in common.

【0054】図9はフレーム分割の一例を示す図、図1
0はフレーム分割の他の例を示す図である。これらの図
においては、j番目のフレームF(j)が現フレームと
され、(j+1)番目のフレームF(j+1)が次フレ
ームとされている。
FIG. 9 shows an example of frame division.
0 is a diagram showing another example of frame division. In these figures, the j-th frame F (j) is the current frame, and the (j + 1) -th frame F (j + 1) is the next frame.

【0055】フレーム間の動きの度合いが小さい場合、
次フレームF(j+1)は、階調表示を行うために、図
9(A)及び図10(A)のように6個のサブフレーム
sf1〜sf6に分割される。各サブフレームsf1〜
sf4の表示期間は、リセット期間、アドレス期間、及
びサステイン期間からなる。各サブフレームsf1〜s
f6における輝度の相対比率が1:2:4:8:16:
32となるように重み付けをして、各サブフレームsf
1〜sf6のサステイン期間における発光回数を設定す
る。サブフレーム単位の発光の有無の組合せで64階調
の表示が可能である。上述のサブフレームデータR0〜
6,G0〜6,B0〜6の各ビットは、1つのサブフレ
ームの発光の有無を示す。最下位ビットはサブフレーム
sf1に対応し、第2〜第5ビットはサブフレームsf
2〜sf5に対応し、最上位ビットはサブフレームsf
6に対応する。
When the degree of movement between frames is small,
The next frame F (j + 1) is divided into six subframes sf1 to sf6 as shown in FIGS. 9A and 10A in order to perform gradation display. Each subframe sf1
The display period of sf4 includes a reset period, an address period, and a sustain period. Each subframe sf1-s
The relative ratio of luminance at f6 is 1: 2: 4: 8: 16:
32 so that each subframe sf
The number of light emission in the sustain period of 1 to sf6 is set. Display of 64 gradations is possible by combining the presence or absence of light emission in subframe units. The above-described subframe data R0
Each bit of 6, G0 to 6, B0 to 6 indicates the presence or absence of light emission of one subframe. The least significant bit corresponds to subframe sf1, and the second to fifth bits correspond to subframe sf1.
2 to sf5, and the most significant bit is the subframe sf
Corresponds to 6.

【0056】一方、フレーム間の動きの度合いが大きい
場合、次フレームF(j+1)は、偽輪郭を防止するた
めに図9(B)及び図10(B)のように2つの短縮フ
レームf1,f2の組に置き換えられる。前側の短縮フ
レームf1は、現フレームF(j)と次フレームF(j
+1)とに基づいて生成された補間画像(仮想情報)で
あり、後側の短縮フレームf2は次フレームF(j+
1)と同じ内容の画像(実情報)である。つまり、次フ
レームF(j+1)の表示期間を短縮し、現フレームF
(j)と次フレームF(j+1)との間に補間画像を挿
入する。各短縮フレームf1,f2の表示期間は、通常
フレームの表示期間(フレーム期間)の約1/2であ
る。このような短縮フレームf1,f2も、階調表示を
行うために所定数のサブフレームに分割される。
On the other hand, when the degree of movement between the frames is large, the next frame F (j + 1) is divided into two shortened frames f1 and f2 as shown in FIGS. 9B and 10B in order to prevent false contours. It is replaced by the set of f2. The previous shortened frame f1 is composed of the current frame F (j) and the next frame F (j
+1), and an interpolated image (virtual information) generated based on the next frame F (j +
This is an image (actual information) having the same contents as in 1). That is, the display period of the next frame F (j + 1) is reduced, and
An interpolation image is inserted between (j) and the next frame F (j + 1). The display period of each of the shortened frames f1 and f2 is about の of the display period (frame period) of the normal frame. Such shortened frames f1 and f2 are also divided into a predetermined number of sub-frames for performing gradation display.

【0057】図9の例は、各短縮フレームf1,f2を
2つのサブフレームsf5,sf6に分割するものであ
る。これらサブフレームsf5,sf6には、サブフレ
ームデータR0〜6,G0〜6,B0〜6の上位側2ビ
ットが対応する。この例では、1フレーム期間における
アドレッシング回数が増加しないので、通常フレームと
同様に1ラインずつライン走査を行うことができ、列方
向の解像度は低下しない。ただし、サブフレーム数が少
ないので通常フレームと比べて階調性が低下する。
In the example of FIG. 9, each shortened frame f1, f2 is divided into two sub-frames sf5, sf6. The upper two bits of the subframe data R0-6, G0-6, B0-6 correspond to these subframes sf5, sf6. In this example, since the number of times of addressing in one frame period does not increase, line scanning can be performed line by line similarly to the normal frame, and the resolution in the column direction does not decrease. However, since the number of sub-frames is small, the gradation is lower than that of a normal frame.

【0058】図10の例は、各短縮フレームf1,f2
を通常フレームと同様に重み付けをした6個のサブフレ
ームsf1’〜sf6’に分割するものである。これら
サブフレームsf1’〜sf6’には、サブフレームデ
ータR0〜6,G0〜6,B0〜6の各ビットが対応す
る。この例では、特別フレームに対して、通常フレーム
と同様の階調性を確保することができる。ただし、1フ
レーム期間におけるアドレッシング回数が2倍になるの
で、1ラインずつライン走査を行うことができず、列方
向の解像度が低下する。
In the example of FIG. 10, each shortened frame f1, f2
Is divided into six subframes sf1 ′ to sf6 ′ weighted in the same manner as the normal frame. These sub-frames sf1 'to sf6' correspond to bits of sub-frame data R0 to 6, G0 to 6, and B0 to 6, respectively. In this example, the same gradation property as that of the normal frame can be secured for the special frame. However, since the number of times of addressing in one frame period is doubled, line scanning cannot be performed line by line, and the resolution in the column direction decreases.

【0059】図9及び図10のどちらの例においても、
サブフレームの輝度の重みを任意に設定することは可能
であるが、例示の2例では通常フレームと同様の要領で
生成したサブフレームデータを用いて各サブフレームの
アドレッシングを行うことができ、データ生成処理の負
担が小さい。
In both the examples of FIGS. 9 and 10,
Although it is possible to arbitrarily set the weight of the luminance of the subframe, in the two illustrated examples, the addressing of each subframe can be performed using the subframe data generated in the same manner as the normal frame. The load of the generation process is small.

【0060】図11は通常フレームのライン走査の形態
を示す図、図12は図10に対応した特別フレームのラ
イン走査の形態を示す図である。通常フレーム及び図9
の構成の短縮フレームについては、各サブフレームのア
ドレス期間TAにおいて、1ラインずつライン走査を行
う。具体的には、図11のように、まずサステイン電極
Xを接地電位に対して正電位Vaxにバイアスし、全て
のサステイン電極Yを負電位Vscにバイアスする。こ
の状態で、先頭のラインから1ラインずつ順に各ライン
を選択し、サステイン電極Yに負極性のスキャンパルス
Pyを印加する。ラインの選択と同時に、サブフレーム
データR0〜6,G0〜6,B0〜6の所定ビットが示
す点灯すべきセルに対応したアドレス電極Aに対して、
波高値Vaの正極性のアドレスパルスPaを印加する。
選択されたラインにおいて、アドレスパルスPaの印加
されたセルでは、サステイン電極Yとアドレス電極Aと
の間でアドレス放電が起こる。サステイン電極Xがアド
レスパルスPaと同極性の電位にバイアスされているの
で、そのバイアスでアドレスパルスPaが打ち消され、
サステイン電極Xとアドレス電極Aとの間では放電は起
きない。
FIG. 11 is a view showing a form of line scanning of a normal frame, and FIG. 12 is a view showing a form of line scanning of a special frame corresponding to FIG. Normal frame and FIG.
With respect to the shortened frame having the above structure, line scanning is performed line by line in the address period TA of each subframe. Specifically, as shown in FIG. 11, first, the sustain electrode X is biased to the positive potential Vax with respect to the ground potential, and all the sustain electrodes Y are biased to the negative potential Vsc. In this state, each line is selected one by one sequentially from the top line, and a negative scan pulse Py is applied to the sustain electrode Y. Simultaneously with the selection of the line, with respect to the address electrode A corresponding to the cell to be lit indicated by the predetermined bits of the sub-frame data R0-6, G0-6, B0-6,
A positive address pulse Pa having a peak value Va is applied.
In the selected line, in the cell to which the address pulse Pa is applied, an address discharge occurs between the sustain electrode Y and the address electrode A. Since the sustain electrode X is biased to a potential having the same polarity as the address pulse Pa, the bias cancels the address pulse Pa,
No discharge occurs between the sustain electrode X and the address electrode A.

【0061】図10のサブフレーム構成の特別フレーム
については、各サブフレームのアドレス期間TAにおい
て、図12のように2ラインずつライン走査を行う。具
体的には、隣接する奇数ラインと偶数ラインとを組と
し、すなわち先頭ラインから数えて(2i−1)番目
(i=1,2,3,…)のラインと2i番目のラインと
を組として、2ラインずつ同時にスキャンパルスPyを
印加する。これと並行して、例えば奇数ラインのサブフ
レームデータR0〜6,G0〜6,B0〜6に応じてア
ドレス電極AにアドレスパルスPaを印加する。組を成
すラインに対して同一内容のアドレッシングを行うこと
により、輝度の低下を防ぐことができる。しかし、列方
向(ライン配列方向)の解像度が半分になるので、外部
からの映像データDR,DG,DBの解像度によって
は、エイリアシングが生じてモアレなどの画像の乱れが
現れてしまう。そこで、サブフレームデータR0〜6,
G0〜6,B0〜6を生成する段階で、原情報に対して
列方向の高周波成分を除去するフィルタリングを行うの
が望ましい。
For the special frame having the sub-frame configuration shown in FIG. 10, the line scanning is performed two lines at a time during the address period TA of each sub-frame as shown in FIG. Specifically, an odd-numbered line and an even-numbered line are paired, that is, the (2i−1) -th (i = 1, 2, 3,...) Line and the 2i-th line counted from the top line are paired. , A scan pulse Py is applied simultaneously for every two lines. In parallel with this, an address pulse Pa is applied to the address electrode A according to, for example, the odd-numbered line sub-frame data R0-6, G0-6, B0-6. By performing the same content addressing on the lines forming a set, it is possible to prevent a decrease in luminance. However, since the resolution in the column direction (line arrangement direction) is halved, aliasing may occur depending on the resolution of the external video data DR, DG, and DB, and image distortion such as moire may appear. Therefore, the subframe data R0-6
At the stage of generating G0 to B6 and B0 to 6, it is desirable to perform filtering for removing high frequency components in the column direction on the original information.

【0062】なお、輝度の変動を防ぐため、特別フレー
ムにおけるサステインパルス数を通常フレームと同等に
する必要がある。例えば、図10の例においては、各短
縮フレームf1,f2を構成するサブフレームsf1’
〜sf6’のパルス数を、通常フレームのうちの重み付
けの上で対応するサブフレームsf1〜sf6のパルス
数の1/2又はそれに近い値に設定すればよい。
In order to prevent fluctuations in luminance, the number of sustain pulses in a special frame needs to be equal to that in a normal frame. For example, in the example of FIG. 10, the subframes sf1 ′ forming each of the shortened frames f1 and f2 are provided.
The number of pulses of 〜sf6 ′ to ssf6 ′ may be set to の of the number of pulses of the corresponding subframes sf1 to sf6 or a value close to そ れ に of the number of pulses of the corresponding subframe sf1 after weighting the normal frame.

【0063】以上の第1及び第2の実施形態において、
動きの度合いを、必ずしも現フレームと次フレームの組
について調べる必要はない。例えば、現フレームとその
前のフレームの組、現フレームより前の隣接するフレー
ムの組というように、表示が済んでいないフレームにつ
いて調べればよい。現フレームと次フレームの組につい
て調べる場合には、表示途中の現フレームを特別フレー
ムにする意味はないが、現フレームより“後”に表示さ
れるフレームの組について調べる場合には、前後どちら
のフレームを特別フレームとしても同様に画質が改善さ
れる。表示する以前の段階であれば、フレーム分割形態
を任意に変更することができる。
In the first and second embodiments described above,
It is not always necessary to check the degree of motion for the pair of the current frame and the next frame. For example, a frame that has not been displayed, such as a set of a current frame and a previous frame and a set of adjacent frames before the current frame, may be checked. When examining the current frame and the next frame pair, it is meaningless to make the current frame being displayed a special frame. However, when examining the frame pair displayed “after” the current frame, either Even if a frame is set as a special frame, the image quality is similarly improved. At the stage before the display, the frame division mode can be arbitrarily changed.

【0064】[0064]

【発明の効果】請求項1乃至請求項7の発明によれば、
静止画の画質を損なうことなく偽輪郭を低減し、テレビ
ジョン映像のように動きの度合いが不特定である時系列
の画像の表示品質を向上させることができる。
According to the first to seventh aspects of the present invention,
False contours can be reduced without impairing the image quality of a still image, and the display quality of a time-series image whose degree of movement is unspecified, such as a television image, can be improved.

【0065】請求項1の発明によれば、動画についても
静止画と同様の階調性を確保することができる。請求項
2の発明によれば、より確実に偽輪郭を低減することが
できる。
According to the first aspect of the present invention, it is possible to secure the same gradation for a moving image as for a still image. According to the second aspect of the invention, false contours can be reduced more reliably.

【0066】請求項3の発明によれば、複数のラインの
表示内容を共通にすることにより生じる階調再現の乱れ
を目立たなくすることができる。請求項5の発明によれ
ば、動画についても静止画と同様の解像度を確保するこ
とができる。
According to the third aspect of the invention, it is possible to make the gradation reproduction disturbance caused by sharing the display contents of a plurality of lines inconspicuous. According to the fifth aspect of the present invention, it is possible to secure the same resolution for a moving image as for a still image.

【0067】請求項6の発明によれば、動画についても
静止画と同様の階調性を確保することができる。請求項
7の発明によれば、マトリクス表示の列方向の解像度の
低下により生じる画像の乱れを軽減することができる。
According to the invention of claim 6, it is possible to secure the same gradation for a moving image as for a still image. According to the seventh aspect of the present invention, it is possible to reduce the image disturbance caused by the decrease in the resolution of the matrix display in the column direction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係るプラズマ表示装置の構成
図である。
FIG. 1 is a configuration diagram of a plasma display device according to a first embodiment.

【図2】本発明に係るPDPの内部構造を示す斜視図で
ある。
FIG. 2 is a perspective view showing an internal structure of a PDP according to the present invention.

【図3】フレーム構成図である。FIG. 3 is a frame configuration diagram.

【図4】通常サブフレームにおける印加電圧の波形図で
ある。
FIG. 4 is a waveform diagram of an applied voltage in a normal subframe.

【図5】特定サブフレームにおける印加電圧の波形図で
ある。
FIG. 5 is a waveform diagram of an applied voltage in a specific subframe.

【図6】画像処理回路のデータ補正機能を説明するため
の図である。
FIG. 6 is a diagram for explaining a data correction function of the image processing circuit.

【図7】画像処理回路のデータ補正部のブロック図であ
る。
FIG. 7 is a block diagram of a data correction unit of the image processing circuit.

【図8】第2の実施形態に係るプラズマ表示装置の構成
図である。
FIG. 8 is a configuration diagram of a plasma display device according to a second embodiment.

【図9】フレーム分割の一例を示す図である。FIG. 9 is a diagram illustrating an example of frame division.

【図10】フレーム分割の他の例を示す図である。FIG. 10 is a diagram showing another example of frame division.

【図11】通常フレームのライン走査の形態を示す図で
ある。
FIG. 11 is a diagram illustrating a form of line scanning of a normal frame.

【図12】図10に対応した特別フレームのライン走査
の形態を示す図である。
12 is a diagram showing a form of line scanning of a special frame corresponding to FIG.

【図13】従来のフレーム構成図である。FIG. 13 is a configuration diagram of a conventional frame.

【符号の説明】[Explanation of symbols]

1 PDP(マトリクス表示デバイス) F フレーム F(j) 現フレーム(第1のフレーム) F(j+1) 次フレーム(第2のフレーム) f1 短縮フレーム(第2の短縮フレーム) f2 短縮フレーム(第1の短縮フレーム) sf1〜4 サブフレーム sf4 特定サブフレーム sf41 分割サブフレーム(フィールド) sf42 分割サブフレーム(フィールド) sf1’〜6’ サブフレーム 1 PDP (matrix display device) F frame F (j) current frame (first frame) F (j + 1) next frame (second frame) f1 shortened frame (second shortened frame) f2 shortened frame (first Shortened frame) sf1 to 4 subframe sf4 specific subframe sf41 divided subframe (field) sf42 divided subframe (field) sf1 ′ to 6 ′ subframe

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】2値の発光制御が可能な表示要素からなる
マトリクス表示デバイスによる画面表示に際して、1フ
レームを輝度の重み付けをしたn(n≧3)個のサブフ
レームに分割し、1フレームの輝度が階調レベルに応じ
た値となるようにサブフレーム毎にライン走査を行って
表示要素の発光の要否を設定する階調表示方法であっ
て、 第1のフレームとその次の第2のフレームとの間におけ
る表示物体の動きの度合いを調べ、 動きの度合いが設定値を越える場合において、前記第1
及び第2のフレームの一方又は両方を特別フレームと
し、当該特別フレームに対応した前記n個のサブフレー
ムのうち、輝度の重みの降順に選択したm(1≦m<
n)個の特定サブフレームについて、k(k≧2)個の
フィールドで構成してk対1インタレース走査形式で表
示要素の発光の要否を設定し、その際に各フィールドに
おいてkラインずつ同一の設定を行い、他のサブフレー
ムについては、ノンインタレース走査形式で1ラインず
つ表示要素の発光の要否を設定することを特徴とする階
調表示方法。
When a screen is displayed by a matrix display device comprising display elements capable of binary light emission control, one frame is divided into n (n.gtoreq.3) subframes weighted with luminance, and one frame is divided into n (n.gtoreq.3) subframes. This is a gradation display method in which line scanning is performed for each sub-frame so that the luminance becomes a value corresponding to the gradation level, and the necessity of light emission of a display element is set. The degree of movement of the display object between the first and second frames is checked. If the degree of movement exceeds a set value, the first
And one or both of the second frame and the second frame are special frames, and among the n sub-frames corresponding to the special frames, m (1 ≦ m <
For n) specific subframes, k (k ≧ 2) fields are set, and necessity of light emission of display elements is set in a k: 1 interlaced scanning format. At that time, k lines are set in each field. A gradation display method wherein the same setting is performed, and for other sub-frames, the necessity of light emission of a display element is set line by line in a non-interlaced scanning format.
【請求項2】前記各特定サブフレームに対応したk個の
フィールドを、互いに時間的に離して表示する請求項1
記載の階調表示方法。
2. The k fields corresponding to each specific sub-frame are displayed at a time interval from each other.
The gradation display method described.
【請求項3】インタレース走査に際して組を構成するk
本のラインの間で、同一列のk個の表示要素における前
記特定サブフレームの発光の要否が異なるときに、当該
k個の表示要素の階調レベルに基づいて代表レベルを算
定し、当該k個の表示要素については、1フレームの輝
度が算定された代表レベルに応じた値となるように前記
n個のサブフレームにおける発光の要否を設定する請求
項1又は請求項2記載の階調表示方法。
3. The k which forms a set during interlaced scanning
When the necessity of light emission of the specific subframe in the k display elements in the same column differs between the book lines, a representative level is calculated based on the gray level of the k display elements, and 3. The floor according to claim 1, wherein the necessity of light emission in the n subframes is set so that the luminance of one frame has a value corresponding to the calculated representative level for the k display elements. 4. Key display method.
【請求項4】2値の発光制御が可能な表示要素からなる
マトリクス表示デバイスによる画面表示に際して、1フ
レームを輝度の重み付けをした複数のサブフレームに分
割し、サブフレーム毎にライン走査を行って階調レベル
に応じて表示要素の発光の要否を設定する階調表示方法
であって、 第1のフレームとその次の第2のフレームとの間におけ
る表示物体の動きの度合いを調べ、 動きの度合いが設定値を越える場合において、前記第1
及び第2のフレームに対する補間画像を生成するととも
に、前記第1及び第2のフレームのどちらか一方を特別
フレームとして第1及び第2の短縮フレームで構成し、
前記第1の短縮フレームについては前記特別フレームの
階調レベルに応じて表示要素の発光の要否を設定し、前
記第2の短縮フレームについては前記補間画像の階調レ
ベルに応じて表示要素の発光の要否を設定することを特
徴とする階調表示方法。
4. A screen display by a matrix display device comprising display elements capable of binary light emission control, one frame is divided into a plurality of sub-frames weighted with luminance, and line scanning is performed for each sub-frame. A gradation display method for setting necessity of light emission of a display element according to a gradation level, wherein a degree of movement of a display object between a first frame and a next second frame is checked. Is greater than the set value, the first
And generating an interpolated image for the second frame and configuring one of the first and second frames as a special frame with the first and second shortened frames,
For the first shortened frame, the necessity of light emission of the display element is set according to the gradation level of the special frame. For the second shortened frame, the display element is determined according to the gradation level of the interpolation image. A gradation display method comprising setting whether light emission is necessary or not.
【請求項5】前記第1及び第2の短縮フレームのそれぞ
れを、前記特別フレーム以外のフレームより少ない数の
サブフレームに分割する請求項4記載の階調表示方法。
5. The gradation display method according to claim 4, wherein each of said first and second shortened frames is divided into a smaller number of sub-frames than frames other than said special frame.
【請求項6】前記第1及び第2の短縮フレームのそれぞ
れを、前記特別フレーム以外のフレームと同数のサブフ
レームに分割し、 前記第1及び第2の短縮フレームに対応した前記各サブ
フレームについては、表示要素の発光の要否を設定する
ときにk(k≧2)ラインずつ同一の設定を行う請求項
4記載の階調表示方法。
6. The first and second shortened frames are each divided into the same number of subframes as frames other than the special frame, and each of the subframes corresponding to the first and second shortened frames is divided. 5. The gradation display method according to claim 4, wherein when the necessity of light emission of the display element is set, the same setting is performed for every k (k ≧ 2) lines.
【請求項7】前記特別フレーム及び前記補間画像に対し
て列方向の高周波成分を除去するフィルタリングを行
い、それによって得られた画像情報の階調レベルに応じ
て、前記第1及び第2の短縮フレームに対応した前記各
サブフレームについて表示要素の発光の要否を設定する
請求項6記載の階調表示方法。
7. A filter for removing high-frequency components in a column direction from said special frame and said interpolated image, and said first and second shortening are performed in accordance with a gradation level of image information obtained by said filtering. 7. The gradation display method according to claim 6, wherein the necessity of light emission of a display element is set for each of the sub-frames corresponding to a frame.
JP8330681A 1996-12-11 1996-12-11 Gradation display method Withdrawn JPH10171401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8330681A JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8330681A JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Publications (1)

Publication Number Publication Date
JPH10171401A true JPH10171401A (en) 1998-06-26

Family

ID=18235396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8330681A Withdrawn JPH10171401A (en) 1996-12-11 1996-12-11 Gradation display method

Country Status (1)

Country Link
JP (1) JPH10171401A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145069A (en) * 1997-04-25 1999-02-16 Thomson Multimedia Sa Addressing method and device for plasma display based on bits appearing in one or more lines
JP2000352954A (en) * 1999-04-28 2000-12-19 Thomson Multimedia Sa Method for processing video image in order to display on display device and device therefor
EP1184833A2 (en) * 2000-09-04 2002-03-06 Sel Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
JP2003345301A (en) * 2002-05-04 2003-12-03 Thomson Licensing Sa Multiscan display related to plasma display panel
KR100421479B1 (en) * 2001-01-18 2004-03-09 엘지전자 주식회사 Method and Apparatus For Driving Plasma Display Panel
JP2004533651A (en) * 2001-06-28 2004-11-04 トムソン ライセンシング ソシエテ アノニム Method for displaying a video image on a digital display device
JP2005275315A (en) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd Display device, driving method therefor, and electronic equipment using the same
EP1521233A3 (en) * 2003-09-30 2006-06-14 LG Electronics Inc. Method and apparatus of driving a plasma display panel
JP2006184896A (en) * 2004-12-02 2006-07-13 Seiko Epson Corp Image display method, image display device, and projector
US7283111B2 (en) 2001-08-03 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
US7345712B2 (en) 2004-04-09 2008-03-18 Samsung Electronics Co., Ltd. Display apparatus
US7502040B2 (en) 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US7623091B2 (en) 2005-05-02 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7755651B2 (en) 2006-01-20 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
WO2011074242A1 (en) * 2009-12-14 2011-06-23 パナソニック株式会社 Method of driving plasma display device, plasma display device, and plasma display system
US8378935B2 (en) 2005-01-14 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of subframes and method of driving the same
US8633919B2 (en) 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US11610535B2 (en) 2017-09-11 2023-03-21 Vuereal Inc. Display optimization techniques for micro-LED devices and arrays

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145069A (en) * 1997-04-25 1999-02-16 Thomson Multimedia Sa Addressing method and device for plasma display based on bits appearing in one or more lines
JP2000352954A (en) * 1999-04-28 2000-12-19 Thomson Multimedia Sa Method for processing video image in order to display on display device and device therefor
EP1184833A2 (en) * 2000-09-04 2002-03-06 Sel Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
EP1970884A3 (en) * 2000-09-04 2008-09-24 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device and EL display device
US7106290B2 (en) 2000-09-04 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device
EP1970884A2 (en) 2000-09-04 2008-09-17 Semiconductor Energy Laboratory Co., Ltd. Method of driving EL display device and EL display device
KR100421479B1 (en) * 2001-01-18 2004-03-09 엘지전자 주식회사 Method and Apparatus For Driving Plasma Display Panel
JP2004533651A (en) * 2001-06-28 2004-11-04 トムソン ライセンシング ソシエテ アノニム Method for displaying a video image on a digital display device
US7283111B2 (en) 2001-08-03 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
US8373625B2 (en) 2001-08-03 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving thereof
JP2003345301A (en) * 2002-05-04 2003-12-03 Thomson Licensing Sa Multiscan display related to plasma display panel
EP1521233A3 (en) * 2003-09-30 2006-06-14 LG Electronics Inc. Method and apparatus of driving a plasma display panel
US7460139B2 (en) 2003-09-30 2008-12-02 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
US7474279B2 (en) 2003-09-30 2009-01-06 Lg Electronics Inc. Method and apparatus of driving a plasma display panel
JP2005275315A (en) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd Display device, driving method therefor, and electronic equipment using the same
US7345712B2 (en) 2004-04-09 2008-03-18 Samsung Electronics Co., Ltd. Display apparatus
JP2006259689A (en) * 2004-12-02 2006-09-28 Seiko Epson Corp Method and device for displaying image, and projector
JP2006184896A (en) * 2004-12-02 2006-07-13 Seiko Epson Corp Image display method, image display device, and projector
US7502040B2 (en) 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US8378935B2 (en) 2005-01-14 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device having a plurality of subframes and method of driving the same
US8633919B2 (en) 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US9047809B2 (en) 2005-04-14 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method and electronic apparatus of the display device
US7623091B2 (en) 2005-05-02 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
US7755651B2 (en) 2006-01-20 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US8659520B2 (en) 2006-01-20 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JPWO2011074242A1 (en) * 2009-12-14 2013-04-25 パナソニック株式会社 Plasma display apparatus driving method, plasma display apparatus, and plasma display system
WO2011074242A1 (en) * 2009-12-14 2011-06-23 パナソニック株式会社 Method of driving plasma display device, plasma display device, and plasma display system
US11610535B2 (en) 2017-09-11 2023-03-21 Vuereal Inc. Display optimization techniques for micro-LED devices and arrays
US11948503B2 (en) 2017-09-11 2024-04-02 Vuereal Inc. Display optimization techniques for micro-LED devices and arrays

Similar Documents

Publication Publication Date Title
KR100306987B1 (en) Gray scale expression method and gray scale display device
JPH10171401A (en) Gradation display method
JP2903984B2 (en) Display device driving method
EP1288893A2 (en) Method and device for displaying image
JPH07271325A (en) In-frame time division type display device and halftone displaying method in the same
JP3689519B2 (en) Driving device for plasma display panel
EP1450338A2 (en) Method and device for displaying an image on a plasma display panel with subfield arrangement dependent on the load ratio of the input video signal
KR100496296B1 (en) Method and apparatus for displaying gray scale of plasma display panel
JP3711378B2 (en) Halftone display method and halftone display device
JP2002372948A (en) Driving method of pdp and display device
KR100820003B1 (en) Plasma display apparatus
JP4023524B2 (en) Gradation display method
TWI254895B (en) Method for driving plasma display panel
JP2000035774A (en) Display device
JPH10304281A (en) Gradation display method
JP2004021166A (en) Plasma display device
JP2000148084A (en) Driving method of plasma display
JPH1152912A (en) Gradation display method
JP2003288040A (en) Display method of display device
US7079089B2 (en) Gray display method and device for plasma display panel
KR20050015286A (en) A method for displaying pictures on plasma display panel and an apparatus thereof
JPH1075411A (en) Gradation display method
JP3656995B2 (en) Image display method and image display apparatus
JP2001236037A (en) Driving method for plasma display panel
KR100578917B1 (en) A driving apparatus of plasma display panel, a method for processing pictures on plasma display panel and a plasma display panel

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302