JPH10163912A - サンプリング装置 - Google Patents
サンプリング装置Info
- Publication number
- JPH10163912A JPH10163912A JP8317806A JP31780696A JPH10163912A JP H10163912 A JPH10163912 A JP H10163912A JP 8317806 A JP8317806 A JP 8317806A JP 31780696 A JP31780696 A JP 31780696A JP H10163912 A JPH10163912 A JP H10163912A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- frequency
- sample
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
- H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
Abstract
(57)【要約】
【課題】高精度のミキサ回路や急峻な特性のフィルタを
用いることなく、変調信号を低い周波数に変換できるサ
ンプリング装置を提供する。 【解決手段】アンテナ１０１で受信され低雑音増幅器１
０２およびバンドパスフィルタ１０３を経て入力された
変調信号を第１のサンプルホールド回路１０４により変
調信号の信号帯域より高いサンプリング周波数でサンプ
リングした後、アナログデシメーションフィルタ１０５
に入力して、折り返しノイズとなる周波数成分を除去
し、アナログデシメーションフィルタ１０５の出力を第
２のサンプルホールド回路１０６により第１のサンプル
ホールド回路１０４のサンプリング周波数より低いサン
プリング周波数でサンプリングし、Ａ／Ｄ変換器１０７
でディジタル化した後、復調器１０８で復調する。
用いることなく、変調信号を低い周波数に変換できるサ
ンプリング装置を提供する。 【解決手段】アンテナ１０１で受信され低雑音増幅器１
０２およびバンドパスフィルタ１０３を経て入力された
変調信号を第１のサンプルホールド回路１０４により変
調信号の信号帯域より高いサンプリング周波数でサンプ
リングした後、アナログデシメーションフィルタ１０５
に入力して、折り返しノイズとなる周波数成分を除去
し、アナログデシメーションフィルタ１０５の出力を第
２のサンプルホールド回路１０６により第１のサンプル
ホールド回路１０４のサンプリング周波数より低いサン
プリング周波数でサンプリングし、Ａ／Ｄ変換器１０７
でディジタル化した後、復調器１０８で復調する。
Description
【０００１】
【発明の属する技術分野】本発明は、変調信号を低周波
数に周波数変換するのに適したサンプリング装置および
このサンプリング装置を用いた無線受信装置に関する。
数に周波数変換するのに適したサンプリング装置および
このサンプリング装置を用いた無線受信装置に関する。
【０００２】
【従来の技術】携帯電話機その他の移動通信用無線機の
受信装置は、一般的に図１に示すように構成される。こ
れはダブルスーパヘテロダイン方式の無線受信装置であ
り、アンテナ１１で受信された変調信号は低雑音増幅器
（ＬＮＡ）１２によって増幅された後、イメージ信号を
抑圧するための比較的緩やかな特性のバンドパスフィル
タ１３に入力される。バンドパスフィルタ１３の出力信
号は、第１のミキサ１４で局部発振器１５からのローカ
ル信号とミックスされて、第１中間周波数に周波数変換
される。第１のミキサ１４の出力信号はＩＦフィルタ１
６を経て第２のミキサ１７に入力され、局部発振器１８
からのローカル信号とミックスされて、さらに低い第２
中間周波数に周波数変換される。第２のミキサ１７の出
力信号はＩＦフィルタ１９を経てＡ／Ｄ変換器２０に入
力され、ディジタル信号に変換される。Ａ／Ｄ変換器２
０から出力されるディジタル信号は、復調器２１によっ
て復調される。
受信装置は、一般的に図１に示すように構成される。こ
れはダブルスーパヘテロダイン方式の無線受信装置であ
り、アンテナ１１で受信された変調信号は低雑音増幅器
（ＬＮＡ）１２によって増幅された後、イメージ信号を
抑圧するための比較的緩やかな特性のバンドパスフィル
タ１３に入力される。バンドパスフィルタ１３の出力信
号は、第１のミキサ１４で局部発振器１５からのローカ
ル信号とミックスされて、第１中間周波数に周波数変換
される。第１のミキサ１４の出力信号はＩＦフィルタ１
６を経て第２のミキサ１７に入力され、局部発振器１８
からのローカル信号とミックスされて、さらに低い第２
中間周波数に周波数変換される。第２のミキサ１７の出
力信号はＩＦフィルタ１９を経てＡ／Ｄ変換器２０に入
力され、ディジタル信号に変換される。Ａ／Ｄ変換器２
０から出力されるディジタル信号は、復調器２１によっ
て復調される。
【０００３】ここで、ミキサ１４，１７はアナログ素子
により構成されるため、これを小型な構成で実現するこ
とは一般に難しい。そこで従来より多くのミキサ回路が
提案され、実用化されてきたが、いずれも十分なダイナ
ミックレンジと低歪特性を実現するために消費電流が大
きくなったり、回路が複雑になってしまう。
により構成されるため、これを小型な構成で実現するこ
とは一般に難しい。そこで従来より多くのミキサ回路が
提案され、実用化されてきたが、いずれも十分なダイナ
ミックレンジと低歪特性を実現するために消費電流が大
きくなったり、回路が複雑になってしまう。
【０００４】また、図１のようなダブルスーパヘテロダ
イン構成では、受信チャネルの選択およびに、イメージ
信号除去のためＩＦフィルタ１６，１７として急峻な特
性のフィルタが必要になる。急峻な特性のフィルタは、
多くの場合セラミックフィルタ等の受動部品で構成され
るため、サイズが大きなものなってしまい、小型化が要
求される携帯機器の無線受信装置のような用途には適さ
ない。
イン構成では、受信チャネルの選択およびに、イメージ
信号除去のためＩＦフィルタ１６，１７として急峻な特
性のフィルタが必要になる。急峻な特性のフィルタは、
多くの場合セラミックフィルタ等の受動部品で構成され
るため、サイズが大きなものなってしまい、小型化が要
求される携帯機器の無線受信装置のような用途には適さ
ない。
【０００５】一方、無線受信装置の別の構成法として、
図２に示したダウンサンプリング方式がある。アンテナ
２１で受信された変調信号は、低雑音増幅器（ＬＮＡ）
２２により増幅され、さらにバンドパスフィルタ２３に
より不要な周波数成分が十分に除去された後、Ａ／Ｄ変
換器２４により変調信号の中心周波数より低いサンプリ
ング周波数でダウンサンプリングされ、ディジタル信号
に変換される。Ａ／Ｄ変換器２４から出力されるディジ
タル信号は、復調器２４によって復調される。
図２に示したダウンサンプリング方式がある。アンテナ
２１で受信された変調信号は、低雑音増幅器（ＬＮＡ）
２２により増幅され、さらにバンドパスフィルタ２３に
より不要な周波数成分が十分に除去された後、Ａ／Ｄ変
換器２４により変調信号の中心周波数より低いサンプリ
ング周波数でダウンサンプリングされ、ディジタル信号
に変換される。Ａ／Ｄ変換器２４から出力されるディジ
タル信号は、復調器２４によって復調される。
【０００６】図２の構成によると、ミキサやＩＦフィル
タが不要となるものの、バンドパスフィルタ２３でＡ／
Ｄ変換器２４でのサンプリングにより折り返される雑音
信号（以下、折り返しノイズという）を除去する必要が
あるため、フィルタ２３として非常に急峻なフィルタが
要求され、同様にサイズが大きなものなってしまう。ま
た、この構成ではＡ／Ｄ変換器２４で高いダウンサンプ
リング比を用いる必要があるため、雑音指数（ＮＦ）が
悪化することも欠点である。
タが不要となるものの、バンドパスフィルタ２３でＡ／
Ｄ変換器２４でのサンプリングにより折り返される雑音
信号（以下、折り返しノイズという）を除去する必要が
あるため、フィルタ２３として非常に急峻なフィルタが
要求され、同様にサイズが大きなものなってしまう。ま
た、この構成ではＡ／Ｄ変換器２４で高いダウンサンプ
リング比を用いる必要があるため、雑音指数（ＮＦ）が
悪化することも欠点である。
【０００７】
【発明が解決しようとする課題】上述したように従来の
ダブルスーパヘテロダイン方式の無線受信装置では、ミ
キサに広いダイナミックレンジと低歪特性が要求され、
これを実現するために消費電流が大きくなったり、回路
が複雑になってしまい、また受信チャネルの選択とイメ
ージ信号除去のために急峻な特性のセラミックフィルタ
のようなＩＦフィルタが必要であり、このフィルタのサ
イズが大きくなってしまうという問題点があった。
ダブルスーパヘテロダイン方式の無線受信装置では、ミ
キサに広いダイナミックレンジと低歪特性が要求され、
これを実現するために消費電流が大きくなったり、回路
が複雑になってしまい、また受信チャネルの選択とイメ
ージ信号除去のために急峻な特性のセラミックフィルタ
のようなＩＦフィルタが必要であり、このフィルタのサ
イズが大きくなってしまうという問題点があった。
【０００８】さらに、変調信号をＡ／Ｄ変換器により直
接ダウンサンプリングする方式の無線受信装置では、ダ
ウンサンプリングで発生する折り返しノイズの除去のた
めに、ＲＦ段にやはりセラミックフィルタのような急峻
なフィルタが必要であり、フィルタが大型化し、また高
いダウンサンプリング比のために雑音指数が悪化すると
いう問題点があった。
接ダウンサンプリングする方式の無線受信装置では、ダ
ウンサンプリングで発生する折り返しノイズの除去のた
めに、ＲＦ段にやはりセラミックフィルタのような急峻
なフィルタが必要であり、フィルタが大型化し、また高
いダウンサンプリング比のために雑音指数が悪化すると
いう問題点があった。
【０００９】本発明は、上述した従来の無線受信装置に
おける問題点を解決して、高精度のミキサ回路を用いな
い簡単な回路構成で、かつ急峻な特性のフィルタを用い
ることなく、変調信号を低い周波数に変換できるサンプ
リング装置を提供することを目的とする。
おける問題点を解決して、高精度のミキサ回路を用いな
い簡単な回路構成で、かつ急峻な特性のフィルタを用い
ることなく、変調信号を低い周波数に変換できるサンプ
リング装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
め、本発明のサンプリング装置は、受信される変調信号
を第１のサンプリング回路において変調信号の信号帯域
より高い周波数でオーバサンプリングし、このオーバサ
ンプリングされた信号をアナログデシメーションフィル
タに通して、折り返しノイズとなる成分を抑圧した後、
第２のサンプリング回路においてダウンサンプリングを
行って、変調信号を所要の低周波数に変換することを基
本的な特徴とする。アナログデシメーションフィルタ
は、典型的にはＦＩＲフィルタにより実現できる。
め、本発明のサンプリング装置は、受信される変調信号
を第１のサンプリング回路において変調信号の信号帯域
より高い周波数でオーバサンプリングし、このオーバサ
ンプリングされた信号をアナログデシメーションフィル
タに通して、折り返しノイズとなる成分を抑圧した後、
第２のサンプリング回路においてダウンサンプリングを
行って、変調信号を所要の低周波数に変換することを基
本的な特徴とする。アナログデシメーションフィルタ
は、典型的にはＦＩＲフィルタにより実現できる。
【００１１】このサンプリング装置では、従来のヘテロ
ダイン方式のように高精度な特性が要求されるミキサ回
路が不要となり、またイメージ信号抑圧のための急峻な
特性のＩＦフィルタ機能をアナログデシメーションフィ
ルタに持たせることもできるため、小型化を図ることが
可能となる。
ダイン方式のように高精度な特性が要求されるミキサ回
路が不要となり、またイメージ信号抑圧のための急峻な
特性のＩＦフィルタ機能をアナログデシメーションフィ
ルタに持たせることもできるため、小型化を図ることが
可能となる。
【００１２】また、アナログデシメーションフィルタは
出力は低いサンプリングレートで良いため、動作速度が
緩和され、実現が容易であり、さらに消費電力の低減を
図ることが可能となる。
出力は低いサンプリングレートで良いため、動作速度が
緩和され、実現が容易であり、さらに消費電力の低減を
図ることが可能となる。
【００１３】第１のサンプリング回路を複数のサンプリ
ング要素で構成し、これらのサンプリング要素で切り替
えて順次変調信号をサンプリングしてもよい。こうする
と、単一のサンプリング回路でサンプリングを行う場合
に比較して、個々のサンプリング要素のサンプリング周
波数は低減され、実現がより容易となる。
ング要素で構成し、これらのサンプリング要素で切り替
えて順次変調信号をサンプリングしてもよい。こうする
と、単一のサンプリング回路でサンプリングを行う場合
に比較して、個々のサンプリング要素のサンプリング周
波数は低減され、実現がより容易となる。
【００１４】複数のサンプリング要素で第１のサンプリ
ング回路を構成する場合、各サンプリング要素の出力に
重み付けを行って加算すれば、フィルタ特性を付与する
ことができ、これによってアナログデシメーションフィ
ルタを実現することが可能である。
ング回路を構成する場合、各サンプリング要素の出力に
重み付けを行って加算すれば、フィルタ特性を付与する
ことができ、これによってアナログデシメーションフィ
ルタを実現することが可能である。
【００１５】第１のサンプルホールド回路を構成する複
数のサンプリング要素は、複数のスイッチおよびこれら
のスイッチにそれぞれ直列に接続された複数のキャパシ
タとで構成することができる。この場合、キャパシタの
容量によって各サンプリング要素の出力に重み付けが可
能となる。また、第２のサンプリング回路の後段にΔΣ
変調器を配置する構成の場合、キャパシタの容量で重み
付けられた信号の加算をΔΣ変調器内の積分器によって
行うこともできる。
数のサンプリング要素は、複数のスイッチおよびこれら
のスイッチにそれぞれ直列に接続された複数のキャパシ
タとで構成することができる。この場合、キャパシタの
容量によって各サンプリング要素の出力に重み付けが可
能となる。また、第２のサンプリング回路の後段にΔΣ
変調器を配置する構成の場合、キャパシタの容量で重み
付けられた信号の加算をΔΣ変調器内の積分器によって
行うこともできる。
【００１６】さらに、このような重み付け加算を利用し
てフィルタ特性を持たせたサンプリング装置を単位サン
プリング装置として複数個並列に配置し、これら各単位
サンプリング装置における第１および第２のサンプリン
グ回路のサンプリング周波数と重み付けの重み係数を異
ならせて、それぞれの周波数特性をシフトさせて各々の
周波数帯域を異なるパスバンドに設定してもよい。
てフィルタ特性を持たせたサンプリング装置を単位サン
プリング装置として複数個並列に配置し、これら各単位
サンプリング装置における第１および第２のサンプリン
グ回路のサンプリング周波数と重み付けの重み係数を異
ならせて、それぞれの周波数特性をシフトさせて各々の
周波数帯域を異なるパスバンドに設定してもよい。
【００１７】この場合、それぞれのフィルタの周波数帯
域が隣接するように設定すれば、全体で広い周波数範囲
の変調信号を周波数変換することができ、それぞれのフ
ィルタの周波数帯域を変調信号のチャネル間隔で配置す
れば、周波数帯域の選択によって受信チャネルの選択が
可能となる。
域が隣接するように設定すれば、全体で広い周波数範囲
の変調信号を周波数変換することができ、それぞれのフ
ィルタの周波数帯域を変調信号のチャネル間隔で配置す
れば、周波数帯域の選択によって受信チャネルの選択が
可能となる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （第１の実施形態）図３に、本発明の第１の実施形態に
係るサンプリング装置を用いた無線受信装置の構成を示
す。アンテナ１０１で受信された変調信号は低雑音増幅
器（ＬＮＡ）１０２により増幅された後、イメージ信号
を抑圧するための比較的緩やかな特性のバンドパスフィ
ルタ１０３に入力される。
施形態を説明する。 （第１の実施形態）図３に、本発明の第１の実施形態に
係るサンプリング装置を用いた無線受信装置の構成を示
す。アンテナ１０１で受信された変調信号は低雑音増幅
器（ＬＮＡ）１０２により増幅された後、イメージ信号
を抑圧するための比較的緩やかな特性のバンドパスフィ
ルタ１０３に入力される。
【００１９】バンドパスフィルタ１０３の出力信号は、
第１のサンプルホールド回路１０４によりオーバサンプ
リングされる。第１のサンプルホールド回路１０４のサ
ンプリング周波数ｆs1は、変調信号の信号帯域ｆｂより
高い周波数、さらに具体的にはｆｂの２倍より高い周波
数に選ばれる。すなわち、第１のサンプルホールド回路
１０４は信号帯域に対しては、オーバサンプリングを行
う。
第１のサンプルホールド回路１０４によりオーバサンプ
リングされる。第１のサンプルホールド回路１０４のサ
ンプリング周波数ｆs1は、変調信号の信号帯域ｆｂより
高い周波数、さらに具体的にはｆｂの２倍より高い周波
数に選ばれる。すなわち、第１のサンプルホールド回路
１０４は信号帯域に対しては、オーバサンプリングを行
う。
【００２０】また、変調信号のキャリア周波数ｆinに対
して、第１のサンプルホールド回路１０４のサンプリン
グ周波数をｆs1＝ｆin／Ｎとしたとき、Ｎを偶数に選ん
だ場合には、変調信号はサンプルホールド回路１０４に
よりＤＣ領域に周波数変換され、Ｎを整数以外に選んだ
場合には、サンプルホールド回路１０４により中間周波
数（ＩＦ）に周波数変換される。
して、第１のサンプルホールド回路１０４のサンプリン
グ周波数をｆs1＝ｆin／Ｎとしたとき、Ｎを偶数に選ん
だ場合には、変調信号はサンプルホールド回路１０４に
よりＤＣ領域に周波数変換され、Ｎを整数以外に選んだ
場合には、サンプルホールド回路１０４により中間周波
数（ＩＦ）に周波数変換される。
【００２１】第１のサンプルホールド回路１０４により
サンプリングされた信号は、アナログデシメーションフ
ィルタ１０５に入力され、ここで後述する第２のサンプ
ルホールド回路１０６によるダウンサンプリングによっ
て折り返しノイズとなる周波数成分が減衰される。
サンプリングされた信号は、アナログデシメーションフ
ィルタ１０５に入力され、ここで後述する第２のサンプ
ルホールド回路１０６によるダウンサンプリングによっ
て折り返しノイズとなる周波数成分が減衰される。
【００２２】アナログデシメーションンフィルタ１０５
の出力信号は、第２のサンプルホールド回路１０６によ
り、第１のサンプルホールド回路１０４のサンプリング
周波数ｆs1より低いサンプリング周波数ｆs2でサンプリ
ング（ダウンサンプリング）され、所望の低い周波数に
まで周波数変換される。この場合、アナログデシメーシ
ョンフィルタ１０５により折り返しノイズとなる周波数
成分が抑圧されているため、第２のサンプルホールド回
路１０６で発生する折り返しノイズは最小限に抑えられ
る。
の出力信号は、第２のサンプルホールド回路１０６によ
り、第１のサンプルホールド回路１０４のサンプリング
周波数ｆs1より低いサンプリング周波数ｆs2でサンプリ
ング（ダウンサンプリング）され、所望の低い周波数に
まで周波数変換される。この場合、アナログデシメーシ
ョンフィルタ１０５により折り返しノイズとなる周波数
成分が抑圧されているため、第２のサンプルホールド回
路１０６で発生する折り返しノイズは最小限に抑えられ
る。
【００２３】第２のサンプルホールド回路１０６でダウ
ンサンプリングされた信号は、Ａ／Ｄ変換器１０７でデ
ィジタル信号に変換された後、復調器１０８により復調
される。
ンサンプリングされた信号は、Ａ／Ｄ変換器１０７でデ
ィジタル信号に変換された後、復調器１０８により復調
される。
【００２４】本実施形態によると、アナログデシメーシ
ョンフィルタ１０５は入力信号であるサンプル値系列を
間引いて所望のフィルタ特性を実現するものであり、入
力信号のサンプリング周波数ｆs1は高いが、出力信号の
サンプリング周波数は低い。従って、アナログデシメー
ションフィルタ１０５は例えばスイッチトキャパシタフ
ィルタ等により構成されるＦＩＲフィルタによって実現
が可能であり、ＩＣに内蔵することが容易である。この
ため、従来のダブルスーパヘテロダイン方式やダウンサ
ンプリング方式で必要とした、セラミックフィルタなど
で構成されるサイズの大きなＩＦフィルタやバンドパス
フィルタが不要となり、小型化を実現することができ
る。
ョンフィルタ１０５は入力信号であるサンプル値系列を
間引いて所望のフィルタ特性を実現するものであり、入
力信号のサンプリング周波数ｆs1は高いが、出力信号の
サンプリング周波数は低い。従って、アナログデシメー
ションフィルタ１０５は例えばスイッチトキャパシタフ
ィルタ等により構成されるＦＩＲフィルタによって実現
が可能であり、ＩＣに内蔵することが容易である。この
ため、従来のダブルスーパヘテロダイン方式やダウンサ
ンプリング方式で必要とした、セラミックフィルタなど
で構成されるサイズの大きなＩＦフィルタやバンドパス
フィルタが不要となり、小型化を実現することができ
る。
【００２５】また、本実施形態では周波数変換に高精度
のミキサ回路を用いないため、この点でも小型化に有利
であり、消費電力も低減される。さらに、変調信号は第
１のサンプルホールド回路１０４でＤＣまたはＩＦ帯に
周波数変換されているため、第２のサンプルホールド回
路１０６でのダウンサンプリング比ｆs1／ｆs2をあまり
大きくとる必要がなく、雑音指数の悪化を招くことがな
い。
のミキサ回路を用いないため、この点でも小型化に有利
であり、消費電力も低減される。さらに、変調信号は第
１のサンプルホールド回路１０４でＤＣまたはＩＦ帯に
周波数変換されているため、第２のサンプルホールド回
路１０６でのダウンサンプリング比ｆs1／ｆs2をあまり
大きくとる必要がなく、雑音指数の悪化を招くことがな
い。
【００２６】（第２の実施形態）図４に、本発明の第２
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態は、図３中の第１のサンプ
ルホールド回路１０４およびアナログデシメーションフ
ィルタ１０５の部分を図中２００で示す第１のサンプル
ホールド回路兼フィルタバンク２００に置き換えた構成
となっている。アンテナ１０１で受信された変調信号
は、低雑音増幅器（ＬＮＡ）１０２により増幅された
後、イメージ信号を抑圧するための比較的緩やかな特性
のバンドパスフィルタ１０３に入力される。
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態は、図３中の第１のサンプ
ルホールド回路１０４およびアナログデシメーションフ
ィルタ１０５の部分を図中２００で示す第１のサンプル
ホールド回路兼フィルタバンク２００に置き換えた構成
となっている。アンテナ１０１で受信された変調信号
は、低雑音増幅器（ＬＮＡ）１０２により増幅された
後、イメージ信号を抑圧するための比較的緩やかな特性
のバンドパスフィルタ１０３に入力される。
【００２７】バンドパスフィルタ１０３の出力信号は、
第１のサンプルホールド回路兼フィルタバンク２００に
入力され、第１の実施形態と同様に変調信号の信号帯域
より高いサンプリング周波数ｆs1でサンプリングされ
る。第１のサンプルホールド回路兼フィルタバンク２０
０では、入力信号はセレクタ２０１を介して複数のサン
プルホールド回路２０２−１，２０２−２，…，２０２
−ｎに順次入力される。この場合、セレクタ２０１の切
り替え周波数がサンプリング周波数ｆs1となる。サンプ
ルホールド回路２０２−１，２０２−２，…，２０２−
ｎの出力信号は、乗算器により構成される重み付け器２
０３−１，２０３−２，…，２０３−ｎによって所定の
重み係数で重み付けがなされた後、加算器２０４によっ
て加算される。
第１のサンプルホールド回路兼フィルタバンク２００に
入力され、第１の実施形態と同様に変調信号の信号帯域
より高いサンプリング周波数ｆs1でサンプリングされ
る。第１のサンプルホールド回路兼フィルタバンク２０
０では、入力信号はセレクタ２０１を介して複数のサン
プルホールド回路２０２−１，２０２−２，…，２０２
−ｎに順次入力される。この場合、セレクタ２０１の切
り替え周波数がサンプリング周波数ｆs1となる。サンプ
ルホールド回路２０２−１，２０２−２，…，２０２−
ｎの出力信号は、乗算器により構成される重み付け器２
０３−１，２０３−２，…，２０３−ｎによって所定の
重み係数で重み付けがなされた後、加算器２０４によっ
て加算される。
【００２８】加算器２０４の出力信号は、第１の実施形
態と同様に第２のサンプルホールド回路１０６によりサ
ンプリング周波数ｆs2でダウンサンプリングされた後、
Ａ／Ｄ変換器１０７でディジタル信号に変換され、さら
に復調器１０８により復調される。
態と同様に第２のサンプルホールド回路１０６によりサ
ンプリング周波数ｆs2でダウンサンプリングされた後、
Ａ／Ｄ変換器１０７でディジタル信号に変換され、さら
に復調器１０８により復調される。
【００２９】本実施形態によると、第１のサンプルホー
ルド回路兼フィルタバンク２００のサンプリング周波数
ｆs1はセレクタ２０１の切り替え周波数であり、サンプ
ルホールド回路２０２−１，２０２−２，…，２０２−
ｎの個々のサンプリング周波数は、サンプルホールド回
路２０２−１，２０２−２，…，２０２−ｎの数をｎと
して、第１の実施形態における第１のサンプルホールド
回路１０４のサンプリング周波数の１／ｎ（ｆs1／ｎ）
に低減され、実現がより容易となる。
ルド回路兼フィルタバンク２００のサンプリング周波数
ｆs1はセレクタ２０１の切り替え周波数であり、サンプ
ルホールド回路２０２−１，２０２−２，…，２０２−
ｎの個々のサンプリング周波数は、サンプルホールド回
路２０２−１，２０２−２，…，２０２−ｎの数をｎと
して、第１の実施形態における第１のサンプルホールド
回路１０４のサンプリング周波数の１／ｎ（ｆs1／ｎ）
に低減され、実現がより容易となる。
【００３０】第１のサンプルホールド回路２０２−１，
２０２−２，…，２０２−ｎの出力信号は、重み付け器
２０３−１，２０３−２，…，２０３−ｎにより重み付
けされ、加算器２０４により加算される。この重み付け
より、フィルタ特性を付与して加算器２０４の出力信号
の周波数特性を任意に設定できる。例えば、このフィル
タ特性をバンドパス特性とすれば、必要とする周波数帯
域以外の成分を減衰させることが可能となる。従って、
第２のサンプルホールド回路１０６でダウンサンプリン
グを行った場合においても、ダウンサンプリングによる
折り返しノイズを十分に低減することができる。
２０２−２，…，２０２−ｎの出力信号は、重み付け器
２０３−１，２０３−２，…，２０３−ｎにより重み付
けされ、加算器２０４により加算される。この重み付け
より、フィルタ特性を付与して加算器２０４の出力信号
の周波数特性を任意に設定できる。例えば、このフィル
タ特性をバンドパス特性とすれば、必要とする周波数帯
域以外の成分を減衰させることが可能となる。従って、
第２のサンプルホールド回路１０６でダウンサンプリン
グを行った場合においても、ダウンサンプリングによる
折り返しノイズを十分に低減することができる。
【００３１】ここで、変調信号のキャリア周波数ｆin
と、第１のサンプルホールド回路兼フィルタバンク２０
０のサンプリング周波数（セレクタ２０１の切り替え周
波数）ｆs1の比をＮ＝ｆin／ｆs1とすると、Ｎ＜０．５
の場合は第１のサンプルホールド回路兼フィルタバンク
２００はキャリア周波数ｆinに対してオーバサンプリン
グを行う。
と、第１のサンプルホールド回路兼フィルタバンク２０
０のサンプリング周波数（セレクタ２０１の切り替え周
波数）ｆs1の比をＮ＝ｆin／ｆs1とすると、Ｎ＜０．５
の場合は第１のサンプルホールド回路兼フィルタバンク
２００はキャリア周波数ｆinに対してオーバサンプリン
グを行う。
【００３２】この場合、重み付け器２０３−１，２０３
−２，…，２０３−ｎおよび加算器２０４による重み付
け加算によって、変調信号の信号帯域をパスバンドとす
るフィルタを構成し、このフィルタで第２のサンプルホ
ールド回路１０６によりサンプリング周波数ｆs2でダウ
ンサンプリングを行うことによる折り返しノイズを低減
しつつ、サンプリング周波数を下げることができる。
−２，…，２０３−ｎおよび加算器２０４による重み付
け加算によって、変調信号の信号帯域をパスバンドとす
るフィルタを構成し、このフィルタで第２のサンプルホ
ールド回路１０６によりサンプリング周波数ｆs2でダウ
ンサンプリングを行うことによる折り返しノイズを低減
しつつ、サンプリング周波数を下げることができる。
【００３３】ここで、ダウンサンプリング比Ｍ＝ｆs1／
ｆs2を偶数に選んだ場合には、変調信号はベースバンド
信号に変換される。Ｍを偶数以外に選んだ場合には、変
調信号は中間周波数に変換される。このとき、第２のサ
ンプルホールド回路１０６の出力信号の周波数は、次式
で示される。
ｆs2を偶数に選んだ場合には、変調信号はベースバンド
信号に変換される。Ｍを偶数以外に選んだ場合には、変
調信号は中間周波数に変換される。このとき、第２のサ
ンプルホールド回路１０６の出力信号の周波数は、次式
で示される。
【００３４】
【数１】
【００３５】一方、ｎ＞０．５の場合には、第１のサン
プルホールド回路兼フィルタバンク２００においてキャ
リア周波数ｆinに対してダウンサンプリングが行われ
る。この場合、第１のサンプルホールド回路兼フィルタ
バンク２００のサンプリング周波数（セレクタ２０１の
切り替え周波数）ｆs1によるサンプリングによって、受
信変調信号の周波数ｆinは次式のように周波数ｆin2 に
周波数変換される。
プルホールド回路兼フィルタバンク２００においてキャ
リア周波数ｆinに対してダウンサンプリングが行われ
る。この場合、第１のサンプルホールド回路兼フィルタ
バンク２００のサンプリング周波数（セレクタ２０１の
切り替え周波数）ｆs1によるサンプリングによって、受
信変調信号の周波数ｆinは次式のように周波数ｆin2 に
周波数変換される。
【００３６】
【数２】
【００３７】ここで、サンプルホールド回路２０２−
１，２０２−２，…，２０２−ｎの出力信号に対して、
重み付け器２０３−１，２０３−２，…，２０３−ｎお
よび加算器２０４による重み付け加算によって不要帯域
成分を除去した後、第２のサンプルホールド回路１０６
においてサンプリング周波数ｆs2でダウンサンプリング
すると、周波数ｆin2 は次式のように周波数ｆin3 に変
換される。
１，２０２−２，…，２０２−ｎの出力信号に対して、
重み付け器２０３−１，２０３−２，…，２０３−ｎお
よび加算器２０４による重み付け加算によって不要帯域
成分を除去した後、第２のサンプルホールド回路１０６
においてサンプリング周波数ｆs2でダウンサンプリング
すると、周波数ｆin2 は次式のように周波数ｆin3 に変
換される。
【００３８】
【数３】
【００３９】本実施形態によると、第１のサンプルホー
ルド回路２０３−１，２０３−２，…，２０３−ｎと加
算器２０４による重み付け加算によって、不要周波数帯
域の成分を減衰させるためのフィルタ特性を実現でき
る。この場合、第１のサンプルホールド回路２０３−
１，２０３−２，…，２０３−ｎおよび加算器２０４
は、ＩＣに内蔵することが可能であるため、従来のダブ
ルスーパヘテロダイン方式やダウンサンプリング方式で
必要とした、セラミックフィルタで構成されるサイズの
大きなＩＦフィルタやバンドパスフィルタが不要とな
り、小型化を実現することができる。
ルド回路２０３−１，２０３−２，…，２０３−ｎと加
算器２０４による重み付け加算によって、不要周波数帯
域の成分を減衰させるためのフィルタ特性を実現でき
る。この場合、第１のサンプルホールド回路２０３−
１，２０３−２，…，２０３−ｎおよび加算器２０４
は、ＩＣに内蔵することが可能であるため、従来のダブ
ルスーパヘテロダイン方式やダウンサンプリング方式で
必要とした、セラミックフィルタで構成されるサイズの
大きなＩＦフィルタやバンドパスフィルタが不要とな
り、小型化を実現することができる。
【００４０】また、本実施形態では複数（ｎ）の第１の
サンプルホールド回路２０２−１，２０２−２，…，２
０２−ｎにより変調信号を順次サンプリングすることに
よって、個々のサンプリング周波数を第１の実施形態に
おける第１のサンプルホールド回路１０４のサンプリン
グ周波数ｆs1の１／ｎに下げることができるため、回路
の実現がさらに容易となる。
サンプルホールド回路２０２−１，２０２−２，…，２
０２−ｎにより変調信号を順次サンプリングすることに
よって、個々のサンプリング周波数を第１の実施形態に
おける第１のサンプルホールド回路１０４のサンプリン
グ周波数ｆs1の１／ｎに下げることができるため、回路
の実現がさらに容易となる。
【００４１】（第３の実施形態）図５に、本発明の第３
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態では、図３中の第１のサン
プリング回路１０４、アナログデシメーションフィルタ
１０５および第２のサンプリング回路１０６の部分が図
中３００で示す第１、第２のサンプルホールド回路兼フ
ィルタバンクに置き換えられた構成となっている。ま
た、図６は図５の動作を説明するためのタイミング図で
ある。図５において、アンテナ１０１で受信された変調
信号は低雑音増幅器（ＬＮＡ）１０２により増幅された
後、イメージ信号を抑圧するための比較的緩やかな特性
のバンドパスフィルタ１０３に入力される。
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態では、図３中の第１のサン
プリング回路１０４、アナログデシメーションフィルタ
１０５および第２のサンプリング回路１０６の部分が図
中３００で示す第１、第２のサンプルホールド回路兼フ
ィルタバンクに置き換えられた構成となっている。ま
た、図６は図５の動作を説明するためのタイミング図で
ある。図５において、アンテナ１０１で受信された変調
信号は低雑音増幅器（ＬＮＡ）１０２により増幅された
後、イメージ信号を抑圧するための比較的緩やかな特性
のバンドパスフィルタ１０３に入力される。
【００４２】バンドパスフィルタ１０３の出力信号は、
第１、第２のサンプルホールド回路兼フィルタバンク３
００に入力される。このサンプルホールド回路兼フィル
タバンク３００は、複数のキャパシタＣ１１〜Ｃ１ｎと
該キャパシタＣ１１〜Ｃ１ｎに直列に接続されたサンプ
リング用スイッチＳＷ１１〜ＳＷ１ｎとで構成される複
数のサンプルホールド回路と、これらのサンプルホール
ド回路の共通入力側および共通出力側に直列に挿入され
たスイッチＳＷ１，ＳＷ２と、演算増幅器ＯＡとその反
転入力端子と出力端子間に並列に接続されたサンプリン
グ用スイッチＳＷ３およびキャパシタＣ２とで構成され
る第２のサンプルホールド回路とからなる。
第１、第２のサンプルホールド回路兼フィルタバンク３
００に入力される。このサンプルホールド回路兼フィル
タバンク３００は、複数のキャパシタＣ１１〜Ｃ１ｎと
該キャパシタＣ１１〜Ｃ１ｎに直列に接続されたサンプ
リング用スイッチＳＷ１１〜ＳＷ１ｎとで構成される複
数のサンプルホールド回路と、これらのサンプルホール
ド回路の共通入力側および共通出力側に直列に挿入され
たスイッチＳＷ１，ＳＷ２と、演算増幅器ＯＡとその反
転入力端子と出力端子間に並列に接続されたサンプリン
グ用スイッチＳＷ３およびキャパシタＣ２とで構成され
る第２のサンプルホールド回路とからなる。
【００４３】スイッチＳＷ１，ＳＷ１１〜ＳＷ１ｎ，Ｓ
Ｗ２，ＳＷ３は、図６に示すクロックＣＫ１，ＣＫ１１
〜ＣＫ１ｎ，ＣＫ２，ＣＫ３によりそれぞれ制御され、
対応するクロックが高レベルのときオン、低レベルのと
きオフとなる。
Ｗ２，ＳＷ３は、図６に示すクロックＣＫ１，ＣＫ１１
〜ＣＫ１ｎ，ＣＫ２，ＣＫ３によりそれぞれ制御され、
対応するクロックが高レベルのときオン、低レベルのと
きオフとなる。
【００４４】まず、クロックＣＫ１が高レベルとなるこ
とによりスイッチＳＷ１がオンとなり、この間にクロッ
クＣＫ１１〜ＣＫ１ｎが順次高レベルとなることによ
り、スイッチＳＷ１１〜ＳＷ１ｎがオンとなって、入力
信号（バンドパスフィルタ１０３の出力信号）がキャパ
シタＣ１１〜Ｃ１ｎに順次印加される。スイッチＳＷ１
１〜ＳＷ１ｎは、クロックＣＫ１１〜ＣＫ１ｎが順次低
レベルとなることにより順次オフされていく。このよう
にして入力信号がスイッチＳＷ１１〜ＳＷ１ｎによりク
ロックＣＫ１１〜ＣＫ１ｎの時間間隔でサンプリングさ
れ、キャパシタＣ１１〜Ｃ１ｎにホールドされる。
とによりスイッチＳＷ１がオンとなり、この間にクロッ
クＣＫ１１〜ＣＫ１ｎが順次高レベルとなることによ
り、スイッチＳＷ１１〜ＳＷ１ｎがオンとなって、入力
信号（バンドパスフィルタ１０３の出力信号）がキャパ
シタＣ１１〜Ｃ１ｎに順次印加される。スイッチＳＷ１
１〜ＳＷ１ｎは、クロックＣＫ１１〜ＣＫ１ｎが順次低
レベルとなることにより順次オフされていく。このよう
にして入力信号がスイッチＳＷ１１〜ＳＷ１ｎによりク
ロックＣＫ１１〜ＣＫ１ｎの時間間隔でサンプリングさ
れ、キャパシタＣ１１〜Ｃ１ｎにホールドされる。
【００４５】次に、クロックＣＫ１が低レベルとなり、
スイッチＳＷ１がオフとなった後、クロックＣＫ１１〜
ＣＫ１ｎが同時に高レベルとなって再びスイッチＳＷ１
１〜ＳＷ１ｎがオンになると共に、クロックＣＫ２が高
レベルとなってスイッチＳＷ２がオンとなることによ
り、キャパシタＣ１１〜Ｃ１ｎの蓄積電荷はキャパシタ
Ｃ２に転送されて加算される。このときクロックＣＫ３
は低レベルであり、キャパシタＣ２に並列に接続されて
いるスイッチＳＷ３はオフである。
スイッチＳＷ１がオフとなった後、クロックＣＫ１１〜
ＣＫ１ｎが同時に高レベルとなって再びスイッチＳＷ１
１〜ＳＷ１ｎがオンになると共に、クロックＣＫ２が高
レベルとなってスイッチＳＷ２がオンとなることによ
り、キャパシタＣ１１〜Ｃ１ｎの蓄積電荷はキャパシタ
Ｃ２に転送されて加算される。このときクロックＣＫ３
は低レベルであり、キャパシタＣ２に並列に接続されて
いるスイッチＳＷ３はオフである。
【００４６】こうしてキャパシタＣ２でキャパシタＣ１
１〜Ｃ１ｎの蓄積電荷が加算された後、クロックＣＫ３
が高レベルとなってスイッチＳＷ３がオンとなることに
よりキャパシタＣ２がリセットされると共に、上記と同
様の動作が繰り返される。
１〜Ｃ１ｎの蓄積電荷が加算された後、クロックＣＫ３
が高レベルとなってスイッチＳＷ３がオンとなることに
よりキャパシタＣ２がリセットされると共に、上記と同
様の動作が繰り返される。
【００４７】第１のサンプルホールド回路のサンプリン
グ周波数ｆs1は、クロックＣＫ１が高レベルでスイッチ
ＳＷ１がオンの期間におけるクロックＣＫ１１〜ＣＫ１
ｎの立ち上がりの時間間隔で決まり、これは受信変調信
号の信号帯域より高く選ばれる。また、第２のサンプル
ホールド回路のサンプリング周波数ｆs2は、クロックＣ
Ｋ３の周期で決まり、これは第１のサンプルホールド回
路のサンプリング周波数ｆs1より低くなる。
グ周波数ｆs1は、クロックＣＫ１が高レベルでスイッチ
ＳＷ１がオンの期間におけるクロックＣＫ１１〜ＣＫ１
ｎの立ち上がりの時間間隔で決まり、これは受信変調信
号の信号帯域より高く選ばれる。また、第２のサンプル
ホールド回路のサンプリング周波数ｆs2は、クロックＣ
Ｋ３の周期で決まり、これは第１のサンプルホールド回
路のサンプリング周波数ｆs1より低くなる。
【００４８】本実施形態では、キャパシタＣ１１〜Ｃ１
ｎの容量を異ならせて、第１のサンプルホールド回路の
出力に重み付けを行うことにより、積和演算を行うこと
ができる。すなわち、キャパシタＣ１１〜Ｃ１ｎとサン
プリング用スイッチＳＷ１１〜ＳＷ１ｎとで構成される
複数の第１のサンプルホールド回路にフィルタ特性を持
たせることが可能となる。
ｎの容量を異ならせて、第１のサンプルホールド回路の
出力に重み付けを行うことにより、積和演算を行うこと
ができる。すなわち、キャパシタＣ１１〜Ｃ１ｎとサン
プリング用スイッチＳＷ１１〜ＳＷ１ｎとで構成される
複数の第１のサンプルホールド回路にフィルタ特性を持
たせることが可能となる。
【００４９】このとき、スイッチＳＷ１１〜ＳＷ１ｎに
よるサンプリングは非常に高速に行われる必要がある
が、スイッチＳＷ２がオンのときの電荷の転送は、第２
のサンプルホールド回路でのダウンサンプリングのサン
プリング周波数で行えばよいので、演算増幅器ＯＡは動
作速度の遅いものでよい。スイッチをＣＭＯＳトランジ
スタで構成した場合、スイッチがオフするときの速度は
非常に早いため、高速なサンプリングを実現することが
可能である。
よるサンプリングは非常に高速に行われる必要がある
が、スイッチＳＷ２がオンのときの電荷の転送は、第２
のサンプルホールド回路でのダウンサンプリングのサン
プリング周波数で行えばよいので、演算増幅器ＯＡは動
作速度の遅いものでよい。スイッチをＣＭＯＳトランジ
スタで構成した場合、スイッチがオフするときの速度は
非常に早いため、高速なサンプリングを実現することが
可能である。
【００５０】また、スイッチをオフするタイミングはＣ
ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓで決
まるので、入力信号電圧に影響を受けず高精度なサンプ
リングを行うことができる。
ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓで決
まるので、入力信号電圧に影響を受けず高精度なサンプ
リングを行うことができる。
【００５１】さらに、キャパシタＣ１１〜Ｃ１ｎのチャ
ージアップはサンプリング時間よりも長い時間にわたっ
て行うことができるので、キャパシタＣ１１〜Ｃ１ｎと
スイッチＳＷ１１〜ＳＷ１ｎの時定数による影響を低減
することもできる。
ージアップはサンプリング時間よりも長い時間にわたっ
て行うことができるので、キャパシタＣ１１〜Ｃ１ｎと
スイッチＳＷ１１〜ＳＷ１ｎの時定数による影響を低減
することもできる。
【００５２】このように本実施形態によると、現在の技
術で高速なサンプリングおよび帯域外周波数成分の除去
を容易に実現可能とすることができる。 （第４の実施形態）図７に、本発明の第４の実施形態に
係るサンプリング装置を用いた無線受信装置の構成を示
す。本実施形態では、第３の実施形態におけるスイッチ
ＳＷ１、キャパシタＣ１１〜Ｃ１ｎ、スイッチＳＷ１１
〜ＳＷ１ｎ、スイッチＳＷ２、キャパシタＣ２、スイッ
チＳＷ３、演算増幅器ＯＡで構成される第１、第２のサ
ンプルホールド回路兼フィルタバンク３００を３００−
１，３００−２，…，３００−ｍのように複数（ｍ）個
並列に配置している。サンプルホールド回路兼フィルタ
バンク３００−１，３００−２，…，３００−ｍの出力
端とＡ／Ｄ変換器１０７の入力端の間には、スイッチ３
０１−１，３０１−２，…，３０１−ｍがそれぞれ挿入
され、スイッチ３０１−１，３０１−２，…，３０１−
ｍによって第１、第２のサンプルホールド回路兼フィル
タバンク３００−１，３００−２，…，３００−ｍの出
力信号が順次Ａ／Ｄ変換器１０７に入力される。
術で高速なサンプリングおよび帯域外周波数成分の除去
を容易に実現可能とすることができる。 （第４の実施形態）図７に、本発明の第４の実施形態に
係るサンプリング装置を用いた無線受信装置の構成を示
す。本実施形態では、第３の実施形態におけるスイッチ
ＳＷ１、キャパシタＣ１１〜Ｃ１ｎ、スイッチＳＷ１１
〜ＳＷ１ｎ、スイッチＳＷ２、キャパシタＣ２、スイッ
チＳＷ３、演算増幅器ＯＡで構成される第１、第２のサ
ンプルホールド回路兼フィルタバンク３００を３００−
１，３００−２，…，３００−ｍのように複数（ｍ）個
並列に配置している。サンプルホールド回路兼フィルタ
バンク３００−１，３００−２，…，３００−ｍの出力
端とＡ／Ｄ変換器１０７の入力端の間には、スイッチ３
０１−１，３０１−２，…，３０１−ｍがそれぞれ挿入
され、スイッチ３０１−１，３０１−２，…，３０１−
ｍによって第１、第２のサンプルホールド回路兼フィル
タバンク３００−１，３００−２，…，３００−ｍの出
力信号が順次Ａ／Ｄ変換器１０７に入力される。
【００５３】先に説明した第３の実施形態においてフィ
ルタ特性を急峻にする必要がある場合には、第１のサン
プルホールド回路の個数、すなわちサンプリング用スイ
ッチＳＷ１１〜ＳＷ１ｎおよびキャパシタＣ１１〜Ｃ１
ｎの個数（ｎ）を増やして、重み付けの係数を増やせば
よいが、ｎをｆs1／ｆs2以上にまで増やすことはできな
い。ｎをｆs1／ｆs2以上とする場合には、第１のサンプ
ルホールド回路の１個当たりのサンプリング周期がｆs2
の周期以上となってしまい、キャパシタＣ１１〜Ｃ１ｎ
の全ての蓄積電荷をキャパシタＣ２で加算することがで
きなくなり、正常動作が得られなくなるからである。
ルタ特性を急峻にする必要がある場合には、第１のサン
プルホールド回路の個数、すなわちサンプリング用スイ
ッチＳＷ１１〜ＳＷ１ｎおよびキャパシタＣ１１〜Ｃ１
ｎの個数（ｎ）を増やして、重み付けの係数を増やせば
よいが、ｎをｆs1／ｆs2以上にまで増やすことはできな
い。ｎをｆs1／ｆs2以上とする場合には、第１のサンプ
ルホールド回路の１個当たりのサンプリング周期がｆs2
の周期以上となってしまい、キャパシタＣ１１〜Ｃ１ｎ
の全ての蓄積電荷をキャパシタＣ２で加算することがで
きなくなり、正常動作が得られなくなるからである。
【００５４】これに対し、本実施形態のように第３の実
施形態における第１、第２のサンプルホールド回路兼フ
ィルタバンク３００と同様の構成からなる複数（ｍ）の
サンプルホールド回路兼フィルタバンク３００−１，３
００−２，…，３００−ｍを用い、これらを並列配置し
て順次動作させる構成とすれば、フィルタ特性を決める
第１のサンプルホールド回路の総数はｎ×ｍとなるの
で、ｎを必要以上に大きくすることなく、すなわち正常
動作を維持しつつ、第３の実施形態よりも急峻なフィル
タ特性を実現することができる。
施形態における第１、第２のサンプルホールド回路兼フ
ィルタバンク３００と同様の構成からなる複数（ｍ）の
サンプルホールド回路兼フィルタバンク３００−１，３
００−２，…，３００−ｍを用い、これらを並列配置し
て順次動作させる構成とすれば、フィルタ特性を決める
第１のサンプルホールド回路の総数はｎ×ｍとなるの
で、ｎを必要以上に大きくすることなく、すなわち正常
動作を維持しつつ、第３の実施形態よりも急峻なフィル
タ特性を実現することができる。
【００５５】従って、本実施形態によるとチャネル選択
フィルタのような特性をも実現することが可能となっ
て、従来必要であった高価なＩＦフィルタが不要にな
り、コストの低減を図ることができる。
フィルタのような特性をも実現することが可能となっ
て、従来必要であった高価なＩＦフィルタが不要にな
り、コストの低減を図ることができる。
【００５６】（第５の実施形態）図８に、本発明の第５
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態は、複数（ｍ）個の第１の
サンプルホールド回路兼フィルタバンク２００−１〜２
００−ｍおよび第２のサンプルホールド回路１０６−１
〜１０６−ｍを並列に配置し、それぞれのフィルタのパ
スバンド周波数をシフトすることにより、広い周波数範
囲の変調信号を周波数変換できるようにした点がこれま
での実施形態と異なっている。
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態は、複数（ｍ）個の第１の
サンプルホールド回路兼フィルタバンク２００−１〜２
００−ｍおよび第２のサンプルホールド回路１０６−１
〜１０６−ｍを並列に配置し、それぞれのフィルタのパ
スバンド周波数をシフトすることにより、広い周波数範
囲の変調信号を周波数変換できるようにした点がこれま
での実施形態と異なっている。
【００５７】バンドパスフィルタ１０３の出力信号は、
第１のサンプルホールド回路兼フィルタバンク２００−
１〜２００−ｍのそれぞれにおいて、セレクタ２０１を
介して第１のサンプリング回路２０２−１，２０２−
２，…，２０２−ｎに順次入力されてサンプリングさ
れ、さらに重み付け器２０３−１，２０３−２，…，２
０３−ｎにより重み付けがなされた後、加算器２０４で
加算されることによりフィルタリングが行われる。
第１のサンプルホールド回路兼フィルタバンク２００−
１〜２００−ｍのそれぞれにおいて、セレクタ２０１を
介して第１のサンプリング回路２０２−１，２０２−
２，…，２０２−ｎに順次入力されてサンプリングさ
れ、さらに重み付け器２０３−１，２０３−２，…，２
０３−ｎにより重み付けがなされた後、加算器２０４で
加算されることによりフィルタリングが行われる。
【００５８】ここで、第１のサンプルホールド回路兼フ
ィルタバンク２００−１〜２００−ｍのそれぞれにおけ
るフィルタの重み付けの重み係数を異ならせてそれぞれ
の周波数特性をシフトさせ、それぞれ異なる周波数帯域
にパスバンドを設定する。この場合、それぞれのフィル
タの周波数帯域が隣接するように設定すれば、全体で広
い周波数範囲の変調信号を周波数変換することができ
る。それぞれのフィルタの周波数帯域を変調信号のチャ
ネル間隔で配置すれば、使用するバンクにより受信チャ
ネル（受信周波数）の選択を行うことができる。
ィルタバンク２００−１〜２００−ｍのそれぞれにおけ
るフィルタの重み付けの重み係数を異ならせてそれぞれ
の周波数特性をシフトさせ、それぞれ異なる周波数帯域
にパスバンドを設定する。この場合、それぞれのフィル
タの周波数帯域が隣接するように設定すれば、全体で広
い周波数範囲の変調信号を周波数変換することができ
る。それぞれのフィルタの周波数帯域を変調信号のチャ
ネル間隔で配置すれば、使用するバンクにより受信チャ
ネル（受信周波数）の選択を行うことができる。
【００５９】従来のスーパヘテロダイン方式あるいはダ
ブルスーパヘテロダイン方式では、局部発振器の周波数
を可変することにより受信チャネルを設定していたが、
本実施形態によれば可変周波数の局部発振器を用いるこ
となく受信チャネルの選択を行うことができる。すなわ
ち、従来必要であったＰＬＬ回路を用いた高価な可変周
波数の局部発振器が不要になる。また、周波数切り替え
時間が遅いＰＬＬ回路を使用しないため、高速に受信チ
ャネルを切り替えることが可能であり、さらにＰＬＬ回
路を使用しないために消費電力を低減できるという効果
もある。
ブルスーパヘテロダイン方式では、局部発振器の周波数
を可変することにより受信チャネルを設定していたが、
本実施形態によれば可変周波数の局部発振器を用いるこ
となく受信チャネルの選択を行うことができる。すなわ
ち、従来必要であったＰＬＬ回路を用いた高価な可変周
波数の局部発振器が不要になる。また、周波数切り替え
時間が遅いＰＬＬ回路を使用しないため、高速に受信チ
ャネルを切り替えることが可能であり、さらにＰＬＬ回
路を使用しないために消費電力を低減できるという効果
もある。
【００６０】（第６の実施形態）図９に、本発明の第６
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態では、第３の実施形態にお
ける演算増幅器ＯＡ等で構成される第２のサンプルホー
ルド回路をΔΣ変調器４００の初段の積分器４０１を利
用して実現している。
の実施形態に係るサンプリング装置を用いた無線受信装
置の構成を示す。本実施形態では、第３の実施形態にお
ける演算増幅器ＯＡ等で構成される第２のサンプルホー
ルド回路をΔΣ変調器４００の初段の積分器４０１を利
用して実現している。
【００６１】すなわち、ΔΣ変調器４００は入力信号を
積分器４０１で積分した後、コンパレータ４０２で１ビ
ット量子化を行い、コンパレータ４０２の出力を１サン
プリング周期の遅延器４０３および１ビットＤ／Ａ変換
器４０４を経て積分器４０１に負帰還する構成であり、
コンパレータ４０２から出力を取り出す構成であり、こ
の出力が復調器２１に入力される。積分器４０１は演算
増幅器ＯＡとキャパシタＣ２で構成されるため、これを
第２のサンプルホールド回路としても動作させることが
できる。
積分器４０１で積分した後、コンパレータ４０２で１ビ
ット量子化を行い、コンパレータ４０２の出力を１サン
プリング周期の遅延器４０３および１ビットＤ／Ａ変換
器４０４を経て積分器４０１に負帰還する構成であり、
コンパレータ４０２から出力を取り出す構成であり、こ
の出力が復調器２１に入力される。積分器４０１は演算
増幅器ＯＡとキャパシタＣ２で構成されるため、これを
第２のサンプルホールド回路としても動作させることが
できる。
【００６２】本実施形態の基本動作は、第３の実施形態
と同様である。すなわち、バンドパスフィルタ１０３の
出力信号は、サンプルホールド回路兼フィルタバンクに
入力される。サンプルホールド回路兼フィルタバンク
は、複数のキャパシタＣ１１〜Ｃ１ｎと該キャパシタＣ
１１〜Ｃ１ｎに直列に接続されたサンプリング用スイッ
チＳＷ１１〜ＳＷ１ｎとで構成される複数の第１のサン
プルホールド回路と、この複数の第１のサンプルホール
ド回路の共通入力側および共通出力側に直列に挿入され
たスイッチＳＷ１，ＳＷ２と、ΔΣ変調器４００内の積
分器４０１を構成する演算増幅器ＯＡとその反転入力端
子と出力端子間に並列に接続されたキャパシタＣ２とで
構成される第２のサンプルホールド回路からなる。
と同様である。すなわち、バンドパスフィルタ１０３の
出力信号は、サンプルホールド回路兼フィルタバンクに
入力される。サンプルホールド回路兼フィルタバンク
は、複数のキャパシタＣ１１〜Ｃ１ｎと該キャパシタＣ
１１〜Ｃ１ｎに直列に接続されたサンプリング用スイッ
チＳＷ１１〜ＳＷ１ｎとで構成される複数の第１のサン
プルホールド回路と、この複数の第１のサンプルホール
ド回路の共通入力側および共通出力側に直列に挿入され
たスイッチＳＷ１，ＳＷ２と、ΔΣ変調器４００内の積
分器４０１を構成する演算増幅器ＯＡとその反転入力端
子と出力端子間に並列に接続されたキャパシタＣ２とで
構成される第２のサンプルホールド回路からなる。
【００６３】スイッチＳＷ１，ＳＷ１１〜ＳＷ１ｎ，Ｓ
Ｗ２，ＳＷ３は、図１０に示すクロックＣＫ１，ＣＫ１
１〜ＣＫ１ｎ，ＣＫ２，ＣＫ３によりそれぞれ制御さ
れ、対応するクロックが高レベルのときオン、低レベル
のときオフとなる。
Ｗ２，ＳＷ３は、図１０に示すクロックＣＫ１，ＣＫ１
１〜ＣＫ１ｎ，ＣＫ２，ＣＫ３によりそれぞれ制御さ
れ、対応するクロックが高レベルのときオン、低レベル
のときオフとなる。
【００６４】まず、クロックＣＫ１が高レベルとなるこ
とによりスイッチＳＷ１がオンとなり、この間にクロッ
クＣＫ１１〜ＣＫ１ｎが順次高レベルとなることによ
り、スイッチＳＷ１１〜ＳＷ１ｎがオンとなって、入力
信号（バンドパスフィルタ１０３の出力）がキャパシタ
Ｃ１１〜Ｃ１ｎに順次印加される。スイッチＳＷ１１〜
ＳＷ１ｎは、クロックＣＫ１１〜ＣＫ１ｎが順次低レベ
ルとなることにより順次オフされていく。このようにし
て入力信号がスイッチＳＷ１１〜ＳＷ１ｎによりクロッ
クＣＫ１１〜ＣＫ１ｎの時間間隔でサンプリングされ、
キャパシタＣ１１〜Ｃ１ｎにホールドされる。
とによりスイッチＳＷ１がオンとなり、この間にクロッ
クＣＫ１１〜ＣＫ１ｎが順次高レベルとなることによ
り、スイッチＳＷ１１〜ＳＷ１ｎがオンとなって、入力
信号（バンドパスフィルタ１０３の出力）がキャパシタ
Ｃ１１〜Ｃ１ｎに順次印加される。スイッチＳＷ１１〜
ＳＷ１ｎは、クロックＣＫ１１〜ＣＫ１ｎが順次低レベ
ルとなることにより順次オフされていく。このようにし
て入力信号がスイッチＳＷ１１〜ＳＷ１ｎによりクロッ
クＣＫ１１〜ＣＫ１ｎの時間間隔でサンプリングされ、
キャパシタＣ１１〜Ｃ１ｎにホールドされる。
【００６５】次に、クロックＣＫ１が低レベルとなり、
スイッチＳＷ１がオフとなった後、クロックＣＫ１１〜
ＣＫ１ｎが同時に高レベルとなって再びスイッチＳＷ１
１〜ＳＷ１ｎがオンになると共に、クロックＣＫ２が高
レベルとなってスイッチＳＷ２がオンとなることによ
り、キャパシタＣ１１〜Ｃ１ｎの蓄積電荷はΔΣ変調器
４００内の積分器４０１を構成するキャパシタＣ２に転
送されて加算される。
スイッチＳＷ１がオフとなった後、クロックＣＫ１１〜
ＣＫ１ｎが同時に高レベルとなって再びスイッチＳＷ１
１〜ＳＷ１ｎがオンになると共に、クロックＣＫ２が高
レベルとなってスイッチＳＷ２がオンとなることによ
り、キャパシタＣ１１〜Ｃ１ｎの蓄積電荷はΔΣ変調器
４００内の積分器４０１を構成するキャパシタＣ２に転
送されて加算される。
【００６６】複数の第１のサンプルホールド回路のサン
プリング周波数は、クロックＣＫ１が高レベルでスイッ
チＳＷ１がオンの期間におけるクロックＣＫ１１〜ＣＫ
１ｎの立ち上がりの時間間隔で決まり、これは受信変調
信号の信号帯域より高く選ばれる。また、第２のサンプ
ルホールド回路のサンプリング周波数は、クロックＣＫ
３の周期で決まり、これは第１のサンプルホールド回路
のサンプリング周波数より低くなる。
プリング周波数は、クロックＣＫ１が高レベルでスイッ
チＳＷ１がオンの期間におけるクロックＣＫ１１〜ＣＫ
１ｎの立ち上がりの時間間隔で決まり、これは受信変調
信号の信号帯域より高く選ばれる。また、第２のサンプ
ルホールド回路のサンプリング周波数は、クロックＣＫ
３の周期で決まり、これは第１のサンプルホールド回路
のサンプリング周波数より低くなる。
【００６７】また、第３の実施形態と同様に、キャパシ
タＣ１１〜Ｃ１ｎの容量を異ならせて、第１のサンプル
ホールド回路の出力に重み付けを行うことにより、積和
演算を行うことができる。すなわち、キャパシタＣ１１
〜Ｃ１ｎとサンプリング用スイッチＳＷ１１〜ＳＷ１ｎ
とで構成される複数の第１のサンプルホールド回路にフ
ィルタ特性を持たせることが可能となる。
タＣ１１〜Ｃ１ｎの容量を異ならせて、第１のサンプル
ホールド回路の出力に重み付けを行うことにより、積和
演算を行うことができる。すなわち、キャパシタＣ１１
〜Ｃ１ｎとサンプリング用スイッチＳＷ１１〜ＳＷ１ｎ
とで構成される複数の第１のサンプルホールド回路にフ
ィルタ特性を持たせることが可能となる。
【００６８】このとき、スイッチＳＷ１１〜ＳＷ１ｎに
よるサンプリングは非常に高速に行われる必要がある
が、スイッチＳＷ２がオンのときの電荷の転送は、第２
のサンプルホールド回路でのダウンサンプリングのサン
プリング周波数で行えばよいので、演算増幅器ＯＡは低
速のものでよい。スイッチをＣＭＯＳトランジスタで構
成した場合、スイッチがオフするときの速度は非常に早
いため、高速なサンプリングを実現することが可能であ
る。
よるサンプリングは非常に高速に行われる必要がある
が、スイッチＳＷ２がオンのときの電荷の転送は、第２
のサンプルホールド回路でのダウンサンプリングのサン
プリング周波数で行えばよいので、演算増幅器ＯＡは低
速のものでよい。スイッチをＣＭＯＳトランジスタで構
成した場合、スイッチがオフするときの速度は非常に早
いため、高速なサンプリングを実現することが可能であ
る。
【００６９】また、スイッチをオフするタイミングはＣ
ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓで決
まるため、入力信号電圧に影響を受けず高精度なサンプ
リングを行うことができる。
ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓで決
まるため、入力信号電圧に影響を受けず高精度なサンプ
リングを行うことができる。
【００７０】さらに、キャパシタＣ１１〜Ｃ１ｎのチャ
ージアップはサンプリング時間よりも長い時間にわたっ
て行うことができるので、キャパシタＣ１１〜Ｃ１ｎと
スイッチＳＷ１１〜ＳＷ１ｎの時定数による影響を低減
することもできる。
ージアップはサンプリング時間よりも長い時間にわたっ
て行うことができるので、キャパシタＣ１１〜Ｃ１ｎと
スイッチＳＷ１１〜ＳＷ１ｎの時定数による影響を低減
することもできる。
【００７１】このように本実施形態によると、第３の実
施形態と同様に、現在の技術で高速なサンプリングおよ
び帯域外の周波数成分の除去を容易に実現可能とするこ
とができる。さらに本実施形態においては、ΔΣ変調器
４００を用いる場合、これにスイッチＳＷ１，ＳＷ１１
〜ＳＷ１ｎ，ＳＷ２およびキャパシタＣ１１〜Ｃ１ｎを
追加するだけで、アナログデシメーションフィルタおよ
びダウンサンプリング回路を構成でき、回路構成を簡略
化することができる。
施形態と同様に、現在の技術で高速なサンプリングおよ
び帯域外の周波数成分の除去を容易に実現可能とするこ
とができる。さらに本実施形態においては、ΔΣ変調器
４００を用いる場合、これにスイッチＳＷ１，ＳＷ１１
〜ＳＷ１ｎ，ＳＷ２およびキャパシタＣ１１〜Ｃ１ｎを
追加するだけで、アナログデシメーションフィルタおよ
びダウンサンプリング回路を構成でき、回路構成を簡略
化することができる。
【００７２】なお、図９のΔΣ変調器４００では、積分
器が一つの１次のものについて説明したが、積分器の接
続個数は一つに限定されるものではなく、２次以上の高
次のΔΣ変調器を用いてもよい。
器が一つの１次のものについて説明したが、積分器の接
続個数は一つに限定されるものではなく、２次以上の高
次のΔΣ変調器を用いてもよい。
【００７３】以上、本発明を無線受信装置に適用した例
について説明したが、本発明によるサンプリング装置
は、無線受信装置以外のサンプリング装置に適用可能で
あり、なんら用途に制限を受けるものではない。
について説明したが、本発明によるサンプリング装置
は、無線受信装置以外のサンプリング装置に適用可能で
あり、なんら用途に制限を受けるものではない。
【００７４】
【発明の効果】以上説明したように、本発明によれば受
信される変調信号を第１のサンプリング回路において変
調信号の信号帯域より高い周波数でオーバサンプリング
し、このオーバサンプリングされた信号をアナログデシ
メーションフィルタに通して、折り返しノイズとなる成
分を抑圧した後、第２のサンプリング回路においてダウ
ンサンプリングを行って、変調信号を所要の低周波数に
変換することにより、従来のヘテロダイン方式のように
高精度な特性が要求されるミキサ回路が不要となり、イ
メージ信号抑圧のための急峻な特性のＩＦフィルタの機
能をアナログデシメーションフィルタに持たせることも
でき、小型化を図ることが可能となる。
信される変調信号を第１のサンプリング回路において変
調信号の信号帯域より高い周波数でオーバサンプリング
し、このオーバサンプリングされた信号をアナログデシ
メーションフィルタに通して、折り返しノイズとなる成
分を抑圧した後、第２のサンプリング回路においてダウ
ンサンプリングを行って、変調信号を所要の低周波数に
変換することにより、従来のヘテロダイン方式のように
高精度な特性が要求されるミキサ回路が不要となり、イ
メージ信号抑圧のための急峻な特性のＩＦフィルタの機
能をアナログデシメーションフィルタに持たせることも
でき、小型化を図ることが可能となる。
【００７５】また、アナログデシメーションフィルタは
出力は低いサンプリングレートで良く、動作速度が緩和
されるため、従来の無線受信装置で使用されていたセラ
ミックフィルタなどに比較してその実現が容易であり、
さらに消費電力の低減を図ることが可能となる。
出力は低いサンプリングレートで良く、動作速度が緩和
されるため、従来の無線受信装置で使用されていたセラ
ミックフィルタなどに比較してその実現が容易であり、
さらに消費電力の低減を図ることが可能となる。
【００７６】第１のサンプリング回路を複数のサンプリ
ング要素で構成し、これらのサンプリング要素で切り替
えて順次変調信号をサンプリングする構成とすれば、個
々のサンプリング要素のサンプリング周波数は低減さ
れ、回路の実現がさらに容易となる。また、このように
複数のサンプリング要素で第１のサンプリング回路を構
成する場合、各サンプリング要素の出力に重み付けを行
って加算すれば、フィルタ特性を付与することができ、
これによってアナログデシメーションフィルタを実現す
ることが可能である。
ング要素で構成し、これらのサンプリング要素で切り替
えて順次変調信号をサンプリングする構成とすれば、個
々のサンプリング要素のサンプリング周波数は低減さ
れ、回路の実現がさらに容易となる。また、このように
複数のサンプリング要素で第１のサンプリング回路を構
成する場合、各サンプリング要素の出力に重み付けを行
って加算すれば、フィルタ特性を付与することができ、
これによってアナログデシメーションフィルタを実現す
ることが可能である。
【００７７】さらに、第１のサンプルホールド回路を構
成する複数のサンプリング要素を複数のスイッチおよび
これらのスイッチにそれぞれ直列に接続された複数のキ
ャパシタとで構成すると、キャパシタの容量によって各
サンプリング要素の出力に重み付けが可能であり、第２
のサンプリング回路の後段に配置されるΔΣ変調器内の
積分器によって、キャパシタの容量で重み付けられた信
号の加算を実現して回路構成の簡略化を図ることもでき
る。
成する複数のサンプリング要素を複数のスイッチおよび
これらのスイッチにそれぞれ直列に接続された複数のキ
ャパシタとで構成すると、キャパシタの容量によって各
サンプリング要素の出力に重み付けが可能であり、第２
のサンプリング回路の後段に配置されるΔΣ変調器内の
積分器によって、キャパシタの容量で重み付けられた信
号の加算を実現して回路構成の簡略化を図ることもでき
る。
【００７８】また、本発明のサンプリング装置を単位サ
ンプリング装置として複数個並列に配置し、これら各単
位サンプリング装置における第１および第２のサンプリ
ング回路のサンプリング周波数と重み付けの重み係数を
異ならせて、それぞれの周波数特性をシフトさせて各々
の周波数帯域を異なるパスバンドに設定すれば、全体で
広い周波数範囲の変調信号を周波数変換したり、どの周
波数帯域を選ぶかによって受信チャネルの選択を行うこ
とが可能となる。
ンプリング装置として複数個並列に配置し、これら各単
位サンプリング装置における第１および第２のサンプリ
ング回路のサンプリング周波数と重み付けの重み係数を
異ならせて、それぞれの周波数特性をシフトさせて各々
の周波数帯域を異なるパスバンドに設定すれば、全体で
広い周波数範囲の変調信号を周波数変換したり、どの周
波数帯域を選ぶかによって受信チャネルの選択を行うこ
とが可能となる。
【図１】従来のダブルスーパヘテロダイン方式による無
線受信装置の構成を示すブロック図
線受信装置の構成を示すブロック図
【図２】従来のダウンサンプリング方式による無線受信
装置の構成を示すブロック図
装置の構成を示すブロック図
【図３】本発明の第１の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図４】本発明の第２の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図５】本発明の第３の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図６】図５の動作を説明するためのタイミング図
【図７】本発明の第４の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図８】本発明の第５の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図９】本発明の第６の実施形態に係るサンプリング装
置を用いた無線受信装置の構成を示すブロック図
置を用いた無線受信装置の構成を示すブロック図
【図１０】第９図の動作を説明するためのタイミング図
１０１…アンテナ １０２…低雑音増幅器 １０３…バンドパスフィルタ １０４…第１のサンプルホールド回路 １０５…アナログデシメーションフィルタ １０６，１０６−１〜１０６−ｍ…第２のサンプルホー
ルド回路 １０７，１０７−１〜１０７−ｍ…Ａ／Ｄ変換器 １０８…復調器 ２００，２００−１〜２００ｍ…第１のサンプルホール
ド回路兼フィルタバンク ３００，３００−１〜２００ｍ…第１、第２のサンプル
ホールド回路兼フィルタバンク ４００…ΔΣ復調器 ４０１…積分器 ４０２…コンパレータ ４０３…遅延器 ４０４…１ビットＤ／Ａ変換器
ルド回路 １０７，１０７−１〜１０７−ｍ…Ａ／Ｄ変換器 １０８…復調器 ２００，２００−１〜２００ｍ…第１のサンプルホール
ド回路兼フィルタバンク ３００，３００−１〜２００ｍ…第１、第２のサンプル
ホールド回路兼フィルタバンク ４００…ΔΣ復調器 ４０１…積分器 ４０２…コンパレータ ４０３…遅延器 ４０４…１ビットＤ／Ａ変換器
Claims (5)
- 【請求項１】入力される変調信号をその信号帯域より高
いサンプリング周波数でサンプリングする第１のサンプ
リング手段と、 前記第１のサンプリング手段の出力を入力とするアナロ
グデシメーションフィルタと、 前記アナログデシメーションフィルタの出力を前記第１
のサンプリング手段のサンプリング周波数より低いサン
プリング周波数でサンプリングする第２のサンプリング
手段とを有することを特徴とするサンプリング装置。 - 【請求項２】入力される変調信号を順次サンプリングす
る複数のサンプリング要素により構成され、該変調信号
をその信号帯域より高いサンプリング周波数でサンプリ
ングする第１のサンプリング手段と、 前記複数のサンプリング要素の出力にそれぞれ重み付け
を行う複数の重み付け手段と、 前記複数の重み付け手段の出力を加算する加算手段と、 前記加算手段の出力を前記第１のサンプリング手段のサ
ンプリング周波数より低いサンプリング周波数でサンプ
リングする第２のサンプリング手段とを有することを特
徴とするサンプリング装置。 - 【請求項３】複数のスイッチおよび該スイッチにそれぞ
れ直列に接続された複数のキャパシタからなり、入力さ
れる変調信号を順次サンプリングする複数のサンプリン
グ要素により構成され、該変調信号をその信号帯域より
高いサンプリング周波数でサンプリングすると共に、前
記キャパシタの容量によって該複数のサンプリング要素
の出力にそれぞれ重み付けを行う第１のサンプリング手
段と、 前記複数のサンプリング要素の出力を加算する加算手段
と、 前記加算手段の出力を前記第１のサンプリング手段のサ
ンプリング周波数より低い周波数でサンプリングする第
２のサンプリング手段とを有することを特徴とするサン
プリング装置。 - 【請求項４】請求項２または３に記載のサンプリング装
置を単位サンプリング装置として複数個並列に配置し、
これら各単位サンプリング装置における前記第１および
第２のサンプリング手段のサンプリング周波数と前記重
み付けの重み係数を異ならせたことを特徴とするサンプ
リング装置。 - 【請求項５】請求項１〜４のいずれか１項に記載のサン
プリング装置と、 該サンプリング装置の出力をディジタル信号に変換する
Ａ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段から出力されるディジタル信号を入
力として復調を行う復調手段とを有することを特徴とす
る無線受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31780696A JP3392670B2 (ja) | 1996-11-28 | 1996-11-28 | サンプリング装置 |
| US08/972,175 US6181740B1 (en) | 1996-11-28 | 1997-11-18 | Sampling system |
| KR1019970062920A KR100291351B1 (ko) | 1996-11-28 | 1997-11-26 | 샘플링시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31780696A JP3392670B2 (ja) | 1996-11-28 | 1996-11-28 | サンプリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163912A true JPH10163912A (ja) | 1998-06-19 |
| JP3392670B2 JP3392670B2 (ja) | 2003-03-31 |
Family
ID=18092255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31780696A Expired - Fee Related JP3392670B2 (ja) | 1996-11-28 | 1996-11-28 | サンプリング装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6181740B1 (ja) |
| JP (1) | JP3392670B2 (ja) |
| KR (1) | KR100291351B1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001024192A1 (en) * | 1999-09-28 | 2001-04-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Versatile charge sampling circuits |
| JP2002043851A (ja) * | 2000-04-10 | 2002-02-08 | Texas Instr Inc <Ti> | マルチ・タップ、ディジタル・パルス駆動型ミキサ |
| EP1202465A2 (en) * | 2000-10-26 | 2002-05-02 | Texas Instruments Inc. | Method and apparatus employing decimation filter for down conversion in a receiver |
| US6397048B1 (en) | 1998-07-21 | 2002-05-28 | Sharp Kabushiki Kaisha | Signal processing apparatus and communication apparatus |
| JP2007142915A (ja) * | 2005-11-21 | 2007-06-07 | Seiko Epson Corp | 無線通信装置 |
| WO2007072712A1 (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Industrial Co., Ltd. | サンプリングフィルタ装置 |
| JP2007325220A (ja) * | 2006-06-05 | 2007-12-13 | Matsushita Electric Ind Co Ltd | マルチアンテナ通信装置 |
| JP2008072564A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 受信回路 |
| US7477706B2 (en) | 2001-05-01 | 2009-01-13 | Matsushita Communication Industrial Corporation Of U.S.A. | Switched capacitor network for tuning and downconversion |
| WO2010097866A1 (ja) * | 2009-02-25 | 2010-09-02 | 三菱電機株式会社 | 受信装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| US7124221B1 (en) * | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| US6265998B1 (en) * | 1999-11-30 | 2001-07-24 | Agere Systems Guardian Corp. | Sampling device having an intrinsic filter |
| EP1154604A1 (de) * | 2000-05-08 | 2001-11-14 | Infineon Technologies AG | Einrichtung und Kompensationsverfahren für Gleichspannungsoffsets |
| JP2002076975A (ja) * | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
| US8027657B2 (en) * | 2001-10-26 | 2011-09-27 | Texas Instruments Incorporated | Sampling mixer with asynchronous clock and signal domains |
| US7292629B2 (en) * | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| TWI229501B (en) * | 2003-10-16 | 2005-03-11 | Via Tech Inc | Frequency divider and related frequency divider designing method |
| US7411444B2 (en) * | 2003-11-13 | 2008-08-12 | Texas Instruments Incorporated | Technique for improving antialiasing and adjacent channel interference filtering using cascaded passive IIR filter stages combined with direct sampling and mixing |
| US7142144B1 (en) * | 2005-05-19 | 2006-11-28 | Ami Semiconductor, Inc. | Low power sigma delta modulator |
| CN101490956B (zh) * | 2006-10-23 | 2012-02-08 | 松下电器产业株式会社 | 采样滤波器装置以及无线通信装置 |
| TWI326158B (en) * | 2007-07-16 | 2010-06-11 | Au Optronics Corp | Differential signal transmission system |
| CA2705479A1 (en) * | 2007-11-15 | 2009-05-22 | Kaben Wireless Silicon Inc. | Sampling filter using multiple clocks |
| US8688067B2 (en) * | 2008-12-04 | 2014-04-01 | Panasonic Corporation | Sampling circuit and receiver using same |
| US8781430B2 (en) * | 2009-06-29 | 2014-07-15 | Qualcomm Incorporated | Receiver filtering devices, systems, and methods |
| EP2299588B1 (en) * | 2009-09-11 | 2012-12-19 | Stichting IMEC Nederland | Receiver with improved flicker noise performance |
| KR101317180B1 (ko) * | 2009-12-16 | 2013-10-15 | 한국전자통신연구원 | 2차의 싱크 데시메이션 필터 |
| US9264268B2 (en) | 2012-10-12 | 2016-02-16 | Innoventure L.P. | Periodic time segment sequence based decimation |
| US9484969B2 (en) | 2012-10-12 | 2016-11-01 | Innoventure L.P. | Delta-pi signal acquisition |
| US9225368B2 (en) | 2012-10-12 | 2015-12-29 | Innoventure L.P. | Periodic time segment sequence based signal generation |
| US9490944B2 (en) * | 2012-10-12 | 2016-11-08 | Innoventure L.P. | Phase sector based RF signal acquisition |
| US9484968B2 (en) | 2012-10-12 | 2016-11-01 | Innoventure L.P. | Post conversion mixing |
| US9645972B2 (en) * | 2014-06-16 | 2017-05-09 | Raytheon Company | Butterfly channelizer |
| US10027026B2 (en) | 2014-09-18 | 2018-07-17 | Raytheon Company | Programmable beamforming system including element-level analog channelizer |
| US9847839B2 (en) * | 2016-03-04 | 2017-12-19 | Inphi Corporation | PAM4 transceivers for high-speed communication |
| US10348338B2 (en) | 2016-10-06 | 2019-07-09 | Raytheon Company | Adaptive channelizer |
| US10084587B1 (en) | 2017-07-28 | 2018-09-25 | Raytheon Company | Multifunction channelizer/DDC architecture for a digital receiver/exciter |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472785A (en) * | 1980-10-13 | 1984-09-18 | Victor Company Of Japan, Ltd. | Sampling frequency converter |
| US4851841A (en) * | 1987-10-02 | 1989-07-25 | Crystal Semiconductor Corporation | Gain scaling of oversampled analog-to-digital converters |
| US4972436A (en) * | 1988-10-14 | 1990-11-20 | Hayes Microcomputer Products, Inc. | High performance sigma delta based analog modem front end |
| US5068660A (en) * | 1989-10-27 | 1991-11-26 | Crystal Semiconductor Corporation | Combining fully-differential and single-ended signal processing in a delta-sigma modulator |
| WO1991011863A1 (en) * | 1990-01-31 | 1991-08-08 | Analog Devices, Inc. | Sigma delta modulator |
| US5103229A (en) * | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
| US5030954A (en) * | 1990-09-17 | 1991-07-09 | General Electric Company | Double rate oversampled interpolative modulators for analog-to-digital conversion |
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| US5212659A (en) * | 1991-10-08 | 1993-05-18 | Crystal Semiconductor | Low precision finite impulse response filter for digital interpolation |
| WO1994005087A1 (en) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | A direct conversion receiver for multiple protocols |
| FR2702902B1 (fr) * | 1993-03-15 | 1995-04-21 | Alcatel Radiotelephone | Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur. |
| US5412387A (en) * | 1993-04-06 | 1995-05-02 | Analog Devices, Inc. | Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling |
| FI107855B (fi) * | 1993-09-10 | 2001-10-15 | Nokia Mobile Phones Ltd | Vt-signaalin demodulointi sigma-delta-muuntimella |
| US5680418A (en) * | 1994-11-28 | 1997-10-21 | Ericsson, Inc. | Removing low frequency interference in a digital FM receiver |
| US5786778A (en) * | 1995-10-05 | 1998-07-28 | Analog Devices, Inc. | Variable sample-rate DAC/ADC/converter system |
| US5748126A (en) * | 1996-03-08 | 1998-05-05 | S3 Incorporated | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling |
-
1996
- 1996-11-28 JP JP31780696A patent/JP3392670B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-18 US US08/972,175 patent/US6181740B1/en not_active Expired - Fee Related
- 1997-11-26 KR KR1019970062920A patent/KR100291351B1/ko not_active IP Right Cessation
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6397048B1 (en) | 1998-07-21 | 2002-05-28 | Sharp Kabushiki Kaisha | Signal processing apparatus and communication apparatus |
| JP2003510933A (ja) * | 1999-09-28 | 2003-03-18 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 種々の電荷サンプリング回路 |
| US7023245B2 (en) | 1999-09-28 | 2006-04-04 | Telefonaktiebolaget L M Ericsson (Publ) | Versatile charge sampling circuits |
| US7053673B1 (en) | 1999-09-28 | 2006-05-30 | Telefonaktiebolaget L M Ericsson (Publ) | Versatile charge sampling circuits |
| US8035421B2 (en) | 1999-09-28 | 2011-10-11 | Telefonaktiebolaget L M Ericsson (Publ) | Versatile charge sampling circuits |
| JP4685310B2 (ja) * | 1999-09-28 | 2011-05-18 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 種々の電荷サンプリング回路 |
| WO2001024192A1 (en) * | 1999-09-28 | 2001-04-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Versatile charge sampling circuits |
| JP2002043851A (ja) * | 2000-04-10 | 2002-02-08 | Texas Instr Inc <Ti> | マルチ・タップ、ディジタル・パルス駆動型ミキサ |
| EP1202465A2 (en) * | 2000-10-26 | 2002-05-02 | Texas Instruments Inc. | Method and apparatus employing decimation filter for down conversion in a receiver |
| US7477706B2 (en) | 2001-05-01 | 2009-01-13 | Matsushita Communication Industrial Corporation Of U.S.A. | Switched capacitor network for tuning and downconversion |
| JP4665730B2 (ja) * | 2005-11-21 | 2011-04-06 | セイコーエプソン株式会社 | 無線通信装置 |
| JP2007142915A (ja) * | 2005-11-21 | 2007-06-07 | Seiko Epson Corp | 無線通信装置 |
| JP2007189666A (ja) * | 2005-12-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | サンプリングフィルタ装置 |
| WO2007072712A1 (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Industrial Co., Ltd. | サンプリングフィルタ装置 |
| JP2007325220A (ja) * | 2006-06-05 | 2007-12-13 | Matsushita Electric Ind Co Ltd | マルチアンテナ通信装置 |
| JP4711892B2 (ja) * | 2006-06-05 | 2011-06-29 | パナソニック株式会社 | マルチアンテナ通信装置 |
| US8050639B2 (en) | 2006-06-05 | 2011-11-01 | Panasonic Corporation | Multi-antenna communication apparatus |
| JP2008072564A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 受信回路 |
| JP4616226B2 (ja) * | 2006-09-15 | 2011-01-19 | Ｏｋｉセミコンダクタ株式会社 | 受信回路 |
| WO2010097866A1 (ja) * | 2009-02-25 | 2010-09-02 | 三菱電機株式会社 | 受信装置 |
| US8494471B2 (en) | 2009-02-25 | 2013-07-23 | Mitsubishi Electric Corporation | Receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US6181740B1 (en) | 2001-01-30 |
| KR100291351B1 (ko) | 2001-07-12 |
| KR19980042743A (ko) | 1998-08-17 |
| JP3392670B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3392670B2 (ja) | サンプリング装置 | |
| US7079826B2 (en) | Digitally controlled analog RF filtering in subsampling communication receiver architecture | |
| US20150214926A1 (en) | Discrete-time filter | |
| US7519349B2 (en) | Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones | |
| EP2119005B1 (en) | Apparatus comprising frequency selective circuit and method | |
| US7979047B2 (en) | Sampling filter | |
| JP5078988B2 (ja) | 離散時間ダイレクトサンプリング回路及び受信機 | |
| US20130178179A1 (en) | Subsampling receiver using interstage off-chip rf band pass filter | |
| US7003276B2 (en) | Subsampling communication receiver architecture with gain control and RSSI generation | |
| US6621441B2 (en) | Attenuating undesired frequencies while sampling a communication signal | |
| JP5587210B2 (ja) | サンプリング回路およびこれを用いた受信機 | |
| US7941475B2 (en) | Programmable filter circuits and methods | |
| US7634247B2 (en) | Method of sampling an analogue radiofrequency signal | |
| US6963732B2 (en) | Subsampling communication receiver architecture with relaxed IFA readout timing | |
| US8111741B2 (en) | Sampling filter apparatus and wireless communication apparatus | |
| US20100105349A1 (en) | Rf signal sampling apparatus and method | |
| JP5038069B2 (ja) | フィルタ回路及びこれを用いた通信用半導体装置 | |
| Latiri et al. | A reconfigurable RF sampling receiver for multistandard applications | |
| WO2007049199A1 (en) | Electronic device for receiving rf signals and method for rf sampling | |
| Salo et al. | BP decimation filter for IF-sampling merged with BP/spl Sigma//spl Delta/-modulator | |
| EP0874464A1 (en) | Delta-sigma converter with low order anti-aliasing filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |