JPH10163495A - Semiconductor device and fabrication thereof - Google Patents

Semiconductor device and fabrication thereof

Info

Publication number
JPH10163495A
JPH10163495A JP31528696A JP31528696A JPH10163495A JP H10163495 A JPH10163495 A JP H10163495A JP 31528696 A JP31528696 A JP 31528696A JP 31528696 A JP31528696 A JP 31528696A JP H10163495 A JPH10163495 A JP H10163495A
Authority
JP
Japan
Prior art keywords
film
thin film
substrate
scanning
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31528696A
Other languages
Japanese (ja)
Other versions
JP3317482B2 (en
Inventor
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31528696A priority Critical patent/JP3317482B2/en
Priority to US08/935,283 priority patent/US5981974A/en
Priority to KR1019970050215A priority patent/KR100290270B1/en
Publication of JPH10163495A publication Critical patent/JPH10163495A/en
Application granted granted Critical
Publication of JP3317482B2 publication Critical patent/JP3317482B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To stabilize the characteristics among thin film transistors by forming the channel region in a thin film transistor of Si chrystallized through irradiation with pulse laser light at a scanning pitch P and specifying the relationship between the size of channel region and the scanning pitch of pulse laser light. SOLUTION: N type TFTs 121 are formed in matrix as elements for switching pixels. An underlying SiO2 102 is deposited on a glass substrate 101 and an amorphous Si 103 is deposited thereon. Unnecessary part is then removed from the amorphous Si 103 and an insular Si 108 constituting the active region of the TFT is obtained through isolation. Subsequently, the insular Si 108 is irradiated with a laser pulse 107 from above the substrate and crystallized. The size S of the TFT channel region in the laser pulse scanning direction and the sequential scanning pitch P of laser pulse are specified to satisfy a relationship S=nP (n is an integer other than O). According to the structure, uneven display due to uneven characteristics of TFT is suppressed and a high display quality is realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に複数の薄膜トランジスタが形成された半導体装
置、より詳しくは、結晶性Si膜を活性領域とする薄膜
トランジスタを用いた半導体装置及びその製造方法に関
し、特に、液晶表示装置用のアクティブマトリクス基板
や薄膜集積回路一般、イメージセンサー及び三次元IC
等に利用できる半導体装置及びその製造方法に関する。
The present invention relates to a semiconductor device in which a plurality of thin film transistors are formed on a substrate having an insulating surface, and more particularly, to a semiconductor device using a thin film transistor having a crystalline Si film as an active region and its manufacture. In particular, the present invention relates to an active matrix substrate and a thin film integrated circuit for a liquid crystal display device, an image sensor, and a three-dimensional IC.
The present invention relates to a semiconductor device that can be used for a semiconductor device and the like and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバ回路を同一基板上に形成
したモノリシック型の液晶表示装置、高速で高解像度の
密着型イメージセンサー及び三次元IC等への実現に向
けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半
導体素子を形成する試みがなされている。これらの半導
体装置に用いられる半導体素子には、薄膜状のSi(ケ
イ素)半導体を用いるのが一般的である。
2. Description of the Related Art In recent years, large and high-resolution liquid crystal display devices, monolithic liquid crystal display devices in which driver circuits are formed on the same substrate for cost reduction, high-speed and high-resolution contact image sensors, and three-dimensional display devices For the realization of ICs and the like, attempts have been made to form a high-performance semiconductor element on an insulating substrate such as glass or an insulating film. Generally, a thin film Si (silicon) semiconductor is used for a semiconductor element used in these semiconductor devices.

【0003】ここで、薄膜状のSi半導体としては、非
晶質Si半導体(a−Si)からなるものと、結晶性を
有するSi半導体からなるものの2つに大別される。
Here, Si semiconductors in the form of a thin film are roughly classified into two types: those made of an amorphous Si semiconductor (a-Si) and those made of a crystalline Si semiconductor.

【0004】このうち、非晶質Si半導体は作製温度が
低く、気相法で比較的容易に作製することが可能で量産
性に富むという長所を有するため、従来最も一般的に用
いられていた。
[0004] Among them, amorphous Si semiconductors have been used most commonly because they have the advantages of low production temperature, relatively easy production by the vapor phase method, and high mass productivity. .

【0005】その反面、非晶質Si半導体は、導電性等
の物性が結晶性を有するSi半導体に比べて劣るという
欠点を有する。このため、より高速特性を必要とする半
導体装置への適用が困難である。このような事情によ
り、より高速特性を必要とする半導体装置を実現するに
は、結晶性を有するSi半導体からなる半導体装置の作
製方法の確立が強く要請されているのが現状である。
On the other hand, amorphous Si semiconductors have the disadvantage that their physical properties such as conductivity are inferior to those of crystalline Si semiconductors. Therefore, it is difficult to apply the present invention to a semiconductor device requiring higher speed characteristics. Under such circumstances, in order to realize a semiconductor device requiring higher speed characteristics, there is a strong demand at present to establish a method for manufacturing a semiconductor device made of a crystalline Si semiconductor.

【0006】なお、結晶性を有するSi半導体として
は、多結晶Si、微結晶Si及び結晶成分を含む非晶質
Si等が知られている。
As the Si semiconductor having crystallinity, polycrystalline Si, microcrystalline Si, amorphous Si containing a crystal component, and the like are known.

【0007】これら結晶性を有する薄膜状のSi半導体
を得る方法としては、 (1)成膜時に結晶性を有する膜を直接成膜する。
As a method of obtaining these crystalline silicon semiconductors in the form of a thin film, (1) a crystalline film is directly formed at the time of film formation.

【0008】(2)非晶質の半導体膜を成膜しておき、
熱エネルギを加えることにより結晶性を有せしめる。
(2) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by applying heat energy.

【0009】(3)非晶質の半導体膜を成膜しておき、
レーザビーム(レーザ光)のエネルギにより結晶性を有
せしめる。
(3) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by the energy of the laser beam (laser light).

【0010】といった主に3つの方法が知られている。There are mainly three known methods.

【0011】しかしながら、上記(1)の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
Siを得ることが困難である。このため、この方法で、
大粒径の結晶性Siを得ようとすれば、Si膜の厚膜化
を図ることが考えられる。しかしながら、厚膜化したか
らといっても基本的には膜厚と同程度の結晶粒径しか得
られないため、この方法により良好な結晶性を有するS
i膜を作製することは原理的にまず不可能である。ま
た、成膜温度が600℃以上と高いので、安価なガラス
基板が使用できないというコスト上の問題もある。
However, in the above method (1), crystallization proceeds simultaneously with the film-forming step, so that it is difficult to obtain crystalline Si having a large grain size. Therefore, in this way,
In order to obtain crystalline Si having a large grain size, it is conceivable to increase the thickness of the Si film. However, even though the film thickness is increased, only a crystal grain size substantially equal to the film thickness can be basically obtained.
It is impossible in principle to produce an i-film. Further, since the film formation temperature is as high as 600 ° C. or higher, there is a problem in cost that an inexpensive glass substrate cannot be used.

【0012】また、上記(2)の方法は、結晶化に際し
600℃以上の高温にて数十時間にわたる加熱処理が必
要であるため、生産性を向上できないという問題があ
る。また、固相結晶化現象を利用するため、結晶粒は基
板面に平行に拡がり数μmの粒径を持つものさえ現れる
が、成長した結晶粒同士がぶつかり合って粒界が形成さ
れるため、その粒界はキャリアに対するトラップ準位と
して働き、薄膜トランジスタ(以下では、TFTと称す
る)の移動度を低下させる大きな原因となっている。さ
らに、それぞれの結晶粒は双晶構造を示し、一つの結晶
粒内においても所謂双晶欠陥と呼ばれる結晶欠陥が多量
に存在している。
Further, the method (2) requires a heat treatment at a high temperature of 600 ° C. or more for several tens of hours for crystallization, and thus has a problem that productivity cannot be improved. Also, in order to utilize the solid-phase crystallization phenomenon, the crystal grains spread parallel to the substrate surface and even appear with a grain size of several μm, but since the grown crystal grains collide with each other to form a grain boundary, The grain boundaries serve as trap levels for carriers, and are a major cause of lowering the mobility of a thin film transistor (hereinafter, referred to as TFT). Further, each crystal grain has a twin structure, and a large number of crystal defects called so-called twin defects exist in one crystal grain.

【0013】このような理由により、現在では上記
(3)の方法が主流となっている。ここで、(3)の方
法では、溶融固化過程を利用して結晶化するので、個々
の結晶粒内の結晶性は非常に良好である。また、照射光
の波長を選ぶことで、アニールの対象であるSi膜のみ
を効率的に加熱できるので、下層のガラス基板への熱的
損傷を防ぐことができる。さらには、上記(2)の方法
のような長時間にわたる処理が必要でないので、生産性
を向上できる。また、装置面でも高出力のエキシマレー
ザアニール装置等が開発されており、大面積基板に対し
ても対応可能になりつつある。
For the above reasons, the above-mentioned method (3) is mainly used at present. Here, in the method (3), since the crystallization is performed by utilizing the melting and solidification process, the crystallinity in each crystal grain is very good. In addition, by selecting the wavelength of the irradiation light, only the Si film to be annealed can be efficiently heated, so that thermal damage to the lower glass substrate can be prevented. Further, since the process for a long time as in the method (2) is not required, the productivity can be improved. In addition, a high-output excimer laser annealing apparatus has been developed in terms of the apparatus, and it is becoming possible to cope with large-area substrates.

【0014】上記(3)の方法を利用して半導体素子を
作製する方法の従来例として、例えば特開平8−201
846号公報に開示されたものがある。この方法は、液
晶表示装置用のドライバモノリッシック型(画素TFT
を駆動するドライバ部を同一基板に同時形成する)アク
ティブマトリクス基板において、パルスレーザビーム
(以下ではレーザパルスと称する)をその一部が重なる
ようにずらして照射し、活性領域のSi膜を結晶化する
手法を採用している。
As a conventional example of a method for fabricating a semiconductor device using the method (3), for example, Japanese Patent Laid-Open No. 8-201
No. 846 discloses this. This method uses a driver monolithic type (pixel TFT) for a liquid crystal display device.
A driver part for driving the semiconductor substrate is simultaneously formed on the same substrate). A pulse laser beam (hereinafter referred to as a laser pulse) is irradiated so as to be partially overlapped with the active matrix substrate to crystallize the Si film in the active region. Is adopted.

【0015】加えて、この方法では、このときドライバ
部を形成するTFTのSi膜に対して、レーザパルスの
エッジ部分を照射するようにしている。また、レーザパ
ルスのずらし方向に対する半導体薄膜の幅を、ずらし量
以上あるいはずらし量の整数倍として照射する手法も採
用されている。
In addition, in this method, the edge portion of the laser pulse is applied to the Si film of the TFT forming the driver portion at this time. Further, a method of irradiating the semiconductor thin film with the width of the semiconductor thin film in the shift direction of the laser pulse being equal to or larger than the shift amount or an integral multiple of the shift amount is also adopted.

【0016】[0016]

【発明が解決しようとする課題】上記(3)の方法は、
上述のように、絶縁膜上のSi膜の結晶化法としては、
最も優れているが、結晶性の均一性において大きな課題
を残している。即ち、光源となるレーザ発振器として、
大面積基板を一括照射できるだけの出力を有するものは
未だ開発されておらず、現在は基板面に対して面積10
0〜200mm程度のビームを順次走査することで対
応している。従って、当然のことながら、レーザの順次
走査に伴う結晶性の不均一性が大きな問題となる。言う
までもなく、結晶性のばらつきは、半導体素子の素子特
性にそのまま反映されるため、素子間の特性ばらつきを
生じさせる原因となる。
The method of the above (3) is as follows.
As described above, the crystallization method of the Si film on the insulating film includes:
It is the best, but it leaves a major challenge in the uniformity of crystallinity. That is, as a laser oscillator serving as a light source,
A device having an output capable of simultaneously irradiating a large-area substrate has not yet been developed, and at present, has an area of 10
This is achieved by sequentially scanning a beam of about 0 to 200 mm 2 . Therefore, it is a matter of course that the non-uniformity of crystallinity accompanying the sequential scanning of the laser becomes a serious problem. Needless to say, since the variation in crystallinity is directly reflected in the device characteristics of the semiconductor device, it causes a variation in characteristics between the devices.

【0017】今少し具体的に説明すると、レーザパルス
の走査・照射は、一般的に図6(A)に示すような方法
で行われている。図6(A)において、符号608はレ
ーザパルスの走査方向を示し、符号Pはその走査ピッチ
を示す。なお、図6(A)は、レーザビームのエネルギ
分布を断面より見たものであり、走査ピッチPで走査さ
れる個々のレーザパルス601〜605のエネルギ分布
(プロファイル)は、一般的にはビーム幅607を有す
るガウシアン形状を有する。個々のレーザパルスは60
1から602、603、604、605の順番にSi膜
に照射される。
More specifically, scanning / irradiation of a laser pulse is generally performed by a method as shown in FIG. In FIG. 6A, reference numeral 608 indicates the scanning direction of the laser pulse, and reference numeral P indicates the scanning pitch. FIG. 6A shows the energy distribution of the laser beam as viewed from a cross section. The energy distribution (profile) of each of the laser pulses 601 to 605 scanned at the scanning pitch P is generally equal to the beam distribution. It has a Gaussian shape with a width 607. Each laser pulse is 60
Irradiation is performed on the Si film in the order of 1 to 602, 603, 604, and 605.

【0018】ここで、Si膜のある点a、b、c、dに
おいては、最初に602のレーザパルスが照射され、続
いて603、604と合計3回のレーザパルスの照射が
行われる。即ち、図6(A)においては、レーザパルス
のオーバーラップ量を約67%に設定してある。このよ
うに、それぞれのレーザパルス601〜605の一部が
重なるようにしてレーザパルスの走査・照射を行うの
は、Si膜の任意の点における結晶性の均一性を高める
ためである。
Here, at certain points a, b, c, and d of the Si film, 602 laser pulses are first irradiated, and subsequently, 603 and 604 laser pulses are irradiated three times in total. That is, in FIG. 6A, the overlap amount of the laser pulse is set to about 67%. The reason why the laser pulses are scanned and irradiated such that the laser pulses 601 to 605 partially overlap each other is to increase the uniformity of crystallinity at any point of the Si film.

【0019】さて、レーザパルスの照射により結晶化さ
れる結晶性Si膜において、その結晶性を最も大きく左
右するのは、最も最初に照射されるレーザパルスであ
る。なぜなら、非晶質Si膜を結晶化すると、その融点
は初期に比べ約200℃程度上昇すると共にレーザビー
ムに対する吸収係数が低下する。これに対して、2回目
以降に照射されるレーザパルスは、非晶質Si膜ではな
く、1回目のレーザパルスにて結晶化された結晶性Si
膜を再結晶化することになり、その効果は1回目に比べ
大きく減少するため、2回目以降のレーザパルスは、1
回目ほどは大きく寄与しないからである。
In a crystalline Si film that is crystallized by irradiation with a laser pulse, it is the laser pulse that is irradiated first that has the greatest influence on the crystallinity. This is because, when the amorphous Si film is crystallized, its melting point rises by about 200 ° C. as compared with the initial stage, and the absorption coefficient for the laser beam decreases. On the other hand, the laser pulse irradiated from the second time onward is not an amorphous Si film, but a crystalline Si film crystallized by the first laser pulse.
Since the film is recrystallized and its effect is greatly reduced as compared with the first time, the laser pulse after the second time is 1
This is because it does not contribute as much as the last time.

【0020】図6(A)のa、b、c、dの位置では、
まず符号602のレーザーパルスが照射され、非晶質S
i膜は結晶化され結晶性Si膜となる。その後、符号6
03、604のレーザーパルスが引き続き照射される。
最初のレーザーパルス602が照射される際、a、b、
c、dのそれぞれの位置に与えられるエネルギは、それ
ぞれの点より縦軸方向に引かれた矢印の大きさで示さ
れ、aで最も小さく、dで最も大きい。
At positions a, b, c, and d in FIG.
First, a laser pulse denoted by reference numeral 602 is irradiated, and amorphous S
The i film is crystallized into a crystalline Si film. Then, the code 6
03,604 laser pulses are subsequently applied.
When the first laser pulse 602 is emitted, a, b,
The energy given to each position of c and d is shown by the size of the arrow drawn in the vertical axis direction from each point, and is the smallest at a and the largest at d.

【0021】その結果、aの位置での結晶性はdの位置
に比べて悪くなる。同様にb、cの位置でも結晶性の不
均一性が生じる。これを修復するため、引き続いて符号
603、604のレーザーパルスが照射されるのである
が、上述した理由により、十分な修復はできず、a、
b、c、dのそれぞれの位置では、最初のレーザパルス
602により生じた結晶性の不均一性を後々まで引きず
る。
As a result, the crystallinity at the position a is worse than that at the position d. Similarly, non-uniformity of crystallinity also occurs at positions b and c. In order to repair this, laser pulses with reference numerals 603 and 604 are subsequently irradiated. However, due to the above-mentioned reason, sufficient repair cannot be performed.
At each of the positions b, c, and d, the non-uniformity of crystallinity caused by the first laser pulse 602 is dragged later.

【0022】そして、上記工程により得られる結晶性S
i膜のレーザ走査方向608における結晶性分布は、概
略図6(B)に符号609で示すような、鋸歯状の状態
となる。即ち、レーザ走査ピッチ606による周期的な
不均一性が生じ、a、b、c、dのそれぞれの位置での
結晶性は、図6(B)に示されるような差が生じる。こ
れが、レーザパルスにより順次走査され結晶化された結
晶性Si膜の不均一性を生じさせる主な原因であり、素
子特性のばらつきを生じさせ、例えば、液晶表示装置に
おいては表示(コントラスト)むら等の表示不良が現れ
る。
The crystalline S obtained by the above process is
The crystallinity distribution of the i film in the laser scanning direction 608 is in a sawtooth shape as indicated by reference numeral 609 in FIG. 6B. That is, a periodic non-uniformity occurs due to the laser scanning pitch 606, and the crystallinity at each of the positions a, b, c, and d has a difference as shown in FIG. 6B. This is the main cause of the non-uniformity of the crystalline Si film which has been sequentially scanned and crystallized by the laser pulse, which causes variations in element characteristics. For example, in a liquid crystal display device, display (contrast) unevenness and the like are caused. Display failure appears.

【0023】なお、上記公報では、液晶表示装置用のド
ライバモノリッシック型アクティブマトリクス基板にお
ける、ドライバTFTの特性ばらつきに注目し、このば
らつきを低減する方法を提案しており、そこでは、半導
体薄膜の幅とレーザパルスの順次走査時のずらし量の関
係を示しているが、ここで述べられている半導体薄膜の
幅とは、TFTの活性領域(ソース/ドレイン領域とチ
ャネル領域)を形成する島状Si膜のことである。TF
T特性を大きく左右するのは主にチャネル領域の膜質
(結晶性)であるため、上記公報に記載された方法を用
いても、複数のドライバTFTに対して、目的とする十
分な均一性を実現するのは困難である。
In the above publication, attention is paid to the characteristic variation of the driver TFT in a driver monolithic active matrix substrate for a liquid crystal display device, and a method for reducing this variation is proposed. Shows the relationship between the width of the semiconductor thin film and the amount of shift during the sequential scanning of the laser pulse. The width of the semiconductor thin film described here means the island forming the active region (source / drain region and channel region) of the TFT. Si film. TF
Since the film quality (crystallinity) of the channel region largely determines the T characteristic, even if the method described in the above publication is used, the desired sufficient uniformity can be obtained for a plurality of driver TFTs. It is difficult to achieve.

【0024】本発明は、このような現状に鑑みてなされ
たものであり、結晶化の不均一性にもかかわらず各薄膜
トランジスタ間の特性安定化が図れ、高性能で、かつ信
頼性及び安定性の高い半導体装置を提供することを目的
とする。
The present invention has been made in view of the above-mentioned situation, and can stabilize the characteristics among the thin film transistors despite the non-uniformity of crystallization, and achieve high performance, reliability and stability. It is an object to provide a semiconductor device with high reliability.

【0025】本発明の他の目的は、このような特性を有
する半導体装置を低コスト化で、かつ簡便なプロセスで
製造できる半導体装置の製造方法を提供することにあ
る。
Another object of the present invention is to provide a method of manufacturing a semiconductor device having such characteristics, which can be manufactured at low cost and with a simple process.

【0026】[0026]

【課題を解決するための手段】本発明の半導体装置は、
絶縁表面を有する基板上に複数の薄膜トランジスタが形
成された半導体装置において、該複数の薄膜トランジス
タのチャネル領域は、パルスレーザ光を走査ピッチPで
順次照射して結晶化された結晶性Si膜よりなり、該パ
ルスレーザ光の走査方向における該チャネル領域のサイ
ズSと、該結晶性Si膜の結晶化時の該パルスレーザ光
の走査ピッチPとが、概略S=nP(但し、nは0を除
く整数)となるように構成されており、そのことにより
上記目的が達成される。
According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device in which a plurality of thin film transistors are formed over a substrate having an insulating surface, a channel region of the plurality of thin film transistors is made of a crystalline Si film crystallized by sequentially irradiating pulse laser light at a scanning pitch P, The size S of the channel region in the scanning direction of the pulsed laser light and the scanning pitch P of the pulsed laser light at the time of crystallization of the crystalline Si film are approximately S = nP (where n is an integer other than 0) ), Whereby the object is achieved.

【0027】好ましくは、前記基板が前記複数の薄膜ト
ランジスタに対応する数の画素電極が形成されたアクテ
ィブマトリクス基板であり、該複数の薄膜トランジスタ
が各画素電極に対応接続された画素スイッチング用の薄
膜トランジスタである。
Preferably, the substrate is an active matrix substrate on which a plurality of pixel electrodes corresponding to the plurality of thin film transistors are formed, and the plurality of thin film transistors are pixel switching thin film transistors connected to the respective pixel electrodes. .

【0028】また、好ましくは、前記基板が同一基板上
にアクティブマトリクス部とドライバ回路が同時形成さ
れたドライバモノリシック型アクティブマトリクス基板
であり、前記薄膜トランジスタがドライバ回路を構成す
る。
Preferably, the substrate is a driver monolithic active matrix substrate in which an active matrix portion and a driver circuit are simultaneously formed on the same substrate, and the thin film transistors constitute a driver circuit.

【0029】また、好ましくは、前記チャネル領域のサ
イズSと、前記走査ピッチPとが、概略S=Pとなるよ
うに構成する。
Preferably, the size S of the channel region and the scanning pitch P are set so that S = P.

【0030】また、好ましくは、前記チャネル領域のサ
イズSと、前記走査ピッチPとの比S/Pが、0.9<
S/P<1.1の範囲内にあるようにする。
Preferably, a ratio S / P of the size S of the channel region to the scanning pitch P is 0.9 <.
S / P should be within the range of 1.1.

【0031】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上にSi膜を形成する工程と、該
Si膜にパルスレーザ光を走査ピッチPで順次照射して
該Si膜を結晶化する工程と、該パルスレーザ光の走査
方向とチャネル方向が垂直となるように、結晶化された
Si膜を複数の薄膜トランジスタの素子領域となるよう
にパターニングすると共に、後に該薄膜トランジスタの
チャネル領域となる部分のチャネル幅Wが、該パルスレ
ーザ光の該走査ピッチPの概略整数倍となるように形成
する工程とを包含しており、そのことにより上記目的が
達成される。
Further, a method of manufacturing a semiconductor device according to the present invention
A step of forming a Si film on a substrate having an insulating surface, a step of sequentially irradiating the Si film with a pulse laser beam at a scanning pitch P to crystallize the Si film, a scanning direction of the pulse laser beam and a channel The crystallized Si film is patterned so as to be perpendicular to the element regions of the plurality of thin film transistors, and the channel width W of the channel region of the thin film transistors that will be later becomes the width of the pulse laser light. And a step of forming the scanning pitch so as to be substantially an integral multiple of the scanning pitch P, thereby achieving the above object.

【0032】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上にSi膜を形成する工程と、該
Si膜にパルスレーザ光を走査ピッチPで順次照射して
該Si膜を結晶化する工程と、該パルスレーザ光の走査
方向とチャネル方向が平行となるように、結晶化された
Si膜を複数の薄膜トランジスタの素子領域となるよう
にパターニングする工程と、ゲート電極の幅に相当する
該薄膜トランジスタのチャネル領域のチャネル長Lが、
該パルスレーザ光の該走査ピッチPの概略整数倍となる
ように該結晶化されたSi膜の上にゲート電極を形成す
る工程とを包含しており、そのことにより上記目的が達
成される。
Further, a method of manufacturing a semiconductor device according to the present invention
A step of forming a Si film on a substrate having an insulating surface, a step of sequentially irradiating the Si film with a pulse laser beam at a scanning pitch P to crystallize the Si film, a scanning direction of the pulse laser beam and a channel A step of patterning the crystallized Si film so that the directions become parallel so as to be element regions of a plurality of thin film transistors; and a channel length L of a channel region of the thin film transistor corresponding to the width of the gate electrode,
Forming a gate electrode on the crystallized Si film so as to be approximately an integral multiple of the scanning pitch P of the pulsed laser beam, thereby achieving the above object.

【0033】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上にSi膜を形成する工程と、パ
ルスレーザ光を該Si膜に走査ピッチPで順次照射する
ことにより後に行われるSi膜結晶化のためのパルスレ
ーザ光の走査方向と薄膜トランジスタのチャネル方向と
が垂直となるように、かつ該薄膜トランジスタのチャネ
ル領域となる部分のチャネル幅がWとなるように、該S
i膜を複数の薄膜トランジスタの素子領域となるように
パターニングする工程と、パターニングされた複数の薄
膜トランジスタの素子領域となる該Si膜に、該チャネ
ル幅Wの概略整数分の1となるような走査ピッチPで該
パルスレーザ光を予め設定された方向に順次走査し、該
Si膜を結晶化する工程とを包含しており、そのことに
より上記目的が達成される。
Further, the method for manufacturing a semiconductor device according to the present invention
A step of forming a Si film on a substrate having an insulating surface, and a scanning direction of the pulse laser light for crystallizing the Si film and a thin film transistor to be performed later by sequentially irradiating the Si film with the scanning pitch P So that the channel direction of the thin film transistor becomes perpendicular to the channel direction of the thin film transistor and the channel width of the channel region of the thin film transistor becomes W.
patterning the i-film into element regions of the plurality of thin-film transistors; and forming a scan pitch on the Si film that becomes the element regions of the patterned plurality of thin-film transistors so as to be approximately a fraction of the channel width W. P to sequentially scan the pulse laser beam in a preset direction to crystallize the Si film, thereby achieving the above object.

【0034】また、本発明の半導体装置の製造方法は、
絶縁表面を有する基板上にSi膜を形成する工程と、パ
ルスレーザ光を該Si膜に走査ピッチPで順次照射する
ことにより後に行われるSi膜結晶化のためのパルスレ
ーザ光の走査方向と薄膜トランジスタのチャネル方向と
が平行となるように、該Si膜を複数の薄膜トランジス
タの素子領域となるようにパターニングする工程と、パ
ターニングされた複数の薄膜トランジスタの素子領域と
なる該Si膜に、走査ピッチPで該パルスレーザ光を順
次走査し、該Si膜を結晶化する工程と、ゲート電極の
幅に相当する該薄膜トランジスタのチャネル領域のチャ
ネル長Lが、該パルスレーザ光の該走査ピッチPの概略
整数倍となるように結晶化されたSi膜の上にゲート電
極を形成する工程とを包含しており、そのことにより上
記目的が達成される。
The method of manufacturing a semiconductor device according to the present invention
A step of forming a Si film on a substrate having an insulating surface, and a scanning direction of the pulse laser light for crystallizing the Si film and a thin film transistor to be performed later by sequentially irradiating the Si film with the scanning pitch P Patterning the Si film so as to be the element regions of the plurality of thin film transistors so that the channel direction becomes parallel to the channel direction. Scanning the pulse laser light sequentially to crystallize the Si film; and setting the channel length L of the channel region of the thin film transistor corresponding to the width of the gate electrode to approximately an integral multiple of the scan pitch P of the pulse laser light. Forming a gate electrode on the crystallized Si film so that the above object is achieved. .

【0035】また、本発明の半導体装置の製造方法は、
請求項6〜請求項9のいずれかに記載の半導体装置の製
造方法において、前記絶縁表面を有する基板上にSi膜
を形成する工程及び該Si膜にパルスレーザ光を走査ピ
ッチPで順次照射して該Si膜を結晶化する工程の代わ
りに、該基板上に非晶質Si膜を形成し、加熱すること
により固相状態において結晶化させる工程と、結晶化さ
れたSi膜にパルスレーザ光を走査ピッチPで順次照射
し、該Si膜を再結晶化する工程とを包含しており、そ
のことにより上記目的が達成される。
Further, a method of manufacturing a semiconductor device according to the present invention
10. The method for manufacturing a semiconductor device according to claim 6, wherein a Si film is formed on the substrate having the insulating surface, and the Si film is sequentially irradiated with a pulse laser beam at a scanning pitch P. A step of forming an amorphous Si film on the substrate and heating it to crystallize it in a solid state instead of a step of crystallizing the Si film, and applying a pulse laser beam to the crystallized Si film. Are sequentially irradiated at a scanning pitch P to recrystallize the Si film, thereby achieving the above object.

【0036】好ましくは、前記基板上に非晶質Si膜を
形成し、加熱することにより固相状態において結晶化さ
せる工程を、該非晶質Si膜に、その結晶化を助長する
触媒元素を導入した後に行う。
Preferably, the step of forming an amorphous Si film on the substrate and crystallizing it in a solid state by heating is performed by introducing a catalytic element which promotes the crystallization into the amorphous Si film. After that.

【0037】また、好ましくは、前記基板上に非晶質S
i膜を形成し、加熱することにより固相状態において結
晶化させる工程を、該非晶質Si膜に、その結晶化を助
長する触媒元素を選択的に導入し、加熱処理により、該
触媒元素が選択的に導入された領域から、その周辺部へ
と横方向に結晶成長させて行う。
Preferably, an amorphous S is formed on the substrate.
The step of forming an i-film and crystallizing in a solid state by heating is performed by selectively introducing a catalyst element that promotes the crystallization into the amorphous Si film, Crystallization is performed in the lateral direction from the selectively introduced region to the periphery thereof.

【0038】また、好ましくは、前記触媒元素としてN
i元素を用いる。
Preferably, N is used as the catalyst element.
i element is used.

【0039】また、好ましくは、前記パルスレーザ光と
して、波長400nm以下のエキシマレーザ光を用い
る。
Preferably, an excimer laser beam having a wavelength of 400 nm or less is used as the pulse laser beam.

【0040】また、好ましくは、前記パルスレーザ光
は、そのビーム形状が、照射面において長尺形状となる
ように設定されており、該ビーム形状の長尺方向に対し
て垂直方向に順次走査することにより、前記複数の薄膜
トランジスタのチャネル領域を結晶化する。
Preferably, the pulse laser beam has a beam shape set to be long on an irradiation surface, and sequentially scans in a direction perpendicular to the long direction of the beam shape. Thereby, the channel regions of the plurality of thin film transistors are crystallized.

【0041】以下に本発明の作用を説明する。The operation of the present invention will be described below.

【0042】上記のように、複数のTFTを有する半導
体装置において、パルスレーザ光、即ちレーザパルスの
順次走査方向におけるTFTのチャネル領域のサイズS
と、TFTのチャネル領域結晶化時のレーザパルスの順
次走査ピッチPとを、概略S=nPとなるように設定す
ると、レーザパルスの走査方向に沿った各TFTのチャ
ネル領域は、順次走査される各レーザパルスの走査ピッ
チP内での結晶性分布を全て含むようになる。即ち、上
述の図6(B)における位置aから位置dまでの結晶性
の分布が、任意のTFTにおいて、そのチャネル領域に
全て含まれ、さらにa、b、c、dの状態がそのチャネ
ル領域に全て同量個含まれて結晶化されることになる。
従って、各TFTにおける特性のばらつきをなくすこと
ができる。
As described above, in a semiconductor device having a plurality of TFTs, the size S of the channel region of the TFT in the sequential scanning direction of the pulse laser beam, ie, the laser pulse.
And the sequential scanning pitch P of the laser pulse at the time of crystallization of the channel region of the TFT is set such that S = nP, the channel region of each TFT along the scanning direction of the laser pulse is sequentially scanned. All the crystallinity distributions within the scanning pitch P of each laser pulse are included. That is, the above-described distribution of crystallinity from position a to position d in FIG. 6B is entirely included in the channel region of an arbitrary TFT, and the states of a, b, c, and d are changed to the channel region. Are crystallized in the same amount.
Therefore, it is possible to eliminate variations in characteristics of each TFT.

【0043】このように、本発明は、均一な結晶性Si
膜を得ることにより上記問題点を解決するのではなく、
レーザパルスの走査により得られる結晶性Si膜の不均
一性を認め、その周期性を利用して上記問題点を解決す
る手法を採用している。
As described above, the present invention provides a method for producing uniform crystalline Si
Rather than solving the above problems by obtaining a membrane,
A method of recognizing non-uniformity of a crystalline Si film obtained by scanning with a laser pulse and using the periodicity to solve the above problem is adopted.

【0044】そして、実際に本発明を用いて液晶表示装
置を作製したところ、個々の画素TFTの特性均一性が
非常に良く、レーザパルスの走査起因による表示不良を
無くすことができることを確認できた。
Then, when a liquid crystal display device was actually manufactured by using the present invention, it was confirmed that the uniformity of the characteristics of the individual pixel TFTs was very good, and that a display defect caused by scanning with a laser pulse could be eliminated. .

【0045】このような本発明は、複数のTFTにおい
て、特に特性均一性が要求される場合に有効であり、そ
の最たる例が、上記の液晶表示装置用アクティブマトリ
クス基板であり、実際に人間の目で判断される分野であ
るため、その画素TFTにおいては非常に高い素子特性
均一性が要求される。本発明を液晶表示装置用アクティ
ブマトリクス基板の画素TFTに用いることで、上述の
ように完全にレーザパルスの走査起因によるコントラス
トむら等の表示不良を無くすことができ、非常に高表示
品位の液晶表示装置が実現できるようになる。
The present invention is effective when a plurality of TFTs are required to have uniform characteristics, and the best example is the above-described active matrix substrate for a liquid crystal display device. Since this is a field that can be visually judged, the pixel TFT requires extremely high uniformity of element characteristics. By using the present invention for a pixel TFT of an active matrix substrate for a liquid crystal display device, it is possible to completely eliminate display defects such as uneven contrast due to scanning of a laser pulse as described above, and to achieve a very high display quality liquid crystal display. The device can be realized.

【0046】また、マトリクス状に配列された画素TF
Tに加え、このTFTを駆動するドライバ回路を同一基
板上に有するドライバモノリシック型のアクティブマト
リクス半導体装置においては、画素TFTに加え、その
ドライバ回路を構成する複数のTFTにおいても、特に
シフトレジスタ回路等で非常に高い特性均一性が要求さ
れる。即ち、これらのTFT特性がばらつくと、ライン
毎の駆動波形が異なってしまい、この場合は画面上に縞
状の表示むらとなって現れる。
The pixels TF arranged in a matrix
In a driver monolithic active matrix semiconductor device having a driver circuit for driving the TFT on the same substrate in addition to the T, in addition to the pixel TFT, a plurality of TFTs constituting the driver circuit, especially a shift register circuit, etc. Requires very high uniformity of properties. That is, if the TFT characteristics vary, the drive waveforms for each line differ, and in this case, the display appears as striped display unevenness on the screen.

【0047】上述のように人間の目というものは非常に
シビアであり、微妙な表示むらも判別できる能力がある
が、本発明をこのようなTFTにも適用することで、ド
ライバ回路を構成する複数のTFTのチャネル領域は、
レーザパルスの走査に起因する結晶性ばらつきにもかか
わらず、各TFTにおいて、全て同様な状態の結晶性を
有するため、TFT素子全体にわたって優れた特性均一
性が得られる。その結果、画素TFTを駆動するドライ
バ回路の特性が安定し、液晶表示装置においてはドライ
バ回路の特性のばらつきに起因する表示むらなどの不良
を低減することができる。
As described above, the human eye is very severe and has the ability to discriminate subtle display irregularities. However, by applying the present invention to such a TFT, a driver circuit is formed. The channel region of the plurality of TFTs is
Despite the crystallinity variation due to the scanning of the laser pulse, each TFT has the same crystallinity in the same state, so that excellent characteristic uniformity can be obtained over the entire TFT element. As a result, the characteristics of the driver circuit for driving the pixel TFT are stabilized, and in a liquid crystal display device, defects such as display unevenness due to variations in the characteristics of the driver circuit can be reduced.

【0048】特に、本発明においては、レーザパルスの
走査方向におけるTFTチャネル領域のサイズSと、レ
ーザパルスの順次走査ピッチPとが、概略同一、即ち概
略P=Sとなるように構成することが好ましい。なぜな
ら、基板が大面積化するにしたがって、レーザパルスの
照射数が増加するので、スループットの上から最大の走
査ピッチで処理を行う必要があるからである。本発明に
おいては、理論上はnの数が増えるにしたがってプロセ
スマージンが増えるのであるが、実際の実験ではn=
1、すなわち概略P=Sのときに最も良い結果が得られ
ることを確認できた。
In particular, in the present invention, the configuration is such that the size S of the TFT channel region in the scanning direction of the laser pulse and the sequential scanning pitch P of the laser pulse are substantially the same, that is, approximately P = S. preferable. This is because the number of laser pulse irradiation increases as the area of the substrate increases, so that it is necessary to perform processing at the maximum scanning pitch from the viewpoint of throughput. In the present invention, the process margin increases in theory as the number of n increases, but n =
1, that is, it was confirmed that the best result was obtained when approximately P = S.

【0049】上記概略P=Sの許容誤差範囲としては、
その比S/Pが、少なくとも0.9<S/P<1.1と
なる範囲内であることが好ましい。これは、本発明者等
による実際の実験値より得られた値であり、理論的な根
拠は無いのだが、本発明者等が、実際に最も素子均一性
が要求されると思われる液晶表示装置用アクティブマト
リクス基板の画素TFTに本発明を適用し、視覚的にレ
ーザパルスの走査起因と思われるコントラストむらが明
確に見られるかどうかを調べた結果による。
The allowable error range of the approximate P = S is as follows.
It is preferable that the ratio S / P is within a range of at least 0.9 <S / P <1.1. This is a value obtained from actual experimental values by the present inventors, and although there is no theoretical basis, the present inventors have found that a liquid crystal display which is considered to require the most uniformity of the element actually This is based on the result of applying the present invention to the pixel TFT of the active matrix substrate for a device and examining whether or not contrast unevenness, which is considered to be caused by laser pulse scanning, is clearly seen.

【0050】即ち、TFTのチャネル内結晶性の不均一
性が±10%以下程度なら、結晶性Si膜をチャネルと
して画素TFTを構成しても、液晶表示装置として使用
できる良品レベルのものが得られることになる。
That is, if the non-uniformity of the crystallinity in the channel of the TFT is about ± 10% or less, even if the pixel TFT is formed by using the crystalline Si film as a channel, a non-defective product which can be used as a liquid crystal display device can be obtained. Will be done.

【0051】さて、本発明の半導体装置の第1の製造方
法は、基板上に非晶質Si膜を形成し、このSi膜に対
してレーザパルスを照射して、走査ピッチPにて順次走
査することでSi膜を結晶化した後、このSi膜を複数
のTFTの素子領域となるようにパターニングする際、
レーザパルスの走査方向とTFTのチャネル方向、即ち
キャリアの移動方向であり、ソース→ドレインの方向と
が、垂直となるように、かつTFTのチャネル領域とな
るところのチャネル幅Wが、レーザパルスの走査ピッチ
Pの概略整数倍となるように形成している。
In the first method of manufacturing a semiconductor device according to the present invention, an amorphous Si film is formed on a substrate, and the Si film is irradiated with a laser pulse to sequentially scan at a scanning pitch P. Then, after crystallizing the Si film, when patterning this Si film so as to be a plurality of TFT element regions,
The scanning direction of the laser pulse and the channel direction of the TFT, that is, the moving direction of the carrier, are such that the direction from the source to the drain is vertical, and the channel width W of the channel region of the TFT is the width of the laser pulse. It is formed so as to be approximately an integral multiple of the scanning pitch P.

【0052】また、本発明の第2の製造方法は、基板上
に非晶質Si膜膜を形成し、このSi膜に対してレーザ
パルスを照射して、走査ピッチPにて順次走査すること
でSi膜を結晶化した後、Si膜を複数のTFTの素子
領域となるようにパターニング形成する際、レーザパル
スの走査方向とTFTのチャネル方向とが平行となるよ
うに素子領域を形成し、後のゲート電極形成の際、この
Si膜上のゲート電極の幅、即ちTFTのチャネル領域
のチャネル長Lが、レーザパルスの走査ピッチPの概略
整数倍となるように形成している。
In a second manufacturing method according to the present invention, an amorphous Si film is formed on a substrate, and the Si film is irradiated with a laser pulse and sequentially scanned at a scanning pitch P. After crystallizing the Si film with the above, when patterning the Si film so as to be a plurality of TFT device regions, the device region is formed such that the scanning direction of the laser pulse and the channel direction of the TFT are parallel, When forming the gate electrode later, the width of the gate electrode on the Si film, that is, the channel length L of the channel region of the TFT is formed so as to be substantially an integral multiple of the scanning pitch P of the laser pulse.

【0053】即ち、前者の方法は、レーザパルスの走査
方向と、TFTのチャネル方向が垂直であり、チャネル
幅Wとレーザパルスの走査ピッチPとの間に、W=nP
の関係が成立し、後者の方法は、レーザパルスの走査方
向と、TFTのチャネル方向が平行であり、チャネル長
Lとレーザパルスの走査ピッチPとの間にL=nPの関
係が成立する。
That is, in the former method, the scanning direction of the laser pulse is perpendicular to the channel direction of the TFT, and W = nP between the channel width W and the scanning pitch P of the laser pulse.
In the latter method, the scanning direction of the laser pulse and the channel direction of the TFT are parallel, and the relationship of L = nP is established between the channel length L and the scanning pitch P of the laser pulse.

【0054】従って、レーザパルスの走査方向と、TF
Tの配置の関係により製造方法が異なってくるが、同様
に本発明による効果が得られる訳である。実際には、T
FTにおけるキャリアの移動方向に対して、レーザパル
スの走査の方向を平行あるいは垂直ではなく、斜めに交
差するようにしてレーザパルスを照射することも可能で
あり、サイズさえ合わせれば本発明の効果は得られる
が、素子レイアウト上も、またレーザアニール装置面か
らもスペースユーティリティや構造面でデメリットが生
じる。
Therefore, the scanning direction of the laser pulse and TF
Although the manufacturing method differs depending on the arrangement of T, the effect of the present invention can be similarly obtained. In fact, T
It is possible to irradiate the laser pulse so that the scanning direction of the laser pulse is not parallel or perpendicular to the moving direction of the carrier in the FT, but obliquely crosses the scanning direction. However, there are disadvantages in the space utility and the structure from the viewpoint of the element layout and the laser annealing apparatus.

【0055】また、本発明の第3の製造方法は、基板上
に非晶質Si膜を形成し、まずこのSi膜を複数のTF
Tの素子領域となるようパターニングを行い、後に行わ
れるSi膜の結晶化のためのレーザパルスの走査・照射
工程において、レーザパルスの走査方向とTFTのチャ
ネル方向とが垂直となるように、かつTFTのチャネル
領域となるところのチャネル幅がWとなるようにして形
成し、パターニングされた複数のTFTの素子領域とな
るSi膜に対して、チャネル幅Wの概略整数分の1とな
るような走査ピッチPにて、レーザパルスを予め定めら
れた方向に順次走査してSi膜を結晶化している。
In the third manufacturing method of the present invention, an amorphous Si film is formed on a substrate, and this Si film is first
Patterning is performed so as to be an element region of T, and in a subsequent laser pulse scanning / irradiation step for crystallization of the Si film, the scanning direction of the laser pulse is perpendicular to the channel direction of the TFT, and The channel width of the channel region of the TFT is formed so as to be W, and the Si film which becomes the element region of the plurality of patterned TFTs has a channel width W which is approximately 1 / integer. A laser pulse is sequentially scanned in a predetermined direction at a scanning pitch P to crystallize the Si film.

【0056】また、本発明の第4の製造方法は、基板上
に非晶質Si膜を形成し、まず、このSi膜を複数のT
FTの素子領域となるようにパターニングを行い、後に
行われるSi膜の結晶化のためのレーザパルスの走査・
照射工程において、レーザパルスの走査方向とTFTの
チャネル方向とが平行となるように素子領域を形成し、
パターニングされた複数のTFTの素子領域となるSi
膜に対して、レーザパルスを照射し、走査ピッチPにて
順次走査することでSi膜を結晶化した後、ゲート電極
形成の際、Si膜上のゲート電極の幅、即ちTFTのチ
ャネル領域のチャネル長Lが、レーザパルスの走査ピッ
チPの概略整数倍となるように形成している。
In the fourth manufacturing method of the present invention, an amorphous Si film is formed on a substrate, and this Si film is first
Patterning is performed so as to be an FT element region, and scanning of a laser pulse for crystallization of a Si film performed later is performed.
In the irradiation step, an element region is formed so that the scanning direction of the laser pulse and the channel direction of the TFT are parallel,
Si to be an element region of a plurality of patterned TFTs
After irradiating the film with a laser pulse and sequentially scanning at a scanning pitch P to crystallize the Si film, when forming the gate electrode, the width of the gate electrode on the Si film, that is, the channel region of the TFT is formed. The channel length L is formed so as to be approximately an integral multiple of the scanning pitch P of the laser pulse.

【0057】前者の方法と後者の方法は、上記第1の方
法及び第2の方法と同様の関係にあり、レーザパルスの
走査方向とTFTの配置の関係により製造方法が異なっ
てくる。
The former method and the latter method have the same relationship as the first method and the second method, and the manufacturing method differs depending on the relationship between the scanning direction of the laser pulse and the arrangement of the TFT.

【0058】また、第1の方法及び第3の方法は、TF
Tのチャネル領域となるSi膜のパターニング工程をレ
ーザー照射工程前に行うものであり、第2の方法及び第
4の方法は、Si膜のパターニング工程をレーザー照射
工程後に行うものである。第2の方法及び第4の方法で
は、パターニングされた島状のSi膜に対してレーザー
照射を行うため、Si膜の結晶化時に、島状領域の端部
は中央部に比べて熱の逃げが小さい。その結果、島状領
域の端部で結晶粒が大きく成長する。
The first method and the third method use TF
The patterning step of the Si film serving as the channel region of T is performed before the laser irradiation step, and the second and fourth methods perform the patterning step of the Si film after the laser irradiation step. In the second method and the fourth method, laser irradiation is performed on the patterned island-shaped Si film, so that during crystallization of the Si film, the edge of the island-shaped region has more heat dissipation than the center. Is small. As a result, crystal grains grow large at the end of the island region.

【0059】よって、第1の方法及び第3の方法に比べ
て、第2の方法及び第4の方法により作製されたTFT
の方が、チャネル内の良好な結晶性を反映して、そのT
FT特性はより良好なものとなる。
Therefore, the TFTs manufactured by the second and fourth methods are different from those of the first and third methods.
Is better than its T, reflecting the better crystallinity in the channel.
FT characteristics are better.

【0060】具体的には、特にオン特性が向上し、電界
効果移動度で2割程度向上する。しかしながら、第2の
方法及び第4の方法では、Si膜の島状領域の端部での
結晶性が良好な反面、その表面凹凸も端部で大きくな
る。その結果、TFT素子の信頼性は第1の方法及び第
3の方法に比べて劣る。
Specifically, the ON characteristics are particularly improved, and the field effect mobility is improved by about 20%. However, in the second method and the fourth method, the crystallinity at the end of the island region of the Si film is good, but the surface irregularities also become large at the end. As a result, the reliability of the TFT element is inferior to those of the first and third methods.

【0061】従って、目的とする半導体装置の種類によ
って、上記第1の方法、第2の方法、第3の方法及び第
4の方法をそれぞれ使い分けることが好ましい。
Therefore, it is preferable to use the first method, the second method, the third method, and the fourth method depending on the type of the intended semiconductor device.

【0062】レーザ照射に対するスタート膜としては、
上述の非晶質Si膜以外に、固相結晶化した結晶性Si
膜を用いることも有効な手法である。なぜなら、非晶質
Si膜を加熱処理により固相結晶化した結晶性Si膜
は、結晶性が悪く、そのままではTFTのチャネル領域
としては不適当であるが、結晶性の均一性が良好なた
め、レーザ照射による結晶化時の種結晶を作っておくと
いう意味では有効であるからである。
As a start film for laser irradiation,
In addition to the above-mentioned amorphous Si film, solid-phase crystallized crystalline Si
Using a film is also an effective method. This is because a crystalline Si film obtained by subjecting an amorphous Si film to solid phase crystallization by heat treatment has poor crystallinity and is unsuitable as a TFT channel region as it is, but has good crystallinity uniformity. This is because it is effective in that a seed crystal is formed at the time of crystallization by laser irradiation.

【0063】即ち、結晶性Si膜にレーザパルスを照射
した場合には、その結晶情報をある程度残した状態で再
結晶化され、固相結晶化による結晶性Si膜は、良好な
均一性を有しているため、レーザー照射による再結晶化
後も、その均一性がある程度反映されるからである。
That is, when the crystalline Si film is irradiated with a laser pulse, the crystalline Si film is recrystallized with a certain amount of its crystal information remaining, and the crystalline Si film obtained by solid-phase crystallization has good uniformity. Therefore, even after recrystallization by laser irradiation, the uniformity is reflected to some extent.

【0064】よって、本発明方法において、固相結晶化
による結晶性Si膜に対して、レーザパルスを順次走査
し、再結晶化する工程を包含すれば、本発明の目的とす
る素子特性の均一性をさらに向上できる。
Therefore, if the method of the present invention includes a step of sequentially scanning a crystalline Si film by solid-phase crystallization with a laser pulse and recrystallizing the same, the uniformity of the device characteristics aimed at by the present invention can be obtained. Performance can be further improved.

【0065】この固相結晶化工程としては、非晶質Si
膜に、その結晶化を助長する触媒元素を導入した後、行
うことが好ましい。この方法を用いれば、加熱温度の低
温化及び処理時間の短縮、さらには結晶性の向上が図れ
るからである。
In this solid phase crystallization step, amorphous Si
It is preferable to carry out the method after introducing a catalytic element for promoting crystallization into the film. This is because if this method is used, the heating temperature can be lowered, the processing time can be shortened, and the crystallinity can be improved.

【0066】具体的には、非晶質Si膜の表面にNi
(ニッケル)やPd(パラジウム)等の金属元素を微量
に導入させ、しかる後に加熱することで、550℃、4
時間程度の処理時間で結晶化が終了する。これに対し、
通常の触媒元素を用いない固相結晶化には、600℃以
上で数十時間にわたる熱処理が必要である。また、触媒
元素により結晶化した結晶性Si膜は、通常の固相成長
法で結晶化した結晶性Si膜の一つの粒内が双晶構造で
あるのに対して、その粒内は何本もの柱状結晶ネットワ
ークで構成されており、それぞれの柱状結晶内部はほぼ
単結晶状態となっている。
Specifically, the surface of the amorphous Si film
(Nickel) and Pd (palladium) are introduced in a trace amount, and then heated to 550 ° C.
The crystallization is completed in a processing time of about an hour. In contrast,
Heat treatment at 600 ° C. or higher for several tens of hours is required for solid-phase crystallization without using a normal catalyst element. In a crystalline Si film crystallized by a catalytic element, one grain of a crystalline Si film crystallized by a normal solid-phase growth method has a twin structure, whereas the number of grains in the grain is limited. Each of the columnar crystals is substantially in a single crystal state.

【0067】この触媒元素により結晶化された結晶性S
i膜は、レーザパルスの照射による再結晶化工程と非常
に相性が良い。即ち、レーザパルスの照射による再結晶
化工程では、最初の結晶性がある程度反映され、通常の
固相結晶化による結晶性Si膜では、双晶構造を反映し
て、結晶欠陥の多い結晶性Si膜になるのに対し、触媒
元素を導入した固相結晶化Si膜の場合は、レーザパル
スの照射による再結晶化によって、それぞれの柱状結晶
が結合し、広範囲にわたって非常に結晶性が良好な結晶
性Si膜が得られるからである。
The crystalline S crystallized by this catalyst element
The i film is very compatible with the recrystallization step by laser pulse irradiation. That is, in the recrystallization step by laser pulse irradiation, the initial crystallinity is reflected to some extent, and in a crystalline Si film formed by ordinary solid-phase crystallization, the crystalline Si film having many crystal defects reflects the twin structure. On the other hand, in the case of a solid-phase crystallized Si film into which a catalytic element has been introduced, each columnar crystal is bonded by recrystallization by irradiation of a laser pulse, resulting in a crystal having very good crystallinity over a wide range. This is because a crystalline Si film is obtained.

【0068】さらには、非晶質Si膜の一部に選択的に
触媒元素を導入して加熱することで、まず、選択的に触
媒元素が導入された領域のみが結晶化し、その後、その
導入領域から横方向、即ち基板と平行な方向に結晶成長
を行わせることができる。この横方向結晶成長領域の内
部では、成長方向がほぼ一方向に揃った柱状結晶がひし
めき合っており、触媒元素が直接導入され、ランダムに
結晶核の発生が起こった領域に比べて、結晶性が良好な
領域となっている。
Further, by selectively introducing a catalyst element into a part of the amorphous Si film and heating, only a region where the catalyst element is selectively introduced is first crystallized. Crystal growth can be performed in a lateral direction from the region, that is, in a direction parallel to the substrate. Within this lateral crystal growth region, columnar crystals whose growth directions are almost aligned in one direction are crowded, and the crystallinity is lower than that of the region where the catalyst element is directly introduced and crystal nuclei are generated randomly. It is a good area.

【0069】よって、この横方向結晶成長領域の結晶性
Si膜をTFTのチャネル領域に用いることにより、よ
り半導体装置の高性能化が行える。このとき、Si膜に
おける横方向への結晶の成長方向と、TFTにおけるキ
ャリアの移動方向とが、概略平行となるように構成すれ
ば、原理的にはキャリアの移動方向に結晶粒界が存在せ
ず、キャリアの散乱確立が減少するため、より高移動度
なTFTを実現できることになる。
Therefore, by using the crystalline Si film in the lateral crystal growth region for the channel region of the TFT, the performance of the semiconductor device can be further improved. At this time, if the direction in which the crystal grows in the lateral direction in the Si film and the direction in which the carrier moves in the TFT are substantially parallel, in principle, there is no crystal grain boundary in the direction in which the carrier moves. However, since the probability of carrier scattering is reduced, a TFT having higher mobility can be realized.

【0070】本発明方法に利用できる触媒元素の種類と
しては、Ni、Co、Pd、Pt、Cu、Ag、Au、
In、Sn、Al及びSb等を挙げることができる。こ
れらから選ばれた一種又は複数種類の元素であれば、微
量で結晶化助長の効果がある。
The types of catalyst elements that can be used in the method of the present invention include Ni, Co, Pd, Pt, Cu, Ag, Au,
In, Sn, Al and Sb can be mentioned. One or more elements selected from these elements have a slight effect on crystallization.

【0071】それらの中でも、特にNiを用いた場合に
最も顕著な効果を得ることができる。この理由について
は、未だよくわかっていないが、一応次のようなモデル
を考えることができる。即ち、触媒元素は単独では作用
せず、Si膜と結合し、シリサイド化することで結晶成
長に作用する。そのときの結晶構造が、非晶質Si膜結
晶化時に一種の鋳型のように作用し、非晶質Si膜の結
晶化を促すといったモデルである。
Among them, the most remarkable effect can be obtained particularly when Ni is used. The reason for this has not been fully understood, but the following model can be considered. That is, the catalyst element does not act alone, but acts on crystal growth by bonding to the Si film and forming silicide. This is a model in which the crystal structure at that time acts like a kind of template when the amorphous Si film is crystallized, and promotes the crystallization of the amorphous Si film.

【0072】ここで、Niは2つのSiとNiSi
シリサイドを形成する。NiSi2は螢石型の結晶構造
を示し、その結晶構造は、単結晶ケイ素のダイヤモンド
構造と非常に類似したものである。しかも、NiSi2
は、その格子定数が0.5406nmであり、結晶シリ
コンのダイヤモンド構造での格子定数0.5430nm
に非常に近い値をもつ。
Here, Ni forms silicide of two Si and NiSi 2 . NiSi 2 exhibits a fluorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, NiSi 2
Has a lattice constant of 0.5406 nm and a lattice constant of 0.5430 nm in a diamond structure of crystalline silicon.
Has a value very close to.

【0073】よって、NiSi2は、非晶質Si膜を結
晶化させるための鋳型としては最高のものであり、本発
明における触媒元素としては、Niを用いるのが最も好
ましい。
Therefore, NiSi 2 is the best as a template for crystallizing an amorphous Si film, and Ni is most preferably used as a catalyst element in the present invention.

【0074】また、上記のレーザパルスとしては、レー
ザビームの波長が400nm以下であれば、Si膜がそ
の波長域に対して大きな吸収係数を持つため、そのエネ
ルギを効率的にSi膜に与えることができる。このた
め、良好な結晶性Si膜が得られると共に、下層のガラ
ス基板等への熱的ダメージも非常に小さくて済む。
When the laser pulse has a wavelength of 400 nm or less, the energy of the laser pulse must be efficiently applied to the Si film because the Si film has a large absorption coefficient in the wavelength region. Can be. Therefore, a favorable crystalline Si film can be obtained, and thermal damage to a lower glass substrate or the like can be extremely small.

【0075】さらに、これら波長400nm以下のレー
ザビームの中でも、特に波長308nmのXeClエキ
シマレーザ光は、発振出力が高く、安定性が高いため、
そのビームサイズをある程度拡げることができるので、
大面積基板のSi膜のアニール手段としては最も適して
いる。
Further, among these laser beams having a wavelength of 400 nm or less, the XeCl excimer laser beam having a wavelength of 308 nm has a high oscillation output and a high stability.
Because the beam size can be expanded to some extent,
It is most suitable as a means for annealing a Si film on a large-area substrate.

【0076】また、前記レーザパルスとしては、そのビ
ーム形状が照射面において長尺形状となるように設計さ
れたものを用い、このビーム形状の長尺方向に対して垂
直方向に順次走査することで、TFTチャネル領域を結
晶化することが好ましい。なぜなら、走査・照射におい
ては、走査方向に対して垂直方向の均一性は比較的良好
なため、その方向へとビームサイズを拡げることで、大
型基板などに対して、より均一な処理が可能となるの
で、処理効率を向上できるからである。
The laser pulse is designed so that its beam shape is elongated on the irradiation surface, and is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape. Preferably, the TFT channel region is crystallized. Because, in scanning and irradiation, the uniformity in the direction perpendicular to the scanning direction is relatively good, and by expanding the beam size in that direction, more uniform processing can be performed on large substrates and the like. This is because the processing efficiency can be improved.

【0077】[0077]

【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the drawings.

【0078】(実施形態1)図1及び図2は本発明の実
施形態1を示す。本実施形態1は、本発明を液晶表示装
置用のアクティブマトリクス基板に適用した例を示す。
このアクティブマトリクス基板は、図1に示すように各
画素をスイッチングするための素子としてN型のTFT
121がマトリクス状に形成されている。
(Embodiment 1) FIGS. 1 and 2 show Embodiment 1 of the present invention. Embodiment 1 shows an example in which the present invention is applied to an active matrix substrate for a liquid crystal display device.
This active matrix substrate has an N-type TFT as an element for switching each pixel as shown in FIG.
121 are formed in a matrix.

【0079】なお、図1は、アクティブマトリクス基板
の概要を示しており、実際のアクティブマトリクス基板
では数十万個以上のTFT121が配列されている。
FIG. 1 shows an outline of an active matrix substrate. In an actual active matrix substrate, hundreds of thousands or more TFTs 121 are arranged.

【0080】次に、図2に基づき、このアクティブマト
リクス基板の構成を製造工程と共に説明する。まず、図
2(A)に示すように、ガラス基板101上に、例えば
スパッタリング法によって、厚さ300nm程度のSi
2からなる下地膜102を形成する。このSiO2膜1
02は、ガラス基板101からの不純物の拡散を防止す
るために設けられる。
Next, the structure of the active matrix substrate will be described with reference to FIG. First, as shown in FIG. 2A, a silicon substrate having a thickness of about 300 nm is formed on a glass substrate 101 by, for example, a sputtering method.
A base film 102 made of O 2 is formed. This SiO 2 film 1
02 is provided to prevent diffusion of impurities from the glass substrate 101.

【0081】次に、SiO2膜102の上に、減圧CV
D法やプラズマCVD法等によって、厚さ20〜100
nm、例えば30nmの非晶質Si(a−Si)膜10
3を成膜する。プラズマCVD法により前記a−Si膜
103を成膜した場合には、その膜中に多量の水素を含
有し、後のレーザパルスの照射時において、膜剥がれの
原因となるため、ここで450℃程度の温度で数時間熱
処理を行い、膜中の水素を放出しておく。
Next, on the SiO 2 film 102, a reduced pressure CV
A thickness of 20 to 100 by a D method, a plasma CVD method, or the like.
nm, for example, 30 nm, amorphous Si (a-Si) film 10
3 is formed. When the a-Si film 103 is formed by a plasma CVD method, a large amount of hydrogen is contained in the film, which causes peeling of the film during irradiation with a laser pulse. Heat treatment is performed at a temperature of about several hours to release hydrogen in the film.

【0082】次に、a−Si膜103の不要な部分を除
去し、図2(B)に示すような素子間分離を行って、後
にTFTの活性領域(ソース/ドレイン領域、チャネル
領域)を構成する島状のSi膜108を形成する。この
ときガラス基板101を上方より見ると、図1に示すよ
うに、各TFT121の活性領域108が配置されてい
る。ここで、図1中の符号114は後に形成されるTF
T121のソース領域、115はドレイン領域、127
はチャネル領域、128はオフセット領域である。TF
T121の駆動時、キャリアはソース領域114からド
レイン領域115へと移動する。即ち、チャネル方向、
つまりキャリアの移動方向は、図1において紙面の上下
方向となっている。
Next, unnecessary portions of the a-Si film 103 are removed, and element isolation as shown in FIG. 2B is performed. Thereafter, active regions (source / drain regions, channel regions) of the TFT are formed. An island-shaped Si film 108 is formed. At this time, when the glass substrate 101 is viewed from above, as shown in FIG. 1, the active regions 108 of each TFT 121 are arranged. Here, reference numeral 114 in FIG.
T121 is a source region, 115 is a drain region, 127
Is a channel area, and 128 is an offset area. TF
At the time of driving T121, carriers move from the source region 114 to the drain region 115. That is, the channel direction,
That is, the moving direction of the carrier is the vertical direction in FIG.

【0083】その後、図2(C)に示すように、レーザ
パルス107を基板上方より照射し、島状のa−Si膜
108を結晶化する。ここで、レーザビームとしては、
XeClエキシマレーザ(波長308nm、パルス幅4
0nsec)を用いた。レーザビーム107の照射条件
は、照射時にガラス基板101を200〜500℃、例
えば400℃に加熱し、エネルギ密度200〜350m
J/cm2、例えば300mJ/cm2とした。
Thereafter, as shown in FIG. 2C, a laser pulse 107 is irradiated from above the substrate to crystallize the island-like a-Si film 108. Here, as the laser beam,
XeCl excimer laser (wavelength 308 nm, pulse width 4
0 nsec). The irradiation condition of the laser beam 107 is such that the glass substrate 101 is heated to 200 to 500 ° C., for example, 400 ° C. at the time of irradiation, and the energy density is 200 to 350 m
J / cm 2 , for example, 300 mJ / cm 2 .

【0084】レーザパルス107は、基板表面における
ビームサイズが300mm×0.2mmの長尺矩形状と
なるように、ホモジナイザーによって成型されており、
その長辺方向に対して垂直方向に順次走査される。TF
T121に対するこのときのレーザパルス107の走査
方向は、図1において符号124で示す方向に設定して
ある。即ち、TFT121のチャネル方向とレーザパル
ス107の走査方向124とが平行(同方向)となるよ
うに設定してある。このときの順次走査に伴うレーザパ
ルス107のオーバーラップ量は、95%に設定した。
The laser pulse 107 is formed by a homogenizer so that the beam size on the substrate surface becomes a long rectangular shape of 300 mm × 0.2 mm.
Scanning is sequentially performed in a direction perpendicular to the long side direction. TF
The scanning direction of the laser pulse 107 at this time with respect to T121 is set to the direction indicated by reference numeral 124 in FIG. That is, the channel direction of the TFT 121 and the scanning direction 124 of the laser pulse 107 are set to be parallel (the same direction). At this time, the overlap amount of the laser pulse 107 accompanying the sequential scanning was set to 95%.

【0085】従って、図1における走査ピッチPは10
μmとなり、a−Si膜108の任意の一点に対して、
それぞれ20回レーザ照射されることになる。この工程
により、a−Si膜108はその融点以上に加熱され、
溶融し固化することで良好な結晶性を有する結晶性Si
膜108aとなる。このときの結晶性Si膜108aの
結晶性分布は図1の符号126で示す鋸歯状の状態にな
る。ここで、横軸は結晶性を表しており、向かって右方
向に行くほど結晶性が良好となることを示している。こ
の原理は図6(B)を用いて説明した通りであるので、
ここでは省略する。
Therefore, the scanning pitch P in FIG.
μm, and for any one point of the a-Si film 108,
Each laser irradiation is performed 20 times. By this step, the a-Si film 108 is heated to the melting point or more,
Crystalline Si that has good crystallinity by melting and solidifying
It becomes the film 108a. At this time, the crystalline distribution of the crystalline Si film 108a has a saw-tooth shape indicated by reference numeral 126 in FIG. Here, the horizontal axis represents the crystallinity, and indicates that the crystallinity becomes better as going rightward. This principle is as described with reference to FIG.
Here, it is omitted.

【0086】次に、図2(D)に示すように、上記の活
性領域となる結晶性Si膜108aを覆うようにして、
厚さ20〜150nm、ここでは100nmのSiO2
膜をゲート絶縁膜109として成膜する。SiO2膜の
形成には、ここではTEOS(Tetra Ethox
y Ortho Silicate)を原料とし、酸素
と共に基板温度150〜600℃、好ましくは300〜
450℃で、RFプラズマCVD法で分解・堆積した。
他に、TEOSを原料としてオゾンガスとともに減圧C
VD法若しくは常圧CVD法によって、基板温度を35
0〜600℃、好ましくは400〜550℃で形成する
ことも可能である。
Next, as shown in FIG. 2D, the crystalline Si film 108a serving as the active region is covered with
SiO 2 with a thickness of 20 to 150 nm, here 100 nm
A film is formed as the gate insulating film 109. For forming the SiO 2 film, TEOS (Tetra Ethox) is used here.
y Ortho Silicate) as a raw material, with oxygen at a substrate temperature of 150 to 600 ° C., preferably 300 to 600 ° C.
Decomposition and deposition were performed at 450 ° C. by RF plasma CVD.
In addition, decompression C with TEOS as a raw material together with ozone gas
The substrate temperature is set to 35 by the VD method or the normal pressure CVD method.
It is also possible to form at 0 to 600C, preferably 400 to 550C.

【0087】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのAl膜を
成膜する。そして、このAl膜をパターニングして、ゲ
ート電極110を形成する。さらに、このゲート電極1
10の表面を陽極酸化し、表面に陽極酸化物層111を
形成する(図2(D)参照)。
Subsequently, by a sputtering method,
An Al film having a thickness of 300 to 600 nm, for example, 400 nm is formed. Then, the Al film is patterned to form a gate electrode 110. Further, the gate electrode 1
10 is anodized to form an anodic oxide layer 111 on the surface (see FIG. 2D).

【0088】陽極酸化は、酒石酸が1〜5%含まれたエ
チレングリコール溶液中で行い、最初一定電流で220
Vまで電圧を上げ、その状態で1時間保持して終了させ
る。得られた陽極酸化物層111の厚さは200nmで
ある。なお、この陽極酸化物層111は、後のイオンド
ーピング工程において、オフセットゲート領域を形成す
る厚さとなるので、オフセットゲート領域の長さを上記
陽極酸化工程で決めることができる。オフセットゲート
領域は、TFTオフ動作時のリーク電流を低減する目的
で設けられる。このとき、最終的に得られるゲート電極
110のゲート幅が、TFT121のチャネル長Lを決
定する。
The anodization is performed in an ethylene glycol solution containing 1 to 5% of tartaric acid.
The voltage is increased to V, the state is maintained for one hour, and the process is terminated. The thickness of the obtained anodic oxide layer 111 is 200 nm. Note that since the anodic oxide layer 111 has a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined in the anodic oxidation process. The offset gate region is provided for the purpose of reducing a leakage current at the time of TFT off operation. At this time, the finally obtained gate width of the gate electrode 110 determines the channel length L of the TFT 121.

【0089】本実施形態1では、陽極酸化される分の厚
さを予め考慮し、最終的に得られるゲート幅が10μm
となるように設計した。即ち、図1に示すTFT121
のチャネル領域127のチャネル長Lとレーザパルスの
走査ピッチPは、同じく10μmとなるように設定され
ている。このときのTFT121のチャネル領域127
内は、異なる行のそれぞれのTFTに対して、131
a、131b、131cで表される面積の結晶性分布を
含んでいるが、これらは全て同面積であり、結晶性の分
布がTFT121間のチャネル内結晶性に反映されな
い。即ち、上記作用のところで説明したように、それぞ
れのTFT121のチャネル領域127内にレーザパル
スの走査起因による結晶性分布が全て同量に含まれ、T
FT121間のばらつきをキャンセルする訳である。
In the first embodiment, the gate width finally obtained is 10 μm in consideration of the thickness to be anodized in advance.
It was designed to be. That is, the TFT 121 shown in FIG.
The channel length L of the channel region 127 and the scanning pitch P of the laser pulse are also set to 10 μm. The channel region 127 of the TFT 121 at this time
Inside is 131 for each TFT in a different row.
Although the crystallinity distributions of the areas represented by a, 131b, and 131c are included, they are all the same area, and the crystallinity distribution is not reflected on the in-channel crystallinity between the TFTs 121. That is, as described in the above operation, the same amount of crystallinity distribution caused by the scanning of the laser pulse is included in the channel region 127 of each TFT 121, and
That is, the variation between the FTs 121 is canceled.

【0090】次に、イオンドーピング法によって、ゲー
ト電極110とその周囲の陽極酸化物層111をマスク
として活性領域に不純物(リン)を注入する。ドーピン
グガスとして、フォスフィン(PH3)を用い、加速電
圧を60〜90kV、例えば80kV、ドーズ量を1×
1015〜8×1015cm-2、例えば2×1015cm‐2
とする。この工程により、不純物が注入された領域11
4と115は後にTFTのソース/ドレイン領域とな
る。一方、ゲート電極110及びその周囲の陽極酸化物
層111にマスクされ、不純物が注入されない領域11
3は、後にTFT121のチャネル領域127とオフセ
ットゲート領域128を形成する。
Next, impurities (phosphorus) are implanted into the active region by ion doping using the gate electrode 110 and the surrounding anodic oxide layer 111 as a mask. Phosphine (PH 3 ) is used as a doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 ×.
10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm −2
And By this step, the region 11 into which the impurities are implanted is formed.
4 and 115 will be the source / drain regions of the TFT later. On the other hand, the region 11 which is masked by the gate electrode 110 and the surrounding anodic oxide layer 111 and is not implanted with impurities.
3 forms a channel region 127 and an offset gate region 128 of the TFT 121 later.

【0091】その後、図2(D)に示すように、レーザ
ビーム112の照射によってアニールを行い、イオン注
入した不純物の活性化を行うと同時に、上記の不純物導
入工程で結晶性が劣化した部分の結晶性を改善させる。
この際、使用するレーザーとしては、XeClエキシマ
レーザー(波長308nm、パルス幅40nsec)を
用い、エネルギ密度150〜400mJ/cm2、好ま
しくは200〜250mJ/cm2で照射を行った。こ
うして形成されたN型不純物(リン)領域114及び1
15のシート抵抗は、200〜800Ω/□であった。
Thereafter, as shown in FIG. 2D, annealing is performed by irradiating a laser beam 112 to activate the ion-implanted impurities, and at the same time, a portion where crystallinity is deteriorated in the above-described impurity introducing step is reduced. Improves crystallinity.
At this time, as a laser to be used, XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used, and irradiation was performed at an energy density of 150 to 400 mJ / cm 2 , preferably 200 to 250 mJ / cm 2 . N-type impurity (phosphorus) regions 114 and 1 thus formed
The sheet resistance of No. 15 was 200 to 800 Ω / □.

【0092】そして、図2(E)に示すように、厚さ6
00nm程度のSiO2膜を層間絶縁膜116として形
成する。このSiO2膜は、TEOSを原料として、こ
れと酸素とのプラズマCVD法、若しくはオゾンとの減
圧CVD法或いは常圧CVD法によって形成すれば、段
差被覆性に優れた良好な層間絶縁膜が得られる。
Then, as shown in FIG.
A SiO 2 film of about 00 nm is formed as the interlayer insulating film 116. If this SiO 2 film is formed by a plasma CVD method using TEOS as a raw material and oxygen, or a reduced pressure CVD method or a normal pressure CVD method using ozone, a good interlayer insulating film having excellent step coverage can be obtained. Can be

【0093】次に、層間絶縁膜116にコンタクトホー
ルを形成して、ソース電極117と画素電極120を形
成する。ソース電極117は、金属材料、例えば、Ti
N(窒化チタン)とAlの二層膜によって形成する。T
iN膜は、Alが半導体層に拡散するのを防止する目的
のバリア膜として設けられる。画素電極120はITO
など透明導電膜により形成される。
Next, a contact hole is formed in the interlayer insulating film 116, and a source electrode 117 and a pixel electrode 120 are formed. The source electrode 117 is made of a metal material, for example, Ti
It is formed of a two-layer film of N (titanium nitride) and Al. T
The iN film is provided as a barrier film for preventing Al from diffusing into the semiconductor layer. The pixel electrode 120 is made of ITO
And the like.

【0094】そして最後に、1気圧の水素雰囲気で35
0℃、1時間程度のアニールを行い、図2(E)に示す
N型のTFT121を完成させる。アニール処理によ
り、TFT121の活性領域とゲート絶縁膜の界面へ水
素原子を供給し、TFT特性を劣化させる不対結合手を
低減する効果がある。なお、さらにTFT121を保護
する目的で、必要な箇所にのみSiH4とNH3を原料ガ
スとしたプラズマCVD法により形成されたTiN膜で
カバーしてもよい。
Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about one hour to complete the N-type TFT 121 shown in FIG. The annealing process supplies hydrogen atoms to the interface between the active region of the TFT 121 and the gate insulating film, and has the effect of reducing dangling bonds that deteriorate TFT characteristics. In order to further protect the TFT 121, only a necessary portion may be covered with a TiN film formed by a plasma CVD method using SiH 4 and NH 3 as a source gas.

【0095】以上の工程にしたがって作製した各TFT
121は、全パネルにおいて、電界効果移動度で60〜
80cm2/Vs、閾値電圧1.5〜2Vという良好な
特性を示した。また、パネル内のTFT121の均一性
は電界効果移動度で±8%程度、閾値電圧で±0.2V
程度と非常に良好であった。その結果、本実施形態にて
作製したアクティブマトリクス基板を用い、液晶表示パ
ネルを作製し、全面表示を行った結果、TFT特性の不
均一性に起因する表示むらは大きく低減され、高表示品
位の液晶表示装置が実現できた。
Each TFT manufactured according to the above steps
121 is a field-effect mobility of 60 to 60 in all panels.
Good characteristics such as 80 cm 2 / Vs and a threshold voltage of 1.5 to 2 V were exhibited. The uniformity of the TFT 121 in the panel is about ± 8% in field effect mobility and ± 0.2 V in threshold voltage.
The degree was very good. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in the present embodiment, and the entire display was performed. As a result, display unevenness due to non-uniformity of TFT characteristics was greatly reduced, and high display quality was obtained. A liquid crystal display device was realized.

【0096】(実施形態2)図3〜図5は本発明の実施
形態2を示す。本実施形態2は本発明を薄膜集積回路の
基礎となる、N型TFTとP型TFTを相補型に構成し
たCMOS構造の回路(回路素子)を基板上に複数個形
成した半導体装置に適用した例を示す。
(Embodiment 2) FIGS. 3 to 5 show Embodiment 2 of the present invention. In the second embodiment, the present invention is applied to a semiconductor device on which a plurality of circuits (circuit elements) having a CMOS structure in which an N-type TFT and a P-type TFT are configured in a complementary manner are formed on a substrate, which is the basis of a thin film integrated circuit. Here is an example.

【0097】図3に示すように、このCMOS回路は、
N型TFT222とP型TFT223を基板上に複数形
成してなり、図5(F)にその完成状態の断面構造を示
す。以下にその構成を製造工程と共に説明する。
As shown in FIG. 3, this CMOS circuit
A plurality of N-type TFTs 222 and P-type TFTs 223 are formed on a substrate, and FIG. 5F shows a cross-sectional structure of the completed state. The configuration will be described below together with the manufacturing process.

【0098】まず、図5(A)に示すように、ガラス基
板201上に、例えばスパッタリング法によって厚さ3
00nm程度のSiO2からなる下地膜202を形成す
る。この下地膜202は、ガラス基板201からの不純
物の拡散を防止するために設けられる。次に、減圧CV
D法或いはプラズマCVD法によって、厚さ20〜10
0nm、例えば50nmの真性(I型)の非晶質Si膜
(a−Si膜)203を成膜する。
First, as shown in FIG. 5A, a glass substrate 201 having a thickness of 3
A base film 202 of about 00 nm made of SiO 2 is formed. The base film 202 is provided to prevent diffusion of impurities from the glass substrate 201. Next, the decompression CV
The thickness is 20 to 10 by the D method or the plasma CVD method.
An intrinsic (I-type) amorphous Si film (a-Si film) 203 having a thickness of 0 nm, for example, 50 nm is formed.

【0099】次に、a−Si膜203上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してフォトレ
ジストマスク204とする。このとき、フォトレジスト
マスク204のスルーホールにより、図4に示すように
領域200においてスリット状にa−Si膜203が露
呈される。即ち、図5(A)の状態を上方から見ると、
図4に示すように領域200でa−Si膜203が露呈
しており、他の部分はフォトレジストによりマスクされ
ている状態となっている。
Next, a photosensitive resin (photoresist) is applied on the a-Si film 203, and is exposed and developed to form a photoresist mask 204. At this time, the through hole of the photoresist mask 204 exposes the a-Si film 203 in a slit shape in the region 200 as shown in FIG. That is, when the state of FIG. 5A is viewed from above,
As shown in FIG. 4, the a-Si film 203 is exposed in the region 200, and the other portions are masked by the photoresist.

【0100】次に、図5(A)に示すように、ガラス基
板201の表面にNi205を薄膜蒸着する。本実施形
態2では、蒸着ソースとガラス基板201間の距離を通
常より大きくして、蒸着レートを低下させることで、N
i薄膜205の厚さが1nm程度以下となるように制御
している。このときのガラス基板201上におけるNi
薄膜205の面密度を実際に測定すると、1×1013
toms/cm2程度であった。
Next, as shown in FIG. 5A, a thin film of Ni 205 is deposited on the surface of the glass substrate 201. In the second embodiment, the distance between the deposition source and the glass substrate 201 is made larger than usual, and the deposition rate is reduced, so that N
The thickness of the i thin film 205 is controlled to be about 1 nm or less. At this time, Ni on the glass substrate 201
When the areal density of the thin film 205 is actually measured, 1 × 10 13 a
toms / cm 2 .

【0101】続いて、フォトレジストマスク204を除
去する。これにより、フォトレジストマスク204上の
Ni薄膜205がリフトオフされ、領域200のa−S
i膜203において、選択的にNi205の微量添加が
行われる。そして、これを不活性雰囲気下、例えば加熱
温度550℃で8時間アニールして結晶化させる。
Subsequently, the photoresist mask 204 is removed. As a result, the Ni thin film 205 on the photoresist mask 204 is lifted off, and the a-S
In the i-film 203, a small amount of Ni205 is selectively added. Then, this is annealed in an inert atmosphere, for example, at a heating temperature of 550 ° C. for 8 hours to be crystallized.

【0102】この際、図5(B)に示すように、領域2
00においては、a−Si膜203表面に添加されたN
iを核としてガラス基板201に対して垂直方向にa−
Si膜203の結晶化が起こり、結晶性Si膜203b
が形成される(図4参照)。そして、領域200の周辺
領域では、図4及び図5(B)において、矢印206で
示すように、領域200から横方向(ガラス基板201
と平行な方向)に結晶成長が行われ、横方向結晶成長し
た結晶性Si膜203cが形成される。また、a−Si
膜203のそれ以外の領域は、そのまま非晶質Si膜領
域203dとして残る。なお、上記結晶成長に際し、矢
印206で示されるガラス基板201と平行な方向の結
晶成長の距離は、40μm程度であった。
At this time, as shown in FIG.
00, N added to the surface of the a-Si film 203
a- in the direction perpendicular to the glass substrate 201 with i as a nucleus
Crystallization of the Si film 203 occurs, and the crystalline Si film 203b
Is formed (see FIG. 4). Then, in the peripheral region of the region 200, as shown by an arrow 206 in FIGS.
Crystal growth is performed in a direction parallel to the above), and a crystalline Si film 203c formed by lateral crystal growth is formed. Also, a-Si
The other area of the film 203 remains as an amorphous Si film area 203d. In the above crystal growth, the distance of crystal growth in the direction parallel to the glass substrate 201 indicated by the arrow 206 was about 40 μm.

【0103】その後、図5(C)に示すように、基板上
方よりレーザパルス207を照射し、Si膜203の再
結晶化を行う。このときのレーザービームとしては、X
eClエキシマレーザー(波長308nm、パルス幅4
0nsec)を用いた。このときのレーザパルス207
の照射条件は、照射時にガラス基板201を200〜5
00℃、例えば400℃に加熱し、エネルギ密度200
〜350mJ/cm2、例えば320mJ/cm2とし
た。レーザパルス207は、基板表面におけるビームサ
イズが150mm×1mmの長尺矩形状となるように、
ホモジナイザーによって成型されており、その長辺方向
に対して垂直方向に順次走査される。後のTFT素子配
置に対するこのときのレーザ走査方向は、図3に示すよ
うな関係になっており、その走査方向は符号224で示
される。このときの順次走査に伴うビームのオーバーラ
ップ量は、90%と設定した。従って、図3における走
査ピッチPは100μmとなり、a−Si膜203の任
意の一点に対して、それぞれ10回レーザ照射されるこ
とになる。
Thereafter, as shown in FIG. 5C, a laser pulse 207 is irradiated from above the substrate to recrystallize the Si film 203. At this time, the laser beam is X
eCl excimer laser (wavelength 308 nm, pulse width 4
0 nsec). The laser pulse 207 at this time
Irradiation conditions are as follows.
Heated to 00 ° C., for example 400 ° C., with an energy density of 200
350350 mJ / cm 2 , for example, 320 mJ / cm 2 . The laser pulse 207 is formed so that the beam size on the substrate surface becomes a long rectangular shape of 150 mm × 1 mm.
It is molded by a homogenizer, and is sequentially scanned in a direction perpendicular to the long side direction. The laser scanning direction at this time with respect to the subsequent TFT element arrangement has a relationship as shown in FIG. 3, and the scanning direction is indicated by reference numeral 224. At this time, the amount of beam overlap accompanying the sequential scanning was set to 90%. Therefore, the scanning pitch P in FIG. 3 is 100 μm, and an arbitrary point on the a-Si film 203 is irradiated with laser light ten times.

【0104】この工程により、結晶性Si膜領域203
b及び203cは、その融点以上に加熱され、溶融し固
化することで、一部を種結晶として再結合し、さらに良
好な結晶性Si膜領域203b’及び203c’とな
る。また、a−Si領域203dは、結晶化され結晶性
Si膜203aとなる。このときの結晶性Si膜203
aの結晶性分布は、図3中に符号226で示すように鋸
歯状の状態になる。なお、横軸は結晶性を表しており、
向かって右方向にいくほど結晶性が良好となることを示
している。
By this step, the crystalline Si film region 203
b and 203c are heated above their melting point, melted and solidified, and are partially recombined as a seed crystal to form better crystalline Si film regions 203b 'and 203c'. Further, the a-Si region 203d is crystallized to be a crystalline Si film 203a. At this time, the crystalline Si film 203
The crystallinity distribution of “a” has a saw-tooth shape as indicated by reference numeral 226 in FIG. Note that the horizontal axis represents crystallinity,
It shows that the crystallinity becomes better as going rightward.

【0105】その後、図4及び図5(D)に示すよう
に、高品質結晶性Si膜203c’領域が、後のTFT
の活性領域(素子領域)208n、208pとなるよう
に、それ以外の結晶性Si膜をエッチング除去して素子
間分離を行う。このときの状態をガラス基板201の上
方より見ると、図3に示すように各TFT222,22
3の活性領域208(208n,208p)がそれぞれ
配置されている。図3において、各TFT活性領域20
8n,208pの内、214(214n,214p)/
215(215n,215p)が後に形成されるソース
/ドレイン領域となる。また、213(227)、より
詳しくは213n,213p(227n,227p)が
チャネル領域を示す。
Thereafter, as shown in FIGS. 4 and 5D, the high-quality crystalline Si film 203c '
The other crystalline Si film is removed by etching so that the active regions (element regions) 208n and 208p are separated from each other. When the state at this time is viewed from above the glass substrate 201, as shown in FIG.
Three active regions 208 (208n, 208p) are respectively arranged. In FIG. 3, each TFT active region 20
8n, 208p, 214 (214n, 214p) /
215 (215n, 215p) will be source / drain regions to be formed later. In addition, 213 (227), more specifically 213n, 213p (227n, 227p) indicates a channel region.

【0106】図3からわかるように、本実施形態2で
は、レーザパルスの走査方向224とTFTのチャネル
方向、即ち紙面上で左右方向に相当するキャリアの移動
方向とが垂直配置となるように設定されている。従っ
て、本実施形態2におけるレーザ走査方向124に対す
るTFT222のチャネルサイズは、チャネル幅Wであ
り、活性領域208の形成工程において、このチャネル
幅Wをレーザ走査ピッチPと同じく100μmとなるよ
うにして形成した。このときのTFTチャネル227内
は、異なる行のそれぞれのTFTに対して、231a、
231b、231cで表される面積の結晶性分布を含ん
でいるが、これらは全て同面積であり、結晶性の分布が
TFT間のチャネル内結晶性に反映されない。即ち、そ
れぞれのTFTチャネル227内にレーザー走査起因に
よる結晶性分布が全て同量に含まれており、これでTF
T間のばらつきをキャンセルする訳である。
As can be seen from FIG. 3, in the second embodiment, the scanning direction 224 of the laser pulse and the channel direction of the TFT, that is, the moving direction of the carrier corresponding to the left and right direction on the paper, are set to be vertically arranged. Have been. Accordingly, the channel size of the TFT 222 in the laser scanning direction 124 in the second embodiment is the channel width W. In the step of forming the active region 208, the channel width W is formed so as to be 100 μm, which is the same as the laser scanning pitch P. did. At this time, the inside of the TFT channel 227 includes 231a,
Although the crystallinity distributions of the areas represented by 231b and 231c are included, they are all the same area, and the crystallinity distribution is not reflected on the in-channel crystallinity between TFTs. That is, the same amount of crystallinity distribution caused by laser scanning is included in each TFT channel 227, and
That is, the variation between T is canceled.

【0107】次に、図5(E)に示すように、上記の活
性領域となる結晶性Si膜208n及び208pを覆う
ように厚さ100nmのSiO2膜をゲート絶縁膜20
9として成膜する。このゲート絶縁膜209の形成は、
ここではTEOSを原料とし、酸素とともに基板温度3
00〜400℃で、RFプラズマCVD法で分解・堆積
した。成膜後、ゲート絶縁膜209自身のバルク特性及
び結晶性Si膜とゲート絶縁膜209の界面特性を向上
するために、不活性ガス雰囲気下で400〜600℃で
数時間のアニールを行った。
Next, as shown in FIG. 5E, a 100-nm thick SiO 2 film is formed on the gate insulating film 20 so as to cover the crystalline Si films 208n and 208p serving as the active regions.
9 is formed. This gate insulating film 209 is formed by
Here, TEOS is used as a raw material, and a substrate temperature of 3 with oxygen.
It was decomposed and deposited at 00 to 400 ° C. by RF plasma CVD. After the film formation, annealing was performed at 400 to 600 ° C. in an inert gas atmosphere for several hours in order to improve the bulk characteristics of the gate insulating film 209 itself and the interface characteristics between the crystalline Si film and the gate insulating film 209.

【0108】引き続いて、図5(E)に示すように、ス
パッタリング法によって厚さ400〜800nm、例え
ば500nmのAl(0.1〜2%のシリコンを含む)
を成膜し、このAl膜をパターニングして、ゲート電極
210n、210pを形成する。
Subsequently, as shown in FIG. 5E, Al (containing 0.1 to 2% of silicon) having a thickness of 400 to 800 nm, for example, 500 nm, is formed by a sputtering method.
Is formed, and the Al film is patterned to form gate electrodes 210n and 210p.

【0109】次に、イオンドーピング法によって、活性
領域208n、208pにゲート電極210n、210
pをマスクとして不純物(リンP及びホウ素B)を注入
する。ドーピングガスとして、フォスフィン(PH3
及びジボラン(B26)を用い、前者の場合は、加速電
圧を60〜90kV、例えば80kV、後者の場合は、
40kV〜80kV、例えば65kVとし、ドーズ量は
1×1015〜8×1015cm-2、例えばPを2×1015
cm-2、Bを5×1015cm-2とする。この工程によ
り、ゲート電極210n、210pにマスクされ不純物
が注入されない領域213n、213pは、後にTFT
のチャネル領域227n、227pとなる。ドーピング
に際しては、ドーピングが不要な領域をフォトレジスト
で覆うことによって、それぞれの元素を選択的にドーピ
ングする。
Next, the gate electrodes 210n and 210n are formed in the active regions 208n and 208p by ion doping.
Impurities (phosphorus P and boron B) are implanted using p as a mask. Phosphine (PH 3 ) as doping gas
And diborane (B 2 H 6 ), and in the former case, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and in the latter case,
40 kV to 80 kV, for example, 65 kV, the dose amount is 1 × 10 15 to 8 × 10 15 cm −2 , for example, P is 2 × 10 15
cm -2 and B are 5 × 10 15 cm -2 . By this step, the regions 213n and 213p which are masked by the gate electrodes 210n and 210p and into which impurities are not implanted are formed later by the TFT.
Channel regions 227n and 227p. At the time of doping, each element is selectively doped by covering a region not requiring doping with a photoresist.

【0110】この結果、N型の不純物領域214nと2
15n、P型の不純物領域214pと215pが形成さ
れ、図5(E)及び(F)に示すように、Nチャネル型
TFT222とPチャネル型TFT223とを形成する
ことができる。この状態を基板上方より見ると、図4の
ようになっており、ここで活性領域208n及び208
pにおいて、結晶成長方向206とキャリアの移動方
向、即ちソース→ドレイン方向は平行となるように配置
してある。このような配置をとることで、より高移動度
を有するTFTが得られる。
As a result, N-type impurity regions 214n and 2n
15n, P-type impurity regions 214p and 215p are formed, and as shown in FIGS. 5E and 5F, an N-channel TFT 222 and a P-channel TFT 223 can be formed. When this state is viewed from above the substrate, it is as shown in FIG. 4, where the active regions 208n and 208
At p, the crystal growth direction 206 and the moving direction of the carrier, that is, the direction from the source to the drain are arranged to be parallel. With such an arrangement, a TFT having higher mobility can be obtained.

【0111】その後、図5(E)に示すように、レーザ
ビーム212の照射によってアニールを行い、イオン注
入した不純物の活性化を行う。レーザビームとしては、
XeClエキシマレーザー(波長308nm、パルス幅
40nsec)を用い、レーザビームの照射条件として
は、エネルギー密度250mJ/cm2で一か所につき
4ショット照射した。
After that, as shown in FIG. 5E, annealing is performed by irradiation with the laser beam 212 to activate the ion-implanted impurities. As a laser beam,
Using a XeCl excimer laser (wavelength: 308 nm, pulse width: 40 nsec), the laser beam was irradiated at an energy density of 250 mJ / cm 2 at four shots per location.

【0112】続いて、図5(F)に示すように、厚さ6
00nmのSiO2膜を層間絶縁膜216として、TE
OSを原料としたプラズマCVD法によって形成し、こ
れにコンタクトホールを形成して、金属材料、例えば、
TiNとAlの二層膜によってTFTの電極・配線21
7、218、219を形成する。そして最後に、1気圧
の水素雰囲気下で350℃、1時間程度のアニールを行
い、CMOS回路を構成するN型TFT222とP型T
FT223を完成させる。
Subsequently, as shown in FIG.
Using a 00 nm SiO 2 film as the interlayer insulating film 216, TE
It is formed by a plasma CVD method using OS as a raw material, and a contact hole is formed in the contact hole to form a metal material, for example,
The electrode / wiring 21 of the TFT is formed by a two-layer film of TiN and Al
7, 218 and 219 are formed. Finally, annealing is performed at 350 ° C. for about 1 hour in a hydrogen atmosphere at 1 atm, so that an N-type TFT 222 and a P-type T
FT223 is completed.

【0113】以上の工程にしたがって作製したCMOS
構造回路において、それぞれのTFT222,223の
電界効果移動度は、N型TFT222で150〜180
cm2/Vs、P型TFT223で80〜100cm2
Vsと高く、閾値電圧はN型TFT222で0.5〜1
V、P型TFT223で−2.5〜−3Vと非常に良好
な特性を示した。また、基板内のTFT222,223
の均一性は、N型,P型共に、電界効果移動度で±10
%程度、閾値電圧で±0.2V以下と非常に良好であっ
た。
The CMOS fabricated according to the above steps
In the structural circuit, the field-effect mobility of each of the TFTs 222 and 223 is 150 to 180 for the N-type TFT 222.
cm 2 / Vs, 80~100cm a P-type TFT223 2 /
Vs, and the threshold voltage is 0.5 to 1 for the N-type TFT 222.
The V and P type TFT 223 exhibited very good characteristics of -2.5 to -3 V. Also, the TFTs 222 and 223 in the substrate
Uniformity is ± 10 in field-effect mobility for both N-type and P-type.
% And a threshold voltage of ± 0.2 V or less, which was very good.

【0114】(その他の実施形態)本発明が適用される
半導体装置は、上述の実施形態1及び実施形態2のもの
に限定されるものではなく、以下に示す各種の変更が可
能である。
(Other Embodiments) The semiconductor device to which the present invention is applied is not limited to the above-described first and second embodiments, and various modifications described below are possible.

【0115】例えば、上述の実施形態1,2において
は、レーザパルスの走査方向とTFTのチャネル方向と
の関係を平行又は垂直の2パターンで説明したが、本発
明の主旨上、平行の場合はTFTのチャネル長L、垂直
の場合はTFTのチャネル幅Wと、レーザ走査ピッチP
との関係を設定すればよく、最もわかりやすい状態を用
いて説明を行ったのであるが、例えば、これに限らずT
FTのチャネル方向とレーザ走査方向が斜めになってい
る場合等でも、本発明による効果は得られる。この場
合、レーザ走査方向におけるTFTのチャネル領域の最
大長を、本発明でいうところのチャネルサイズとして用
いればよい。
For example, in the first and second embodiments, the relationship between the scanning direction of the laser pulse and the channel direction of the TFT has been described in two parallel or vertical patterns. The channel length L of the TFT, the channel width W of the TFT when vertical, and the laser scanning pitch P
The relationship has to be set, and the explanation has been given using the state that is most easily understood.
Even when the channel direction of the FT and the laser scanning direction are oblique, the effect of the present invention can be obtained. In this case, the maximum length of the channel region of the TFT in the laser scanning direction may be used as the channel size in the present invention.

【0116】また、上述の実施形態1,2においては、
XeClエキシマレーザを用いて、a−Si膜を結晶
化、或いは固相結晶成長Si膜を再結晶化したが、本発
明は、それ以外の様々なレーザパルスの照射により結晶
化された場合にも勿論、同様の効果があり、波長248
nmのKrFエキシマレーザ等を用いた場合にも同様に
適用可能である。
In the first and second embodiments,
Although an a-Si film was crystallized using a XeCl excimer laser or a solid-phase crystal-grown Si film was recrystallized, the present invention is also applicable to a case where the film is crystallized by irradiation with various other laser pulses. Of course, there is a similar effect, and the wavelength 248
The same applies to the case where a KrF excimer laser of nm is used.

【0117】また、上記の実施形態2では、固相結晶成
長法としては、触媒元素を選択的に用い、横方向に結晶
成長を行わせる方法を用いたが、触媒元素を用いず通常
の固相結晶成長法を用いても同様の効果が得られる。ま
た、触媒元素を選択導入せず、Si膜全面に導入し、そ
のまま結晶成長させる方法を用いてもよい。この場合に
は、触媒元素による優れた効果が得られると共に、マス
ク形成などの余分なプロセスを必要としない。
In the second embodiment, the solid-phase crystal growth method employs a method in which a catalyst element is selectively used and crystal growth is performed in the lateral direction. Similar effects can be obtained by using the phase crystal growth method. Alternatively, a method may be used in which the catalyst element is not selectively introduced but is introduced over the entire surface of the Si film and the crystal is grown as it is. In this case, an excellent effect by the catalytic element can be obtained, and an extra process such as mask formation is not required.

【0118】また、触媒元素であるNiを導入する方法
としては、実施形態2で述べた蒸着法以外にも、その
他、様々な手法を用いることができる。例えば、Ni塩
を溶かせた水溶液を塗布する方法や、Ni塩を溶かせた
SOG(スピンオングラス)材料よりなるSiO2膜か
ら拡散させる方法も有効であるし、スパッタリング法や
メッキ法により薄膜形成する方法や、イオンドーピング
法により直接導入する方法なども利用できる。
As a method for introducing Ni as a catalyst element, various methods other than the vapor deposition method described in the second embodiment can be used. For example, a method of applying an aqueous solution in which a Ni salt is dissolved, a method of diffusing from an SiO 2 film made of a SOG (spin-on-glass) material in which a Ni salt is dissolved, and a method of forming a thin film by a sputtering method or a plating method are effective. Alternatively, a method of directly introducing ions by an ion doping method can be used.

【0119】さらに、結晶化を助長する不純物金属元素
としては、Ni以外外にCo、Pd、Pt、Cu、A
g、Au、In、Sb、Al及びSbを用いても効果が
得られる。
Further, as impurity metal elements which promote crystallization, Co, Pd, Pt, Cu, A
The effect can also be obtained by using g, Au, In, Sb, Al and Sb.

【0120】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバ内蔵型の光
書き込み素子や表示素子、三次元IC等が考えられる。
本発明を用いることで、これらの素子の高速、高解像度
化等の高性能化が実現される。さらに本発明は、上述の
実施形態で説明したMOS型トランジスタに限らず、結
晶性半導体を素子材としたバイポーラトランジスタや静
電誘導トランジスタをはじめとして幅広く半導体プロセ
ス全般に応用することができる。
Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a thermal head with a built-in driver, and a driver built-in type using an organic EL as a light emitting element. An optical writing element, a display element, a three-dimensional IC, and the like can be considered.
By using the present invention, high performance such as high speed and high resolution of these elements is realized. Further, the present invention is not limited to the MOS transistor described in the above embodiment, and can be widely applied to all semiconductor processes including a bipolar transistor using a crystalline semiconductor as an element material and an electrostatic induction transistor.

【0121】[0121]

【発明の効果】以上の本発明によれば、レーザパルスの
走査方向に沿った各薄膜トランジスタのチャネル領域
は、順次走査される各レーザパルスの走査ピッチP内で
の結晶性分布を全て含むことになるので、各薄膜トラン
ジスタの特性のばらつきを無くすことができる。よっ
て、本発明によれば、複数の薄膜トランジスタ間の特性
安定化が図れるので、高性能で且つ信頼性及び安定性の
高い薄膜半導体装置を実現することができる。
According to the present invention described above, the channel region of each thin film transistor along the scanning direction of the laser pulse includes all the crystallinity distributions within the scanning pitch P of each sequentially scanned laser pulse. Therefore, variations in characteristics of each thin film transistor can be eliminated. Therefore, according to the present invention, since the characteristics of a plurality of thin film transistors can be stabilized, a thin film semiconductor device having high performance and high reliability and stability can be realized.

【0122】また、特に請求項2記載の半導体装置によ
れば、レーザパルスの順次走査による結晶性の不均一性
に左右されず、パネル内において個々のTFTの特性を
均一化でき、レーザ順次走査に起因する表示不良のない
高表示レベルの液晶表示装置を実現できる。
According to the semiconductor device of the present invention, the characteristics of the individual TFTs can be made uniform within the panel without being affected by the non-uniformity of the crystallinity due to the sequential scanning of the laser pulse. And a liquid crystal display device with a high display level free from display defects due to the above.

【0123】また、特に請求項3記載の半導体装置によ
れば、周辺駆動回路部を構成するTFTに要求される高
性能化・高集積化・特性均一化が図れるフルドライバモ
ノリシック型のアクティブマトリクス基板を実現できる
ので、モジュールのコンパクト化、高性能化及び低コス
ト化を享受できる。
According to the semiconductor device of the third aspect, a full driver monolithic active matrix substrate capable of achieving high performance, high integration, and uniform characteristics required for the TFTs constituting the peripheral drive circuit portion. Therefore, it is possible to enjoy a compact, high-performance, and low-cost module.

【0124】また、特に請求項4又は請求項5記載の半
導体装置によれば、大面積の基板を有する半導体装置に
特に好適なものになる。
Further, according to the semiconductor device of the fourth or fifth aspect, it becomes particularly suitable for a semiconductor device having a large-area substrate.

【0125】また、本発明の半導体装置の製造方法によ
れば、上記効果を奏することができる半導体装置を低コ
スト、かつ簡便なプロセスで製造することができる。
Further, according to the method of manufacturing a semiconductor device of the present invention, a semiconductor device having the above effects can be manufactured by a low-cost and simple process.

【0126】また、特に請求項6又は請求項8記載の半
導体装置の製造方法によれば、信頼性の高い半導体装置
を実現できる。
According to the method of manufacturing a semiconductor device according to the sixth or eighth aspect, a highly reliable semiconductor device can be realized.

【0127】また、特に請求項7又は請求項9記載の半
導体装置の製造方法によれば、チャネル内の結晶性を向
上できるので、その分、より一層薄膜トランジスタ特性
の優れた半導体装置を実現できる。
According to the method for manufacturing a semiconductor device according to the seventh or ninth aspect, since the crystallinity in the channel can be improved, a semiconductor device having further excellent thin film transistor characteristics can be realized.

【0128】また、特に請求項11記載の半導体装置の
製造方法においても、薄膜トランジスタ特性の一層の向
上が図れる。
Further, especially in the method of manufacturing a semiconductor device according to the eleventh aspect, the characteristics of the thin film transistor can be further improved.

【0129】また、特に請求項12記載の半導体装置の
製造方法によれば、加熱温度の低温化、処理時間の短縮
化及び結晶性の一層の向上が図れる半導体装置の製造方
法を実現できる。
Further, according to the method of manufacturing a semiconductor device according to the twelfth aspect, it is possible to realize a method of manufacturing a semiconductor device capable of lowering the heating temperature, shortening the processing time, and further improving the crystallinity.

【0130】また、特に請求項13記載の半導体装置の
製造方法によれば、より一層高性能の半導体装置を実現
できる。
Further, according to the method of manufacturing a semiconductor device according to the thirteenth aspect, a semiconductor device with higher performance can be realized.

【0131】また、特に請求項14記載の半導体装置の
製造方法によれば、良好な結晶性Si膜を得ることがで
きると共に、下層のガラス基板等への熱的ダメージの少
ない半導体装置の製造方法を実現できる。
According to the method of manufacturing a semiconductor device according to the fourteenth aspect, a good crystalline Si film can be obtained and the semiconductor device has a low thermal damage to an underlying glass substrate or the like. Can be realized.

【0132】また、特に請求項15記載の半導体装置の
製造方法によれば、大型基板に対してより均一な処理が
可能になり、その分、製造効率を一層向上できる半導体
装置の製造方法を実現できる。
In addition, according to the method of manufacturing a semiconductor device according to the fifteenth aspect, more uniform processing can be performed on a large-sized substrate, and a semiconductor device manufacturing method that can further improve the manufacturing efficiency is realized. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1を示す、アクティブマトリ
クス基板の概略構成と結晶性Si膜の結晶性分布を示す
模式的平面図。
FIG. 1 is a schematic plan view showing a schematic configuration of an active matrix substrate and a crystallinity distribution of a crystalline Si film, showing Embodiment 1 of the present invention.

【図2】本発明の実施形態1を示す、図1のA−A’線
による断面図に相当するアクティブマトリクス基板の製
造工程図。
FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1 showing a manufacturing process of an active matrix substrate, showing Embodiment 1 of the present invention.

【図3】本発明の実施形態2を示す、CMOS回路の概
略構成と結晶性Si膜の結晶性分布を示す模式的平面
図。
FIG. 3 is a schematic plan view showing a schematic configuration of a CMOS circuit and a crystallinity distribution of a crystalline Si film, showing Embodiment 2 of the present invention.

【図4】本発明の実施形態2を示す、CMOS回路の製
造工程の概要を示す平面図。
FIG. 4 is a plan view showing the outline of the manufacturing process of the CMOS circuit, showing Embodiment 2 of the present invention.

【図5】本発明の実施形態2を示す、図4のB−B’線
による断面図に相当するCMOS回路の製造工程図。
FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. 4 illustrating a second embodiment of the present invention, which is a manufacturing process diagram of a CMOS circuit.

【図6】(A)はレーザパルスの順次走査におけるレー
ザビームのエネルギ分布を示す図、(B)は(A)の順
次走査によるSi膜の結晶性分布を示す図。
6A is a diagram illustrating an energy distribution of a laser beam in a sequential scanning of a laser pulse, and FIG. 6B is a diagram illustrating a crystallinity distribution of a Si film by the sequential scanning in FIG.

【符号の説明】[Explanation of symbols]

101、201 ガラス基板 102、202 下地膜 103、203 非晶質Si膜 107、207 レーザパルス 108 活性領域(結晶化Si膜) 109、209 ゲート絶縁膜 110 ゲート電極 111 陽極酸化物層 113 ノンドープ領域 114 ソース領域 115 ドレイン領域 116、216 層間絶縁膜 117、217、218、219 電極・配線 120 画素電極 121 画素TFT 124、224 レーザの走査ピッチ 126、226 基板上の結晶性分布 127、227 チャネル領域 128 オフセット領域 131a、131b、131c チャネル内の結晶性分
布 204 フォトレジストマスク 205 触媒元素(Ni) 206 結晶成長方向 208n、208p 活性領域(結晶化Si膜) 210n、210p ゲート電極 213n、213p ノンドープ領域 214n、214p ソース領域 215n、215p ドレイン領域 222 CMOS回路のN型TFT 223 CMOS回路のP型TFT 227n、227p チャンネル領域 L チャネル長 P レーザ走査ピッチ W チャネル幅
101, 201 Glass substrate 102, 202 Base film 103, 203 Amorphous Si film 107, 207 Laser pulse 108 Active region (crystallized Si film) 109, 209 Gate insulating film 110 Gate electrode 111 Anode oxide layer 113 Non-doped region 114 Source region 115 Drain region 116, 216 Interlayer insulating film 117, 217, 218, 219 Electrode / wiring 120 Pixel electrode 121 Pixel TFT 124, 224 Laser scanning pitch 126, 226 Crystallinity distribution on substrate 127, 227 Channel region 128 Offset Regions 131a, 131b, 131c Crystallinity distribution in channel 204 Photoresist mask 205 Catalyst element (Ni) 206 Crystal growth direction 208n, 208p Active region (crystallized Si film) 210n, 210p Gate electrode 21 n, 213p doped regions 214n, 214p source region 215n, 215p drain region 222 P-type TFT 227N of the N-type TFT 223 CMOS circuit of a CMOS circuit, 227p channel region L the channel length P laser scanning pitch W the channel width

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 絶縁表面を有する基板上に複数の薄膜ト
ランジスタが形成された半導体装置において、 該複数の薄膜トランジスタのチャネル領域は、パルスレ
ーザ光を走査ピッチPで順次照射して結晶化された結晶
性Si膜よりなり、該パルスレーザ光の走査方向におけ
る該チャネル領域のサイズSと、該結晶性Si膜の結晶
化時の該パルスレーザ光の走査ピッチPとが、概略S=
nP(但し、nは0を除く整数)となるように構成され
ている半導体装置。
In a semiconductor device in which a plurality of thin film transistors are formed over a substrate having an insulating surface, a channel region of the plurality of thin film transistors is crystallized by sequentially irradiating pulse laser light at a scanning pitch P. The size S of the channel region in the scanning direction of the pulse laser light and the scanning pitch P of the pulse laser light at the time of crystallization of the crystalline Si film are approximately S =
A semiconductor device configured to be nP (where n is an integer other than 0).
【請求項2】 前記基板が前記複数の薄膜トランジスタ
に対応する数の画素電極が形成されたアクティブマトリ
クス基板であり、該複数の薄膜トランジスタが各画素電
極に対応接続された画素スイッチング用の薄膜トランジ
スタである請求項1記載の半導体装置。
2. The method according to claim 1, wherein the substrate is an active matrix substrate having a plurality of pixel electrodes corresponding to the plurality of thin film transistors, and the plurality of thin film transistors are pixel switching thin film transistors connected to the respective pixel electrodes. Item 2. The semiconductor device according to item 1.
【請求項3】 前記基板が同一基板上にアクティブマト
リクス部とドライバ回路が同時形成されたドライバモノ
リシック型アクティブマトリクス基板であり、前記薄膜
トランジスタがドライバ回路を構成する請求項1記載の
半導体装置。
3. The semiconductor device according to claim 1, wherein said substrate is a driver monolithic type active matrix substrate in which an active matrix portion and a driver circuit are simultaneously formed on the same substrate, and said thin film transistor forms a driver circuit.
【請求項4】 前記チャネル領域のサイズSと、前記走
査ピッチPとが、概略S=Pとなるように構成されてい
る請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the size S of the channel region and the scanning pitch P are set so that S = P.
【請求項5】 前記チャネル領域のサイズSと、前記走
査ピッチPとの比S/Pが、0.9<S/P<1.1の
範囲内である請求項4記載の半導体装置。
5. The semiconductor device according to claim 4, wherein a ratio S / P between the size S of the channel region and the scanning pitch P is in a range of 0.9 <S / P <1.1.
【請求項6】 絶縁表面を有する基板上にSi膜を形成
する工程と、 該Si膜にパルスレーザ光を走査ピッチPで順次照射し
て該Si膜を結晶化する工程と、 該パルスレーザ光の走査方向とチャネル方向が垂直とな
るように、結晶化されたSi膜を複数の薄膜トランジス
タの素子領域となるようにパターニングすると共に、後
に該薄膜トランジスタのチャネル領域となる部分のチャ
ネル幅Wが、該パルスレーザ光の該走査ピッチPの概略
整数倍となるように形成する工程とを包含する半導体装
置の製造方法。
6. A step of forming a Si film on a substrate having an insulating surface, a step of sequentially irradiating the Si film with a pulse laser beam at a scanning pitch P to crystallize the Si film, The crystallized Si film is patterned so as to be the element regions of the plurality of thin film transistors so that the scanning direction and the channel direction are perpendicular to each other, and the channel width W of a portion that will later become the channel region of the thin film transistors is Forming the semiconductor laser device so as to be substantially an integral multiple of the scanning pitch P of the pulsed laser light.
【請求項7】 絶縁表面を有する基板上にSi膜を形成
する工程と、 該Si膜にパルスレーザ光を走査ピッチPで順次照射し
て該Si膜を結晶化する工程と、 該パルスレーザ光の走査方向とチャネル方向が平行とな
るように、該結晶化されたSi膜を複数の薄膜トランジ
スタの素子領域となるようにパターニングする工程と、 ゲート電極の幅に相当する該薄膜トランジスタのチャネ
ル領域のチャネル長Lが、該パルスレーザ光の該走査ピ
ッチPの概略整数倍となるように結晶化されたSi膜の
上にゲート電極を形成する工程とを包含する半導体装置
の製造方法。
7. A step of forming a Si film on a substrate having an insulating surface; a step of sequentially irradiating the Si film with a pulse laser beam at a scanning pitch P to crystallize the Si film; Patterning the crystallized Si film so as to be an element region of a plurality of thin film transistors so that the scanning direction and the channel direction are parallel to each other; and a channel of a channel region of the thin film transistor corresponding to a width of a gate electrode. Forming a gate electrode on a Si film crystallized such that the length L is substantially an integral multiple of the scanning pitch P of the pulsed laser light.
【請求項8】 絶縁表面を有する基板上にSi膜を形成
する工程と、 パルスレーザ光を該Si膜に走査ピッチPで順次照射す
ることにより後に行われるSi膜結晶化のためのパルス
レーザ光の走査方向と薄膜トランジスタのチャネル方向
とが垂直となるように、かつ該薄膜トランジスタのチャ
ネル領域となる部分のチャネル幅がWとなるように、該
Si膜を複数の薄膜トランジスタの素子領域となるよう
にパターニングする工程と、 パターニングされた複数の薄膜トランジスタの素子領域
となる該Si膜に、該チャネル幅Wの概略整数分の1と
なるような走査ピッチPで該パルスレーザ光を予め設定
された方向に順次走査し、該Si膜を結晶化する工程と
を包含する半導体装置の製造方法。
8. A step of forming a Si film on a substrate having an insulating surface, and a step of irradiating the pulsed laser beam to the Si film sequentially at a scanning pitch P to perform a pulsed laser beam for crystallization of the Si film. The Si film is patterned so that the scanning direction of the thin film transistor is perpendicular to the channel direction of the thin film transistor, and the channel width of a portion to be the channel region of the thin film transistor is W, so that the Si film becomes the element region of the plurality of thin film transistors. And a step of sequentially applying the pulsed laser light in a predetermined direction to the Si film that is to be an element region of the plurality of patterned thin film transistors at a scanning pitch P that is substantially an integral number of the channel width W. Scanning and crystallizing the Si film.
【請求項9】 絶縁表面を有する基板上にSi膜を形成
する工程と、 パルスレーザ光を該Si膜に走査ピッチPで順次照射す
ることにより後に行われるSi膜結晶化のためのパルス
レーザ光の走査方向と薄膜トランジスタのチャネル方向
とが平行となるように、該Si膜を複数の薄膜トランジ
スタの素子領域となるようにパターニングする工程と、 パターニングされた複数の薄膜トランジスタの素子領域
となる該Si膜に、走査ピッチPで該パルスレーザ光を
順次走査し、該Si膜を結晶化する工程と、 ゲート電極の幅に相当する該薄膜トランジスタのチャネ
ル領域のチャネル長Lが、該パルスレーザ光の該走査ピ
ッチPの概略整数倍となるように結晶化されたSi膜の
上にゲート電極を形成する工程とを包含する半導体装置
の製造方法。
9. A step of forming a Si film on a substrate having an insulating surface, and a step of sequentially irradiating the Si film with the scanning laser beam at a scanning pitch P to perform a pulse laser beam for crystallizing the Si film to be performed later. Patterning the Si film so as to be an element region of the plurality of thin film transistors so that the scanning direction of the thin film transistor is parallel to the channel direction of the thin film transistor; Scanning the pulse laser beam sequentially at a scanning pitch P to crystallize the Si film; and determining the channel length L of the channel region of the thin film transistor corresponding to the width of the gate electrode by the scanning pitch of the pulse laser beam. Forming a gate electrode on a Si film crystallized so as to be approximately an integral multiple of P.
【請求項10】 請求項6〜請求項9のいずれかに記載
の半導体装置の製造方法において、 前記絶縁表面を有する基板上にSi膜を形成する工程及
び該Si膜にパルスレーザ光を走査ピッチPで順次照射
して該Si膜を結晶化する工程の代わりに、該基板上に
非晶質Si膜を形成し、加熱することにより固相状態に
おいて結晶化させる工程と、 結晶化されたSi膜にパルスレーザ光を走査ピッチPで
順次照射し、該Si膜を再結晶化する工程とを行う半導
体装置の製造方法。
10. The method for manufacturing a semiconductor device according to claim 6, wherein a step of forming a Si film on the substrate having the insulating surface and a step of scanning the Si film with a pulse laser beam A step of forming an amorphous Si film on the substrate and heating it to crystallize in a solid phase instead of a step of sequentially irradiating with P to crystallize the Si film; A step of sequentially irradiating the film with a pulse laser beam at a scanning pitch P to recrystallize the Si film.
【請求項11】 前記基板上に非晶質Si膜を形成し、
加熱することにより固相状態において結晶化させる工程
を、該非晶質Si膜に、その結晶化を助長する触媒元素
を導入した後に行う請求項10記載の半導体装置の製造
方法。
11. An amorphous Si film is formed on the substrate,
The method of manufacturing a semiconductor device according to claim 10, wherein the step of heating to crystallize in a solid state is performed after introducing a catalytic element for promoting crystallization into the amorphous Si film.
【請求項12】 前記基板上に非晶質Si膜を形成し、
加熱することにより固相状態において結晶化させる工程
を、該非晶質Si膜に、その結晶化を助長する触媒元素
を選択的に導入し、加熱処理により、該触媒元素が選択
的に導入された領域から、その周辺部へと横方向に結晶
成長させて行う請求項10記載の半導体装置の製造方
法。
12. An amorphous Si film is formed on the substrate,
The step of crystallization in the solid phase state by heating is performed by selectively introducing a catalytic element that promotes crystallization into the amorphous Si film, and selectively introducing the catalytic element by heat treatment. The method of manufacturing a semiconductor device according to claim 10, wherein the crystal is grown laterally from a region to a peripheral portion thereof.
【請求項13】 前記触媒元素としてNi元素を用いる
請求項11又は請求項12記載の半導体装置の製造方
法。
13. The method according to claim 11, wherein a Ni element is used as the catalyst element.
【請求項14】 前記パルスレーザ光として、波長40
0nm以下のエキシマレーザ光を用いる請求項6〜請求
項13のいずれかに記載の半導体装置の製造方法。
14. The pulse laser beam having a wavelength of 40
14. The method for manufacturing a semiconductor device according to claim 6, wherein an excimer laser beam of 0 nm or less is used.
【請求項15】 前記パルスレーザ光は、そのビーム形
状が、照射面において長尺形状となるように設定されて
おり、該ビーム形状の長尺方向に対して垂直方向に順次
走査することにより、前記複数の薄膜トランジスタのチ
ャネル領域を結晶化するようにした請求項6〜請求項1
4のいずれかに記載の半導体装置の製造方法。
15. The pulse laser beam has a beam shape set to be an elongated shape on an irradiation surface, and is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape, 2. The method according to claim 1, wherein channel regions of said plurality of thin film transistors are crystallized.
5. The method of manufacturing a semiconductor device according to any one of 4.
JP31528696A 1996-09-30 1996-11-26 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3317482B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31528696A JP3317482B2 (en) 1996-11-26 1996-11-26 Semiconductor device and manufacturing method thereof
US08/935,283 US5981974A (en) 1996-09-30 1997-09-22 Semiconductor device and method for fabricating the same
KR1019970050215A KR100290270B1 (en) 1996-09-30 1997-09-30 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31528696A JP3317482B2 (en) 1996-11-26 1996-11-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10163495A true JPH10163495A (en) 1998-06-19
JP3317482B2 JP3317482B2 (en) 2002-08-26

Family

ID=18063578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31528696A Expired - Lifetime JP3317482B2 (en) 1996-09-30 1996-11-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3317482B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033278A (en) * 2000-07-14 2002-01-31 Nec Corp Thin-film transistor, semiconductor film, manufacturing method thereof, and evaluating method for it
JP2002341378A (en) * 2001-05-16 2002-11-27 Mitsubishi Electric Corp Thin film transistor panel and liquid crystal display device
DE10330954A1 (en) * 2003-07-08 2005-02-17 Daimlerchrysler Ag Method and device for estimating the severity of accident events
JP2005317851A (en) * 2004-04-30 2005-11-10 Toshiba Matsushita Display Technology Co Ltd Thin film transistor and its manufacturing method
JP2006178449A (en) * 2004-12-20 2006-07-06 Samsung Electronics Co Ltd Thin-film transistor array panel
US7316948B2 (en) 2002-04-11 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2012194562A (en) * 2012-05-07 2012-10-11 Sony Corp Display device and manufacturing method for the same
JP2014078010A (en) * 2013-10-29 2014-05-01 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2014097770A1 (en) * 2012-12-18 2014-06-26 株式会社日本製鋼所 Method for manufacturing crystal semiconductor film
JP2014212323A (en) * 2014-05-23 2014-11-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2015084427A (en) * 2014-11-24 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2016105402A (en) * 2015-12-18 2016-06-09 株式会社半導体エネルギー研究所 Method of manufacturing light-emitting device
JP2020004867A (en) * 2018-06-28 2020-01-09 Tianma Japan株式会社 Display device
JP2020003670A (en) * 2018-06-28 2020-01-09 Tianma Japan株式会社 Display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033278A (en) * 2000-07-14 2002-01-31 Nec Corp Thin-film transistor, semiconductor film, manufacturing method thereof, and evaluating method for it
JP2002341378A (en) * 2001-05-16 2002-11-27 Mitsubishi Electric Corp Thin film transistor panel and liquid crystal display device
US7316948B2 (en) 2002-04-11 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
DE10330954A1 (en) * 2003-07-08 2005-02-17 Daimlerchrysler Ag Method and device for estimating the severity of accident events
JP2005317851A (en) * 2004-04-30 2005-11-10 Toshiba Matsushita Display Technology Co Ltd Thin film transistor and its manufacturing method
JP2006178449A (en) * 2004-12-20 2006-07-06 Samsung Electronics Co Ltd Thin-film transistor array panel
US8106409B2 (en) 2004-12-20 2012-01-31 Samsung Electronics Co., Ltd. Thin film transistor array panel
JP2012194562A (en) * 2012-05-07 2012-10-11 Sony Corp Display device and manufacturing method for the same
KR20150096388A (en) 2012-12-18 2015-08-24 가부시끼가이샤 니혼 세이꼬쇼 Method for manufacturing crystal semiconductor film
WO2014097770A1 (en) * 2012-12-18 2014-06-26 株式会社日本製鋼所 Method for manufacturing crystal semiconductor film
JP2014078010A (en) * 2013-10-29 2014-05-01 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2014212323A (en) * 2014-05-23 2014-11-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2015084427A (en) * 2014-11-24 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2016105402A (en) * 2015-12-18 2016-06-09 株式会社半導体エネルギー研究所 Method of manufacturing light-emitting device
JP2020004867A (en) * 2018-06-28 2020-01-09 Tianma Japan株式会社 Display device
JP2020003670A (en) * 2018-06-28 2020-01-09 Tianma Japan株式会社 Display device

Also Published As

Publication number Publication date
JP3317482B2 (en) 2002-08-26

Similar Documents

Publication Publication Date Title
KR100290270B1 (en) Semiconductor device and method for fabricating the same
JP3072005B2 (en) Semiconductor device and manufacturing method thereof
KR100220207B1 (en) Semiconductor device and the manufacturing method thereof
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
JP4291539B2 (en) Semiconductor device and manufacturing method thereof
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
JP3389022B2 (en) Semiconductor device
JP3277082B2 (en) Semiconductor device and manufacturing method thereof
KR100440602B1 (en) Semiconductor device and method for fabricating the device
JP3715848B2 (en) Manufacturing method of semiconductor device
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
JP2007208180A (en) Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device
JP3927756B2 (en) Manufacturing method of semiconductor device
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
JP4289816B2 (en) Semiconductor device and manufacturing method thereof
JP3587292B2 (en) Method for manufacturing semiconductor device
JP3403927B2 (en) Method for manufacturing semiconductor device
JP3999923B2 (en) Semiconductor device and manufacturing method thereof
JP3204489B2 (en) Method for manufacturing semiconductor device
JP3392677B2 (en) Semiconductor thin film, semiconductor device and method of manufacturing the same
JP3338756B2 (en) Semiconductor device and method of manufacturing the same
JP3227392B2 (en) Semiconductor device and method of manufacturing the same
JP4268326B2 (en) Semiconductor device and manufacturing method thereof
JP3859516B2 (en) Manufacturing method of semiconductor device
JPH0831737A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130614

Year of fee payment: 11

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

EXPY Cancellation because of completion of term