JPH10163422A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH10163422A
JPH10163422A JP8335102A JP33510296A JPH10163422A JP H10163422 A JPH10163422 A JP H10163422A JP 8335102 A JP8335102 A JP 8335102A JP 33510296 A JP33510296 A JP 33510296A JP H10163422 A JPH10163422 A JP H10163422A
Authority
JP
Japan
Prior art keywords
wiring pattern
metal wiring
integrated circuit
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8335102A
Other languages
Japanese (ja)
Inventor
Yasunori Tsuzaki
靖憲 津崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP8335102A priority Critical patent/JPH10163422A/en
Publication of JPH10163422A publication Critical patent/JPH10163422A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To build coils in an IC chip, and eliminate the need for external components, by constituting a plurality of metal wiring pattern parts laminated and arranged via interlayer insulating films, and through hole parts formed in the interlayer insulating films. SOLUTION: This device has a substrate part 12 formed on a semiconductor substrate 1, and interlayer films 13-15 which are laminated on the substrate part 12 and composed of insulating material like a silicon oxide film. Coil pattern parts 16a-16d composed of metal material are arranged between the substrate part 12 and the interlayer film 13, between the interlayer films 13 and 14, between the interlayer films 14 and 15, and on the surface of the interlayer film 15. Lead parts of the coil pattern parts 16a, 16c and the coil pattern parts 16b, 16d are connected by connection parts 17, 18. The lead parts of the coil pattern part 16a, 16c are electrically connected via the connection part 17 formed by through holes 13a, 14a. Thereby each two-turns wound inductive-coupled coil can be obtained, and coils as external components are made unnecessary.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップ内のコ
イルに関する。
[0001] The present invention relates to a coil in an IC chip.

【0002】[0002]

【従来の技術】ICチップ上にはトランジスタ、抵抗、
コンデンサなどの種々の電気部品が多数形成されてい
る。
2. Description of the Related Art Transistors, resistors,
Many various electric components such as capacitors are formed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、コイル
はリング状のものを同心的に多数形成しなければならな
いために、これまでICチップ上に形成されず、外部部
品として用意されているのが現状である。
However, since a large number of coils must be formed concentrically in a ring shape, they have not been formed on an IC chip until now and are provided as external components. It is.

【0004】[0004]

【課題を解決するための手段】このような問題を解決す
るために、本発明の一実施の形態によれば、半導体基板
上に形成された層間絶縁膜を介して積層配置された複数
のメタル配線パターン部と、上下に形成された各メタル
配線パターン部を導通接続するべく、層間絶縁膜に形成
されたスルーホール部と、からなるインダクタンスを有
することを特徴とする半導体集積回路装置が提供され
る。
According to an embodiment of the present invention, there is provided a semiconductor device comprising: a plurality of metal layers stacked via an interlayer insulating film formed on a semiconductor substrate; There is provided a semiconductor integrated circuit device having an inductance composed of a wiring pattern portion and a through-hole portion formed in an interlayer insulating film in order to electrically connect the upper and lower metal wiring pattern portions. You.

【0005】以上述べたような構成にすれば、ICチッ
プ内にコイルを組み込むことができ、従来のように外部
部品として用意する必要がなく、トランジスタ、抵抗、
コンデンサおよびコイルのすべての電気部品を半導体形
成技術を使って形成することができる。
With the above-described configuration, a coil can be incorporated in an IC chip, and there is no need to prepare external components as in the conventional case.
All electrical components of the capacitors and coils can be formed using semiconductor forming techniques.

【0006】[0006]

【発明の実施の形態】図1および図2は、本発明による
ICチップ内のコイルの一実施の形態を示しており、図
2はコイルが形成された部分のICチップの断面状態を
示し、図1はコイル部分のみを抜き出して示している。
これらの図において示されるコイル10は、4層構造で
あり、半導体基板1上に形成されたシリコン酸化膜のよ
うな絶縁材からなる基板部12と、この上に積層された
シリコン酸化膜のような絶縁材からなる層間膜13,1
4,15とを有し、基板部12と層間膜13との間、層
間膜13と14の間、層間膜14と15との間、および
層間膜15の表面上にはアルミニュウムのような金属材
からなるコイルパターン部16a,16b,16c,1
6dがそれぞれ配置され、各コイルパターン部16a,
16cのリード部16a3,16c2は接続部17によ
って接続され、各コイルパターン部16b,16dのリ
ード部16b3,16d2は接続部18によって接続さ
れている。
1 and 2 show an embodiment of a coil in an IC chip according to the present invention. FIG. 2 shows a cross-sectional state of the IC chip in a portion where the coil is formed. FIG. 1 shows only the coil portion.
The coil 10 shown in these figures has a four-layer structure, and includes a substrate portion 12 made of an insulating material such as a silicon oxide film formed on a semiconductor substrate 1 and a silicon oxide film laminated thereon. Films 13 and 1 made of various insulating materials
4, 15 between the substrate portion 12 and the interlayer film 13, between the interlayer films 13 and 14, between the interlayer films 14 and 15, and on the surface of the interlayer film 15 such as metal such as aluminum. Pattern portions 16a, 16b, 16c, 1 made of a material
6d are arranged respectively, and each coil pattern portion 16a,
The lead portions 16a3 and 16c2 of the coil pattern portion 16c are connected by the connection portion 17, and the lead portions 16b3 and 16d2 of the coil pattern portions 16b and 16d are connected by the connection portion 18.

【0007】コイルパターン部16a,16b,16
c,16dのそれぞれは、ほぼリング状に形成されたリ
ング部分16a1,16b1,16c1,16d1と、
このリング部分の両開放端から同じ方向に伸びたリード
部16a2と16a3,16b2と16b3,16c2
と16c3,16d2と16d3とによって構成されて
いる。この場合、リング部分16a1,16b1,16
c1,16d1は同心的に配置されている。また、リー
ド部16b2,16b3と16d2,16d3は同じ方
向に延在しており、リード部16a2,16a3と16
c2,16c3は前述したリード部16b2,16b3
と16d2,16d3と反対の方向に延在しているが、
接続部17と18の形成に支障がなければ上述した反対
方向に限定されないことは容易に理解できる。そして、
コイルパターン部16aのリード部16a3とコイルパ
ターン部16cのリード部16c2は、層間膜13,1
4に開けられた貫通孔13a,14aに蒸着等によって
形成された接続部17を介して導通接続されている。ま
た、コイルパターン部16bのリード部16b3とコイ
ルパターン部16dのリード部16d2は、層間膜1
4,15に開けられた貫通孔14b,15aに蒸着等に
より形成された接続部18を介して導通接続されてい
る。
The coil pattern portions 16a, 16b, 16
Each of c and 16d has a ring portion 16a1, 16b1, 16c1, 16d1 formed in a substantially ring shape,
Lead portions 16a2, 16a3, 16b2, 16b3, 16c2 extending in the same direction from both open ends of the ring portion.
And 16c3, 16d2 and 16d3. In this case, the ring portions 16a1, 16b1, 16
c1 and 16d1 are arranged concentrically. The leads 16b2, 16b3 and 16d2, 16d3 extend in the same direction.
c2 and 16c3 are the lead portions 16b2 and 16b3 described above.
And 16d2, extending in the opposite direction to 16d3,
It can be easily understood that the direction is not limited to the above-described direction as long as the formation of the connection portions 17 and 18 is not hindered. And
The lead portion 16a3 of the coil pattern portion 16a and the lead portion 16c2 of the coil pattern portion 16c are
4 are electrically connected to the through-holes 13a and 14a opened through a connection portion 17 formed by vapor deposition or the like. The lead 16b3 of the coil pattern 16b and the lead 16d2 of the coil pattern 16d are
Conductive connections are made to the through holes 14b and 15a formed in the holes 4 and 15 via the connecting portions 18 formed by vapor deposition or the like.

【0008】このように構成すれば、図3に示されるよ
うなそれぞれ2回巻きの誘導結合されたコイルすなわち
トランスができあがることになる。その結果、ICチッ
プに通常の集積回路形成技術を用いてコイルを形成する
ことができ、従来のように外部部品としてコイルを用意
する必要がなく、部品点数を削減できる効果がある。な
お、上述した実施の形態において、ICチップ内に形成
されたトランスについて説明したけれども、単なるコイ
ルを上下に同心円上に形成するのでもよい。
With this configuration, a two-turn inductively coupled coil, ie, a transformer, as shown in FIG. 3, is completed. As a result, a coil can be formed on an IC chip by using a normal integrated circuit forming technique, so that there is no need to prepare a coil as an external component as in the related art, and the number of components can be reduced. In the above-described embodiment, the transformer formed in the IC chip has been described. However, a simple coil may be formed vertically and concentrically.

【0009】図4は、本発明の他の実施の形態を示して
おり、ICチップを構成する一つの層間絶縁材にコイル
を形成したものである。同図において、酸化膜のような
層間膜21の上下には、コイルパターン部22,23が
形成されている。そして、各コイルパターン部22,2
3の主要部は、同じパターンに形成されかつ一方向に整
列配置されしかも両端が開放された多数のクランク形状
の配線部22a1,22a2,22a3・・・,及び直
線形状の配線部23a1,23a2,23a3・・・に
よって構成されている。そして、上に配置された各配線
部22a1,22a2,22a3・・・の各開放端は、
下に配置された各配線部23a1,23a2,23a3
・・・の隣接した異なる配線部の開放端と層間膜21に
形成されたスルーホール内の金属接続部24a1,24
a2,24a3・・・,25a1,25a2,25a3
・・・によってそれぞれ接続されている。たとえば、上
側の配線部22a1の手前側の端部22a11は下側の
配線部23a2の手前側の端部23a21とスルーホー
ルに形成された接続部24a2によって接続され、上側
の配線部22a1の奥側の端部22a12は下側の配線
部23a1の奥側の端部23a12と接続部25a1に
よって接続されている。
FIG. 4 shows another embodiment of the present invention, in which a coil is formed on one interlayer insulating material constituting an IC chip. In FIG. 1, coil pattern portions 22 and 23 are formed above and below an interlayer film 21 such as an oxide film. Then, each of the coil pattern portions 22, 2
3 are formed in the same pattern, are arranged in one direction, are arranged in one direction, and have a large number of crank-shaped wiring portions 22a1, 22a2, 22a3... Open at both ends, and linear wiring portions 23a1, 23a2,. 23a3... Each open end of each of the wiring portions 22a1, 22a2, 22a3,.
Each of the wiring portions 23a1, 23a2, and 23a3 arranged below
.. And the metal connection portions 24 a 1 and 24 in the through holes formed in the interlayer film 21 and the open ends of adjacent different wiring portions.
a2, 24a3 ..., 25a1, 25a2, 25a3
Are connected to each other. For example, the front end 22a11 of the upper wiring portion 22a1 is connected to the front end 23a21 of the lower wiring portion 23a2 by a connecting portion 24a2 formed in a through hole, and the rear end of the upper wiring portion 22a1. Of the lower wiring portion 23a1 is connected to the rear end 23a12 of the lower wiring portion 23a1 by the connection portion 25a1.

【0010】同様に、上側の配線部22a2の手前側の
端部22a21は下側の配線部23a3の手前側の端部
23a31と接続部24a3によって接続され、上側の
配線部22a2の奥側の端部22a22は下側の配線部
23a2の奥側の端部23a22と接続部25a2によ
って接続されている。このようにして上下に配置された
配線部22a1,22a2,22a3・・・,23a
1,23a2,23a3・・・を接続部24a1,24
a2,24a3・・・と25a1,25a2,25a3
・・・で接続することにより、一方向に整列配置されか
つ同心的に巻回されたコイル20を形成することができ
る。
Similarly, a front end 22a21 of the upper wiring portion 22a2 is connected to a front end 23a31 of the lower wiring portion 23a3 by a connection portion 24a3, and a rear end of the upper wiring portion 22a2. The portion 22a22 is connected to the rear end 23a22 of the lower wiring portion 23a2 by a connection portion 25a2. The wiring portions 22a1, 22a2, 22a3,.
.., 23a2, 23a3.
a2, 24a3 ... and 25a1, 25a2, 25a3
.. Can form the coil 20 that is arranged in one direction and wound concentrically.

【0011】図4において、上側の配線部の左端に配置
されかつ接続部24a1を介して下側の配線部23a1
と接続された配線部22a0は、リード部であり、下側
の配線部の右端に配置された配線部23a0は、リード
部であり、それぞれ図示されない他回路と接続されるよ
うになっている。また、図4に示される配線部のパター
ンは、折れ曲がったクランク形状と直線の組み合わせに
したけれども他の形状であっても良いことはもちろんで
ある。
In FIG. 4, the lower wiring portion 23a1 is disposed at the left end of the upper wiring portion and is connected via a connecting portion 24a1.
The wiring part 22a0 connected to the wiring part is a lead part, and the wiring part 23a0 arranged at the right end of the lower wiring part is a lead part, and is connected to another circuit (not shown). Further, although the pattern of the wiring portion shown in FIG. 4 is a combination of a bent crank shape and a straight line, it is needless to say that other shapes may be used.

【0012】[0012]

【発明の効果】以上述べたように、本発明の半導体集積
回路装置のような構成にすれば、ICチップ内にコイル
を組み込むことができ、従来のように外部部品として用
意する必要がなく、トランジスタ、抵抗、コンデンサと
同様にコイルを半導体形成技術を使って形成することが
できる。
As described above, according to the configuration of the semiconductor integrated circuit device of the present invention, the coil can be incorporated in the IC chip, and it is not necessary to prepare as an external component as in the conventional case. Like the transistor, the resistor, and the capacitor, the coil can be formed by using a semiconductor forming technique.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体集積回路装置の一実施の形
態を示すコイル部分のみを抜き出した図である。
FIG. 1 is a diagram showing only a coil portion showing an embodiment of a semiconductor integrated circuit device according to the present invention.

【図2】図1に示されるコイル部分を組み込んだ半導体
集積回路装置の一部断面図である。
FIG. 2 is a partial sectional view of a semiconductor integrated circuit device incorporating the coil portion shown in FIG.

【図3】図1及び2に示されるコイルの回路図を示す図
である。
3 shows a circuit diagram of the coil shown in FIGS. 1 and 2. FIG.

【図4】本発明による半導体集積回路装置の他の実施の
形態を示す図である。
FIG. 4 is a diagram showing another embodiment of a semiconductor integrated circuit device according to the present invention.

【符号の説明】[Explanation of symbols]

1 半
導体基板 10 コ
イル 12 基
板部 13,14,15 層
間膜 16a,16b,16c,16d,22,23 コ
イルパターン部 16a1,16b1,16c1,16d1 リ
ング部分 17,18 接
続部 24a1,24a2,24a3 接
続部 25a1,25a2,25a3 接
続部 16a2,16a3,16b2,16b3 リ
ード部分 16c2,16c3,16d1,16d3 リ
ード部分 22a1,22a2,22a3 配
線部 23a1,23a2,23a3 配
線部
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 10 Coil 12 Substrate part 13, 14, 15 Interlayer film 16a, 16b, 16c, 16d, 22, 23 Coil pattern part 16a1, 16b1, 16c1, 16d1 Ring part 17, 18 Connection part 24a1, 24a2, 24a3 Connection part 25a1, 25a2, 25a3 Connection 16a2, 16a3, 16b2, 16b3 Lead 16c2, 16c3, 16d1, 16d3 Lead 22a1, 22a2, 22a3 Wiring 23a1, 23a2, 23a3 Wiring

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成された層間絶縁膜を
介して積層配置された複数のメタル配線パターン部と、
前記上下に形成された各メタル配線パターン部を導通接
続するべく、前記層間絶縁膜に形成されたスルーホール
部と、からなるインダクタンスを有する半導体集積回路
装置。
A plurality of metal wiring pattern portions stacked and arranged via an interlayer insulating film formed on a semiconductor substrate;
A semiconductor integrated circuit device having an inductance comprising: a through-hole portion formed in the interlayer insulating film so as to electrically connect the metal wiring pattern portions formed above and below;
【請求項2】 請求項1記載の半導体集積回路装置にお
いて、前記インダクタンスは、前記各メタル配線パター
ン部が一部を切り欠いた略円形状であり、複数の前記層
間絶縁膜を介して上下に配置された複数のメタル配線パ
ターン部は同心円上に配置され、このメタル配線パター
ン部の一端は、上に配置されたメタル配線パターン部に
前記スルーホール部を介して接続され、他端は、下に配
置されたメタル配線パターン部に前記スルーホール部を
介して接続されることによって、上下に螺旋状に形成さ
れていることを特徴とする半導体集積回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein the inductance has a substantially circular shape in which each of the metal wiring pattern portions is partially cut out, and the inductance is vertically formed via a plurality of the interlayer insulating films. The plurality of arranged metal wiring pattern portions are arranged on concentric circles, one end of the metal wiring pattern portion is connected to the metal wiring pattern portion disposed above via the through hole portion, and the other end is connected to the lower portion. A semiconductor integrated circuit device which is vertically spirally connected to the metal wiring pattern portion disposed in the above through the through hole portion.
【請求項3】 請求項2記載の半導体集積回路装置にお
いて、前記上下に形成された複数のメタル配線パターン
部が、交互に第一のインダクタンス要素と第二のインダ
クタンス要素とに分けられ、前記スルーホール部は、前
記第一のインダクタンス要素同士を接続し、且つ、前記
第二のインダクタンス要素同士を接続することによっ
て、2つのインダクタンスが形成され、交互に配置され
てトランスを形成することを特徴とする半導体集積回路
装置。
3. The semiconductor integrated circuit device according to claim 2, wherein said plurality of upper and lower metal wiring pattern portions are alternately divided into a first inductance element and a second inductance element. The hall part is characterized in that two inductances are formed by connecting the first inductance elements and the second inductance elements are connected, and the two inductance elements are alternately arranged to form a transformer. Semiconductor integrated circuit device.
【請求項4】 請求項1記載の半導体集積回路装置にお
いて、前記インダクタンスは、前記メタル配線パターン
部が前記層間絶縁膜を介して上下2段に一方向に複数形
成され、上段に配置された前記メタル配線パターン部の
両端は、前記スルーホール部を介して、下段に配置され
た隣接した異なるメタル配線パターン部にそれぞれ接続
され、前記方向に同心的に螺旋状に形成されていること
を特徴とする半導体集積回路装置。
4. The semiconductor integrated circuit device according to claim 1, wherein the inductance is such that a plurality of the metal wiring pattern portions are formed in two upper and lower stages in one direction with the interlayer insulating film interposed therebetween, and are arranged in an upper stage. Both ends of the metal wiring pattern portion are connected to adjacent different metal wiring pattern portions disposed in the lower stage via the through hole portion, and are formed in a spiral shape concentrically in the direction. Semiconductor integrated circuit device.
【請求項5】 請求項4記載の半導体集積回路装置にお
いて、前記メタル配線パターン部が折れ曲がったクラン
ク形状であることを特徴とする半導体集積回路装置。
5. The semiconductor integrated circuit device according to claim 4, wherein said metal wiring pattern portion has a bent crank shape.
【請求項6】 請求項4記載の半導体集積回路装置にお
いて、前記メタル配線パターン部が直線形状であること
を特徴とする半導体集積回路装置。
6. The semiconductor integrated circuit device according to claim 4, wherein said metal wiring pattern portion has a linear shape.
JP8335102A 1996-11-29 1996-11-29 Semiconductor integrated circuit device Pending JPH10163422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8335102A JPH10163422A (en) 1996-11-29 1996-11-29 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8335102A JPH10163422A (en) 1996-11-29 1996-11-29 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH10163422A true JPH10163422A (en) 1998-06-19

Family

ID=18284803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8335102A Pending JPH10163422A (en) 1996-11-29 1996-11-29 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH10163422A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10040811A1 (en) * 2000-08-21 2002-03-14 Infineon Technologies Ag Monolithically integrable inductance
SG109404A1 (en) * 1998-10-13 2005-03-30 Oki Techno Ct Singapore Pte A high q inductor realization for use in mmic circuits
US8004062B2 (en) 2008-06-05 2011-08-23 Renesas Electronics Corporation Semiconductor device
JP2012134354A (en) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd Transformer
JP2014013824A (en) * 2012-07-04 2014-01-23 Tdk Corp Common mode filter
JP2014042034A (en) * 2013-09-17 2014-03-06 Keio Gijuku Inductor element, and integrated circuit device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG109404A1 (en) * 1998-10-13 2005-03-30 Oki Techno Ct Singapore Pte A high q inductor realization for use in mmic circuits
DE10040811A1 (en) * 2000-08-21 2002-03-14 Infineon Technologies Ag Monolithically integrable inductance
US6635947B2 (en) 2000-08-21 2003-10-21 Infineon Technologies Ag Monolithically integrable inductor
US8004062B2 (en) 2008-06-05 2011-08-23 Renesas Electronics Corporation Semiconductor device
US8354732B2 (en) 2008-06-05 2013-01-15 Renesas Electronics Corporation Semiconductor device
CN103022002A (en) * 2008-06-05 2013-04-03 瑞萨电子株式会社 Semiconductor device
US8525295B2 (en) 2008-06-05 2013-09-03 Renesas Electronics Corporation Semiconductor device
JP2012134354A (en) * 2010-12-22 2012-07-12 Asahi Kasei Electronics Co Ltd Transformer
JP2014013824A (en) * 2012-07-04 2014-01-23 Tdk Corp Common mode filter
JP2014042034A (en) * 2013-09-17 2014-03-06 Keio Gijuku Inductor element, and integrated circuit device

Similar Documents

Publication Publication Date Title
JP4485145B2 (en) Integrated circuit
US8518789B2 (en) Integrated electronic device and method of making the same
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US3638156A (en) Microinductor device
CN101253825A (en) Sheet-like composite electronic component and method for manufacturing same
JP2006157738A (en) Electronic component and its manufacturing method
US5539227A (en) Multi-layer wiring
JP4499548B2 (en) Capacitor parts
JP6360174B2 (en) 3D wire bond type inductor
JPH10163422A (en) Semiconductor integrated circuit device
JPH09512669A (en) Electronic component with thin film structure having passive elements
JPH06163794A (en) Multilayer lead frame of metal core type
JP6658234B2 (en) Multilayer electronic components
JPH0661058A (en) Semiconductor integrated circuit device
JP2976926B2 (en) Semiconductor device
JP4675662B2 (en) Semiconductor device
JP2010135453A (en) Semiconductor device, and method of manufacturing the same
JP4458033B2 (en) Multilayer electronic circuit structure and manufacturing method thereof
TWI663633B (en) Substrate structure and manufacturing method thereof
JP3177954B2 (en) Semiconductor device and method of manufacturing the same
JPH0621347A (en) Semiconductor device
JP3114392B2 (en) Thin-film magnetic induction element
TWI779508B (en) Integrated lc oscillator and method thereof
JP3176730B2 (en) Capacitor manufacturing method
JPH01110795A (en) High frequency circuit device