JPH10163369A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH10163369A
JPH10163369A JP32243496A JP32243496A JPH10163369A JP H10163369 A JPH10163369 A JP H10163369A JP 32243496 A JP32243496 A JP 32243496A JP 32243496 A JP32243496 A JP 32243496A JP H10163369 A JPH10163369 A JP H10163369A
Authority
JP
Japan
Prior art keywords
support frame
circuit board
semiconductor device
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32243496A
Other languages
Japanese (ja)
Other versions
JP3420673B2 (en
Inventor
Shigeharu Tsunoda
重晴 角田
Junichi Saeki
準一 佐伯
Hiroyuki Hozoji
裕之 宝蔵寺
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Toshihiro Yamaguchi
利博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32243496A priority Critical patent/JP3420673B2/en
Publication of JPH10163369A publication Critical patent/JPH10163369A/en
Application granted granted Critical
Publication of JP3420673B2 publication Critical patent/JP3420673B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the moisture resistance reliability and prevent the package crack from being developed by sealing with an org. material the front surface of a package and IC chip with part of a support frame exposed and back side of a circuit board exposed; the frame fixing and supporting the board. SOLUTION: A BGA package has an IC chip, laminate circuit board 2 having leading electrodes 3 and metal bumps to be outer electrodes bonded to the electrodes 3 on a mounting surface and support frame for fixing it. The support frame has a board-fixing frame 7 having through-holes 8 at parts to be adhered to the circuit board 2 with adhesives 13. The top and side face of the board 2 mounting the IC chip is sealed with a resin 12 to protect, with leaving the tops of the through-holes 8 exposed on the board-fixing frame 7. Thus, the water content in the adhesives 13 is quickly removed through the through-holes 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レジン封止半導体
パッケージ等の半導体装置及びその製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device such as a resin-encapsulated semiconductor package and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体パッケージの構造は、高密度実装
化を図るために小型・薄型化する方向に進んでいる。ま
た、1チップ当りの情報処理量も増大する傾向にあり、
1パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないためにピン数が増加することにより、各リ
ードピン間隔が非常に狭くなる傾向にある。このため、
回路基板上に実装する上で高度な実装技術が求められて
いるのが現状である。この実装性を容易にすべく、近年
において、パッケージの外部接続形態が従来の構造とは
違うPGA(ピングリッド アレイ)やBGA(ボール
グリッド アレイ)といった外部接続構造をもつパッ
ケージが見られるようになってきた。このBGAパッケ
ージを生産する上で好適な構造としては、特開平7−2
73246号公報において知られている。
2. Description of the Related Art The structure of a semiconductor package has been reduced in size and thickness in order to achieve high-density mounting. Also, the amount of information processing per chip tends to increase,
The number of input / output pins per package tends to increase. However, since the size of the package cannot be made too large, the number of pins increases, and the lead pin interval tends to be very narrow. For this reason,
At present, advanced mounting technology is required for mounting on a circuit board. In order to facilitate this mounting, packages having an external connection structure such as PGA (pin grid array) or BGA (ball grid array), in which the external connection form of the package is different from the conventional structure, have recently been seen. Have been. A structure suitable for producing this BGA package is disclosed in
No. 73246.

【0003】[0003]

【発明が解決しようとする課題】先に提案したBGAパ
ッケージを高信頼化するため、さらなる耐湿信頼性の向
上を図る必要のあることが明らかとなった。
It has become apparent that it is necessary to further improve the moisture resistance reliability in order to increase the reliability of the previously proposed BGA package.

【0004】本発明の目的は、上記課題を解決すべく、
高信頼性を有するBGAパッケージ構造を実現した半導
体装置及びその製造方法を提供することにある。
[0004] An object of the present invention is to solve the above problems.
It is an object of the present invention to provide a semiconductor device realizing a highly reliable BGA package structure and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面側にICチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を固定支持する支持フレームを有し、前記回
路基板上の支持フレームの一部を露出した形で、且つ前
記回路基板の裏面側を露出した状態で前記ICチップを
含めて表面側を有機物にて封止したことを特徴とする。
また本発明は、表面側にICチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を複数個所において接着剤によって固定支持
する支持フレームを有し、該支持フレームにおける複数
の接着個所が露出した形で、且つ前記回路基板の側面を
覆うように前記ICチップを含めて表面側を有機物にて
封止したことを特徴とする。
In order to achieve the above-mentioned object, the present invention provides a circuit board having an IC chip mounted on a front surface side to be electrically connected and an electrode portion connected to the outside on a rear surface side. A semiconductor device having a support frame for fixing and supporting the circuit board on the front surface side, with a part of the support frame on the circuit board exposed, and a back surface side of the circuit board exposed. In this state, the front surface side including the IC chip is sealed with an organic material.
The present invention also provides a semiconductor device having a circuit board provided with an electrode portion mounted on the front surface side for electrical connection and provided on the back side with an electrode portion for connection to the outside. A support frame fixedly supported by an adhesive at each location, and a plurality of bonding locations on the support frame are exposed, and the surface side including the IC chip is covered with an organic material so as to cover the side surface of the circuit board. It is characterized by being sealed.

【0006】また本発明は、表面側にICチップを搭載
して電気的に接続し、裏面側に外部と接続する電極部を
設けた回路基板を備えた半導体装置において、前記回路
基板と支持フレームの基板接着部分のフレーム部に貫通
穴を設け、その直上の封止レジンを除去した形態で、且
つ前記回路基板の側面を覆うように前記ICチップを含
めて表面側を有機物にて封止したことを特徴とする。ま
た本発明は、表面側にICチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、支持フレームの基板と接
着する基板固定用リードを各々独立した形状とし、その
直上の封止レジンを除去した形態で、且つ前記回路基板
の側面を覆うように前記ICチップを含めて表面側を有
機物にて封止したことを特徴とする。
The present invention also provides a semiconductor device having a circuit board provided with an electrode portion for mounting and electrically connecting an IC chip on the front side and providing an electrode portion for connecting to the outside on the back side. A through-hole was provided in the frame portion of the substrate bonding portion, and the sealing resin immediately above was removed, and the surface including the IC chip was sealed with an organic material so as to cover the side surface of the circuit board. It is characterized by the following. The present invention also provides a semiconductor device having a circuit board having an IC chip mounted on the front side and electrically connected thereto, and an electrode portion connected to the outside on the back side, wherein the substrate is fixed to a support frame substrate. Each of the leads has an independent shape, the sealing resin immediately above is removed, and the surface including the IC chip is sealed with an organic material so as to cover the side surface of the circuit board. I do.

【0007】また本発明は、前記半導体装置において、
前記回路基板上の支持フレームの一部を露出した形とし
て回路基板と支持フレームを固定した部分の直上の有機
物を穴形状あるいは切り欠き形状にしてなくしたことを
特徴とする。また本発明は、前記半導体装置において、
前記支持フレームの固定する部分に貫通穴を穿設したこ
とを特徴とする。また本発明は、前記半導体装置におい
て、前記支持フレームを金属材料で構成したことを特徴
とする。また本発明は、回路基板を支持フレーム上に接
着剤により複数個所を固定支持させる第1の工程と、前
記回路基板にICチップを搭載して電気的に接続して半
導体装置を得る第2の工程と、前記支持フレームを成形
金型を構成する上型、下型の間に挟持させ、支持フレー
ムにおける複数の接着個所が露出した形に成形する突起
物で前記支持フレームを押し付け、成形金型により前記
回路基板の側面を覆うように前記ICチップを含めて表
面側を有機物で充填封止する第3の工程とを有すること
を特徴とする半導体装置の製造方法である。
Further, the present invention provides the semiconductor device,
An organic material immediately above a portion where the circuit board and the support frame are fixed is not formed in a hole shape or a cutout shape so that a part of the support frame on the circuit board is exposed. Further, the present invention provides the semiconductor device,
A through hole is formed in a portion of the support frame to be fixed. According to the present invention, in the semiconductor device, the support frame is formed of a metal material. Further, the present invention provides a first step of fixing and supporting a circuit board at a plurality of positions on a support frame with an adhesive, and a second step of mounting an IC chip on the circuit board and electrically connecting the circuit board to obtain a semiconductor device. Process, the support frame is sandwiched between an upper mold and a lower mold that constitute a molding die, and the support frame is pressed with a projection that is formed into a shape in which a plurality of bonding points on the support frame are exposed, and a molding die is formed. And filling and sealing the surface side including the IC chip with an organic material so as to cover the side surface of the circuit board.

【0008】また本発明は、前記半導体装置の製造方法
における前記第3の工程において、前記突起物における
少なくとも前記支持フレームと接する表面をプラスチッ
ク製の柔軟物で被覆または装着したことを特徴とする。
以上説明したように、前記構成により、BGAパッケー
ジの耐湿信頼性の向上を図ってパッケージクラックの発
生を防止することができる。また前記構成により、レジ
ン成形時に発生する基板電極面側のレジンバリを防止で
き、生産効率の向上、安定生産が可能となる。
Further, in the third step of the method for manufacturing a semiconductor device, at least a surface of the protrusion which is in contact with the support frame is covered or mounted with a flexible plastic material.
As described above, with the above configuration, it is possible to improve the moisture resistance reliability of the BGA package and prevent the occurrence of package cracks. Further, with the above configuration, resin burrs on the substrate electrode surface side generated during resin molding can be prevented, so that production efficiency can be improved and stable production can be achieved.

【0009】[0009]

【発明の実施の形態】本発明に係る実施の形態につい
て、図1〜図19を用いて説明する。本発明に係る半導
体装置の第1の実施の形態について説明する。図1は、
本発明に係る半導体装置の第1の実施の形態であるBG
A(Ball Grid Array :ボール グリッド アレイ)パ
ッケージ構造の概略を表す斜視図である。図2は、図1
に示すA部における拡大断面図である。BGAパッケー
ジの構成は、ICチップ1と、実装面上にある外部導通
用の電極3及びそれに接合して外部の電極となる金属バ
ンプ4を備えた積層回路基板2と、それらを固定するた
めの支持フレーム5とより成り立っている。すなわち、
支持フレーム5は、外枠15(図3に示す。)と基板固
定用枠吊りリード6と基板固定用枠7より構成されてい
る。基板固定用枠7には、接着剤13により積層回路基
板2と接着する部分において貫通穴8を備えている。そ
して、積層回路基板2は、この部分にて基板固定用枠7
と接着剤13により接着した状態となっている。積層回
路基板2の基材としては、絶縁物であれば良い。ICチ
ップ1のパッド部9と基板2の配線パッド部10とは、
金線11等によるワイヤボンディングにて電気的に接続
される。積層回路基板2において、ワイヤボンディング
で接続された表面のパッド10からは、裏面にある電極
3と導通を得るための配線(図示せず)がなされてい
る。これら電気配線は、絶縁物(図示せず)で保護され
ていることは云うまでもない。積層回路基板2におい
て、裏面へと導通したものはそれぞれの電極3へと配線
されている。この状態において、基板固定用枠7上の貫
通穴8の部分の上を除いた(露出した)状態で、ICチ
ップ1を搭載した基板面上から基板2の側面までをレジ
ン12より封止して保護し、パッケージ形状の完成とな
る。レジン封止後、この電極3へ金属バンプ例えばはん
だボール等を接合し電気配線が完了となり製品となる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described with reference to FIGS. A first embodiment of the semiconductor device according to the present invention will be described. FIG.
BG as a first embodiment of the semiconductor device according to the present invention
It is a perspective view showing the outline of A (Ball Grid Array: ball grid array) package structure. FIG. 2 shows FIG.
It is an expanded sectional view in the A section shown in FIG. The configuration of the BGA package includes a laminated circuit board 2 having an IC chip 1, an external conduction electrode 3 on a mounting surface, and a metal bump 4 joined to the external conduction electrode 3 and an external electrode. It is composed of a support frame 5. That is,
The support frame 5 includes an outer frame 15 (shown in FIG. 3), a board fixing frame suspension lead 6, and a board fixing frame 7. The board fixing frame 7 is provided with a through hole 8 at a portion where the board fixing frame 7 is bonded to the laminated circuit board 2 with the adhesive 13. Then, the laminated circuit board 2 is mounted on the board fixing frame 7 at this portion.
And an adhesive 13. The base material of the multilayer circuit board 2 may be any insulating material. The pad portion 9 of the IC chip 1 and the wiring pad portion 10 of the substrate 2
They are electrically connected by wire bonding using a gold wire 11 or the like. In the multilayer circuit board 2, wiring (not shown) for obtaining conduction with the electrode 3 on the rear surface is formed from the pad 10 on the front surface connected by wire bonding. It goes without saying that these electric wires are protected by an insulator (not shown). In the laminated circuit board 2, those which are electrically connected to the back surface are wired to the respective electrodes 3. In this state, the resin 12 is sealed from the surface of the substrate on which the IC chip 1 is mounted to the side surface of the substrate 2 with the portion of the through hole 8 on the substrate fixing frame 7 removed (exposed). To protect and complete the package shape. After resin sealing, metal bumps, such as solder balls, are bonded to the electrodes 3 to complete the electrical wiring and complete the product.

【0010】すなわち、積層回路基板2と基板固定用枠
7とは貫通穴8のある部分で接着剤13により固定され
ており、この上のレジンを除いた穴形状14、すなわ
ち、接着部分を露出した状態でレジン12により封止を
したことになる。このように接着部分の露出状態を、接
着部分の支持フレーム(基板固定用枠7)上に貫通穴8
を有する場合においては少なくともその穴径より広い面
積の形状とすることが有効である。これにより、接着部
分における接着剤13中の水分は、基板固定用枠7上の
貫通穴8を通して速やかに除去でき、耐湿信頼性を向上
させることができる効果が得られる。
That is, the laminated circuit board 2 and the board fixing frame 7 are fixed by the adhesive 13 at the portion where the through hole 8 exists, and the hole shape 14 excluding the resin above this, that is, the bonding portion is exposed. In this state, the resin 12 is sealed. Thus, the exposed state of the adhesive portion is displayed on the support frame (substrate fixing frame 7) of the adhesive portion through the through hole 8.
In the case of having a shape, it is effective to form a shape having an area at least larger than the hole diameter. Thus, the moisture in the adhesive 13 at the bonding portion can be quickly removed through the through hole 8 on the frame 7 for fixing the substrate, and the effect of improving the moisture resistance reliability can be obtained.

【0011】図3〜図5には、製造プロセスの概略とそ
れぞれの概略図を併せて示す。レジン成形は、多数個取
りの成形が通常行われており、この場合の製造プロセス
について以降説明する。図3は、構成部品であるICチ
ップ1、基板2、支持フレーム5を組み立てるときの工
程の概略を(a)に、その概略図を(b)(c)に示し
たものである。即ち、支持フレーム5は、複数個の成形
ができるように多連となり図3(b)に示すような構造
となる。この多連支持フレーム5は、ステップ41にお
いて、各基板吊りリード6と各基板固定用枠7部との交
点部分において接着剤13などにより基板2を固定し、
次に積層回路基板2上の所定位置にICチップ1を接着
剤などにより固定する。この多連支持フレーム5の外枠
15上には各製造プロセスを自動的に行うためのガイド
穴16を設けている。その後、ステップ42においてI
Cチップ1上のパッド部9と基板2上のパット部10と
を金線11等によるワイヤボンディングを行って基板2
との導通を取り、その結果ステップ43において図3
(c)に示すようにチップ/基板搭載多連支持フレーム
17を完成する。このように、積層回路基板2を支持フ
レーム5に接着剤13を用いて接着すると云うことは、
各工程間を移動搬送することを簡便に行うためである。
従って、接着部は各工程を移送中に支持フレームからの
落下、剥離を起さない接着強度を持つ必要が有る。この
接着剤としては、例えば熱硬化性樹脂系の接着剤では、
エポキシ系接着剤、ポリイミド系接着剤、シリコーン系
接着剤、フェノール系接着剤等を用いることができ、熱
可塑性樹脂系の接着剤では、ポリスルホン系接着剤、ポ
リエーテルイミド系接着剤、ポリアミド系接着剤等を用
いることができる。これら接着剤を用いた時、各工程間
を安定的に搬送するためには、少なくとも2ケ所以上を
接着する必要が有る。このとき、接着強度を得るために
は、ある程度の接着面積が必要となり、支持フレームに
おける基板固定用枠及び基板固定用枠リード部の寸法
は、その幅を0.1〜0.5mm程度が良好である。
FIGS. 3 to 5 show the outline of the manufacturing process and their schematic diagrams. In resin molding, multi-cavity molding is usually performed, and a manufacturing process in this case will be described below. FIGS. 3A and 3B schematically show the steps of assembling the IC chip 1, the substrate 2, and the support frame 5, which are the components, and FIGS. In other words, the support frame 5 is formed as a series so that a plurality of moldings can be performed, and has a structure as shown in FIG. In the multiple support frame 5, in step 41, the substrate 2 is fixed with an adhesive 13 or the like at the intersection between each substrate suspension lead 6 and each substrate fixing frame 7,
Next, the IC chip 1 is fixed at a predetermined position on the laminated circuit board 2 with an adhesive or the like. On the outer frame 15 of the multiple support frame 5, a guide hole 16 for automatically performing each manufacturing process is provided. Then, in step 42, I
The pad portion 9 on the C chip 1 and the pad portion 10 on the substrate 2 are wire-bonded with gold wires 11 or the like to
And the result is that in step 43 FIG.
The chip / substrate mounting multiple support frame 17 is completed as shown in FIG. Thus, the fact that the laminated circuit board 2 is bonded to the support frame 5 using the adhesive 13 means that
This is for easily carrying and moving between the steps.
Therefore, the bonding portion needs to have a bonding strength that does not cause dropping or separation from the support frame during transfer of each process. As this adhesive, for example, in the case of a thermosetting resin-based adhesive,
Epoxy-based adhesives, polyimide-based adhesives, silicone-based adhesives, phenol-based adhesives, and the like can be used. For thermoplastic resin-based adhesives, polysulfone-based adhesives, polyetherimide-based adhesives, and polyamide-based adhesives Agents and the like can be used. When these adhesives are used, it is necessary to bond at least two or more places in order to stably transfer between the steps. At this time, in order to obtain the adhesive strength, a certain amount of adhesive area is required, and the dimensions of the substrate fixing frame and the substrate fixing frame lead portion of the support frame are preferably about 0.1 to 0.5 mm in width. It is.

【0012】図4は、レジン成形する工程の概略を
(a)に、その概略図を(b)〜(e)に示したもので
ある。ここでは、ステップ44において、熱硬化型樹脂
であるエポキシレジンを用いてトランスファ成形する場
合について説明する。図4(b)に示すチップ/基板搭
載多連支持フレーム17を、図4(c)に示すように成
形金型18内に設けられたキャビティ19内に設置す
る。この時、成形金型18は、エポキシレジンが硬化す
る温度に加熱した状態にある。次に、成型加工されたレ
ジンタブレット(図示せず)を金型内のポット部(図示
せず)に投入し、プランジャ(図示せず)にて押圧す
る。プランジャにて押圧されたレジン12は、図4
(d)(e)に示すように、加熱溶融し金型内のランナ
20からゲート21へと流動し、ゲート21を介してキ
ャビティ19内へと流入し、硬化反応により硬化し成形
品となる。キャビティ19内の状態を、図4(d)
(e)に示す拡大断面図を用いて説明する。すなわち、
上型22と下型23の間にチップ/基板搭載多連支持フ
レーム17を挟みキャビティ19内に設置する。この
時、チップ/基板搭載多連支持フレーム17の位置は、
支持フレーム5上に設けた位置決め穴(図示せず)と金
型内の位置決めピン(図示せず)によりキャビティ19
内での位置決めをすることは云うまでもない。15は、
支持フレーム5の外枠を示す。このように、キャビティ
19内に設置した状態でレジン12を流入させ、図4
(e)に示すように、基板電極部側以外を蓋いレジン封
止を完成する。また、基板固定用枠7と基板2を接着し
た部分でのキャビティの拡大断面図を図4(e)に示
す。上型22部より穴形状を形成するために設けた突起
部24によって、基板固定用枠7を介して基板2は下型
23部へと押さえ付けられた状態となっている。このた
め、基板2の電極3側へのレジン侵入を防ぐことがで
き、レジンバリの発生を防止する効果が得られる。更
に、上記突起部24が当接されているので、基板固定用
枠7の表面へのレジン侵入を同時に防ぐことができ、レ
ジンバリ発生の防止効果が得られる。ところで、上記突
起部24の底面(先端面)に柔軟物25を介在させるこ
とで、レジンバリの発生防止効果を一層向上させること
ができる。柔軟物としては、例えばシリコーン樹脂やポ
リ4フッ化エチレン樹脂がよい。ここでは、金型内の突
起部24にて穴形状を形成したが、先に、穴形状を形成
するための障害物(部材)を支持フレーム上に設置し、
レジン封止後この障害物(部材)を除去して穴形状を形
成しても同様の効果があることは云うまでもない。
FIG. 4 schematically shows a step of resin molding, and (b) to (e) show schematic views thereof. Here, the case where transfer molding is performed using epoxy resin which is a thermosetting resin in step 44 will be described. The chip / substrate mounting multiple support frame 17 shown in FIG. 4B is set in a cavity 19 provided in a molding die 18 as shown in FIG. At this time, the molding die 18 is in a state of being heated to a temperature at which the epoxy resin is cured. Next, the molded resin tablet (not shown) is put into a pot portion (not shown) in a mold, and pressed by a plunger (not shown). The resin 12 pressed by the plunger is shown in FIG.
(D) As shown in (e), it is heated and melted, flows from the runner 20 in the mold to the gate 21, flows into the cavity 19 through the gate 21, and is cured by a curing reaction to form a molded product. . FIG. 4D shows the state inside the cavity 19.
This will be described with reference to an enlarged sectional view shown in FIG. That is,
The chip / substrate mounting multiple support frame 17 is sandwiched between the upper mold 22 and the lower mold 23 and is set in the cavity 19. At this time, the position of the chip / substrate mounting multiple support frame 17 is
A cavity 19 is formed by a positioning hole (not shown) provided on the support frame 5 and a positioning pin (not shown) in a mold.
Needless to say, positioning within the device. 15 is
4 shows an outer frame of the support frame 5. In this manner, the resin 12 is allowed to flow while being installed in the cavity 19, and
As shown in (e), resin sealing is completed by covering portions other than the substrate electrode portion side. FIG. 4E is an enlarged cross-sectional view of the cavity at a portion where the substrate fixing frame 7 and the substrate 2 are bonded. The substrate 2 is pressed against the lower die 23 via the substrate fixing frame 7 by the projection 24 provided to form a hole shape from the upper die 22. For this reason, it is possible to prevent the resin from entering the electrode 3 side of the substrate 2, and to obtain an effect of preventing the occurrence of resin burrs. Further, since the projections 24 are in contact with each other, it is possible to prevent the resin from entering the surface of the substrate fixing frame 7 at the same time, and to obtain an effect of preventing the occurrence of resin burrs. By interposing the flexible member 25 on the bottom surface (tip surface) of the protrusion 24, the effect of preventing resin burr can be further improved. As the flexible material, for example, a silicone resin or a polytetrafluoroethylene resin is preferable. Here, the hole shape is formed by the protrusion 24 in the mold. First, an obstacle (member) for forming the hole shape is set on the support frame.
Needless to say, the same effect can be obtained by removing the obstacle (member) after resin sealing and forming a hole shape.

【0013】図5は、成形品〜完成品までの工程の概略
を(a)に、その概略図を(b)〜(e)に示したもの
である。図5(b)には、ステップ45において、レジ
ン封止された成形品26を示す。レジン封止された成形
品26において、レジン成形後不用となる支持フレーム
の外枠部分15並びにゲート21、ランナ22部分は、
ステップ46において図5(c)に示すように切断金型
27によって切断されて成形品26から分離される。図
5(d)に示すようにステップ47において得られた切
断成形品28は、ステップ48において基板実装面の電
極部(図示せず)へ例えばボール状のはんだ4を供給し
て加熱接合して外部電極部を形成し、図5(e)に示す
ようにレジン封止型のBGAパッケージを完成する。こ
のように、チップ/基板搭載多連支持フレーム17を用
いることでレジン封止工程は、現状行われている一般的
なトランスファ成形手法でできるため生産コストの低
減、生産効率の向上が図れる。
FIG. 5 shows an outline of steps from a molded article to a finished article, and (b) to (e) show schematic views thereof. FIG. 5B shows the resin-sealed molded product 26 in step 45. In the resin-sealed molded product 26, the outer frame portion 15 of the support frame, the gate 21, and the runner 22 that are unnecessary after the resin molding are formed.
In step 46, as shown in FIG. As shown in FIG. 5D, the cut molded product 28 obtained in step 47 is supplied with, for example, ball-shaped solder 4 to an electrode portion (not shown) on the substrate mounting surface by heating and bonding in step 48. External electrode portions are formed, and a resin-sealed BGA package is completed as shown in FIG. As described above, by using the chip / substrate mounting multiple supporting frame 17, the resin sealing step can be performed by a general transfer molding method currently performed, so that the production cost can be reduced and the production efficiency can be improved.

【0014】次に本発明に係る半導体装置の第2の実施
の形態について説明する。図6は、本発明に係る半導体
装置の第2の実施の形態であるBGAパッケージ構造の
概略を表す斜視図である。図7は、図6に示すA部にお
ける拡大断面図である。BGAパッケージの構成は、図
1に示す第1の実施の形態と同様に、ICチップ1と、
実装面上にある外部導通用の電極3及びそれに接合して
外部の電極となる金属バンプ4を備えた積層回路基板2
と、それらを固定するための支持フレーム5とより成り
立っている。すなわち、支持フレーム5は、外枠15と
基板固定用枠吊りリード6と基板固定用枠7より構成さ
れている。基板固定用枠7には、接着剤13により積層
回路基板2と接着する部分において貫通穴8を備えてい
る。そして、積層回路基板2は、この部分にて基板固定
用枠7と接着剤13により接着した状態となっている。
積層回路基板2の基材としては、絶縁物であれば良い。
ICチップ1のパッド部9と基板2の配線パッド部10
とは、金線11等によるワイヤボンディングにて電気的
に接続される。積層回路基板2において、ワイヤボンデ
ィングで接続された表面のパッド10からは、裏面にあ
る電極3と導通を得るための配線(図示せず)がなされ
ている。これら電気配線は、絶縁物(図示せず)で保護
されていることは云うまでもない。積層回路基板2にお
いて、裏面へと導通したものはそれぞれの電極3へと配
線されている。本第2の実施の形態の場合には、基板固
定用枠吊りリード部分6の直上のレジンを切り欠き状2
9になくして露出するように構成にした。このようにレ
ジンをなくした部分を切り欠き状29にして広くしたこ
とで、接着剤13中の水分の除去が容易となる効果が得
られる。すなわち、基板2と基板固定用枠7は貫通穴8
のある部分で接着剤13により固定されており、この上
のレジンを切り欠き形状29、すなわち、接着部分を含
んだ上でパッケージの外形部までレジンを除いた形で封
止したパッケージ形状とする。
Next, a second embodiment of the semiconductor device according to the present invention will be described. FIG. 6 is a perspective view schematically showing a BGA package structure as a second embodiment of the semiconductor device according to the present invention. FIG. 7 is an enlarged sectional view of a portion A shown in FIG. The configuration of the BGA package is similar to that of the first embodiment shown in FIG.
A laminated circuit board 2 provided with an external conduction electrode 3 on a mounting surface and a metal bump 4 bonded to the external conduction electrode 3 as an external electrode
And a support frame 5 for fixing them. That is, the support frame 5 includes the outer frame 15, the board fixing frame suspension leads 6, and the board fixing frame 7. The board fixing frame 7 is provided with a through hole 8 at a portion where the board fixing frame 7 is bonded to the laminated circuit board 2 with the adhesive 13. The laminated circuit board 2 is in a state of being bonded to the board fixing frame 7 with the adhesive 13 at this portion.
The base material of the multilayer circuit board 2 may be any insulating material.
Pad part 9 of IC chip 1 and wiring pad part 10 of substrate 2
Is electrically connected by wire bonding using a gold wire 11 or the like. In the multilayer circuit board 2, wiring (not shown) for obtaining conduction with the electrode 3 on the rear surface is formed from the pad 10 on the front surface connected by wire bonding. It goes without saying that these electric wires are protected by an insulator (not shown). In the laminated circuit board 2, those which are electrically connected to the back surface are wired to the respective electrodes 3. In the case of the second embodiment, the resin immediately above the substrate fixing frame hanging lead portion 6 is formed by cutting out the resin.
9 so as to be exposed. By thus widening the portion where the resin is eliminated by forming the cutout 29, an effect of easily removing the water in the adhesive 13 can be obtained. That is, the substrate 2 and the substrate fixing frame 7 are
Is fixed by an adhesive 13 at a certain point, and the resin thereon is formed into a cutout shape 29, that is, a package shape including the adhesive portion and sealing the outer shape of the package without the resin. .

【0015】図8には、上記第2の実施の形態を成形す
るための成形金型のキャビティ部の拡大断面図を示す。
上型部22と切り欠き部形成突起部30は一体化した構
造とした。これにより、基板2を下型部23に押しつけ
るための面積が増加するため、基板電極側にレジンバリ
が発生することを防止する効果が向上する。そして、基
板固定用枠上の接着部分でも同様の効果が向上すること
は云うまでもない。さらに、レジンバリの発生を防止す
ることより、成形安定性が向上する効果もある。また、
パッケージ外周部で上型と一体化することで突起部の角
度(パッケージ外形の傾斜角)を小さくできることよ
り、キャビティ厚さ(レジン封止厚さ)が厚くなっても
対応することができる効果が得られる。以上第1および
第2の実施の形態においては、接着剤13中の水分を基
板固定用枠7上の貫通穴8を通して速やかに除去するこ
とができ、耐湿信頼性を向上させることができる効果が
得られる。また、レジン成形時に基板2を下型部23に
強制的に押しつけることより、基板固定用枠表面並びに
基板電極部側に発生するレジンバリを防止する効果が得
られる。
FIG. 8 is an enlarged sectional view of a cavity of a molding die for molding the second embodiment.
The upper mold part 22 and the notch part forming projection part 30 were made into an integrated structure. As a result, the area for pressing the substrate 2 against the lower mold portion 23 increases, and the effect of preventing the occurrence of resin burrs on the substrate electrode side is improved. Needless to say, the same effect is improved even in the bonded portion on the substrate fixing frame. Further, by preventing the occurrence of resin burrs, there is also an effect that the molding stability is improved. Also,
Since the angle of the protrusion (the inclination angle of the package outer shape) can be reduced by integrating the upper die with the outer periphery of the package, even if the cavity thickness (resin sealing thickness) is increased, the effect of being able to cope with the increase is achieved. can get. As described above, in the first and second embodiments, the moisture in the adhesive 13 can be quickly removed through the through hole 8 on the substrate fixing frame 7, and the effect of improving the moisture resistance reliability can be obtained. can get. Further, by forcibly pressing the substrate 2 against the lower mold portion 23 during resin molding, an effect of preventing resin burrs generated on the substrate fixing frame surface and the substrate electrode portion side can be obtained.

【0016】図9には、第1および第2の実施の形態で
用いた支持フレーム5における1成形品部分のパターン
を示し、(a)はその平面図、(b)は(a)における
A−A矢視断面図である。外枠15と基板固定用枠7
は、基板固定用枠吊りリード6により連結された構造と
なっている。図10には、図9で示した支持フレーム5
を用いてレジン封止した時の第1の実施の形態における
パッケージ形態を示し、(a)はその平面図、(b)は
(a)におけるA−A矢視断面図である。図10(a)
に示すように、レジン封止部の4ケ所に穴形状14を形
成する。穴部底面では、支持フレーム5に形成された貫
通穴8と基板固定用枠吊りリード6と基板固定用枠7の
一部が露出した状態となっている。このように、穴形状
14を形成するために設けた突起部24によって、基板
固定用枠7を介して基板2を下型部23へと押さえ付け
られた状態でレジン封視止が行われるため、リード表面
へのレジンバリの発生をなくすことができ、しかも貫通
穴8が露出しているため接着剤13中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。なお、外枠15は、成形後切断除去されることは
云うまでもない。
FIGS. 9A and 9B show a pattern of one molded part in the support frame 5 used in the first and second embodiments, wherein FIG. 9A is a plan view thereof, and FIG. It is sectional drawing in the -A arrow direction. Outer frame 15 and board fixing frame 7
Are connected by a frame fixing lead 6 for fixing the substrate. FIG. 10 shows the support frame 5 shown in FIG.
FIGS. 3A and 3B show a package form in the first embodiment when resin sealing is performed by using FIGS. 3A and 3B, wherein FIG. 3A is a plan view thereof, and FIG. FIG. 10 (a)
As shown in (1), hole shapes 14 are formed at four places of the resin sealing portion. At the hole bottom surface, a part of the through hole 8 formed in the support frame 5, the substrate fixing frame hanging lead 6, and a part of the substrate fixing frame 7 are exposed. In this manner, the resin sealing is stopped in a state where the substrate 2 is pressed against the lower mold portion 23 via the substrate fixing frame 7 by the projections 24 provided for forming the hole shape 14. In addition, it is possible to eliminate the occurrence of resin burrs on the lead surface, and since the through holes 8 are exposed, moisture in the adhesive 13 can be promptly removed, and the moisture resistance reliability can be improved. It goes without saying that the outer frame 15 is cut and removed after molding.

【0017】図11には、図9で示した支持フレーム5
を用いてレジン封止した時の第2の実施の形態における
パッケージ形態を示し、(a)はその平面図、(b)は
(a)におけるA−A矢視断面図である。図11(a)
に示すように、レジン封止部の4ケ所に切り欠き形状2
9が形成される。穴部底面では、支持フレーム5に形成
された貫通穴8と基板固定用枠吊りリード6と基板固定
用枠7の一部がパッケージ外形まで露出した状態となっ
ている。この第2の実施の形態では、基板2を下型部2
3に押しつけるための面積が増加するため、基板電極側
にレジンバリが発生することを防止する効果を向上させ
ることができる。さらに、レジンバリの発生を防止する
ことにより、成形安定性が向上する効果もある。従っ
て、リード表面へのレジンバリの発生がない状態で、レ
ジン封止を行うことができ、しかも貫通穴8が露出して
いるため接着剤13中の水分を速やかに除去することが
でき、耐湿信頼性を向上させることができる。なお、外
枠15は、成形後切断除去されることは云うまでもな
い。
FIG. 11 shows the support frame 5 shown in FIG.
7A and 7B show a package form in a second embodiment when resin sealing is performed by using FIG. 7A, wherein FIG. 9A is a plan view thereof, and FIG. 9B is a sectional view taken along line AA in FIG. FIG. 11 (a)
As shown in FIG.
9 is formed. At the bottom of the hole, a portion of the through hole 8 formed in the support frame 5, the suspension lead 6 for the frame for fixing the substrate, and a part of the frame 7 for fixing the substrate are exposed to the package outer shape. In the second embodiment, the substrate 2 is
Since the area for pressing against 3 increases, it is possible to improve the effect of preventing the occurrence of resin burrs on the substrate electrode side. Further, by preventing the occurrence of resin burrs, there is also an effect of improving molding stability. Therefore, resin sealing can be performed in a state where no resin burrs are generated on the lead surface, and since the through holes 8 are exposed, moisture in the adhesive 13 can be quickly removed, so that the moisture resistance is improved. Performance can be improved. It goes without saying that the outer frame 15 is cut and removed after molding.

【0018】図12には、図9に示す支持フレームの構
造と異なる構造を有する支持フレーム5における1成形
品部分のパターンを示し、(a)はその平面図、(b)
は(a)におけるA−A矢視断面図である。この支持フ
レームの構造については、基板固定用枠吊りリード6を
12ケ所に増加し、これら12ケ所において基板2を接
着剤13によって支持するように構成した。図13に
は、図12で示した支持フレームを用いてレジン封止し
た時の第3の実施の形態におけるパッケージ形態を示
し、(a)はその平面図、(b)は(a)におけるA−
A矢視断面図である。図13(a)に示すように、基板
固定用枠吊りリード6のある12ケ所に対応した形でレ
ジン封止部に穴形状14を形成する。穴部底面では、支
持フレームの貫通穴8と基板固定用枠吊りリード6と基
板固定用枠7の一部が露出した状態となっている。さら
に、封止レジンにおいて、リード表面へのレジンバリの
発生はない。これにより、穴形状14を形成するために
設けた突起部24が増加して下型部23への基板押しつ
けが強くなり基板電極側でのレジンバリの発生の防止効
果を向上させることができる。さらに、基板固定用枠吊
りリードを増やすことで基板2の外形が大きくなっても
レジンバリの発生を防止する効果があり、しかも貫通穴
8が露出しているため接着剤13中の水分を速やかに除
去することができ、耐湿信頼性を向上させることができ
る。なお、外枠15は成形後切断除去されることは云う
までもない。
FIGS. 12A and 12B show patterns of one molded product portion in the support frame 5 having a structure different from the structure of the support frame shown in FIG. 9, FIG. 12A is a plan view thereof, and FIG.
FIG. 2 is a sectional view taken along the line AA in FIG. The structure of the support frame is configured such that the number of substrate fixing frame suspension leads 6 is increased to 12 and the substrate 2 is supported by the adhesive 13 at these 12 positions. FIGS. 13A and 13B show a package form according to the third embodiment when resin sealing is performed using the support frame shown in FIG. 12, wherein FIG. 13A is a plan view thereof, and FIG. −
It is arrow A sectional drawing. As shown in FIG. 13A, a hole shape 14 is formed in the resin sealing portion in a shape corresponding to the twelve locations where the board fixing frame suspension leads 6 are provided. At the bottom of the hole, a part of the through hole 8 of the support frame, the suspending lead 6 for the board fixing frame, and a part of the board fixing frame 7 are exposed. Further, in the sealing resin, no resin burrs are generated on the lead surface. As a result, the number of protrusions 24 provided for forming the hole shape 14 increases, and the pressing of the substrate against the lower mold portion 23 is increased, so that the effect of preventing the occurrence of resin burrs on the substrate electrode side can be improved. Further, by increasing the number of frame suspension leads for fixing the substrate, there is an effect of preventing the occurrence of resin burrs even when the outer shape of the substrate 2 becomes large. In addition, since the through holes 8 are exposed, moisture in the adhesive 13 can be quickly removed. It can be removed, and the moisture resistance reliability can be improved. It goes without saying that the outer frame 15 is cut and removed after molding.

【0019】図14には、図12で示した支持フレーム
を用いてレジン封止した時の第4の実施の形態における
パッケージ形態を示し、(a)はその平面図、(b)は
(a)におけるA−A矢視断面図である。図13(a)
に示すように、基板固定用枠吊りリード6のある12ケ
所に対応した形でレジン封止部に切り欠き形状29を形
成する。穴部底面では、支持フレームに形成された貫通
穴8と基板固定用枠吊りリード6と基板固定用枠7の一
部がパッケージ外形まで露出した状態となっている。さ
らに、封止レジンのリード表面へのレジンバリの発生は
ない。基板2を下型部23に押しつけるための面積が増
加するため、基板電極側にレジンバリが発生することを
防止する効果が向上する。そして、成形安定性が向上す
る効果もある。さらに、基板の外形が大きくなってもレ
ジンバリの発生を防止する効果もあり、しかも貫通穴8
が露出しているため接着剤13中の水分を速やかに除去
することができ、耐湿信頼性を向上させることができ
る。なお、外枠15は成形後切断除去されることは云う
までもない。
FIGS. 14A and 14B show a package form in the fourth embodiment when resin is sealed using the support frame shown in FIG. 12, wherein FIG. 14A is a plan view thereof, and FIG. 3) is a sectional view taken along the line AA in FIG. FIG. 13 (a)
As shown in (1), a cutout shape 29 is formed in the resin sealing portion in a shape corresponding to the twelve locations where the substrate fixing frame hanging leads 6 are provided. At the bottom of the hole, a portion of the through hole 8 formed in the support frame, the board fixing frame suspension lead 6, and a part of the substrate fixing frame 7 are exposed to the package outer shape. Furthermore, no resin burrs are generated on the lead surface of the sealing resin. Since the area for pressing the substrate 2 against the lower mold portion 23 increases, the effect of preventing the occurrence of resin burrs on the substrate electrode side is improved. And there is also an effect that the molding stability is improved. Further, even when the outer shape of the substrate becomes large, there is an effect of preventing the occurrence of resin burrs.
Is exposed, the moisture in the adhesive 13 can be quickly removed, and the moisture resistance reliability can be improved. It goes without saying that the outer frame 15 is cut and removed after molding.

【0020】以上説明した第3および第4の実施の形態
では、下型部への基板押し付けが強くなり基板電極側並
びに基板固定用枠の接着部表面でのレジンバリの発生の
防止効果を向上させることができると共に基板固定用枠
吊りリードを増やすことで基板の外形が大きくなっても
レジンバリの発生を防止する効果が得られ、しかも貫通
穴8が露出しているため接着剤13中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。図15には、図9および図12に示す支持フレー
ムの構造と異なる構造を有する支持フレーム5における
1成形品部分のパターンを示し、(a)はその平面図、
(b)は(a)におけるA−A矢視断面図である。この
支持フレームの構造については、基板固定用枠7の形態
を31で示す基板固定用リード形状で形成し、これら4
ケ所において基板2を接着剤13によって支持するよう
に構成した。
In the third and fourth embodiments described above, the pressing of the substrate against the lower mold portion is increased, and the effect of preventing the occurrence of resin burrs on the substrate electrode side and the surface of the bonding portion of the substrate fixing frame is improved. By increasing the number of suspension leads for the frame for fixing the substrate, it is possible to obtain the effect of preventing the occurrence of resin burrs even when the outer shape of the substrate becomes large. In addition, since the through holes 8 are exposed, the moisture in the adhesive 13 is reduced. It can be removed promptly, and the moisture resistance reliability can be improved. FIG. 15 shows a pattern of one molded product part in the support frame 5 having a structure different from the structure of the support frame shown in FIGS. 9 and 12, (a) is a plan view thereof,
(B) is a sectional view taken along the line AA in (a). Regarding the structure of the support frame, the form of the substrate fixing frame 7 is formed in the form of a substrate fixing lead indicated by 31.
At two places, the substrate 2 is supported by the adhesive 13.

【0021】図16には、図15で示した支持フレーム
を用いてレジン封止した時の第5の実施の形態における
パッケージ形態を示し、(a)はその平面図、(b)は
(a)におけるA−A矢視断面図である。図16(a)
に示すように、基板固定用リード31のある4ケ所で基
板2のコーナ部を接着剤13で固定し、これに対応した
形でレジン封止部に切り欠き形状29を形成する。穴部
底面では、基板固定用リード31がパッケージ外形まで
露出した状態となっている。このように接着部分の露出
状態を、接着部分の支持フレーム上に貫通穴8を有しな
い場合においては少なくとも接着面積より広い面積と
し、基板固定用枠7または基板固定用枠リード6の幅よ
り大きい形状にすることが有効である。これにより、接
着部分における接着剤13中の水分は、基板固定用リー
ド31の外側を通して速やかに除去でき、耐湿信頼性を
向上させることができる効果が得られる。この支持フレ
ーム形状では、基板固定用リード31がそれぞれ独立し
ているため、リード部の接着部が例え剥離してもパッケ
ージ内部へは剥離が進行しないため耐湿信頼性を向上さ
せることができる効果がある。特に、接着部13がそれ
ぞれ独立しているため、リード31の表面に設けた貫通
穴の有無にかかわらず同様の効果があることは云うまで
もない。また、支持フレーム形状がさらに簡略化できる
ため低コスト化が図れる効果がある。封止レジンは、リ
ード表面へのレジンバリの発生はない。なお、外枠15
は成形後切断除去されることは云うまでもない。
FIGS. 16A and 16B show a package form in the fifth embodiment when resin sealing is performed using the support frame shown in FIG. 15, wherein FIG. 16A is a plan view thereof, and FIG. 3) is a sectional view taken along the line AA in FIG. FIG. 16 (a)
As shown in (1), the corners of the substrate 2 are fixed with the adhesive 13 at four places where the substrate fixing leads 31 are provided, and cutout shapes 29 are formed in the resin sealing portion in a form corresponding to the corners. At the bottom of the hole, the substrate fixing lead 31 is exposed to the package outer shape. In the case where the through-hole 8 is not provided on the supporting frame of the bonding portion, the exposed state of the bonding portion is at least larger than the bonding area, and is larger than the width of the substrate fixing frame 7 or the substrate fixing frame lead 6. It is effective to make the shape. Thereby, the moisture in the adhesive 13 at the bonding portion can be quickly removed through the outside of the substrate fixing lead 31, and the effect of improving the humidity resistance reliability can be obtained. In this support frame shape, since the substrate fixing leads 31 are independent of each other, even if the bonding portion of the lead portion is separated, the separation does not proceed inside the package even if the bonding portion of the lead portion is separated. is there. In particular, since the bonding portions 13 are independent of each other, it goes without saying that the same effect is obtained regardless of the presence or absence of the through-hole provided in the surface of the lead 31. Further, since the shape of the support frame can be further simplified, there is an effect that the cost can be reduced. The sealing resin does not generate resin burrs on the lead surface. The outer frame 15
Needless to say, is cut and removed after molding.

【0022】図17には、図9、図12および図15に
示す支持フレームの構造と異なる構造を有する支持フレ
ーム5における1成形品部分のパターンを示し、(a)
はその平面図、(b)は(a)におけるA−A矢視断面
図である。この支持フレームの構造については、図15
に示す基板固定用リード31の数を増加した形状として
形成し、これら12ケ所において基板2を接着剤13に
よって支持するように構成した。図18には、図17で
示した支持フレームを用いてレジン封止した時の第6の
実施の形態におけるパッケージ形態を示し、(a)はそ
の平面図、(b)は(a)におけるA−A矢視断面図で
ある。図16(a)に示すように、基板固定用リード3
1のある12ヶ所に対応した形でレジン封止部に切り欠
き形状29を形成する。穴部底面では、基板固定用リー
ド31がパッケージ外形まで露出した状態となってい
る。この支持フレーム形状では、基板固定用リード31
がそれぞれ独立しているため、リード部の接着部が例え
剥離してもパッケージ内部へは剥離が進行しないため耐
湿信頼性を向上させることができる効果がある。また、
支持フレーム形状がさらに簡略化できるため低コスト化
が図れる効果がある。さらに、接着部がそれぞれ独立し
ているため、リード31の表面に設けた貫通穴の有無に
かかわらず同様の効果があることは云うまでもない。さ
らに、封止レジンは、リード表面へのレジンバリの発生
はない。
FIG. 17 shows a pattern of one molded part in the support frame 5 having a structure different from the structure of the support frame shown in FIGS. 9, 12 and 15, and FIG.
Is a plan view thereof, and (b) is a sectional view taken along the line AA in (a). The structure of this support frame is described in FIG.
Are formed in a shape in which the number of substrate fixing leads 31 is increased, and the substrate 2 is supported by the adhesive 13 at these twelve locations. FIGS. 18A and 18B show a package form according to the sixth embodiment when resin sealing is performed using the support frame shown in FIGS. 17A and 17B, where FIG. 18A is a plan view and FIG. It is sectional drawing in the -A arrow direction. As shown in FIG.
A cutout shape 29 is formed in the resin sealing portion in a shape corresponding to 12 locations where 1 is located. At the bottom of the hole, the substrate fixing lead 31 is exposed to the package outer shape. In this supporting frame shape, the substrate fixing leads 31 are used.
Are independent of each other, even if the bonding portion of the lead portion is peeled off, the peeling does not proceed inside the package, so that there is an effect that the moisture resistance reliability can be improved. Also,
Since the shape of the support frame can be further simplified, the cost can be reduced. Further, since the bonding portions are independent from each other, it goes without saying that the same effect is obtained regardless of the presence or absence of the through-hole provided on the surface of the lead 31. Further, the sealing resin does not generate resin burrs on the lead surface.

【0023】なお、図9、図12、図15および図17
に示す支持フレームとしては、例えば、Fe−Ni合
金、Cu合金等金属材料を用いても良い。以上説明した
ように、接着部分の露出状態を、接着部分の支持フレー
ム(基板固定用枠7)上に貫通穴8を有する場合におい
ては少なくともその穴径より広い面積の形状とし、接着
部分の支持フレーム上に貫通穴8を有しない場合におい
ては少なくとも接着面積より広い面積とし、基板固定用
枠7または基板固定用枠リード6の幅より大きい形状に
することが有効である。これにより、接着部分における
接着剤13中の水分は、基板固定用枠7上の貫通穴8ま
たは基板固定用枠7または基板固定用枠リード6の外側
を通して速やかに除去でき、耐湿信頼性を向上させるこ
とができる効果が得られる。
FIGS. 9, 12, 15, and 17
For example, a metal material such as an Fe—Ni alloy or a Cu alloy may be used as the support frame shown in FIG. As described above, when the bonding portion is exposed on the supporting frame (substrate fixing frame 7) of the bonding portion, the through-hole 8 is formed in a shape having an area at least larger than the hole diameter. When the through hole 8 is not provided on the frame, it is effective to set the area to be at least larger than the bonding area and to be larger than the width of the substrate fixing frame 7 or the substrate fixing frame lead 6. Thereby, the moisture in the adhesive 13 at the bonding portion can be quickly removed through the through hole 8 on the substrate fixing frame 7 or the outside of the substrate fixing frame 7 or the substrate fixing frame lead 6, thereby improving the moisture resistance reliability. The effect that can be performed is obtained.

【0024】図19には、パッケージクラック及びリー
ド接着界面剥離の発生を不良発生率比としてまとめその
一実施の形態を示す。これは、湿中放置後に赤外線ラン
プ照射による急加熱を行った時の結果である。実験条件
は、湿中放置を85℃/95%RH、168h放置+3
0℃/85%RH、168h放置後に赤外線ランプを用
いて最高温度を240℃とし10秒間保持した後のもの
である。その結果、従来例の各不良発生率比を100と
した時、パッケージクラックにおいては、第1〜第4の
実施の形態で発生率比5と1/20に低減した。また、
第5、第6の実施の形態においては発生率比0となっ
た。これは、先にも述べたように、基板固定用リードが
各々独立し、かつ、パッケージ面へ露出していることに
よる効果である。一方、リード接着界面剥離では、すべ
ての実施例で発生率比は5となり1/20と低減した。
これは、リード部に設けた貫通穴8を設けたこと、切り
欠き形状として露出部を広くしたことによる効果と考え
る。
FIG. 19 shows an embodiment in which the occurrence of package cracks and the separation of the lead bonding interface are summarized as a defect occurrence ratio. This is a result when rapid heating by irradiation with an infrared lamp is performed after standing in the moisture. The experimental conditions were as follows: 85 ° C./95% RH in wet, 168 h + 3
After leaving at 0 ° C./85% RH for 168 hours, the maximum temperature was set to 240 ° C. using an infrared lamp and held for 10 seconds. As a result, assuming that each defect occurrence ratio of the conventional example is 100, the occurrence ratio of package cracks was reduced to 5 and 1/20 in the first to fourth embodiments. Also,
In the fifth and sixth embodiments, the incidence ratio was 0. This is an effect due to the fact that the substrate fixing leads are independent of each other and are exposed to the package surface, as described above. On the other hand, in the peeling of the lead bonding interface, the incidence ratio was 5 in all the examples, and was reduced to 1/20.
This is considered to be the effect of providing the through hole 8 provided in the lead portion and widening the exposed portion as a cutout shape.

【0025】[0025]

【発明の効果】本発明によれば、基板と支持フレームの
接着部のレジンを除くことで耐湿信頼性が向上し、パッ
ケージクラックの発生を防止する効果が得られる。ま
た、本発明によれば、レジン成形時に発生する基板電極
面側のレジンバリを防止でき、生産効率の向上、安定生
産が可能となる。
According to the present invention, by removing the resin at the bonding portion between the substrate and the support frame, the moisture resistance reliability is improved and the effect of preventing the occurrence of package cracks can be obtained. Further, according to the present invention, resin burrs on the substrate electrode surface side which occur during resin molding can be prevented, so that production efficiency can be improved and stable production can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の第1の実施の形態で
あるBGAパッケージ構造を示す斜視図である。
FIG. 1 is a perspective view showing a BGA package structure as a first embodiment of a semiconductor device according to the present invention.

【図2】図1に示すA部の拡大断面図である。FIG. 2 is an enlarged sectional view of a portion A shown in FIG.

【図3】チップ/基板搭載多連フレーム完成までの工程
図である。
FIG. 3 is a process chart until a chip / substrate mounting multiple frame is completed.

【図4】レジン成形するまでの工程図である。FIG. 4 is a process chart until resin molding.

【図5】成形品から完成までの工程図である。FIG. 5 is a process chart from a molded article to completion.

【図6】本発明に係る半導体装置の第2の実施の形態で
あるBGAパッケージ構造を示す斜視図である。
FIG. 6 is a perspective view showing a BGA package structure as a second embodiment of the semiconductor device according to the present invention.

【図7】図6に示すA部の拡大断面図である。FIG. 7 is an enlarged sectional view of a portion A shown in FIG. 6;

【図8】第2の実施の形態を成形するための金型キャビ
ティ部の断面図である。
FIG. 8 is a cross-sectional view of a mold cavity portion for molding the second embodiment.

【図9】第1及び第2の実施の形態で用いた支持フレー
ムの形状を示す平面図およびA−A矢視断面図である。
FIG. 9 is a plan view showing a shape of a support frame used in the first and second embodiments and a cross-sectional view taken along the line AA.

【図10】第1の実施の形態でレジン封止した時のパッ
ケージ構造を示す平面図およびA−A矢視断面図であ
る。
FIGS. 10A and 10B are a plan view and a cross-sectional view taken along the line AA, respectively, showing a package structure when resin sealing is performed in the first embodiment.

【図11】第1の実施の形態でレジン封止した時のパッ
ケージ構造を示す平面図およびA−A矢視断面図であ
る。
11A and 11B are a plan view and a cross-sectional view taken along line AA, respectively, showing a package structure when resin sealing is performed in the first embodiment.

【図12】本発明に係る半導体装置の第3及び第4の実
施の形態で用いた支持フレームの形状を示す平面図およ
びA−A矢視断面図である。
FIG. 12 is a plan view showing a shape of a support frame used in the third and fourth embodiments of the semiconductor device according to the present invention, and a cross-sectional view taken along the line AA.

【図13】本発明に係る半導体装置の第3の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びA−A矢視断面図である。
FIG. 13 is a plan view and a cross-sectional view taken along the line AA of the semiconductor device according to the third embodiment of the present invention, showing a package structure when resin sealing is performed.

【図14】本発明に係る半導体装置の第4の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びA−A矢視断面図である。
FIGS. 14A and 14B are a plan view and a cross-sectional view taken along the line AA of a semiconductor device according to a fourth embodiment of the present invention, showing a package structure when resin sealing is performed.

【図15】本発明に係る半導体装置の第5の実施の形態
で用いた支持フレームの形状を示す平面図およびA−A
矢視断面図である。
FIG. 15 is a plan view showing the shape of a support frame used in a fifth embodiment of the semiconductor device according to the present invention, and FIG.
It is arrow sectional drawing.

【図16】本発明に係る半導体装置の第5の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びA−A矢視断面図である。
FIGS. 16A and 16B are a plan view and a cross-sectional view taken along the line AA of the semiconductor device according to the fifth embodiment of the present invention, showing a package structure when resin sealing is performed.

【図17】本発明に係る半導体装置の第6の実施の形態
で用いた支持フレームの形状を示す平面図およびA−A
矢視断面図である。
FIG. 17 is a plan view showing the shape of a support frame used in a sixth embodiment of the semiconductor device according to the present invention, and FIG.
It is arrow sectional drawing.

【図18】本発明に係る半導体装置の第6の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びA−A矢視断面図である。
FIGS. 18A and 18B are a plan view and a cross-sectional view taken along the line AA of a semiconductor device according to a sixth embodiment of the present invention, showing a package structure when resin sealing is performed.

【図19】本発明に係る半導体装置における不良発生率
比を示す比較図である。
FIG. 19 is a comparison diagram showing a defect rate ratio in the semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…ICチップ、 2…積層回路基板、 3…電極、
4…金属性バンプ、5…支持フレーム、 6…基板固定
用枠吊りリード、 7…基板固定用枠、 8…貫通穴、
9…パッド部、 10…配線パッド部、11…金線、
12…レジン(有機物)、 13…接着剤、 14…穴
形状、 17…チップ/基板搭載多連支持フレーム、
24…突起部、 25…柔軟物、 29…切り欠き形
状、 30…切り欠き部形成突起部、 31…基板固定
用リード
1: IC chip, 2: laminated circuit board, 3: electrode,
4: Metal bumps, 5: Support frame, 6: Suspension lead for fixing frame for board, 7: Frame for fixing board, 8: Through hole,
9: pad part, 10: wiring pad part, 11: gold wire,
12: resin (organic), 13: adhesive, 14: hole shape, 17: multiple support frame for chip / substrate mounting,
24: Projection, 25: Flexible object, 29: Notch shape, 30: Notch-forming projection, 31: Board fixing lead

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/31 (72)発明者 春田 亮 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内 (72)発明者 一谷 昌弘 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内 (72)発明者 山口 利博 東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 23/31 (72) Inventor Ryo Haruta 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo In the semiconductor division of Hitachi, Ltd. 72) Inventor Masahiro Ichitani 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Inside the Semiconductor Division, Hitachi, Ltd. (72) Inventor Toshihiro Yamaguchi 5-2-1, Josuihoncho, Kodaira-shi, Tokyo Hitachi, Ltd. Manufacturing Division

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】表面側にICチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、 前記表面側において前記回路基板を固定支持する支持フ
レームを有し、前記回路基板上の支持フレームの一部を
露出した形で、且つ前記回路基板の裏面側を露出した状
態で前記ICチップを含めて表面側を有機物にて封止し
たことを特徴とする半導体装置。
1. A semiconductor device comprising a circuit board having an IC chip mounted on a front surface side and electrically connected thereto and an electrode portion connected to the outside on a back side, wherein the circuit board is fixed on the front side. It has a supporting frame for supporting, and in a state where a part of the supporting frame on the circuit board is exposed, and a front surface side including the IC chip is sealed with an organic material in a state where the back surface side of the circuit board is exposed. A semiconductor device characterized by the following.
【請求項2】表面側にICチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、 前記表面側において前記回路基板を複数個所において接
着剤によって固定支持する支持フレームを有し、該支持
フレームにおける複数の接着個所が露出した形で、且つ
前記回路基板の側面を覆うように前記ICチップを含め
て表面側を有機物にて封止したことを特徴とする半導体
装置。
2. A semiconductor device comprising a circuit board having an IC chip mounted on the front side and electrically connected thereto, and an electrode portion provided on the back side for connection to the outside, wherein a plurality of the circuit boards are provided on the front side. A support frame fixedly supported by an adhesive at each location, and a plurality of bonding locations on the support frame are exposed, and the surface side including the IC chip is covered with an organic material so as to cover the side surface of the circuit board. A semiconductor device characterized by being sealed.
【請求項3】前記回路基板上の支持フレームの一部を露
出した形として回路基板と支持フレームを固定した部分
の直上の有機物を穴形状あるいは切り欠き形状にしてな
くしたことを特徴とする請求項1または2記載の半導体
装置。
3. The method according to claim 1, wherein a portion of the support frame on the circuit board is exposed so that an organic material immediately above a portion where the circuit board and the support frame are fixed is not formed in a hole shape or a cutout shape. Item 3. The semiconductor device according to item 1 or 2.
【請求項4】前記支持フレームを金属材料で構成したこ
とを特徴とする請求項1または2記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said support frame is made of a metal material.
【請求項5】回路基板を支持フレーム上に接着剤により
複数個所を固定支持させる第1の工程と、前記回路基板
にICチップを搭載して電気的に接続して半導体装置を
得る第2の工程と、前記支持フレームを成形金型を構成
する上型、下型の間に挟持させ、支持フレームにおける
複数の接着個所が露出した形に成形する突起物で前記支
持フレームを押し付け、成形金型により前記回路基板の
側面を覆うように前記ICチップを含めて表面側を有機
物で充填封止する第3の工程とを有することを特徴とす
る半導体装置の製造方法。
5. A first step in which a circuit board is fixedly supported at a plurality of locations on a support frame by an adhesive, and a second step in which an IC chip is mounted on the circuit board and electrically connected to obtain a semiconductor device. Process, the support frame is sandwiched between an upper mold and a lower mold that constitute a molding die, and the support frame is pressed with a projection that is formed into a shape in which a plurality of bonding points on the support frame are exposed, and a molding die is formed. A step of filling and sealing the surface including the IC chip with an organic material so as to cover the side surface of the circuit board.
【請求項6】前記第3の工程において、前記突起物にお
ける少なくとも前記支持フレームと接する表面をプラス
チック製の柔軟物で被覆または装着したことを特徴とす
る請求項5記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein, in the third step, at least a surface of the protrusion which is in contact with the support frame is covered or mounted with a flexible plastic material.
JP32243496A 1996-12-03 1996-12-03 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3420673B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32243496A JP3420673B2 (en) 1996-12-03 1996-12-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32243496A JP3420673B2 (en) 1996-12-03 1996-12-03 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10163369A true JPH10163369A (en) 1998-06-19
JP3420673B2 JP3420673B2 (en) 2003-06-30

Family

ID=18143637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32243496A Expired - Fee Related JP3420673B2 (en) 1996-12-03 1996-12-03 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3420673B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016111044A1 (en) * 2015-01-08 2017-09-07 株式会社村田製作所 Piezoelectric vibration component and manufacturing method thereof
CN110800093A (en) * 2017-07-12 2020-02-14 株式会社自动网络技术研究所 Circuit device, method for manufacturing circuit device, and connector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016111044A1 (en) * 2015-01-08 2017-09-07 株式会社村田製作所 Piezoelectric vibration component and manufacturing method thereof
CN110800093A (en) * 2017-07-12 2020-02-14 株式会社自动网络技术研究所 Circuit device, method for manufacturing circuit device, and connector
CN110800093B (en) * 2017-07-12 2023-08-08 株式会社自动网络技术研究所 Circuit device, method for manufacturing circuit device, and connector

Also Published As

Publication number Publication date
JP3420673B2 (en) 2003-06-30

Similar Documents

Publication Publication Date Title
US6518654B1 (en) Packages for semiconductor die
KR100192760B1 (en) Method for manufacturing bga package using metal carrier frame
JP3170199B2 (en) Semiconductor device, method of manufacturing the same, and substrate frame
JP2972096B2 (en) Resin-sealed semiconductor device
JP2001015679A (en) Semiconductor device and manufacture thereof
JPH07321252A (en) Resin-sealed type semiconductor device
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JP2002110718A (en) Manufacturing method of semiconductor device
KR20180003042U (en) Lead frame device
JPH0883878A (en) Package for semiconductor ic chip, production thereof and lead frame
JP5619381B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3522177B2 (en) Method for manufacturing semiconductor device
JP2000077596A (en) Lead frame, manufacturing method therefor, and resin sealed semiconductor device and manufacturing method therefor
JP2000124240A (en) Lead frame, resin-sealed semiconductor device using the same and its manufacture
JP3420673B2 (en) Semiconductor device and manufacturing method thereof
US20010042912A1 (en) Dual-die integrated circuit package
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JP2001077268A (en) Resin sealed semiconductor device and manufacture thereof
JP2004015015A (en) Semiconductor device and its manufacturing method
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP5026113B2 (en) A method for manufacturing a semiconductor device.
JP3823651B2 (en) Manufacturing method of resin-encapsulated semiconductor device
KR100391124B1 (en) Base of semiconductor package, semiconductor package using the same and method of manufacturing thereof
JP2002164497A (en) Semiconductor device and method for manufacturing the same
JP2002237559A (en) Method of manufacturing semiconductor device, and method of manufacturing hybrid integrated circuit device using the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees