JPH10163240A - Method of forming ball grid array system contact - Google Patents
Method of forming ball grid array system contactInfo
- Publication number
- JPH10163240A JPH10163240A JP32466397A JP32466397A JPH10163240A JP H10163240 A JPH10163240 A JP H10163240A JP 32466397 A JP32466397 A JP 32466397A JP 32466397 A JP32466397 A JP 32466397A JP H10163240 A JPH10163240 A JP H10163240A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- contact
- grid array
- foam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の分野】本発明は、半導体装置に関するものであ
り、一層詳しくは、半導体装置上にボール・グリッド・
アレイ式接点を形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a ball grid on a semiconductor device.
The present invention relates to a method of forming an array contact.
【0002】[0002]
【発明の背景】集積回路の密度は、集積回路に要求され
るより高い性能を満たすために過去数年にわたって大き
くなってきている。同じ高性能要求を満たすためにパッ
ケージ・サイズはますます小さくなりつつあり、その結
果、パッケージのためのピン密度も高くなりつつある。
ピン密度が高くなるということは、I/O接続リード線
のピッチがさらに微細になることである。ボール・グリ
ッド・アレイ(BGA)式パッケージはこの高いピン密
度要件を満たしており、伝統的なカッド・フラット・パ
ッケージ(QFP)以上のBGAの利点により、現在の
QFPパッケージの代わりに使用されつつある。BGA
パッケージは同一平面上の問題が少なく、自動整合能力
を有し、QFPパッケージよりも生産性が高い。BACKGROUND OF THE INVENTION Integrated circuit densities have increased over the past several years to meet the higher performance requirements of integrated circuits. Package sizes are becoming smaller and smaller to meet the same high performance requirements, and consequently the pin densities for packages are becoming higher.
The higher pin density means that the pitch of the I / O connection lead wires becomes finer. Ball grid array (BGA) style packages meet this high pin density requirement and are being used to replace current QFP packages due to the benefits of BGA over traditional quad flat packages (QFP) . BGA
Packages have fewer coplanar problems, have automatic alignment capabilities, and are more productive than QFP packages.
【0003】多くの種類のボール取り付け技術を利用で
きるが、すべて、ボール取り付け過程が複雑であり、基
板に均一にボールを配置することが難しい。ボール取り
付け法の一例は、基板上に直接はんだペーストを給送す
る給送機を使用する。付着させたはんだペーストは体積
が変わり得るので、各はんだボールの金属含有量は異な
り得る。はんだボールの高さを制御することが難しい。
この給送法の生産性は低いが、主な利点はボールの高さ
が低いということである。別の方法としては予め形成し
たボールを取り付けるということがある。これには2つ
の方法があり、1つはプラスチック・パッケージ用であ
り、もう1つはセラミック・パッケージ用である。プラ
スチックBGAパッケージの場合には共晶はんだボール
が用いられ、セラミックBGAパッケージの場合には高
温はんだボールが使用される。[0003] Although many types of ball mounting techniques are available, all require a complicated ball mounting process, and it is difficult to arrange the balls uniformly on the substrate. One example of a ball mounting method uses a feeder that feeds the solder paste directly onto the substrate. Since the volume of the applied solder paste can vary, the metal content of each solder ball can vary. It is difficult to control the height of the solder balls.
Although the productivity of this feeding method is low, the main advantage is that the ball height is low. Another method is to attach a preformed ball. There are two ways to do this, one for plastic packages and the other for ceramic packages. Eutectic solder balls are used for a plastic BGA package, and high-temperature solder balls are used for a ceramic BGA package.
【0004】別の方法では、はんだワイヤ・ボンドが用
いられてBGAボールを形成する。ワイヤ・ボンダは、
基板のリード線パッド上にはんだワイヤを接合するもの
である。はんだワイヤは再流動させられてはんだをボー
ル内に溶融させる。この方法の生産性は低く、はんだボ
ールの高さについての問題を有する。上記方法は、それ
ぞれ、均一なボールの高さあるいはサイズを確保するこ
とができず、ボールを半導体パッケージ上のそれぞれの
所望位置に確実に設置することができない。[0004] In another method, solder wire bonds are used to form BGA balls. Wire bonder is
A solder wire is bonded onto a lead wire pad of a substrate. The solder wire is reflowed to melt the solder into the ball. The productivity of this method is low and has a problem with the height of the solder balls. In each of the above methods, a uniform height or size of the ball cannot be ensured, and the ball cannot be reliably installed at a desired position on the semiconductor package.
【0005】[0005]
【発明の概要】本発明は、ボール・グリッド・アレイ式
半導体装置の接点領域にはんだ接点を形成する方法であ
る。半導体は予熱され、複数のはんだフォームがはんだ
材料シートから半導体基板上の接点領域に直接パンチン
グされる。半導体およびはんだプリフォームはその後加
熱されてはんだを再流動させ、半導体基板上に接点を形
成する。本発明による技術的な進歩ならびにその目的
は、添付図面に関連して考察し、添付の特許請求の範囲
各項に記載された新規な特徴を理解することによって本
発明の好ましい実施例についての以下の説明から明らか
となろう。SUMMARY OF THE INVENTION The present invention is a method for forming solder contacts in a contact area of a ball grid array semiconductor device. The semiconductor is preheated and a plurality of solder foams are punched directly from a sheet of solder material into contact areas on the semiconductor substrate. The semiconductor and solder preform are then heated to reflow the solder and form contacts on the semiconductor substrate. BRIEF DESCRIPTION OF THE DRAWINGS The technical advance and its objects according to the present invention will be discussed below with reference to the accompanying drawings and by understanding the novel features set forth in the appended claims, the following description of preferred embodiments of the present invention. Will be clear from the description.
【0006】[0006]
【好ましい実施例の説明】図1は、基板11とはんだボ
ール接点12の列とを包含する半導体装置10を示して
いる。各はんだボールはその下にある接点ポイント(図
4参照)に取り付けられる。接点ポイントは基板11内
に延びていて半導体チップの要素と接触する通路であっ
てもよいし、あるいは、半導体装置上の他の回路あるい
は接点パッドと相互接続する基板上の導体であってもよ
い。図2はキャリヤ15に装着され、複数のパンチ・ダ
イ19を有するパンチ18の下に位置する半導体基板1
6と、はんだプレートのストリップまたはロール17と
を示す概略図である。半導体基板16をパンチ18の下
に設置した後、パンチ18を起動し、ダイ19で複数の
はんだフォーム20をパンチングする(図3参照)。図
3において、はんだフォーム20は基板16上に整合し
た状態で示してある。DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows a semiconductor device 10 including a substrate 11 and a row of solder ball contacts 12. Each solder ball is attached to an underlying contact point (see FIG. 4). The contact points may be passages extending into the substrate 11 to contact elements of the semiconductor chip, or may be conductors on the substrate that interconnect with other circuits or contact pads on the semiconductor device. . FIG. 2 shows a semiconductor substrate 1 mounted on a carrier 15 and located below a punch 18 having a plurality of punch dies 19.
Figure 6 is a schematic diagram showing 6 and strips or rolls 17 of solder plates. After placing the semiconductor substrate 16 under the punch 18, the punch 18 is started and a plurality of solder forms 20 are punched by the die 19 (see FIG. 3). In FIG. 3, the solder form 20 is shown in a state of being aligned on the substrate 16.
【0007】図4は領域21に位置決めした打ち抜いた
はんだフォーム20を持つ半導体基板16を示してい
る。接点領域21の各々は、半導体チップ上の要素と接
触するように基板16内に延びる通路であってもよい
し、半導体装置上の他の回路あるいは接点パッドと相互
接続する基板上の導体であってもよい。はんだシート1
7をパンチングする前に、はんだ融剤を各接触領域21
上に塗布してもよい。接点領域21間の領域22には融
剤を塗布しない。はんだフォームは立方体あるいは矩形
フォームとして図示してあるが、任意所望の幾何学的形
状であってもよい。図5は、基板16およびはんだフォ
ーム20を加熱してはんだプリフォームを溶融させ、再
流動させた後の基板16およびはんだボール20aを示
している。接触領域21のみがはんだによって濡れてお
り、はんだの表面張力によって溶融はんだフォーム20
が球体20aを形成し、これらの球体がボール・グリッ
ド・アレイ式半導体装置の接点を形成する。FIG. 4 shows a semiconductor substrate 16 having a stamped solder form 20 positioned in a region 21. Each of contact areas 21 may be a passage extending into substrate 16 to contact an element on the semiconductor chip, or a conductor on the substrate interconnecting with another circuit or contact pad on the semiconductor device. You may. Solder sheet 1
Before punching 7, solder flux is applied to each contact area 21.
It may be applied on top. No flux is applied to the area 22 between the contact areas 21. Although the solder foam is shown as a cube or rectangular form, it may have any desired geometric shape. FIG. 5 shows the substrate 16 and the solder balls 20a after the substrate 16 and the solder form 20 are heated to melt the solder preform and reflow. Only the contact area 21 is wet by the solder, and the molten solder foam 20
Form spheres 20a, which form the contacts of a ball grid array semiconductor device.
【0008】はんだプレート17は均一な厚さのもので
あり、たとえば、90/10 Sn/Pbあるいは63
/37 Sn/Pbの組成物である。厚さは使用しよう
としている接点の高さに基づいている。基本的なプロセ
スははんだ組成物に応じてやや変わる。はんだに依存し
て、はんだフォームは再流動中完全に溶融しないことが
ある。共晶はんだまたは融剤を基板上の接点領域を覆っ
て設置してもよい。もしはんだプレートが共晶はんだで
あるならば、融剤層を各接点領域に置き、接点領域の酸
化物を除去する。融剤の粘度は重要である。融剤の粘度
が高い場合には、はんだフォームを再流動中接点領域上
に保持することになる。325−500メッシュ・サイ
ズのはんだ融剤を使用できる。The solder plate 17 is of a uniform thickness, for example, 90/10 Sn / Pb or 63
/ 37 Sn / Pb composition. Thickness is based on the height of the contact being used. The basic process will vary slightly depending on the solder composition. Depending on the solder, the solder foam may not completely melt during reflow. Eutectic solder or flux may be placed over the contact area on the substrate. If the solder plate is a eutectic solder, a flux layer is placed on each contact area to remove any oxide on the contact area. The viscosity of the flux is important. If the flux has a high viscosity, it will hold the solder foam on the contact area during reflow. A 325-500 mesh size solder flux can be used.
【0009】はんだフォームを基板接触領域にパンチン
グした後、基板およびフォームを加熱してはんだを再流
動させる。基板およびはんだフォームは約150℃から
約225℃の範囲で加熱する。再流動時間は約3.5分
から5.5分までの間である。図6は基板上に取り付け
た1つのはんだボールの側面図であり、図7は高温はん
だフォームの側面図である。図6において、再流動した
はんだボール31が示してあり、これは低温はんだから
作られている。再流動して形成されたはんだボール31
は基板30に取り付けてある。はんだボールの基部まわ
りにははんだ隅肉32がある。図7において、高温のパ
ンチングされたフォームが接点として用いられる。再流
動中、低共晶はんだが溶融してはんだフォームを接点領
域にはんだ付けする。加熱・再流動過程はN2環境で行
ってもよい。図7は高温はんだフォーム36を取り付け
た基板35を示している。低温はんだ37がはんだフォ
ーム36を基板35に取り付けている。After punching the solder foam into the substrate contact area, the substrate and the foam are heated to reflow the solder. The substrate and solder foam are heated in a range from about 150 ° C to about 225 ° C. The reflow time is between about 3.5 minutes and 5.5 minutes. FIG. 6 is a side view of one solder ball mounted on a substrate, and FIG. 7 is a side view of a high-temperature solder foam. In FIG. 6, reflowed solder balls 31 are shown, which are made from low temperature solder. Solder ball 31 formed by reflow
Is attached to the substrate 30. There is a solder fillet 32 around the base of the solder ball. In FIG. 7, hot punched foam is used as a contact. During reflow, the low eutectic solder melts and solders the solder foam to the contact area. The heating / reflow process may be performed in an N2 environment. FIG. 7 shows a substrate 35 on which a high-temperature solder foam 36 is attached. Low temperature solder 37 attaches solder form 36 to substrate 35.
【0010】はんだボールを形成したときの過程が図8
に示してある。基板は、たとえば、清掃によって準備
(45)され、はんだ融剤を接点流域に塗布し、この上
にはんだボールを形成し、取り付けてもよい。基板を加
熱(46)してはんだ融剤を溶融させる。プリフォーム
は、N2環境内で、はんだシート、たとえば、63/3
7SnPbはんだのシートから基板上の接点領域に直接
パンチングする。はんだは再流動し、はんだボールを形
成する(48)。本方法の第2実施例が図9に示してあ
る。基板を準備し(50)、はんだ融剤あるいははんだ
ペーストを基板上の接点領域に塗布する(51)。プリ
フォームをはんだシート、たとえば、90/10SnP
bまたは63/37Sn/Pbはんだ組成物のはんだシ
ートから基板上へ直接パンチングする。基板と次に加熱
してはんだを再流動させ(53)、はんだ接点を形成す
る。次に基板を清掃する(54)。FIG. 8 shows a process when a solder ball is formed.
It is shown in The substrate may be prepared (45), for example, by cleaning, applying a solder flux to the contact basin, forming and mounting solder balls thereon. The substrate is heated (46) to melt the solder flux. The preform is soldered in an N2 environment, for example, 63/3
Punching directly from a sheet of 7SnPb solder to the contact area on the substrate. The solder reflows to form solder balls (48). A second embodiment of the method is shown in FIG. A substrate is prepared (50) and a solder flux or solder paste is applied to contact areas on the substrate (51). The preform is connected to a solder sheet, for example, 90/10 SnP
b or punch directly from a solder sheet of the 63 / 37Sn / Pb solder composition onto the substrate. The substrate and then heated to reflow the solder (53) to form the solder contacts. Next, the substrate is cleaned (54).
【0011】以上の記載に関連して、以下の各項を開示
する。 1.ボール・グリッド・アレイ式半導体装置の接点領域
にはんだ接点を形成する方法であって、半導体基板を予
熱する段階と、はんだ材料のシートから半導体基板の接
点領域に直接複数のはんだフォームをパンチングする段
階と、熱の付与によってはんだフォームを再流動させて
半導体基板上にはんだ接点を形成する段階とを包含する
ことを特徴とする方法。 2.上記項1記載の方法において、はんだの再流動をH
2雰囲気内で行うことを特徴とする方法。 3.上記項1記載の方法において、はんだ融剤を接点領
域に塗布してからはんだフォームを基板にパンチングす
ることを特徴とする方法。 4.上記項1記載の方法において、基板を150℃から
225℃の範囲の温度に予熱することを特徴とする方
法。 5.上記項1記載の方法において、はんだシートが63
/37 Sn/Pb、90/10 Sn/Pbはんだ組
成物から選んだはんだであることを特徴とする方法。 6.上記項1記載の方法において、基板およびはんだフ
ォームに対して3.5分から5.5分の時間にわたって
再流動を行うことを特徴とする方法。 7.ボール・グリッド・アレイ式半導体装置の接点領域
にはんだ接点を形成する方法であって、半導体装置基板
の接点領域にはんだ融剤を塗布する段階と、はんだ材料
シートから半導体基板の接点領域に直接に複数のはんだ
フォームをパンチングする段階と、熱を付与することに
よってはんだフォームおよびはんだ融剤を再流動させて
半導体基板上にはんだ接点を形成する段階とを包含する
ことを特徴とする方法。 8.上記項7記載の方法において、基板を150℃から
225℃の範囲の温度に予熱することを特徴とする方
法。 9.上記項7記載の方法において、はんだシートが63
/37 Sn/Pb、90/10 Sn/Pbはんだ組
成物から選んだはんだであることを特徴とする方法。 10.上記項7記載の方法において、基板およびはんだ
フォームに対して3.5分から5.5分の時間にわたっ
て再流動を行うことを特徴とする方法。 11.本発明の方法はボール・グリッド・アレイ式半導
体装置(30)の接点領域(32)にはんだ接点(3
1)を形成する。半導体(30)は予熱し、複数のはん
だフォームをはんだ材料シートから半導体基板上の接点
領域(32)に直接パンチングする。基板およびはんだ
フォームを加熱してはんだプリフォームを再流動させ、
半導体基板上にはんだ接点(32)を形成する。The following items are disclosed in connection with the above description. 1. A method of forming solder contacts in a contact area of a ball grid array type semiconductor device, comprising: preheating a semiconductor substrate; and punching a plurality of solder forms directly from a sheet of solder material into a contact area of the semiconductor substrate. And reflowing the solder foam by applying heat to form solder contacts on the semiconductor substrate. 2. Item 1. The method according to Item 1, wherein the reflow of the solder is H
2. A method characterized in that the method is performed in an atmosphere. 3. 2. The method according to claim 1, wherein a solder flux is applied to the contact area, and then the solder foam is punched on the substrate. 4. The method of claim 1 wherein the substrate is preheated to a temperature in the range of 150 ° C to 225 ° C. 5. Item 1. The method according to Item 1, wherein the solder sheet is 63
/ 37 Sn / Pb, 90/10 A method characterized by being a solder selected from a Sn / Pb solder composition. 6. Item 2. The method according to Item 1, wherein the substrate and the solder foam are reflowed for a period of 3.5 to 5.5 minutes. 7. A method of forming a solder contact on a contact area of a ball grid array type semiconductor device, comprising: applying a solder flux to a contact area of a semiconductor device substrate; A method comprising punching a plurality of solder forms; and reflowing the solder forms and solder flux by applying heat to form solder contacts on the semiconductor substrate. 8. Item 8. The method according to Item 7, wherein the substrate is preheated to a temperature in a range from 150 ° C to 225 ° C. 9. Item 7. The method according to Item 7, wherein the solder sheet is 63
/ 37 Sn / Pb, 90/10 A method characterized by being a solder selected from a Sn / Pb solder composition. 10. Item 8. The method according to Item 7, wherein the substrate and the solder foam are reflowed for a period of 3.5 to 5.5 minutes. 11. The method of the present invention provides a solder contact (3) at a contact area (32) of a ball grid array semiconductor device (30).
Form 1). The semiconductor (30) is preheated and a plurality of solder foams are punched directly from a sheet of solder material into contact areas (32) on the semiconductor substrate. Heat the board and solder foam to reflow the solder preform,
A solder contact (32) is formed on a semiconductor substrate.
【図1】この図は、ボール・グリッド・アレイ式接点を
備えた半導体装置を示している。FIG. 1 shows a semiconductor device having a ball grid array type contact.
【図2】この図は、基板上にはんだプリフォームを置く
パンチの下にある半導体装置を示している。FIG. 2 shows the semiconductor device under a punch for placing a solder preform on a substrate.
【図3】この図は、はんだプリフォームを備えた基板を
示している。FIG. 3 shows a substrate with a solder preform.
【図4】この図は、はんだフォームを備えた基板の斜視
図である。FIG. 4 is a perspective view of a substrate provided with a solder foam.
【図5】この図は、はんだ再流動後の基板およびはんだ
ボールを示している。FIG. 5 shows the substrate and solder balls after solder reflow.
【図6】この図は、基板に取り付けたはんだボールを示
している。FIG. 6 shows a solder ball attached to a substrate.
【図7】この図は、基板に取り付けたはんだフォームを
示している。FIG. 7 shows a solder foam attached to a substrate.
【図8】この図は、はんだ接点を形成し、取り付けるプ
ロセスの一実施例の流れ図である。FIG. 8 is a flow diagram of one embodiment of a process for forming and attaching solder contacts.
【図9】この図は、基板上にはんだボールを作り、設置
するプロセスの第2実施例の流れ図である。FIG. 9 is a flow chart of a second embodiment of a process for making and installing solder balls on a substrate.
10 半導体装置 11 基板 12 はんだボール接点 15 キャリヤ 16 半導体基板 17 はんだプレート 18 パンチ 19 パンチ・ダイ 20 はんだフォーム 20a 球体 21 接点領域 22 接点領域間領域 DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Substrate 12 Solder ball contact 15 Carrier 16 Semiconductor substrate 17 Solder plate 18 Punch 19 Punch die 20 Solder foam 20a Spherical body 21 Contact area 22 Area between contact areas
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョイス スー 台湾 234 ヤング ホー レーン 32 アリー1−4エフ ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Joyce Sue Taiwan 234 Young Ho Lane 32 Ali 1-4F
Claims (1)
の接点領域にはんだ接点を形成する方法であって、半導
体基板を予熱する段階と、はんだ材料のシートから半導
体基板の接点領域に直接複数のはんだフォームをパンチ
ングする段階と、熱の付与によってはんだフォームを再
流動させて半導体基板上にはんだ接点を形成する段階と
を包含することを特徴とする方法。1. A method of forming solder contacts in a contact area of a ball grid array type semiconductor device, comprising: preheating a semiconductor substrate; and forming a plurality of solders directly from a sheet of solder material to the contact area of the semiconductor substrate. A method comprising punching a foam and reflowing the solder foam by applying heat to form solder contacts on a semiconductor substrate.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3231296P | 1996-11-27 | 1996-11-27 | |
US60/032312 | 1996-11-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163240A true JPH10163240A (en) | 1998-06-19 |
Family
ID=21864260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32466397A Pending JPH10163240A (en) | 1996-11-27 | 1997-11-26 | Method of forming ball grid array system contact |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH10163240A (en) |
SG (1) | SG55420A1 (en) |
TW (1) | TW382766B (en) |
-
1997
- 1997-11-21 SG SG1997004119A patent/SG55420A1/en unknown
- 1997-11-26 JP JP32466397A patent/JPH10163240A/en active Pending
-
1998
- 1998-03-05 TW TW86118007A patent/TW382766B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
SG55420A1 (en) | 1998-12-21 |
TW382766B (en) | 2000-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5255839A (en) | Method for solder application and reflow | |
US5024372A (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
US5820014A (en) | Solder preforms | |
US6583517B1 (en) | Method and structure for joining two substrates with a low melt solder joint | |
EP0473929B1 (en) | Method of forming a thin film electronic device | |
JP3080607B2 (en) | Method of controlling solder bump shape and standoff height | |
EP0403631B1 (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
US5567648A (en) | Process for providing interconnect bumps on a bonding pad by application of a sheet of conductive discs | |
US6249963B1 (en) | System and method for coupling conductive pellets to a component of an integrated circuit | |
US6012626A (en) | Method of forming ball grid array contacts | |
US6798667B2 (en) | Solder ball collapse control apparatus and method thereof | |
JPH10163240A (en) | Method of forming ball grid array system contact | |
JP3990784B2 (en) | Solder contact ball forming method | |
EP0949668B1 (en) | Method for forming bump and semiconductor device | |
JPH10163374A (en) | Manufacture of ball grid array contacting body | |
JPH08316619A (en) | Printed wiring board and its manufacture | |
JPH10163373A (en) | Formation of solder contact ball | |
KR100499336B1 (en) | Flip-chip package device and method of manufacturing the same | |
JPH05283587A (en) | Soldering method of multiple-lead element | |
JPH03101191A (en) | Method of filling via-hole | |
KR19980042764A (en) | How to Form Ball Grid Array Contacts | |
JPH11274356A (en) | Surface mounting type electronic component and its mounting method | |
KR19980042762A (en) | How to Form Ball Grid Array Contacts | |
JPH05347473A (en) | Wiring substrate | |
JP3479005B2 (en) | Die bonder |