JPH10161549A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPH10161549A
JPH10161549A JP8325622A JP32562296A JPH10161549A JP H10161549 A JPH10161549 A JP H10161549A JP 8325622 A JP8325622 A JP 8325622A JP 32562296 A JP32562296 A JP 32562296A JP H10161549 A JPH10161549 A JP H10161549A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
cover glass
discharge
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8325622A
Other languages
Japanese (ja)
Inventor
Atsushi Seki
敦司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8325622A priority Critical patent/JPH10161549A/en
Publication of JPH10161549A publication Critical patent/JPH10161549A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of the discontinuity caused by the resistance abnormality of the electrodes that are reacted to diffusion and the occurrence of the abnormal electric discharge caused by the damage to a cover glass by employing the crystalline glass as the cover glass layer which covers the joint sections of electric discharge and terminal electrodes in the region between a partition and a frit seal. SOLUTION: A terminal electrode 14 is formed as an external leader line electrode to connect electric discharge electrodes (an anode electrode and a cathode electrode) 9 to an external driving circuit. The electrode 14 is directly connected to the electrodes 9 in a plasma cell. A partition 10, which is formed on the electrodes 9, should be formed slightly separated from a frit seal 11 and a cover glass 17 is formed in this region to cover these electrodes. Note that a crystalline glass is used as the glass 17. A stringent control for the calcination temperature is required for the crystalline glass. However, the flowability is small and diffusion reaction with the electrodes 9 and 14 is hard to be generated. Thus, the occurrence of abnormal resistive values at electrode joint sections and discontinuity are prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プラズマを利用し
て電気光学材料層を駆動し画像表示を行う画像表示装置
(いわゆるプラズマアドレス表示装置)に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device (so-called plasma address display device) for displaying an image by driving an electro-optical material layer using plasma.

【0002】[0002]

【従来の技術】例えば液晶方式のディスプレイを高解像
度化及び高コントラスト化するための手法としては、各
表示画素毎にトランジスタ等の能動素子を設け、これを
駆動する方法、いわゆるアクティブマトリクスアドレス
方式がある。
2. Description of the Related Art For example, as a method for increasing the resolution and contrast of a liquid crystal display, a method of providing an active element such as a transistor for each display pixel and driving the same, that is, a so-called active matrix address method is known. is there.

【0003】しかしながら、この場合、薄膜トランジス
タの如き半導体素子を多数設ける必要があることから、
特にディスプレイを大面積化したときに歩留まりの問題
が懸念され、どうしてもコスト高になるという問題が生
じる。
However, in this case, since it is necessary to provide a large number of semiconductor elements such as thin film transistors,
In particular, when the area of the display is increased, there is a concern about the yield problem, and there is a problem that the cost is inevitably increased.

【0004】そこで、この問題を解決する手段として、
能動素子としてMOSトランジスタや薄膜トランジスタ
等の半導体素子ではなく放電プラズマを利用する方法が
提案されている。
Therefore, as a means for solving this problem,
A method has been proposed in which discharge plasma is used as an active element instead of a semiconductor element such as a MOS transistor or a thin film transistor.

【0005】この放電プラズマを利用して液晶を駆動す
る画像表示装置(以下、プラズマアドレス表示装置と称
する。)は、電気光学材料層である液晶層と、プラズマ
の放電がなされるプラズマセルとが、ガラス等からなる
誘電体薄板を介して隣接配置されてなるものである。
[0005] An image display device (hereinafter, referred to as a plasma address display device) that drives a liquid crystal using the discharge plasma includes a liquid crystal layer that is an electro-optic material layer and a plasma cell that discharges the plasma. , Adjacent to each other via a dielectric thin plate made of glass or the like.

【0006】上記プラズマアドレス表示装置において
は、プラズマセルが隔壁によりライン状のプラズマ室に
分割されており、プラズマ放電が行われるプラズマ室を
順次切り替え走査するとともに、液晶層を挟んで対向す
る透明電極にこれと同期して信号電圧を印加することに
より、液晶層が駆動される。
In the above-mentioned plasma addressed display device, the plasma cell is divided into a line-shaped plasma chamber by a partition, and the plasma chamber in which the plasma discharge is performed is sequentially switched and scanned, and the transparent electrode facing the liquid crystal layer is interposed. The liquid crystal layer is driven by applying a signal voltage in synchronization with this.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述のプラ
ズマアドレス表示装置において、放電電極は、導電ペー
ストを、電極ラインが等間隔に複数並列するように印
刷、焼成することで形成される。一方、プラズマ室を仕
切る隔壁は、この放電電極上に重ねて、絶縁ペーストを
印刷、焼成することで形成される。
By the way, in the above-mentioned plasma addressed display device, the discharge electrode is formed by printing and firing a conductive paste so that a plurality of electrode lines are arranged in parallel at equal intervals. On the other hand, the partition partitioning the plasma chamber is formed by printing and firing an insulating paste on the discharge electrode.

【0008】但し、真空引きや放電ガスの導入を各プラ
ズマ室で1度に行えるようにするために、上記隔壁は、
フリットシールとの間で僅かなスペースが空くように形
成され、このスペースを介して各プラズマ室間でガスが
流出入できるようになされている。
[0008] However, in order to perform the evacuation and the introduction of the discharge gas in each plasma chamber at once,
A small space is formed between the plasma chamber and the frit seal so that gas can flow between the plasma chambers through this space.

【0009】ここで、この隔壁とフリットシールの間の
領域にある放電電極は、通常、カバーガラス層で覆われ
る。この主な目的は、この領域にある放電電極によって
異常放電が起こるのを防止することである。
Here, the discharge electrode in the region between the partition and the frit seal is usually covered with a cover glass layer. The main purpose is to prevent abnormal discharge from occurring due to the discharge electrodes in this area.

【0010】このカバーガラス層に覆われる領域は、通
常、放電電極と、当該放電電極を外部回路と接続する電
極接合部に当たり、カバーガラス層は、この電極接合部
に積層された形になる。
The area covered by the cover glass layer usually corresponds to a discharge electrode and an electrode joint for connecting the discharge electrode to an external circuit, and the cover glass layer is laminated on the electrode joint.

【0011】このようなカバーガラス層の材質として
は、焼成によって流動し易く、気密的な被覆をし易いこ
とから非晶質ガラスが用いられる。
As a material of such a cover glass layer, an amorphous glass is used because it is easy to flow by baking and is easily airtightly coated.

【0012】しかしながら、カバーガラスとして非晶質
ガラスを用いると、次のような不都合が生じる。
However, when amorphous glass is used as the cover glass, the following disadvantages occur.

【0013】すなわち、非晶質ガラスは流動し易いこと
から、端子電極や放電電極と相互拡散を起こし、これら
電極材料に含まれるガラス分と溶融混合して酸化還元反
応を生じる。このような酸化還元反応が生じると、カバ
ーガラスと端子電極との界面、あるいはカバーガラスと
放電電極との界面において発泡が起こり、カバーガラス
が破損して、前述の異常放電を防止する働きが損なわれ
る。
That is, since the amorphous glass easily flows, it interdiffuses with the terminal electrode and the discharge electrode, and melts and mixes with the glass contained in these electrode materials to cause an oxidation-reduction reaction. When such an oxidation-reduction reaction occurs, foaming occurs at the interface between the cover glass and the terminal electrode, or at the interface between the cover glass and the discharge electrode, and the cover glass is damaged, thereby impairing the function of preventing the above-described abnormal discharge. It is.

【0014】また、非晶質ガラスが端子電極と放電電極
との接合部に拡散すると、端子電極材料と放電電極材料
との反応を促し、接合部の焼結不良を起こす場合があ
る。焼結不良は抵抗値異常となり、放電中に電極の接合
部が発熱して断線する不具合が生じる場合がある。
Further, when the amorphous glass diffuses into the joint between the terminal electrode and the discharge electrode, the reaction between the terminal electrode material and the discharge electrode material is promoted, which may cause poor sintering of the joint. Poor sintering results in an abnormal resistance value, which may cause a problem in that the joints of the electrodes generate heat during electric discharge and are disconnected.

【0015】そこで、本発明はこのような従来の実情に
鑑みて提案されたものであり、カバーガラス層と電極の
拡散反応を軽減し、プラズマアドレス表示装置の信頼性
を向上することを目的とする。
Accordingly, the present invention has been proposed in view of such a conventional situation, and has as its object to reduce the diffusion reaction between a cover glass layer and an electrode and improve the reliability of a plasma addressed display device. I do.

【0016】[0016]

【課題を解決するための手段】本発明は、上述の目的を
達成するために、一主面上に互いに略平行な複数の放電
電極が形成された第1の基板上に、所定の間隙をもって
誘電体薄板が配置され、周囲をシール部で封止すること
でプラズマセルが形成されるとともに、上記誘電体薄板
上に対向面に上記放電電極と略直交する電極が形成され
た第2の基板が電気光学材料層を介して重ね合わされて
なる画像表示装置において、上記放電電極上に、プラズ
マセルを仕切る隔壁が上記シール部から離間して形成さ
れ、少なくともこの隔壁とシール部の間の領域におい
て、上記各電極を覆ってカバーガラス層が形成されると
ともに、上記カバーガラス層が、結晶性ガラスよりなる
ことを特徴とするものである。
According to the present invention, in order to achieve the above-mentioned object, a predetermined gap is formed on a first substrate having a plurality of substantially parallel discharge electrodes formed on one main surface. A second substrate in which a thin dielectric plate is disposed, a periphery thereof is sealed with a seal portion to form a plasma cell, and an electrode substantially orthogonal to the discharge electrode is formed on an opposite surface on the thin dielectric plate. In the image display device is superimposed via an electro-optic material layer, on the discharge electrode, a partition partitioning the plasma cell is formed apart from the seal portion, at least in the region between the partition and the seal portion A cover glass layer is formed to cover each of the electrodes, and the cover glass layer is made of crystalline glass.

【0017】このように、カバーガラス層として非晶質
のガラスではなく結晶性ガラスを用いると、結晶性ガラ
スは流動性が小さいことから、電極との拡散反応を生じ
難く、カバーガラスの破損に起因する異常放電の発生や
電極の抵抗値異常による断線が防止される。
As described above, when crystalline glass is used for the cover glass layer instead of amorphous glass, the crystalline glass has low fluidity, so that a diffusion reaction with the electrode hardly occurs, and the cover glass is damaged. The occurrence of abnormal discharge and disconnection due to abnormal resistance of the electrodes are prevented.

【0018】[0018]

【発明の実施の形態】以下、本発明の具体的な実施の形
態について、図面を参照しながら詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.

【0019】本例のプラズマアドレス表示装置は、図1
及び図2に示すように、電気光学表示セル1と、プラズ
マセル2と、それら両者の間に介在する誘電シート3と
を積層した、いわゆるフラットパネル構造を有する。
FIG. 1 shows a plasma addressed display device of this embodiment.
And as shown in FIG. 2, it has a so-called flat panel structure in which an electro-optical display cell 1, a plasma cell 2, and a dielectric sheet 3 interposed therebetween are laminated.

【0020】誘電シート3には、薄板ガラス等が使用さ
れ、それ自身、キャパシタとして機能する。したがっ
て、電気光学表示セル1とプラズマセル2との電気的結
合を十分に確保し、且つ電荷の二次元的な広がりを抑制
するために、この誘電シート3は、なるべく薄い方がよ
い。具体的には、例えば50μm程度の厚さの薄板ガラ
スが使用される。
The dielectric sheet 3 is made of thin glass or the like and functions as a capacitor by itself. Therefore, in order to sufficiently secure the electrical coupling between the electro-optical display cell 1 and the plasma cell 2 and to suppress the two-dimensional spread of electric charges, it is preferable that the dielectric sheet 3 is as thin as possible. Specifically, for example, a thin glass plate having a thickness of about 50 μm is used.

【0021】上記電気光学表示セル1は、上記誘電シー
ト3の上にスペーサ6によって所定の間隙を保持した状
態でガラス基板(上側基板)4を接合することにより形
成される。
The electro-optical display cell 1 is formed by bonding a glass substrate (upper substrate) 4 on the dielectric sheet 3 with a predetermined gap maintained by a spacer 6.

【0022】そして、この誘電シート3と上側基板4の
間の間隙には、電気光学材料としての液晶材料が充填さ
れ、液晶層7が形成される。なお、電気光学材料として
は、液晶以外のものを使用することもできる。
A gap between the dielectric sheet 3 and the upper substrate 4 is filled with a liquid crystal material as an electro-optical material, and a liquid crystal layer 7 is formed. In addition, as the electro-optic material, a material other than the liquid crystal can be used.

【0023】ここで、上側基板4と誘電シート3の間の
間隙の寸法は、例えば4〜10μmとされ、表示面全面
に亘ってほぼ均一に保たれている。
Here, the dimension of the gap between the upper substrate 4 and the dielectric sheet 3 is, for example, 4 to 10 μm, and is kept substantially uniform over the entire display surface.

【0024】また、上記上側基板4の誘電シート3との
対向面には、透明導電材料からなり、例えば行方向に延
びる複数本のデータ電極5が所定の間隔を保持して列方
向に並列に配列されている。
On the surface of the upper substrate 4 facing the dielectric sheet 3, a plurality of data electrodes 5 made of a transparent conductive material and extending in the row direction, for example, are arranged in parallel in the column direction while maintaining a predetermined interval. Are arranged.

【0025】一方、プラズマセル2は、上記誘電シート
3と、この下方に配されるガラス基板(下側基板)8と
で構成されている。
On the other hand, the plasma cell 2 is composed of the dielectric sheet 3 and a glass substrate (lower substrate) 8 disposed below the dielectric sheet 3.

【0026】下側基板8の誘電シート3との対向面に
は、上記データ電極5と直交する方向、すなわち列方向
に延びる複数のアノード電極9A及びカソード電極9K
が、交互に所定の間隔を保持して並列に配列されてお
り、放電電極群を構成している。
On a surface of the lower substrate 8 facing the dielectric sheet 3, a plurality of anode electrodes 9A and cathode electrodes 9K extending in a direction orthogonal to the data electrodes 5, that is, in a column direction.
Are alternately arranged in parallel while maintaining a predetermined interval, and constitute a discharge electrode group.

【0027】また、各アノード電極9A、カソード電極
9Kの上面中央部には、電極に沿って延在するように、
所定幅の隔壁10が形成されている。そして、各隔壁1
0の頂部は、誘電シート3の下面に当接され、下側基板
8と誘電シート3間の間隙がほぼ一定に保たれている。
The center of the upper surface of each of the anode electrode 9A and the cathode electrode 9K is extended along the electrodes.
A partition 10 having a predetermined width is formed. And each partition 1
The top of 0 is in contact with the lower surface of the dielectric sheet 3, and the gap between the lower substrate 8 and the dielectric sheet 3 is kept substantially constant.

【0028】さらに、上記誘電シート3は、外周縁部に
おいて、低融点ガラス等を使用したフリットシール11
により、上記下側基板8に対して気密的に接合されてお
り、プラズマセル2が密閉空間として構成されている。
この密閉空間には、例えばヘリウム、ネオン、アルゴ
ン、あるいはこれらの混合気体等、イオン化可能なガス
が封入されている。
Further, the dielectric sheet 3 has a frit seal 11 using a low melting point glass or the like at the outer peripheral edge.
Accordingly, the plasma cell 2 is hermetically bonded to the lower substrate 8, and the plasma cell 2 is configured as a closed space.
An ionizable gas such as helium, neon, argon, or a mixture thereof is sealed in the closed space.

【0029】上述のプラズマアドレス表示装置において
は、下側基板8と誘電シート3の間隙に、各隔壁10で
分離された複数の放電チャンネル(空間)12が行方向
に並列に形成される。この放電チャンネル12は、デー
タ電極5と直交するものである。
In the above-described plasma addressed display device, a plurality of discharge channels (spaces) 12 separated by each partition 10 are formed in parallel in the row direction in the gap between the lower substrate 8 and the dielectric sheet 3. This discharge channel 12 is orthogonal to the data electrode 5.

【0030】したがって、各データ電極5は列駆動単位
となるとともに、各放電チャンネル12は行駆動単位と
なり、図3に示すように、両者の交差部がそれぞれ画素
13に対応している。
Accordingly, each data electrode 5 is a unit of column drive, and each discharge channel 12 is a unit of row drive. As shown in FIG.

【0031】以上の構成のプラズマアドレス表示装置に
おいて、所定の放電チャンネル12に対応するアノード
電極9Aとカソード電極9Kの間に駆動電圧が印加され
ると、この放電チャンネル12内において封入されたガ
スがイオン化されてプラズマ放電が起こり、アノード電
位に維持される。
When a driving voltage is applied between the anode electrode 9A and the cathode electrode 9K corresponding to a predetermined discharge channel 12 in the plasma address display device having the above configuration, the gas sealed in the discharge channel 12 is discharged. When ionized, plasma discharge occurs and is maintained at the anode potential.

【0032】この状態でデータ電極5にデータ電圧が印
加されると、上記プラズマ放電が発生した放電チャンネ
ル12に対応して、列方向に並ぶ複数の画素13に対応
した液晶層7にデータ電圧が書き込まれる。
When a data voltage is applied to the data electrode 5 in this state, the data voltage is applied to the liquid crystal layer 7 corresponding to the plurality of pixels 13 arranged in the column direction corresponding to the discharge channel 12 in which the plasma discharge has occurred. Written.

【0033】プラズマ放電が終了すると、放電チャンネ
ル12は浮遊電位となり、各画素13に対応した液晶層
7に書き込まれたデータ電圧は、次の書き込み期間(例
えば1フィールド後あるいは1フレーム後)まで保持さ
れる。この場合、放電チャンネル12はサンプリングス
イッチとして機能し、各画素13の液晶層7はサンプリ
ングキャパシタとして機能する。
When the plasma discharge ends, the discharge channel 12 becomes a floating potential, and the data voltage written in the liquid crystal layer 7 corresponding to each pixel 13 is held until the next writing period (for example, after one field or one frame). Is done. In this case, the discharge channel 12 functions as a sampling switch, and the liquid crystal layer 7 of each pixel 13 functions as a sampling capacitor.

【0034】上記液晶層7に書き込まれたデータ電圧に
よって液晶が動作し、画素単位で表示が行われる。した
がって、プラズマ放電を発生させる放電チャンネル12
を順次走査するとともに、各データ電極5にこれに同期
してデータ電圧を印加することで、アクティブマトリク
スアドレッシング方式と同様に液晶層7が駆動され、二
次元画像の表示を行うことができる。
The liquid crystal operates by the data voltage written in the liquid crystal layer 7, and display is performed in pixel units. Therefore, the discharge channel 12 for generating the plasma discharge
Are sequentially scanned, and a data voltage is applied to each data electrode 5 in synchronization with the scanning, whereby the liquid crystal layer 7 is driven in the same manner as in the active matrix addressing method, and a two-dimensional image can be displayed.

【0035】以上がプラズマアドレス表示装置の基本的
な構成であるが、このプラズマアドレス表示装置におい
ては、放電電極9(アノード電極9A、カソード電極9
K)を外部駆動回路と接続するために、図4に示すよう
に、端子電極14を外部引き出し電極として形成されて
いる。
The basic configuration of the plasma addressed display device has been described above. In this plasma addressed display device, the discharge address 9 (anode electrode 9A, cathode electrode 9
In order to connect K) to an external drive circuit, the terminal electrode 14 is formed as an external lead electrode as shown in FIG.

【0036】この端子電極14は、放電電極9とプラズ
マセル内で直接接続されている。この端子電極14と放
電電極9の接続部を拡大して示すのが、図5である。
The terminal electrode 14 is directly connected to the discharge electrode 9 in the plasma cell. FIG. 5 shows an enlarged view of the connection between the terminal electrode 14 and the discharge electrode 9.

【0037】先ず、放電電極9であるが、これはNiを
含むペーストを塗布し、焼成することにより、ストライ
プ状に形成される。
First, the discharge electrode 9 is formed in a stripe shape by applying a paste containing Ni and firing it.

【0038】また、この放電電極9は、下側基板8の上
に直接形成するのではなく、下地ガラス層15を介して
形成されている。
The discharge electrode 9 is not formed directly on the lower substrate 8 but is formed via a base glass layer 15.

【0039】本例では、放電電極9と下地ガラス層15
は、サンドブラスト法により、同時にエッチング形成さ
れており、したがって同一形状とされている。
In this embodiment, the discharge electrode 9 and the underlying glass layer 15
Have been simultaneously etched by the sandblasting method, and thus have the same shape.

【0040】一方、端子電極14は、フリットシール1
1の下を通り、プラズマセル2の外部に引き出されてお
り、そのプラズマセル側の先端部は、直接放電電極9上
に重ねて接続されている。
On the other hand, the terminal electrode 14 is
1, is drawn out of the plasma cell 2, and the tip of the plasma cell 2 is directly connected to the discharge electrode 9.

【0041】上記端子電極14は、フリットシール11
との密着性等を考慮して、金(Au)や銀(Ag)のペ
ーストを塗布し焼成することにより形成されている。な
お、このとき用いるペーストとしては、マイグレーショ
ンの虞れのない金ペーストが好ましく、特に、焼成時の
収縮率が25%以上の金ペーストを用いることにより、
水銀の溶解度を抑えることができ、アマルガム化をより
一層抑えることが可能である。なお、ここで、金ペース
トの収縮率は、焼成前後の膜厚を比較することで算出す
ることができ、具体的には下記の数2により算出され
る。
The terminal electrode 14 is made of the frit seal 11
It is formed by applying and baking a paste of gold (Au) or silver (Ag) in consideration of the adhesiveness to the like. Note that, as the paste used at this time, a gold paste that does not cause migration is preferable. In particular, by using a gold paste having a shrinkage rate of 25% or more during firing,
The solubility of mercury can be suppressed, and amalgamation can be further suppressed. Here, the shrinkage ratio of the gold paste can be calculated by comparing the film thickness before and after firing, and is specifically calculated by the following equation (2).

【0042】[0042]

【数2】 (Equation 2)

【0043】この、放電電極9上に形成される隔壁10
は、フリットシール11から若干離して形成する必要が
あり、この領域においては、これら電極を覆ってカバー
ガラス17が形成されている。カバーガラス17の形成
領域は、図4の斜線領域である。
The partition 10 formed on the discharge electrode 9
Must be formed slightly apart from the frit seal 11, and in this region, a cover glass 17 is formed to cover these electrodes. The area where the cover glass 17 is formed is a hatched area in FIG.

【0044】ここで、この電極の接合部を覆うカバーガ
ラス層17としては、通常、非晶質のガラスが使用され
る。しかしながら、非晶質のガラスを用いた場合、端子
電極14や放電電極9と拡散反応を生じ、カバーガラス
が破損して異常放電が発生したり、電極9,14の接合
部で抵抗値異常の不具合を生じて、放電中に発熱して断
線が起こる場合がある。
Here, amorphous glass is usually used as the cover glass layer 17 covering the joint of the electrodes. However, when an amorphous glass is used, a diffusion reaction occurs with the terminal electrode 14 and the discharge electrode 9, and the cover glass is damaged, causing abnormal discharge, or an abnormal resistance value at the junction between the electrodes 9 and 14. In some cases, heat is generated during discharge to cause disconnection due to a defect.

【0045】そこで、このプラズマアドレス表示装置で
は、カバーガラス層17として結晶性ガラスを使用す
る。結晶性ガラスは、焼成温度等に厳しい管理を要求さ
れるが、流動性が小さいことから、電極9,14との拡
散反応を生じ難く、電極接合部での抵抗値異常や断線を
防ぐという点で非晶質のガラスよりも優れている。
Therefore, in this plasma addressed display device, crystalline glass is used as the cover glass layer 17. Crystalline glass is required to be strictly controlled for the firing temperature and the like. However, since the flowability is small, it is difficult to cause a diffusion reaction with the electrodes 9 and 14, and it is possible to prevent an abnormal resistance value and disconnection at the electrode junction. And is superior to amorphous glass.

【0046】なお、カバーグラス層17は、当該カバー
グラス層17の熱膨張率をα1、下側基板8の熱膨張率
をα2としたときに、下記の数3なる条件を満たすこと
が望ましい。
The cover glass layer 17 satisfies the following condition (3) when the coefficient of thermal expansion of the cover glass layer 17 is α 1 and the coefficient of thermal expansion of the lower substrate 8 is α 2. desirable.

【0047】[0047]

【数3】 (Equation 3)

【0048】カバーグラス層17の熱膨張率α1と下側
基板8の熱膨張率α2がこの条件から外れる場合、すな
わちα1とα2の差が大きい場合には、ガラスの焼成時に
下側基板にクラックが入る可能性が高い。具体的には、
カバーガラス層17の熱膨張率α1を40×10-7〜6
0×10-7/℃、下側基板8の熱膨張率α2を35×1
-7〜50×10-7/℃とするのが現実的である。な
お、これらの熱膨張率は30〜300℃の温度条件で測
定される値である。
[0048] If the thermal expansion coefficient alpha 2 of the thermal expansion coefficient alpha 1 and the lower substrate 8 of the cover glass layer 17 is out of this condition, i.e. when the difference alpha 1 and alpha 2 is large, the lower the time of firing the glass There is a high possibility that the side substrate will crack. In particular,
The coefficient of thermal expansion α 1 of the cover glass layer 17 is set to 40 × 10 −7 to 6
0 × 10 −7 / ° C., the coefficient of thermal expansion α 2 of the lower substrate 8 is 35 × 1
It is realistic to set the range from 0 -7 to 50 × 10 -7 / ° C. In addition, these thermal expansion coefficients are values measured under temperature conditions of 30 to 300 ° C.

【0049】また、カバーガラス層17の厚さは、焼成
後で、10μm以上、さらには30μm以上であるのが
望ましい。カバーガラス層17の厚さが10μmを下回
る場合には異常放電を十分に防止することができない。
また、プラズマセルの気密性を十分に確保するために
は、カバーガラス層の厚さが30μm以上であることが
必要である。
The thickness of the cover glass layer 17 after firing is preferably 10 μm or more, more preferably 30 μm or more. When the thickness of the cover glass layer 17 is less than 10 μm, abnormal discharge cannot be sufficiently prevented.
Further, in order to sufficiently secure the airtightness of the plasma cell, the thickness of the cover glass layer needs to be 30 μm or more.

【0050】[0050]

【発明の効果】以上の説明からも明らかなように、本発
明では、隔壁とフリットシールの間の領域で放電電極と
端子電極の接合部を覆うカバーガラス層として、結晶性
ガラスを用いるので、ガラスの電極接合部への拡散反応
が抑えられ、拡散反応による電極の抵抗値異常による断
線やカバーガラスの破損による異常放電が防止できる。
したがって、プラズマアドレス表示装置の信頼性を向上
することが可能である。
As is clear from the above description, in the present invention, since crystalline glass is used as the cover glass layer covering the joint between the discharge electrode and the terminal electrode in the region between the partition and the frit seal, Diffusion reaction of the glass to the electrode joint is suppressed, and disconnection due to abnormal resistance of the electrode due to the diffusion reaction and abnormal discharge due to damage to the cover glass can be prevented.
Therefore, it is possible to improve the reliability of the plasma addressed display device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】プラズマアドレス表示装置の構成例を一部切り
欠いて示す概略斜視図である。
FIG. 1 is a schematic perspective view showing a configuration example of a plasma addressed display device with a part cut away.

【図2】プラズマアドレス表示装置の構成例を示す概略
断面図である。
FIG. 2 is a schematic sectional view illustrating a configuration example of a plasma addressed display device.

【図3】データ電極、放電電極、放電チャンネルの配列
を示す模式図である。
FIG. 3 is a schematic diagram showing an arrangement of data electrodes, discharge electrodes, and discharge channels.

【図4】カバーガラス層形成領域を模式的に示す概略平
面図である。
FIG. 4 is a schematic plan view schematically showing a cover glass layer formation region.

【図5】カバーガラス層形成領域を示す要部概略断面図
である。
FIG. 5 is a schematic cross-sectional view of a main part showing a cover glass layer forming region.

【符号の説明】 1 電気光学表示セル、2 プラズマセル、3 誘電シ
ート、4 上側基板、5データ電極、7 液晶層、8
下側電極、9 放電電極、10 隔壁、11フリットシ
ール、14 端子電極、17 カバーガラス層
[Description of Signs] 1 electro-optical display cell, 2 plasma cell, 3 dielectric sheet, 4 upper substrate, 5 data electrode, 7 liquid crystal layer, 8
Lower electrode, 9 discharge electrode, 10 partition, 11 frit seal, 14 terminal electrode, 17 cover glass layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一主面上に互いに略平行な複数の放電電
極が形成された第1の基板上に、所定の間隙をもって誘
電体薄板が配置され、周囲をシール部で封止することで
プラズマセルが形成されるとともに、 上記誘電体薄板上に対向面に上記放電電極と略直交する
電極が形成された第2の基板が電気光学材料層を介して
重ね合わされてなる画像表示装置において、 上記放電電極上に、プラズマセルを仕切る隔壁が上記シ
ール部から離間して形成され、少なくともこの隔壁とシ
ール部の間の領域において、上記各電極を覆ってカバー
ガラス層が形成されるとともに、 上記カバーガラス層が、結晶性ガラスよりなることを特
徴とする画像表示装置。
1. A dielectric thin plate is disposed with a predetermined gap on a first substrate having a plurality of discharge electrodes substantially parallel to each other formed on one main surface, and the periphery thereof is sealed by a seal portion. In the image display device, wherein a plasma cell is formed, and a second substrate on which an electrode substantially orthogonal to the discharge electrode is formed on the opposite surface of the dielectric thin plate via an electro-optic material layer, On the discharge electrode, a partition partitioning the plasma cell is formed apart from the seal portion, and at least in a region between the partition and the seal portion, a cover glass layer is formed covering each of the electrodes, An image display device, wherein the cover glass layer is made of crystalline glass.
【請求項2】 カバーガラス層の熱膨張率をα1、第1
の基板の熱膨張率をα2としたときに、下記の数1なる
条件を満たすことを特徴とする請求項1記載の画像表示
装置。 【数1】
2. The thermal expansion coefficient of the cover glass layer is α 1 ,
2. The image display device according to claim 1, wherein when the coefficient of thermal expansion of the substrate is α 2 , the following condition is satisfied. (Equation 1)
【請求項3】 カバーガラス層の厚さが、10μm以上
であることを特徴とする請求項1記載の画像表示装置。
3. The image display device according to claim 1, wherein the thickness of the cover glass layer is 10 μm or more.
JP8325622A 1996-12-05 1996-12-05 Picture display device Withdrawn JPH10161549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8325622A JPH10161549A (en) 1996-12-05 1996-12-05 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8325622A JPH10161549A (en) 1996-12-05 1996-12-05 Picture display device

Publications (1)

Publication Number Publication Date
JPH10161549A true JPH10161549A (en) 1998-06-19

Family

ID=18178920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8325622A Withdrawn JPH10161549A (en) 1996-12-05 1996-12-05 Picture display device

Country Status (1)

Country Link
JP (1) JPH10161549A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081914A (en) * 2001-04-20 2002-10-30 주식회사 엘지이아이 Field emission cathode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081914A (en) * 2001-04-20 2002-10-30 주식회사 엘지이아이 Field emission cathode

Similar Documents

Publication Publication Date Title
JP3624596B2 (en) Image display device
US5772486A (en) Method for manufacturing a plasma-addressed display device
KR100371259B1 (en) Plasma address display device and its manufacturing method
JP3750239B2 (en) Image display device
JPH06342149A (en) Liquid crystal display device of plasma address method
US6002456A (en) Plasma addressed liquid crystal display apparatus
US5923389A (en) Plasma addressed electro-optical display
JPH10161549A (en) Picture display device
JPH10170942A (en) Image display device
US5759079A (en) Method of producing a plasma addressed liquid crystal display device
JP3366026B2 (en) Plasma address electro-optical device
JP3360490B2 (en) Display device
JPH10172443A (en) Image display unit
JPH10170892A (en) Image display panel
JP3840750B2 (en) Manufacturing method of image display device
JPH05232901A (en) Method for driving plasma display panel
JPH10161092A (en) Picture display device
JP3422721B2 (en) Plasma address display
JP3044805B2 (en) Image display device
JP3301277B2 (en) Plasma address display
JPH11183884A (en) Display device
JPH10170896A (en) Image display device
JP3321995B2 (en) Plasma addressed liquid crystal display
JP3243936B2 (en) Image display device
JPH10171376A (en) Image display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302