JP3366026B2 - Plasma address electro-optical device - Google Patents

Plasma address electro-optical device

Info

Publication number
JP3366026B2
JP3366026B2 JP24592392A JP24592392A JP3366026B2 JP 3366026 B2 JP3366026 B2 JP 3366026B2 JP 24592392 A JP24592392 A JP 24592392A JP 24592392 A JP24592392 A JP 24592392A JP 3366026 B2 JP3366026 B2 JP 3366026B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
plasma
thin glass
glass plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24592392A
Other languages
Japanese (ja)
Other versions
JPH06208109A (en
Inventor
剛広 外川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4047972A external-priority patent/JPH05216416A/en
Priority claimed from JP4128260A external-priority patent/JPH05297358A/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24592392A priority Critical patent/JP3366026B2/en
Publication of JPH06208109A publication Critical patent/JPH06208109A/en
Application granted granted Critical
Publication of JP3366026B2 publication Critical patent/JP3366026B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133374Constructional arrangements; Manufacturing methods for displaying permanent signs or marks

Landscapes

  • Liquid Crystal (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶セル等の電気光学セ
ルとプラズマセルの2層構造からなるプラズマアドレス
電気光学装置に関する。より詳しくはプラズマセルのシ
ール構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma addressed electro-optical device having a two-layer structure of an electro-optical cell such as a liquid crystal cell and a plasma cell. More specifically, it relates to a plasma cell seal structure.

【0002】[0002]

【従来の技術】従来、液晶セルを用いたマトリクスタイ
プの電気光学装置例えば液晶表示装置を高解像度化、高
コントラスト化する為の手段としては、各画素毎に薄膜
トランジスタ等のスイッチング素子を設け、これを線順
次で駆動する方式(所謂アクティブマトリクスアドレス
方式)が一般に知られている。しかしながら、この場合
薄膜トランジスタの様な半導体素子を基板上に多数設け
る必要があり、特に大面積化した時に製造歩留りが悪く
なるという短所がある。
2. Description of the Related Art Conventionally, a switching element such as a thin film transistor is provided for each pixel as a means for improving the resolution and contrast of a matrix type electro-optical device using a liquid crystal cell, for example, a liquid crystal display device. A method of driving lines in a line sequential manner (so-called active matrix address method) is generally known. However, in this case, it is necessary to provide a large number of semiconductor elements such as thin film transistors on the substrate, and there is a disadvantage that the manufacturing yield is deteriorated especially when the area is increased.

【0003】そこで、この短所を解決する手段として、
ブザク等は特開平1−217396号公報において、薄
膜トランジスタ等からなるスイッチング素子に代えてプ
ラズマスイッチを利用する方式を提案している。以下、
プラズマ放電に基くスイッチを利用して液晶セルを駆動
するプラズマアドレス表示装置の構成を簡単に説明す
る。図7に示す様に、この装置は液晶セル101とプラ
ズマセル102と両者の間に介在する薄板ガラスででき
た仕切り板103とからなる積層フラットパネル構造を
有している。プラズマセル102はガラス基板104を
用いて形成されており、その表面に複数の溝105が設
けられている。この溝105は例えば行列マトリクスの
行方向に延びている。各溝105は仕切り板103によ
って密封されており個々に分離したプラズマ室106を
構成している。このプラズマ室106にはイオン化可能
なガスが封入されている。隣接する溝105を隔てる凸
条部107は個々のプラズマ室106を区分けする隔壁
の役割を果たすとともに各プラズマ室106のギャップ
スペーサとしての役割も果たしている。各溝105の底
部には、互いに平行な一対のプラズマ電極108,10
9が設けられている。一対の電極はアノード及びカソー
ドとして機能しプラズマ室106内のガスをイオン化し
て放電プラズマを発生する。かかる放電領域は行走査単
位となる。
Therefore, as a means for solving this disadvantage,
Buzaku et al., In Japanese Patent Laid-Open No. 1-217396, propose a method of using a plasma switch instead of a switching element composed of a thin film transistor or the like. Less than,
The configuration of a plasma addressed display device that drives a liquid crystal cell using a switch based on plasma discharge will be briefly described. As shown in FIG. 7, this device has a laminated flat panel structure including a liquid crystal cell 101, a plasma cell 102, and a partition plate 103 made of a thin glass plate interposed therebetween. The plasma cell 102 is formed using a glass substrate 104, and a plurality of grooves 105 are provided on the surface thereof. The grooves 105 extend, for example, in the row direction of the matrix. Each groove 105 is sealed by a partition plate 103 and constitutes a plasma chamber 106 which is individually separated. The plasma chamber 106 is filled with an ionizable gas. The ridges 107 that separate the adjacent grooves 105 serve as partition walls that partition the individual plasma chambers 106, and also serve as gap spacers for the plasma chambers 106. At the bottom of each groove 105, a pair of parallel plasma electrodes 108, 10 are provided.
9 is provided. The pair of electrodes function as an anode and a cathode and ionize the gas in the plasma chamber 106 to generate discharge plasma. The discharge area is a row scanning unit.

【0004】一方、液晶セル101はガラス基板110
を用いて構成されている。このガラス基板110は仕切
り板103に所定の間隙を介して対向配置されており間
隙内には液晶層111が充填されている。又、ガラス基
板110の内表面には透明導電材料からなる信号電極1
12が形成されている。この信号電極112はプラズマ
室106と直交しており列駆動単位となる。列駆動単位
と行走査単位の交差部分にマトリクス状の画素が規定さ
れる。
On the other hand, the liquid crystal cell 101 comprises a glass substrate 110.
It is configured using. The glass substrate 110 is arranged to face the partition plate 103 with a predetermined gap, and a liquid crystal layer 111 is filled in the gap. In addition, the signal electrode 1 made of a transparent conductive material is formed on the inner surface of the glass substrate 110.
12 are formed. The signal electrode 112 is orthogonal to the plasma chamber 106 and serves as a column drive unit. Matrix-like pixels are defined at the intersections of the column driving units and the row scanning units.

【0005】かかる構成を有する表示装置においては、
プラズマ放電が行なわれるプラズマ室106を線順次で
切り換え走査するとともに、この走査に同期して液晶セ
ル側の信号電極112にアナログ駆動電圧を印加する事
により表示駆動が行なわれる。プラズマ室106内にプ
ラズマ放電が発生すると内部は略一様にアノード電位に
なり1行毎の画素選択が行なわれる。即ち、プラズマ室
106はサンプリングスイッチとして機能する。プラズ
マサンプリングスイッチが導通した状態で各画素に駆動
電圧が印加されるとサンプリングホールドが行なわれ画
素の点灯もしくは消灯が制御できる。プラズマサンプリ
ングスイッチが非導通状態になった後にもアナログ駆動
電圧はそのまま画素内に保持される。
In the display device having such a structure,
Display driving is performed by line-sequentially switching and scanning the plasma chamber 106 in which plasma discharge is performed, and applying an analog drive voltage to the signal electrode 112 on the liquid crystal cell side in synchronization with this scanning. When a plasma discharge is generated in the plasma chamber 106, the inside becomes substantially uniformly at the anode potential, and pixel selection is performed for each row. That is, the plasma chamber 106 functions as a sampling switch. When a driving voltage is applied to each pixel while the plasma sampling switch is in a conducting state, sampling and holding is performed, and lighting or extinction of the pixel can be controlled. Even after the plasma sampling switch is turned off, the analog drive voltage is retained in the pixel as it is.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述の様に
プラズマスイッチを利用した画像表示装置では、トラン
ジスタスイッチを用いたものより大面積化が容易である
と考えられるが、実用化に当っては様々な問題点があ
る。例えば、プラズマ室106を構成する為の溝105
をガラス基板104の上に形成する事は製造上かなりの
困難を伴なう。特に、高密度に溝105を形成する事は
著しく難しい。又、溝105内に夫々プラズマ電極10
8,109を形成する必要があるが、この為のエッチン
グプロセスは複雑であり、一対の電極の間隔を精度良く
保つ事も難しい。
By the way, in the image display device using the plasma switch as described above, it is considered that it is easier to increase the area than that using the transistor switch, but in practical use, There are various problems. For example, the groove 105 for forming the plasma chamber 106
Forming the above on the glass substrate 104 involves considerable difficulty in manufacturing. In particular, it is extremely difficult to form the grooves 105 with high density. Further, the plasma electrodes 10 are respectively provided in the grooves 105.
Although it is necessary to form 8 and 109, the etching process for this is complicated, and it is difficult to maintain the distance between the pair of electrodes with high precision.

【0007】上述した従来の技術の問題点に鑑み、出願
人は先に出願された特許願平成3年第47784号にお
いて、製造が簡単でしかも大画面化及び高精細化に適し
たプラズマアドレス電気光学装置を提案している。本発
明の目的を明らかにする為に、この先願にかかる装置を
図8を参照して簡潔に説明する。この装置は、一主面上
に互いに略平行な信号電極201を有する一方のガラス
基板202と、一主面上に該信号電極と略直交し且つ互
いに平行な複数のプラズマ電極203を有する他方の基
板204とから構成されている。これら一対のガラス基
板202,204は薄板ガラス205からなる仕切り板
を介して互いに略平行に配置されている。ガラス基板2
02と薄板ガラス205との間には液晶層206が封入
されている。又、薄板ガラス205と下側のガラス基板
204との間にはイオン化可能なガスが封入されており
プラズマ室207を構成する。各プラズマ電極203の
上に沿って隔壁208が印刷法により形成されている。
プラズマ室207はこの隔壁208により行方向に沿っ
て分割されており行走査単位を構成する。この印刷法は
簡単な技術で且つしかも微細なパタンの形成が可能であ
り、前述した従来例における溝形成加工に比べて生産性
や作業性が大幅に向上する。又、プラズマ電極203は
平坦なガラス基板上に形成されるのでエッチングプロセ
スも単純になり且つ電極間距離も高精度に制御できる。
In view of the above-mentioned problems of the prior art, the applicant has disclosed in the previously filed patent application No. 47784 of 1991 that the plasma-addressed electric power is simple to manufacture and is suitable for a large screen and high definition. An optical device is proposed. In order to clarify the object of the present invention, the device according to this prior application will be briefly described with reference to FIG. This apparatus has one glass substrate 202 having signal electrodes 201 that are substantially parallel to each other on one main surface and a plurality of plasma electrodes 203 that are substantially orthogonal to the signal electrodes and parallel to each other on one main surface. It is composed of a substrate 204. The pair of glass substrates 202 and 204 are arranged substantially parallel to each other via a partition plate made of thin glass 205. Glass substrate 2
A liquid crystal layer 206 is enclosed between 02 and the thin glass plate 205. An ionizable gas is sealed between the thin glass plate 205 and the lower glass substrate 204 to form a plasma chamber 207. A partition wall 208 is formed along each plasma electrode 203 by a printing method.
The plasma chamber 207 is divided by the partition wall 208 along the row direction and constitutes a row scanning unit. This printing method is a simple technique and is capable of forming fine patterns, and the productivity and workability are greatly improved as compared with the groove forming process in the conventional example described above. Further, since the plasma electrode 203 is formed on a flat glass substrate, the etching process is simplified and the distance between the electrodes can be controlled with high accuracy.

【0008】次に図9を参照して図8に示す装置の製造
方法を簡潔に説明する。まず、工程S1においてガラス
基板204の表面に電極203を印刷し焼成する。次に
工程S2において、電極203に沿って隔壁208ある
いはリブを積層して印刷し焼成する。続いて工程S3に
おいて、低融点ガラス等を用いガラス基板204と薄板
ガラス205を互いにフリットシールする。最後に工程
S4において、薄板ガラス205に上側のガラス基板2
02を接着し内部に液晶層206を充填して液晶セルを
接合する。
Next, a method of manufacturing the device shown in FIG. 8 will be briefly described with reference to FIG. First, in step S1, the electrode 203 is printed on the surface of the glass substrate 204 and baked. Next, in step S2, partition walls 208 or ribs are stacked along the electrodes 203, printed, and fired. Subsequently, in step S3, the glass substrate 204 and the thin glass plate 205 are frit-sealed to each other using low melting point glass or the like. Finally, in step S4, the upper glass substrate 2 is attached to the thin glass plate 205.
02 is adhered and a liquid crystal layer 206 is filled inside to bond the liquid crystal cell.

【0009】再び、図8に戻って本発明が解決しようと
する課題を説明する。前述した様に薄板ガラス205を
ガラス基板204にフリットシールする場合には通常低
融点ガラス209を用いる。ペースト状の低融点ガラス
209は例えばディスペンサにより定量的にガラス基板
204の周辺部に沿って供給される。しかしながら、ペ
ーストの供給量にはばらつきがあり必ずしも一定の厚み
が得られない。その為、フリットシールに沿って凹凸が
生じその影響で薄板ガラス205の平坦性を表示面全体
に渡って確保する事ができないという問題点がある。
Returning to FIG. 8 again, the problem to be solved by the present invention will be described. As described above, when frit sealing the thin glass plate 205 to the glass substrate 204, the low melting point glass 209 is usually used. The paste-like low melting point glass 209 is quantitatively supplied along the peripheral portion of the glass substrate 204 by, for example, a dispenser. However, since the amount of paste supplied varies, it is not always possible to obtain a constant thickness. Therefore, there is a problem that unevenness is generated along the frit seal and the flatness of the thin glass plate 205 cannot be secured over the entire display surface due to the influence.

【0010】加えて、リブ208を厚膜印刷により形成
しているがギャップスペーサとして機能するので相当の
厚みが必要になる。しかしながら、リブの高さにはばら
つきがあり且つ個々のリブ頂面にも凹凸が生じる。従っ
て、リブ頂面と薄板ガラス205が接触するとやはり平
坦性が得られないという問題点がある。
In addition, the ribs 208 are formed by thick film printing, but since they function as gap spacers, a considerable thickness is required. However, there are variations in the height of the ribs, and unevenness also occurs on the top surface of each rib. Therefore, when the rib top surfaces come into contact with the thin glass plate 205, the flatness cannot be obtained.

【0011】ところで、プラズマセル部の加工は高温処
理を要し、液晶セルの加工は比較的低温処理で行なえ
る。この為、図9に示す様にプラズマセルの加工を行な
ってから液晶セルを接合している。この時、薄板ガラス
205の平坦性が出ていない為、液晶層206の厚みが
表示面に渡ってばらつくという問題点が生じる。液晶層
206の厚みが均一でないと動作特性に悪影響を与え表
示むら等が生じる惧れがある。
By the way, the processing of the plasma cell portion requires a high temperature treatment, and the processing of the liquid crystal cell can be performed at a relatively low temperature treatment. Therefore, as shown in FIG. 9, the liquid crystal cell is joined after the plasma cell is processed. At this time, there is a problem that the thickness of the liquid crystal layer 206 varies over the display surface because the thin glass plate 205 does not have flatness. If the thickness of the liquid crystal layer 206 is not uniform, operating characteristics may be adversely affected and display unevenness may occur.

【0012】[0012]

【課題を解決するための手段】上述した先願にかかるプ
ラズマアドレス電気光学装置の課題に鑑み、本発明は何
れも仕切り板として用いられる薄板ガラスの平坦性を確
保する事を共通の目的とする。かかる目的を達成する為
に、第1の発明ではプラズマセル側のガラス基板と薄板
ガラスの間にプラズマセルのギャップを規定する平板ス
ペーサを設けるという手段を講じた。ガラス基板の周縁
部であって平板スペーサの外側に沿って低融点ガラスを
供給し平板スペーサを介して薄板ガラスとガラス基板を
接着する様にした。そして、薄板ガラスと液晶セル側の
ガラス基板とを接着するスペーサが該平板スペーサの上
に沿って配されている。
In view of the above-mentioned problems of the plasma addressed electro-optical device according to the prior application, it is a common object of the present invention to ensure the flatness of thin glass used as a partition plate. . In order to achieve such an object, in the first invention, a means for providing a flat plate spacer for defining the gap of the plasma cell between the glass substrate on the plasma cell side and the thin glass plate is provided. Low-melting-point glass was supplied along the periphery of the glass substrate along the outside of the flat plate spacer, and the thin glass plate and the glass substrate were bonded via the flat plate spacer. Then, a spacer for bonding the glass substrate of the thin glass and the liquid crystal cell side are arranged along the <br/> on the flat plate spacers.

【0013】第2の発明ではプラズマセル側のガラス基
板にダミー電極を形成し、該ガラス基板と薄板ガラスの
接着に該ダミー電極上に配された棒状低融点ガラスを用
いてフリットシールを行なうという手段を講じた。そし
て、薄板ガラスと液晶セル側のガラス基板とを接着する
スペーサが該棒状低融点ガラスの上に沿って配されてい
る。
In the second invention, a dummy electrode is formed on the glass substrate on the plasma cell side, and frit sealing is performed by using a rod-shaped low melting point glass arranged on the dummy electrode to bond the glass substrate and the thin glass plate. Measures have been taken. That
Te, a spacer for bonding the glass substrate of the thin glass and the liquid crystal cell side are arranged along the top of the rod-shaped low melting point glass.

【0014】第3の発明ではプラズマセル側のガラス基
上に隔壁と同一材料でダミー隔壁を形成するととも
に、該ガラス基板の周辺部に沿って隔壁とダミー隔壁と
の間に連続的なスペースを設け、該スペースに低融点ガ
ラスを充填してプラズマセルガラス基板と薄板ガラスを
互いに接着するという手段を講じた。好ましくは、薄板
ガラスと液晶セル側のガラス基板とを接着するスペーサ
を該低融点ガラスが満たされた該スペースに沿って配
る。
According to the third aspect of the present invention, the dummy partition wall is formed of the same material as the partition wall on the glass substrate on the plasma cell side, and the partition wall and the dummy partition wall are provided along the peripheral portion of the glass substrate.
A continuous space was provided between them , and the space was filled with a low melting point glass to bond the plasma cell glass substrate and the thin glass plate to each other. Preferably, a spacer for bonding the thin glass and the glass substrate on the liquid crystal cell side
The Ru <br/> to distribution along the space low melting point glass is satisfied.

【0015】[0015]

【作用】第1の発明においては、フリットシールの内側
に平板スペーサを配置し、低融点ガラスあるいは半田ガ
ラスペーストを用いて薄板ガラス、ガラス基板及び平板
スペーサの3者を一体的に接着している。熱圧着処理
時、薄板ガラスは平板スペーサによって主体的に支持さ
れるので平坦度が確保できる。加えて、平板スペーサの
厚みをリブの高さよりも若干大きく設定する事により、
凹凸のあるリブ頂面と薄板ガラスとの当接を防ぐ事がで
き平坦性を一層向上できる。この様に平坦性の確保され
た薄板ガラス表面に対して液晶セルを接合すると液晶層
の厚みは表示面全体に渡って均一に制御され画像表示品
質が向上する。
In the first aspect of the invention, the flat plate spacer is arranged inside the frit seal, and the thin glass plate, the glass substrate and the flat plate spacer are integrally bonded using the low melting point glass or the solder glass paste. . At the time of thermocompression bonding, the flat glass is mainly supported by the flat plate spacer, so that the flatness can be secured. In addition, by setting the thickness of the flat plate spacer to be slightly larger than the height of the rib,
It is possible to prevent contact between the uneven rib top surface and the thin glass plate, and further improve the flatness. When the liquid crystal cell is bonded to the surface of the thin glass plate whose flatness is ensured as described above, the thickness of the liquid crystal layer is uniformly controlled over the entire display surface and the image display quality is improved.

【0016】第2の発明においては、棒状低融点ガラス
を用いてガラス基板と薄板ガラスを接着している。薄板
ガラスは棒状低融点ガラスによって平坦度が確保できる
様に支持される。この際棒状低融点ガラスの厚みをリブ
又は隔壁の高さに比べて1.2〜1.4倍に設定しクリ
アランスを持たせる様にしている。リブの形成技術の向
上によって、この方法が採用される様になった。又、大
型化に際して、フリットシール時間や低融点ガラス供給
量の調節が容易になる。
In the second invention, the glass substrate and the thin glass plate are adhered to each other by using the rod-shaped low melting point glass. The thin glass is supported by a rod-shaped low-melting glass so as to ensure flatness. At this time, the thickness of the rod-shaped low-melting glass is set to 1.2 to 1.4 times the height of the ribs or partition walls so as to provide clearance. This method has come to be adopted by the improvement of the rib forming technique. Further, when the size is increased, it becomes easy to adjust the frit sealing time and the low melting point glass supply amount.

【0017】第3の発明においては、プラズマセル側の
ガラス基板と薄板ガラスの間に介在する隔壁で直接両部
材を重ね合わせる様にしている。この時、隔壁の頂部を
研磨加工により平坦化し高さを揃える様にしており、画
面全体に渡ってガラス基板と薄板ガラスの間隙寸法を一
定に規制でき、薄板ガラスの平坦度を確保する。次に、
プラズマセルガラス基板の周辺部に沿って隔壁を部分的
に除去し連続的なスペースを設けている。換言すると、
このスペースは内側と外側から隔壁によって囲まれてお
り、この部分に低融点ガラスを充填してガラス基板と薄
板ガラスを互いにフリットシールする事ができる。この
スペースに対してはディスペンサ等を利用してペースト
状の低融点ガラスを供給しても良いし、あるいは予め所
定の形状に成形された固型の低融点ガラスを配置しても
良い。特に、該スペースの外側に位置する隔壁に切り欠
きを設ける事により、余分な量の低融点ガラスを逃がす
事ができ平坦度が一層改善できる。又、低融点ガラスの
供給量を厳密に制御する必要がなくなる。
In the third aspect of the invention, both members are directly superposed on each other with a partition wall interposed between the glass substrate on the plasma cell side and the thin glass plate. At this time, the tops of the partition walls are flattened by polishing to make the heights uniform, and the gap between the glass substrate and the thin glass can be regulated to be constant over the entire screen, and the flatness of the thin glass can be secured. next,
The partition walls are partially removed along the periphery of the plasma cell glass substrate to provide a continuous space. In other words,
This space is surrounded by a partition wall from the inside and the outside, and a low-melting glass can be filled in this space to frit-seal the glass substrate and the thin glass plate to each other. A paste-like low-melting glass may be supplied to this space using a dispenser or the like, or a solid low-melting glass molded in a predetermined shape in advance may be arranged. In particular, by providing a notch in the partition wall located outside the space, an extra amount of low-melting glass can escape and the flatness can be further improved. Further, it becomes unnecessary to strictly control the supply amount of the low melting point glass.

【0018】[0018]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は第1の発明にかかるプラズマア
ドレス電気光学装置の実施例を示す模式的な断面図であ
る。本装置は液晶セル1とプラズマセル2と両者の間に
介在する薄板ガラス3からなる仕切り板とを積層した構
造を有する。薄板ガラス3は液晶セルを駆動する為にで
きる限り薄い事が必要であり、例えば50μm程度の板
厚を有する。液晶セル1は第1の基板即ちガラス基板4
を用いて構成されており、その内側主面には透明導電膜
からなる複数の第1電極即ち信号電極Dが互いに列方向
に沿って平行に形成されている。基板4はスペーサ5を
用いて所定の間隙を介し薄板ガラス3に接着されてい
る。間隙内には電気光学材料層である液晶層6が充填さ
れている。この間隙寸法は通常5μm程度であり表示面
全体に渡って均一に保つ必要がある。この為、図示しな
いが通常間隙内には所定の粒径を有するスペーサ粒子が
散布されている。これにより間隙寸法は±0.1μm程
度の誤差内に制御する事ができる。液晶層6は信号電極
Dと薄板ガラス3に接面している。本実施例においては
電気光学材料として液晶が用いられているが必ずしもこ
れに限られるものではなく他の流体材料を用いる事もで
きる。又、本実施例はプラズマアドレス表示装置に関す
るものであるが、本発明はこれに限られものではなく光
学変調装置等広くプラズマアドレス電気光学装置に適用
可能である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic sectional view showing an embodiment of a plasma addressed electro-optical device according to the first invention. This device has a structure in which a liquid crystal cell 1, a plasma cell 2, and a partition plate made of a thin glass plate 3 interposed therebetween are laminated. The thin glass plate 3 needs to be as thin as possible in order to drive the liquid crystal cell, and has a plate thickness of, for example, about 50 μm. The liquid crystal cell 1 has a first substrate, that is, a glass substrate 4
And a plurality of first electrodes made of a transparent conductive film, that is, signal electrodes D are formed in parallel with each other in the column direction on the inner main surface thereof. The substrate 4 is bonded to the thin glass plate 3 with a spacer 5 interposed therebetween with a predetermined gap. A liquid crystal layer 6, which is an electro-optical material layer, is filled in the gap. This gap size is usually about 5 μm and must be kept uniform over the entire display surface. For this reason, although not shown, usually, spacer particles having a predetermined particle diameter are scattered in the gap. As a result, the gap size can be controlled within an error of about ± 0.1 μm. The liquid crystal layer 6 is in contact with the signal electrode D and the thin glass plate 3. In this embodiment, liquid crystal is used as the electro-optical material, but it is not limited to this, and other fluid materials can be used. Further, although the present embodiment relates to a plasma address display device, the present invention is not limited to this, and can be widely applied to plasma address electro-optical devices such as optical modulators.

【0019】一方、プラズマセル2は第2の基板即ち下
側のガラス基板7を用いて構成されている。ガラス基板
7の内側主面上には第2電極即ちプラズマ電極8が形成
されている。プラズマ電極8は交互にアノードA及びカ
ソードKとして機能しプラズマ放電を発生させる。プラ
ズマ電極8は信号電極Dに交差する様に行方向に沿って
配置されている。プラズマ電極8の上に沿って隔壁9あ
るはリブが形成されている。ガラス基板7と薄板ガラス
3との間には平板スペーサ10が挿入されている。この
平板スペーサ10はプラズマセル2のギャップを規定す
るものであり、隔壁9の高さよりも大きな厚み寸法を有
する。例えば、150μmに設定されている。この場
合、隔壁9あるいはリブ頂面の高さのばらつきを考慮し
て、10μm程度のクリアランスが残る様にしている。
この様にして、リブの頂面が薄板ガラス3に当接する事
を防止している。平板スペーサ10の外側においてガラ
ス基板7の周縁部に沿って低融点ガラス11が配設され
ており、薄板ガラス3とガラス基板7とを接着してい
る。両者の間に気密封止されたプラズマ室12が形成さ
れる。このプラズマ室12の内部にはイオン化可能なガ
スが封入されている。ガス種は例えばヘリウム、ネオ
ン、アルゴンあるいはこれらの混合気体から選ぶ事がで
きる。プラズマ室12は隔壁9あるいはリブによって分
割されており各々行走査単位を構成する。
On the other hand, the plasma cell 2 is constructed by using the second substrate, that is, the lower glass substrate 7. A second electrode, that is, a plasma electrode 8 is formed on the inner main surface of the glass substrate 7. The plasma electrodes 8 alternately function as an anode A and a cathode K to generate plasma discharge. The plasma electrodes 8 are arranged along the row direction so as to intersect the signal electrodes D. A partition wall 9 or a rib is formed along the plasma electrode 8. A flat plate spacer 10 is inserted between the glass substrate 7 and the thin glass plate 3. The flat plate spacer 10 defines the gap of the plasma cell 2 and has a thickness dimension larger than the height of the partition wall 9. For example, it is set to 150 μm. In this case, a clearance of about 10 μm is left in consideration of variations in height of the partition walls 9 or rib top surfaces.
In this way, the top surface of the rib is prevented from coming into contact with the thin glass plate 3. A low melting point glass 11 is arranged outside the flat plate spacer 10 along the peripheral edge of the glass substrate 7, and adheres the thin glass plate 3 to the glass substrate 7. An airtightly sealed plasma chamber 12 is formed between the two. An ionizable gas is enclosed in the plasma chamber 12. The gas species can be selected from, for example, helium, neon, argon or a mixed gas thereof. The plasma chamber 12 is divided by the partition walls 9 or ribs, and each constitutes a row scanning unit.

【0020】隣接する一対のプラズマ電極8即ちアノー
ドAとカソードKとの間に所定の電圧を印加すると封入
されているガスが選択的にイオン化されイオンガスの局
在した放電領域13が形成される。この放電領域13は
隔壁9によって実質的に限定されており行走査単位とな
る。この放電領域13と信号電極Dとの交差部に個々の
画素が位置する事になる。
When a predetermined voltage is applied between a pair of adjacent plasma electrodes 8, that is, the anode A and the cathode K, the enclosed gas is selectively ionized to form a discharge region 13 in which the ion gas is localized. . The discharge region 13 is substantially limited by the barrier ribs 9 and serves as a row scanning unit. Individual pixels are located at the intersections of the discharge regions 13 and the signal electrodes D.

【0021】以上の説明から明らかな様に、薄板ガラス
3とガラス基板7との間に平板スペーサ10を配置する
事により、薄板ガラス3を平坦に貼り合わせる事ができ
る。従って、液晶セル1を接合した時、液晶層6の厚み
を均一に制御できる。
As is clear from the above description, by arranging the flat plate spacer 10 between the thin glass plate 3 and the glass substrate 7, the thin glass plate 3 can be bonded flat. Therefore, when the liquid crystal cell 1 is joined, the thickness of the liquid crystal layer 6 can be uniformly controlled.

【0022】図2は下側のガラス基板7の平面形状を表
わしておりフリットシール時の半完成品状態である。ガ
ラス基板7の表面には前工程でプラズマ電極8及び隔壁
9が予め形成されている。基板7の周縁部に沿って平板
スペーサ10が配置される。この例では、平板スペーサ
10は所定の厚みを有するガラス板を窓枠状に加工した
ものを用いている。平板スペーサ10の外周部に沿って
低融点ガラス11が供給される。この例では、ペースト
状の低融点ガラスをディスペンサにより供給している。
供給量は塗布されたペーストの高さが平板スペーサ10
の高さを若干超える様にする。
FIG. 2 shows the planar shape of the lower glass substrate 7, which is a semi-finished product at the time of frit sealing. The plasma electrode 8 and the partition wall 9 are previously formed on the surface of the glass substrate 7 in the previous step. The flat plate spacers 10 are arranged along the peripheral edge of the substrate 7. In this example, the flat plate spacer 10 is formed by processing a glass plate having a predetermined thickness into a window frame shape. The low melting point glass 11 is supplied along the outer peripheral portion of the flat plate spacer 10. In this example, paste-like low-melting glass is supplied by a dispenser.
The amount of supply is such that the height of the applied paste is the flat plate spacer 10.
Slightly over the height of.

【0023】図3はガラス基板7の他の構成例を示す模
式的な平面図である。図2と同一の部分については同一
の参照番号を付して理解を容易にしている。本例におい
ては短冊状に加工された平板スペーサ10を用いてい
る。複数本の短冊を組み合わせて基板7の中央部を囲む
様に構成する。短冊状の平板スペーサ10は窓枠状の平
板スペーサに比べて加工が容易であり且つ歩留りも向上
する。なお、プラズマ電極8を横切る様に配設された短
冊は省略する事も可能である。この様にすれば、プラズ
マ電極8の膜厚に起因する平坦度のばらつきを除去でき
る。平板スペーサ10の外側には同じく短冊状に加工さ
れた低融点ガラスシート11が配設される。このシート
は予め成形されたものでありペーストに比べて取り扱い
が容易である。低融点ガラスシート11の厚みは平板ス
ペーサ10の厚みと等しいかこれより若干大きくなる様
に設定する。なお短冊状のシートとシートの間には多少
の間隙が生じるが0.5mm以内であれば熱融着により塞
がれるので問題はない。
FIG. 3 is a schematic plan view showing another structural example of the glass substrate 7. The same parts as those in FIG. 2 are designated by the same reference numerals to facilitate understanding. In this example, the flat plate spacer 10 processed into a strip shape is used. A plurality of strips are combined to surround the central portion of the substrate 7. The strip-shaped flat plate spacer 10 is easier to process than the window-frame-shaped flat plate spacer, and the yield is improved. The strip arranged so as to cross the plasma electrode 8 can be omitted. In this way, it is possible to eliminate the variation in flatness due to the film thickness of the plasma electrode 8. On the outside of the flat plate spacer 10, a low melting point glass sheet 11 which is also processed into a strip shape is arranged. This sheet is preformed and is easier to handle than paste. The thickness of the low melting point glass sheet 11 is set to be equal to or slightly larger than the thickness of the flat plate spacer 10. It should be noted that there is a slight gap between the strip-shaped sheets, but if the distance is within 0.5 mm, there is no problem because the sheet is closed by heat fusion.

【0024】次に図4を参照して図1に示すプラズマア
ドレス電気光学装置の製造方法を説明する。先ず、ガラ
ス基板7の表面にスクリーン印刷法を用いて電極ペース
トを塗布し焼成してプラズマ電極8を形成する。
Next, a method of manufacturing the plasma addressed electro-optical device shown in FIG. 1 will be described with reference to FIG. First, the electrode paste is applied to the surface of the glass substrate 7 by the screen printing method and baked to form the plasma electrode 8.

【0025】次に、同じくスクリーン印刷法を用いてプ
ラズマ電極8の上に沿って隔壁9を形成する。本例にお
いては電極及び隔壁は所謂厚膜印刷により形成されてい
る。印刷法を用いる事により、表示装置の大型化が可能
になり、開口率を大きくする事ができるとともに、低抵
抗の電極が作成できる等多くの利点が得られる。
Next, a partition 9 is formed along the plasma electrode 8 by using the screen printing method. In this example, the electrodes and the partition walls are formed by so-called thick film printing. By using the printing method, it is possible to increase the size of the display device, to increase the aperture ratio, and to produce a low resistance electrode, and many other advantages.

【0026】続いて、フリットシールにより薄板ガラス
3をガラス基板7に熱融着する。この時、両者の間に平
板スペーサ10を介在させている。スペーサの厚みは隔
壁9の高さを若干超えるレベルでプラズマ放電に必要な
ギャップを維持できる様に設定されている。薄板ガラス
3、ガラス基板7、平板スペーサ10は低融点ガラス1
1により一体的にフリットシールされる。この場合、薄
板ガラス、ガラス基板及び平板スペーサは全て等しい熱
膨張係数を有する事が好ましい。仮に、3者の熱膨張係
数に著しい相違があるとフリットシール時に高温焼成を
行なう為、伸縮率に相違がでて薄板ガラスの割れやひび
の原因になってしまう。又、低融点ガラスは上述した3
個のガラス部材に比べて少し熱膨張係数の小さい方が好
ましい。仮に、低融点ガラスの熱膨張係数が大きいと収
縮率が増大しフリットシールにひび割れが生じたり薄板
ガラスが波打ち変形してしまう惧れがある。そこで、低
融点ガラスの熱膨張係数を小さくする事によりひび割れ
や薄板ガラスへの悪影響を除く事ができる。
Subsequently, the thin glass plate 3 is heat-sealed to the glass substrate 7 by frit sealing. At this time, the flat plate spacer 10 is interposed between the two. The thickness of the spacer is set so that the gap required for plasma discharge can be maintained at a level slightly exceeding the height of the partition wall 9. The thin glass 3, the glass substrate 7, and the flat plate spacer 10 are the low-melting glass 1.
Frit seal is integrally performed by 1. In this case, it is preferable that the thin glass plate, the glass substrate and the flat plate spacer all have the same coefficient of thermal expansion. If there is a significant difference in the coefficient of thermal expansion between the three, high-temperature firing is performed during frit sealing, and the expansion and contraction rate will differ, causing cracks and cracks in the thin glass sheet. In addition, the low melting point glass has the above-mentioned 3
It is preferable that the coefficient of thermal expansion is a little smaller than that of the individual glass members. If the low-melting-point glass has a large coefficient of thermal expansion, the shrinkage rate increases, and the frit seal may be cracked or the thin glass plate may be corrugated. Therefore, by reducing the coefficient of thermal expansion of the low melting point glass, it is possible to eliminate cracks and adverse effects on the thin glass sheet.

【0027】最後に、平坦性の確保された薄板ガラス3
の表面に有機接着剤等からなるシール材あるいはスペー
サ5を介して上側のガラス基板4を接着する。間隙内に
液晶層6を封入して完成する。なお、液晶層6の厚みを
均一に制御する為スペーサ粒子を散布しても良い。接着
剤等からなるスペーサ5は平板スペーサ10に沿って設
ける事が好ましい。液晶セルを接合する際、ギャップ制
御の為に高圧力を加えるが、薄板ガラス3の下の平板ス
ペーサ10が受け台となり薄板ガラス3の破損を有効に
防ぐ事ができる。
Finally, the flat glass 3 having a flatness is ensured.
The upper glass substrate 4 is adhered to the surface of the above through a sealing material such as an organic adhesive or a spacer 5. The liquid crystal layer 6 is sealed in the gap to complete the process. Spacer particles may be dispersed in order to uniformly control the thickness of the liquid crystal layer 6. The spacer 5 made of an adhesive or the like is preferably provided along the flat plate spacer 10. When a liquid crystal cell is joined, a high pressure is applied to control the gap, but the flat plate spacer 10 below the thin glass plate 3 serves as a cradle to effectively prevent damage to the thin glass plate 3.

【0028】図5を参照してプラズマアドレス表示装置
の動作を簡潔に説明する。図5は表示装置に用いられる
駆動回路の一例を示している。この駆動回路は信号回路
21と走査回路22と制御回路23とから構成されてい
る。信号回路21には信号電極D1ないしDmがバッフ
ァを介して接続されている。一方、走査回路22には同
じくバッファを介してカソードK1ないしKnが接続さ
れている。アノードA1ないしAnは共通に接地されて
いる。カソードは走査回路22により線順次走査される
とともに、信号回路21はこれに同期して各信号電極に
アナログ駆動電圧を供給する。制御回路23は信号回路
21と走査回路22の同期制御を行なうものである。各
カソードに沿って放電領域が形成され行走査単位とな
る。一方、各信号電極は列駆動単位となる。両単位の間
に画素24が規定される。
The operation of the plasma addressed display device will be briefly described with reference to FIG. FIG. 5 shows an example of a drive circuit used in a display device. This drive circuit is composed of a signal circuit 21, a scanning circuit 22, and a control circuit 23. The signal electrodes D1 to Dm are connected to the signal circuit 21 via buffers. On the other hand, cathodes K1 to Kn are also connected to the scanning circuit 22 via buffers. The anodes A1 to An are commonly grounded. The cathode is line-sequentially scanned by the scanning circuit 22, and the signal circuit 21 supplies an analog drive voltage to each signal electrode in synchronization with this. The control circuit 23 controls synchronization between the signal circuit 21 and the scanning circuit 22. A discharge region is formed along each cathode to form a row scanning unit. On the other hand, each signal electrode serves as a column driving unit. A pixel 24 is defined between both units.

【0029】図6は図5に示す2個の画素24を切り取
って模式的に示したものである。各画素24は信号電極
(D1,D2)及び薄板ガラス3によって挟持された液
晶層6からなるサンプリングキャパシタと、プラズマサ
ンプリングスイッチS1との直列接続からなる。プラズ
マサンプリングスイッチS1は放電領域の機能を等価的
に表わしたものである。即ち、放電領域が活性化すると
その内部は略全体的にアノード電位に接続される。一
方、プラズマ放電が終了すると放電領域は浮遊電位とな
る。サンプリングスイッチS1を介して個々の画素24
のサンプリングキャパシタにアナログ駆動電圧を書き込
み所謂サンプリングホールドを行なうのである。アナロ
グ駆動電圧のレベルによって各画素24の階調的な点灯
あるいは消灯が制御できる。
FIG. 6 is a schematic view of the two pixels 24 shown in FIG. 5 cut out. Each pixel 24 is composed of a sampling capacitor composed of a liquid crystal layer 6 sandwiched between signal electrodes (D1, D2) and a thin glass plate 3, and a plasma sampling switch S1 connected in series. The plasma sampling switch S1 is equivalent to the function of the discharge region. That is, when the discharge region is activated, the inside thereof is almost entirely connected to the anode potential. On the other hand, when the plasma discharge ends, the discharge region becomes a floating potential. The individual pixel 24 through the sampling switch S1
The so-called sampling hold is performed by writing the analog drive voltage to the sampling capacitor. The gradational lighting or extinguishing of each pixel 24 can be controlled by the level of the analog drive voltage.

【0030】図10は第2の発明にかかるプラズマアド
レス電気光学装置の実施例を示す模式的な断面図であ
る。本装置は液晶セル1とプラズマセル2と両者の間に
介在する薄板ガラス3からなる仕切り板とを積層した構
造を有する。薄板ガラス3は液晶セルを駆動する為にで
きる限り薄い事が必要であり、例えば50μm程度の板
厚を有する。液晶セル1は第1の基板即ちガラス基板4
を用いて構成されており、その内側主面には透明導電膜
からなる複数の第1電極即ち信号電極Dが互いに列方向
に沿って平行に形成されている。基板4はスペーサ5を
用いて所定の間隙を介し薄板ガラス3に接着されてい
る。間隙内には電気光学材料層である液晶層6が充填さ
れている。この間隙寸法は通常5μm程度であり表示面
全体に渡って均一に保つ必要がある。この為、図示しな
いが通常間隙内には所定の粒径を有するスペーサ粒子が
散布されている。これにより間隙寸法は±0.1μm程
度の誤差内に制御する事ができる。液晶層6は信号電極
Dと薄板ガラス3に接面している。本実施例においては
電気光学材料として液晶が用いられているが必ずしもこ
れに限られるものではなく他の流体材料を用いる事もで
きる。又、本実施例はプラズマアドレス表示装置に関す
るものであるが、本発明はこれに限られるものではなく
光学変調装置等広くプラズマアドレス電気光学装置に適
用可能である。
FIG. 10 is a schematic sectional view showing an embodiment of the plasma address electro-optical device according to the second invention. This device has a structure in which a liquid crystal cell 1, a plasma cell 2, and a partition plate made of a thin glass plate 3 interposed therebetween are laminated. The thin glass plate 3 needs to be as thin as possible in order to drive the liquid crystal cell, and has a plate thickness of, for example, about 50 μm. The liquid crystal cell 1 has a first substrate, that is, a glass substrate 4
And a plurality of first electrodes made of a transparent conductive film, that is, signal electrodes D are formed in parallel with each other in the column direction on the inner main surface thereof. The substrate 4 is bonded to the thin glass plate 3 with a spacer 5 interposed therebetween with a predetermined gap. A liquid crystal layer 6, which is an electro-optical material layer, is filled in the gap. This gap size is usually about 5 μm and must be kept uniform over the entire display surface. For this reason, although not shown, usually, spacer particles having a predetermined particle diameter are scattered in the gap. As a result, the gap size can be controlled within an error of about ± 0.1 μm. The liquid crystal layer 6 is in contact with the signal electrode D and the thin glass plate 3. In this embodiment, liquid crystal is used as the electro-optical material, but it is not limited to this, and other fluid materials can be used. Further, although the present embodiment relates to the plasma addressed display device, the present invention is not limited to this, and can be widely applied to plasma addressed electro-optical devices such as optical modulators.

【0031】一方、プラズマセル2は第2の基板即ち下
側のガラス基板7を用いて構成されている。ガラス基板
7の内側主面上には第2電極即ちプラズマ電極8が形成
されている。プラズマ電極8は交互にアノードA及びカ
ソードKとして機能しプラズマ放電を発生させる。プラ
ズマ電極8は信号電極Dに交差する様に行方向に沿って
配置されている。プラズマ電極8の上に沿って隔壁9あ
るいはリブが形成されている。
On the other hand, the plasma cell 2 is constructed by using the second substrate, that is, the lower glass substrate 7. A second electrode, that is, a plasma electrode 8 is formed on the inner main surface of the glass substrate 7. The plasma electrodes 8 alternately function as an anode A and a cathode K to generate plasma discharge. The plasma electrodes 8 are arranged along the row direction so as to intersect the signal electrodes D. Partition walls 9 or ribs are formed along the plasma electrodes 8.

【0032】さらにプラズマ電極群の両側基板周辺部
に、プラズマ電極8と同じ形状の、ダミー電極14が形
成される。このダミー電極14は、低融点フリットシー
ルの下地になるもので、より平坦性を出す為に配置され
ている。ダミー電極14の上に棒状低融点ガラス11が
配置されており、薄板ガラス3とガラス基板7とを接着
している。この棒状低融点ガラス11の厚みをリブ高さ
の1.2〜1.4倍にする事によりクリアランスを持た
せシール状態及び平坦度を良好に接着できる。互いに接
着された基板7と薄板ガラス3の間に気密封止されたプ
ラズマ室12が形成される。このプラズマ室12の内部
にはイオン化可能なガスが封入されている。ガス種は例
えばヘリウム、ネオン、アルゴンあるいはこれらの混合
気体から選ぶ事ができる。プラズマ室12は隔壁9ある
いはリブによって分割されており各々行走査単位を構成
する。
Further, dummy electrodes 14 having the same shape as the plasma electrodes 8 are formed on the peripheral portions of the substrates on both sides of the plasma electrode group. The dummy electrode 14 serves as a base of the low melting point frit seal, and is arranged in order to obtain more flatness. A rod-shaped low melting point glass 11 is arranged on the dummy electrode 14, and the thin glass plate 3 and the glass substrate 7 are bonded to each other. By making the thickness of the rod-shaped low-melting glass 11 1.2 to 1.4 times the height of the rib, a clearance can be provided and a good sealing condition and flatness can be achieved. An airtightly sealed plasma chamber 12 is formed between the substrate 7 and the thin glass plate 3 which are adhered to each other. An ionizable gas is enclosed in the plasma chamber 12. The gas species can be selected from, for example, helium, neon, argon or a mixed gas thereof. The plasma chamber 12 is divided by the partition walls 9 or ribs, and each constitutes a row scanning unit.

【0033】隣接する一対のプラズマ電極8即ちアノー
ドAとカソードKとの間に所定の電圧を印加すると、封
入されているガスが選択的にイオン化されイオンガスの
局在した放電領域13が形成される。この放電領域13
は隔壁9によって実質的に限定されており行走査単位と
なる。この放電領域13と信号電極Dとの交差部に個々
の画素が位置する事になる。
When a predetermined voltage is applied between the pair of adjacent plasma electrodes 8, that is, the anode A and the cathode K, the enclosed gas is selectively ionized to form a discharge region 13 in which the ion gas is localized. It This discharge area 13
Is substantially limited by the partition 9 and serves as a row scanning unit. Individual pixels are located at the intersections of the discharge regions 13 and the signal electrodes D.

【0034】以上の説明から明らかな様に、薄板ガラス
3とガラス基板7との間にシール材として棒状あるいは
短冊状の低融点ガラス11を配置する事により、薄板ガ
ラス3を平坦に貼り合わせる事ができる。従って、液晶
セル1を接合した時、液晶層6の厚みを均一に制御でき
る。
As is clear from the above description, the thin glass plate 3 is flatly bonded by disposing the rod-shaped or strip-shaped low-melting glass 11 between the thin glass plate 3 and the glass substrate 7 as a sealing material. You can Therefore, when the liquid crystal cell 1 is joined, the thickness of the liquid crystal layer 6 can be uniformly controlled.

【0035】図11は下側ガラス基板7の平面形状を表
わしておりフリットシール時の模式的な平面図である。
ガラス基板7の表面には前工程でプラズマ電極8、隔壁
9及びダミー電極14が予め形成されている。この時プ
ラズマ電極8とダミー電極14は、同じ形状及び材料で
ある必要がある。形状、材料が違うと、高さが変わって
しまい段差が生じる。基板7の周辺部に所定の厚みを有
する短冊型に成形された偏平状又は棒状低融点ガラス1
1を配置する。この棒状低融点ガラス11の材質は、熱
膨張係数が基板ガラス7よりも同じか少し小さいぐらい
が良く、厚さは、隔壁9の1.2〜1.4倍にする。本
例においては、短冊状に加工された棒状低融点ガラス1
1を用いている。複数本の短冊を組み合わせて基板7の
中央部を囲む様構成する。この棒状低融点ガラスは、ペ
ーストに比べて取り扱いが容易で大型化に対しても利点
がある。この様にする事により薄板ガラスは平坦に接着
する事ができる。
FIG. 11 shows a plane shape of the lower glass substrate 7, and is a schematic plan view at the time of frit sealing.
A plasma electrode 8, a partition wall 9 and a dummy electrode 14 are previously formed on the surface of the glass substrate 7 in a previous step. At this time, the plasma electrode 8 and the dummy electrode 14 need to have the same shape and material. If the shape and material are different, the height changes and a step occurs. Flat or rod-shaped low-melting-point glass 1 formed in a strip shape having a predetermined thickness on the periphery of the substrate 7.
Place 1 The material of the rod-shaped low melting point glass 11 preferably has the same or slightly smaller thermal expansion coefficient than the substrate glass 7, and the thickness thereof is 1.2 to 1.4 times that of the partition wall 9. In this example, a rod-shaped low-melting glass 1 processed into a strip shape
1 is used. A plurality of strips are combined to surround the central portion of the substrate 7. This rod-shaped low-melting glass is easier to handle than paste and has an advantage in increasing the size. By doing so, the thin glass sheets can be bonded flat.

【0036】次に図12を参照して図10に示すプラズ
マアドレス電気光学装置の製造方法を説明する。先ず、
ガラス基板7の表面にスクリーン印刷法を用いて電極ペ
ーストを塗布し焼成してプラズマ電極8及びダミー電極
14を同時に形成する。
Next, a method of manufacturing the plasma addressed electro-optical device shown in FIG. 10 will be described with reference to FIG. First,
An electrode paste is applied to the surface of the glass substrate 7 by a screen printing method and baked to form the plasma electrode 8 and the dummy electrode 14 at the same time.

【0037】次に、同じくスクリーン印刷法を用いてプ
ラズマ電極8の上に沿って隔壁9を形成する。本例にお
いては電極及び隔壁は所謂厚膜印刷により形成されてい
る。印刷法を用いる事により、表示装置の大型化が可能
になり、開口率を大きくする事ができるとともに、低抵
抗の電極が作成できる等多くの利点が得られる。
Next, a partition wall 9 is formed along the plasma electrode 8 by using the screen printing method. In this example, the electrodes and the partition walls are formed by so-called thick film printing. By using the printing method, it is possible to increase the size of the display device, to increase the aperture ratio, and to produce a low resistance electrode, and many other advantages.

【0038】続いて、フリットシールにより薄板ガラス
3をガラス基板7に熱融着する。この時にフリットとし
て棒状低融点ガラス11を用いる。棒状低融点ガラス1
1の厚みは、隔壁9の高さの1.2〜1.4倍に設定さ
れている。薄板ガラス3及びガラス基板7は互いに等し
い熱膨張係数を有する事が好ましい。仮に両者の熱膨張
係数に著しい相違があるとフリットシール時に高温焼成
を行なう為に伸縮率に相違ができ、薄板ガラス3の割
れ、ひびの原因になってしまう。又、棒状低融点ガラス
11の熱膨張係数は上述した2点のガラス部材に比べて
少し熱膨張係数の小さい方が好ましい。仮に、棒状低融
点ガラスの熱膨張係数が大きいと収縮率が増大しフリッ
トシールにひび割れが生じたり薄板ガラスが波打ち変形
をしてしまう惧れがある。そこで棒状低融点ガラスの熱
膨張係数を小さくする事によりひび割れや薄板ガラスへ
の悪影響を除く事ができる。
Subsequently, the thin glass plate 3 is heat-sealed to the glass substrate 7 by frit sealing. At this time, the rod-shaped low melting point glass 11 is used as the frit. Rod-shaped low melting glass 1
The thickness of 1 is set to 1.2 to 1.4 times the height of the partition wall 9. It is preferable that the thin glass plate 3 and the glass substrate 7 have the same thermal expansion coefficient. If there is a significant difference in the coefficient of thermal expansion between the two, the expansion and contraction rates will differ due to high temperature firing during frit sealing, and this will cause cracks and cracks in the thin glass sheet 3. Further, the coefficient of thermal expansion of the rod-shaped low melting point glass 11 is preferably a little smaller than that of the above-mentioned two-point glass member. If the coefficient of thermal expansion of the rod-shaped low-melting glass is large, the shrinkage rate may increase, and the frit seal may be cracked or the thin glass plate may be wavy. Therefore, by reducing the coefficient of thermal expansion of the rod-shaped low-melting glass, it is possible to eliminate cracks and adverse effects on thin glass.

【0039】最後に、平坦性の確保された薄板ガラス3
の表面に有機接着剤等からなるシール材あるいはスペー
サ5を介して上側のガラス基板4を接着する。間隙内に
液晶層6を封入して完成する。なお、液晶層6の厚みを
均一に制御する為スペーサ粒子を散布しても良い。接着
剤等からなるスペーサ5は低融点ガラス11に沿って設
ける事が好ましい。液晶セルを接合する際、ギャップ制
御の為に高圧力を加えるが、薄板ガラス3の下の低融点
ガラス11が受け台となり薄板ガラス3の破損を有効に
防ぐ事ができる。
Finally, the thin glass plate 3 having a flatness.
The upper glass substrate 4 is adhered to the surface of the above through a sealing material such as an organic adhesive or a spacer 5. The liquid crystal layer 6 is sealed in the gap to complete the process. Spacer particles may be dispersed in order to uniformly control the thickness of the liquid crystal layer 6. The spacer 5 made of an adhesive or the like is preferably provided along the low melting point glass 11. When joining the liquid crystal cells, a high pressure is applied to control the gap, but the low melting point glass 11 under the thin glass plate 3 serves as a cradle, and the thin glass plate 3 can be effectively prevented from being damaged.

【0040】続いて第3の発明にかかるプラズマアドレ
ス電気光学装置の実施例を説明するが、これは前述した
第2の発明にかかるプラズマアドレス電気光学装置をさ
らに改良したものである。そこで、第3の発明の理解を
容易にする為に図13を参照して第2の発明の改良すべ
き点を簡潔に説明する。図示する様に、薄板ガラス3と
ガラス基板7とは棒状の低融点ガラス11により互いに
接着されている。しかしながら、この棒状低融点ガラス
11は加熱処理により高温になると軟化し変形を起す。
フリットシールは圧力を加えて行なう為、変形を避ける
事は難しく、薄板ガラス3の端部は外側に向って傾斜し
てしまう。この為、フリットシールの内周に沿って薄板
ガラス3が部分的に突起してしまい平坦度を確保する事
が難しい場合がある。そこで、第3の発明は部分的に残
される可能性のある凹凸部分をも除去し画面全体に渡っ
て平坦度を確保する事を目的とする。
Next, an embodiment of the plasma address electro-optical device according to the third invention will be described, which is a further improvement of the plasma address electro-optical device according to the second invention. Therefore, in order to facilitate understanding of the third invention, the points to be improved of the second invention will be briefly described with reference to FIG. As shown in the figure, the thin glass plate 3 and the glass substrate 7 are bonded to each other by a rod-shaped low melting point glass 11. However, the rod-shaped low-melting glass 11 softens and deforms when heated to a high temperature.
Since the frit seal is performed by applying pressure, it is difficult to avoid deformation, and the end portion of the thin glass sheet 3 is inclined outward. Therefore, it may be difficult to secure the flatness because the thin glass sheet 3 partially projects along the inner circumference of the frit seal. Therefore, an object of the third invention is to secure evenness over the entire screen by removing even uneven portions that may be partially left.

【0041】図14は第3の発明にかかるプラズマアド
レス電気光学装置の実施例を示す模式的な断面図であ
る。本装置は液晶セル1とプラズマセル2と両者の間に
介在する薄板ガラス3からなる仕切り板とを積層した構
造を有する。薄板ガラス3は液晶セルを駆動する為にで
きる限り薄い事が必要であり、例えば50μm程度の板
厚を有する。液晶セル1はガラス基板4を用いて構成さ
れており、その内側主面には透明導電膜からなる複数の
信号電極Dが互いに列方向に沿って平行に形成されてい
る。基板4はスペーサ5を用いて所定の間隙を介し薄板
ガラス3に接着されている。間隙内には液晶層6が充填
されている。この間隙寸法は通常5μm程度であり表示
画面全体に渡って均一に保つ必要がある。この為、図示
しないが通常間隙内には所定の粒径を有するスペーサ粒
子が散布されている。これにより間隙寸法は±0.1μ
m程度の誤差内に制御する事ができる。液晶層6は信号
電極Dと薄板ガラス3に接面している。
FIG. 14 is a schematic sectional view showing an embodiment of the plasma address electro-optical device according to the third invention. This device has a structure in which a liquid crystal cell 1, a plasma cell 2, and a partition plate made of a thin glass plate 3 interposed therebetween are laminated. The thin glass plate 3 needs to be as thin as possible in order to drive the liquid crystal cell, and has a plate thickness of, for example, about 50 μm. The liquid crystal cell 1 is configured using a glass substrate 4, and a plurality of signal electrodes D made of a transparent conductive film are formed in parallel with each other in the column direction on the inner main surface thereof. The substrate 4 is bonded to the thin glass plate 3 with a spacer 5 interposed therebetween with a predetermined gap. A liquid crystal layer 6 is filled in the gap. This gap size is usually about 5 μm and must be kept uniform over the entire display screen. For this reason, although not shown, usually, spacer particles having a predetermined particle diameter are scattered in the gap. As a result, the gap size is ± 0.1μ
It can be controlled within an error of about m. The liquid crystal layer 6 is in contact with the signal electrode D and the thin glass plate 3.

【0042】一方、プラズマセル2は下側のガラス基板
7を用いて構成されている。ガラス基板7の内側主面上
にはプラズマ電極8が形成されている。プラズマ電極8
は交互にアノードA及びカソードKとして機能しプラズ
マ放電を発生させる。プラズマ電極8は信号電極Dに交
差する様に行方向に沿って配置されている。プラズマ電
極8の上に沿って隔壁9あるいはリブが形成されてい
る。さらにプラズマ電極群の両側基板周辺部に、プラズ
マ電極8と同じ形状のダミー電極14が形成されてい
る。ダミー電極14の上に沿ってダミー隔壁15が形成
されている。このダミー隔壁15は通常の隔壁9と同一
の材料で構成されており且つ同一の寸法形状を有する。
但し、ダミー隔壁15の一部は除去されておりダミー電
極14のみが露出した領域が設けられる。外側のダミー
隔壁15と内側の通常の隔壁9とによって囲まれた領域
は連続的なスペースを構成する。このスペースに低融点
ガラス11が充填されており、薄板ガラス3とガラス基
板7とを接着している。この構造から明らかな様に、薄
板ガラス3とガラス基板7との間の間隙寸法は、隔壁9
によって一定に規制されている。即ち、本実施例では隔
壁9の頂部は研磨等により平坦化されており薄板ガラス
3の平坦度を確保できる。低融点ガラス11により互い
に接着された基板7と薄板ガラス3の間に気密封止され
たプラズマ室12が形成される。このプラズマ室12の
内部にはイオン化可能なガスが封入されている。ガス種
は例えばヘリウム、ネオン、アルゴン、キセノンあるい
はこれらの混合気体から選ぶ事ができる。プラズマ室1
2は隔壁9あるいはリブによって分割されており各々行
走査単位を構成する。
On the other hand, the plasma cell 2 is constructed by using the lower glass substrate 7. A plasma electrode 8 is formed on the inner main surface of the glass substrate 7. Plasma electrode 8
Alternately function as an anode A and a cathode K to generate plasma discharge. The plasma electrodes 8 are arranged along the row direction so as to intersect the signal electrodes D. Partition walls 9 or ribs are formed along the plasma electrodes 8. Further, dummy electrodes 14 having the same shape as the plasma electrodes 8 are formed on the peripheral portions of the substrates on both sides of the plasma electrode group. Dummy partition walls 15 are formed along the dummy electrodes 14. The dummy partition wall 15 is made of the same material as the normal partition wall 9 and has the same size and shape.
However, a part of the dummy partition wall 15 is removed to provide a region where only the dummy electrode 14 is exposed. The area surrounded by the outer dummy partition wall 15 and the inner normal partition wall 9 constitutes a continuous space. This space is filled with the low-melting glass 11, and the thin glass plate 3 and the glass substrate 7 are bonded to each other. As is clear from this structure, the size of the gap between the thin glass plate 3 and the glass substrate 7 depends on the partition wall 9
Regulated by That is, in this embodiment, the top of the partition wall 9 is flattened by polishing or the like, so that the flatness of the thin glass sheet 3 can be secured. An airtightly sealed plasma chamber 12 is formed between the substrate 7 and the thin glass plate 3 which are adhered to each other by the low melting point glass 11. An ionizable gas is enclosed in the plasma chamber 12. The gas species can be selected from, for example, helium, neon, argon, xenon or a mixed gas thereof. Plasma chamber 1
Reference numeral 2 is divided by partition walls 9 or ribs, each of which constitutes a row scanning unit.

【0043】隣接する一対のプラズマ電極8即ちアノー
ドAとカソードKとの間に所定の電圧を印加すると、封
入されているガスが選択的にイオン化されイオンガスの
局在した放電領域13が形成される。この放電領域13
は隔壁9によって実質的に限定されており行走査単位と
なる。この放電領域13と信号電極Dとの交差部に個々
の画素が位置する事になる。
When a predetermined voltage is applied between the pair of adjacent plasma electrodes 8, that is, the anode A and the cathode K, the enclosed gas is selectively ionized to form a discharge region 13 in which the ion gas is localized. It This discharge area 13
Is substantially limited by the partition 9 and serves as a row scanning unit. Individual pixels are located at the intersections of the discharge regions 13 and the signal electrodes D.

【0044】図15はプラズマセルガラス基板7のパタ
ン形状を示す部分平面図である。(A)は電極パタン形
状を示し、(B)は隔壁パタン形状を示す。先ず(A)
に示す様に、点線で囲まれた内側の画面領域にはストラ
イプ状に複数のプラズマ電極8が形成されている。な
お、プラズマ電極8の端部は交互に延長されており外部
接続用の引き出し電極16を構成している。前述した点
線の外側に位置する周辺領域には同じくストライプ状の
ダミー電極14が形成されている。
FIG. 15 is a partial plan view showing the pattern shape of the plasma cell glass substrate 7. (A) shows an electrode pattern shape, (B) shows a partition pattern shape. First (A)
As shown in, a plurality of plasma electrodes 8 are formed in stripes in the inner screen area surrounded by the dotted line. The ends of the plasma electrode 8 are alternately extended to form a lead electrode 16 for external connection. A striped dummy electrode 14 is also formed in the peripheral region located outside the dotted line.

【0045】次に(B)に示す様に、プラズマ電極8に
沿って通常の隔壁9が形成されている。又、ダミー電極
14及び引き出し電極16に沿ってダミー隔壁15が形
成されている。このダミー隔壁15はガラス基板7の周
辺部に沿って部分的に除去されており、連続的なスペー
ス17を形成している。このスペース17に低融点ガラ
スを充填する事によりガラス基板7と薄板ガラスとを互
いに接着する。このスペース17に対してディスペンサ
等を用いてペースト状の低融点ガラスを供給できる。こ
の場合には、ダミー隔壁15はペーストの流れ出しを防
止する為の土手として機能する。又、予め短冊状に成形
された固型の低融点ガラスを供給する場合には、ダミー
隔壁15は位置決め案内用のストッパとして機能する。
なお、ダミー電極14に沿って形成されたダミー隔壁1
5には部分的に切り欠き18が設けられており、低融点
ガラスの供給量ばらつき等により余った部分が生じた場
合には、この切り欠き18を介して外部に逃がす事がで
きる。この為、フリットシールに沿って平坦度を維持す
る事ができる。
Next, as shown in (B), a normal partition wall 9 is formed along the plasma electrode 8. A dummy partition wall 15 is formed along the dummy electrode 14 and the extraction electrode 16. The dummy partition wall 15 is partially removed along the peripheral portion of the glass substrate 7 to form a continuous space 17. By filling the space 17 with low melting glass, the glass substrate 7 and the thin glass plate are bonded to each other. A paste-like low melting point glass can be supplied to this space 17 using a dispenser or the like. In this case, the dummy partition wall 15 functions as a bank for preventing the paste from flowing out. Further, when supplying a solid low-melting-point glass that has been formed in a strip shape in advance, the dummy partition wall 15 functions as a stopper for positioning guide.
In addition, the dummy partition wall 1 formed along the dummy electrode 14
A cutout 18 is partially provided in 5 and when a surplus portion is generated due to variations in the supply amount of the low melting point glass, the cutout 18 can be released to the outside. Therefore, the flatness can be maintained along the frit seal.

【0046】次に図16を参照して図14に示すプラズ
マアドレス電気光学装置の製造方法を説明する。先ず、
ガラス基板7の表面にスクリーン印刷法を用いて電極ペ
ーストを塗布し焼成してプラズマ電極8及びダミー電極
14を同時に形成する。
Next, a method of manufacturing the plasma addressed electro-optical device shown in FIG. 14 will be described with reference to FIG. First,
An electrode paste is applied to the surface of the glass substrate 7 by a screen printing method and baked to form the plasma electrode 8 and the dummy electrode 14 at the same time.

【0047】次に、同じくスクリーン印刷法を用いてプ
ラズマ電極8の上に沿って通常の隔壁9を形成するとと
もに、ダミー電極14に沿ってダミー隔壁15を形成す
る。この際、ダミー隔壁15については一部除去してお
き前述したフリットシール用のスペース17を確保す
る。本例においては電極及び隔壁は所謂厚膜印刷により
形成されている。印刷法を用いる事により、表示装置の
大型化が可能になり、開口率を大きくする事ができると
ともに低抵抗の電極が作成できる等多くの利点が得られ
る。なお、隔壁9あるいはリブを厚膜印刷により形成し
ているが、ギャップスペーサとして機能するので相当の
厚みが必要になる。しかしながら、リブの高さにはばら
つきがあり且つ個々のリブ頂面にも凹凸が生じる。この
為、本実施では、厚膜印刷焼成を行なった後、研磨処理
を施こしリブ頂面を平坦化している。
Next, a normal partition 9 is formed along the plasma electrode 8 and a dummy partition 15 is formed along the dummy electrode 14 by using the screen printing method. At this time, the dummy partition wall 15 is partially removed to secure the space 17 for the frit seal described above. In this example, the electrodes and the partition walls are formed by so-called thick film printing. By using the printing method, it is possible to increase the size of the display device, increase the aperture ratio, and produce an electrode with low resistance, and many other advantages are obtained. The partition walls 9 or ribs are formed by thick film printing, but since they function as gap spacers, a considerable thickness is required. However, there are variations in the height of the ribs, and unevenness also occurs on the top surface of each rib. For this reason, in this embodiment, after the thick film printing and baking, the rib top surface is flattened by performing a polishing process.

【0048】続いて、前述したスペース17に十分な量
の低融点ガラス11を供給するとともに、薄板ガラス3
を平坦化されたリブの頂面に当接させる。この状態で加
圧加熱処理を施し、フリットシールにより薄板ガラス3
をガラス基板7に熱融着する。この際、薄板ガラス3及
びガラス基板7は互いに等しい熱膨張係数を有する事が
好ましい。仮に両者の熱膨張係数に著しい相違があると
フリットシール時に高温焼成を行なう為に伸縮率に相違
ができ、薄板ガラス3の割れ、ひびの原因になってしま
う。
Subsequently, a sufficient amount of the low melting point glass 11 is supplied to the space 17 and the thin glass plate 3
Abut on the top surface of the flattened rib. In this state, pressurization heat treatment is applied, and a thin glass plate 3 is attached by a frit seal.
Is thermally fused to the glass substrate 7. At this time, it is preferable that the thin glass plate 3 and the glass substrate 7 have the same coefficient of thermal expansion. If there is a significant difference in the coefficient of thermal expansion between the two, the expansion and contraction rates will differ due to high temperature firing during frit sealing, and this will cause cracks and cracks in the thin glass sheet 3.

【0049】最後に、平坦性の確保された薄板ガラス3
の表面に有機接着剤等からなるシール材あるいはスペー
サ5を介して上側のガラス基板4を接着する。間隙内に
液晶層6を封入して完成する。なお、液晶層6の厚みを
均一に制御する為スペーサ粒子を散布しても良い。接着
剤等からなるスペーサ5は低融点ガラス11に沿って設
ける事が好ましい。液晶セルを接合する際、ギャップ制
御の為に高圧力を加えるが、薄板ガラス3の下の低融点
ガラス11が受け台となり薄板ガラス3の破損を有効に
防ぐ事ができる。
Finally, the flat glass 3 having a flatness is ensured.
The upper glass substrate 4 is adhered to the surface of the above through a sealing material such as an organic adhesive or a spacer 5. The liquid crystal layer 6 is sealed in the gap to complete the process. Spacer particles may be dispersed in order to uniformly control the thickness of the liquid crystal layer 6. The spacer 5 made of an adhesive or the like is preferably provided along the low melting point glass 11. When joining the liquid crystal cells, a high pressure is applied to control the gap, but the low melting point glass 11 under the thin glass plate 3 serves as a cradle, and the thin glass plate 3 can be effectively prevented from being damaged.

【0050】[0050]

【発明の効果】以上説明した様に、第1の発明によれ
ば、液晶セルとプラズマセルを仕切る薄板ガラスに対し
て平板スペーサを介してガラス基板をフリットシールす
る構造としているので、薄板ガラスの平坦性を確保でき
るという効果がある。又、薄板ガラス、平板スペーサ、
ガラス基板を低融点ガラスを用いて一度に熱融着できる
ので加工性に優れているという効果がある。又、フリッ
トシールを行なった後液晶セルの接合を行なう場合、平
板スペーサを受け台にして高圧力の接着加工ができるの
でプラズマセルの破損を有効に防止する事ができるとい
う効果がある。
As described above, according to the first aspect of the invention, the glass substrate is frit-sealed via the flat plate spacer to the thin glass plate for partitioning the liquid crystal cell and the plasma cell. This has the effect of ensuring flatness. Also, thin glass, flat spacers,
Since the glass substrate can be heat-fused at one time by using the low melting point glass, there is an effect that the workability is excellent. Further, when the liquid crystal cells are joined after the frit sealing is performed, the flat plate spacer can be used as a pedestal for high pressure adhesion processing, so that the plasma cell can be effectively prevented from being damaged.

【0051】以上説明した様に、第2の発明によれば、
液晶セルとプラズマセルを仕切る薄板ガラスに対して、
棒状低融点ガラスを用いてガラス基板をフリットシール
する方法により、薄板ガラスの平坦性を確保できるとい
う効果がある。又従来のペースト状のフリットガラスの
使用に比べ取扱いが容易になり大型化にも適合してい
る。
As described above, according to the second invention,
For thin glass that separates liquid crystal cell and plasma cell,
The method of frit-sealing a glass substrate using a rod-shaped low-melting glass has an effect of ensuring the flatness of thin glass. In addition, it is easier to handle than conventional paste-like frit glass and is suitable for larger size.

【0052】以上説明した様に、第3の発明によれば、
平坦化された隔壁を介して薄板ガラスを支持しているの
で優れた平坦度を確保する事ができるという効果があ
る。又、ガラス基板の周辺に沿って隔壁を一部除去し連
続的なスペースを設けるとともに、このスペースに対し
て低融点ガラスを供給しフリットシールを行なうので、
従来に比し作業性が著しく改善できるという効果があ
る。
As described above, according to the third invention,
Since the thin glass plate is supported through the flattened partition wall, there is an effect that excellent flatness can be secured. In addition, a part of the partition wall is removed along the periphery of the glass substrate to provide a continuous space, and low-melting glass is supplied to this space to perform frit sealing.
There is an effect that workability can be remarkably improved as compared with the conventional one.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の発明にかかるプラズマアドレス電気光学
装置の実施例を示す模式的な断面図である。
FIG. 1 is a schematic sectional view showing an embodiment of a plasma address electro-optical device according to the first invention.

【図2】図1に示す装置に用いられるガラス基板の構成
を示す模式的な平面図である。
FIG. 2 is a schematic plan view showing the configuration of a glass substrate used in the device shown in FIG.

【図3】同じく変形例を示す模式的な平面図である。FIG. 3 is a schematic plan view showing a modification of the same.

【図4】図1に示すプラズマアドレス電気光学装置の製
造方法を示す工程図である。
FIG. 4 is a process drawing showing the manufacturing method of the plasma address electro-optical device shown in FIG.

【図5】プラズマアドレス電気光学装置の動作を説明す
る為の回路図である。
FIG. 5 is a circuit diagram for explaining the operation of the plasma address electro-optical device.

【図6】プラズマアドレス電気光学装置の画素部分を切
り取って示した模式図である。
FIG. 6 is a schematic diagram in which a pixel portion of a plasma addressed electro-optical device is cut out and shown.

【図7】従来のプラズマアドレス電気光学装置の例を示
す斜視図である。
FIG. 7 is a perspective view showing an example of a conventional plasma address electro-optical device.

【図8】先の出願に開示されたプラズマアドレス電気光
学装置を示す模式的な断面図である。
FIG. 8 is a schematic cross-sectional view showing a plasma addressed electro-optical device disclosed in the previous application.

【図9】図8に示す装置の製造方法を示すフローチャー
トである。
9 is a flowchart showing a method for manufacturing the device shown in FIG.

【図10】第2の発明にかかるプラズマアドレス電気光
学装置の実施例を示す模式的な断面図である。
FIG. 10 is a schematic cross-sectional view showing an embodiment of the plasma address electro-optical device according to the second invention.

【図11】図10に示す装置に用いられるガラス基板の
構成を示す模式的な平面図である。
11 is a schematic plan view showing a configuration of a glass substrate used in the device shown in FIG.

【図12】図10に示すプラズマアドレス電気光学装置
の製造方法を示す工程図である。
FIG. 12 is a process drawing showing the manufacturing method of the plasma address electro-optical device shown in FIG.

【図13】第2の発明にかかるプラズマアドレス電気光
学装置の改良すべき点を説明する為の模式図である。
FIG. 13 is a schematic diagram for explaining points to be improved in the plasma addressed electro-optical device according to the second invention.

【図14】第3の発明にかかるプラズマアドレス電気光
学装置の実施例を示す模式的な断面図である。
FIG. 14 is a schematic sectional view showing an embodiment of a plasma address electro-optical device according to the third invention.

【図15】図14に示す装置に用いられるガラス基板の
構成を示す模式的な部分平面図である。
15 is a schematic partial plan view showing the configuration of a glass substrate used in the device shown in FIG.

【図16】図14に示すプラズマアドレス電気光学装置
の製造方法を示す工程図である。
16 is a process diagram showing a manufacturing method of the plasma address electro-optical device shown in FIG.

【符号の説明】[Explanation of symbols]

1 液晶セル 2 プラズマセル 3 薄板ガラス 4 ガラス基板 5 スペーサ 6 液晶層 7 ガラス基板 8 プラズマ電極 9 隔壁 10 平板スペーサ 11 低融点ガラス 12 プラズマ室 13 放電領域 14 ダミー電極 15 ダミー隔壁 17 スペース 18 切り欠き A アノード D 信号電極 K カソード 1 Liquid crystal cell 2 Plasma cell 3 thin glass 4 glass substrates 5 spacers 6 Liquid crystal layer 7 glass substrate 8 plasma electrodes 9 partitions 10 Flat plate spacer 11 Low melting glass 12 Plasma chamber 13 discharge area 14 Dummy electrode 15 dummy partition 17 spaces 18 notches A anode D signal electrode K cathode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−217396(JP,A) 特開 昭57−85023(JP,A) 特開 平1−177018(JP,A) 特開 昭62−246226(JP,A) 特開 平4−26036(JP,A) 特開 昭57−35831(JP,A) 実開 昭54−93364(JP,U) 実開 昭51−73053(JP,U)   ─────────────────────────────────────────────────── ─── Continued front page       (56) References Japanese Patent Laid-Open No. 1-217396 (JP, A)                 JP-A-57-85023 (JP, A)                 JP-A-1-177018 (JP, A)                 JP 62-246226 (JP, A)                 JP-A-4-26036 (JP, A)                 JP-A-57-35831 (JP, A)                 Actual development Sho 54-93364 (JP, U)                 51-73053 (JP, U)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 主面に沿って互いに平行に配置された複
数の第1電極を有する第1の基板と、前記第1電極と直
交し且つ主面に沿って互いに平行に配置された複数の第
2電極とこの第2電極上に形成された隔壁とを有すると
ともに前記第1の基板と対向する様に配置された第2の
基板と、前記第1電極に接面して設けられた液晶層と、
前記複数の第1電極と反対側において前記液晶層と接面
する様に設けられた薄板ガラスと、この薄板ガラスと前
記第2の基板間にイオン化可能なガスを封入する為に設
けられたプラズマ室とを備えたプラズマアドレス電気光
学装置において、 前記第2の基板と前記薄板ガラスの間に該プラズマ室の
ギャップを規定する平板スペーサを設け、前記第2の基
板の周縁部であって前記平板スペーサの外側に沿って低
融点ガラスを配し該第2の基板と該薄板ガラスを接着し
て該薄板ガラスを平坦化するとともに、 前記薄板ガラスと前記第1の基板とを接着するスペーサ
を前記平板スペーサの上に沿って配し該液晶層の厚みを
均一化する事を特徴とするプラズマアドレス電気光学装
置。
1. A first substrate having a plurality of first electrodes arranged parallel to each other along a principal surface, and a plurality of first substrates orthogonal to the first electrode and parallel to each other along the principal surface. A second substrate having a second electrode and a partition formed on the second electrode and arranged to face the first substrate, and a liquid crystal provided in contact with the first electrode. Layers and
Thin glass provided on the opposite side of the plurality of first electrodes so as to be in contact with the liquid crystal layer, and plasma provided for sealing an ionizable gas between the thin glass and the second substrate A plasma address electro-optical device including a chamber, wherein a flat plate spacer that defines a gap of the plasma chamber is provided between the second substrate and the thin glass plate, and the flat plate is a peripheral portion of the second substrate. A low melting point glass is arranged along the outer side of the spacer to bond the second substrate and the thin glass plate to flatten the thin glass plate, and the spacer for bonding the thin glass plate and the first substrate is formed. A plasma address electro-optical device characterized by being arranged along a flat plate spacer to make the thickness of the liquid crystal layer uniform.
【請求項2】 主面に沿って互いに平行に配置された複
数の第1電極を有する第1の基板と、前記第1電極と直
交し且つ互いに平行に配列された複数の第2電極とこの
第2電極上に形成された隔壁とを有するとともにこの第
2電極が前記第1電極と対向する様に配置された第2の
基板と、前記第1及び第2の基板間に間挿された液晶層
と、前記第1電極と反対側において前記液晶層と接面す
る様に設けられた薄板ガラスと、この薄板ガラスと前記
第2の基板間に形成されたイオン化可能なガスを封入す
る為のプラズマ室とを備えたプラズマアドレス電気光学
装置において、 該第2の基板には該第2電極と同形状のダミー電極が形
成され、該ダミー電極上には棒状低融点ガラスが配設さ
れ、前記第2の基板と前記薄板ガラスを該棒状低融点ガ
ラスで接着して該薄板ガラスを平坦化するとともに、 前記薄板ガラスと前記第1の基板とを接着するスペーサ
を該棒状低融点ガラスの上に沿って配し該液晶層の厚み
を均一化する事を特徴とするプラズマアドレス電気光学
装置。
Wherein a first substrate having a plurality of first electrodes arranged parallel to each other along the main surface, a plurality of orthogonal to the first electrode and are arranged parallel to each other in the second electrode Toko
A second substrate having a partition wall formed on a second electrode and arranged so that the second electrode faces the first electrode; and a second substrate interposed between the first and second substrates. A liquid crystal layer, a thin glass plate provided so as to contact the liquid crystal layer on the side opposite to the first electrode, and an ionizable gas formed between the thin glass plate and the second substrate. In the plasma addressed electro-optical device including the plasma chamber, a dummy electrode having the same shape as the second electrode is formed on the second substrate, and a rod-shaped low melting point glass is disposed on the dummy electrode. The second substrate and the thin glass plate are bonded to each other with the rod-shaped low-melting glass to flatten the thin glass plate, and a spacer for bonding the thin glass plate and the first substrate is provided on the rod-shaped low-melting glass plate. Along with the thickness of the liquid crystal layer Plasma addressing electro-optical device characterized in that it Ichika.
【請求項3】 主面に沿って互いに平行に配置された複
数の第1電極を有する第1の基板と、前記第1電極と直
交し且つ主面に沿って互いに平行に配置された複数の第
2電極とこの第2電極上に形成された隔壁とを有すると
ともに前記第1の基板と対向する様に配置された第2の
基板と、前記第1電極に接面して設けられた電気光学材
料層と、前記複数の第1電極と反対側において前記電気
光学材料層と接面する様に設けられた薄板ガラスと、こ
の薄板ガラスと前記第2の基板間にイオン化可能なガス
を封入する為に設けられたプラズマ室とを備えたプラズ
マアドレス電気光学装置において、 前記第2の基板上に前記隔壁と同一材料でダミー隔壁が
形成されており、第2の基板の周辺部に沿って前記隔壁
と前記ダミー隔壁との間に連続的なスペースを設け、該
スペースに低融点ガラスを充填し前記第2の基板と前記
薄板ガラスを互いに接着した事を特徴とするプラズマア
ドレス電気光学装置。
3. A first substrate having a plurality of first electrodes arranged parallel to each other along a main surface, and a plurality of first substrates orthogonal to the first electrode and arranged parallel to each other along the main surface. A second substrate having a second electrode and a partition wall formed on the second electrode and arranged to face the first substrate, and an electrical device provided in contact with the first electrode. An optical material layer, a thin glass plate provided so as to be in contact with the electro-optical material layer on the side opposite to the plurality of first electrodes, and an ionizable gas is sealed between the thin glass plate and the second substrate. In the plasma address electro-optical device including a plasma chamber provided for the purpose, a dummy partition wall is formed of the same material as the partition wall on the second substrate, and the dummy partition wall is formed along the peripheral portion of the second substrate. There is a continuous gap between the partition and the dummy partition. The over scan provided a plasma addressing electro-optical device, characterized in that the said sheet glass and the second substrate and filling the low melting point glass in said space and bonded to each other.
【請求項4】 前記薄板ガラスと前記第1の基板とを接
着するスペーサが該低融点ガラスで満たされた該スペー
スに沿って配されている事を特徴とする請求項3記載の
プラズマアドレス電気光学装置。
4. The plasma addressed electricity according to claim 3, wherein spacers for adhering the thin glass plate and the first substrate are arranged along the space filled with the low melting point glass. Optical device.
JP24592392A 1992-02-04 1992-08-20 Plasma address electro-optical device Expired - Lifetime JP3366026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24592392A JP3366026B2 (en) 1992-02-04 1992-08-20 Plasma address electro-optical device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4047972A JPH05216416A (en) 1992-02-04 1992-02-04 Plasma address electrooptical device
JP4128260A JPH05297358A (en) 1992-04-21 1992-04-21 Plasma address electrooptical device
JP4-128260 1992-04-21
JP4-47972 1992-04-21
JP24592392A JP3366026B2 (en) 1992-02-04 1992-08-20 Plasma address electro-optical device

Publications (2)

Publication Number Publication Date
JPH06208109A JPH06208109A (en) 1994-07-26
JP3366026B2 true JP3366026B2 (en) 2003-01-14

Family

ID=27293150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24592392A Expired - Lifetime JP3366026B2 (en) 1992-02-04 1992-08-20 Plasma address electro-optical device

Country Status (1)

Country Link
JP (1) JP3366026B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185802A (en) * 1994-12-28 1996-07-16 Noritake Co Ltd Discharge display device
US5684362A (en) * 1995-07-25 1997-11-04 Sony Corporation Plasma addressed electro-optical device having a plasma discharge chamber
FR2764437B1 (en) * 1997-06-10 1999-08-27 Thomson Tubes Electroniques PLASMA PANEL WITH CELL CONDITIONING EFFECT
JP3706742B2 (en) * 1998-07-15 2005-10-19 パイオニア株式会社 Plasma display panel
JP2003068198A (en) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd Display device
JP5162834B2 (en) * 2006-02-28 2013-03-13 カシオ計算機株式会社 Display module

Also Published As

Publication number Publication date
JPH06208109A (en) 1994-07-26

Similar Documents

Publication Publication Date Title
KR940006301B1 (en) Lcd of plasma addressing form and manufactruing method thereof
JPH05216415A (en) Plasma address electrooptical device
JPH08313887A (en) Plasma address display panel and its production
US5997379A (en) Method of manufacturing plasma addressed liquid crystal display
US5684362A (en) Plasma addressed electro-optical device having a plasma discharge chamber
JPH09105919A (en) Plasma address display device
JP3366026B2 (en) Plasma address electro-optical device
US5725406A (en) Plasma addressed display device
KR100229246B1 (en) Plasma address liquid crystal display
JPH0572518A (en) Plasma address display device
US5923389A (en) Plasma addressed electro-optical display
US5759079A (en) Method of producing a plasma addressed liquid crystal display device
JPH05297810A (en) Manufacture of plasma address electrooptic device
JP3271082B2 (en) Plasma address electro-optical device
JPH05216416A (en) Plasma address electrooptical device
JPH10172443A (en) Image display unit
KR100399299B1 (en) Manufacturing Method of Plasma Address Display Device
JPH05297358A (en) Plasma address electrooptical device
JP3301277B2 (en) Plasma address display
JP2995885B2 (en) Image display device
JPH0668801A (en) Plasma discharge panel
US6226056B1 (en) Plasma addressed liquid crystal display device having conductor through dielectric sheet attached to conductive layer centrally located in discharge channel
JPH0743692A (en) Plasma address liquid crystal display device
JP3163691B2 (en) Plasma address electro-optical device
JPH08304779A (en) Production of plasma address display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10