JPH10154818A - Liquid crystal indicating device - Google Patents

Liquid crystal indicating device

Info

Publication number
JPH10154818A
JPH10154818A JP35435397A JP35435397A JPH10154818A JP H10154818 A JPH10154818 A JP H10154818A JP 35435397 A JP35435397 A JP 35435397A JP 35435397 A JP35435397 A JP 35435397A JP H10154818 A JPH10154818 A JP H10154818A
Authority
JP
Japan
Prior art keywords
tft
liquid crystal
orientation
circuit
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35435397A
Other languages
Japanese (ja)
Other versions
JP3009380B2 (en
Inventor
Takashi Aoyama
青山  隆
Nobutake Konishi
信武 小西
Takaya Suzuki
誉也 鈴木
Kenji Miyata
健治 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP35435397A priority Critical patent/JP3009380B2/en
Publication of JPH10154818A publication Critical patent/JPH10154818A/en
Application granted granted Critical
Publication of JP3009380B2 publication Critical patent/JP3009380B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the quality of picture by a method wherein a polycrystalline silicon film, having a plurality of picture element electrodes connected to a plurail of thin film semiconductor elements and also having specific orientation, is formed on a glass substrate as the active layer of the thin film semiconductor element. SOLUTION: A driving circuit is divided into a scanning circuit 8 and a signal circuit, and the signal circuit is composed of a multiplexer 9, a split matrix switch 10, and a high speed shift register 11 which is externally attached to a substrate 4. The picture element of an indication part 5 is composed of a TFT 20 which is an active element, liquid crystal which is an indication medium, and a capacitor 19 consisting of a pixel electrode, and the pixel is arranged in matrix form. The number of pixel of the indication part 5 is determined by the characteristics of the multiplexer 9 of the signal circuit and a split matrix switch 10, and when a circumference driving circuit is formed using a polysilicon TFT having the orientation 111} of large carrier mobility, the number of pixelxs of the display part 5 and be increase.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、液晶などを用いたアクティブマトリクス方式
の表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type display device using a liquid crystal or the like.

【0002】[0002]

【従来の技術】近年、液晶を表示に用いるディスプレイ
などでは、各画素の液晶を駆動するために、各画素ごと
に薄膜トランジスタ(hin ilm ransistor :略
してTFT)を形成するアクティブマトリクス( cti
ve atrix:略してAMX)方式が用いられている。こ
のディスプレイ用基板としては、普通、ガラス基板が使
用されるため、ディスプレイを製作するためのプロセス
温度が約640℃以下に制限される。このため、とりわ
け、TFTの能動層を多結晶シリコン(Polycrystalline
Silicon:略してPoly−Si)中に形成する場合、減圧
CVD(LPCVD)法などによるPoly−Siの堆積温
度も制約されてしまう。この制約の下に膜の堆積温度を
最高プロセス温度近くまで上げることにより、Poly −
Siの結晶性を上げ、Poly−Si の粒径を大きくし、T
FTのキャリア移動を上げる試みがなされている。この
例としては、日経エレクトロニクス1984.9.10
P211(堆積温度600℃),第33回応物学会予稿
集(1986年春)P544(堆積温度610℃)Japa
n Display Tech Digest(1986)3,5(堆積温
度630℃)などに記載がある。これらのPoly−Si膜
を堆積温度から判断すると(J.Electrochem.Soc、1
27,686(1980),131,676(1984)
参照)いずれも{110}が主たる配向となっているこ
とがわかる。
In recent years, such as the display using a liquid crystal display, for driving the liquid crystal of each pixel, the thin film transistors for each pixel (T hin F ilm T ransistor: short TFT) active matrix to form the (A cti
ve M atri x: short AMX) method is used. Since a glass substrate is usually used as the display substrate, the process temperature for manufacturing the display is limited to about 640 ° C. or less. For this reason, among other things, the active layer of the TFT must be polycrystalline silicon (Polycrystalline silicon).
Silicon: When formed in Poly-Si), the deposition temperature of Poly-Si by low pressure CVD (LPCVD) or the like is also restricted. By raising the film deposition temperature to near the maximum process temperature under this constraint, Poly-
Increase the crystallinity of Si, increase the particle size of Poly-Si,
Attempts have been made to increase FT carrier movement. An example of this is Nikkei Electronics 1984.9.10.
P211 (Deposition temperature: 600 ° C), Proceedings of the 33rd Society for Response Science (Spring, 1986) P544 (Deposition temperature: 610 ° C) Japa
n Display Tech Digest (1986) 3, 5 (deposition temperature: 630 ° C.). Judging these Poly-Si films from the deposition temperature (J. Electrochem. Soc, 1
27,686 (1980), 131,676 (1984)
It is understood that {110} is the main orientation in each case.

【0003】[0003]

【発明が解決しようとする課題】従来のAMX方式の表
示装置では、キャリアの移動度がまだまだ十分でないた
めに、いくつかの問題があった。第一の問題点は、表示
部と同一基板上に形成した周辺駆動回路のアドレス時間
に長い時間を要していた点である。このため、表示部の
画素数をあまり増加させることができず、画質は必ずし
も満足なものではなかった。第二の問題点は、表示部の
TFTの寸法をあまり縮小できないため、開口率が上が
らずにこのことからも画質は十分なものではなかった点
である。
The conventional AMX type display device has several problems because the carrier mobility is still insufficient. The first problem is that it takes a long time for the address time of the peripheral drive circuit formed on the same substrate as the display section. For this reason, the number of pixels of the display unit could not be increased much, and the image quality was not always satisfactory. The second problem is that since the size of the TFT in the display unit cannot be reduced so much, the aperture ratio does not increase and the image quality is not sufficient from this.

【0004】本発明の目的は、高性能・高画質の液晶表
示装置を提供することにある。
An object of the present invention is to provide a high-performance and high-quality liquid crystal display device.

【0005】[0005]

【課題を解決するための手段】本発明の液晶表示装置に
よれば、通常ガラス基板上に、マトリクス状に配置され
た複数の薄膜半導体素子と、この複数の薄膜半導体素子
のそれぞれに接続された複数の画素電極を有する。通常
ガラス基板上には、薄膜半導体素子の能動層として{1
11}を主たる配向とする多結晶シリコン膜が形成され
る。
According to the liquid crystal display device of the present invention, a plurality of thin film semiconductor elements arranged in a matrix on a glass substrate and each of the plurality of thin film semiconductor elements are connected to each other. It has a plurality of pixel electrodes. Usually, on a glass substrate, an active layer of a thin film semiconductor device is # 1.
A polycrystalline silicon film having a main orientation of 11 ° is formed.

【0006】初めに、{111}を主たる配向とするP
oly−SiTFT が他の配向のPoly−SiTFT に比べ
キャリアの移動度が大きい理由を述べる。図2はPoly
−Siの粒界近くにできる空乏層とバンド構成の様子を
示す。図2(a)は{111}配向のPoly−Siを、図
2(b)は他の配向のPoly−Siを示す。単結晶シリコン
と酸化膜との界面における表面電荷密度は{100},
{110},{111}の結晶方位順に増加することが
知られている(Appl.Phys.Lett.8,31(196
6)参照)。この電荷密度の考え方は、Poly−Si表面
とゲート酸化膜との界面だけでなく、Poly−Si中の酸
素が結晶粒界に偏析することから、結晶粒界についても
あてはまる。従って、基板と垂直方向(図2では上下方
向)では、粒界付近にできる空乏層は{100}配向,
{110}配向,{111}配向の順で相対的に広くな
る。反対に、キャリアの走行方向(図2では左右方向)
では、粒界付近にできる空乏層は{100}配向,{1
10}配向,{111}配向の順で相対的に狭くなる。
従って、粒界に生じる電位障壁は、キャリアの走行方向
では、{100}配向,{110}配向,{111}配
向の順で相対的に低くなる。Poly−Siのキャリアの移
動度は粒界付近に生じる電位障壁の高さで決まる。よっ
て、{111}を主たる配向とするPoly−SiTFT
は、相対的に、他の配向のPoly−SiTFTよりキャリ
アの移動度が大きくなることがわかる。このようにキャ
リアの移動度が大きい{111}を主たる配向とするP
oly−SiTFTを用いて、表示部を形成すると、表示部
の画素数を増やせる。
[0006] First, P with {111} as the main orientation
The reason why the poly-Si TFT has a higher carrier mobility than the Poly-Si TFT having another orientation will be described. Figure 2 is Poly
The depletion layer formed near the grain boundary of -Si and the band configuration are shown. FIG. 2A shows Poly-Si of {111} orientation, and FIG. 2B shows Poly-Si of another orientation. The surface charge density at the interface between the single crystal silicon and the oxide film is {100},
It is known that the crystal orientation increases in the order of {110} and {111} (Appl. Phys. Lett. 8, 31 (196)
6)). This concept of the charge density applies not only to the interface between the Poly-Si surface and the gate oxide film but also to the crystal grain boundaries because oxygen in Poly-Si segregates at the crystal grain boundaries. Therefore, in the direction perpendicular to the substrate (vertical direction in FIG. 2), the depletion layer formed near the grain boundary has {100} orientation,
The orientation becomes relatively wide in the order of {110} orientation and {111} orientation. Conversely, the traveling direction of the carrier (left-right direction in FIG. 2)
Then, the depletion layer formed near the grain boundary is {100} oriented,
The orientation becomes relatively narrow in the order of 10 ° orientation and {111} orientation.
Therefore, the potential barrier generated at the grain boundary becomes relatively lower in the order of {100} orientation, {110} orientation, and {111} orientation in the carrier traveling direction. The mobility of Poly-Si carriers is determined by the height of a potential barrier generated near a grain boundary. Therefore, a Poly-Si TFT having {111} as the main orientation
Shows that the mobility of carriers is relatively higher than that of Poly-Si TFTs of other orientations. As described above, P <b> 1, in which {111} having a large carrier mobility is the main orientation,
When a display portion is formed using an oly-Si TFT, the number of pixels in the display portion can be increased.

【0007】また、{111}を主たる配向とするPol
y−SiTFTを、表示部のアクティブマトリクスに用い
ることにより、開口率を上げられる。
Further, Pol having {111} as a main orientation
The aperture ratio can be increased by using the y-Si TFT for the active matrix of the display unit.

【0008】[0008]

【発明の実施の形態】液晶表示装置(LCD)の基本的
な構成を図6に示す。
FIG. 6 shows a basic structure of a liquid crystal display (LCD).

【0009】マイクロプロセッサー(図示せず)等の外
部からの信号は、コントロール回路104に入力され
る。表示情報を記憶するメモリ105やキャラクタ・ジ
ェネレータ(図示せず)等からの表示データ(文字デー
タ)は、コントロール回路104によって管理制御さ
れ、走査側駆動回路103,データ側駆動回路102を
通して、表示部101に表示される。
A signal from an external device such as a microprocessor (not shown) is input to the control circuit 104. Display data (character data) from a memory 105 for storing display information, a character generator (not shown), and the like are managed and controlled by a control circuit 104, and are passed through a scanning drive circuit 103 and a data drive circuit 102 to a display unit. Displayed at 101.

【0010】〔実施例 1〕このようにキャリアの移動
度が大きい{111}を主たる配向とするPoly−SiT
FT を用いて周辺駆動回路を形成すると、表示部5の
画素数を増やせる点について述べる。表示装置の駆動回
路は、図1に示すように、一般に、走査回路8と信号回
路に分けられ、信号回路はマルチプレクサ9,分割マト
リクススイッチ10,基板4に外付けする高速シフトレ
ジスタ11から成る。表示部の画素は能動素子たるTF
T20と、表示媒質たる液晶および画素電極からなるキ
ャバシタ19とからなり、図示するようにマトリクス状
に配列されている。表示部5の画素数は、主として、信
号回路のマルチプレクサ9と分割マトリクススイッチ1
0の特性で決まる。信号側から見た1つの画素当りの書
込み時間Tadは、
[Embodiment 1] Poly-SiT having a main orientation of {111} in which carrier mobility is large as described above
The point that the number of pixels of the display unit 5 can be increased by forming a peripheral driver circuit using FT will be described. As shown in FIG. 1, the driving circuit of the display device is generally divided into a scanning circuit 8 and a signal circuit. The signal circuit includes a multiplexer 9, a divided matrix switch 10, and a high-speed shift register 11 externally attached to the substrate 4. The pixels of the display unit are TF, which is an active element.
T20 and a capacitor 19 composed of a liquid crystal as a display medium and a pixel electrode are arranged in a matrix as shown in the figure. The number of pixels of the display unit 5 mainly depends on the multiplexer 9 of the signal circuit and the divided matrix switch 1.
It is determined by the characteristic of 0. The writing time Tad per pixel viewed from the signal side is:

【0011】[0011]

【数1】 (Equation 1)

【0012】とあらわせる。ここで、fF はフレーム周
波数(通常60Hz)、Nは信号側のライン数である。
Tadは信号回路のTFT特性であり、通常、約10μse
c である。ここで{111}を主たる配向とするPoly
−SiTFTを用いて回路を形成すると、キャリア移動
度が大きくON特性が優れているため、Tadを1μsec
以下に減少させることが可能となる。従って、信号側の
ライン数Nを1ケタ以上増加させることが可能である。
走査回路8に関しては信号回路ほど条件はきびしくない
が、クロック周波数fcpが回路特性のめやすとなり
## EQU1 ## Here, f F is the frame frequency (normally 60 Hz), and N is the number of lines on the signal side.
Tad is the TFT characteristic of the signal circuit and is usually about 10 μse
c. Here, Poly with {111} as the main orientation
When a circuit is formed by using -Si TFT, the carrier mobility is large and the ON characteristics are excellent.
It can be reduced to the following. Therefore, it is possible to increase the number N of lines on the signal side by one digit or more.
The condition of the scanning circuit 8 is not as severe as that of the signal circuit, but the clock frequency fcp is a measure of the circuit characteristics.

【0013】[0013]

【数2】 fcp=fF ×M …(数2) とあらわせる。ここで、Mは走査ライン数である。fcp
は、通常、約10KHzであるが、{111}を主たる
配向とするPoly−SiTFTを用いれば、fcpをMHz
オーダまで上げることが可能である。従って、走査側の
ライン数を2ケタ以上増加させることができる。以上か
ら、表示部の画素M×Nは、従来法に比べ、3ケタ以上
増加させることが可能である。
[Expression 2] fcp = f F × M (Expression 2) Here, M is the number of scanning lines. fcp
Is usually about 10 KHz, but if a Poly-Si TFT having {111} as the main orientation is used, fcp can be changed to MHz.
It is possible to raise to the order. Therefore, the number of lines on the scanning side can be increased by two digits or more. As described above, the number of pixels M × N in the display unit can be increased by three digits or more compared to the conventional method.

【0014】〔実施例 2〕次に{111}を主たる配
向とするPoly−SiTFTを表示部のアクティブマトリ
クスに用いることにより、開口率を上げられる点につい
て述べる。開口率は、表示部において、透明電極による
液晶の駆動可能領域を示し、表示装置の画質の1つの目
やすである。開口率をある値以上に上げられない理由
は、TFTとAl電極が各画素上に存在するからであ
る。TFTのゲート幅Wとゲート長Lは、普通、それぞ
れ50μm,10μmなる値である。プロセス加工最小
寸法が約10μmであることからLの値が決まり、次
に、十分なTFTのオン電流を得るために、ゲート幅が
決まっている。{111}配向Poly−SiTFTを各画
素に用いれば、プロセス加工寸法が現状のままで、ゲー
ト幅を20μm以下まで縮小できる。ゲート幅が減少す
ることは、ゲート領域のみならず、ソースとドレイン領
域の面積も減少することになる。従って、開口率を従来
の約65%から約75%まで増加させることができる。
これに、伴い表示部の画質が向上する。なお、TFTの
寸法縮小は歩留り向上にもつながる。
[Embodiment 2] Next, the point that the aperture ratio can be increased by using a Poly-Si TFT having {111} as a main orientation for an active matrix of a display portion will be described. The aperture ratio indicates a region where the liquid crystal can be driven by the transparent electrode in the display unit, and is an indicator of the image quality of the display device. The reason why the aperture ratio cannot be increased beyond a certain value is that the TFT and the Al electrode exist on each pixel. The gate width W and the gate length L of the TFT are usually 50 μm and 10 μm, respectively. The value of L is determined because the minimum dimension of the process is about 10 μm, and then the gate width is determined in order to obtain a sufficient ON current of the TFT. If a {111} oriented Poly-Si TFT is used for each pixel, the gate width can be reduced to 20 μm or less while the process dimensions remain unchanged. Decreasing the gate width reduces not only the area of the gate region but also the area of the source and drain regions. Accordingly, the aperture ratio can be increased from about 65% to about 75%.
Accordingly, the image quality of the display unit is improved. The reduction in the size of the TFT also leads to an improvement in the yield.

【0015】〔実施例 3〕本実施例では、{111}
を主たる配向とするPoly−SiTFTの構造と製造方法
について述べる。
Embodiment 3 In this embodiment, {111}
The structure and the manufacturing method of the Poly-Si TFT having the main orientation will be described.

【0016】図3は、図1に示す表示装置を形成する
{111}を主たる配向とするPoly−SiTFT の断
面構造を示す。基板4は歪温度約640℃のガラス板で
ある。基板4を550℃に保ち、ヘリウムで20%に希
釈したモノシランガスを原料として減圧CVD法により
膜12を堆積させる。膜厚は1500Åである。次にN
2 中、600℃の条件で24時間の熱処理を行う。熱処
理後、{111}配向Poly−SiTFT 膜12が形成
される。ホト・エッチング工程後、常圧CVD法により
SiO2 ゲート絶膜19を1500Å堆積させる。次に
ゲート電極を形成する。ホト・エッチング工程後、ソー
ス,ドレイン領域13,14のインプラを行う。条件と
しては、リン(P)を30KeVの電圧で5×1015cm-2
のドーズ量打込む。続いて、リンガラス(Phospho Sil
icate Glass、略してPSG)16を480℃で500
0Å堆積させる。さらに、N2 中、600℃の条件で2
0時間の熱処理を行い、インプラ領域を活性化させる。
コンタクト用のホト・エッチング工程の後、Al電極1
7を6000Åスパッタする。ホト・エッチング工程の
後、透明電極であるITO(Indium Titan Oxyde)を
1000Åスパッタする。ホト・エッチング工程の後、
カラーフィルタと偏光膜を備えた他のガラス基板との間
に液晶を封入して表示装置が完成する。本実施例の表示
部におけるTFTのチャネル幅、チャネル長はそれぞれ
20μm,10μmである。表示部5のマトリクスにお
けるライン数は600×1980である。また、開口率
は75%である。本実施例では、図1のキャパシタとな
る液晶19を駆動するTFT20を例に説明したが、こ
のようなTFTは、周辺回路、例えば、走査回路8に用
いてもよいことは言うまでもない。
FIG. 3 shows a cross-sectional structure of a Poly-Si TFT having a main orientation of {111} forming the display device shown in FIG. The substrate 4 is a glass plate having a strain temperature of about 640 ° C. The substrate 4 is kept at 550 ° C., and a film 12 is deposited by a low pressure CVD method using a monosilane gas diluted to 20% with helium as a raw material. The film thickness is 1500 °. Then N
2 , heat treatment is performed at 600 ° C. for 24 hours. After the heat treatment, a {111} oriented Poly-Si TFT film 12 is formed. After the photo-etching step, an SiO 2 gate insulating film 19 is deposited at 1500 ° by a normal pressure CVD method. Next, a gate electrode is formed. After the photo-etching step, the source and drain regions 13 and 14 are implanted. The condition is that phosphorus (P) is applied at a voltage of 30 KeV and 5 × 10 15 cm −2.
Of the dose. Then, the Phospho glass (Phospho Sil)
icate Glass (abbreviated PSG) 16 at 480 ° C for 500
Deposit 0 °. Further, under N 2 at 600 ° C.
A heat treatment for 0 hour is performed to activate the implantation region.
After the photo-etching process for the contact, the Al electrode 1
7 is sputtered at 6000 °. After the photo-etching step, ITO (indium titanium oxide), which is a transparent electrode, is sputtered at 1000 °. After the photo-etching process,
Liquid crystal is sealed between the color filter and another glass substrate provided with a polarizing film to complete a display device. The channel width and the channel length of the TFT in the display section of this embodiment are 20 μm and 10 μm, respectively. The number of lines in the matrix of the display unit 5 is 600 × 1980. The aperture ratio is 75%. In the present embodiment, the TFT 20 for driving the liquid crystal 19 serving as the capacitor in FIG. 1 has been described as an example. However, it is needless to say that such a TFT may be used for a peripheral circuit, for example, the scanning circuit 8.

【0017】〔実施例 4〕図4は、本発明の別の実施
例を示す。本実施例では、走査回路8および信号回路1
8等の駆動回路がすべて基板4に外付けされているため
{111}を主たる配向とするPoly−SiTFTを用い
て、表示部5のアクティブマトリクスのみを形成した。
これにより、実施例2と同様開口率を従来の65%から
75%に増加することができた。
Embodiment 4 FIG. 4 shows another embodiment of the present invention. In the present embodiment, the scanning circuit 8 and the signal circuit 1
Since all the driving circuits such as 8 are externally mounted on the substrate 4, only the active matrix of the display section 5 is formed using a Poly-Si TFT having {111} as a main orientation.
As a result, the aperture ratio could be increased from 65% of the prior art to 75% as in Example 2.

【0018】〔実施例 5〕図5は本発明の別の実施例
を示す。本実施例では{111}を主たる配向とするP
oly−SiTFTを用いて、これまで基板4以外の部分に
外付けしていた信号回路の高速シフトレジスタ11も表
示部5と同一基板に内蔵することができる。これによ
り、本実施例では接続端子数を従来の177本から38
本に減らすことができた。
[Embodiment 5] FIG. 5 shows another embodiment of the present invention. In the present embodiment, P
By using the oly-Si TFT, the high-speed shift register 11 of the signal circuit which has been externally attached to a portion other than the substrate 4 can be incorporated in the same substrate as the display section 5. As a result, in this embodiment, the number of connection terminals is increased from the conventional 177 to 38.
Could be reduced to books.

【0019】従来は、TFTの移動度が低い(小さい)
ため、同一基板上に高速シフトレジスタ11を表示部5
と同一基板上に設けることは困難であった。
Conventionally, the mobility of a TFT is low (small)
Therefore, the high-speed shift register 11 is provided on the display unit 5 on the same substrate.
It is difficult to provide them on the same substrate.

【0020】〔実施例 6〕本実施例は{111}配向
Poly−Siを周辺駆動回路のみに用いる場合を示す。こ
れには、Poly−Si堆積温度を変えて、2度LPCVD
層をつける必要がある。はじめにL字型の石英板を周辺
回路形成位置においてマスクとし、表示部のTFT形成
位置に、600℃,0.6Torrの条件でLPCVD膜を
1500Å堆積させる。次に、長方形の石英板を表示部
のTFT形成位置に置いてマスクとし、周辺回路形成位
置に550℃,0.6Torrの条件でLPCVD膜を15
00Å堆積させる。続いて、600℃,24時間の熱処
理を行うと、550℃で堆積させた膜は{111}を主
たる配向とするPoly−Si膜となり、600℃で堆積さ
せた膜は{111}を主たる配向とするPoly−Si膜と
なる。以後のプロセスは前記と同じである。このような
周辺回路のみを{111}配向としたディスプレイは以
下の特徴を持つ。すなわち、高速動作を要求される周辺
回路は{111}配向であるため、寸法を小さいままで
駆動可能である。
[Embodiment 6] This embodiment shows a case where the {111} orientation Poly-Si is used only in the peripheral driving circuit. This is done by changing the Poly-Si deposition temperature and performing LPCVD twice.
It is necessary to add layers. First, an L-shaped quartz plate is used as a mask at a peripheral circuit forming position, and an LPCVD film is deposited at a temperature of 600 ° C. and 0.6 Torr at 1500 ° at a TFT forming position of a display portion. Next, a rectangular quartz plate is placed at the TFT forming position of the display section as a mask, and an LPCVD film is formed on the peripheral circuit forming position at 550 ° C. and 0.6 Torr under a condition of 0.6 Torr.
Deposit 00 °. Subsequently, when heat treatment is performed at 600 ° C. for 24 hours, the film deposited at 550 ° C. becomes a Poly-Si film having a main orientation of {111}, and the film deposited at 600 ° C. has a main orientation of {111}. Poly-Si film is obtained. Subsequent processes are the same as described above. A display in which only such peripheral circuits are oriented {111} has the following features. That is, since the peripheral circuits requiring high-speed operation have the {111} orientation, they can be driven with their dimensions kept small.

【0021】マトリクス部分のTFTは、{111}配
向であるために、寸法を縮小して、開口率を上げること
はできないが、オフ電源を減らすことが可能であり、こ
の分だけ、周辺回路による表示部分駆動のための、動作
マージンが大きくとれる。
Since the TFTs in the matrix portion have {111} orientation, the dimensions cannot be reduced and the aperture ratio cannot be increased. However, it is possible to reduce the off power supply, and the peripheral circuit has a corresponding amount. An operation margin for driving the display portion can be increased.

【0022】また、上記実施例中に記載した効果以外に
{111}を主たる配向とするキャリアの移動度の高い
Poly−SiTFTを用いれば、同一基板上に従来の移動
度の低いPoly−Siでは混載できなかった回路までの混
載できるため、装置の小型化も図ることができるという
効果である。
In addition to the effects described in the above embodiment, if a Poly-Si TFT having high carrier mobility having {111} as the main orientation is used, the conventional Poly-Si TFT having low mobility on the same substrate can be used. Since the circuits that could not be mixed can be mixed, the size of the apparatus can be reduced.

【0023】上記各図中で、同符号がついている部分は
同じ機能を果たす部分である。
In the above figures, the parts denoted by the same reference numerals are the parts that perform the same function.

【0024】[0024]

【発明の効果】本発明によれば、液晶表示装置の画質を
向上させることができる。
According to the present invention, the image quality of a liquid crystal display device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における表示装置の平面構成
図である。
FIG. 1 is a plan view of a display device according to an embodiment of the present invention.

【図2】多結晶シリコンの配向性とバンド構造との関係
を示す模式図である。
FIG. 2 is a schematic diagram showing a relationship between orientation of polycrystalline silicon and a band structure.

【図3】本発明の一実施例におけるTFTの断面構成図
である。
FIG. 3 is a cross-sectional configuration diagram of a TFT according to one embodiment of the present invention.

【図4】本発明の別の実施例における表示装置の平面構
成図である。
FIG. 4 is a plan view of a display device according to another embodiment of the present invention.

【図5】本発明のさらに別の実施例における表示装置の
平面構成図である。
FIG. 5 is a plan view of a display device according to still another embodiment of the present invention.

【図6】本発明の表示装置の全体構成を示す図である。FIG. 6 is a diagram showing an overall configuration of a display device of the present invention.

【符号の説明】[Explanation of symbols]

1…結晶粒、2…結晶粒界、3…空乏層、4…基板、5
…表示部、6…価電子帯の最大エネルギー位置、7…伝
導帯の最大エネルギー位置、8…走査回路、9…マルチ
プレクサ、10…マトリクススイッチ、11…高速シフ
トレジスタ、12…{111}を主たる配向とする多結
晶シリコン膜、13…ソース、14…ドレイン、15…
ゲート電極、16…リンガラス、17…Al電極、18
…信号回路、101…表示部、102…データ側駆動回
路、103…走査側駆動回路、104…コントロール回
路、105…メモリ。
DESCRIPTION OF SYMBOLS 1 ... Crystal grain, 2 ... Grain boundary, 3 ... Depletion layer, 4 ... Substrate, 5
... Display part, 6 ... Maximum energy position of valence band, 7 ... Maximum energy position of conduction band, 8 ... Scanning circuit, 9 ... Multiplexer, 10 ... Matrix switch, 11 ... High-speed shift register, 12 ... {111} Polycrystalline silicon film to be oriented, 13 ... source, 14 ... drain, 15 ...
Gate electrode, 16 ... phosphor glass, 17 ... Al electrode, 18
.., A signal circuit, 101, a display unit, 102, a data-side driving circuit, 103, a scanning-side driving circuit, 104, a control circuit, and 105, a memory.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 健治 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Kenji Miyata 4026 Kuji-cho, Hitachi City, Ibaraki Pref. Hitachi Research Laboratory, Hitachi, Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】一対の基板と、この一対の基板間に配置さ
れた液晶層とを有する液晶表示装置において、 前記一対の基板の一方の基板は通常ガラス基板であっ
て、この通常ガラス基板はマトリクス状に配置された複
数の薄膜半導体素子と、この複数の薄膜半導体素子のそ
れぞれに接続された複数の画素電極とを有し、 前記通常ガラス基板には、前記複数の薄膜半導体素子の
能動層として{111}を主たる配向とする多結晶シリコ
ン膜が形成されている液晶表示装置。
1. A liquid crystal display device having a pair of substrates and a liquid crystal layer disposed between the pair of substrates, wherein one of the pair of substrates is a normal glass substrate, and the normal glass substrate is It has a plurality of thin-film semiconductor elements arranged in a matrix and a plurality of pixel electrodes connected to each of the plurality of thin-film semiconductor elements. The normal glass substrate has an active layer of the plurality of thin-film semiconductor elements. Liquid crystal display device in which a polycrystalline silicon film having {111} as a main orientation is formed.
【請求項2】請求項1において、前記通常ガラス基板の
歪温度が約640℃である液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the strain temperature of the normal glass substrate is about 640 ° C.
JP35435397A 1997-12-24 1997-12-24 Liquid crystal display Expired - Lifetime JP3009380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35435397A JP3009380B2 (en) 1997-12-24 1997-12-24 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35435397A JP3009380B2 (en) 1997-12-24 1997-12-24 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62143136A Division JPS63307431A (en) 1987-06-10 1987-06-10 Thin film semiconductor display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP12672099A Division JP3542301B2 (en) 1999-05-07 1999-05-07 Liquid crystal display
JP12671999A Division JPH11345979A (en) 1999-05-07 1999-05-07 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH10154818A true JPH10154818A (en) 1998-06-09
JP3009380B2 JP3009380B2 (en) 2000-02-14

Family

ID=18436993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35435397A Expired - Lifetime JP3009380B2 (en) 1997-12-24 1997-12-24 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3009380B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505022B2 (en) * 2004-02-06 2009-03-17 Sharp Kabushiki Kaisha Shift register and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505022B2 (en) * 2004-02-06 2009-03-17 Sharp Kabushiki Kaisha Shift register and display device

Also Published As

Publication number Publication date
JP3009380B2 (en) 2000-02-14

Similar Documents

Publication Publication Date Title
US5153702A (en) Thin film semiconductor device and method for fabricating the same
EP1041641B1 (en) A method for manufacturing an electrooptical device
JP2999271B2 (en) Display device
JP3109968B2 (en) Method for manufacturing active matrix circuit board and method for manufacturing liquid crystal display device using the circuit board
EP0430592B1 (en) An active matrix display device
JP3402909B2 (en) Thin film transistor device and liquid crystal display device
JPH0132672B2 (en)
JP3423108B2 (en) Display device and method of manufacturing display device
JP3009380B2 (en) Liquid crystal display
JP3542301B2 (en) Liquid crystal display
JP2791280B2 (en) Liquid crystal display
JPH0473929B2 (en)
JPH11345979A (en) Liquid crystal display device
JPS63307431A (en) Thin film semiconductor display device
JP2001083549A (en) Liquid crystal display device
JPH06230421A (en) Production of thin-film transistor matrix
JPS63223788A (en) Drive ic for active matrix display device
JPH0239103B2 (en)
JP4104888B2 (en) Method for manufacturing thin film transistor device
JP2001094117A (en) Liquid crystal display device
JP2001066640A (en) Liquid crystal display device
JP2997737B2 (en) Liquid crystal display
JPH0682818A (en) Active matrix substrate and its production
JPH07248508A (en) Liquid crystal display device
JPH05323361A (en) Active matrix type image display panel and its manufacture

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8