JPH1015201A - 遊技制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ユーザープログラムを正常に動作させる。 【解決手段】 ユーザープログラムの正当性を判定し、
正当性が認められた場合にユーザープログラムに中央処
理装置の処理を移行させる正当性判定手段１００を含む
遊技用演算処理装置１０１を備えた遊技制御装置におい
て、所定周期の基準時間を作成する基準時間作成手段１
０２と、この基準時間に基づいて所定周期の基準パルス
を発生する基準パルス発生手段１０３と、前記正当性判
定手段の判定によりユーザープログラムの正当性が認め
られた場合、所定のタイミングにて基準パルス発生手段
より遊技用演算処理装置への基準パルスの出力を許可す
る出力許可手段１０４と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パチンコ機等の
遊技機の遊技制御装置に関する。

【０００２】

【従来の技術】パチンコ機等の遊技機の遊技制御装置
は、中央処理装置としてＣＰＵ、遊技プログラムを格納
したＲＯＭ、作業領域としてＲＡＭ、他に電源回路、入
出力回路等から構成されている。

【０００３】この場合、ＲＯＭが着脱可能だと、遊技機
メーカーから遊技店に納入された後に、ＲＯＭが正規の
ものから例えば大当たり確率を高確率に改竄したもの等
に不正に変えられることがある。また、不当な第三者が
遊技店の閉店後に忍び込み、例えば大当たりを出やすく
したＲＯＭを正規のものと入れ換えて、翌日当該ＲＯＭ
に入れ換えた遊技機で遊技を行って不当な利益を得たり
することがある。

【０００４】このようなＲＯＭの交換を防止する対策と
して、いわゆる遊技用演算処理装置Ｖ１、そのＲＯＭの
交換による不正を確実に防止するものとして遊技用演算
処理装置Ｖ２が開発されている。

【０００５】遊技用演算処理装置Ｖ２は、遊技用演算処
理装置Ｖ１がメーカーが作成した遊技プログラム（ユー
ザープログラム）等を格納するＲＯＭを別に設けるのに
対して、ＣＰＵコアと、所定のセキュリティプログラ
ム、ユーザープログラムを格納したＲＯＭと、作業領域
としてのＲＡＭと、タイマ等の機能を１チップに備えた
遊技用の演算処理装置からなる。

【０００６】これは、遊技用演算処理装置メーカーに
て、マスターＲＯＭにユーザープログラムを書き込むと
共に、そのユーザープログラムを所定のアルゴニズムで
暗号化した値を所定領域に格納して、メーカーに供給す
る。メーカーは、そのマスターＲＯＭを用いて、予め所
定領域にセキュリティプログラムを格納してある遊技用
演算処理装置Ｖ２のＲＯＭにユーザープログラム、その
暗号化値を書き込み、生産（量産）する。ただし、保安
電子通信技術協会等の検定機関にて遊技機の性能が所定
の基準を満たした場合である。

【０００７】この遊技用演算処理装置Ｖ２は、動作開始
時に、セキュリティプログラムが動作し、そのセキュリ
ティプログラムにしたがいユーザープログラムを読み込
んで暗号化を行い、その暗号化値と格納している暗号化
値とを比較する。これらの暗号化値が一致した場合は、
ユーザープログラムを実行すべく、ユーザープログラム
に処理を移行する。その比較結果がＮＧの場合は、ユー
ザープログラムへの移行を禁止して、遊技を不許可にす
る。

【０００８】このような遊技用演算処理装置Ｖ２は、着
脱できるＲＯＭはなく、例えばプログラムを改竄するに
は、チップ自体を改竄しなくてはならない。これは、改
竄用の設備等を考えると、不可能に近いものとなってい
る。

【０００９】

【発明が解決しようとする課題】遊技制御装置が設置さ
れる環境は、常に遊技球（金属球）が循環しており、遊
技球の移動に伴いノイズが発生している。そこで、遊技
制御装置は、このようなノイズによるプログラムの暴走
を防止するために、ある一定間隔毎にＣＰＵをリセット
して（リセット割り込みと称す）、毎回プログラムの初
期番地から実行するような構成になっている。これによ
り、万一プログラムが暴走しても、所定時間後にリセッ
トがかかり、プログラムの初期番地に復帰するので、プ
ログラムの暴走を最小限に抑えられる。

【００１０】したがって、前記遊技用演算処理装置Ｖ２
を使用した場合も、外部からユーザープログラムを所定
間隔毎に初期番地から実行させる機能が必要となってい
る。

【００１１】しかし、遊技用演算処理装置Ｖ２は、動作
開始時に検定機関が格納したセキュリティプログラムが
起動して、セキュリティ結果が正常な場合に、ユーザー
プログラムに処理を移行させるので、動作開始時からリ
セット割り込み（ユーザーリセット割り込み）をかける
と、ユーザープログラムに移行してから１回目のリセッ
ト割り込みが行われるまでの時間が短くなってしまう。

【００１２】ユーザープログラムは、１シーケンスが所
定時間（例えば２ｍｓｅｃ）内で終了するように、即ち
リセット割り込み時間内で１シーケンスの処理が終了す
るように作成しているので、例えば１回目の割り込みが
１ｍｓｅｃでかかると、１シーケンスの処理が終了する
前に、初期番地に戻ってしまい、１シーケンス目に行う
処理（初期化処理、初期設定処理）が終了する前に終了
してしまうのである。このため、正常にプログラムが動
作しない可能性が高くなる。

【００１３】なお、リセット割り込み信号は遊技用演算
処理装置Ｖ２のユーザーリセット割り込み端子に入力す
るが、セキュリティプログラム中はリセットしない。

【００１４】この発明は、このような遊技用演算処理装
置（遊技用演算処理装置Ｖ２）の処理がセキュリティプ
ログラムからユーザープログラムに移行した際、リセッ
ト割り込みを的確に行い、ユーザープログラムを正常に
動作させることを目的としている。

【００１５】

【課題を解決するための手段】第１の発明は、図６に示
すようにユーザープログラムの正当性を判定し、正当性
が認められた場合にユーザープログラムに中央処理装置
の処理を移行させる正当性判定手段１００を含む遊技用
演算処理装置１０１を備えた遊技制御装置において、所
定周期の基準時間を作成する基準時間作成手段１０２
と、この基準時間に基づいて所定周期の基準パルスを発
生する基準パルス発生手段１０３と、前記正当性判定手
段１００の判定によりユーザープログラムの正当性が認
められた場合、所定のタイミングにて基準パルス発生手
段１０３より遊技用演算処理装置１０１への基準パルス
の出力を許可する出力許可手段１０４と、を備える。

【００１６】第２の発明は、正当性判定手段による判定
中は、基準時間作成手段、基準パルス発生手段の出力を
規制する。

【００１７】第３の発明は、出力許可手段は、遊技用演
算処理装置からの信号を基に、所定のタイミングにて基
準パルス発生手段より遊技用演算処理装置への基準パル
スの出力を許可する。

【００１８】第４の発明は、基準パルス発生手段よりの
基準パルスは、遊技演算処理装置のユーザーリセット端
子に入力される。

【００１９】第５の発明は、遊技用演算処理装置は、基
準パルス発生手段よりの基準パルスを受けるとユーザー
プログラムを初期番地より開始する。

【００２０】

【作用】したがって、ユーザープログラムに処理を移行
すると、遊技用演算処理装置は基準パルス発生手段より
の基準パルスを基に、ユーザープログラムを的確に実行
する。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２２】図１はパチンコ機等の遊技機の制御系のブ
ロック構成を示すもので、１０は遊技制御装置（役物制
御装置）を示す。

【００２３】１１は遊技球の排出装置の排出制御装置、
１２は遊技領域に遊技画像を表示する表示装置の表示制
御装置、１３は大当たり遊技時等に遊技球を入賞しやす
い状態に変換する変動入賞装置、１４は表示装置の画像
遊技を始動する始動記憶の記憶表示器、１５はランプ・
ＬＥＤ等の装飾表示器を示す。遊技領域の始動口には、
始動スイッチ１６を、変動入賞装置１３内には、入賞球
をカウントするカウントスイッチ１７、継続スイッチ１
８等を設けている。

【００２４】遊技制御装置１０は、遊技用演算処理装置
（遊技用演算処理装置Ｖ２）２０、クロック発生回路２
１、入力ポート２２、フィルタ、出力ポート２３、ドラ
イバ、サウンドジェネレータ２４、リセット信号発生回
路２５等からなる。

【００２５】遊技用演算処理装置２０は、図２のように
中央処理装置としてのＣＰＵコア３０、ＲＯＭ３１、作
業領域としてのＲＡＭ３２、ウォッチドッグタイマ３
３、アドレスデコーダ３４、ＰＩＯ３５、ＣＴＣ、クロ
ックジェネレータ３６、リセット／割り込みコントロー
ラ３７、出力制御回路３８、外部バスインターフェース
４０等からなる。

【００２６】ＲＯＭ３１には、それぞれ所定の領域にシ
ステムプログラム（セキュリティプログラムを含む）、
ユーザープログラム（遊技プログラム）、およびユーザ
ープログラムを所定のアルゴニズムで暗号化した値を格
納している。これは、予めシステムプログラムを格納し
たＲＯＭ３１に、ユーザープログラム、その暗号化値の
書き込みを、遊技用演算処理装置メーカーにて作成した
マスターＲＯＭを用いて行う。

【００２７】クロックジェネレータ３６は、外部クロッ
ク（クロック発生回路２１）から入力された周波数を分
周したクロックを生成して、各内蔵デバイスへ供給す
る。

【００２８】ユーザープログラムは、各機器の初期化処
理、遊技状態および各スイッチの検出に基づき表示制御
装置１２、排出制御装置１１、サウンドジェネレータ２
４等に制御信号を出力する処理、変動入賞装置１３、記
憶表示器１４、装飾表示器１５等の制御を行うプログラ
ムデータ等からなる。

【００２９】遊技用演算処理装置２０は、動作開始時
に、セキュリティプログラムを起動して、ユーザープロ
グラムのセキュリティチェックを行う。

【００３０】セキュリティプログラムの動作中、遊技用
演算処理装置２０はモード端子２６からセキュリティモ
ードを表す高周波数のパルスのモード信号（セキュリテ
ィモード信号）を出力する。セキュリティチェックを終
了してユーザープログラムのセキュリティＯＫの場合、
遊技用演算処理装置２０はユーザープログラムに処理を
移行すると共に、モード端子２６からユーザーモードを
表すハイレベルのモード信号（ユーザーモード信号）を
出力する。

【００３１】リセット／割り込みコントローラ３７は、
システムリセット端子４１からのシステムリセット、ユ
ーザーリセット端子４２からのユーザーリセット等を検
出してＣＰＵ３０に知らせる。

【００３２】リセット信号発生回路２５は、図３のよう
にバイナリカウンタ４５と、フリップフロップ４６，４
７等からなり、遊技用演算処理装置２０（クロック発生
回路２１）からのシステムクロック信号（例えば６ＭＨ
ｚ）が、バイナリカウンタ４５とフリップフロップ４６
に入力される。

【００３３】バイナリカウンタ４５のＱ６の出力は、フ
リップフロップ４７に入力され、Ｑ１３，Ｑ１４の出力
は、ＮＡＮＤ回路４８を介してフリップフロップ４６の
リセット（ＣＬ負論理）側に入力される。

【００３４】フリップフロップ４６のデータ（Ｄ）側、
プリセット（ＰＲ負論理）側には所定電圧がかけられ
る。フリップフロップ４６のＱ出力は、フリップフロッ
プ４７のリセット（ＣＬ負論理）側とＮＡＮＤ回路５０
に入力される。フリップフロップ４７のデータ（Ｄ）側
には所定電圧がかけられる。

【００３５】遊技用演算処理装置２０のモード端子２６
からのモード信号は、フリップフロップ４７のプリセッ
ト（ＰＲ負論理）側とＮＡＮＤ回路５０に入力される。
ＮＡＮＤ回路５０の出力は、バイナリカウンタ４５のリ
セット（ＲＳＴ）側に入力される。

【００３６】このフリップフロップ４７のＱ出力が、遊
技用演算処理装置２０のユーザーリセット端子２６（負
論理）に入力されるようになっている。

【００３７】なお、５２はシステムリセット回路であ
る。

【００３８】次に、遊技用演算処理装置２０、リセット
信号発生回路２５の、電源の投入からユーザープログラ
ムを実行するまでの動作内容を説明する。

【００３９】電源を投入すると、遊技用演算処理装置２
０は、図４のフローチャートに示すように各機器の初期
化処理を行う（１．０１）。

【００４０】初期化処理後、ＲＯＭ３１のセキュリティ
プログラムにしたがって、ＲＯＭ３１に格納してあるユ
ーザープログラムを読み込み、ユーザープログラムを所
定のアルゴニズムにて暗号化して暗号化データを算出す
ると共に、予めＲＯＭ３１に格納してあるユーザープロ
グラムの暗号化データを読み込み、これらを比較する
（１．０２〜１．０４）。

【００４１】これらの暗号化データが一致した場合は、
ユーザープログラムが正常と判定して、プログラム領域
をユーザー領域に切換え、ユーザープログラムに処理を
移行する（１．０５）。

【００４２】暗号化データが一致しない場合は、ユーザ
ープログラムがＮＧと判定して、ユーザープログラムへ
の移行を禁止して、エラー処理に入る。エラー処理で
は、動作を停止する（１．０６）。

【００４３】遊技用演算処理装置２０は、セキュリティ
プログラムの動作中、モード端子２６からセキュリティ
モードを表す高周波数のパルス（システムクロックの１
／１６）のセキュリティモード信号をリセット信号発生
回路２５に出力する。

【００４４】また、ユーザープログラムが正常と判定し
た場合、ユーザープログラムを初期番地から実行すると
共に、モード端子２６からユーザーモードを表すハイレ
ベルのユーザーモード信号をリセット信号発生回路２５
に出力する。

【００４５】一方、リセット信号発生回路２５は、遊技
用演算処理装置２０のモード端子２６から高周波数のパ
ルスのセキュリティモード信号が出力されている間は、
フリップフロップ４７のＱ出力がハイレベルとなるた
め、ユーザーリセット端子４２にリセット信号が送信さ
れない。

【００４６】即ち、モード端子２６からの高周波数のパ
ルスのセキュリティモード信号が、ＮＡＮＤ回路５０を
経てバイナリカウンタ４５のリセット（ＲＳＴ）側に入
力され、バイナリカウンタ４５が常にリセットされるた
め、フリップフロップ４６，４７のＱ出力がハイレベル
のまま変わらず、このためユーザーリセットはかからな
い。

【００４７】これに対して、遊技用演算処理装置２０の
モード端子２６の信号が、セキュリティモード信号から
図５のタイミングチャートに示すようにハイレベルのユ
ーザーモード信号に切換わると、フリップフロップ４７
がプリセット状態になり、またＮＡＮＤ回路５０を経て
バイナリカウンタ４５のリセット（ＲＳＴ）側の入力信
号がローレベルに切換わるため、バイナリカウンタ４５
がシステムクロック信号をカウントし始める。

【００４８】バイナリカウンタ４５が所定数のクロック
（パルスの立ち下がり）をカウントすると、Ｑ６の出力
がローレベルからハイレベルに切換わり、フリップフロ
ップ４７に入力される。

【００４９】続いてそれぞれ所定数のクロックのカウン
トによって、Ｑ１３、Ｑ１４の出力がローレベルからハ
イレベルに切換わり、ＮＡＮＤ回路４８に入力される。

【００５０】Ｑ６の出力は、例えば３２クロック毎に、
ローレベルからハイレベル、ハイレベルからローレベル
に切換わるようにしてある。

【００５１】Ｑ１３の出力は、例えば４０９６クロック
毎に、Ｑ１４の出力は、例えば８１９２クロック毎に、
ローレベルからハイレベル、ハイレベルからローレベル
に切換わるようにしてある。

【００５２】このため、バイナリカウンタ４５が例えば
８１９２＋４０９６クロックをカウントすると、ＮＡＮ
Ｄ回路４８の出力がローレベルになり、フリップフロッ
プ４６のリセット（ＲＳＴ負論理）側に入力される。こ
れによって、フリップフロップ４６のＱ出力がローレベ
ルに切換わり、フリップフロップ４７のリセット（ＣＬ
負論理）側およびＮＡＮＤ回路５０に入力される。

【００５３】したがって、フリップフロップ４７のＱ出
力がローレベルに切換わって、ユーザーリセット端子４
２にリセット信号が送信される。また、バイナリカウン
タ４５がリセットされ、再びバイナリカウンタ４５のカ
ウントが始められる。

【００５４】なお、バイナリカウンタ４５のＱ６の出力
がハイレベルに切換わると、フリップフロップ４７のＱ
出力はハイレベルに戻される。

【００５５】即ち、遊技用演算処理装置２０のモード端
子２６の信号が、セキュリティモード信号からハイレベ
ルのユーザーモード信号に切換ると、バイナリカウンタ
４５がシステムクロック信号をカウントし始めると共
に、バイナリカウンタ４５が例えば１２２８８クロック
（１２２８８／６ＭＨｚ＝２．０４８ｍｓｅｃ）をカウ
ントすると、最初のユーザーリセットがかかるのであ
る。

【００５６】このユーザーリセットがかかると、既にユ
ーザープログラムに処理を移行して初期番地からの実行
を行っていた遊技用演算処理装置２０が、ユーザープロ
グラムを再び初期番地から実行する。

【００５７】このユーザーリセットは、これ以降バイナ
リカウンタ４５が例えば１２２８８クロックをカウント
する毎にかかり、これらを繰り返すのである。

【００５８】このようにしたので、遊技用演算処理装置
２０の処理がセキュリティプログラムからユーザープロ
グラム移行した際に、１シーケンス目の処理が終了する
前にリセットがかかってしまうようなことはなく、１シ
ーケンスの処理時間（例えば２ｍｓｅｃ）を満たす所定
時間（例えば２．０４８ｍｓｅｃ）後に的確にリセット
をかけることができる。

【００５９】したがって、ユーザープログラムの１シー
ケンス目に行う初期化処理、初期設定処理等を確実に行
った後に、次の処理に入ることができる。この結果、ユ
ーザープログラムを正常に動作させることができ、高い
信頼性を確保できる。

【００６０】なお、遊技用演算処理装置２０からのモー
ド信号を基にリセット信号を制御するので、その制御を
容易に行える。

【００６１】また、セキュリティモード中、バイナリカ
ウンタ４５、フリップフロップ４６，４７の出力を規制
して、リセット信号を出力しないようにするので、遊技
用演算処理装置２０にて、例えばソフト的にリセット信
号を受け付けないようにする必要がない。また、リセッ
ト信号を遊技用演算処理装置２０に設けたユーザーリセ
ット端子に入力してリセットをかけるので、構造が簡単
になる。

【００６２】また、所定時間毎にリセットをかけて、ユ
ーザープログラムを初期番地から実行するので、ユーザ
ープログラムの高い動作信頼性を確保できる。

【００６３】

【発明の効果】以上のようにこの発明によれば、ユーザ
ープログラムに移行すると、遊技用演算処理装置が基準
パルスを基に、ユーザープログラムを的確に動作、実行
することができ、高い信頼性を確保することができる。
また、基準パルスの制御を容易に行え、遊技用演算処理
装置等の構造が複雑にならず、ユーザープログラムの動
作信頼性が向上する。

【図面の簡単な説明】

【図１】遊技機の制御系のブロック構成図である。

【図２】遊技用演算処理装置の機能ブロック図である。

【図３】リセット信号発生回路図である。

【図４】遊技用演算処理装置の動作開始時の制御フロー
チャートである。

【図５】リセット信号のタイミングチャートである。

【図６】発明の構成図である。

【符号の説明】

１０ 遊技制御装置 ２０ 遊技用演算処理装置 ２１ クロック発生回路 ２５ リセット信号発生回路 ２６ モード端子 ３０ ＣＰＵ ３１ ＲＯＭ ３２ ＲＡＭ ３６ クロックジェネレータ ３７ リセット／割り込みコントローラ ４１ システムリセット端子 ４２ ユーザーリセット端子 ４５ バイナリカウンタ ４６，４７ フリップフロップ ４８，５０ ＮＡＮＤ回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ユーザープログラムの正当性を判定し、
   正当性が認められた場合にユーザープログラムに中央処
   理装置の処理を移行させる正当性判定手段を含む遊技用
   演算処理装置を備えた遊技制御装置において、 所定周期の基準時間を作成する基準時間作成手段と、 この基準時間に基づいて所定周期の基準パルスを発生す
   る基準パルス発生手段と、 前記正当性判定手段の判定によりユーザープログラムの
   正当性が認められた場合、所定のタイミングにて基準パ
   ルス発生手段より遊技用演算処理装置への基準パルスの
   出力を許可する出力許可手段と、 を備えたことを特徴とする遊技制御装置。
2. 【請求項２】 正当性判定手段による判定中は、基準時
   間作成手段、基準パルス発生手段の出力を規制する請求
   項１に記載の遊技制御装置。
3. 【請求項３】 出力許可手段は、遊技用演算処理装置か
   らの信号を基に、所定のタイミングにて基準パルス発生
   手段より遊技用演算処理装置への基準パルスの出力を許
   可する請求項１に記載の遊技制御装置。
4. 【請求項４】 基準パルス発生手段よりの基準パルス
   は、遊技用演算処理装置のユーザーリセット端子に入力
   される請求項１に記載の遊技制御装置。
5. 【請求項５】 遊技用演算処理装置は、基準パルス発生
   手段よりの基準パルスを受けるとユーザープログラムを
   初期番地より開始する請求項１に記載の遊技制御装置。