JPH10145453A - 通信プロトコル処理方法及び処理装置 - Google Patents

通信プロトコル処理方法及び処理装置

Info

Publication number
JPH10145453A
JPH10145453A JP8304355A JP30435596A JPH10145453A JP H10145453 A JPH10145453 A JP H10145453A JP 8304355 A JP8304355 A JP 8304355A JP 30435596 A JP30435596 A JP 30435596A JP H10145453 A JPH10145453 A JP H10145453A
Authority
JP
Japan
Prior art keywords
state transition
state
protocol
associative memory
transition condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8304355A
Other languages
English (en)
Inventor
Kazuhiro Matsuda
和浩 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8304355A priority Critical patent/JPH10145453A/ja
Publication of JPH10145453A publication Critical patent/JPH10145453A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 或る状態において特定の状態遷移条件のみに
より状態遷移が行われ、他は無視する場合に、現状態番
号と全ての状態遷移条件との組合せを連想メモリーに格
納することなしにプロトコル処理を達成する方法及び装
置を提供する。 【解決手段】 プロトコルの現状態番号、状態遷移条
件、プロトコルの次状態及び状態遷移に伴う処理の起動
指示を保持した連想メモリーを、プロトコルの現状態番
号と状態遷移条件とから検索し、連想メモリーがヒット
した場合は、連想メモリーから各データを読出して実行
し、これを繰り返すデータ通信の通信プロトコル処理方
法において、前記連想メモリーがヒットした場合に、前
記連想メモリーに保持されている有効とすべき状態遷移
条件を読出す手順、及び、次の連想メモリーの検索前に
読出された前記有効とすべき状態遷移条件から検索条件
を設定する手順を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データ通信を行う
システムにおいて、通信プロトコルを処理する方法及び
処理装置に関する。
【0002】従来の通信プロトコル処理装置は、通信プ
ロトコル処理の内容を格納したメモリーとマイクロプロ
セッサとで構成されている。このような構成におけるプ
ロトコルの状態遷移の制御は、複数の分岐先が存在する
場合はそれらを列挙し、プロトコルの現状態番号と状態
遷移条件に合致するものを順次照合して次状態を得るよ
うになっている。また、状態によっては必ずしも全ての
状態遷移条件を照合する必要がないため、必要な情報の
みを抽出した後に照合し次状態を得る。このような従来
の処理装置では、状態遷移から必要な情報のみを抽出す
る処理及び現状態番号と状態遷移条件とを順次照合する
処理のために、プロトコル処理能力を大幅に改善するこ
とが困難である。
【0003】この問題を解決し、通信プロトコル処理に
おける状態遷移の制御を高速化し、処理能力を向上させ
ることができる方法及び装置が、本発明の発明者による
特許出願である特願平7−36920号「通信プロトコ
ル処理方法及び処理装置」によって提案されている。
【0004】この出願で提案されている装置において
は、プロトコルの現状態番号、複数の状態遷移条件、プ
ロトコルの次状態番号及び状態遷移に伴う処理の起動指
示を保持した連想メモリーを、プロトコルの現状態番号
と複数の状態遷移条件とから検索し、連想メモリーがヒ
ットした場合は、連想メモリーからプロトコルの次状態
番号と状態遷移に伴う処理の起動指示を読み出し、これ
に基づいて実行回路が必要な演算を行い、これらの動作
を必要な回数繰り返す。
【0005】通信プロトコルの動作は、或る状態におい
ては特定の状態遷移条件により状態遷移が行われ、他の
状態遷移条件は無視するという仕様で表現されることが
ある。上記の特願平7−36920号に開示されたプロ
トコル処理によってこの動作を実現するには、各プロト
コルの現状態番号に対する全ての状態遷移条件の組合せ
を連想メモリーに格納しておく必要がある。
【0006】
【発明が解決しようとする課題】上記の方法において
は、通信プロトコルが或る状態においては特定の状態遷
移条件により状態遷移が行われ、他の状態遷移条件は無
視するという仕様で表現されている場合であっても、現
状態番号と全ての状態遷移条件との組合せを連想メモリ
ーに格納しておく必要があり、連想メモリーの容量が大
きくなるという問題がある。
【0007】本発明の目的は、通信プロトコルが或る状
態においては特定の状態遷移条件により状態遷移が行わ
れ、他の状態遷移条件は無視するという仕様で表現され
ている場合に、現状態番号と全ての状態遷移条件との組
合せを連想メモリーに格納することなく、仕様に則した
プロトコル処理を達成するプロトコル処理方法及び処理
装置を提供することにある。
【0008】
【課題を解決するための手段】本発明の通信プロトコル
処理方法は、この目的を達成するため、プロトコルの現
状態番号、状態遷移条件、プロトコルの次状態及び状態
遷移に伴う処理の起動指示を保持した連想メモリーを、
プロトコルの現状態番号と状態遷移条件とから検索し、
連想メモリーがヒットした場合は、連想メモリーからプ
ロトコルの次状態番号と状態遷移に伴う処理の起動指示
を読み出し、これに基づいて実行回路が必要な演算を行
い、これらの動作を繰り返すデータ通信の通信プロトコ
ル処理方法において、前記連想メモリーがヒットした場
合に、前記連想メモリーに保持されている有効とすべき
状態遷移条件を読出す手順、及び、次の連想メモリーの
検索前に読出された前記有効とすべき状態遷移条件から
検索条件を設定する手順を有することを特徴とする。
【0009】このような本発明によれば、連想メモリー
に条件マスクの格納領域を設け、状態に対応して状態遷
移条件の有効又は無効を設定し、連想メモリーの検索を
行うことにより、現状態番号と全ての状態遷移条件との
組合せを連想メモリーに格納することなく、仕様に則し
たプロトコル処理を行うことができる。
【0010】また、本発明の通信プロトコル処理装置
は、プロトコルの現状態番号、状態遷移条件、プロトコ
ルの次状態番号及び状態遷移に伴う処理の起動指示を保
持した連想メモリーと、プロトコルの現状態番号と状態
遷移条件とから連想メモリーを検索し、プロトコルの次
状態番号と状態遷移に伴う処理の起動指示を読み出す状
態遷移制御回路と、論理ゲートで構成され状態遷移に伴
って読み出される起動指示によって演算又はメモリーの
読み出し/書き込みを行う実行回路とを具備するデータ
通信の通信プロトコル処理装置において、前記連想メモ
リーは有効とすべき状態遷移条件を保持しており、且
つ、前記状態遷移制御回路には有効とすべき状態遷移条
件に基づいて検索対象の状態遷移条件を作成する手段を
具えることを特徴とする。
【0011】このような本発明によれば、通信プロトコ
ルが或る状態においては特定の状態遷移条件が有効であ
り、他の状態遷移条件は無効であるという仕様で表現さ
れている場合に、連想メモリーの容量を削減することが
できる。
【0012】
【発明の実施の形態】次に図面を用いて本発明の実施例
を説明する。図1は、本発明を実施するための通信プロ
トコル処理装置の構成例を示す図である。図1におい
て、通信プロトコル処理装置1は、現状態番号、状態遷
移条件、次状態番号、条件マスク及び処理の起動指示を
格納した連想メモリー12、連想メモリー12の検索及び連
想メモリー12からの読出しを行い、場合によっては連想
メモリー12の検索対象範囲の変更を行う状態遷移制御回
路13、及び、処理の起動指示により起動される実行回路
14を具える。
【0013】連想メモリー12と状態遷移制御回路13と
は、状態の授受を行うための信号線15、状態遷移条件を
連想メモリー12に与える信号線16、検索/読出し/書込
み/検索範囲を制御する信号線17、及び、検索の結果該
当するメモリー内容が連想メモリー12に格納されている
ことを示すヒット信号線18により結合されている。
【0014】状態遷移制御回路13と実行回路14とは、連
想メモリー12の検索結果である処理の起動指示を実行回
路14に与えるための信号線19、及び、実行回路14が生成
した状態遷移条件を状態遷移制御回路13に与えるための
信号線20により結合されている。状態遷移制御回路13
は、現状態番号を格納するレジスタ31、状態遷移条件を
格納するレジスタ32、条件マスクを格納するレジスタ3
3、連想メモリー12に対する検索/読出し/書込みを制
御する論理回路41、及び、遷移条件レジスタ32の内容と
条件マスクレジスタ33の内容とから検索対象の状態遷移
条件を生成する論理回路42を具える。実行回路14は、演
算又はメモリーの読出し/書込みを行う論理回路43、及
び、演算結果を保持するメモリー51を具える。
【0015】状態遷移制御回路13と外部回路2とは、外
部回路からの状態遷移制御条件を受けるための信号線21
により結合されている。実行回路14と外部回路2とは、
演算の実行に必要なデータ又は演算結果のデータの読出
し/書込みを行うための信号線22により結合されてい
る。
【0016】図2は連想メモリーの内容を説明する図で
ある。この連想メモリー12には、通信プロトコルに応じ
て現状態番号61、状態遷移条件62、次状態番号63、条件
マスク64、及び、状態遷移に伴う動作の起動指示65の組
合せが複数行格納される。図2では、現状態番号61及び
次状態番号63としてS1、S2、S3及びS4が、状態
遷移条件62としてC1、C2、C3及びC4の組が、条
件マスク64としてM1、M2、M3及びM4の組が、状
態遷移に伴う動作の起動指示65としてA1、A2、A3
及びA4が必要な組合せで格納されている。ここでは、
C1、C2、C3及びC4は 'F' 、 'T' 及び 'X'
のいずれかの値をとる。M1、M2、M3及びM4は '
T' 及び 'F' のいずれかの値をとり、 'T' であれば
対応する状態遷移条件を有効にし、 'F' であれば対応
する状態遷移条件を無効にする。
【0017】これの1行目と2行目は状態S1での動作
記述であり、状態遷移条件C1が 'T' の場合には動作
A1の起動と状態S2への遷移を行い、状態遷移条件C
1が'F' の場合には動作A4の起動と状態S1への遷
移を行う。状態S1から状態S2へ遷移する時には、条
件マスク64としてM1= 'F' 、M2= 'T' 、M3=
'F' 及びM4= 'F' が設定されるので、状態S2で
は状態遷移条件C2のみが有効である。状態S1から状
態S1へ遷移する時には、条件マスク64としてM1= '
T' 、M2= 'F' 、M3= 'F' 及びM4= 'F' が
設定されるので、状態S1では状態遷移条件C1のみが
有効である。
【0018】これの3行目と4行目は状態S2での動作
の記述であり、状態遷移条件C2が'T' の場合には動
作A2の起動と状態S3への遷移を行い、状態遷移条件
C2が 'F' の場合には動作A4の起動と状態S1への
遷移を行う。状態S2から状態S3へ遷移する時には、
条件マスク64としてM1= 'F' 、M2= 'F' 、M3
= 'T' 及びM4= 'F' が設定されるので、状態S3
では状態遷移条件C3のみが有効である。状態S2から
状態S1へ遷移する時には、条件マスク64としてM1=
'T' 、M2= 'F' 、M3= 'F' 及びM4= 'F'
が設定されるので、状態S1では状態遷移条件C1のみ
が有効である。
【0019】この場合、連想メモリー12の状態遷移条件
の格納領域62がMビット、条件マスクの格納領域64がM
ビットとし、それ以外の領域がLビット、マスク対象の
ビット数がNビットとすると、一状態当たり2M-N 行×
(L+2M)ビットの連想メモリーが必要である。一
方、本発明によらない場合には、条件マスクの格納領域
64が不要になるので、一状態当たり2M 行×(L+M)
ビットの連想メモリーが必要になる。N≧1に対して2
M-N 行×(L+2M)は2M 行×(L+M)より小さく
なるので、無効とする状態遷移条件が一つ以上ある場合
には本発明により必要な連想メモリーの容量を削減でき
る。
【0020】図3は、図1及び図2に示された装置構成
の場合における通信プロトコル処理の例を説明するため
のフローチャートを示す。ステップ101 及びステップ10
2 は、連想メモリー及び状態遷移制御回路の初期設定を
行うステップである。ステップ103 は検索条件を生成す
るステップであり、レジスタ32(遷移条件レジスタ)の
内容とレジスタ33(条件マスクレジスタ)の内容から参
照すべき状態遷移条件を生成する。
【0021】連想メモリーの検索(ステップ104 )の結
果がヒット(該当項目が連想メモリー中にある)した場
合には、連想メモリーを読出し、実行回路の起動を行
い、レジスタ32(遷移条件レジスタ)とレジスタ33(条
件マスクレジスタ)の内容を更新する(ステップ105
)。実行回路で処理が行われ(ステップ106 )、処理
の完了が通知される(ステップ107 )と、ステップ103
からの処理を繰り返す。連想メモリーの検索(ステップ
104 )の結果がミスヒット(該当項目が連想メモリー中
にない)した場合には、ミスヒット処理を行い(ステッ
プ108 )、ステップ103 からの処理を繰り返す。
【0022】
【発明の効果】以上詳細に説明したように、本発明によ
れば、通信プロトコルが或る状態においては特定の状態
遷移条件により状態遷移が行われ、他の状態遷移条件は
無視するという仕様で表現されている場合に、連想メモ
リーの容量を削減することができる。
【図面の簡単な説明】
【図1】本発明を実施するための通信プロトコル処理装
置の構成例を示す図である。
【図2】連想メモリーの内容を説明する図である。
【図3】図1及び図2に示された装置構成の場合におけ
る通信プロトコル処理の例を説明するためのフローチャ
ートである。
【符号の説明】
1 通信プロトコル処理装置 2 外部回路 12 連想メモリー 13 状態遷移制御回路 14 実行回路 15、16、17、18、19、20、21、22 信
号線 31、32、33 レジスタ 41、42、43 論理回路 51 メモリー 61 現状態番号の格納領域 62 状態遷移条件の格納領域 63 次状態番号の格納領域 64 条件マスクの格納領域 65 処理の起動指示の格納領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プロトコルの現状態番号、状態遷移条
    件、プロトコルの次状態及び状態遷移に伴う処理の起動
    指示を保持した連想メモリーを、プロトコルの現状態番
    号と状態遷移条件とから検索し、連想メモリーがヒット
    した場合は、連想メモリーからプロトコルの次状態番号
    と状態遷移に伴う処理の起動指示を読み出し、これに基
    づいて実行回路が必要な演算を行い、これらの動作を繰
    り返すデータ通信の通信プロトコル処理方法において、
    前記連想メモリーがヒットした場合に、前記連想メモリ
    ーに保持されている有効とすべき状態遷移条件を読出す
    手順、及び、次の連想メモリーの検索前に読出された前
    記有効とすべき状態遷移条件から検索条件を設定する手
    順を有することを特徴とする通信プロトコル処理方法。
  2. 【請求項2】 プロトコルの現状態番号、状態遷移条
    件、プロトコルの次状態番号及び状態遷移に伴う処理の
    起動指示を保持した連想メモリーと、プロトコルの現状
    態番号と状態遷移条件とから連想メモリーを検索し、プ
    ロトコルの次状態番号と状態遷移に伴う処理の起動指示
    を読み出す状態遷移制御回路と、論理ゲートで構成され
    状態遷移に伴って読み出される起動指示によって演算又
    はメモリーの読み出し/書き込みを行う実行回路とを具
    備するデータ通信の通信プロトコル処理装置において、
    前記連想メモリーは有効とすべき状態遷移条件を保持し
    ており、且つ、前記状態遷移制御回路には前記有効とす
    べき状態遷移条件に基づいて検索対象の状態遷移条件を
    作成する手段を具えることを特徴とする通信プロトコル
    処理装置。
JP8304355A 1996-11-15 1996-11-15 通信プロトコル処理方法及び処理装置 Pending JPH10145453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8304355A JPH10145453A (ja) 1996-11-15 1996-11-15 通信プロトコル処理方法及び処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8304355A JPH10145453A (ja) 1996-11-15 1996-11-15 通信プロトコル処理方法及び処理装置

Publications (1)

Publication Number Publication Date
JPH10145453A true JPH10145453A (ja) 1998-05-29

Family

ID=17932028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8304355A Pending JPH10145453A (ja) 1996-11-15 1996-11-15 通信プロトコル処理方法及び処理装置

Country Status (1)

Country Link
JP (1) JPH10145453A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524917A (ja) * 1998-09-01 2002-08-06 テレフォンアクチーボラゲット エル エム エリクソン(パブル) 既知の情報を利用した符復号モード符号化
WO2009157138A1 (ja) * 2008-06-25 2009-12-30 株式会社日立製作所 通信プロトコル処理方法及び通信端末

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524917A (ja) * 1998-09-01 2002-08-06 テレフォンアクチーボラゲット エル エム エリクソン(パブル) 既知の情報を利用した符復号モード符号化
WO2009157138A1 (ja) * 2008-06-25 2009-12-30 株式会社日立製作所 通信プロトコル処理方法及び通信端末
JP5038496B2 (ja) * 2008-06-25 2012-10-03 株式会社日立製作所 通信プロトコル処理方法及び通信端末

Similar Documents

Publication Publication Date Title
JP5923449B2 (ja) パターン認識プロセッサにおける消費電力を低減させるための方法及び装置
JP2511435B2 (ja) ル−ルベ−スのデ−タ検索方法及び装置
US6772279B1 (en) Method and apparatus for monitoring the status of CAM comparand registers using a free list and a busy list
US6760821B2 (en) Memory engine for the inspection and manipulation of data
JP2511434B2 (ja) パタ−ンをアドレス可能なメモリ
JPH0668736B2 (ja) 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法
JPH0644135A (ja) 情報処理装置
JP2000215678A (ja) 連想記憶装置及び連想メモリ検索方法
US7155565B2 (en) Automatic learning in a CAM
JPH10145453A (ja) 通信プロトコル処理方法及び処理装置
JPH11282852A (ja) データ検索装置
US6118682A (en) Method and apparatus for reading multiple matched addresses
US8683177B2 (en) Content addressable memory (CAM) device and method for updating data
US20040210727A1 (en) Associative memory device
JPH10145448A (ja) 通信プロトコル処理方法及び処理装置
JPH08237327A (ja) 通信プロトコル処理方法及び処理装置
JP2003091454A (ja) 連想記憶メモリ装置
JPH10308787A (ja) 通信プロトコル処理方法及び処理装置
JPH06274701A (ja) 単語照合装置
JP3370222B2 (ja) シーケンサ
JPH08221991A (ja) 連想メモリにおける複数選択分離方法および装置
JPS63257030A (ja) 文字列検索回路
JP2002124088A (ja) 連想メモリ装置およびそのメモリデータ移動方法
JP2000149573A (ja) 連想メモリ及び連想メモリのデータ検索方法
JPH1063608A (ja) データ転送制御回路