JPH10144703A - Loc-type semiconductor chip package and manufacture thereof - Google Patents

Loc-type semiconductor chip package and manufacture thereof

Info

Publication number
JPH10144703A
JPH10144703A JP8296747A JP29674796A JPH10144703A JP H10144703 A JPH10144703 A JP H10144703A JP 8296747 A JP8296747 A JP 8296747A JP 29674796 A JP29674796 A JP 29674796A JP H10144703 A JPH10144703 A JP H10144703A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wafer
adhesive
lead
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8296747A
Other languages
Japanese (ja)
Other versions
JP2925074B2 (en
Inventor
Eisai So
榮 宰 宋
Teiyu Jo
禎 佑 徐
Kyosyo Kin
京 燮 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP8296747A priority Critical patent/JP2925074B2/en
Publication of JPH10144703A publication Critical patent/JPH10144703A/en
Application granted granted Critical
Publication of JP2925074B2 publication Critical patent/JP2925074B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the manufacturing cost by spreading in a wafer state a bonding agent, for bonding lead frame leads and semiconductor chips, over a lead bonding region on the semiconductor chip active surface without using a polyimide adhesive tape. SOLUTION: In a bonding agent-applying process according to a dispensing method, firstly a wafer 120 is mounted on a x-y table 170 movable in the x and y axial directions. The x-y table 170 is moved to align a dispensing head 150 with the upper side of the wafer. When accurate alignment has been achieved, the dispensing head 150 is moved down to apply the bonding agent on a lead bonding region on the active chip surface with a needle 152. On the other hand, if the bonding agent is applied after a groove-shaped lead-bonding region is formed in the active chip surface onto which the bonding agent is to be dispensed, the overflow of the bonding agent can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ＬＯＣ(Lead-On-c
hip)型半導体チップパッケージに関し、より具体的に
は、半導体チップとリードフレームのリードとを接着す
るための接着剤が、ウェーハ状態で半導体チップの活性
面のリード接着領域に塗布され形成されるＬＯＣ型半導
体チップパッケージ及びその製造方法に関する。TECHNICAL FIELD The present invention relates to a LOC (Lead-On-c
hip) type semiconductor chip package, more specifically, an LOC formed by applying an adhesive for bonding a semiconductor chip and a lead of a lead frame to a lead bonding area on an active surface of a semiconductor chip in a wafer state. Type semiconductor chip package and manufacturing method thereof

【０００２】[0002]

【従来の技術】ＬＯＣ型半導体チップパッケージは、半
導体チップをリードフレームパッド（ダイパッド）に取
り付ける代わりにリードフレームのリード部分に取り付
ける構造を有する。リードフレームリードは半導体チッ
プに電気的に接続されなければならないので、内部リー
ド部分は電極パッドが設けられているチップの活性面に
取り付けられる。そこでリードは図１２に示すように半
導体チップの上側に配置される。すなわち、図１２を参
照すると、内部リード１２、外部リード１４、バスバー
１６を含むリードフレーム１０は、半導体チップの上面
に接着剤３０により接着される。リードフレーム１０は
銅合金や鉄合金よりなる。接着剤３０は、内部リード１
２及びバスバー１６を、電極パッド２２が設けられてい
る半導体チップの活性面２４に接着させ、組立工程の間
半導体チップがリードフレームにより支持されるように
する役割をする。2. Description of the Related Art A LOC type semiconductor chip package has a structure in which a semiconductor chip is attached to a lead portion of a lead frame instead of being attached to a lead frame pad (die pad). Since the lead frame leads must be electrically connected to the semiconductor chip, the internal lead portions are attached to the active surface of the chip where the electrode pads are provided. Therefore, the leads are arranged above the semiconductor chip as shown in FIG. That is, referring to FIG. 12, the lead frame 10 including the internal leads 12, the external leads 14, and the bus bars 16 is adhered to the upper surface of the semiconductor chip by the adhesive 30. The lead frame 10 is made of a copper alloy or an iron alloy. The adhesive 30 is applied to the inner lead 1
2 and the bus bar 16 are bonded to the active surface 24 of the semiconductor chip on which the electrode pads 22 are provided, and serve to support the semiconductor chip by the lead frame during the assembly process.

【０００３】内部リード１２及び電極パッド２２は、図
１３に示すように、金又はアルミニウムのボンディング
ワイヤ４０により電気的に連結される。バスバー１６は
半導体チップ２０に電力を安定的に供給するためのリー
ドである。保護用パッケージ胴体５０を形成した後、胴
体から突出した外部リード１４を適切な形態、例えばＪ
字形状に折曲するとＬＯＣ型パッケージが得られる。The internal leads 12 and the electrode pads 22 are electrically connected by gold or aluminum bonding wires 40 as shown in FIG. The bus bar 16 is a lead for stably supplying power to the semiconductor chip 20. After forming the protective package body 50, the external leads 14 protruding from the body are formed in a suitable form, for example, J.
A LOC-type package is obtained by bending the LOC type package.

【０００４】かかるＬＯＣ型パッケージ技術では半導体
チップのサイズとパッケージサイズの比を向上させるこ
とができるので、小型パッケージ素子の製造が可能にな
る。例えば、一般的な構造を有するパッケージ素子では
パッケージサイズとチップサイズの比が最大６０％、Ｃ
ＯＬ(Chip-On-Lead)型パッケージでは最大７０％である
が、ＬＯＣ型パッケージの場合には最大９０％までサイ
ズ比を高めることができる。また、ＬＯＣ型パッケージ
ではリードフレームパッドを使用しないため、異種物質
間の物理的性質の差異、例えばパッケージ胴体とリード
フレーム間の熱膨張係数の差異等に起因する信頼性低下
を防止することができるという利点を有するので、現在
多くの半導体製造業者が利用している。In the LOC type package technology, the ratio between the size of the semiconductor chip and the package size can be improved, so that a small package element can be manufactured. For example, in a package element having a general structure, the ratio between the package size and the chip size is up to 60%,
The size ratio can be increased up to 70% in an OL (Chip-On-Lead) type package, but can be increased up to 90% in an LOC type package. Further, since the lead frame pad is not used in the LOC type package, it is possible to prevent a decrease in reliability due to a difference in physical properties between different materials, for example, a difference in thermal expansion coefficient between the package body and the lead frame. It is currently used by many semiconductor manufacturers.

【０００５】ＬＯＣ型パッケージに使用される接着剤３
０としては、通常ポリイミドフィルム両面に接着剤、例
えば熱硬化性エポキシ接着剤がコーティングされたポリ
イミド系両面接着テープを使用するが、その製造過程は
次の通りである。まず、ポリイミドフィルムの一面に溶
融状態の接着剤を一定の厚さで均一に塗布する。そして
接着剤が半固体状態になるように硬化させる。次いで、
同様にポリイミドフィルムの他面に溶融状態の接着剤を
塗布し、硬化させる。接着剤が塗布されたポリイミドテ
ープは一定の幅を有するように切断された後、半導体チ
ップ及びリードフレームを取り付けるダイボンディング
工程に移送される。[0005] Adhesive 3 used for LOC type package
As 0, a polyimide-based double-sided adhesive tape in which an adhesive, for example, a thermosetting epoxy adhesive is coated on both sides of the polyimide film, is used, and the manufacturing process is as follows. First, an adhesive in a molten state is uniformly applied to one surface of a polyimide film at a constant thickness. Then, the adhesive is cured so as to be in a semi-solid state. Then
Similarly, a molten adhesive is applied to the other surface of the polyimide film and cured. The polyimide tape coated with the adhesive is cut to have a predetermined width, and then transferred to a die bonding process for mounting a semiconductor chip and a lead frame.

【０００６】図１４Ａ乃至図１４Ｃは、前記ポリイミド
テープを用いてリードフレームに半導体チップを接着す
る過程を説明するための部分断面図である。内部リード
１２とバスバー１６とを備えるリードフレーム１０と接
着剤３０を、ヒータ６０及びパンチングマシン７０によ
り約２００乃至４００℃の熱を加えながら圧着すること
により、接着剤３０をリードフレーム１０に取り付け
る。この際、パンチングマシン７０は、リードフレーム
の形態に適合するように接着剤の不要な部分をパンチン
グして除去する。半導体チップ２０をヒータブロック８
０上に載置し、半導体チップの活性面にテープを接着さ
せる。FIGS. 14A to 14C are partial cross-sectional views for explaining a process of bonding a semiconductor chip to a lead frame using the polyimide tape. The adhesive 30 is attached to the lead frame 10 by pressing the lead frame 10 having the internal leads 12 and the bus bar 16 and the adhesive 30 while applying heat of about 200 to 400 ° C. by the heater 60 and the punching machine 70. At this time, the punching machine 70 punches and removes unnecessary portions of the adhesive so as to conform to the form of the lead frame. The semiconductor chip 20 is connected to the heater block 8
0, and a tape is adhered to the active surface of the semiconductor chip.

【０００７】しかるに、かかる従来技術によるＬＯＣ型
半導体チップパッケージ素子は次のような問題点を有す
る。However, the conventional LOC type semiconductor chip package device has the following problems.

【０００８】第一に、接着剤が両面に塗布されている３
層構造のポリイミドテープは、製造工程が複雑であるの
で、製造費用の上昇を引き起こし、テープの厚さを最小
化するに限界がある。First, an adhesive is applied to both sides 3
Since the manufacturing process of the layered polyimide tape is complicated, the manufacturing cost is increased, and there is a limit in minimizing the thickness of the tape.

【０００９】第二に、ポリイミドテープをリードフレー
ムのリードに取り付ける工程は、パンチング法による機
械的な加工方法を使用するため、パンチングマシンの作
業限界が接着剤の最小サイズを決定する因子になり、パ
ンチング過程において多く発生するテープのまくれ(bur
r)は、以後の組立工程で不良を引き起こすおそれがあ
る。Second, since the process of attaching the polyimide tape to the lead of the lead frame uses a mechanical processing method by a punching method, the working limit of the punching machine becomes a factor that determines the minimum size of the adhesive, The tape curl (bur) that often occurs during the punching process
r) may cause a defect in a subsequent assembly process.

【００１０】第三に、ポリイミドテープは、異種物質で
あるリードフレーム、半導体チップ、プラスチックパッ
ケージ胴体と接触しているので、高温、多湿の雰囲気下
で行われる信頼性検査の間、異種物質間の熱膨張係数の
差異に起因する熱的ストレスによりパッケージの不良を
引き起こすことがある。また、ポリイミドフィルム及び
接着剤は吸湿性が高いため、パッケージを半田付けによ
り外部回路基板に実装するときパッケージクラックを引
き起こすことができる。Third, since the polyimide tape is in contact with the lead frame, the semiconductor chip, and the body of the plastic package, which are different kinds of materials, the polyimide tape has a different quality between the different kinds of materials during the reliability test performed in a high-temperature and high-humidity atmosphere. The package may be defective due to thermal stress caused by a difference in thermal expansion coefficient. Further, since the polyimide film and the adhesive have high hygroscopicity, a package crack can be caused when the package is mounted on an external circuit board by soldering.

【００１１】従って、ＬＯＣパッケージ技術を適用する
ためには、製造費用の上昇を抑制する方策と、異種物質
間の接触による信頼性低下を克服するため、テープのサ
イズ及び厚さを減少させる方策が必要になる。Therefore, in order to apply the LOC package technology, there are a method for suppressing an increase in manufacturing cost and a method for reducing the size and thickness of the tape in order to overcome the reliability reduction due to contact between different kinds of materials. Will be needed.

【００１２】[0012]

【発明が解決しようとする課題】従って、本発明の目的
は、製造費用を低減することができるＬＯＣ型半導体チ
ップパッケージ素子及びその製造方法を提供することに
ある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a LOC type semiconductor chip package device and a method for manufacturing the same, which can reduce the manufacturing cost.

【００１３】本発明の他の目的は、ＬＯＣ型半導体チッ
プパッケージの信頼性を向上させることにある。Another object of the present invention is to improve the reliability of a LOC type semiconductor chip package.

【００１４】[0014]

【課題を解決するための手段】本発明によるＬＯＣ型半
導体チップパッケージの製造方法は、リードフレームの
リードと半導体チップとを取り付けるため、テープ形態
の接着剤を使用するものではなく、ウェーハから半導体
チップを個別的に分離する前に、ウェーハ状態で半導体
チップの活性面のリード接着領域に液状の非導電性接着
剤を塗布する。ウェーハ状態で液状接着剤を塗布する場
合、接着剤がリード接着領域以外の半導体チップの活性
面にオーバーフローすることを防止するため、リード接
着領域は溝形状を有するように形成される。この溝形状
のリード接着領域は、ウェーハ加工により半導体チップ
の製造が完了した後、活性面上に塗布する不活性層やポ
リイミドコーティング層などの保護層から電極パッドを
開放させるために使用されるマスクをそのまま使用し、
このマスクにリード接着領域のためのパターンを含ませ
ることにより達成することができる。A method of manufacturing a LOC type semiconductor chip package according to the present invention does not use an adhesive in the form of a tape, but uses a semiconductor chip from a wafer in order to attach a lead of a lead frame to a semiconductor chip. Before individually separating the semiconductor chips, a liquid non-conductive adhesive is applied to the lead bonding area on the active surface of the semiconductor chip in a wafer state. When the liquid adhesive is applied in a wafer state, the lead bonding area is formed to have a groove shape in order to prevent the adhesive from overflowing to the active surface of the semiconductor chip other than the lead bonding area. This groove-shaped lead bonding area is a mask used to release electrode pads from a protective layer such as an inactive layer or a polyimide coating layer applied on the active surface after the semiconductor chip has been manufactured by wafer processing. Use as is,
This can be achieved by including a pattern for the lead bonding region in the mask.

【００１５】ウェーハ状態で接着剤を塗布する方法は、
リード接着領域に対応する所望のパターンを有するスク
リーンをウェーハの上側に配置してアライメントし、ウ
ェーハ及びスクリーンを密着させた後、スキージ(squee
gee)により液状接着剤がリード接着領域パターンを介し
てウェーハ状態の半導体チップの活性面のリード接着領
域に塗布されるようにするスクリーン印刷法を利用する
か、又は、ウェーハ状態で半導体チップの活性面のリー
ド接着領域を認識し、ディスペンサー(dispenser) を用
いてこの領域に液状接着剤を塗布するディスペンシング
(dispensing)法を利用することができる。The method of applying the adhesive in a wafer state is as follows.
A screen having a desired pattern corresponding to the lead bonding area is arranged on the upper side of the wafer and aligned, and after bringing the wafer and the screen into close contact, a squeegee (squee
gee) by using a screen printing method in which the liquid adhesive is applied to the lead bonding area on the active surface of the semiconductor chip in the wafer state via the lead bonding area pattern, or by activating the semiconductor chip in the wafer state. Dispensing by recognizing the lead bonding area on the surface and applying a liquid adhesive to this area using a dispenser
(dispensing) method can be used.

【００１６】ディスペンシング法を利用する場合は、ウ
ェーハ上の半導体チップに対して順次的に接着剤を塗布
してもよいし、多数の半導体チップに対して一時にディ
スペンシングを適用してもよい。また、ウェーハ上の半
導体チップの位置を認識するシステムと、ウェーハをｘ
ｙ軸方向に移動し得るｘｙテーブルとを備えるダイボン
ディング装置にディスペンシングヘッドを含ませると、
ディスペンシング工程をより効率的に進行させることが
できる。When the dispensing method is used, an adhesive may be sequentially applied to semiconductor chips on a wafer, or dispensing may be applied to a large number of semiconductor chips at a time. . In addition, a system for recognizing the position of a semiconductor chip on a wafer and a wafer x
When a dispensing head is included in a die bonding apparatus having an xy table that can move in the y-axis direction,
The dispensing process can proceed more efficiently.

【００１７】[0017]

【発明の実施の形態】以下、図面を参照しながら本発明
をより詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in more detail with reference to the drawings.

【００１８】本発明によるＬＯＣ型半導体チップパッケ
ージの製造方法は、基本的に図１に示す流れ図に従って
進められる。ウェーハ製造段階（１００）においては、
所望の容量及び機能を有する複数の半導体チップが一括
工程(batch process) により同時に製造される。ＬＯＣ
型パッケージに使用される半導体チップでは、回路素子
が設けられている活性面の中央部分に電極パッドが配置
されていて、リードフレームのリードはこのチップの活
性面に取り付けられる。The method of manufacturing the LOC type semiconductor chip package according to the present invention basically proceeds according to the flowchart shown in FIG. In the wafer manufacturing stage (100),
A plurality of semiconductor chips having a desired capacity and function are simultaneously manufactured by a batch process. LOC
In a semiconductor chip used for a mold package, an electrode pad is arranged at a central portion of an active surface on which circuit elements are provided, and leads of a lead frame are attached to the active surface of the chip.

【００１９】回路素子の製造が終わると、ウェーハ上に
保護層を被覆するが（段階１０２）、保護層は、半導体
製造工程で一般的に使用される不活性層であってもよい
し、この不活性層上にコーティングされたポリイミド層
であってもよい。ポリイミドコーティング層は、ウェー
ハの厚さを薄くするためにウェーハの裏面を研磨する裏
面研磨工程時において半導体チップの活性面を保護し、
パッケージ胴体を形成する成形工程時において不活性層
を保護する役割をする。また、ポリイミドコーティング
層は、パッケージ胴体に含まれている放射能物質から放
射されるα粒子によるＳＥＲ(soft error ratio)を減ら
す機能を有するため、現在半導体製造工程で幅広く使用
されている。ポリイミド層は、主にスピンコーティング
法によりコーティングされる。After the circuit elements have been manufactured, a protective layer is coated on the wafer (step 102). The protective layer may be an inert layer generally used in a semiconductor manufacturing process. It may be a polyimide layer coated on an inert layer. The polyimide coating layer protects the active surface of the semiconductor chip during the back surface polishing step of polishing the back surface of the wafer to reduce the thickness of the wafer,
It serves to protect the inactive layer during the molding process for forming the package body. In addition, the polyimide coating layer has a function of reducing SER (soft error ratio) due to α particles emitted from a radioactive substance included in a package body, and is therefore widely used in semiconductor manufacturing processes. The polyimide layer is mainly coated by a spin coating method.

【００２０】保護層は、ウェーハの活性面全体に塗布さ
れるが、この際、半導体チップの電極パッドは開放しな
ければならない。なぜならば、この電極パッドは、半導
体チップを外部に電気的に連結させる通路として作用
し、ワイヤボンディング工程の間、ワイヤによりリード
フレームに連結されなければならないからである。電極
パッドの開放段階（１０３）は、一般的なエッチング工
程を利用して行われる。一方、電極パッドを開放する時
には、詳細は後述するが、半導体チップの活性面に接着
剤が塗布される領域、すなわちリード接着領域も一緒に
開放して、リード接着領域が溝形状を有するようにする
ことが好ましい。The protective layer is applied to the entire active surface of the wafer, but the electrode pads of the semiconductor chip must be opened. This is because the electrode pad acts as a passage for electrically connecting the semiconductor chip to the outside, and must be connected to the lead frame by a wire during a wire bonding process. The opening of the electrode pad (103) is performed using a general etching process. On the other hand, when the electrode pad is opened, the area where the adhesive is applied to the active surface of the semiconductor chip, that is, the lead bonding area is also opened together, as will be described in detail later, so that the lead bonding area has a groove shape. Is preferred.

【００２１】保護層が塗布されたウェーハ表面のリード
接着領域に接着剤を塗布し（段階１０４）、半導体チッ
プをウェーハから個別的に分離する（１０５）。個別素
子で分離された半導体チップをリードフレームリードに
取り付ける（１０６）。ウェーハから分離された半導体
チップを’ダイ’と言い、このダイをリードフレームに
取り付けることをダイボンディングという。ダイボンデ
ィング段階１０６では、別途の接着テープを使用するこ
となく、段階１０４の間、半導体チップの表面に塗布さ
れた接着剤を使用する。An adhesive is applied to the lead bonding area on the wafer surface to which the protective layer has been applied (step 104), and the semiconductor chips are individually separated from the wafer (105). The semiconductor chips separated by the individual elements are attached to lead frame leads (106). A semiconductor chip separated from a wafer is called a "die", and attaching this die to a lead frame is called die bonding. The die bonding step 106 uses an adhesive applied to the surface of the semiconductor chip during the step 104 without using a separate adhesive tape.

【００２２】以後の工程は、一般的なパッケージ組立工
程と同様に、リードフレームリード及び半導体チップの
電極パッドとを電気的に連結するワイヤボンディング工
程（１０７）、保護パッケージ胴体を形成する封止段階
（１０８）、保護パッケージ胴体及びリードをリードフ
レームストリップから切断し、パッケージ胴体から突出
したリード部分を適切な形態で折曲する切断／折曲段階
（１０９）の順に進行する。The subsequent steps are a wire bonding step (107) for electrically connecting the lead frame leads and the electrode pads of the semiconductor chip, and a sealing step for forming a protective package body, similarly to a general package assembling step. (108) The protection package body and the lead are cut from the lead frame strip, and the cutting / bending step (109) of bending the lead portion protruding from the package body in an appropriate form is performed.

【００２３】図２乃至図４は、本発明による溝形状のリ
ード接着領域を形成する過程を説明するための斜視図及
び部分拡大図である。2 to 4 are a perspective view and a partially enlarged view for explaining a process of forming a groove-shaped lead bonding region according to the present invention.

【００２４】リード接着領域は、図１の電極パッド開放
段階（１０３）で形成される。電極パッド開放領域１２
４及びリード接着領域１２２は、従来の一般的なフォト
リソグラフィ(photolithography)技術に一般的に利用さ
れるフォトマスク１１０を用いて形成することができ
る。フォトマスクには、例えば、ガラス板にクロム１１
６が一定のパターンで形成されている。このマスクパタ
ーンには、リード接着領域パターン１１２と、電極パッ
ド開放パターン１１４が含まれる。The lead bonding area is formed in the electrode pad opening step (103) of FIG. Electrode pad open area 12
4 and the lead bonding region 122 may be formed using a photomask 110 generally used in a conventional general photolithography technique. For the photomask, for example, a chrome 11
6 are formed in a fixed pattern. The mask pattern includes a lead bonding region pattern 112 and an electrode pad opening pattern 114.

【００２５】保護層１２８が塗布されているウェーハ１
２０の表面全体に感光膜を被覆し、その上側にパターン
１１２、１１４が設けられているマスク１１０を整列さ
せる。紫外光等の光をマスク１１０を介してウェーハの
表面に照射すると、ウェーハ表面に塗布されていた感光
膜は、マスクパターンにより部分的に光を受けて、その
化学的性質が変化する。ウェーハを現像して感光膜にお
ける光を受けた部分を除去した後、露出され保護層部分
をエッチングすると、図４に示したリード接着領域１２
２及び電極パッド開放領域１２４が形成される。リード
接着領域１２２は、溝形状を有するので、本発明により
この領域１２２に接着剤を塗布する場合、接着剤の塗布
が容易であり、接着剤のオーバーフローを防止すること
ができる。しかし、保護層１２８にリード接着領域１２
２を必ず形成しなければならないものではなく、保護層
１２８上に直接接着剤を塗布してリードフレームリード
と接着させることも可能である。Wafer 1 on which protective layer 128 is applied
A photosensitive film is coated on the entire surface of the mask 20, and a mask 110 on which patterns 112 and 114 are provided is aligned. When light such as ultraviolet light is applied to the surface of the wafer through the mask 110, the photosensitive film applied to the wafer surface receives light partially by the mask pattern, and its chemical property changes. After the wafer is developed to remove the portion of the photosensitive film that has received light, the exposed protective layer is etched to form the lead bonding region 12 shown in FIG.
2 and an electrode pad open area 124 are formed. Since the lead bonding region 122 has a groove shape, when applying an adhesive to this region 122 according to the present invention, the application of the adhesive is easy and the overflow of the adhesive can be prevented. However, the lead bonding area 12 is
2 is not necessarily formed, and an adhesive may be applied directly on the protective layer 128 and adhered to the lead frame leads.

【００２６】ウェーハ状態で半導体チップの活性面の特
定領域、すなわちリード接着領域に接着剤を塗布する方
法としては、色々の方法がある。そのうち、スピンコー
ティング法は、ウェーハの表面に液状接着剤を適量落と
した後、ウェーハを高速で回転させ、遠心力により液状
接着剤がウェーハの全面に行き渡るようにする技術であ
る。これは、接着剤をウェーハ表面に塗布する時間が短
いという長所を有するが、接着剤がリード接着領域のみ
に塗布されるものではなく、ウェーハ表面全体に塗布さ
れるので、塗布された接着剤を硬化させた後、電極パッ
ドを開放しなければならない。ところが、ダイボンディ
ング工程の間、半導体チップとリード間の安定的な接着
を保障し、チップの活性面を保護するためには、約３０
μｍ以上の厚さを有する接着剤層を塗布しなければなら
ない。従って、電極パッド開放のためのエッチング工程
に多くの時間がかかることになる。また、厚い接着剤層
が電極パッド全体を被覆するため、接着剤の無駄使いを
引き起こし、他の物質、例えば、シリコンチップ又はパ
ッケージ胴体との熱膨張係数の差異に起因する信頼性低
下を引き起こすことにもなる。There are various methods for applying an adhesive to a specific area on the active surface of a semiconductor chip, that is, a lead bonding area in a wafer state. The spin coating method is a technique in which an appropriate amount of a liquid adhesive is dropped on the surface of a wafer, the wafer is rotated at a high speed, and the liquid adhesive is spread over the entire surface of the wafer by centrifugal force. This has the advantage that the time to apply the adhesive to the wafer surface is short, but the adhesive is not applied only to the lead bonding area, but is applied to the entire wafer surface. After curing, the electrode pads must be released. However, in order to ensure stable adhesion between the semiconductor chip and the leads and to protect the active surface of the chip during the die bonding process, about 30 minutes are required.
An adhesive layer having a thickness of at least μm must be applied. Therefore, much time is required for the etching process for opening the electrode pad. In addition, the thick adhesive layer covers the entire electrode pad, causing waste of the adhesive and causing a decrease in reliability due to a difference in thermal expansion coefficient from other materials, for example, a silicon chip or a package body. Also.

【００２７】図５は、本発明によるスクリーン印刷法を
用いてウェーハ状態の半導体チップのリード接着領域に
接着剤を塗布する過程を説明するための斜視図である。FIG. 5 is a perspective view for explaining a process of applying an adhesive to a lead bonding area of a semiconductor chip in a wafer state using a screen printing method according to the present invention.

【００２８】金属箔よりなるスクリーン１３０は、ウェ
ーハ１２０のチップ活性面に設けられているリード接着
領域１２２に接着剤１４０を塗布するための開放部パタ
ーン１３２が形成されている。スクリーン１３０には、
ウェーハ１２０との正確なアライメントのためのアライ
メントキー（図示せず）が設けられている。アライメン
トが終わるとスクリーン１３０とウェーハ１２０とを密
着させる。したがって、ウェーハ上のリード接着領域１
２２だけがパターン１３２により外部に露出されてい
る。スクリーン上に液状接着剤１４０を供給しながら、
スキージ１３４を矢印方向に移動すると、接着剤１４０
がリード接着領域１２２に塗布される。接着剤塗布後、
スクリーン１３０を除去し、接着剤を硬化させる。最終
構造は図６Ａ及び図６Ｂに示すとおりである。図６Ａ
は、スクリーン印刷法により半導体チップ１２６に接着
剤１４２が塗布されている構造を示す部分拡大図であ
り、図６Ｂは、図６Ａの線６−６に沿って切断した断面
図である。The screen 130 made of metal foil has an opening pattern 132 for applying an adhesive 140 to a lead bonding area 122 provided on a chip active surface of the wafer 120. On the screen 130,
An alignment key (not shown) for accurate alignment with the wafer 120 is provided. When the alignment is completed, the screen 130 and the wafer 120 are brought into close contact with each other. Therefore, the lead bonding area 1 on the wafer
Only 22 is exposed to the outside by the pattern 132. While supplying the liquid adhesive 140 on the screen,
When the squeegee 134 is moved in the direction of the arrow, the adhesive 140
Is applied to the lead bonding area 122. After applying the adhesive,
The screen 130 is removed and the adhesive is cured. The final structure is as shown in FIGS. 6A and 6B. FIG. 6A
FIG. 6B is a partially enlarged view showing a structure in which an adhesive 142 is applied to the semiconductor chip 126 by a screen printing method, and FIG. 6B is a cross-sectional view taken along a line 6-6 in FIG. 6A.

【００２９】接着剤は、非導電性物質よりなるべきであ
り、ポリイミド、エポキシ、ポリイミドシロキサン、ポ
リエーテルアミドのいずれか一つを使用することができ
る。接着剤は、粘性やチキソトロピーに優れるものが好
ましい。エポキシ接着剤の場合、他の接着剤より硬化温
度が多少高い。The adhesive should be made of a non-conductive material, and may be any one of polyimide, epoxy, polyimide siloxane, and polyetheramide. The adhesive is preferably one having excellent viscosity and thixotropy. Epoxy adhesives have a slightly higher curing temperature than other adhesives.

【００３０】スクリーン印刷法には、一度の作業により
複数のリード接着領域に接着剤を塗布することができる
という長所があるが、この工程に用いられる接着剤は、
それだけ長い作業時間を耐えなければならない。接着剤
は、空気を過度にトラップしたり、ストリンジング(str
inging) を引き起こしたりしないよう、適切に設計され
なければならない。スクリーン印刷法により接着剤を塗
布すると、形成される接着剤の模様や厚さをスクリーン
の設計変更により容易に制御することができるので、従
来の接着剤の使用によるＬＯＣ型パッケージの不良をな
くすことができる。一つのスクリーンにより複数のウェ
ーハに対して連続的に作業を進行させるとき、ウェーハ
と接触するスクリーン裏面に付いた接着剤を除去しなけ
ればならない。また、塗布した接着剤層は必然的に非平
面状のウェーハ面を形成し、これがウェーハ裏面に対す
るテープ実装段階においてウェーハに損傷を引き起こす
ことがあるので、以後の組立段階においてウェーハは注
意深く取り扱われなければならない。[0030] The screen printing method has an advantage that an adhesive can be applied to a plurality of lead bonding areas by one operation, but the adhesive used in this step is
You have to endure that long working time. Adhesives can excessively trap air or cause stringing.
inging) must be properly designed. When the adhesive is applied by the screen printing method, the pattern and thickness of the formed adhesive can be easily controlled by changing the design of the screen, thereby eliminating defects in the LOC type package due to the use of the conventional adhesive. Can be. When a single screen is used to continuously work on a plurality of wafers, the adhesive on the back surface of the screen that comes into contact with the wafer must be removed. Also, the applied adhesive layer necessarily forms a non-planar wafer surface, which can cause damage to the wafer during the tape mounting stage on the backside of the wafer, so the wafer must be handled carefully in subsequent assembly stages. Must.

【００３１】図７は、ディスペンシング法によりウェー
ハ状態の半導体チップのリード接着領域に接着剤を塗布
する工程を説明するための概略斜視図である。FIG. 7 is a schematic perspective view for explaining a step of applying an adhesive to a lead bonding area of a semiconductor chip in a wafer state by a dispensing method.

【００３２】ウェーハリング１６０により固定されてい
るウェーハ１２０を、ｘ、ｙ軸方向に移動可能なｘｙテ
ーブル１７０上に装着する。ディスペンシングヘッド１
５０は、液状接着剤１５６を供給するチューブ１５４
と、一定量の接着剤が入っているシリンジ１５８と、接
着剤をディスペンシングする複数のニードル１５２とを
備えている。The wafer 120 fixed by the wafer ring 160 is mounted on an xy table 170 movable in the x and y axes. Dispensing head 1
50 is a tube 154 for supplying the liquid adhesive 156
And a syringe 158 containing a fixed amount of adhesive, and a plurality of needles 152 for dispensing the adhesive.

【００３３】接着剤は、上述したように、非導電性物質
であるポリイミド、エポキシ、ポリイミドシロキサン、
ポリエーテルアミドのいずれか一つを使用する。チップ
活性面のリード接着領域の位置は、光学システム（図示
せず）を用いて認識し、この認識情報に基づいて例えば
パルスモータ又はサーボモータ等の駆動手段を制御する
ことにより、ｘｙテーブル１７０を移動させて、ウェー
ハの上側にディスペンシングヘッドをアライメントさせ
る。正確なアライメントがなされると、ディスペンシン
グヘッドが下降し、ニードルを介して接着剤をチップ活
性面のリード接着領域に塗布する。一つの半導体チップ
に対する接着剤塗布が終わると、ディスペンシングヘッ
ドが上昇し、ｘｙテーブル１７０を移動させて次の半導
体チップをアライメントさせる。ニードルを介して接着
剤をディスペンシングするとき、空気圧により接着剤の
量を制御することができる。As described above, the adhesive is a non-conductive substance such as polyimide, epoxy, polyimide siloxane,
Use any one of the polyetheramides. The position of the lead bonding area on the chip active surface is recognized using an optical system (not shown), and the xy table 170 is controlled by controlling driving means such as a pulse motor or a servomotor based on the recognition information. Move to align the dispensing head above the wafer. When the alignment is accurate, the dispensing head is lowered, and the adhesive is applied to the lead bonding area of the chip active surface via the needle. When the application of the adhesive to one semiconductor chip is completed, the dispensing head is raised, and the xy table 170 is moved to align the next semiconductor chip. When dispensing the adhesive through the needle, the amount of adhesive can be controlled by air pressure.

【００３４】一方、接着剤がディスペンシングされるチ
ップ活性面に、図４を参照しながら説明した溝形状のリ
ード接着領域１２４を形成した後、接着剤を塗布する
と、接着剤のオーバーフローを防止することができる。On the other hand, after forming the groove-shaped lead bonding area 124 described with reference to FIG. 4 on the chip active surface where the adhesive is dispensed, applying the adhesive prevents the overflow of the adhesive. be able to.

【００３５】かかるディスペンシング法は、ディスペン
シングヘッドがウェーハ表面と直接接することなく、接
着剤の塗布が可能であるので、スクリーン印刷法に比べ
てウェーハの厚さやサイズなどに関係なく、ウェーハの
安定的な取扱いが可能である。そして、ニードルの直
径、ヘッドの動き速度を変化させ、空気圧を制御するこ
とにより、接着剤の塗布位置及び塗布される接着剤の
幅、長さ、厚さを容易に制御することができるので、Ｌ
ＯＣ型パッケージの構造や信頼性の面において最適構造
の選択が可能である。According to the dispensing method, the adhesive can be applied without the dispensing head coming into direct contact with the wafer surface. Therefore, the dispensing method can stabilize the wafer irrespective of the thickness and size of the wafer as compared with the screen printing method. Handling is possible. Then, by changing the diameter of the needle, the moving speed of the head, and controlling the air pressure, the application position of the adhesive and the width, length, and thickness of the applied adhesive can be easily controlled. L
An optimal structure can be selected in terms of the structure and reliability of the OC type package.

【００３６】ディスペンシングによる接着剤の塗布は、
上述したように、ウェーハ状態の１つの半導体チップに
対して一度ずつ接着剤のディスペンシングを進行させて
いくこともできるが、図８に示すように、同一のライン
にある複数の半導体チップに対してロングライン(long
line) 形式で接着剤をディスペンシング（１５６ａ）す
ることも可能であり、又は、図９に示すように、一つの
ディスペンシングヘッド１８０にマルチニードル１５２
ａ、１５２ｂ、１５２ｃ、１５２ｄを装着して複数の半
導体チップに対して接着剤を同時にディスペンシング
（１５６ｂ）することも可能である。また、複数の半導
体チップに対してディスペンシングを同時に進行させる
と、接着剤の厚さを一定にすることができる。さらに、
同一のラインにあるチップに対してロングライン形式で
接着剤をディペンシングして塗布しても、ウェーハ切断
段階において高い回転速度で回転するダイヤモンドホイ
ールによるスクライビングが行われるので、隣接する半
導体チップは、何らの問題なく、容易に分離される。The application of the adhesive by dispensing
As described above, the dispensing of the adhesive can be performed once for one semiconductor chip in a wafer state, but as shown in FIG. 8, for a plurality of semiconductor chips on the same line, Long line
The adhesive may be dispensed (156a) in the form of a multi-line 152) as shown in FIG.
A, 152b, 152c, and 152d can be mounted to simultaneously dispens (156b) the adhesive to a plurality of semiconductor chips. Further, when dispensing is simultaneously performed on a plurality of semiconductor chips, the thickness of the adhesive can be made constant. further,
Even if the adhesive on the same line is dispensed and applied in a long line format, the scribing is performed by a diamond wheel that rotates at a high rotational speed in the wafer cutting stage, so that adjacent semiconductor chips are not scattered. Easily separated without any problems.

【００３７】今までは、ウェーハ状態の半導体チップの
リード接着領域に接着剤をディスぺンシングする時、別
途のディスペンシングマシンを使用することについて説
明した。このディスペンシングマシンは、ウェーハが装
着されたテーブルをｘｙ軸方向に移動させるための駆動
手段と、半導体チップのリード接着領域の位置を認識す
るための光学システムなどを備えなければならない。一
方、従来のダイボンディング装備は、ウェーハを移動さ
せることができるｘｙテーブルと、ウェーハ上の特定半
導体チップの位置を認識する光学システムとを備えてい
る。したがって、従来のダイボンディング装備にディス
ペンシングヘッドを組み込むと、費用節減や工程時間の
短縮を図ることができる。Up to now, the use of a separate dispensing machine when dispensing an adhesive on the lead bonding area of a semiconductor chip in a wafer state has been described. The dispensing machine must include a driving unit for moving the table on which the wafer is mounted in the xy-axis directions, an optical system for recognizing the position of the lead bonding area of the semiconductor chip, and the like. Meanwhile, the conventional die bonding equipment includes an xy table that can move a wafer and an optical system that recognizes the position of a specific semiconductor chip on the wafer. Therefore, if the dispensing head is incorporated in the conventional die bonding equipment, cost reduction and process time can be reduced.

【００３８】図１０は、ディスペンシングヘッド１５０
を備えるダイボンディング装備の概略図である。FIG. 10 shows a dispensing head 150.
It is the schematic of the die bonding equipment provided with.

【００３９】ウェーハリング１６０に固定されている半
導体ウェーハ１２０は、ウェーハ製造段階（図１の１０
０）、保護層形成段階（１０２）、電極パッド開放段階
（１０３）を経てさらにウェーハ裏面研磨段階、保護テ
ープ実装段階、ウェーハ切断（つまり、スクライビン
グ）段階を経る。ウェーハ１２０は１つ１つの半導体チ
ップにスクライブされるが、チップは裏面に取り付けら
れた保護テープ２２０により支持される。ウェーハ１２
０を拡張テーブル１９０に載置し、拡張リング１９２を
用いてテープ２２０を外側に引っ張ると、スクライビン
グされた半導体チップは、ある程度距離を置いて離れ
る。拡張テーブル１９０は、ｘｙテーブル２００に結合
されているので、ｘ、ｙ軸方向に移動が可能である。光
学システム２４０は、例えば、ＣＣＤ(charge coupled
device) カメラ２４２とモニター２４４とを備える。カ
メラ２４２は、ｘｙテーブル２００に装着されているウ
ェーハ１２０上の特定半導体チップの位置を認識し、こ
の位置情報をモニター２４４に出力する。光学システム
２４０の位置情報は、ｘｙテーブル２００を駆動させる
駆動モータ（図示せず）を制御するに使用されると同時
に、ピックアップツール２３０及びディスペンシングヘ
ッド１５０をウェーハ上にアライメントさせるのに用い
られる。The semiconductor wafer 120 fixed to the wafer ring 160 is placed in a wafer manufacturing stage (10 in FIG. 1).
0), a protective layer forming step (102), an electrode pad releasing step (103), and further a wafer back side polishing step, a protective tape mounting step, and a wafer cutting (ie, scribing) step. The wafer 120 is scribed into individual semiconductor chips, which are supported by a protective tape 220 attached to the back surface. Wafer 12
When 0 is placed on the expansion table 190 and the tape 220 is pulled outward using the expansion ring 192, the scribed semiconductor chips are separated by a certain distance. Since the extension table 190 is connected to the xy table 200, it can be moved in the x and y axis directions. The optical system 240 is, for example, a CCD (charge coupled).
device) A camera 242 and a monitor 244 are provided. The camera 242 recognizes the position of the specific semiconductor chip on the wafer 120 mounted on the xy table 200, and outputs this position information to the monitor 244. The position information of the optical system 240 is used to control a drive motor (not shown) for driving the xy table 200, and at the same time, to align the pickup tool 230 and the dispensing head 150 on the wafer.

【００４０】ディスペンシングヘッド１５０をウェーハ
上にアライメントさせた後、ヘッド１５０のチューブ１
５４を介してシリンジ１５８に入っていた非導電性液状
接着剤は、空気チューブ１５５から供給される空気圧に
よってニードル１５２からチップ活性面のリード接着領
域に塗布される。この際、ディスペンシングは、１つの
半導体チップごとに順次的に進行させてもよいし、又は
複数の半導体チップに対して同時に進行させてもよい。
一方、ＥＤＳ(Electrical Die Sorting)検査の間、ウェ
ーハ１２０上の不良チップの表面に、インキドッティン
グを施すことが一般的である。したがって、個別チップ
を認識した後、接着剤を塗布するディスペンシング法を
使用すると、スピンコーティングやスクリーン印刷法と
は異なり、不良チップに対しては接着剤を塗布しないの
で、接着剤のむだづかいを防止することができる。After aligning the dispensing head 150 on the wafer, the tube 1
The non-conductive liquid adhesive contained in the syringe 158 via 54 is applied from the needle 152 to the lead bonding area of the chip active surface by air pressure supplied from the air tube 155. In this case, the dispensing may be sequentially performed for each semiconductor chip, or may be simultaneously performed for a plurality of semiconductor chips.
On the other hand, during EDS (Electrical Die Sorting) inspection, it is common to apply ink dotting to the surface of a defective chip on the wafer 120. Therefore, when using the dispensing method of applying an adhesive after recognizing individual chips, unlike the spin coating and screen printing methods, the adhesive is not applied to the defective chip, so that the adhesive is wasted. Can be prevented.

【００４１】接着剤の塗布及び硬化後、突出ピン（図示
せず）を有するイジェクタ２１０が位置Ｐ１へ移動し、
選択された個別チップを押し上げることにより、個別チ
ップをテープ２２０、つまりウェーハ１２０から完全に
分離することができる。分離されたチップは、ピックア
ップツール２３０によりダイボンディング装置へ移動す
る。After the application and curing of the adhesive, the ejector 210 having the projecting pin (not shown) moves to the position P1,
By pushing up the selected individual chip, the individual chip can be completely separated from the tape 220, that is, the wafer 120. The separated chip is moved to the die bonding apparatus by the pickup tool 230.

【００４２】図１１は、個別半導体チップ２９０とリー
ドフレームとをボンディングする過程を説明するための
ダイボンディング装備の部分概略図である。FIG. 11 is a partial schematic view of a die bonding equipment for explaining a process of bonding an individual semiconductor chip 290 and a lead frame.

【００４３】ストリップ形状のリードフレーム２８０
は、移送レール２７０に沿って矢印Ａ１方向に移動す
る。リードフレーム２８０は、内部リード２８２、外部
リード２８４及びバスバー２８６を備えており、内部リ
ード及びバスバー部分は、半導体チップ２９０の活性面
に本発明により塗布されている接着剤１５６により半導
体チップ２９０にボンディングされることになる。Strip-shaped lead frame 280
Moves in the direction of arrow A1 along the transfer rail 270. The lead frame 280 includes an internal lead 282, an external lead 284, and a bus bar 286. The internal lead and the bus bar portion are bonded to the semiconductor chip 290 by the adhesive 156 applied to the active surface of the semiconductor chip 290 according to the present invention. Will be done.

【００４４】ピックアップツール２３０が、矢印Ａ２方
向に沿って個別半導体チップ２９０を運搬して、ヒータ
ブロック２６０のダイボンディング位置に載置する。ヒ
ータブロック２６０は、矢印Ａ４で示すように、上下移
動が可能である。リードフレーム２８０が矢印Ａ１に沿
って移動してダイボンディング位置に到着すると、ダイ
ボンディングヘッド２５０及びヒータブロック２６０に
よりリードフレームのリードと半導体チップを熱圧着す
ることにより、リードフレームリードが半導体チップの
活性面にボンディングされる。従来の一般的なパッケー
ジでは、位置Ｐ２でリードフレームパッドに接着剤が塗
布されるが、上述したように、本発明によるＬＯＣ型パ
ッケージでは、チップ活性面のリード接着領域に既に接
着剤１５６が塗布されている。The pickup tool 230 transports the individual semiconductor chip 290 along the direction of the arrow A2 and places it at the die bonding position of the heater block 260. The heater block 260 can move up and down as indicated by an arrow A4. When the lead frame 280 moves along the arrow A1 and reaches the die bonding position, the lead bonding of the lead frame and the semiconductor chip is performed by thermocompression bonding between the lead of the lead frame and the semiconductor chip by the die bonding head 250 and the heater block 260. Bonded to the surface. In the conventional general package, the adhesive is applied to the lead frame pad at the position P2. However, as described above, in the LOC type package according to the present invention, the adhesive 156 is already applied to the lead bonding area of the chip active surface. Have been.

【００４５】[0045]

【発明の効果】以上説明したように、本発明によるＬＯ
Ｃ型パッケージ素子は、リードフレームリード及び半導
体チップを接着するための接着剤は、ウェーハ状態で半
導体チップ活性面のリード接着領域に塗布されるので、
３層構造よりなるポリイミド接着テープを使用しなくて
もよい。従って、製造費用を低減することができ、接着
剤のサイズや厚さ等を容易に調節することができるの
で、パッケージ素子の信頼性を向上させることができ
る。As described above, the LO according to the present invention is
For the C-type package element, the adhesive for bonding the lead frame leads and the semiconductor chip is applied to the lead bonding area of the semiconductor chip active surface in a wafer state,
It is not necessary to use a polyimide adhesive tape having a three-layer structure. Therefore, the manufacturing cost can be reduced, and the size and thickness of the adhesive can be easily adjusted, so that the reliability of the package element can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明によるＬＯＣ型半導体チップパッケージ
の製造工程の流れ図である。FIG. 1 is a flowchart of a manufacturing process of a LOC type semiconductor chip package according to the present invention.

【図２】保護層から電極パッドを開放すると同時に本発
明による溝形状のリード接着領域を形成するために用い
られるフォトマスクを示す斜視図である。FIG. 2 is a perspective view showing a photomask used to release an electrode pad from a protective layer and simultaneously form a groove-shaped lead bonding region according to the present invention.

【図３】電極パッドパターン及びリード接着領域パター
ンを有するフォトマスクの部分拡大図である。FIG. 3 is a partially enlarged view of a photomask having an electrode pad pattern and a lead bonding area pattern.

【図４】電極パッド開放領域及び本発明による溝形状の
リード接着領域が形成されたチップ活性面を示す部分拡
大図である。FIG. 4 is a partially enlarged view showing a chip active surface in which an electrode pad open area and a groove-shaped lead bonding area according to the present invention are formed.

【図５】本発明によるスクリーン印刷法を用いてウェー
ハ状態の半導体チップのリード接着領域に接着剤を塗布
する過程を説明するための斜視図である。FIG. 5 is a perspective view illustrating a process of applying an adhesive to a lead bonding area of a semiconductor chip in a wafer state using a screen printing method according to the present invention.

【図６】図６Ａは本発明によるスクリーン印刷法により
接着剤が塗布されたウェーハ状態の半導体チップの構造
を示す部分拡大斜視図であり、図６Ｂはその部分断面図
である。FIG. 6A is a partially enlarged perspective view showing a structure of a semiconductor chip in a wafer state where an adhesive is applied by a screen printing method according to the present invention, and FIG. 6B is a partial sectional view thereof.

【図７】ディスペンシング法によりウェーハ状態の半導
体チップのリード接着領域に接着剤を塗布する工程を説
明する概略斜視図である。FIG. 7 is a schematic perspective view illustrating a step of applying an adhesive to a lead bonding area of a semiconductor chip in a wafer state by a dispensing method.

【図８】ディスペンシング法によって接着剤を塗布する
工程において特に、同一のラインにある複数の半導体チ
ップのリード接着領域にロングライン形式で接着剤をデ
ィスペンシングする工程を示す概略斜視図である。FIG. 8 is a schematic perspective view showing a step of dispensing an adhesive in a long-line format in a lead application region of a plurality of semiconductor chips on the same line, particularly in a step of applying an adhesive by a dispensing method.

【図９】ディスペンシング法によって接着剤を塗布する
工程において特に、複数のニードルを有するディスペン
シングヘッドを用いて複数のチップに対して同時にディ
スペンシングを行う工程を示す概略斜視図である。FIG. 9 is a schematic perspective view showing a step of simultaneously dispensing a plurality of chips using a dispensing head having a plurality of needles in a step of applying an adhesive by a dispensing method.

【図１０】ディスペンシングヘッドを備えるダイボンデ
ィング装置の概略図である。FIG. 10 is a schematic view of a die bonding apparatus including a dispensing head.

【図１１】個別の半導体チップとリードフレームとをボ
ンディングする工程を説明するダイボンディング装備の
部分概略図である。FIG. 11 is a partial schematic view of a die bonding equipment for explaining a step of bonding an individual semiconductor chip and a lead frame.

【図１２】従来のＬＯＣ型半導体チップパッケージの構
造を示す斜視図である。FIG. 12 is a perspective view showing the structure of a conventional LOC semiconductor chip package.

【図１３】従来のＬＯＣ型半導体チップパッケージの構
造を示す正面断面図である。FIG. 13 is a front sectional view showing the structure of a conventional LOC type semiconductor chip package.

【図１４】ポリイミドテープを用いて半導体チップの活
性面にリードフレームを取り付ける従来の工程を示す部
分断面図である。FIG. 14 is a partial cross-sectional view showing a conventional process of attaching a lead frame to an active surface of a semiconductor chip using a polyimide tape.

【符号の説明】[Explanation of symbols]

１１０ フォトマスク １１２ リード接着領域パターン １１４ 電極パッド開放パターン １１６ クロム １２０ ウェーハ １２２ リード接着領域 １２４ 電極パッド開放領域 １２６ 半導体チップ １２８ 保護層 １３０ スクリーン １３２ 開放部パターン １３４ スキージ １４０ 接着剤 １４２ 接着剤 １５０ ディスペンシングヘッド １５２ ニードル １５２ａ、１５２ｂ、１５２ｃ、１５２ｄ マルチニー
ドル １５４ チューブ １５５ 空気チューブ １５６ 接着剤 １５８ シリンジ １６０ ウェーハリング １７０ ｘｙテーブル １８０ ディスペンシングヘッド １９０ 拡張テーブル １９２ 拡張リング ２００ ｘｙテーブル ２１０ イジェクタ ２２０ テープ ２３０ ピックアップツール ２４０ 光学システム ２４２ ＣＣＤカメラ ２４４ モニター ２５０ ダイボンディングヘッド ２６０ ヒータブロック ２７０ 移送レール ２８０ リードフレーム ２８２ 内部リード ２８４ 外部リード ２８６ バスバー ２９０ 半導体チップ110 Photomask 112 Lead bonding area pattern 114 Electrode pad opening pattern 116 Chromium 120 Wafer 122 Lead bonding area 124 Electrode pad opening area 126 Semiconductor chip 128 Protective layer 130 Screen 132 Opening pattern 134 Squeegee 140 Adhesive 142 Adhesive 150 Dispensing head 152 needle 152a, 152b, 152c, 152d multi-needle 154 tube 155 air tube 156 adhesive 158 syringe 160 wafer ring 170 xy table 180 dispensing head 190 expansion table 192 expansion ring 200 xy table 210 ejector 220 tape 230 pickup tool 240 optical pickup 242 CCD camera 244 Monitor 2 0 die bonding head 260 heater block 270 feeding rail 280 lead frame 282 inner lead 284 external lead 286 bus bar 290 a semiconductor chip

Claims (21)

【特許請求の範囲】[Claims] 【請求項１】 複数の電極パッドが中央に配列された活
性面を有する複数の半導体チップが設けられている上面
を有するウェーハを準備する段階と、 前記ウェーハの上面に保護層を塗布する段階と、 前記中央に配列された電極パッドの両側に位置するリー
ド接着領域に非導電性接着剤を塗布する段階と、 前記ウェーハを個別の半導体チップに分離する段階と、 前記分離された半導体チップを支持し、かつ、外部回路
に前記分離されたチップを電気的に接続させるための複
数のリードを有するリードフレームにおける内部リード
部分を、前記非導電性接着剤を用いて、半導体チップの
活性面のリード接着領域に取り付けるダイボンディング
段階と、 前記リードフレームの内部リードと半導体チップの電極
パッドとを電気的に連結する段階と、 前記半導体チップを保護するパッケージ胴体を形成する
段階とを備えるＬＯＣ型半導体チップパッケージの製造
方法。A step of preparing a wafer having an upper surface on which a plurality of semiconductor chips having an active surface in which a plurality of electrode pads are arranged in a center are provided; and a step of applying a protective layer on the upper surface of the wafer. Applying a non-conductive adhesive to lead bonding regions located on both sides of the electrode pads arranged in the center; separating the wafer into individual semiconductor chips; supporting the separated semiconductor chips And an internal lead portion of a lead frame having a plurality of leads for electrically connecting the separated chip to an external circuit by using the non-conductive adhesive to form a lead on the active surface of the semiconductor chip. A die bonding step of attaching to an adhesion area; and a step of electrically connecting an internal lead of the lead frame and an electrode pad of a semiconductor chip. Forming a package body for protecting the semiconductor chip. 【請求項２】 前記保護層を塗布する段階が、所定位置
の保護層を除去して前記電極パッド及び前記リード接着
領域を露出、開放させる段階を具備している、請求項１
記載のＬＯＣ型半導体チップパッケージの製造方法。2. The method of claim 1, wherein applying the protective layer comprises removing the protective layer at a predetermined position to expose and open the electrode pad and the lead bonding area.
A manufacturing method of the LOC type semiconductor chip package according to the above. 【請求項３】 前記保護層を塗布する段階が、ウェーハ
の上面に液状ポリイミドをスピンコーティングする段階
と、前記電極パッドのパターン及び前記リード接着領域
のパターンを有するフォトマスクを用意する段階と、前
記ポリイミドコーティング層上に感光膜を塗布する段階
と、前記フォトマスクを用いて感光膜を露光、現像する
段階と、電極パッド及びリード接着領域をエッチングし
て開放させる段階とを具備する、請求項１記載のＬＯＣ
型半導体チップパッケージの製造方法。3. The step of applying the protective layer includes: spin-coating a liquid polyimide on an upper surface of the wafer; preparing a photomask having a pattern of the electrode pad and a pattern of the lead bonding region; 2. The method according to claim 1, further comprising: applying a photosensitive film on the polyimide coating layer; exposing and developing the photosensitive film using the photomask; and etching and opening an electrode pad and a lead bonding area. LOC described
Method of manufacturing a semiconductor chip package. 【請求項４】 前記のリードフレームの内部リードと半
導体チップの電極パッドとを電気的に連結する段階がワ
イヤボンディングによって行われる、請求項１記載のＬ
ＯＣ型半導体チップパッケージの製造方法。4. The L according to claim 1, wherein the step of electrically connecting the internal leads of the lead frame to the electrode pads of the semiconductor chip is performed by wire bonding.
A method for manufacturing an OC type semiconductor chip package. 【請求項５】 前記非導電性接着剤が、ポリイミド、エ
ポキシ、ポリイミドシロキサン、ポリエーテルアミドよ
りなる群から選ばれた接着剤である、請求項１記載のＬ
ＯＣ型半導体チップパッケージの製造方法。5. The method according to claim 1, wherein the non-conductive adhesive is an adhesive selected from the group consisting of polyimide, epoxy, polyimidesiloxane, and polyetheramide.
A method for manufacturing an OC type semiconductor chip package. 【請求項６】 前記非導電性接着剤を塗布する段階が、
前記リード接着領域に対応する位置に開放部パターンを
有する金属スクリーンを用意する段階と、 前記スクリーンを前記ウェーハにアライメントし、ウェ
ーハの上面にスクリーンを密着させる段階と、 液状接着剤を前記金属スクリーンの開放部パターンを介
して通過させ、リード接着領域に液状接着剤を塗布する
段階と、 前記スクリーンをウェーハから分離する段階と、 前記リード接着領域に塗布された液状接着剤を硬化させ
る段階とを具備する、請求項１又は２に記載のＬＯＣ型
半導体チップパッケージの製造方法。6. The step of applying the non-conductive adhesive,
Preparing a metal screen having an opening pattern at a position corresponding to the lead bonding area; aligning the screen with the wafer; and bringing the screen into close contact with the upper surface of the wafer; and applying a liquid adhesive to the metal screen. Applying a liquid adhesive to the lead bonding area by passing through the opening pattern; separating the screen from the wafer; and curing the liquid adhesive applied to the lead bonding area. The method for manufacturing a LOC semiconductor chip package according to claim 1, wherein 【請求項７】 前記非導電性接着剤を塗布する段階は、
前記ウェーハをｘ、ｙ軸方向に移動可能なｘｙテーブル
に装着する段階と、一定量の液状非導電性接着剤をディ
スペンシングするニードルを備えたディスペンシングヘ
ッドを、ウェーハの上側にアライメントする段階と、半
導体チップの活性面のリード接着領域に前記非導電性接
着剤をディスペンシングする段階と、前記ディスペンシ
ングされた接着剤を硬化させる段階とを具備する、請求
項１記載のＬＯＣ型半導体チップパッケージの製造方
法。7. The step of applying the non-conductive adhesive,
Mounting the wafer on an xy table movable in x and y directions, and aligning a dispensing head having needles for dispensing a fixed amount of liquid non-conductive adhesive on the upper side of the wafer; 2. The LOC-type semiconductor chip package according to claim 1, further comprising: dispensing the non-conductive adhesive in a lead bonding area on an active surface of the semiconductor chip; and curing the dispensed adhesive. Manufacturing method. 【請求項８】 前記リード接着領域が、フォトエッチン
グ工程によって前記保護層が選択的に除去されて溝形状
を有するようにした、請求項７記載のＬＯＣ型半導体チ
ップパッケージの製造方法。8. The method of claim 7, wherein the lead bonding region has a groove shape by selectively removing the protective layer by a photoetching process. 【請求項９】 前記液状非導電性接着剤のディスペンシ
ングが前記複数の半導体チップに対して順次に行われ
る、請求項７記載のＬＯＣ型半導体チップパッケージの
製造方法。9. The method according to claim 7, wherein the dispensing of the liquid non-conductive adhesive is sequentially performed on the plurality of semiconductor chips. 【請求項１０】 前記液状非導電性接着剤のディスペン
シングが前記ウェーハにおける同一のライン（同じ列又
は同じ行）にある半導体チップに対して一時に行われ
る、請求項７記載のＬＯＣ型半導体チップパッケージの
製造方法。10. The LOC semiconductor chip according to claim 7, wherein the dispensing of the liquid non-conductive adhesive is performed at a time on semiconductor chips on the same line (same column or same row) on the wafer. Package manufacturing method. 【請求項１１】 前記ディスペンシングヘッドが複数の
ニードルを有して複数の半導体チップに対してディスペ
ンシングが一時に行われる、請求項７記載のＬＯＣ型半
導体チップパッケージの製造方法。11. The method according to claim 7, wherein the dispensing head has a plurality of needles and dispenses a plurality of semiconductor chips at a time. 【請求項１２】 前記非導電性接着剤が、ポリイミド、
エポキシ、ポリイミドシロキサン、ポリエーテルアミド
よりなる群から選ばれた接着剤である、請求項７記載の
ＬＯＣ型半導体チップパッケージの製造方法。12. The non-conductive adhesive, wherein the non-conductive adhesive is polyimide,
The method according to claim 7, wherein the adhesive is an adhesive selected from the group consisting of epoxy, polyimidesiloxane, and polyetheramide. 【請求項１３】 前記非導電性接着剤を塗布する段階の
前に、前記ウェーハの裏面に保護テープを装着する段階
と、ウェーハ上において隣接する半導体チップとの間で
定義されたスクライブ線に沿ってテープ装着ウェーハを
スクライビングする段階とを備え、 前記非導電性接着剤を塗布する段階が、前記ウェーハを
ｘ、ｙ軸方向に移動可能なｘｙテーブルに装着する段階
と、一定量の液状非導電性接着剤をディスペンシングす
るニードルを備えたディスペンシングヘッドをウェーハ
の上側にアライメントする段階と、半導体チップの活性
面のリード接着領域に前記非導電性接着剤をディスペン
シングする段階と、前記ディスペンシングされた接着剤
を硬化させる段階とを備える、請求項１記載のＬＯＣ型
半導体チップパッケージの製造方法。13. Applying a protective tape to the back surface of the wafer before applying the non-conductive adhesive, and applying a scribe line defined between adjacent semiconductor chips on the wafer. Scribing the tape-mounted wafer by applying the non-conductive adhesive, mounting the wafer on an xy table movable in the x- and y-axis directions, and a fixed amount of liquid non-conductive. Aligning a dispensing head having a needle for dispensing a non-conductive adhesive on an upper side of a wafer; dispensing the non-conductive adhesive in a lead bonding area of an active surface of a semiconductor chip; and dispensing the non-conductive adhesive. Curing the applied adhesive. The method of claim 1, further comprising: curing the applied adhesive. 【請求項１４】 前記のウェーハを個別の半導体チップ
に分離する段階が、前記非導電性接着剤がディスペンシ
ングされており、前記ｘｙテーブルに装着されているウ
ェーハから、選択した特定の半導体チップを押し上げる
ことにより、前記ウェーハの裏面に取り付けられている
保護テープから選択した特定の半導体チップを取り外す
段階である、請求項１３記載のＬＯＣ型半導体チップパ
ッケージの製造方法。14. The step of separating the wafer into individual semiconductor chips includes the step of separating a selected specific semiconductor chip from the wafers on which the non-conductive adhesive is dispensed and mounted on the xy table. 14. The method of manufacturing a LOC-type semiconductor chip package according to claim 13, wherein the step of removing the specific semiconductor chip selected from the protective tape attached to the back surface of the wafer by pushing up. 【請求項１５】 前記の半導体チップの活性面のリード
接着領域に非導電性接着剤をディスペンシングする段階
が、ウェーハ上の半導体チップに表示されている不良チ
ップ識別表示を認識し、この表示を有しない半導体チッ
プのみに対してディスペンシングを選択的に行う段階を
具備する、請求項１３記載のＬＯＣ型半導体チップパッ
ケージの製造方法。15. The step of dispensing a non-conductive adhesive in a lead bonding area on an active surface of a semiconductor chip includes recognizing a defective chip identification displayed on a semiconductor chip on a wafer, and displaying the display. 14. The method of manufacturing a LOC semiconductor chip package according to claim 13, further comprising the step of selectively dispensing only the semiconductor chips not having the dispense. 【請求項１６】 複数の電極パッドが中央に配列されて
いる活性面を有する半導体チップと、前記半導体チップ
の活性面に取り付けられるリードを有するリードフレー
ムと、前記リードフレームのリード及び前記半導体チッ
プの電極パッドを電気的に連結するための電気的連結手
段と、前記半導体チップとリード及び電気的連結手段を
保護するためのパッケージ胴体とを備え、 前記半導体チップの活性面は前記リードが取り付けられ
るべき位置にリード接着領域を有し、前記リード接着領
域には、ウェーハから個別の半導体チップを分離する前
にウェーハ状態で液状非導電性接着剤を塗布、硬化させ
て形成された接着剤が塗布されているＬＯＣ型半導体チ
ップパッケージ。16. A semiconductor chip having an active surface in which a plurality of electrode pads are arranged in the center, a lead frame having a lead attached to the active surface of the semiconductor chip, and a lead of the lead frame and the semiconductor chip. An electrical connection means for electrically connecting the electrode pads; and a package body for protecting the semiconductor chip, the leads and the electrical connection means, wherein the leads should be attached to the active surface of the semiconductor chip. A position where a lead bonding area is provided, and an adhesive formed by applying and curing a liquid non-conductive adhesive in a wafer state before separating individual semiconductor chips from the wafer is applied to the lead bonding area. LOC type semiconductor chip package. 【請求項１７】 前記活性面には不活性層及びポリイミ
ドコーティング層を備える保護層が塗布されており、か
つ、前記保護層は前記電極パッドを開放させるための領
域と前記リード接着領域を開放させるための領域とを有
し、なおかつ、前記リード接着領域は溝形状を有してい
る、請求項１６記載のＬＯＣ型半導体チップパッケー
ジ。17. A protection layer having an inactive layer and a polyimide coating layer is applied to the active surface, and the protection layer opens a region for opening the electrode pad and the lead bonding region. 17. The LOC semiconductor chip package according to claim 16, further comprising a region for forming the lead, and wherein the lead bonding region has a groove shape. 【請求項１８】 前記非導電性接着剤は、ポリイミド、
エポキシ、ポリイミドシロキサン、ポリエーテルアミド
よりなる群から選ばれた接着剤である、請求項１６記載
のＬＯＣ型半導体チップパッケージ。18. The non-conductive adhesive, wherein the non-conductive adhesive is polyimide,
17. The LOC-type semiconductor chip package according to claim 16, which is an adhesive selected from the group consisting of epoxy, polyimidesiloxane, and polyetheramide. 【請求項１９】 前記非導電性接着剤が、 前記リード接着領域に対応する位置に開放部パターンを
有する金属スクリーンを準備する段階と、 前記スクリーンを前記ウェーハにアライメントし、ウェ
ーハの上面にスクリーンを密着させる段階と、 液状接着剤を前記金属スクリーンの開放部パターンを介
して通過させ、リード接着領域に液状接着剤を塗布する
段階と、 前記スクリーンをウェーハから分離する段階と、 前記リード接着領域に塗布された液状接着剤を硬化させ
る段階とを備える工程により形成された、請求項１６記
載のＬＯＣ型半導体チップパッケージ。19. A step of preparing a metal screen having an opening pattern at a position corresponding to the lead bonding area, wherein the non-conductive adhesive is aligned with the wafer, and a screen is formed on an upper surface of the wafer. Adhering, passing the liquid adhesive through the opening pattern of the metal screen, applying the liquid adhesive to the lead bonding area, separating the screen from the wafer, and applying the liquid adhesive to the lead bonding area. 17. The LOC-type semiconductor chip package according to claim 16, formed by a step comprising: curing the applied liquid adhesive. 【請求項２０】 前記非導電性接着剤が、前記ウェーハ
をｘ、ｙ軸方向に移動可能なｘｙテーブルに装着する段
階と、一定量の液状非導電性接着剤をディスペンシング
するニードルを備えたディスペンシングヘッドをウェー
ハの上側にアライメントする段階と、半導体チップの活
性面のリード接着領域に前記非導電性接着剤をディスペ
ンシングする段階と、前記ディスペンシングされた接着
剤を硬化させる段階とを備える工程により形成された、
請求項１６記載のＬＯＣ型半導体チップパッケージ。20. The non-conductive adhesive, comprising: mounting the wafer on an xy table movable in the x and y directions, and dispensing a predetermined amount of a liquid non-conductive adhesive. Aligning a dispensing head over the wafer; dispensing the non-conductive adhesive in a lead bonding area on an active surface of a semiconductor chip; and curing the dispensed adhesive. Formed by the process,
The LOC semiconductor chip package according to claim 16. 【請求項２１】 前記ｘｙテーブルに装着されるウェー
ハの裏面に保護用テープが接着されており、かつ、ウェ
ーハは、隣接する半導体チップとの間で定義されたスク
ライブ線に沿って個別の半導体チップにスクライビング
される、請求項２０記載のＬＯＣ型半導体チップパッケ
ージ。21. A protective tape is adhered to a back surface of a wafer mounted on the xy table, and the wafer is separated from individual semiconductor chips along scribe lines defined between adjacent semiconductor chips. 21. The LOC type semiconductor chip package according to claim 20, wherein the LOC type semiconductor chip package is scribed.
JP8296747A 1996-11-08 1996-11-08 LOC semiconductor chip package and method of manufacturing the same Expired - Fee Related JP2925074B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8296747A JP2925074B2 (en) 1996-11-08 1996-11-08 LOC semiconductor chip package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8296747A JP2925074B2 (en) 1996-11-08 1996-11-08 LOC semiconductor chip package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10144703A true JPH10144703A (en) 1998-05-29
JP2925074B2 JP2925074B2 (en) 1999-07-26

Family

ID=17837598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8296747A Expired - Fee Related JP2925074B2 (en) 1996-11-08 1996-11-08 LOC semiconductor chip package and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2925074B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029128A1 (en) * 1998-11-13 2000-05-25 Musashi Engineering, Inc. Method of forming paste
US6719550B2 (en) 1997-08-06 2004-04-13 Micron Technology, Inc. Apparatus for epoxy loc die attachment
US6858469B1 (en) 1997-08-06 2005-02-22 Micron Technology, Inc. Method and apparatus for epoxy loc die attachment
US7115976B1 (en) * 1997-08-06 2006-10-03 Micron Technology, Inc. Method and apparatus for epoxy LOC die attachment
JP2007510306A (en) * 2003-10-28 2007-04-19 ダウ・コーニング・コーポレイション Method for manufacturing a pad having a flat upper surface
JP2008098213A (en) * 2006-10-06 2008-04-24 Nippon Steel Chem Co Ltd Process for manufacturing semiconductor element with adhesive
KR101479248B1 (en) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 Sputtering Method for EMI(Electro Magnetic Interference) Shielding of Semiconductor Package Using Liquid Adhesives and Apparatus Thereof
KR20200055258A (en) * 2018-11-13 2020-05-21 주식회사 다이나테크 Method for Forming Thin Film Replacing Tape
CN114472072A (en) * 2021-12-30 2022-05-13 合肥鑫丰科技有限公司 Adhesive dispensing device for packaging multiple semiconductor chips

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115976B1 (en) * 1997-08-06 2006-10-03 Micron Technology, Inc. Method and apparatus for epoxy LOC die attachment
US6719550B2 (en) 1997-08-06 2004-04-13 Micron Technology, Inc. Apparatus for epoxy loc die attachment
US6858469B1 (en) 1997-08-06 2005-02-22 Micron Technology, Inc. Method and apparatus for epoxy loc die attachment
US7220616B2 (en) 1997-08-06 2007-05-22 Micron Technology, Inc. Methods for epoxy loc die attachment
US6861095B1 (en) 1998-11-13 2005-03-01 Musashi Engineering, Inc. Method of uniformly applying a paste on a paste applying body
WO2000029128A1 (en) * 1998-11-13 2000-05-25 Musashi Engineering, Inc. Method of forming paste
JP2007510306A (en) * 2003-10-28 2007-04-19 ダウ・コーニング・コーポレイション Method for manufacturing a pad having a flat upper surface
JP2008098213A (en) * 2006-10-06 2008-04-24 Nippon Steel Chem Co Ltd Process for manufacturing semiconductor element with adhesive
KR101479248B1 (en) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 Sputtering Method for EMI(Electro Magnetic Interference) Shielding of Semiconductor Package Using Liquid Adhesives and Apparatus Thereof
WO2015182816A1 (en) * 2014-05-28 2015-12-03 (주)씨앤아이테크놀로지 Semiconductor package sputtering method using liquid adhesive for electromagnetic interference shielding and sputtering apparatus therefor
KR20200055258A (en) * 2018-11-13 2020-05-21 주식회사 다이나테크 Method for Forming Thin Film Replacing Tape
CN114472072A (en) * 2021-12-30 2022-05-13 合肥鑫丰科技有限公司 Adhesive dispensing device for packaging multiple semiconductor chips
CN114472072B (en) * 2021-12-30 2023-09-08 合肥鑫丰科技有限公司 Glue dispensing device for packaging multiple semiconductor chips

Also Published As

Publication number Publication date
JP2925074B2 (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US5776799A (en) Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
KR100203603B1 (en) Method of manufacture chip-size package type semiconductor device
US3724068A (en) Semiconductor chip packaging apparatus and method
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
KR100486290B1 (en) Assembling method of semiconductor package and removal apparatus of protection tape in semiconductor process
US6011315A (en) Semiconductor device and film carrier tape and respective manufacturing methods thereof
JP2925074B2 (en) LOC semiconductor chip package and method of manufacturing the same
US6180435B1 (en) Semiconductor device with economical compact package and process for fabricating semiconductor device
JP2002093830A (en) Manufacturing method of chip-like electronic component, and manufacturing method of pseudo-wafer used for the manufacturing method
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
JP2002299500A (en) Method for fabricating chip electronic component and chip electronic component, method for producing dummy wafer for use in its fabrication and dummy wafer
JP3811567B2 (en) Manufacturing method of semiconductor device
US6712111B2 (en) Bonding method and apparatus
JPH09270488A (en) Manufacture of semiconductor device
JPH05291397A (en) Manufacture of collet and semiconductor device
JP2004079816A (en) Chip-shaped electronics component and its fabricating process, quasi-wafer used for the process and its fabricating process and mounting structure
KR0167457B1 (en) Wire bonding apparatus
JP2003197659A (en) Chip-like electronic part and their manufacturing method, and pseudo-wafer used for manufacturing the part and its manufacturing method
JPH05291260A (en) Forming method for bump
JPH1197484A (en) Method and device for applying adhesive
US20080142939A1 (en) Tools structure for chip redistribution and method of the same
JP3618268B2 (en) Manufacturing method of semiconductor device
JP2009170470A (en) Method for manufacturing semiconductor device
JP3196597B2 (en) Circuit module manufacturing method
JP2006237504A (en) Semiconductor chip stripper and process for manufacturing semiconductor device employing it

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090507

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100507

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110507

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120507

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130507

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees