JPH10143553A - 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置 - Google Patents

半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置

Info

Publication number
JPH10143553A
JPH10143553A JP30212596A JP30212596A JPH10143553A JP H10143553 A JPH10143553 A JP H10143553A JP 30212596 A JP30212596 A JP 30212596A JP 30212596 A JP30212596 A JP 30212596A JP H10143553 A JPH10143553 A JP H10143553A
Authority
JP
Japan
Prior art keywords
parameter
input
current
circuit
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30212596A
Other languages
English (en)
Inventor
Takashi Yoneda
高志 米田
Makoto Wakita
誠 脇田
Takayuki Matsuzawa
孝行 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP30212596A priority Critical patent/JPH10143553A/ja
Publication of JPH10143553A publication Critical patent/JPH10143553A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】LSI解析用パラメータの算出時間及びデータ
量を削減し、さらにパラメータ抽出精度の向上を図る。 【解決手段】パラメータ算出条件発生装置35はトラン
ジスタレベルの回路情報(ネットリスト)40を入力
し、入力変化真理値表41及びパラメータ算出条件42
を作成する。スタティック電流算出装置37は回路情報
40及びパラメータ算出条件42を入力し、抵抗置換回
路44を算出する。回路シミュレーション装置36は回
路情報40及びパラメータ算出条件42を入力して回路
シミュレーションを実施し、シミュレーション結果43
を得る。解析用パラメータ抽出装置38はシミュレーシ
ョン結果43を入力として種々のパラメータを抽出し、
解析用パラメータ20として出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の消費
電流や消費電力、ピーク電流、内部の電圧変動さらには
ノイズを目的別に解析するために必要なパラメータを作
成する半導体装置の解析用パラメータ作成装置及び半導
体装置の解析装置に関する。以下、本明細書において
は、半導体装置を単にLSIという。
【0002】近年のLSIの高集積化に伴い、LSIは
様々な機能搭載が行われ、様々なシステムへの適応が要
求されている。LSIが搭載されるシステムによって
は、消費エネルギーを状態毎にできる限り抑制すること
が要求されたり、発生するノイズを抑制したり、あるい
は外来ノイズに対する耐性の向上を要求されたり、また
は更なるLSI自身の縮小化などが要求される場合があ
る。これらの要求に対し高速にかつ精度良く解析を実施
し、設計精度の向上あるいは解析の効率向上を図るとと
もに、レイアウト自身の冗長性を削減する必要がある。
【0003】
【従来の技術】LSIに構成される回路の電圧・電流特
性を解析するためのLSIの解析装置としては、回路シ
ミュレータがその代表的なものとして挙げられる。一
方、大規模回路については、論理シミュレーション結果
を利用した消費電力を解析する装置や、消費電流を見積
もる装置あるいは電源配線に関する電圧・電流を解析す
るものなどが挙げられる。
【0004】従来、このような解析装置において用いら
れるLSI解析用パラメータとしては、様々な形態が考
えられる。回路シミュレータでは、素子単体(トランジ
スタ)モデルの場合、電圧−電流特性モデルや容量モデ
ルを数式やテーブルで表現したり、あるいは電圧依存型
の抵抗素子と容量あるいは電流源で表現する、いわゆる
LSL(Linear Switch Level)モデルなどが従来から用
いられている。
【0005】論理シミュレータでは、主に素子や回路の
遅延時間を数式及びその変数あるいはテーブル(グラ
フ)で表現している。従来の論理シミュレータを用いて
回路の消費電力や消費電流を解析する方法では、回路の
消費電力自身をLSI解析用パラメータとしたり、ある
いは単に消費される電流値を三角波や一般式で近似した
りする方法が一般的であった。図20は消費電流値の三
角波による近似を示し、電圧Vが変化したとき、電流I
が流れる。
【0006】そのため、消費電力や消費電流をAC成
分、DC成分よりもさらに細かな成分及び回路の状態別
に解析したり、それをすべての回路構成に対し精度高く
かつ高速に処理したり、または消費電力や消費電流以外
の解析項目を解析したりすることができなかった。
【0007】解析精度を向上する方法としては、回路の
基本単位を可能な限り細かくし、その最小の回路単位
(プリミティブ)に対し一般式や三角波を適応する方法
が採られていた。この手法により、例えば、大きなブロ
ック回路や基本回路であっても、回路単位を細かくし、
その単位にLSI解析用パラメータを与えることによ
り、回路には出力変化がなくても、細かく定義した回路
単位では出力に変化が生じるため、入力信号の変化のみ
が発生している場合でも大まかに消費電流値を算出する
といった方法が採られていた。
【0008】また、従来のLSI解析用パラメータは、
例えば、ディレイ算出などでは回路の出力が変化する条
件に限って解析するため、LSI解析用パラメータもそ
の条件に対してのみ作成すればよかった。
【0009】また、LSIの消費電力や消費電流を解析
する場合でも、特にCMOS論理回路を対象とした場合
には、回路のスイッチング当たりの消費電力や消費電流
を単純な一般式や三角波で近似するのみであったため、
LSI解析用パラメータの算出はこの場合も回路の出力
が変化する場合が基本となっていた。
【0010】さらに、従来の解析方法は、例えば平均消
費電力を算出する場合、回路の動作率や動作周波数、電
圧、負荷容量といった情報とあるいは貫通電流や定常電
流成分を加えて非常に大雑把に算出する方法が一般的で
あった。この場合、いかに各要素データを正確に算出し
たとしても、各要素データに時間や状態といった情報が
含まれていなかったため、任意の時間、任意の状態にお
ける正確な消費電流を算出することはできない。
【0011】また、三角波近似による電流シミュレーシ
ョンでは、各時間毎に各回路の電流を算出しそれを全回
路に対し加算し総電流を計算していた。これを簡略化し
高速に処理する方法として、図19に示すようにある特
定期間tsに限定し平均電流を算出したり、図21に示
すように時間区間を細かく分割し平均電流を解析した
り、あるいは最大、最小電流値を算出し解析する方法が
用いられていた。
【0012】
【発明が解決しようとする課題】低電力回路設計技術を
駆使してLSIを設計する場合、消費電力の時間的分布
は非常に偏ったものになることが予想される。さらにL
SIを様々なシステムに搭載することにより、様々な動
作状態における電流特性やさらにはノイズ特性まで解析
する必要がある。
【0013】このような状況においては、従来の解析装
置は単に平均消費電力を求めたり、総消費電流を求めた
りするだけであり、任意の動作状態における消費電流や
ノイズを算出したりすることができないという問題が生
じていた。
【0014】また、電流解析を高精度で実施する場合に
は、回路の出力が変化しないケースでも電流は消費され
るため、そのケースについても解析を行ったり、どのよ
うな回路であっても回路単位を細かく分けることなく、
同じような精度で解析を行う必要がある。
【0015】従来の解析方法では既に記述したように、
例えば出力がまったく動作せず入力のみ変化した場合な
どの現象を精度良く解析するためには非常に複雑な式に
より表現するか、基本回路であってもさらに小さな回路
単位に分割しその回路動作を記述する必要があった。
【0016】これにより一つの独立した回路でありなが
ら、それに等価な論理となるように小さな回路単位を用
いて論理を構成する必要があり、極端な場合、レイアウ
ト情報と異なる論理情報を持たざるを得なかったり、小
さな回路単位のみで単純に回路の動作を正確に記述でき
ない特殊回路などに対しては回路単位を細かく分割した
り、パラメータを正しい結果が得られるように振り分け
るのに多大な労力を必要としたり、あるいは適応できな
いという問題が発生していた。
【0017】また、従来の論理シミュレーションなどを
用いる解析方法では、単に消費電力を算出したり、総消
費電流を算出する方式が採られており、半導体装置にて
消費される電流成分をAC成分、DC成分という分割よ
りもさらに細かな成分へ分割し解析する手法は採られて
いなかった。
【0018】従って、従来の解析方法は、回路単位に消
費電力を算出したり総消費電流を算出することはできて
も、例えば静止状態での電流を正確に算出することはで
きないという問題が生じていた。
【0019】本発明の第1の目的は、どのような回路に
対してもまったく同様なパラメータを定義することが可
能であり、高精度でかつ成分、条件別に半導体装置の解
析を行うことができるパラメータ構造を提供することで
ある。
【0020】また、従来の論理シミュレータ等を用いて
解析する方法では、特にディレイ算出などでは、出力が
変化する条件に限って解析を実施すればよかった。とこ
ろが、正確な電流解析まで応用範囲を広げるためには、
回路の出力が変化しないケースについても解析を行う必
要があり、膨大な解析条件を取り扱う必要がある。解析
に用いるパラメータをすべての成分に分割したり、すべ
ての条件に分けて確実に算出しようとすると、膨大な算
出時間と膨大なデータ量が必要になるという問題が生じ
る。
【0021】本発明の第2の目的は、LSI解析用パラ
メータの算出時間及びデータ量を削減し、さらにパラメ
ータ抽出精度の向上を図ることができる半導体装置の解
析用パラメータ作成装置を提供することにある。
【0022】また、論理シミュレーションなどを用いて
電流を解析する場合、各時間毎に逐次電流を加算する
か、あるいはある特定時間内の平均電流を算出し、簡略
化する方法が採られていた。そのため、解析に多大な処
理時間を必要としたり、あるいは解析に必要な電流値を
平均化することにより精度を損なったりするという問題
が生じていた。
【0023】本発明の第3の目的は、解析に用いるLS
I解析用パラメータとして成分を分割したり条件別に電
荷や電流を取り扱ったものを採用し、半導体装置の消費
エネルギー(電流又は電荷)を成分毎、状態毎に正確に
算出することができる半導体装置の解析装置を提供する
ことにある。
【0024】
【課題を解決するための手段】請求項1の発明は、回路
情報をパラメータ算出条件発生装置に入力し、回路の内
部ノードも含む端子の信号値の組み合わせよりなる入力
変化真理値表及びパラメータ算出条件を出力し、回路情
報及びパラメータ算出条件を回路シミュレーション装置
に入力し、回路シミュレーションを実施してシミュレー
ション結果を得、シミュレーション結果及び入力変化真
理値表を解析用パラメータ抽出装置に入力し、解析用パ
ラメータを抽出するようにした。
【0025】請求項2の発明は、パラメータ算出条件及
び回路情報及びデバイス特性を入力とし、オフしている
トランジスタを抵抗に置換した抵抗置換回路を作成する
スタティック電流算出装置を備え、回路シミュレーショ
ン装置は抵抗置換回路を入力して回路シミュレーション
を実施してシミュレーション結果を出力するようにし
た。
【0026】請求項3の発明は、スタティック電流算出
装置は、パラメータ算出条件及び回路情報及びデバイス
特性を入力として一つの抵抗に変換し、全抵抗を作成
し、それに基づいてスタティック電流パラメータをパラ
メータ算出条件毎に算出するようにした。
【0027】請求項4の発明は、パラメータ算出条件発
生装置は、回路情報を入力として、回路上安定する状態
を回路の内部ノードも含めてすべて抽出し、全回路安定
状態を出力し、その全回路安定状態の情報を入力として
回路上安定する状態から入力を変化させる状態を内部ノ
ードも含めてすべて作成して入力変化真理値表を作成
し、入力変化真理値表を入力として、回路の入力変化時
の消費電流が0の条件を削除し、同じく入力変化真理値
表を入力して回路の入力変化時の消費電流が等価な条件
を圧縮し、さらに全回路安定状態の情報を入力としてス
タティックな電流が等価な条件を圧縮するようにした。
【0028】請求項5の発明は、解析用パラメータ抽出
装置は、シミュレーション結果及びスタティック電流パ
ラメータを入力としてAC電流成分を算出し、入力変化
真理値表を入力として各条件の遷移確率を算出し、AC
電流成分及び遷移確率を入力として入出力端子成分への
AC電流分割を行い、入力端子電流パラメータ成分及び
出力端子電流パラメータ成分を得るようにした。
【0029】請求項6の発明は、解析用パラメータ抽出
装置は、入力変化真理値表を入力とし、パラメータ算出
条件に対してそれぞれの遷移確率を求め、算出条件毎に
作成された入力端子電流パラメータ成分に対して遷移確
率を考慮して平均を取り、入力端子のデフォルトパラメ
ータとしてデフォルト電流パラメータとして出力すると
ともに、同じく入力変化真理値表を入力としてパラメー
タ算出条件に対してそれぞれの遷移確率を求め、算出条
件毎に作成された出力端子電流パラメータ成分と遷移確
率を入力として、算出条件毎に基準値における消費電流
を算出し、その算出した消費電流の平均値を遷移確率を
考慮して算出しその平均値を直接あるいは最も近い値を
出力端子のデフォルトパラメータとしてデフォルト電流
パラメータとして出力するようにした。
【0030】請求項7の発明は、解析用パラメータは、
AC電流を電荷パラメータとして分割し、AC電荷量が
入力端子と出力端子とに割り振られたパラメータ構造
と、DC電流成分を静止状態でのDC電流成分及び回路
外部の条件に基づいて変動する定常電流成分に分割され
たパラメータ構造と、AC電流成分及びDC電流成分を
合わせたピーク電流成分、及びピーク電流成分の微分成
分に分割したパラメータ構造と、詳細な条件を統括した
デフォルトパラメータ成分を備えたパラメータ構造とを
備える。
【0031】請求項8の発明は、解析対象回路の論理回
路情報とその論理に対する遅延時間情報とその論理の入
出力端子に関するイベント解析情報とをイベント解析・
発生装置に入力して解析対象回路のイベント情報を作成
し、そのイベント情報と入力スルーレートと配線情報と
解析用ネットリストと論理回路情報と解析用パラメータ
とを電流波形再生装置に入力して電流波形再生を行い、
得られた波形データと論理回路情報と解析用パラメータ
とに基づいて解析対象回路の解析を行い、解析データを
出力するようにした。
【0032】(作用)請求項1〜6の発明によれば、解
析用パラメータの増加を抑制しつつ、解析用パラメータ
によって高精度な解析を行うことができる。
【0033】請求項7の発明によれば、どのような回路
に対してもまったく同様なパラメータを定義することが
可能であり、高精度でかつ条件、成分別に半導体装置の
解析を行うことができる。
【0034】請求項8の本発明によれば、半導体装置が
静止状態にある時の消費電流値や所望の動作における所
望の時間における電流値を、イベント解析・発生装置の
所望のイベント情報を得ることにより解析的に得ること
ができる。
【0035】
【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図1〜図18に従って説明する。図1は、半導
体装置(LSI)の消費電流や消費電力、ピーク電流、
電圧変動、さらにはノイズを目的別に解析するためのL
SI解析システム10を示す。図2は、LSI解析に必
要なパラメータを作成するためのLSI解析用パラメー
タ作成装置11を示す。
【0036】図1に示すように、LSI解析システム1
0は解析用パラメータ作成装置11、遅延時間解析装置
12及びLSI解析装置15を備える。また、LSI解
析システム10は、LSIの解析用パラメータ20、論
理回路情報21、配線容量等の配線情報22、入出力ピ
ンの信号変化の情報であるイベント解析情報23、遅延
時間情報24、入力スルーレート情報25、電源ライン
と回路との接続情報である解析用ネットリスト26及び
LSI全体のレイアウト情報27を備える。
【0037】遅延時間解析装置12は、配線情報22を
入力するとともに、論理回路情報21を入力する。論理
回路情報21は解析が必要な回路部分の接続情報のみで
あってもよい。遅延時間解析装置12は配線情報(配線
容量情報)22及び論理回路情報21に基づいて配線の
遅延時間を解析し、解析結果として遅延時間情報24を
得る。また、遅延時間解析装置12は配線情報(配線容
量情報)22に基づいて入力信号のレベル変化時の割合
を解析し、入力スルーレート25を得る。
【0038】解析用パラメータ作成装置11はLSI解
析に必要な解析用パラメータ20を作成する。図2は、
解析用パラメータ作成装置11の詳細を示す。解析精度
及び内容は、解析用パラメータ20の質及び内容に大き
く依存するため、解析用パラメータ20はLSI解析装
置15の重要な入力ファクターであり、本発明の骨格の
一部である。本形態の解析用パラメータ20は、消費電
力や消費電流をパラメータとして取り扱う場合でも、D
C成分、(定常電流、リーク電流)及びAC成分(スイ
ッチング電流、貫通電流)とに分割し処理するととも
に、さらに、以下のよう分類している。
【0039】(1)AC電流成分を電荷パラメータとし
て分割し、それをさらに回路の入力端子と出力端子へ分
割し定義する。 (2)DC電流成分を成分別に分割する。
【0040】・静止状態でのDC電流成分 ・回路外部(入出力端子、コントロール端子など)の条
件により変動する定常電流成分 (3)AC電流成分、DC電流成分を合わせて定義す
る。
【0041】・ピーク電流成分及びそのピーク時間、d
i/dt成分 (4)詳細な条件を統括したデフォルトパラメータ成分
を定義する。 解析用パラメータ作成装置11はパラメータ算出条件発
生装置35、回路シミュレーション装置36、スタティ
ック電流算出装置37及び解析用パラメータ抽出装置3
8を備えている。
【0042】パラメータ算出条件発生装置35はトラン
ジスタレベルの回路情報(ネットリスト)40を入力
し、入力変化真理値表41を作成するとともに、パラメ
ータ算出条件42を作成する。スタティック電流算出装
置37は回路情報40及びパラメータ算出条件42を入
力し、抵抗置換回路44を算出する。回路シミュレーシ
ョン装置36は回路情報40及びパラメータ算出条件4
2を入力して回路シミュレーションを実施し、シミュレ
ーション結果43を得る。この際、場合によっては、回
路シミュレーション装置36はスタティック電流算出装
置37によって作成された抵抗置換回路44も入力とし
て解析することがある。解析用パラメータ抽出装置38
はシミュレーション結果43を入力として上記した各パ
ラメータを抽出し、解析用パラメータ20として出力す
る。
【0043】図2において、回路シミュレーション装置
36は従来のものを用いるが、パラメータ算出条件発生
装置35、スタティック電流算出装置37及び解析用パ
ラメータ抽出装置38は従来にない処理方法を採用する
ことにより解析用パラメータ20を作成している。
【0044】電流解析精度を向上させるためには、先に
説明したように回路の出力が変化した場合のみ解析する
だけでは不十分であり、入力のみ変化した場合などの条
件についてもパラメータを作成する必要がある。しかし
ながらすべての条件についてまともに処理していたので
は膨大な時間が必要となるため、本発明では、パラメー
タ算出条件発生装置35にてパラメータ算出条件42を
可能な限り削減し、精度を損なうことなく回路シミュレ
ーション装置36におけるシミュレーション時間の短縮
を実現している。
【0045】電流成分を精度を損なうことなく分割する
方法として、スタティック電流の算出をスタティック電
流算出装置37により、通常トランジスタなどのデバイ
ス能動素子を含め記述される回路情報を、抵抗素子のみ
のネットリストに置換した抵抗置換回路44を出力し、
それを回路シミュレーションにより解く場合と、直接ス
タティック電流算出装置37によりスタティック電流パ
ラメータ67を算出する場合がある。これにより回路シ
ミュレータの解析精度をスタティック電流が正確に解析
できるまで解析精度を上げて処理することを避けること
により、回路シミュレーション装置36の回路シミュレ
ーション速度の向上を図っている。
【0046】以下、パラメータ算出条件発生装置35、
スタティック電流算出装置37及び解析用パラメータ抽
出装置38が実施する処理について詳細に説明する。図
3はパラメータ算出条件発生装置35が実施する処理を
示す。
【0047】まず、ステップ50において、回路情報
(ネットリスト)40を入力として、回路安定状態を、
回路の入出力端子及び内部ノードも含めてすべて抽出
し、抽出した全回路安定状態55を出力する。
【0048】次に、ステップ51にて全回路安定状態5
5の情報を入力として回路上安定する状態から入力を変
化させる状態(入力変化状態)を内部ノードも含めてす
べて作成し、入力変化真理値表41を作成する。
【0049】ステップ53では入力変化真理値表41を
入力として、回路の入力変化時の消費電流が0の条件を
削除する。この際、回路のトランジスタ構成が1段の場
合、出力が変化しない入力変化状態を削除する。回路の
トランジスタ構成が多段の場合、トランジスタのゲート
と繋がる内部ノードが変化しない入力変化状態を削除す
る。そして、残った入力変化状態を入力変化時の消費電
流算出条件とする。
【0050】ステップ54では、同じく入力変化真理値
表41を入力として回路の入力変化時の消費電流が等価
な条件を圧縮する。この処理では、以下のレベル1又は
レベル2の処理を行う。レベル1の処理としてトランジ
スタのゲートとつながる内部ノードの変化が一致する入
力変化状態同士をグループ化する。レベル2の処理とし
て(1)トランジスタのゲートとつながる内部ノードの
容量を計算する。(2)容量が同じ内部ノード同士をグ
ループ化する。(3)ノードグループの変化が一致する
入力変化状態同士をグループ化する。そして、レベル1
又はレベル2の処理の後、グループ化した中の一つを代
表の条件に決定し、この代表の条件を入力変化時の消費
電流算出条件とする。
【0051】また、ステップ52において、全回路安定
状態55の情報を入力としてスタティックな電流が等価
な条件を圧縮する。ステップ52,53,54の処理に
よってパラメータ算出条件42を得る。この処理では、
(1)オフしているトランジスタを抵抗に置き換える。
(2)オンしているトランジスタを配線に置き換える。
(3)抵抗に置き換えた回路の形が一致する安定状態同
士をグループ化する。そして、グループ化しなかった安
定状態をスタティック電流算出条件とする。また、グル
ープ化した安定状態の中の一つを代表の条件に決定し、
この代表の条件をスタティック電流算出条件とする。
【0052】以下に、パラメータ算出条件発生処理を図
11に示される一般的なDフリップフロップ(DFF)
90を例に具体的に説明する。図11に示すDFF90
は、マスタラッチM1及びスレーブラッチM2を備える
とともに、入力端子D,CK、出力端子Q,XQ、及び
内部ノードPA1,PA2,PC1,PC2,N5,N
8を備えている。なお、マスターラッチM1内データを
PC1、スレーブラッチM2内データをPC2とする。
【0053】ステップ50にて、DFF90について入
力端子D,CK、出力端子Q,XQ、及び内部ノードP
A1,PA2,PC1,PC2,N5,N8を含めて全
回路安定状態が抽出され、図12に示す真理値表91が
作成される。
【0054】ステップ51にて真理値表91(回路上安
定する状態)から入力を変化させる状態(入力変化状
態)が内部ノードも含めてすべて作成され、図13に示
す入力変化真理値表92が作成される。なお、入力変化
真理値表92において、up:0→1、dn:1→0を
示す。
【0055】ステップ53において、入力変化時の消費
電流が0の条件を削除する。この際、トランジスタ構成
が1段の場合(ゲート接続内部ノードがない場合)、出
力が変化しない入力変化状態を削除する。トランジスタ
構成が多段の場合(ゲート接続内部ノードがない場
合)、トランジスタのゲートとつながる内部ノードが変
化しない入力変化状態を削除する。入力変化真理値表9
2における(11)(12)(15)(16)の入力変
化状態は内部ノードが変化しないため削除され、図14
に示す入力変化真理値表93が生成される。
【0056】ステップ54において、入力変化時の消費
電流が等価な条件を圧縮する。レベル1の処理では、ト
ランジスタのゲートとつながる内部ノードの変化が一致
する入力変化状態同士をグループ化する。レベル2の処
理では(1)トランジスタのゲートとつながる内部ノー
ドの容量を計算する。(2)容量が同じ内部ノード同士
をグループ化する。(3)ノードグループの変化が一致
する入力変化状態同士をグループ化する。そして、グル
ープ化した中の一つを代表の条件に決定し、この代表の
条件を入力変化時の消費電流算出条件とする。レベル1
の処理を行った場合、入力変化真理値表93における入
力変化状態(2)と(4)、(5)と(7)、(9)と
(10)、(13)と(14)をそれぞれグループ化
し、いずれかを代表の条件とする。すると、図15に示
す入力変化真理値表94が生成される。すなわち、図1
3における16個の条件が、図15においては8個の条
件へと条件を半減することができる。
【0057】図4はスタティック電流算出装置37が実
施する処理を示す。まず、ステップ60において、パラ
メータ算出条件42及び回路情報(ネットリスト)40
及びデバイス特性65を入力とし、トランジスタを抵抗
に置換した抵抗置換回路44を作成する。置換する抵抗
値はトランジスタ特性から算出する。抵抗置換回路44
は、回路の入出力状態により変化するため、算出条件毎
に作成される。
【0058】ステップ61で同じくパラメータ算出条件
42及び回路情報(ネットリスト)40及びデバイス特
性65を入力として一つの抵抗に変換し、全抵抗66を
作成する。
【0059】ステップ62で全抵抗66に基づいてスタ
ティック電流パラメータ67を算出条件毎に算出する。
回路に印加される電源電圧と全抵抗66とに基づいて電
流値を算出する。
【0060】図10に回路情報から全抵抗へ変換した場
合の例を示す。図10(a)に示す回路情報95におい
て、pMOSトランジスタT1はH信号に基づいてオフ
し、nMOSトランジスタT3はH信号に基づいてオン
する。pMOSトランジスタT2はL信号に基づいてオ
ンし、nMOSトランジスタT4はL信号に基づいてオ
フする。従って、pMOSトランジスタT5はオフし、
nMOSトランジスタT6はオンする。オフしているト
ランジスタT1,T4,T5はそれぞれ抵抗素子R1,
R2,R3に変換され、オンしているトランジスタT
2,T3,T6は抵抗0状態、さらにゲートノード部は
抵抗無限大(開放)に変換され、図10(b)に示す抵
抗置換回路96に変換される。
【0061】次に、図10(b)に示す抵抗R1,R
2,R3が1つの抵抗素子R4に変換され、図10
(c)に示す全抵抗97に変換される。図5は解析用パ
ラメータ抽出装置38が実施する処理のうち、AC電流
成分を回路の入出力端子へ割り振る処理を示す。
【0062】まず、ステップ70でシミュレーション結
果43及びスタティック電流パラメータ67を入力し、
シミュレーション結果43からスタティック電流パラメ
ータ67を引くことによりAC電流成分75を算出す
る。
【0063】ステップ71にて入力変化真理値表41を
入力として各入力変化状態の遷移確率76を算出する。
例えば、図13に示す入力変化真理値表92において、
入力変化状態(1)(2)(15)はそれぞれ図12に
示す真理値表91の安定状態(a)(b)(g)から安
定状態(c)に遷移したものとなる。入力変化真理値表
92において安定状態(c)になるのは16条件のうち
3条件である。従って、安定状態(c)になる遷移確率
は3/16となる。
【0064】ステップ72において、AC電流成分75
及び遷移確率76を入力として入出力端子成分へのAC
電流分割を行い、入端子電流パラメータ成分77及び出
力端子電流パラメータ成分78を得る。
【0065】以下に、さらに具体的な入出力端子成分へ
のAC電流分割方法の一例を述べる。 1)入力端子のAC電荷量の求め方 <出力が変化しない算出条件に対して> ・同一入力条件の場合 (1)入力変化真理値表41に基づいて算出条件につい
て、それぞれの遷移確率を求める。
【0066】(2)算出条件毎のAC電荷量を遷移確率
の重み(遷移確率の高いものは重みが高く、遷移確率の
低いものは重みが低い)を考慮して平均を入力端子のA
C電荷量とする。
【0067】・同一入力条件以外の場合、すべて入力端
子のAC電荷量とする。 <出力が変化する算出条件に対して> ・同一入力の出力が変化しない算出条件がある場合、同
一入力の出力が変化しない算出条件を入力端子のAC電
荷量とする。
【0068】・同一入力端子に着目して別の入力条件で
出力が変化しない算出条件がある場合、同一入力端子の
出力が変化しない算出条件値の平均を入力端子のAC電
荷量とする。
【0069】・すべての条件で出力が変化する算出条件
の場合、AC電流成分における入力スルーレート依存成
分のみを入力端子のAC電荷量とする。 2)出力端子のAC電荷量の求め方 <出力が変化する算出条件に対して> ・出力が同時変化しない場合、(電荷量−入力端子電荷
量)を出力端子のAC電荷量とする。
【0070】・出力が同時変化する場合、(電荷量−入
力端子電荷量)を変化する複数の出力端子で均等に割
り、出力端子のAC電荷量とする。図6は解析用パラメ
ータ抽出装置38が実施する処理のうち、デフォルトパ
ラメータ作成処理を示す。
【0071】入力端子のデフォルトパラメータを求める
には、ステップ71で入力変化真理値表41を入力とし
て図3と同一の処理により作成されたパラメータ算出条
件42に対してそれぞれの遷移確率を求め、遷移確率7
6を作成する。
【0072】ステップ80において、算出条件毎に作成
された入力端子電流パラメータ成分77と遷移確率76
とを入力として、入力端子電流パラメータ成分に対して
遷移確率の重みを考慮して平均を取り、入力端子のデフ
ォルトパラメータとしてデフォルト電流パラメータ85
を出力する。
【0073】出力端子のデフォルトパラメータを求める
には、ステップ71で入力変化真理値表41を入力とし
て図3と同一の処理により作成されたパラメータ算出条
件42に対してそれぞれの遷移確率を求め、遷移確率7
6を作成する。
【0074】ステップ81において、算出条件毎に作成
された出力端子電流パラメータ成分78と遷移確率76
とを入力として、算出条件毎に基準値における消費電流
を算出し、その算出した消費電流の平均値を遷移確率の
重みを考慮して算出する。そして、その平均値を直接、
あるいは最も近い値を出力端子のデフォルトパラメータ
としてデフォルト電流パラメータ85を出力する。
【0075】以上の電流成分は、回路の入力条件別に定
義することにより精度高い解析が実現できる。また、ど
のような回路であっても上記パラメータを入力条件別、
あるいは入出力端子に割り振るのみで対応できるため、
すべての回路に対し同じ方法で定義することができる。
そのため、従来のように回路を分割して小さな回路単位
を用いて論理を構成する必要がなくなる。
【0076】図1に示すように、LSI解析装置15は
イベント解析・発生装置16、電流波形再生装置17、
解析部18及びグラフィック表示部19を備える。イベ
ント解析・発生装置16は解析対象回路の論理回路情報
21と、その論理回路に対するイベント解析情報(入出
力ピンの信号変化の情報)23と、その論理回路に対す
る遅延時間情報24とを基本入力とし、論理回路情報2
1、イベント解析情報23及び遅延時間情報24とに基
づいて解析対象の論理回路の内部のイベント情報28
(信号変化情報)を作成する。電流波形再生装置17は
イベント情報28、入力スルーレート情報25、配線情
報22、解析用ネットリスト26、論理回路情報21及
び前記解析用パラメータ作成装置11にて作成された解
析用パラメータ20を入力し、電流波形再生装置17は
これらの情報に基づいて電流波形の再生を行い、所望の
波形データ29を得る。
【0077】解析部18は波形データ29、論理回路情
報21、解析用パラメータ20、及び必要に応じてレイ
アウト情報27を入力としてLSIの解析を行い、解析
データ30を出力する。グラフィック表示部19はレイ
アウト情報27及び解析データ30に基づいてグラフィ
ック表示を行う。
【0078】次に、LSI解析装置15が実行する解析
例について説明する。図7は、解析用パラメータ作成装
置11によって作成された解析用パラメータによる電流
波形表現の例を示す。本発明による電流計算方法は、三
角波のみならず、様々な成分からなる矩形波が加わる波
形にて解析される。矩形波部分の電流量をIdcと表現
すると、Idcは回路の状態に応じて変化する。三角波
部分は、ピーク電流Ip及び電流がピークとなる時間t
pにより表現される。また、三角波の始点パラメータt
s、終点パラメータteを予め算出するか、あるいは図
8に示す電流値の時間変化量ditと、それに対応する
電荷量Q(時間軸と波形とで囲まれる面積)に基づいて
以下のように算出する。
【0079】 三角波の始点ts=tp−(Ip/dit) 三角波の終点te=ts+(2*Q/Ip) 図7に示すLSI解析用パラメータによる電流波形表現
と、LSI解析装置15によって様々な電流解析を行う
ことができる。
【0080】図16〜18に、LSI解析装置15及び
解析用パラメータ20を用いて解析した例を概念的に示
す。図16に示すように、各電圧イベント(入力1,入
力2又は出力の変化)に関する電流を、図7に示す三角
波+矩形波により表現することにより、従来の方式では
いくら詳細に時間区切りを細かくしても算出できなかっ
た静止ポイントについての静止電流が容易に解析でき
る。この際、静止電流の解析に必要な解析用パラメータ
を精度良く算出し、それを用いて解析することによって
静止電流を高精度に算出することができる。
【0081】図17,図18は、本発明による高速な電
流解析方法の例を示す。図17に示す簡略方式1は、例
えば、各電圧イベント(入力1,入力2又は出力の変
化)が発生した時刻を中心(あるいは始点)に、ある一
定時間幅を規定し平均電流値を算出したものである。
【0082】図18に示す簡略方式2は、計算ポイント
を予め指定し解析する方法である。例えば、解析用パラ
メータに対し、計算ポイントを可変に設定した場合、以
下のように取り扱うことができる。
【0083】・1ポイント指定の場合、ピーク電流のポ
イントのみによる電流加算 ・2ポイント指定の場合、ピーク電流のポイント及びそ
れを基準とした任意の一点 ・3ポイント指定の場合、ピーク電流ポイント及びそれ
を基準とした任意の2点 以下、ポイント指定数が増えるに従い、ピーク電流ポイ
ントを基準に任意のポイントがn点指定される。尚、n
=(ポイント指定数)−1 図18の簡略方式2では、3ポイント指定した場合の例
を示している。この場合の任意のポイント2点として
は、始点ts及びteポイントを加算対象としており、
計算負荷が最も少なくて済む。また、この場合が、最も
標準的な処理方法となり、電圧イベントの1イベントに
対し、電流計算ポイントが3ポイントということにな
る。
【0084】図8は、LSI解析装置15を用いてノイ
ズ解析を行う場合に用いるLSI解析用パラメータを示
す。図7に示した三角波に加えて矩形波を取り入れた波
形近似に対して、さらに電流の時間変化を表すパラメー
タdit(=di/dt)を採用することにより、LS
I解析装置15を用いてより詳細なノイズ解析が可能に
なる。
【0085】例えば、パッケージインダクタンスによる
電位の変動に対して簡便なノイズ解析が可能になる。こ
の場合、図8に示す解析用パラメータを用いる。基本的
には図17,図18に示した方法により算出される電流
波形を直接解析することによっても勿論解析は可能であ
るが、さらに簡便な方法として個々の回路におけるdi
tを電源配線グループ毎に加算したり、あるいはグルー
プ間の結合状態により分割演算することにより、最終的
な電源ピンにおけるトータルのditを所望の時間にお
いて算出することにより、その時間におけるパッケージ
インダクタンスによる逆起電力ノイズを定量化すること
ができる。また、図17,図18に示した方法により得
られた電流波形に基づいて、所望の回路部分(電源配線
部分)における電流波形解析を行うことにより、高調波
成分表を作成し、レポートすればよい。解析すべき回路
規模が大規模である場合、危険箇所の推定にはかなりの
労力が必要となることが予想される。この場合、役立つ
方法が図8に示すditパラメータによる解析である。
ditパラメータは、その性質上、マイナス値を示す場
合とプラス値を示す場合とがある。この性質を利用し危
険箇所の推定を行う。
【0086】ditの加算を行う場合は、必ずマイナス
値とプラス値とを分けて実施し、ditの符号が変化す
る時間間隔をモニターする。この時間間隔がある規定値
以下となった場合を、危険箇所及び時間としてレポート
する。
【0087】その場合、発生している輻射ノイズを定量
化することはむずかしいが、ある一定の電流変化が周期
的に発生していることにより、その危険性を検知するこ
とは、十分可能となる。
【0088】さらに、図17,図18に示した方法によ
り得られた電流波形に基づいて、所望の回路部分(電源
配線部分)における電流波形が極端に集中し、ある一定
規定値を超えた点を検出しレポートすることにより、同
時スイッチングや過大電流消費による電源ドロップを解
析することができる。
【0089】本形態はこのように構成されているので、
以下の効果がある。 (1)本形態の解析用パラメータ抽出装置38は、AC
電流(電荷)成分を入力端子電流パラメータ成分77及
び出力端子電流パラメータ成分78に分割することによ
り、入力端子あるいは出力端子を独立に着目しても正確
な電流を見積もることができる。また、回路の出力が変
化せず、入力のみ変化するケースでも正確に電流を見積
もることができる。
【0090】例えば、図9は3つの入力端子A1,A
2,A3の及び出力端子Xを備えた多入力回路の入出力
電圧・電流波形を示している。図9(a)は入力端子A
1,A2,A3の信号の変化タイミングのずれが非常に
小さい場合を示し、図9(b)は入力端子A1,A2,
A3の信号の変化タイミングのずれが大きい場合を示し
ている。この場合の消費電荷としては、出力端子Xの電
圧が変化する場合の入力端子(A3)の電圧変化にさえ
着目すれば十分であることが予想される。図9(b)に
おける消費電荷量の一例を以下の表1に示す。
【0091】
【表1】
【0092】この回路の場合、出力端子Xの電圧が変化
する場合の入力端子A3の電圧変化における消費電荷量
A3に比べ、出力端子Xの電圧が変化しない場合の入力
端子A1,A2の電圧変化における消費電荷量QA1,Q
A2は、1.3%〜6.8%である。出力端子Xの電圧が
変化する場合のトータルの総電荷量は、出力負荷に依存
するため、さらにこの誤差が小さく見えるため、従来は
無視されてきた成分である。しかし、低電力設計が進む
につれ、トータルの消費電荷量が低下するにつれて、こ
れらの電荷消費分は無視できなくなる。また、その比率
が低い回路であっても、動作上入力の変化のみ起きる確
率が高い場合など、消費電荷量の見積もり誤差はいよい
よ深刻となる。本発明は、消費電荷、消費電流の解析精
度を大幅に向上することができる。
【0093】また、本形態では、回路内部での消費電荷
量と、回路出力の負荷に対する充放電電流による消費分
を分けるのみならず、入力端子及び出力端子にその電荷
量を分けて定義しているため、出力の動作とは無関係に
入力の動作のみで消費電荷、電流を正確にしかも高速に
計算することができる。
【0094】(2)本形態の解析用パラメータ作成装置
11は回路シミュレーション装置36により解析する場
合でも、抵抗素子のみの抵抗置換回路44による電流解
析を行うため、スタティック電流のような微少電流成分
を精度を損なうことなく高速に算出することができる。
【0095】(3)本形態のパラメータ算出条件発生装
置35はパラメータ算出条件14を限定し、精度を損な
うことなく回路シミュレーション装置36での処理時間
の短縮化を図ることができる。これにより、解析用パラ
メータ20のデータ量削減を、解析精度を損なうことな
く実施することができる。
【0096】(4)本形態の解析用パラメータ抽出装置
38は、各端子についてデフォルトパラメータを作成し
ているため、端子に着目した解析を行うことができる。 (5)解析用パラメータ作成装置11にて作成されたL
SIの解析用パラメータ20を用いてLSI解析装置1
5によってLSIの電流解析を行うことにより、消費エ
ネルギー(電流、電荷)を成分毎、状態毎に正確に算出
することが可能となる。また、目的、用途に応じた電流
解析を実施できるため、詳細な解析や、または精度を損
なうことなく高速に解析することが可能となり、LSI
の解析時間を短縮することができる。また、算出された
LSIの静止電流値は、LSIの試験における判定条件
へ適応することにより、より不良検出率の高い試験を実
施することができる。
【0097】(6)解析用パラメータ作成装置11にて
作成されたLSIの解析用パラメータ20を用いてLS
I解析装置15によってLSIの電流解析を行うことに
より、ノイズが発生する危険性を予知することが可能と
なり、その結果をチップレイアウト(配置処理、配線処
理)にフィードバックすることにより、様々なノイズの
問題を回避することができる。
【0098】
【発明の効果】以上詳述したように、請求項1〜6の発
明は、解析用パラメータの増加を抑制しつつ、解析用パ
ラメータによって高精度な解析を行うことができる。
【0099】請求項7の発明は、どのような回路に対し
てもまったく同様なパラメータを定義することが可能で
あり、高精度でかつ条件、成分別に半導体装置の解析を
行うことができる。
【0100】請求項8の本発明は、半導体装置が静止状
態にある時の消費電流値や所望の動作における所望の時
間における電流値を、イベント解析・発生装置の所望の
イベント情報を得ることにより解析的に得ることができ
る。
【図面の簡単な説明】
【図1】実施の形態の半導体装置の解析システムを示す
構成図
【図2】解析用パラメータ作成装置を示す構成図
【図3】パラメータ算出条件発生装置の処理を示すフロ
ー図
【図4】スタティック電流算出装置の処理を示すフロー
【図5】解析用パラメータ抽出装置の処理を示すフロー
【図6】解析用パラメータ抽出装置の処理を示すフロー
【図7】実施の形態の解析用パラメータを示す説明図
【図8】実施の形態の解析用パラメータを示す説明図
【図9】多入力回路の入出力電圧・電流波形を示す説明
【図10】抵抗置換回路の作成を示す説明図
【図11】Dフリップフロップの論理等価回路図
【図12】Dフリップフロップの真理値表を示す説明図
【図13】Dフリップフロップの入力変化真理値表を示
す説明図
【図14】パラメータ算出条件の作成を示す説明図
【図15】パラメータ算出条件を示す説明図
【図16】LSI解析装置による解析例を示す説明図
【図17】LSI解析装置による解析例を示す説明図
【図18】LSI解析装置による解析例を示す説明図
【図19】従来の平均電流算出を示す説明図
【図20】従来の三角波近似による電流加算を示す説明
【図21】従来の解析例を示す説明図
【符号の説明】
16 イベント解析・発生装置 17 電流波形再生装置 20 解析用パラメータ 21 論理回路情報 22 配線情報 23 イベント解析情報 24 遅延時間情報 25 入力スルーレート 26 解析用ネットリスト 28 イベント情報 29 波形データ 35 パラメータ算出条件発生装置 36 回路シミュレーション装置 37 スタティック電流算出装置 38 解析用パラメータ抽出装置 40 回路情報 41 入力変化真理値表 42 パラメータ算出条件 43 シミュレーション結果 44 抵抗置換回路 65 デバイス特性 66 全抵抗 67 スタティック電流パラメータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇田 誠 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内 (72)発明者 松澤 孝行 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 回路情報をパラメータ算出条件発生装置
    に入力し、回路の内部ノードも含む端子の信号値の組み
    合わせよりなる入力変化真理値表及びパラメータ算出条
    件を出力し、回路情報及びパラメータ算出条件を回路シ
    ミュレーション装置に入力し、回路シミュレーションを
    実施してシミュレーション結果を得、シミュレーション
    結果及び入力変化真理値表を解析用パラメータ抽出装置
    に入力し、解析用パラメータを抽出するようにした半導
    体装置の解析用パラメータ作成装置。
  2. 【請求項2】 パラメータ算出条件及び回路情報及びデ
    バイス特性を入力とし、オフしているトランジスタを抵
    抗に置換した抵抗置換回路を作成するスタティック電流
    算出装置を備え、 前記回路シミュレーション装置は抵抗置換回路を入力し
    て回路シミュレーションを実施してシミュレーション結
    果を出力する請求項1に記載の半導体装置の解析用パラ
    メータ作成装置。
  3. 【請求項3】 前記スタティック電流算出装置は、パラ
    メータ算出条件及び回路情報及びデバイス特性を入力と
    して一つの抵抗に変換し、全抵抗を作成し、それに基づ
    いてスタティック電流パラメータをパラメータ算出条件
    毎に算出する請求項2に記載の半導体装置の解析用パラ
    メータ作成装置。
  4. 【請求項4】 前記パラメータ算出条件発生装置は、回
    路情報を入力として、回路上安定する状態を回路の内部
    ノードも含めてすべて抽出し、全回路安定状態を出力
    し、その全回路安定状態の情報を入力として回路上安定
    する状態から入力を変化させる状態を内部ノードも含め
    てすべて作成して入力変化真理値表を作成し、入力変化
    真理値表を入力として、回路の入力変化時の消費電流が
    0の条件を削除し、同じく入力変化真理値表を入力して
    回路の入力変化時の消費電流が等価な条件を圧縮し、さ
    らに全回路安定状態の情報を入力としてスタティックな
    電流が等価な条件を圧縮する請求項1〜3のいずれか一
    項に記載の半導体装置の解析用パラメータ作成装置。
  5. 【請求項5】 前記解析用パラメータ抽出装置は、シミ
    ュレーション結果及びスタティック電流パラメータを入
    力としてAC電流成分を算出し、入力変化真理値表を入
    力として各条件の遷移確率を算出し、AC電流成分及び
    遷移確率を入力として入出力端子成分へのAC電流分割
    を行い、入力端子電流パラメータ成分及び出力端子電流
    パラメータ成分を得るようにした請求項1〜4のいずれ
    か一項に記載の半導体装置の解析用パラメータ作成装
    置。
  6. 【請求項6】 前記解析用パラメータ抽出装置は、入力
    変化真理値表を入力とし、前記パラメータ算出条件に対
    してそれぞれの遷移確率を求め、算出条件毎に作成され
    た入力端子電流パラメータ成分に対して遷移確率を考慮
    して平均を取り、入力端子のデフォルトパラメータとし
    てデフォルト電流パラメータとして出力するとともに、
    同じく入力変化真理値表を入力として前記パラメータ算
    出条件に対してそれぞれの遷移確率を求め、算出条件毎
    に作成された出力端子電流パラメータ成分と遷移確率を
    入力として、算出条件毎に基準値における消費電流を算
    出し、その算出した消費電流の平均値を遷移確率を考慮
    して算出しその平均値を直接あるいは最も近い値を出力
    端子のデフォルトパラメータとしてデフォルト電流パラ
    メータとして出力する請求項1〜5のいずれか一項に記
    載の半導体装置の解析用パラメータ作成装置。
  7. 【請求項7】 前記解析用パラメータは、AC電流を電
    荷パラメータとして分割し、AC電荷量が入力端子と出
    力端子とに割り振られたパラメータ構造と、 DC電流成分を静止状態でのDC電流成分及び回路外部
    の条件に基づいて変動する定常電流成分に分割されたパ
    ラメータ構造と、 AC電流成分及びDC電流成分を合わせたピーク電流成
    分、及びピーク電流成分の微分成分に分割したパラメー
    タ構造と、 詳細な条件を統括したデフォルトパラメータ成分を備え
    たパラメータ構造とを備える請求項1〜6のいずれか一
    項に記載の半導体装置の解析用パラメータ作成装置。
  8. 【請求項8】 解析対象回路の論理回路情報とその論理
    に対する遅延時間情報とその論理の入出力端子に関する
    イベント解析情報とをイベント解析・発生装置に入力し
    て解析対象回路のイベント情報を作成し、そのイベント
    情報と入力スルーレートと配線情報と解析用ネットリス
    トと論理回路情報と解析用パラメータとを電流波形再生
    装置に入力して電流波形再生を行い、得られた波形デー
    タと論理回路情報と解析用パラメータとに基づいて解析
    対象回路の解析を行い、解析データを出力するようにし
    た半導体装置の解析装置。
JP30212596A 1996-11-13 1996-11-13 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置 Withdrawn JPH10143553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30212596A JPH10143553A (ja) 1996-11-13 1996-11-13 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30212596A JPH10143553A (ja) 1996-11-13 1996-11-13 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置

Publications (1)

Publication Number Publication Date
JPH10143553A true JPH10143553A (ja) 1998-05-29

Family

ID=17905232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30212596A Withdrawn JPH10143553A (ja) 1996-11-13 1996-11-13 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置

Country Status (1)

Country Link
JP (1) JPH10143553A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268694A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
US7039572B1 (en) 1999-07-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Method of analyzing electromagnetic interference
JP2006286840A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体集積回路の設計手法
US7225418B2 (en) 2003-06-09 2007-05-29 Matsushita Electric Industrial Co., Ltd. Operation analyzing method for semiconductor integrated circuit device, analyzing system used in the same, and optimization design method using the same
JP2012089107A (ja) * 2010-09-22 2012-05-10 Denso Corp 半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039572B1 (en) 1999-07-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Method of analyzing electromagnetic interference
US7225418B2 (en) 2003-06-09 2007-05-29 Matsushita Electric Industrial Co., Ltd. Operation analyzing method for semiconductor integrated circuit device, analyzing system used in the same, and optimization design method using the same
JP2005268694A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
JP2006286840A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体集積回路の設計手法
JP2012089107A (ja) * 2010-09-22 2012-05-10 Denso Corp 半導体集積回路のノイズ耐性評価方法およびノイズ耐性評価装置

Similar Documents

Publication Publication Date Title
Wu et al. Clock-gating and its application to low power design of sequential circuits
US8122404B2 (en) Performing a statistical timing abstraction for a hierarchical timing analysis of VLSI circuits
Burch et al. Pattern-independent current estimation for reliability analysis of CMOS circuits
US5673420A (en) Method of generating power vectors for cell power dissipation simulation
JP2007502477A (ja) 電力消費のモニタおよび制御
Agrawal Low-power design by hazard filtering
US9310432B2 (en) Method and system for measuring the impedance of the power distribution network in programmable logic device applications
Jagau SIMCURRENT-an efficient program for the estimation of the current flow of complex CMOS circuits
Knoth et al. Current source modeling for power and timing analysis at different supply voltages
JPH10143553A (ja) 半導体装置の解析用パラメータ作成装置及び半導体装置の解析装置
JP2002304434A (ja) Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
JP2006215987A (ja) 電圧降下量計算方法及び電圧降下量計算装置、回路検証方法及び回路検証装置、並びに回路設計方法及び回路設計装置
Sitik et al. Timing characterization of clock buffers for clock tree synthesis
US5869992A (en) Delay time control circuit
Benini et al. A novel approach to cost-effective estimate of power dissipation in CMOS ICs
US6959250B1 (en) Method of analyzing electromagnetic interference
Tanaka et al. Compensating method of equivalent current sources of lsi-core macromodel considering voltage fluctuations in on-chip power distribution network
WO2010125752A1 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
US5691910A (en) Generic gate level model for characterization of glitch power in logic cells
Wang A new true-single-phase-clocked double-edge-triggered flip-flop for low-power VLSI designs
Godambe et al. Behavioral level noise modeling and jitter simulation of phase-locked loops with faults using VHDL-AMS
Ho et al. A variation-tolerant subthreshold to superthreshold level shifter for heterogeneous interfaces
JPH11345254A (ja) 消費電力計算装置及び方法
JP2001222573A (ja) Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法
Jayaraju et al. Impulse voltage generator modelling using MATLAB

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203