JPH10143118A - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JPH10143118A
JPH10143118A JP30312296A JP30312296A JPH10143118A JP H10143118 A JPH10143118 A JP H10143118A JP 30312296 A JP30312296 A JP 30312296A JP 30312296 A JP30312296 A JP 30312296A JP H10143118 A JPH10143118 A JP H10143118A
Authority
JP
Japan
Prior art keywords
signal
divided
precharge
lines
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30312296A
Other languages
Japanese (ja)
Other versions
JP3666147B2 (en
Inventor
Katsuhide Uchino
勝秀 内野
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30312296A priority Critical patent/JP3666147B2/en
Publication of JPH10143118A publication Critical patent/JPH10143118A/en
Application granted granted Critical
Publication of JP3666147B2 publication Critical patent/JP3666147B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix display device capable of division precharge with hourly margin, a difference between luminance in divided parts by a simple method and with excellent uniformity of a display. SOLUTION: Respective gate lines X are divided to left/right on a central part, and vertical scanning circuits 1 are provided respectively on the divided left/right gate lines, and respective signal lines Y are divided to left/right groups on the division part of the gate lines X, and a precharge means 4 supplies a prescribed precharge signal at different timing for respective left/right groups of the divided signal lines Y, and supplies it simultaneously for respective signal lines Y in the group. A horizontal scanning circuit 2 samples respective signal lines Y from a left end part successively toward the division part for the left group of the divided signal lines for pixels by one row selected by the vertical scanning circuit 1, and samples respective signal lines Y from a right end successively toward the division part for the right group of the divided signal lines Y to perform the write-in of the video signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置に関し、特に点順序駆動されるアクティブマ
トリクス表示装置のユニフォミティの改良に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix display device, and more particularly to an improvement in uniformity of an active matrix display device driven in a point sequence.

【0002】[0002]

【従来の技術】図5にそって従来のアクティブマトリク
ス表示装置の構成を簡潔に説明する。図示するように、
アクティブマトリクス表示装置は行状のゲート線Xと列
状の信号線Yとを備え、両者の交差部には行列状の画素
が配置されている。個々の画素は、例えば液晶セルLC
とこれを駆動する薄膜トランジスタTrと信号電荷を保
持するコンデンサCからなる。
2. Description of the Related Art A configuration of a conventional active matrix display device will be briefly described with reference to FIG. As shown
The active matrix display device includes a row-shaped gate line X and a column-shaped signal line Y, and matrix-shaped pixels are arranged at the intersection of the two. Each pixel is, for example, a liquid crystal cell LC
And a thin film transistor Tr for driving the same and a capacitor C for holding signal charges.

【0003】ゲート線XはVスキャナ(垂直走査回路)
によって駆動され、Vスキャナは各ゲート線Xを順次走
査して、一水平期間毎に一行分の液晶画素を選択する。
信号線Yは水平走査回路によって駆動され、水平走査回
路Hスキャナは各信号線Yに対して順次映像信号VSIG
をサンプリングして、一水平期間内に選択された一行分
の画素に対してそれぞれ映像信号VSIG を書き込む。
The gate line X is a V scanner (vertical scanning circuit)
The V scanner sequentially scans each gate line X and selects one row of liquid crystal pixels every horizontal period.
The signal line Y is driven by a horizontal scanning circuit, and the horizontal scanning circuit H scanner sequentially applies a video signal VSIG to each signal line Y.
Is sampled, and the video signal VSIG is written to each pixel of one row selected within one horizontal period.

【0004】水平走査回路はここの信号線Yの端部に設
けられた水平スイッチHSWと、これらを順次開閉制御す
るHスキャナからなっている。各信号線Yはこの水平ス
イッチHSWによってビデオラインに接続され、このビデ
オラインにはシグナルドライバから映像信号VSIG が供
給される。Hスキャナは各水平スイッチHSWを順次開閉
制御するためのサンプリングパルス信号φH1、φH2、φ
H3……を出力している。
The horizontal scanning circuit comprises a horizontal switch HSW provided at an end of the signal line Y and an H scanner for sequentially controlling the opening and closing of these switches. Each signal line Y is connected to a video line by the horizontal switch HSW, and a video signal VSIG is supplied to the video line from a signal driver. The H scanner has sampling pulse signals φH1, φH2, φ for sequentially controlling the opening and closing of each horizontal switch HSW.
H3 is output.

【0005】ところで、アクティブマトリクス表示装置
の微細化が進み、画素数が顕著に増大すると、これに応
じて映像信号のサンプリングレートが高速化されること
になる。このアクティブマトリクス表示装置の微細化、
サンプリングレートの高速化が相俟ってサンプリングパ
ルス信号の幅にばらつきが発生するようになる。
By the way, as the miniaturization of the active matrix display device progresses and the number of pixels increases remarkably, the sampling rate of the video signal is correspondingly increased. Miniaturization of this active matrix display device,
The increased sampling rate causes variations in the width of the sampling pulse signal.

【0006】サンプリングパルス信号が対応する水平ス
イッチHSWに印加されると、ビデオラインから供給され
る映像信号VSIG が導通した水平スイッチHSWを介して
各信号線Yにサンプリングされる。ところで、個々の信
号線Yには所定の容量成分があるため、サンプリングパ
ルス信号に応じて信号線Yの充放電が発生し、これによ
ってビデオラインの電位に揺らぎが発生する。この揺ら
ぎは先に述べたサンプリングパルス信号の幅のばらつき
のため充放電量が一定しないことによっても一層大きく
なり、いわゆるユニフォミティーが悪くなって表示され
た画像に縦縞が発生するなど画像品位を損なうなどの問
題があった。
When a sampling pulse signal is applied to the corresponding horizontal switch HSW, the video signal VSIG supplied from the video line is sampled on each signal line Y via the conductive horizontal switch HSW. By the way, since each signal line Y has a predetermined capacitance component, charging and discharging of the signal line Y occurs in accordance with the sampling pulse signal, thereby causing fluctuation in the potential of the video line. This fluctuation is further increased due to the non-uniform charge / discharge amount due to the above-mentioned variation in the width of the sampling pulse signal. There was such a problem.

【0007】通常のNTSC(National Television Sy
stem Committee)規格に従った映像信号の場合には、サ
ンプリングレートが比較的低く、ビデオラインの電位の
揺らぎが治まってから次のサンプリングパルス信号が立
ちさがるタイミングとなるために、電位の揺らぎによる
影響は比較的少ない。しかし、HDTV(High Definit
ion TV)駆動や倍速NTSC駆動となるとサンプリング
レートが極端に上昇し、ビデオラインの電位の揺らぎを
有効に抑圧するのは困難である。
[0007] Normal NTSC (National Television Sy)
stem Committee) In the case of video signals that comply with the standard, the sampling rate is relatively low, and the timing of the next sampling pulse signal falls after the fluctuation of the potential of the video line has subsided, so the effect of the fluctuation of the potential Is relatively small. However, HDTV (High Definit
In the case of ion TV) drive or double-speed NTSC drive, the sampling rate rises extremely, and it is difficult to effectively suppress fluctuations in the potential of the video line.

【0008】水平スイッチHSWに供給されるサンプリン
グパルス信号は、薄膜トランジスタ(TFT)で構成さ
れるシフトレジスタからなるHスキャナで作成される。
薄膜トランジスタ(TFT)は単結晶シリコンで作成し
た通常のトランジスタに比べてモビリティが低く、ま
た、各物理定数のばらつきも大きいため、この回路で作
成されるサンプリングパルス信号の幅を精密に制御する
ことは困難である。さらに、サンプリングパルス信号の
幅のばらつきに加えて、水平スイッチHSWのオン抵抗に
もある程度のばらつきがあるため、信号の充放電特性が
変動する原因が一層大きくなる。
The sampling pulse signal supplied to the horizontal switch HSW is generated by an H scanner including a shift register composed of a thin film transistor (TFT).
Thin film transistors (TFTs) have lower mobility than conventional transistors made of single-crystal silicon and have large variations in physical constants. Therefore, it is not possible to precisely control the width of a sampling pulse signal created by this circuit. Have difficulty. Further, in addition to the variation in the width of the sampling pulse signal, there is also a certain variation in the on-resistance of the horizontal switch HSW, so that the cause of variation in the charge / discharge characteristics of the signal is further increased.

【0009】このような問題を解決するため、発明者ら
は各信号線Yに対する映像信号の順次サンプリングに先
行して所定のプリチャージ信号を各信号線Yに順次供給
するプリチャージ手段(点順次プリチャージ手段)を備
えたアクティブマトリクス表示装置(特開平7−295
520)および一行分の画素に対して映像信号を書き込
む直前に各信号線Yに一斉に所定のプリチャージ信号を
供給するプリチャージ手段(一括プリチャージ手段)を
備えたアクティブマトリクス表示装置(特開平7−29
5521)を提唱している。
In order to solve such a problem, the inventors of the present invention pre-charge means (point-sequential) for sequentially supplying a predetermined pre-charge signal to each signal line Y prior to sequential sampling of a video signal for each signal line Y. Active matrix display device provided with precharge means (Japanese Patent Laid-Open No. 7-295)
520) and an active matrix display device including a precharge means (batch precharge means) for simultaneously supplying a predetermined precharge signal to each signal line Y immediately before writing a video signal to pixels of one row (Japanese Patent Application Laid-Open No. 7-29
5521).

【0010】プリチャージ手段が供給するプリチャージ
信号は白レベルと黒レベルとの間でレベルが変化する映
像信号に対して、白レベルと黒レベルとの中間の灰色レ
ベルを有する。このように表示動作に影響を与えないタ
イミングで信号線Yを映像信号に近い電位にまで予めプ
リチャージしておくと、実映像信号が各信号線Yにサン
プリングされた時の充放電量を、映像信号レベルとプリ
チャージの差に止めて少なくすることができるので、ビ
デオラインの電位揺れを抑制することができ、縦筋の固
定パターンを除去でき画質が改善される。
The precharge signal supplied by the precharge means has a gray level intermediate between the white level and the black level with respect to the video signal whose level changes between the white level and the black level. By pre-charging the signal line Y to a potential close to the video signal at a timing that does not affect the display operation as described above, the charge / discharge amount when the actual video signal is sampled on each signal line Y can be reduced. Since the difference can be reduced by stopping at the difference between the video signal level and the precharge, the fluctuation of the potential of the video line can be suppressed, and the fixed pattern of the vertical stripe can be removed, thereby improving the image quality.

【0011】ところで、特開平7−295520の点順
次プリチャージの方法はゲート線や電源ラインの電位揺
れを少なくでき動作マージンが広がり、プリチャージ手
段の駆動能力も小さなもので良く消費電力が節約できる
メリットがあり、特開平7−295521の一括プリチ
ャージの方法は比較的簡単な回路構成で短時間にプリチ
ャージを行うことができるというメリットがある。
The dot-sequential precharging method disclosed in Japanese Patent Application Laid-Open No. 7-295520 can reduce the fluctuation of the potential of the gate line and the power supply line, expand the operation margin, and reduce the driving capability of the precharging means, thereby saving power consumption. There is an advantage that the method of batch precharge described in JP-A-7-295521 has an advantage that precharge can be performed in a short time with a relatively simple circuit configuration.

【0012】しかし、プリチャージは水平ブランキング
期間内に終了しなくてはならないが、信号線Yの分布容
量があるために水平ブランキング期間に十分早く立ち上
がるとは限らない。殊に高解像度のグラフィックス表示
規格であるXGA(ExtendedGraphics Array )、S−
XGA(Super Extended Graphics Array )あるいはH
DTVなどでは、 1)垂直画素の数が増えるので、配線のクロス容量が増
える。 2)水平ブランキング期間が3〜4μsec程度と非常
に短い。 ので、従来の方法でこれに対応することには困難があ
り、プリチャージレベルが本来書き込みたいレベルにま
で達しないままプリチャージを終了しなくてはならない
ようなことがあった。
However, the precharge must be completed within the horizontal blanking period. However, the precharge does not always start sufficiently early during the horizontal blanking period due to the distribution capacitance of the signal line Y. In particular, XGA (Extended Graphics Array), which is a high-resolution graphics display standard, S-
XGA (Super Extended Graphics Array) or H
In a DTV or the like, 1) Since the number of vertical pixels increases, the cross capacitance of the wiring increases. 2) The horizontal blanking period is very short, about 3 to 4 μsec. Therefore, it is difficult to cope with this with the conventional method. In some cases, the precharge has to be completed before the precharge level reaches the level to be originally written.

【0013】これに対応する一つの方法として、発明者
らはプリチャージの方法として、さらに、分割プリチャ
ージを提唱している。図3に、従来の分割プリチャージ
を行うアクティブマトリクス表示装置の回路図を示し
た。この方法は、画素トランジスタのゲート線、CSラ
イン等の行状のラインをマトリックスの中央付近で切り
離し、またVスキャナの入力クロックを左Vスキャナ分
(VCKL )と右Vスキャナ分(VCKR )とでそれぞれ別
に設け、またプリチャージ信号(PSIGL、PSIGR)、プ
リチャージパルス(PCGL 、PCGR )も左右別々にし、
その上、VCKL とVCKR 、PSIGLとPSIGR、PCGL とP
CGR を1水平期間の約半分ほど位相をずらすようにし
た。
As a method corresponding to this, the inventors have further proposed a divided precharge as a precharge method. FIG. 3 shows a circuit diagram of a conventional active matrix display device that performs split precharge. In this method, a row line such as a gate line and a CS line of a pixel transistor is cut off near the center of the matrix, and the input clock of the V scanner is divided into a left V scanner (VCKL) and a right V scanner (VCKR). Separately, precharge signals (PSIGL, PSIGR) and precharge pulses (PCGL, PCGR) are also separated for left and right,
In addition, VCKL and VCKR, PSIGL and PSIGR, PCGL and P
The CGR is shifted in phase by about half of one horizontal period.

【0014】このようにすると、プリチャージ信号から
見た信号線の分布容量が半分になり、アクティブマトリ
クス表示装置の画面左半分が映像信号を書き込んでいる
ときには画面右半分がプリチャージ信号(PSIGR)を書
き込み、画面右半分が映像信号を書き込んでいるときに
は画面左半分がプリチャージ信号(PSIGL)を書き込む
ので、1水平期間の半分近くの時間をプリチャージ信号
の書き込みに当てることができ、プリチャージレベルを
十分本来書き込みたいレベルにまで引き上げることがで
きる。
With this arrangement, the distribution capacitance of the signal line viewed from the precharge signal is reduced by half, and when the left half of the screen of the active matrix display device is writing a video signal, the right half of the screen is precharged (PSIGR). When the right half of the screen is writing the video signal, the left half of the screen writes the precharge signal (PSIGL), so nearly half of one horizontal period can be used for writing the precharge signal. The level can be raised sufficiently to the level originally intended for writing.

【0015】図4にこの装置の各部のタイミングチャー
トを示した。例として水平スイッチHSWの数を14とし
各水平スイッチHSWを順次開閉制御するサンプリングパ
ルス信号φH1、φH2、φH3……φH14 の波形図を図4の
(a)に示した。また、図4の(b)および(c)に行
状のラインの例として信号電荷を保持するコンデンサの
画素トランジスタの対向側の左右の電極ライン(CSラ
イン)の電圧の変化を示した。
FIG. 4 shows a timing chart of each part of the apparatus. As an example, FIG. 4A shows a waveform diagram of the sampling pulse signals φH1, φH2, φH3,... ΦH14 for controlling the opening and closing of each horizontal switch HSW sequentially with the number of horizontal switches HSW being 14. FIGS. 4B and 4C show changes in the voltages of the left and right electrode lines (CS lines) on the opposite side of the pixel transistor of the capacitor holding the signal charges, as examples of the row-like lines.

【0016】図4の(b)および(c)を見ると、左右
のCSラインの電圧VL およびVRは当初電圧Vcom の
レベルにある。しかし、サンプリングパルス信号φH1、
φH2、φH3……によって水平スイッチHSW1 、HSW2 、
HSW3 ……が順次開閉され、各コンデンサに順次ビデオ
レベルVvの信号が蓄積されるとこのCSラインの電圧
VL およびVR もCSラインにある分布インピーダンス
のために若干上昇してゆく。このCSラインの電圧上昇
の影響は各コンデンサCの充電レベルに対して影響を与
え、例えプリンタチャージを行っていても、充電レベル
の揺らぎ、すなわち液晶セルLCの表示レベルの差とな
って現れる。
Referring to FIGS. 4B and 4C, the voltages VL and VR of the left and right CS lines are initially at the level of the voltage Vcom. However, the sampling pulse signal φH1,
The horizontal switches HSW1, HSW2,.
When HSW3 is sequentially opened and closed and a signal of video level Vv is sequentially stored in each capacitor, the voltages VL and VR of the CS line also slightly increase due to the distributed impedance on the CS line. The effect of the rise in the voltage of the CS line affects the charge level of each capacitor C. Even if the printer is charged, it appears as fluctuation of the charge level, that is, a difference in the display level of the liquid crystal cell LC.

【0017】これと同様な事象は画素トランジスタのゲ
ート線Xに対してもいえる。殊に分割プリンタチャージ
を行っている場合、中央でCSラインおよびゲート線X
が切り離されているため、切り離した部分のすぐ左と右
ではこの揺れが図4の(b)と(c)に示すように異な
ってくる。すなわち、切り離したすぐ左の部分では、コ
ンデンサCに充電する画素書き込み電位がVPLであるの
に対し、切り離したすぐ右の部分では、画素書き込み電
位がVPRで、VPR>VPLの関係になりこの部分での輝度
の異なりが目につくことになってしまう。
The same phenomenon can be applied to the gate line X of the pixel transistor. Especially when a split printer charge is performed, the CS line and the gate line X
Are separated from each other, so that the sway right and left of the separated portion is different as shown in FIGS. 4B and 4C. That is, the pixel write potential for charging the capacitor C is VPL in the portion immediately to the left of the separation, whereas the pixel write potential is VPR in the portion to the right of the separation in the relationship of VPR> VPL. The difference in luminance at the time is noticeable.

【0018】[0018]

【発明が解決しようとする課題】上述のごとく、高解像
度で水平ブランキング期間が短い表示方式に対して、分
割してプリチャージを行う分割プリチャージ法を用いた
アクティブマトリクス表示装置において、分割部分で輝
度の差が見られる問題があった。本発明はこの点を解決
して、分割部分での輝度差を解消して表示のユニフォミ
ティに優れたアクティブマトリクス表示装置を簡単な方
法で実現することを課題とする。
As described above, in an active matrix display device using a divided precharge method for dividing and precharging a display system having a high resolution and a short horizontal blanking period, a divided portion is used. There was a problem that a difference in luminance was observed. It is an object of the present invention to solve this problem and to realize an active matrix display device excellent in display uniformity by eliminating a luminance difference in a divided portion by a simple method.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、行状の複数のゲート線と、列状の複数の
信号線と、前記ゲート線と前記信号線との各交差部に配
置された行列状の複数の画素子と、前記各ゲート線を順
次走査し一水平期間毎に一行分の前記画素子を選択する
垂直走査回路と、一水平期間内に前記各信号線を順次サ
ンプリングして前記垂直走査回路で選択された一行分の
画素子に点順次で映像信号の書き込みを行う水平走査回
路と、前記各信号線に対する映像信号の順次サンプリン
グに先行して所定のプリチャージ信号を前記各信号線に
供給するプリチャージ手段とを具備するアクティブマト
リクス表示装置において、前記各ゲート線を中央部で左
右に分割すると共に、前記垂直走査回路を左右の分割さ
れたゲート線に対してそれぞれに設け、前記各信号線を
ゲート線の分割部で左右の群に分割し、前記プリチャー
ジ手段は所定のプリチャージ信号を前記分割された信号
線の左右の群のそれぞれに対しては異なったタイミング
で群内の各信号線に対しては一斉に供給し、前記水平走
査回路は前記垂直走査回路で選択された一行分の画素子
に対し前記分割された信号線の左の群に対しては各信号
線を左端部から順次分割部に向けてサンプリングし前記
分割された信号線の右の群に対しては各信号線を右端部
から順次分割部に向けてサンプリングして映像信号の書
き込みを行うかあるいは前記分割された信号線の左の群
に対しては各信号線を分割部から順次左端部に向けてサ
ンプリングし前記分割された信号線の右の群に対しては
各信号線を分割部から順次右端部へ向けてサンプリング
して映像信号の書き込みを行うことを特徴とする。
In order to achieve the above object, the present invention provides a plurality of gate lines in a row, a plurality of signal lines in a column, and each intersection of the gate line and the signal line. A plurality of arranged picture elements in a matrix, a vertical scanning circuit that sequentially scans the gate lines and selects the picture elements for one row every one horizontal period, and sequentially connects the signal lines within one horizontal period A horizontal scanning circuit that performs sampling and writes a video signal in a dot sequence to one row of picture elements selected by the vertical scanning circuit, and a predetermined precharge signal prior to the sequential sampling of the video signal for each of the signal lines And a precharge means for supplying the signal lines to the respective signal lines, wherein the gate lines are divided into right and left at a central portion, and the vertical scanning circuit is divided into left and right divided gate lines. The signal lines are divided into left and right groups at a gate line dividing portion, and the precharge means separates a predetermined precharge signal from each of the left and right groups of the divided signal lines. At the same time, the signal lines in the group are supplied simultaneously, and the horizontal scanning circuit supplies the image elements for one row selected by the vertical scanning circuit to the left group of the divided signal lines. Each signal line is sequentially sampled from the left end toward the division unit, and for the right group of the divided signal lines, each signal line is sequentially sampled from the right end toward the division unit to obtain a video signal. For writing, or for the left group of the divided signal lines, each signal line is sampled sequentially from the division part toward the left end, and for the right group of the divided signal lines, Route signal lines sequentially from the division to the right end And performing writing of a video signal by sampling Te.

【0020】[0020]

【発明の実施の形態】以下、本発明にかかるアクティブ
マトリクス表示装置を添付図面を参照にして詳細に説明
する。図1は、本発明のアクティブマトリクス表示装置
の一実施の形態を示す回路図である。また図2は図1に
示した実施の形態の動作を説明するための各部のタイミ
ングチャートである。図1において、1−1は左Vスキ
ャナ、1−2は右Vスキャナ、2−1は左Hスキャナ、
2−2は右Hスキャナ、3はビデオライン、4は分割プ
リチャージ手段、Cはコンデンサ、CS1は左CSライ
ン、CS2は右CSライン、HSW1 〜HSW14は水平スイ
ッチ、LCは液晶画素子、PSW1 〜PSW14はプリチャー
ジスイッチ、Trはトランジスタ、Vcom はCSライン
の印加電圧、Xはゲート線、Yは信号線である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an active matrix display device according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing one embodiment of the active matrix display device of the present invention. FIG. 2 is a timing chart of each part for explaining the operation of the embodiment shown in FIG. In FIG. 1, 1-1 is a left V scanner, 1-2 is a right V scanner, 2-1 is a left H scanner,
2-2 is a right H scanner, 3 is a video line, 4 is divided precharge means, C is a capacitor, CS1 is a left CS line, CS2 is a right CS line, HSW1 to HSW14 are horizontal switches, LC is a liquid crystal element, PSW1 PSW14 is a precharge switch, Tr is a transistor, Vcom is a voltage applied to a CS line, X is a gate line, and Y is a signal line.

【0021】この図からわかるようにゲート線Xは中央
部で左右に分割され、これに応じて信号線Yとも左右の
群に区分され、コンデンサC、トランジスタTr、液晶
画素子LCで構成される画素も左右の群に区分されてい
る。
As can be seen from this figure, the gate line X is divided right and left at the center, and accordingly the signal line Y is also divided into left and right groups, and comprises a capacitor C, a transistor Tr and a liquid crystal element LC. Pixels are also divided into left and right groups.

【0022】分割プリンタチャージ手段4は、各画素に
映像信号VSIG を書き込む直前に所定のプリチャージ信
号(PSIGL、PSIGR)を供給し、映像信号VSIG をサン
プリングする際の各信号線Yの充放電量を低減する。こ
の時、プリチャージ信号(PSIGL、PSIGR)とプリチャ
ージパルス(PCGL 、PCGR )も左右別々にし、その
上、Vスキャナの入力クロックを左Vスキャナ分(VCK
L )と右Vスキャナ分(VCKR )、プリチャージ信号
(PSIGL、PSIGR)、プリチャージパルス(PCGL、PC
GR )とを左右で1水平期間の約半分ほど位相をずらす
ようにした。
The divided printer charging means 4 supplies predetermined precharge signals (PSIGL, PSIGR) immediately before writing the video signal VSIG to each pixel, and charges and discharges each signal line Y when the video signal VSIG is sampled. To reduce. At this time, the precharge signals (PSIGL, PSIGR) and the precharge pulses (PCGL, PCGR) are also separated on the left and right, and the input clock of the V scanner is changed to the left V scanner (VCK
L) and the right V scanner (VCKR), precharge signals (PSIGL, PSIGR), precharge pulses (PCGL, PCC)
GR) is shifted from the left and right by about half of one horizontal period.

【0023】このようにすると、プリチャージ信号から
見た信号線の分布容量が半分になり、アクティブマトリ
クス表示装置の画面左半分が映像信号を書き込んでいる
ときには画面右半分でプリチャージ信号(PSIGR)を一
斉に書き込み、画面右半分が映像信号を書き込んでいる
ときには画面左半分でプリチャージ信号(PSIGL)を一
斉に書き込むので、1水平期間の半分近くの時間をプリ
チャージ信号の書き込みに当てることができ、プリチャ
ージレベルを十分本来書き込みたいレベルにまで引き上
げることができる。
With this arrangement, the distribution capacity of the signal line viewed from the precharge signal is reduced by half, and when the left half of the screen of the active matrix display device is writing a video signal, the precharge signal (PSIGR) is displayed on the right half of the screen. Is written all at once, and when the right half of the screen is writing the video signal, the precharge signal (PSIGL) is written all at once on the left half of the screen, so nearly half of one horizontal period can be used for writing the precharge signal. As a result, the precharge level can be sufficiently raised to the level at which writing is originally desired.

【0024】プリチャージ信号(PSIGL、PSIGR)のプ
リチャージレベルは白レベルと黒レベルの間で変化する
映像信号に対して灰レベルを有している。また、ビデオ
ライン3に供給される映像信号VSIG が一水平期間毎に
極性が反転する交流駆動の場合にはプリチャージ信号
(PSIGL、PSIGR)のプリチャージレベルも一水平期間
毎に極性を反転させ、映像信号VSIG と極性を一致させ
る。例として水平スイッチHSWの数を14とし各水平ス
イッチHSWを順次開閉制御するサンプリングパルス信号
φH1、φH2、φH3……φH14 の波形図を図2の(a)に
示した。また、図2の(b)および(c)に信号電荷を
保持するコンデンサの画素トランジスタの対向側の電極
ライン(CSライン)の電圧の変化の有様を示した。
The precharge level of the precharge signal (PSIGL, PSIGR) has a gray level with respect to a video signal which changes between a white level and a black level. When the video signal VSIG supplied to the video line 3 is AC driven in which the polarity is inverted every horizontal period, the precharge levels of the precharge signals (PSIGL, PSIGR) are also inverted every horizontal period. , And the polarity of the video signal VSIG. As an example, FIG. 2 (a) shows a waveform diagram of sampling pulse signals φH1, φH2, φH3... ΦH14 for controlling the opening and closing of each horizontal switch HSW sequentially with the number of horizontal switches HSW being 14. 2 (b) and 2 (c) show how the voltage of the electrode line (CS line) on the opposite side of the pixel transistor of the capacitor holding the signal charge changes.

【0025】図2の(b)および(c)から分かるよう
に、左CSラインCS1の電圧VLおよび右CSライン
CS2の電圧VR は当初電圧Vcom のレベルにある。し
かし、サンプリングパルス信号φH1、φH2、φH3……に
よって水平スイッチHSW1 、HSW2 、HSW3 ……が順次
開閉され、各コンデンサに順次ビデオレベルVvの信号
が蓄積されると、このCSラインの電圧VL およびVR
もCSラインにMある分布インピーダンスのために若干
上昇してゆく。このCSラインの電圧上昇の影響は各コ
ンデンサCの充電レベルに対して影響を与え、例えプリ
ンタチャージを行っていても、充電レベルの揺らぎ、す
なわち液晶セルLCの表示レベルの差となって現れる。
このような同様な事象は画素トランジスタのゲート線X
に対してもいえる。
As can be seen from FIGS. 2B and 2C, the voltage VL of the left CS line CS1 and the voltage VR of the right CS line CS2 are initially at the level of the voltage Vcom. However, when the horizontal switches HSW1, HSW2, HSW3,... Are sequentially opened and closed by the sampling pulse signals φH1, φH2, φH3, and so on, and the video level Vv signals are sequentially stored in the respective capacitors, the voltages VL and VR of the CS line are obtained.
Also rises slightly due to the distributed impedance at the CS line. The effect of the rise in the voltage of the CS line affects the charge level of each capacitor C. Even if the printer is charged, it appears as fluctuation of the charge level, that is, a difference in the display level of the liquid crystal cell LC.
Such a similar event is caused by the gate line X of the pixel transistor.
The same is true for

【0026】ところで、本発明が図3の従来例と異なる
点は、水平スイッチHSW1 、HSW2、HSW3 ……の開閉
の順序を従来とは変えて、図2(a)に示すように、左
半分は従来通り水平スイッチHSWを左側から開閉してビ
デオライン3からビデオ信号を書き込むが、右半分は従
来通りのとは逆に水平スイッチHSWを右側から開閉して
ビデオライン3からビデオ信号を書き込むようにした点
である。これにより、切り離したすぐ左の部分では、コ
ンデンサCに充電する画素書き込み電位がVPLと、切り
離したすぐ右の部分での画素書き込み電位がVPRがほぼ
等しくなり、この部分で輝度の大きな差が生まれなくな
る。また、左半分は水平スイッチHSWを右側から開閉し
てビデオライン3からビデオ信号を書き込み、右半分は
水平スイッチHSWを左側から開閉してビデオライン3か
らビデオ信号を書き込むようにしても同様の結果が得ら
れる。
The present invention is different from the conventional example of FIG. 3 in that the order of opening and closing the horizontal switches HSW1, HSW2, HSW3... Is changed from that of the prior art, and as shown in FIG. Writes the video signal from the video line 3 by opening and closing the horizontal switch HSW from the left side as before, and writes the video signal from the video line 3 by opening and closing the horizontal switch HSW from the right side contrary to the conventional case. That is the point As a result, in the portion immediately to the left of the separation, the pixel writing potential for charging the capacitor C becomes almost equal to VPL, and in the portion immediately to the right of the separation, the pixel writing potential becomes substantially equal to VPR. Disappears. The same result is obtained when the left half opens and closes the horizontal switch HSW from the right side and writes a video signal from the video line 3, and the right half opens and closes the horizontal switch HSW from the left side and writes a video signal from the video line 3. Is obtained.

【0027】[0027]

【発明の効果】以上説明したように本発明の請求項1の
発明は、行状の複数のゲート線と、列状の複数の信号線
と、ゲート線と信号線との各交差部に配置された行列状
の複数の画素子と、各ゲート線を順次走査し一水平期間
毎に一行分の画素子を選択する垂直走査回路と、一水平
期間内に各信号線を順次サンプリングして垂直走査回路
で選択された一行分の画素子に点順次で映像信号の書き
込みを行う水平走査回路と、各信号線に対する映像信号
の順次サンプリングに先行して所定のプリチャージ信号
を各信号線に供給するプリチャージ手段とを具備するア
クティブマトリクス表示装置において、各ゲート線を中
央部で左右に分割すると共に、垂直走査回路を左右の分
割されたゲート線に対してそれぞれに設け、各信号線を
ゲート線の分割部で左右の群に分割し、プリチャージ手
段は所定のプリチャージ信号を分割された信号線の左右
の群のそれぞれに対しては異なったタイミングで群内の
各信号線に対しては一斉に供給し、水平走査回路は垂直
走査回路で選択された一行分の画素子に対し分割された
信号線の左の群に対しては各信号線を左端部から順次分
割部に向けてサンプリングし分割された信号線の右の群
に対しては各信号線を右端部から順次分割部に向けてサ
ンプリングして映像信号の書き込みを行うことを特徴と
する。本発明の請求項2の発明は、請求項1の発明とは
逆に水平走査回路は垂直走査回路で選択された一行分の
画素子に対し、分割された信号線の左の群に対しては各
信号線を分割部から順次左端部に向けてサンプリングし
分割された信号線の右の群に対しては各信号線を分割部
から順次右端部へ向けてサンプリングして映像信号の書
き込みを行うことを特徴とする。これにより、高解像度
で水平ブランキング期間が短い表示方式に対して、分割
プリチャージ法を用いて時間的に余裕を持ってプリチャ
ージを行うことができ、ビデオラインのノイズを大幅に
低減して、かつ、簡単な方法で分割部分での輝度の差を
解消することができ、縦筋固定パタンを解消し表示のユ
ニフォミティに優れたアクティブマトリクス表示装置を
実現することができる。
As described above, according to the first aspect of the present invention, a plurality of gate lines in a row, a plurality of signal lines in a column, and each intersection of a gate line and a signal line are arranged. A plurality of matrix-shaped picture elements, a vertical scanning circuit that sequentially scans each gate line and selects one row of picture elements every horizontal period, and a vertical scan by sequentially sampling each signal line within one horizontal period A horizontal scanning circuit for writing a video signal in a dot-sequential manner to one row of picture elements selected by the circuit, and supplying a predetermined precharge signal to each signal line prior to sequential sampling of the video signal for each signal line In an active matrix display device having a precharge means, each gate line is divided into right and left at a central portion, and a vertical scanning circuit is provided for each of the left and right divided gate lines, and each signal line is connected to the gate line. Division of The precharge means divides the signal lines into left and right groups, and supplies a predetermined precharge signal to each of the left and right groups of the divided signal lines at different timings simultaneously for each signal line in the group. In the horizontal scanning circuit, for the left group of signal lines divided for one row of picture elements selected by the vertical scanning circuit, each signal line was sampled and divided sequentially from the left end toward the division unit from the left end. For the right group of signal lines, each signal line is sequentially sampled from the right end toward the division unit to write a video signal. According to a second aspect of the present invention, in contrast to the first aspect of the present invention, the horizontal scanning circuit is applied to one row of picture elements selected by the vertical scanning circuit and to the left group of the divided signal lines. Sample each signal line sequentially from the division to the left end, and for the right group of divided signal lines, sample each signal line sequentially from the division to the right end to write the video signal. It is characterized by performing. As a result, it is possible to precharge the display method with a high resolution and a short horizontal blanking period with a margin in time by using the divided precharge method, thereby greatly reducing the noise of the video line. In addition, it is possible to eliminate the difference in luminance between the divided portions by a simple method, to eliminate the vertical streak fixing pattern, and to realize an active matrix display device excellent in display uniformity.

【0028】本発明の請求項3の発明は、プリチャージ
手段は分割された信号線の右の群に対して映像信号の書
き込みが行われているときに分割された信号線の左の群
に対してプリチャージ信号を供給し、分割された信号線
の左の群に対して映像信号の書き込みが行われていると
きに分割された信号線の右の群に対してプリチャージ信
号を供給することを特徴とする。これにより、高解像度
で水平ブランキング期間が短い表示方式に対して、分割
プリチャージ法を用いて時間的に余裕を持ってプリチャ
ージを行うことができる。
According to the invention of claim 3 of the present invention, the precharge means is provided for the left group of the divided signal lines when the video signal is being written to the right group of the divided signal lines. A precharge signal is supplied to the left group of the divided signal lines, and a precharge signal is supplied to the right group of the divided signal lines when the video signal is being written to the left group of the divided signal lines. It is characterized by the following. This makes it possible to precharge the display method with a high resolution and a short horizontal blanking period with a margin in time by using the divided precharge method.

【0029】本発明の請求項4の発明は、プリチャージ
手段は、白レベルと黒レベルの間で変化する映像信号に
対して灰レベルを有するプリチャージ信号を供給するこ
とを特徴とする。これにより、ビデオラインのノイズを
大幅に低減して縦筋固定パタンを解消することができ
る。
According to a fourth aspect of the present invention, the precharge means supplies a precharge signal having a gray level to a video signal which changes between a white level and a black level. As a result, the noise of the video line can be significantly reduced, and the vertical stripe fixing pattern can be eliminated.

【0030】本発明の請求項5の発明は、プリチャージ
手段は、一水平期間毎に反転する映像信号には極性を一
致させるため、同じく一水平期間毎に反転するプリチャ
ージ信号を供給することを特徴とする。これにより、映
像信号が交流駆動の場合でも効果的にプリチャージを行
うことができる。
According to a fifth aspect of the present invention, the precharge means supplies a precharge signal which is also inverted every horizontal period so as to match the polarity with a video signal which is inverted every horizontal period. It is characterized by. Thereby, precharge can be performed effectively even when the video signal is AC-driven.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアクティブマトリクス表示装置の一実
施の形態を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of an active matrix display device of the present invention.

【図2】図1に示した実施の形態の動作を説明するため
の各部のタイミングチャートである。
FIG. 2 is a timing chart of each unit for explaining the operation of the embodiment shown in FIG. 1;

【図3】従来の分割プリチャージ型のアクティブマトリ
クス表示装置を示す回路図である。
FIG. 3 is a circuit diagram showing a conventional divided precharge type active matrix display device.

【図4】図3の従来例の動作を説明するための各部のタ
イミングチャートである。
4 is a timing chart of each section for explaining the operation of the conventional example of FIG. 3;

【図5】従来のアクティブマトリクス表示装置を示す回
路図である。
FIG. 5 is a circuit diagram showing a conventional active matrix display device.

【符号の説明】[Explanation of symbols]

1−1……左Vスキャナ、1−2……右Vスキャナ、2
−1……左Hスキャナ、2−2……右Hスキャナ、3…
…ビデオライン、4……分割プリチャージ手段、C……
コンデンサ、CS1……左CSライン、CS2……右C
Sライン、HSW1 〜HSW14……水平スイッチ、LC……
液晶画素子、PSW1 〜PSW14……プリチャージスイッ
チ、Tr……トランジスタ、Vcom ……CSラインの印
加電圧、X……ゲート線、Y……信号線。
1-1 Left V Scanner 1-2 Right V Scanner 2
-1: Left H scanner, 2-2: Right H scanner, 3 ...
... video line, 4 ... divided precharge means, C ...
Capacitor, CS1 left CS line, CS2 right C
S line, HSW1 to HSW14 ... Horizontal switch, LC ...
Liquid crystal picture elements, PSW1 to PSW14... Precharge switches, Tr... Transistors, Vcom... CS line applied voltage, X... Gate lines, Y.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 行状の複数のゲート線と、列状の複数の
信号線と、前記ゲート線と前記信号線との各交差部に配
置された行列状の複数の画素子と、前記各ゲート線を順
次走査し一水平期間毎に一行分の前記画素子を選択する
垂直走査回路と、一水平期間内に前記各信号線を順次サ
ンプリングして前記垂直走査回路で選択された一行分の
画素子に点順次で映像信号の書き込みを行う水平走査回
路と、前記各信号線に対する映像信号の順次サンプリン
グに先行して所定のプリチャージ信号を前記各信号線に
供給するプリチャージ手段とを具備するアクティブマト
リクス表示装置において、 前記各ゲート線を中央部で左右に分割すると共に、前記
垂直走査回路を左右の分割されたゲート線に対してそれ
ぞれに設け、前記各信号線をゲート線の分割部で左右の
群に分割し、前記プリチャージ手段は所定のプリチャー
ジ信号を前記分割された信号線の左右の群のそれぞれに
対しては異なったタイミングで群内の各信号線に対して
は一斉に供給し、前記水平走査回路は前記垂直走査回路
で選択された一行分の画素子に対し前記分割された信号
線の左の群に対しては各信号線を左端部から順次分割部
に向けてサンプリングし前記分割された信号線の右の群
に対しては各信号線を右端部から順次分割部に向けてサ
ンプリングして映像信号の書き込みを行うことを特徴と
するアクティブマトリクス表示装置。
A plurality of row-shaped gate lines; a plurality of column-shaped signal lines; a plurality of matrix-shaped picture elements arranged at intersections of the gate lines and the signal lines; A vertical scanning circuit that sequentially scans lines to select the image elements for one row every one horizontal period, and a pixel for one row selected by the vertical scanning circuit by sequentially sampling each of the signal lines within one horizontal period A horizontal scanning circuit for writing a video signal in a dot-sequential manner to each pixel, and a precharge means for supplying a predetermined precharge signal to each signal line prior to the sequential sampling of the video signal for each signal line. In the active matrix display device, the gate lines are divided right and left at a central portion, and the vertical scanning circuit is provided for each of the left and right divided gate lines. The signal is divided into right and left groups, and the precharge means simultaneously applies predetermined precharge signals to the respective signal lines in the group at different timings for each of the left and right groups of the divided signal lines. The horizontal scanning circuit sequentially directs each signal line from the left end to the division unit for the left group of the divided signal lines for the image elements for one row selected by the vertical scanning circuit. An active matrix display device, wherein sampling is performed on a right group of the divided signal lines, and each signal line is sequentially sampled from a right end toward a division unit to write a video signal.
【請求項2】 行状の複数のゲート線と、列状の複数の
信号線と、前記ゲート線と前記信号線との各交差部に配
置された行列状の複数の画素子と、前記各ゲート線を順
次走査し一水平期間毎に一行分の前記画素子を選択する
垂直走査回路と、一水平期間内に前記各信号線を順次サ
ンプリングして前記垂直走査回路で選択された一行分の
画素子に点順次で映像信号の書き込みを行う水平走査回
路と、前記各信号線に対する映像信号の順次サンプリン
グに先行して所定のプリチャージ信号を前記各信号線に
供給するプリチャージ手段とを具備するアクティブマト
リクス表示装置において、 前記各ゲート線を中央部で左右に分割すると共に、前記
垂直走査回路を左右の分割されたゲート線に対してそれ
ぞれに設け、前記各信号線をゲート線の分割部で左右の
群に分割し、前記プリチャージ手段は所定のプリチャー
ジ信号を前記分割された信号線の左右の群のそれぞれに
対しては異なったタイミングで群内の各信号線に対して
は一斉に供給し、前記水平走査回路は前記垂直走査回路
で選択された一行分の画素子に対し前記分割された信号
線の左の群に対しては各信号線を分割部から順次左端部
に向けてサンプリングし前記分割された信号線の右の群
に対しては各信号線を分割部から順次右端部へ向けてサ
ンプリングして映像信号の書き込みを行うことを特徴と
するアクティブマトリクス表示装置。
2. A plurality of row-shaped gate lines, a plurality of column-shaped signal lines, a plurality of matrix-shaped picture elements arranged at respective intersections of the gate lines and the signal lines, and the respective gates A vertical scanning circuit that sequentially scans lines to select the image elements for one row every one horizontal period, and a pixel for one row selected by the vertical scanning circuit by sequentially sampling each of the signal lines within one horizontal period A horizontal scanning circuit for writing a video signal in a dot-sequential manner to each pixel, and a precharge means for supplying a predetermined precharge signal to each signal line prior to the sequential sampling of the video signal for each signal line. In the active matrix display device, the gate lines are divided right and left at a central portion, and the vertical scanning circuit is provided for each of the left and right divided gate lines. The signal is divided into right and left groups, and the precharge means simultaneously applies predetermined precharge signals to the respective signal lines in the group at different timings for each of the left and right groups of the divided signal lines. The horizontal scanning circuit supplies the signal lines to the left group of the divided signal lines for the image elements for one row selected by the vertical scanning circuit in order from the divided portion toward the left end. An active matrix display device, characterized in that, for the right group of the sampled and divided signal lines, each signal line is sequentially sampled from a division portion toward a right end portion to write a video signal, and the video signal is written.
【請求項3】 前記プリチャージ手段は前記分割された
信号線の右の群に対して映像信号の書き込みが行われて
いるときに前記分割された信号線の左の群に対してプリ
チャージ信号を供給し、前記分割された信号線の左の群
に対して映像信号の書き込みが行われているときに前記
分割された信号線の右の群に対してプリチャージ信号を
供給することを特徴とする請求項1または請求項2記載
のアクティブマトリクス表示装置。
3. A precharge means for precharging a left group of the divided signal lines when a video signal is being written to the right group of the divided signal lines. And supplying a precharge signal to the right group of the divided signal lines when a video signal is being written to the left group of the divided signal lines. The active matrix display device according to claim 1 or 2, wherein
【請求項4】 前記プリチャージ手段は、白レベルと黒
レベルの間で変化する映像信号に対して灰レベルを有す
るプリチャージ信号を供給することを特徴とする請求項
1または請求項2記載のアクティブマトリクス表示装
置。
4. The precharge means according to claim 1, wherein said precharge means supplies a precharge signal having a gray level for a video signal which changes between a white level and a black level. Active matrix display device.
【請求項5】 前記プリチャージ手段は、一水平期間毎
に反転する映像信号には極性を一致させるため、同じく
一水平期間毎に反転するプリチャージ信号を供給するこ
とを特徴とする請求項1または請求項2記載のアクティ
ブマトリクス表示装置。
5. The precharge means according to claim 1, wherein the precharge means supplies a precharge signal which is also inverted every horizontal period so as to match the polarity with the video signal which is inverted every horizontal period. Alternatively, the active matrix display device according to claim 2.
JP30312296A 1996-11-14 1996-11-14 Active matrix display device Expired - Fee Related JP3666147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30312296A JP3666147B2 (en) 1996-11-14 1996-11-14 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30312296A JP3666147B2 (en) 1996-11-14 1996-11-14 Active matrix display device

Publications (2)

Publication Number Publication Date
JPH10143118A true JPH10143118A (en) 1998-05-29
JP3666147B2 JP3666147B2 (en) 2005-06-29

Family

ID=17917152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30312296A Expired - Fee Related JP3666147B2 (en) 1996-11-14 1996-11-14 Active matrix display device

Country Status (1)

Country Link
JP (1) JP3666147B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089194A (en) * 1998-09-03 2000-03-31 Samsung Electronics Co Ltd Display device and its drive assembly and drive method
KR100636565B1 (en) 2003-11-13 2006-10-19 세이코 엡슨 가부시키가이샤 Method of driving electro-optical device, electro-optical device, and electronic apparatus
KR100580550B1 (en) * 1998-12-09 2006-11-10 엘지.필립스 엘시디 주식회사 Block Sequential Driving Method and Apparatus Thereof
KR100800524B1 (en) * 2006-02-13 2008-02-04 엘지전자 주식회사 Liquid Crystal Display Apparatus
CN100388345C (en) * 2004-09-17 2008-05-14 财团法人工业技术研究院 Method for resolving picture display non-uniformity
US7701426B2 (en) 2003-09-17 2010-04-20 Sharp Kabushiki Kaisha Display device and method of driving the same
US7808267B2 (en) 2006-07-28 2010-10-05 Samsung Electronics Co., Ltd. Module and method for detecting defect of thin film transistor substrate
WO2017018241A1 (en) * 2015-07-24 2017-02-02 シャープ株式会社 Display device and method for driving same
JP2017078740A (en) * 2015-10-19 2017-04-27 ラピスセミコンダクタ株式会社 Display driver

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089194A (en) * 1998-09-03 2000-03-31 Samsung Electronics Co Ltd Display device and its drive assembly and drive method
KR100580550B1 (en) * 1998-12-09 2006-11-10 엘지.필립스 엘시디 주식회사 Block Sequential Driving Method and Apparatus Thereof
US7701426B2 (en) 2003-09-17 2010-04-20 Sharp Kabushiki Kaisha Display device and method of driving the same
KR100636565B1 (en) 2003-11-13 2006-10-19 세이코 엡슨 가부시키가이샤 Method of driving electro-optical device, electro-optical device, and electronic apparatus
CN100388345C (en) * 2004-09-17 2008-05-14 财团法人工业技术研究院 Method for resolving picture display non-uniformity
KR100800524B1 (en) * 2006-02-13 2008-02-04 엘지전자 주식회사 Liquid Crystal Display Apparatus
US7808267B2 (en) 2006-07-28 2010-10-05 Samsung Electronics Co., Ltd. Module and method for detecting defect of thin film transistor substrate
WO2017018241A1 (en) * 2015-07-24 2017-02-02 シャープ株式会社 Display device and method for driving same
US20180286341A1 (en) * 2015-07-24 2018-10-04 Sharp Kabushiki Kaisha Display device and drive method therefor
US10262616B2 (en) 2015-07-24 2019-04-16 Sharp Kabushiki Kaisha Display device and drive method therefor
JP2017078740A (en) * 2015-10-19 2017-04-27 ラピスセミコンダクタ株式会社 Display driver

Also Published As

Publication number Publication date
JP3666147B2 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
US5764207A (en) Active matrix display device and its driving method
KR100428698B1 (en) Active Matrix Display
EP0848368B1 (en) Crosstalk reduction in active-matrix display
JP3482683B2 (en) Active matrix display device and driving method thereof
US7126574B2 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
KR100627762B1 (en) Flat display panel driving method and flat display device
US20020158993A1 (en) Liquid crystal display
US6661401B1 (en) Circuit for driving a liquid crystal display and method for driving the same circuit
JP3870933B2 (en) Display device and driving method thereof
JPH075852A (en) Method for removal of cross talk in liquid-crystal display device and liquid-crystal display device
KR100549983B1 (en) Liquid crystal display device and driving method of the same
JP2002149127A (en) Liquid crystal display device and drive control method therefor
KR101127169B1 (en) Image display device, image display panel, panel drive device, and image display panel drive method
JP3666147B2 (en) Active matrix display device
JP3633151B2 (en) Active matrix display device and driving method thereof
KR100559224B1 (en) Method of driving scanning non-sequential of lcd
KR100598734B1 (en) Method Of Driving Liquid Crystal Display Apparatus
JPH10326090A (en) Active matrix display device
JP3341530B2 (en) Active matrix display device
JPH0950263A (en) Active matrix display device and driving method therefor
JP3666161B2 (en) Active matrix display device
JPH10186326A (en) Matrix type liquid crystal display device
JP3624588B2 (en) Active matrix display device
JP3666148B2 (en) Active matrix display device and driving method thereof
KR20030064466A (en) Active matrix display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Effective date: 20050214

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Effective date: 20050328

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080415

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090415

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100415

LAPS Cancellation because of no payment of annual fees