JPH1013724A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH1013724A JPH1013724A JP9067626A JP6762697A JPH1013724A JP H1013724 A JPH1013724 A JP H1013724A JP 9067626 A JP9067626 A JP 9067626A JP 6762697 A JP6762697 A JP 6762697A JP H1013724 A JPH1013724 A JP H1013724A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- unit
- signal
- main body
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、表示装置付きカ
メラに関する。The present invention relates to a camera with a display device.
【0002】[0002]
【従来の技術】従来から、表示装置を備えたビデオカメ
ラや、カメラ部を回動可能または着脱可能に構成したビ
デオカメラが考えられている。2. Description of the Related Art Conventionally, a video camera provided with a display device and a video camera in which a camera unit is rotatable or detachable have been considered.
【0003】[0003]
【発明が解決しようとする課題】従来のビデオカメラ
は、大きく、また、凹凸部の多い形状をしているため、
携帯に不便であった。Since a conventional video camera is large and has a shape with many irregularities,
It was inconvenient to carry.
【0004】この発明は上記事情に鑑みて成されたもの
で、小型で携帯しやすい形状とした表示装置付きカメラ
を提供することを目的とする。[0004] The present invention has been made in view of the above circumstances, and has as its object to provide a camera with a display device which is small and easily portable.
【0005】[0005]
【課題を解決するための手段】画像表示部が設けられる
ほぼ直方体の本体と、ほぼ直方体のテレビカメラ部とか
らなり、上記テレビカメラ部は、上記本体に対して回動
可能に取付けられ、上記本体とテレビカメラ部が所定の
位置関係にあるときに、該本体とテレビカメラ部の全体
形状が表面も裏面もほぼ面一のほぼ直方体となるように
構成したものである。The present invention comprises a substantially rectangular parallelepiped main body provided with an image display portion, and a substantially rectangular parallelepiped television camera portion. The television camera portion is rotatably mounted on the main body. When the main body and the television camera portion are in a predetermined positional relationship, the overall shape of the main body and the television camera portion is configured such that both the front surface and the rear surface are substantially flush with each other.
【0006】[0006]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図1及び図2により外観構
成について説明する。同図において、1はケース本体
で、一方の側部にはテレビカメラ部2が着脱自在に設け
られている。図面に示されているように、ケース本体1
もテレビカメラ部2も直方体の形状をしており、該ケー
ス本体1とテレビカメラ部2の全体形状が表面も裏面も
ほぼ面一の直方体となるように構成されている。そし
て、上記ケース本体1の前面には、中央部には液晶表示
部3及びチューニング部4が設けられると共に、その右
側にカセット部5及びスピーカ6が設けられる。また、
ケース本体1の上側部には、キー操作部7及びロッドア
ンテナ8が設けられる。上記キー操作部7には、例えば
電源スイッチ、テレビ画像調整用つまみ、上記カセット
部5に対する各種操作キー等が設けられている。Embodiments of the present invention will be described below with reference to the drawings. First, the external configuration will be described with reference to FIGS. In FIG. 1, reference numeral 1 denotes a case body, and a television camera section 2 is detachably provided on one side. As shown in the drawing, the case body 1
Both the TV camera unit 2 and the TV camera unit 2 have a rectangular parallelepiped shape, and the overall shape of the case body 1 and the TV camera unit 2 is configured so that both the front surface and the rear surface are substantially flush with each other. A liquid crystal display unit 3 and a tuning unit 4 are provided at the center on the front surface of the case body 1, and a cassette unit 5 and a speaker 6 are provided on the right side thereof. Also,
A key operation unit 7 and a rod antenna 8 are provided on an upper part of the case body 1. The key operation unit 7 is provided with, for example, a power switch, a knob for adjusting a television image, various operation keys for the cassette unit 5, and the like.
【0007】また、上記カメラ部2には、例えば固体撮
像素子CCDを使用した小型の撮像装置(図示せず)が
設けられるもので、その先端部にはレンズ9が装着され
ている。上記カメラ部2は、下端部近傍のA部におい
て、ケース本体1に着脱自在に装着されると共に、図3
に示すように上記A部を中心軸として上端部が前後方向
に回動し得るようになっている。Further, the camera section 2 is provided with a small-sized image pickup device (not shown) using, for example, a solid-state image pickup device CCD, and a lens 9 is attached to a tip end thereof. The camera unit 2 is detachably attached to the case main body 1 at a portion A near the lower end portion.
As shown in the figure, the upper end can rotate in the front-rear direction with the above-mentioned part A as a central axis.
【0008】図4及び図5は、上記ケース本体1とカメ
ラ部2との結合部の断面構成を示したものである。ケー
ス本体1には、カメラ部2と結合する部位に円状の結合
窓11が形成されると共に、その内側周縁に沿って結合
溝12が設けられる。そして、この結合溝12内に、環
状弾性部材13が配設される。FIGS. 4 and 5 show a cross-sectional structure of a joint portion between the case main body 1 and the camera unit 2. FIG. The case main body 1 has a circular coupling window 11 formed at a position where the case main body 1 is coupled to the camera unit 2, and a coupling groove 12 is provided along an inner peripheral edge thereof. An annular elastic member 13 is provided in the coupling groove 12.
【0009】一方、上記カメラ部2には、そのケース1
4に、図6(a)〜(c)に示すように上記結合溝12
に対応させて1対の係合爪15a,15bを形成する。
この係合爪15a,15bはほぼ扇状をなして上下に対
向配置されるもので、端部側に位置する係合爪15a
は、他の係合爪15bより幅狭に形成される。この場
合、係合爪15bは、ケース14の内側壁14bより突
出形成されるが、係合爪15aはケース14の外側壁1
4aより延出したレバー16の先端に形成される。そし
て、上記係合爪15a,15bは、結合窓11よりケー
ス本体1内に挿入され、結合溝12内に位置してカメラ
部2をケース本体1に結合させる。また、上記レバー1
6には、その中央部にプッシュボタン17が一体形成さ
れ、その先端部がケース14の下側面に設けた孔18よ
り外部に突出される。On the other hand, the camera unit 2 has a case 1
4, the coupling groove 12 as shown in FIGS.
And a pair of engaging claws 15a, 15b is formed.
The engaging claws 15a and 15b are arranged in a substantially fan-like shape and are vertically opposed to each other.
Are formed narrower than the other engagement claws 15b. In this case, the engagement claw 15b is formed to protrude from the inner wall 14b of the case 14, but the engagement claw 15a is
It is formed at the tip of the lever 16 extending from 4a. The engaging claws 15a and 15b are inserted into the case main body 1 through the coupling window 11, and are located in the coupling grooves 12 to couple the camera unit 2 to the case main body 1. The lever 1
A push button 17 is integrally formed in the center of the case 6, and a tip end of the push button 17 protrudes outside through a hole 18 provided in a lower surface of the case 14.
【0010】しかして、カメラ部2内の撮像装置からの
リード線19は、係合爪15a,15b間に形成される
透孔より外部に導出され、結合窓11よりケース本体1
内に挿入される。そして、上記リード線19は、ケース
本体1内に設けられているプリント基夜20の端子部に
接続される。上記のようにカメラ部2は、係合爪15
a,15bが環状結合溝11内に位置してケース本体1
に結合されるので、結合部において回動することができ
る。この回動時においては、係合爪15a,15bが環
状結合溝11内を摺動移動する。The lead wire 19 from the image pickup device in the camera section 2 is led out of the through hole formed between the engaging claws 15a and 15b, and is led out of the case main body 1 through the coupling window 11.
Is inserted into. Then, the lead wire 19 is connected to a terminal portion of a print base 20 provided in the case body 1. As described above, the camera unit 2 is
a, 15b are located in the annular coupling groove 11 and the case body 1
Can be rotated at the connecting portion. During this rotation, the engagement claws 15a and 15b slide within the annular coupling groove 11.
【0011】また、カメラ部2をケース本件1から外す
場合は、図5に示すようにプッシュボタン17を押圧操
作して係合爪15aと結合溝11との結合を外し、この
状態で係合爪15aを結合窓11から外に出すようにし
てカメラ部2とケース本体1とを分離する。この場合、
リード線19の長さに余裕を持たせ、その余裕分をケー
ス本体1内あるいはカメラ部2内に収納しておけば、カ
メラ部2をリード線19の長さに応じてケース本体1か
ら離すことができる。また、上記の分離操作と逆の操作
を行なうことによってカメラ部2をケース本体1に装着
することができる。When the camera unit 2 is to be removed from the case 1, the push button 17 is pressed to release the engagement between the engagement claw 15a and the engagement groove 11 as shown in FIG. The camera unit 2 and the case body 1 are separated such that the claws 15a are put out of the coupling window 11. in this case,
If a margin is provided for the length of the lead wire 19 and the margin is stored in the case body 1 or the camera unit 2, the camera unit 2 is separated from the case body 1 according to the length of the lead wire 19. be able to. Further, the camera unit 2 can be mounted on the case main body 1 by performing an operation reverse to the above-described separating operation.
【0012】上記実施の形態では、ケースを横型に構成
した場合について示したが、図7に示すように縦型に構
成してもよい。なお、前記実施の形態と同一部分には同
一符号を付して詳細な説明は省略する。In the above-described embodiment, the case where the case is configured as a horizontal type is shown, but it may be configured as a vertical type as shown in FIG. Note that the same parts as those of the above-described embodiment are denoted by the same reference numerals, and detailed description is omitted.
【0013】次に電子回路部の構成について図8により
説明する。同図において2は上記したテレビカメラ部、
21はテレビ受像部である。上記テレビカメラ部2及び
テレビ受像部21からは映像信号が出力され、セレクタ
22により選択されて映像処理部23へ送られる。この
映像処理部23は、詳細を後述するようにA/D変換回
路24、1画面分の画像データを記憶するメモリ回路2
5、同期分離回路26、スイッチ部27、タイミング回
路28からなり、上記セレクタ22からの映像信号がA
/D変換回路24及び同期分離回路26へ入力される。Next, the configuration of the electronic circuit will be described with reference to FIG. In the figure, reference numeral 2 denotes the above-described television camera unit,
Reference numeral 21 denotes a television receiver. Video signals are output from the TV camera unit 2 and the TV image receiving unit 21, selected by the selector 22, and sent to the video processing unit 23. The video processing unit 23 includes an A / D conversion circuit 24 and a memory circuit 2 for storing image data for one screen, as described in detail later.
5, a synchronization separation circuit 26, a switch unit 27, and a timing circuit 28, and the video signal from the selector 22 is A
/ D conversion circuit 24 and sync separation circuit 26.
【0014】上記A/D変換回路24は、入力される映
像信号をデジタル信号に変換し、メモリ回路25に記憶
させる。また、同期分離回路25は、入力される映像信
号中から垂直同期信号を検出してタイミング信号φv を
出力し、メモリ回路25及びスイッチ部27へ与える。
このスイッチ部27は、静止画を表示させるための制御
スイッチ、カセット部5の読出し/書込みを制御するた
めのスイッチ等を備え、上記タイミング信号φv に同期
して各種スイッチ信号を出力する。このスイッチ部27
から出力されるスイッチ信号は、メモリ回路25及びタ
イミング回路28へ送られる。このタイミング回路28
は、クロックパルスφ1 ,φ2 を常時発生しているが、
スイッチ部27からのスイッチ信号に応じて上記クロッ
クパルスφ1 ,φ2 の周波数を切換える。このスイッチ
部27から出力されるクロックパルスφ1 ,φ2 は、メ
モリ回路25へ送られる。このメモリ回路25は、通常
時はA/D変換回路24からのデータを表示部3へ出力
すると共に、その記憶処理を行なっているが、スイッチ
部27からの指令に応じてカセット部5に対し、データ
の書込み、あるいは読出しを行なう。The A / D conversion circuit 24 converts an input video signal into a digital signal and stores the digital signal in a memory circuit 25. Further, the synchronization separation circuit 25 detects a vertical synchronization signal from the input video signal, outputs a timing signal φv, and supplies the timing signal φv to the memory circuit 25 and the switch unit 27.
The switch unit 27 includes a control switch for displaying a still image, a switch for controlling reading / writing of the cassette unit 5, and the like, and outputs various switch signals in synchronization with the timing signal φv. This switch unit 27
Is output to the memory circuit 25 and the timing circuit 28. This timing circuit 28
Always generates clock pulses φ1 and φ2,
The frequency of the clock pulses φ1 and φ2 is switched according to a switch signal from the switch unit 27. The clock pulses φ1 and φ2 output from the switch unit 27 are sent to the memory circuit 25. Normally, the memory circuit 25 outputs data from the A / D conversion circuit 24 to the display unit 3 and performs storage processing on the data. Write or read data.
【0015】図9は上記映像処理部23の詳細を示した
ものである。A/D変換回路24は、入力される映像信
号を4ビットのデジタル信号に変換し、メモリ回路25
へ出力する。このメモリ回路25は、A/D変換回路2
4の出力をクロックパルスφ2 に同期してフリップフロ
ップ31に読込み、ゲート回路32を介して表示部3へ
出力すると共に、ゲート回路34を介してRAM35の
入力端子I1 〜I4 に入力する。FIG. 9 shows the details of the video processing unit 23. The A / D conversion circuit 24 converts the input video signal into a 4-bit digital signal,
Output to The memory circuit 25 includes the A / D conversion circuit 2
4 is read into the flip-flop 31 in synchronization with the clock pulse φ2, output to the display unit 3 via the gate circuit 32, and input to the input terminals I1 to I4 of the RAM 35 via the gate circuit 34.
【0016】上記RAM35は1フレーム分の画像デー
タを記憶できる容量を有しており、上記入力端子I1 〜
I4 には、MT制御部36によってカセット部5から読
出されるデータがゲート回路37を介して入力される。
また、同期分離回路26は、スイッチ部27からのスイ
ッチ信号Cによって動作モードが指定されるもので、図
10に示すように通常のテレビ表示モードでは映像信号
中の各垂直同期信号を検出する毎にタイミング信号φv
を出力し、また、カセット部5への書込み、読出しモー
ドでは、n倍の周期のタイミング信号φv を出力する。The RAM 35 has a capacity capable of storing one frame of image data.
Data read from the cassette unit 5 by the MT control unit 36 is input to I4 via the gate circuit 37.
The operation mode of the sync separation circuit 26 is specified by the switch signal C from the switch unit 27. In the normal television display mode, the sync separation circuit 26 detects each vertical sync signal in the video signal as shown in FIG. The timing signal φv
In the write / read mode for the cassette section 5, the timing signal .phi.v having an n-times cycle is output.
【0017】このタイミング信号φv は、アドレスカウ
ンタ38のクリア端子CLに入力される。このアドレス
カウンタ38は、タイミング回路28からのクロックパ
ルスφ2 によってカウントアップし、RAM35のアド
レスを指定する。また、上記同期分離回路26から出力
されるタイミング信号φv は、スイッチ部27内のフリ
ップフロップ41a〜4lcに読込みクロックとして入
力される。上記フリップフロップ41a〜4lcは、ラ
ッチ回路42a〜42cにラッチされているキー入力部
43からのキー入力をタイミング信号φv に同期して読
込むものである。This timing signal φv is input to the clear terminal CL of the address counter 38. The address counter 38 counts up by the clock pulse φ2 from the timing circuit 28 and specifies an address of the RAM 35. The timing signal φv output from the sync separation circuit 26 is input to flip-flops 41a to 41c in the switch unit 27 as a read clock. The flip-flops 41a to 41c read the key input from the key input unit 43 latched by the latch circuits 42a to 42c in synchronization with the timing signal φv.
【0018】上記キー入力部43は、カセット部5への
データ書込みを指示する書込みキーK1 、カセット部5
からのデータ読出しを指示する読出しキーK2 、静止画
の表示を指示するストップキーK3 、静止画の表示を解
除する解除キーK4 を備え、各キーK1 〜K4 の一方の
端子には、VDD電源、つまり、“1”信号が与えられて
いる。そして、上記書込みキーK1 の操作信号はラッチ
回路42aのセット端子S、読出しキーK2 の操作信号
はラッチ回路42bのセット端子S、読出しキーK2 及
びストップキーK3 の操作信号はオア回路44を介して
ラッチ回路42cのセット端子Sに入力される。また、
解除キーK4 の操作信号は、ラッチ回路42a,42b
のリセット端子Rにそれぞれオア回路45,46を介し
て入力されると共に、ラッチ回路42cのリセット端子
Rに直接入力される。上記オア回路45,46には、更
にフリップフロップ41a,41bの出力がそれぞれ入
力される。The key input unit 43 includes a write key K1 for instructing data writing to the cassette unit 5, a cassette unit 5
A read key K2 for instructing data read from the memory, a stop key K3 for instructing the display of a still image, and a release key K4 for releasing the display of a still image are provided. One terminal of each of the keys K1 to K4 has a VDD power supply, That is, a “1” signal is given. The operation signal of the write key K1 is sent to the set terminal S of the latch circuit 42a, the operation signal of the read key K2 is sent to the set terminal S of the latch circuit 42b, and the operation signals of the read key K2 and the stop key K3 are sent to the OR circuit 44. The signal is input to the set terminal S of the latch circuit 42c. Also,
The operation signal of the release key K4 is transmitted to the latch circuits 42a and 42b.
Are input via OR circuits 45 and 46, respectively, and are also directly input to the reset terminal R of the latch circuit 42c. The outputs of the flip-flops 41a and 41b are further input to the OR circuits 45 and 46, respectively.
【0019】しかして、上記フリップフロップ41aの
出力は、スイッチ信号Dとして取出されると共に、ノア
回路47及びオア回路48に入力される。また、フリッ
プフロップ41bの出力は、スイッチ信号Bとして取出
されると共に、ノア回路49及びオア回路48に入力さ
れ、このオア回路48の出力がスイッチ信号Cとなる。
そして、フリップフロップ41cの出力は、スイッチ信
号Eとして取出されると共に、インバータ50及びノア
回路49を介してノア回路47に入力され、このノア回
路47の出力がスイッチ信号Aとなる。Thus, the output of the flip-flop 41a is taken out as the switch signal D and is inputted to the NOR circuit 47 and the OR circuit 48. The output of the flip-flop 41b is taken out as a switch signal B, and is also input to a NOR circuit 49 and an OR circuit 48. The output of the OR circuit 48 becomes a switch signal C.
Then, the output of the flip-flop 41c is taken out as the switch signal E and is input to the NOR circuit 47 via the inverter 50 and the NOR circuit 49. The output of the NOR circuit 47 becomes the switch signal A.
【0020】上記のようにスイッチ部27からは、スイ
ッチ信号A〜Eが出力されるもので、スイッチ信号Aは
クロックパルスφ1 と共にナンド回路51を介してRA
M35の読出し/書込み端子R/Wに入力される。スイ
ッチ信号Bは、MT制御部36に読出し指令Rとして入
力されると共に、ゲート回路37には直接、また、ゲー
ト回路34にはインバータ52を介してゲート信号とし
て入力される。スイッチ信号Cは同期分離回路26及び
タイミング回路28にモード信号として送られる。タイ
ミング信号DはMT制御部36に書込み指令Wとして入
力される。そして、タイミング信号Eはインバータ53
を介してゲート回路32にゲート信号として送られる。As described above, the switch unit 27 outputs the switch signals A to E. The switch signal A is output together with the clock pulse φ1 through the NAND circuit 51 through the RA.
It is input to the read / write terminal R / W of M35. The switch signal B is input to the MT control unit 36 as a read command R, and is also input directly to the gate circuit 37 and to the gate circuit 34 via an inverter 52 as a gate signal. The switch signal C is sent to the sync separation circuit 26 and the timing circuit 28 as a mode signal. The timing signal D is input to the MT control unit 36 as a write command W. The timing signal E is output from the inverter 53.
Is sent to the gate circuit 32 as a gate signal.
【0021】しかして、上記RAM35から読出される
データは、MT制御部36に入力される。このMT制御
部36には、更にタイミング信号φv 及びクロックパル
スφ1 ,φ2 が入力される。上記MT制御部36は、ス
イッチ部27からの信号B,Dに従ってカセット部5に
対するデータの読出し/書込み制御を行なう。また、上
記RAM35から読出されるデータは、スイッチ信号E
によりゲート制御されるゲート回路54を介して表示部
3へ送られる。The data read from the RAM 35 is input to the MT control unit 36. The timing signal φv and the clock pulses φ1 and φ2 are further input to the MT control unit 36. The MT control section 36 performs data read / write control on the cassette section 5 in accordance with signals B and D from the switch section 27. The data read from the RAM 35 is a switch signal E.
Is sent to the display unit 3 via the gate circuit 54, which is gate-controlled by the.
【0022】次に上記実施の形態の動作を説明する。図
8におけるセレクタ22は、キー操作部7に設けられて
いる選択スイッチの操作に応じてテレビカメラ部2ある
いはテレビ受像部21を選択する。今、テレビ受像部2
1が選択されているとすれば、テレビ受像部21から出
力される映像信号が映像処理部23内のA/D変換回路
24及び同期分離回路26へ送られる。上記テレビ受像
部21は、ロッドアンテナ8により受信した電波に対
し、選局、周波数変換、増幅、検波等の処理を行ない、
映像信号として出力する。Next, the operation of the above embodiment will be described. The selector 22 in FIG. 8 selects the television camera unit 2 or the television receiving unit 21 according to the operation of the selection switch provided on the key operation unit 7. Now, TV receiver 2
If 1 is selected, the video signal output from the television receiver 21 is sent to the A / D converter 24 and the sync separator 26 in the video processor 23. The television receiver 21 performs processes such as channel selection, frequency conversion, amplification, and detection on radio waves received by the rod antenna 8,
Output as a video signal.
【0023】しかして、上記A/D変換回路24は、入
力される映像信号を4ビットのデジタル信号に変換し、
クロックパルスφ2 に同期してフリップフロップ31に
書込む。この場合、通常のテレビ受信モードであればス
イッチ部17から出力されるスイッチ信号A〜Eは、A
が“1”、B〜Eが“0”状態に保持されている。従っ
てタイミング回路28は、図10に示すように例えば3
MHzのクロックパルスφ1 ,φ2 を発生し、同期分離
回路26は各垂直同期信号を検出する毎にタイミング信
号φv を出力する。この時のタイミング信号φv の周期
は、262.5H(1Hは1水平走査周期)である。The A / D conversion circuit 24 converts the input video signal into a 4-bit digital signal,
The data is written into the flip-flop 31 in synchronization with the clock pulse φ2. In this case, the switch signals A to E output from the switch unit 17 in the normal television reception mode are A
Are held in a "1" state, and BE are held in a "0" state. Therefore, as shown in FIG.
A clock signal φ1 and φ2 of MHz are generated, and the synchronization separation circuit 26 outputs a timing signal φv every time each vertical synchronization signal is detected. The cycle of the timing signal φv at this time is 262.5H (1H is one horizontal scanning cycle).
【0024】また、スイッチ信号B,Eが“0”の場合
にはゲート回路34,32のゲートが開くと共に、ゲー
ト回路37,54のゲートが閉じる。このためフリップ
フロップ31は、3MHzのクロックパルスφ2 によっ
て入力データを読込み、ゲート回路32を介して表示部
3へ出力する。When the switch signals B and E are "0", the gates of the gate circuits 34 and 32 are opened and the gates of the gate circuits 37 and 54 are closed. Therefore, the flip-flop 31 reads the input data by the clock pulse φ2 of 3 MHz and outputs it to the display unit 3 through the gate circuit 32.
【0025】また、上記フリップフロップ31の保持デ
ータはRAM35へ送られ、アドレスカウンタ38の指
定アドレスに従ってRAM35に記憶される。上記アド
レスカウンタ38は、タイミング信号φv によってクリ
アされ、その後クロックパルスφ2 をカウントしてRA
M35のアドレスを指定する。この場合、スイッチ部2
7から出力されるスイッチ信号Aは“1”でナンド回路
51のゲートを開いており、クロックパルスφ1 の反転
信号をRAM35へ出力する。このRAM35は上記ク
ロックパルスφ1 の反転信号に同期して書込み動作を行
ない、A/Dコンバータ24からフリップフロップ31
を介して送られてくる映像信号を記憶する。以下同様の
動作が行なわれ、RAM35には常に1フィールド分の
画像が記憶される。The data held in the flip-flop 31 is sent to the RAM 35 and stored in the RAM 35 in accordance with the address specified by the address counter 38. The address counter 38 is cleared by the timing signal φv, and then counts the clock pulse φ2 to
Specify the address of M35. In this case, the switch unit 2
The switch signal A output from 7 opens the gate of the NAND circuit 51 at "1", and outputs an inverted signal of the clock pulse φ1 to the RAM 35. The RAM 35 performs a write operation in synchronization with the inverted signal of the clock pulse φ1.
The video signal sent via the. Thereafter, the same operation is performed, and an image for one field is always stored in the RAM 35.
【0026】しかして、上記のテレビ受信状態におい
て、表示画像を静止したい場合には、スイッチ部27に
おけるストップキーK3 を操作する。このストップキー
K3 が操作されると、ラッチ回路42cに“1”信号が
ラッチされ、そのラッチ出力が同期分離回路26から出
力されるタイミング信号φv に同期してフリップフロッ
プ41cに読込まれる。この結果、フリップフロップ4
1cから出力されるスイッチ信号Eが“1”となり、ゲ
ート回路54のゲートが開くと共に、ゲート回路32の
ゲートが閉じる。また上記スイッチ信号Eが“1”にな
ると、インバータ50の出力が“0”、ノア回路49の
出力が“1”、ノア回路47の出力が“0”となる。こ
のノア回路47の出力、つまり、スイッチ信号Aが
“0”になると、ナンド回路51の出力が“1”信号状
態に保持され、RAM35は読出しモードとなる。この
ためRAM35に記憶されている画像データがアドレス
カウンタ38のカウント内容に従って順次読出され、ゲ
ート回路54を介して表示部3へ送られる。このように
してRAM35に記憶されている画像データが表示部3
へ読出され、静止画像として表示される。When the user wants to freeze the displayed image in the above-mentioned television receiving state, he operates the stop key K3 of the switch section 27. When the stop key K3 is operated, the "1" signal is latched in the latch circuit 42c, and the latch output is read into the flip-flop 41c in synchronization with the timing signal .phi.v output from the synchronization separation circuit 26. As a result, flip-flop 4
The switch signal E output from 1c becomes "1", and the gate of the gate circuit 54 opens and the gate of the gate circuit 32 closes. When the switch signal E becomes "1", the output of the inverter 50 becomes "0", the output of the NOR circuit 49 becomes "1", and the output of the NOR circuit 47 becomes "0". When the output of the NOR circuit 47, that is, the switch signal A becomes "0", the output of the NAND circuit 51 is held at the "1" signal state, and the RAM 35 enters the read mode. Therefore, the image data stored in the RAM 35 is sequentially read in accordance with the count content of the address counter 38 and sent to the display unit 3 via the gate circuit 54. The image data thus stored in the RAM 35 is displayed on the display unit 3.
And displayed as a still image.
【0027】そして、上記の静止画表示状態から通常の
テレビ表示状態に戻すには、スイッチ部27における解
除キーK4 を操作する。この解除キーK4 が操作される
と、ラッチ回路42cがリセットされ、同期分離回路2
6から次に出力されるタイミング信号φv に同期してフ
リップフロップ41cに“0”信号が読込まれる。この
結果、スイッチ回路27から出力されるスイッチ信号A
〜Eが初期状態に戻ると共に、各回路部も初期状態に戻
り、上記したように通常のテレビ画像が表示部3におい
て表示されるようになる。Then, in order to return from the still image display state to the normal television display state, the release key K4 of the switch section 27 is operated. When the release key K4 is operated, the latch circuit 42c is reset, and the synchronization separation circuit 2 is reset.
The "0" signal is read into the flip-flop 41c in synchronization with the timing signal .phi.v output next from 6. As a result, the switch signal A output from the switch circuit 27 is output.
EE return to the initial state, and each circuit section also returns to the initial state, so that the normal television image is displayed on the display unit 3 as described above.
【0028】また、上記のテレビ受信状態において、表
示部3に表示されている画像をカセット部5に記憶する
場合には、スイッチ部27における書込みキーK1 を操
作する。この書込みキーK1 の操作によりラッチ回路4
2aがセットされ、そのラッチ出力がタイミング信号φ
v に同期してフリップフロップ41aに読込まれる。こ
の結果、フリップフロップ41aの出力、つまり、スイ
ッチ信号Dが“1”となり、ラッチ回路42aがリセッ
トされると共にMT制御部36が書込みモードとなる。
また、スイッチ信号Dが“1”になると、図10に示す
ようにノア回路47から出力されるスイッチ信号Aが
“0”、オア回路48から出力されるスイッチ信号Cが
“1”になる。When the image displayed on the display section 3 is stored in the cassette section 5 in the above-described television receiving state, the write key K1 of the switch section 27 is operated. The latch circuit 4 is operated by operating the write key K1.
2a is set, and the latch output is set to the timing signal φ.
The data is read into the flip-flop 41a in synchronization with v. As a result, the output of the flip-flop 41a, that is, the switch signal D becomes "1", the latch circuit 42a is reset, and the MT control unit 36 enters the write mode.
When the switch signal D becomes "1", the switch signal A output from the NOR circuit 47 becomes "0" and the switch signal C output from the OR circuit 48 becomes "1" as shown in FIG.
【0029】上記スイッチ信号Aが“0”になると上記
したようにナンド回路51の出力が“1”となり、RA
M35は読出しモードとなる。また、上記スイッチ信号
Cが“1”になると、図10に示すように同期分離回路
26から出力されるタイミング信号φ1 の周期がn倍に
なり、タイミング回路28から出力されるタイミング信
号φ1 ,φ2 の周波数が1/nになる。このためアドレ
スカウンタ38のカウントアップ速度が通常時の1/n
となり、RAM35に記憶されている画像データが通常
時の1/nの速度で読出され、MT制御部36へ送られ
る。このMT制御部36は、スイッチ部27からスイッ
チ信号Dが与えられると、カセット部5を駆動しRAM
35から送られてくる画像データを磁気テープに書込
む。When the switch signal A becomes "0", the output of the NAND circuit 51 becomes "1" as described above, and RA
M35 is in the read mode. When the switch signal C becomes "1", the cycle of the timing signal .phi.1 output from the synchronization separation circuit 26 becomes n times as shown in FIG. 10, and the timing signals .phi.1 and .phi.2 output from the timing circuit 28. Becomes 1 / n. Therefore, the count-up speed of the address counter 38 is 1 / n of the normal time.
The image data stored in the RAM 35 is read out at 1 / n of the normal speed and sent to the MT control unit 36. When the switch signal D is given from the switch unit 27, the MT control unit 36 drives the cassette unit 5 and
The image data sent from 35 is written on a magnetic tape.
【0030】この磁気テープへの画像データの書込みが
行なわれている間、表示部3においては通常のテレビ画
像が表示されている。しかして、RAM35に記憶され
ている1フィールド分の画像データが、MT制御部36
に読出されて磁気テープに書込まれると、その後、同期
分離回路26からタイミング信号φv が出力される。こ
のタイミング信号φv によりフリップフロップ41aに
“0”信号が読込まれスイッチ信号A〜Eが初期状態に
戻ると共に各回路部が初期状態に戻り、カセット部5へ
の画像データの書込みを終了する。While the image data is being written on the magnetic tape, a normal television image is displayed on the display unit 3. The image data for one field stored in the RAM 35 is stored in the MT control unit 36.
Is read out and written on the magnetic tape, a timing signal .phi.v is thereafter output from the synchronization separating circuit 26. The "0" signal is read into the flip-flop 41a by the timing signal .phi.v, the switch signals A to E return to the initial state, the respective circuit sections return to the initial state, and the writing of image data to the cassette section 5 is completed.
【0031】そして、上記のようにしてカセット部5に
記憶させた画像データを静止画として表示する場合は、
スイッチ部27における読出しキーK2 を操作する。こ
の読出しキーK2 の操作によりラッチ回路42b,42
cがセットされ、タイミング信号φ2 に同期してフリッ
プフロップ41b,41cに“1”信号が読込まれる。
この結果、フリップフロップ41bから出力されるスイ
ッチ信号Bが“1”になり、ラッチ回路42bがリセッ
トされると共にMT制御部36が読出しモードとなり、
更にゲート回路37のゲートが開くと共にゲート回路3
4のゲートが閉じる。また、上記スイッチ信号Bが
“1”になると、オア回路48から出力されるスイッチ
信号Cが“1”となり、上記したように同期分離回路2
6から出力されるタイミング信号φv の周期がn倍にな
ると共に、タイミング回路28から出力されるクロック
パルスφ1 ,φ2 の周波数が1/nになる。このためナ
ンド回路51を介してRAM35に入力される書込み指
令W(クロックパルスφ1 )の周期及びアドレスカウン
タ38のカウントアップ速度が通常の1/nになる。When displaying the image data stored in the cassette unit 5 as a still image as described above,
The read key K2 in the switch unit 27 is operated. The operation of the read key K2 causes the latch circuits 42b, 42
c is set, and the "1" signal is read into the flip-flops 41b and 41c in synchronization with the timing signal φ2.
As a result, the switch signal B output from the flip-flop 41b becomes "1", the latch circuit 42b is reset, and the MT control unit 36 enters the read mode.
Further, the gate of the gate circuit 37 is opened and the gate circuit 3 is opened.
Gate 4 closes. When the switch signal B becomes "1", the switch signal C output from the OR circuit 48 becomes "1", and as described above, the synchronization separation circuit 2
6, the cycle of the timing signal .phi.v becomes n times, and the frequency of the clock pulses .phi.1, .phi.2 outputted from the timing circuit 28 becomes 1 / n. Therefore, the cycle of the write command W (clock pulse φ1) input to the RAM 35 via the NAND circuit 51 and the count-up speed of the address counter 38 become 1 / n of the normal.
【0032】一方、上記MT制御部36は、スイッチ信
号Bが与えられると読出しモードとなり、カセット部5
を駆動して磁気テープに記憶されている画像データを順
次読出し、ゲート回路37を介してRAM35に入力す
る。RAM35はMT制御部36から送られてくる画像
データを、アドレスカウンタ38によって指定されるア
ドレスに順次記憶する。また、上記フリップフロップ4
1cの出力は、スイッチ信号Eとして出力され、ゲート
回路54のゲートが開くと共にゲート回路32のゲート
が閉じる。この場合、スイッチ信号Eが出力されるとイ
ンバータ50の出力が“0”になるが、この時点ではス
イッチ信号Bが出力されているので、ノア回路49の出
力が“0”に保持されると共に、ノア回路47の出力、
つまり、スイッチ信号Aが“1”状態に保持され、RA
M35へのデータ書込みが支障なく行なわれる。On the other hand, when the switch signal B is given, the MT control section 36 enters the read mode, and the cassette section 5
To sequentially read the image data stored in the magnetic tape, and input the read image data to the RAM 35 via the gate circuit 37. The RAM 35 sequentially stores the image data sent from the MT control unit 36 at the address specified by the address counter 38. The flip-flop 4
The output of 1c is output as the switch signal E, and the gate of the gate circuit 54 opens and the gate of the gate circuit 32 closes. In this case, when the switch signal E is output, the output of the inverter 50 becomes "0". At this time, since the switch signal B is output, the output of the NOR circuit 49 is held at "0" and , The output of the NOR circuit 47,
That is, the switch signal A is held in the “1” state,
Data writing to M35 is performed without any trouble.
【0033】そして、カセット部5からRAM35への
1フィールド分の画像データの転送を終了すると、その
後、同期分離回路26からタイミング信号φv が出力さ
れ、フリップフロップ41bに“0”が書込まれる。こ
のとき、ラッチ回路42cには“1”信号がラッチされ
ているので、フリップフロップ41cには再び“1”信
号が書込まれる。従ってスイッチ信号B,Cが“0”に
なると共に、ノア回路47から出力されるスイッチ信号
Aが“0”となり、ナンド回路51の出力が“0”とな
ってRAM35が読出しモードに切換わる。また、スイ
ッチ信号Cが“0”に戻ると、同期分離回路26及びタ
イミング回路28は、通常の動作に戻る。このためアド
レスカウンタ38は、通常の速度でカウントアップ動作
し、RAM35の読出しアドレスを順次指定する。この
アドレス指定に従ってRAM35の記憶データが順次ゲ
ート回路54を介して読出され、表示部3において表示
される。このようにしてカセット部5に記憶されている
画像データがRAM35に読出され、表示部3において
表示される。そして、この静止画表示状態において、ス
イッチ部27における解除スイッチK4 を操作すれば、
上記したようにスイッチ部27及び各回路部が初期状態
に戻り、通常のテレビ受信状態に戻る。When the transfer of the image data for one field from the cassette unit 5 to the RAM 35 is completed, the timing signal φv is output from the sync separation circuit 26, and “0” is written into the flip-flop 41b. At this time, since the "1" signal is latched in the latch circuit 42c, the "1" signal is written into the flip-flop 41c again. Accordingly, the switch signals B and C become "0", the switch signal A outputted from the NOR circuit 47 becomes "0", the output of the NAND circuit 51 becomes "0", and the RAM 35 switches to the read mode. When the switch signal C returns to “0”, the synchronization separating circuit 26 and the timing circuit 28 return to the normal operation. Therefore, the address counter 38 performs a count-up operation at a normal speed, and sequentially designates a read address of the RAM 35. The data stored in the RAM 35 is sequentially read out via the gate circuit 54 according to the address designation, and displayed on the display unit 3. Thus, the image data stored in the cassette unit 5 is read out to the RAM 35 and displayed on the display unit 3. Then, in this still image display state, if the release switch K4 in the switch section 27 is operated,
As described above, the switch unit 27 and each circuit unit return to the initial state, and return to the normal television reception state.
【0034】なお、上記実施の形態では、RAM35に
1フィールド分の面像データを記憶させたが、1フレー
ム分またはそれ以上の画像データを記憶させてもよい。In the above embodiment, the RAM 35 stores the surface image data for one field. However, the RAM 35 may store one frame or more image data.
【0035】また、上記実施の形態では、カセット部5
に1画面分の画像データを書込み/読出しする場合の説
明を行なったが、複数画面の画像データを記録できるこ
とは勿論である。In the above embodiment, the cassette 5
Although the description has been given of the case where the image data for one screen is written / read in FIG.
【0036】[0036]
【発明の効果】以上のように構成することによって、ビ
デオカメラ部が回動可能でありながら、画像表示部を備
えた本体とテレビカメラ部が所定の位置関係にあるとき
に、該本体とテレビカメラ部の全体形状が表面も裏面も
面一のほぼ直方体となるように構成したので、突起部が
なく、携帯しやすい表示装置付きカメラを提供すること
ができる。According to the above construction, when the main body provided with the image display section and the television camera section are in a predetermined positional relationship while the video camera section is rotatable, the main body and the television set can be rotated. Since the entire shape of the camera unit is configured to be a substantially rectangular parallelepiped on both the front surface and the back surface, it is possible to provide a camera with a display device that has no projection and is easy to carry.
【図1】本発明の実施の形態の外観構成を示す正面図で
ある。FIG. 1 is a front view showing an external configuration according to an embodiment of the present invention.
【図2】外観構成を示す斜視図である。FIG. 2 is a perspective view showing an external configuration.
【図3】カメラ部の回動状態を示す側面図である。FIG. 3 is a side view showing a rotating state of a camera unit.
【図4】ケース本体とカメラ部の結合部分を示す断面図
である。FIG. 4 is a cross-sectional view showing a coupling portion between a case body and a camera unit.
【図5】ケース本体とカメラ部の結合部分を示す断面図
である。FIG. 5 is a cross-sectional view showing a connection portion between a case body and a camera unit.
【図6】(A)〜(C)はカメラ部におけるケース本体
への結合部分を示す図である。FIGS. 6A to 6C are views showing a connection part of the camera unit to a case main body.
【図7】外観構成の他の実施の形態を示す斜視図であ
る。FIG. 7 is a perspective view showing another embodiment of the external configuration.
【図8】電子回路の全体の概略構成を示すブロック図で
ある。FIG. 8 is a block diagram illustrating a schematic configuration of the entire electronic circuit.
【図9】図7における映像処理部の詳細を示す回路構成
図である。FIG. 9 is a circuit configuration diagram showing details of a video processing unit in FIG. 7;
【図10】図9の動作を説明するためのタイミングチャ
ートである。FIG. 10 is a timing chart for explaining the operation of FIG. 9;
1 ケース本体 2 テレビカメラ部 3 液晶表示部 4 チューニング部 5 カセット部 8 ロッドアンテナ 21 テレビ受像部 23 映像処理部 24 A/D変換回路 25 メモリ回路 26 同期分離回路 27 スイッチ部 36 MT制御部 41a〜41c フリップフロップ 42a〜42c ラッチ回路 43 キー入力部 DESCRIPTION OF SYMBOLS 1 Case main body 2 Television camera part 3 Liquid crystal display part 4 Tuning part 5 Cassette part 8 Rod antenna 21 Television receiving part 23 Video processing part 24 A / D conversion circuit 25 Memory circuit 26 Synchronization separation circuit 27 Switch part 36 MT control part 41a- 41c flip-flop 42a-42c latch circuit 43 key input unit
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成9年3月24日[Submission date] March 24, 1997
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Correction target item name] Name of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【発明の名称】 撮像装置[Title of the Invention] Imaging device
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
【手続補正3】[Procedure amendment 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0001[Correction target item name] 0001
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0001】[0001]
【発明の属する技術分野】この発明は、着脱自在な記憶
手段を有したカメラ等の撮像装置に関する。 The present invention relates to a removable storage device.
The present invention relates to an imaging device such as a camera having means.
【手続補正4】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0002[Correction target item name] 0002
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0002】[0002]
【従来の技術】従来から、画像記憶手段を着脱可能に構
成したビデオカメラが考えられている。この種のカメラ
では、カメラ本体に設けられたファインダを覗く構成で
あるため、このファインダ内に画像記憶手段が装着され
ているか否かの状態を表示するようにしている。 2. Description of the Related Art Conventionally, image storage means has been configured to be detachable.
Video cameras have been considered. This kind of camera
Now, look at the viewfinder provided on the camera body.
Therefore, image storage means is installed in this viewfinder.
The state of whether or not it is displayed is displayed.
【手続補正5】[Procedure amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0003[Correction target item name] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな構成の場合、ファインダを覗かなければ、記憶手段
の有無がわからないし、本体の電源が入っていないと記
憶手段の有無が表示されないという不便さがあった。 However, this is not the case.
In such a configuration, if you do not look into the viewfinder,
To check that the power is not turned on.
There was an inconvenience that the presence or absence of storage means was not displayed.
【手続補正6】[Procedure amendment 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0004[Correction target item name] 0004
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0004】この発明は上記事情に鑑みて成されたもの
で、本体の電源の入切にかかわりなく、かつ覗き込むな
どの動作がいらず、また表示部の表示を見ながら同時に
画像記憶手段が装着されているか否かを確認できる表示
装置付きカメラを提供することを目的とする。 The present invention has been made in view of the above circumstances.
Do not look in regardless of whether the power of the main unit is turned on or off.
No action is required, and at the same time watching the display
Display to check whether image storage means is installed
An object of the present invention is to provide a camera with a device.
【手続補正7】[Procedure amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0005[Correction target item name] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0005】[0005]
【課題を解決するための手段】撮像レンズと撮像素子と
画像記憶手段と表示部とを備えた撮像装置であって、前
記画像記憶手段は複数の画像を記憶可能であり前記撮像
装置から着脱自在に構成されるとともに、前記画像記憶
手段を前記撮像装置の前記表示部側に収納配置し前記画
像記憶手段の着脱状態が前記表示部と同時に確認できる
ように構成したものである。 An image pickup lens and an image pickup device are provided.
An imaging apparatus comprising an image storage unit and a display unit, wherein
The image storage means is capable of storing a plurality of images,
The image storage device is configured to be detachable from the device.
Means is housed and arranged on the display unit side of the imaging device, and
The attachment / detachment state of the image storage unit can be checked simultaneously with the display unit.
It is configured as follows.
【手続補正8】[Procedure amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0036[Correction target item name] 0036
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0036】[0036]
【発明の効果】以上のように撮像レンズと撮像素子と画
像記憶手段と表示部とを備えた撮像装置であって、前記
画像記憶手段は複数の画像を記憶可能であり前記撮像装
置から着脱自在に構成されるとともに、前記画像記憶手
段を前記撮像装置の前記表示部側に収納配置し前記画像
記憶手段の着脱状態が前記表示部と同時に確認できるよ
うに構成することによって、本体の電源の入切にかかわ
りなく、かつ覗き込むなどの動作がいらず、また表示部
の表示を見ながら同時に画像記憶手段が装着されている
か否かを確認できる表示装置付きの撮像装置を提供する
ことができる。 As described above, the image pickup lens, the image pickup device and the image
An imaging device comprising an image storage unit and a display unit,
The image storage means can store a plurality of images, and
The image storage device is configured to be detachable from the
A stage is stored and arranged on the display unit side of the imaging device, and
The state of attachment / detachment of the storage means can be checked simultaneously with the display unit.
Configuration allows you to turn on / off the main unit.
And no action such as looking in is required.
Image storage means is installed at the same time while watching the display
To provide an imaging device with a display device that can confirm whether or not
be able to.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/781 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical display location H04N 5/781
Claims (1)
カメラ部とが一体的に且つ回動可能に構成され、突起部
を無くして小型で携帯しやすい形状としたことを特徴と
する表示装置付きカメラ。1. A display characterized in that a main body provided with an image display section and a television camera section are integrally and rotatably configured, and have a small and easily portable shape without a projection. Camera with device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9067626A JP2893332B2 (en) | 1997-03-21 | 1997-03-21 | Imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9067626A JP2893332B2 (en) | 1997-03-21 | 1997-03-21 | Imaging device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9040798A Division JP2734454B2 (en) | 1997-02-25 | 1997-02-25 | Camera with display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1013724A true JPH1013724A (en) | 1998-01-16 |
JP2893332B2 JP2893332B2 (en) | 1999-05-17 |
Family
ID=13350390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9067626A Expired - Lifetime JP2893332B2 (en) | 1997-03-21 | 1997-03-21 | Imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2893332B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109598869A (en) * | 2018-12-28 | 2019-04-09 | 东方通信股份有限公司 | A kind of peep-proof password keyboard |
-
1997
- 1997-03-21 JP JP9067626A patent/JP2893332B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109598869A (en) * | 2018-12-28 | 2019-04-09 | 东方通信股份有限公司 | A kind of peep-proof password keyboard |
Also Published As
Publication number | Publication date |
---|---|
JP2893332B2 (en) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5130813A (en) | Image data supervising system | |
US7545413B2 (en) | Method and apparatus for displaying images using duplex thumbnail mode | |
JP2000101879A (en) | Image pickup device | |
JP2005286497A (en) | Camera system and camera body | |
JPH11215217A (en) | Portable information terminal equipment | |
JP2004350262A (en) | Compound photographing apparatus and method | |
US7557850B2 (en) | Digital camera with a plurality of display screens | |
JP2002232769A (en) | Digital camera | |
JP2800814B2 (en) | Imaging device | |
JP2893332B2 (en) | Imaging device | |
JP2848376B2 (en) | Imaging device | |
JP2848377B2 (en) | Imaging device | |
JPH09233413A (en) | Camera with display device | |
JP2002320117A (en) | Electronic equipment and electronic equipment system | |
CN110650286B (en) | Output apparatus, control method thereof, and storage medium | |
JPH0644215Y2 (en) | Image display device | |
JP2984726B2 (en) | Image processing system and electronic camera | |
JPH08324U (en) | Camera with display device | |
JPH11331764A (en) | Recording and reproducing device and its method | |
JP3137107B2 (en) | Image data processing system and electronic camera | |
JP3548978B2 (en) | Electronic camera | |
JP2002320127A (en) | Digital still camera | |
JP3194271B2 (en) | Electronic camera | |
JP3514258B2 (en) | Electronic camera | |
JP2001103354A (en) | Electronic camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |