JPH10135806A - Switch circuit with rush current limit function - Google Patents
Switch circuit with rush current limit functionInfo
- Publication number
- JPH10135806A JPH10135806A JP28264996A JP28264996A JPH10135806A JP H10135806 A JPH10135806 A JP H10135806A JP 28264996 A JP28264996 A JP 28264996A JP 28264996 A JP28264996 A JP 28264996A JP H10135806 A JPH10135806 A JP H10135806A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- circuit
- power supply
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電源のON時に発
生する突入電流を制限する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for limiting an inrush current generated when a power supply is turned on.
【0002】[0002]
【従来の技術】通常の電源スイッチ回路は、FETやバ
イポーラトランジスタにより構成される。この場合、ス
イッチがON状態となった瞬間、出力側に接続されてい
るコンデンサを充電するための突入電流が発生する。乾
電池などの電源系に高いインピーダンスを持つシステム
の場合、この突入電流により、供給電圧が低下してしま
うため、システムの動作が不安定となる問題がある。特
に、電池などを使用した低消費電力システムでは、使用
状態に応じて、電源を切り離すことにより消費電力を低
減し、必要に応じて電源回路を接続し必要な電流を得る
制御が頻繁に使用されており、突入電流を低減すること
は重要な問題となる。2. Description of the Related Art An ordinary power switch circuit is composed of FETs and bipolar transistors. In this case, at the moment when the switch is turned on, an inrush current occurs for charging the capacitor connected to the output side. In the case of a system having a high impedance in a power supply system such as a dry battery, the supply voltage is reduced due to the rush current, so that there is a problem that the operation of the system becomes unstable. In particular, in a low power consumption system using a battery or the like, control is often used to reduce power consumption by disconnecting a power supply and connecting a power supply circuit as necessary to obtain a required current according to a use state. Therefore, reducing the inrush current is an important issue.
【0003】この突入電流を抑える簡易な方法として
は、突入電流が発生する電源端子に対し、抵抗などを挿
入し、供給電源のインピーダンスを上げる方法がある。
この場合、出力から大きな電流を取り出した場合、電流
制限抵抗により電圧低下が発生する。このため、電流負
荷変動に対し、非常に敏感なスイッチ回路となってしま
う。また、図3に示すように電源を制御するFET30
のゲート電圧変動を抵抗31とコンデンサ32によりな
めらかに変動させることにより、突入電流を制限する方
法がある。As a simple method of suppressing the inrush current, there is a method of increasing the impedance of the power supply by inserting a resistor or the like into a power supply terminal where the inrush current occurs.
In this case, when a large current is extracted from the output, a voltage drop occurs due to the current limiting resistor. For this reason, the switch circuit becomes very sensitive to current load fluctuations. In addition, as shown in FIG.
There is a method of restricting the rush current by smoothly varying the gate voltage variation of the gate voltage by the resistor 31 and the capacitor 32.
【0004】[0004]
【発明が解決しようとする課題】しかし、FETのゲー
ト電圧−ON抵抗特性は急峻であり、一定電圧を越える
と急激にインピーダンスが低下するため、十分な電流制
限特性を得るには、ゲート電圧の過渡を大きく遅らせる
ことが必要であり、FETのスレショルドに至る過渡変
動も遅延となるため、出力電圧が十分な電圧となるため
には、過大な遅延が発生する。また、負荷容量が変わっ
た場合、出力電圧が立ち上がる以前にインピーダンスが
低下し、電流制限特性が得られなくなる可能性があり、
それぞれの回路に対して調整が必要となる。このため、
増設が可能な回路に対しては、本方式は適さない。However, the gate voltage-ON resistance characteristic of the FET is steep, and the impedance rapidly drops when the voltage exceeds a certain voltage. It is necessary to greatly delay the transient, and the transient fluctuation that reaches the threshold of the FET is also delayed, so that an excessive delay occurs in order for the output voltage to be a sufficient voltage. Also, if the load capacitance changes, the impedance may drop before the output voltage rises, and the current limiting characteristics may not be obtained.
Adjustment is required for each circuit. For this reason,
This method is not suitable for circuits that can be added.
【0005】本発明の目的は、動作時の出力電流供給能
力に影響を与えることなく、負荷容量によらずON時の
突入電流を安定して制限することである。It is an object of the present invention to stably limit the inrush current at the time of ON without affecting the output current supply capability during operation regardless of the load capacity.
【0006】[0006]
【課題を解決するための手段】本発明によれば、入力に
電源が、出力に負荷が接続され、電源と負荷との間の接
続を制御すると共に電源から負荷に流入する突入電流を
制限する機能を有する突入電流制限機能付きスイッチ回
路において、入力と出力間に接続され、電源から負荷に
電流を供給するときにその電源出力電流を制限する電流
制限回路(図1の13、17及び図3の18、20、2
1、22)と、その電流制限回路の出力電流により負荷
への出力が上昇することにより電源からの入力電圧と負
荷への出力電圧との電圧差が一定電圧以下になることを
検出する検出回路(図1及び図3の11、12、16)
と、その検出回路の出力によって入力と出力との間を接
続する低インピーダンスのスイッチ素子(図1の14及
び図3の19)とを含む突入電流制限機能付きスイッチ
回路が得られる。According to the present invention, a power supply is connected to an input and a load is connected to an output to control connection between the power supply and the load and to limit inrush current flowing from the power supply to the load. In a switch circuit with an inrush current limiting function having a function, a current limiting circuit (13, 17 in FIG. 1 and FIG. 3) connected between an input and an output and for limiting a power supply output current when a current is supplied from a power supply to a load. 18, 20, 2
1, 22) and a detection circuit for detecting that a voltage difference between an input voltage from the power supply and an output voltage to the load becomes equal to or less than a predetermined voltage due to an increase in output to the load due to an output current of the current limiting circuit. (11, 12, 16 in FIGS. 1 and 3)
And a switch circuit with an inrush current limiting function including a low impedance switch element (14 in FIG. 1 and 19 in FIG. 3) connecting between the input and the output by the output of the detection circuit.
【0007】具体的に電流制限回路は、制御信号により
ON状態となり、ON状態の時、一定以上の電流が電源
から負荷に流れないように制御する定電流スイッチ回路
である。More specifically, the current limiting circuit is a constant current switch circuit that is turned on by a control signal, and controls so that a certain amount of current does not flow from the power supply to the load in the on state.
【0008】検出回路は、電源からの入力電圧と負荷へ
の出力電圧とを比較する比較回路と、電流制限回路に使
用した制御信号と比較回路との論理和によってスイッチ
素子のON、OFFを制御する論理和手段とを含んでよ
い。The detection circuit controls ON / OFF of the switch element by a logical sum of a comparison circuit for comparing an input voltage from a power supply with an output voltage to a load, and a control signal used for the current limiting circuit and the comparison circuit. ORing means for performing the above operation.
【0009】[0009]
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して詳細に説明する。Next, an embodiment of the present invention will be described in detail with reference to the drawings.
【0010】図1は、バイポーラトランジスタを用いて
本発明を実施した例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention using a bipolar transistor.
【0011】図中の入力端子10Aは電源に接続され、
出力端子10Bは負荷に接続される。CONT端子10
Cは、この電源スイッチの制御信号入力端子であり、ロ
ーレベル「L」時に図1のスイッチ回路がON状態とな
る。PNPトランジスタ14,17は、入出力端子間に
接続され、電流の制御を行う。入力端子10Aにはダイ
オード12が接続され、これにより入力電圧を一定電圧
低下させ、比較器11の正入力に供給する。出力端子1
0Bの出力は直接に比較器11の負入力に供給される。
比較器11の出力とCONT端子10Cからの制御信号
は論理和ゲート16に供給され、その出力がPNPトラ
ンジスタ14のベースに供給される。PNPトランジス
タ17のベースはベース電流を制限する抵抗13を介
し、CONT端子10Cに接続する。The input terminal 10A in the figure is connected to a power supply,
Output terminal 10B is connected to a load. CONT terminal 10
C is a control signal input terminal of the power switch, and the switch circuit of FIG. 1 is turned on when the signal is at a low level “L”. The PNP transistors 14 and 17 are connected between the input and output terminals and control the current. A diode 12 is connected to the input terminal 10A, whereby the input voltage is reduced by a constant voltage and supplied to the positive input of the comparator 11. Output terminal 1
The output of 0B is supplied directly to the negative input of comparator 11.
The output of the comparator 11 and the control signal from the CONT terminal 10C are supplied to the OR gate 16, and the output is supplied to the base of the PNP transistor 14. The base of the PNP transistor 17 is connected to the CONT terminal 10C via the resistor 13 for limiting the base current.
【0012】制御信号が、ハイレベル「H」の状態で
は、論理和ゲート16の出力が「H」となるため、PN
Pトランジスタ17は、OFF状態であり、かつPNP
トランジスタ14もOFF状態となる。When the control signal is at the high level "H", the output of the OR gate 16 becomes "H".
The P transistor 17 is in the OFF state and
The transistor 14 is also turned off.
【0013】次に制御信号が「L」に変化する場合、出
力端子10Bには電流が流れていなかったため、電圧は
低い状態となっており、比較器11の出力は「H」とな
るため、PNPトランジスタ14は、OFF状態を維持
する。それに対し、PNPトランジスタ17のベース
は、抵抗13を介し接続されているため、制御信号が
「L」レベルとなるとON状態となる。ただし、抵抗1
3の値を十分大きくすることにより、PNPトランジス
タ17のコレクタ−エミッタ電流は、ベース電流により
制限され、一定の電流以上流れることはない。これによ
り、図1のスイッチ回路をON状態にした直後の突入電
流は、PNPトランジスタ17での電流制限により、一
定電流以上の電流が流れることはない。Next, when the control signal changes to "L", the current is not flowing through the output terminal 10B, the voltage is low, and the output of the comparator 11 is "H". PNP transistor 14 maintains the OFF state. On the other hand, since the base of the PNP transistor 17 is connected via the resistor 13, the PNP transistor 17 is turned on when the control signal becomes “L” level. However, resistance 1
By making the value of 3 sufficiently large, the collector-emitter current of the PNP transistor 17 is limited by the base current, and does not flow beyond a certain current. As a result, the rush current immediately after the switch circuit of FIG. 1 is turned on does not flow more than a certain current due to the current limitation by the PNP transistor 17.
【0014】一方、PNPトランジスタ17のコレクタ
出力に電流が流れると、出力電圧は徐々に上昇する。出
力電圧と入力電圧の差がダイオード12による電圧降下
よりも小さくなると、比較器11の出力は「L」とな
る。これにより、PNPトランジスタ14は、ON状態
となる。このように、PNPトランジスタ17での電流
制限の後、入出力間の電圧差が小さくなった場合には、
入出力間のPNPトランジスタ14がON状態となり電
流制限が行われないため、負荷電流が増加した場合で
も、本スイッチ回路による電圧降下の発生は押さえられ
る。On the other hand, when a current flows to the collector output of the PNP transistor 17, the output voltage gradually increases. When the difference between the output voltage and the input voltage becomes smaller than the voltage drop caused by the diode 12, the output of the comparator 11 becomes "L". As a result, the PNP transistor 14 is turned on. As described above, when the voltage difference between the input and the output becomes smaller after the current limitation by the PNP transistor 17,
Since the PNP transistor 14 between the input and the output is in the ON state and the current is not limited, even if the load current increases, the generation of a voltage drop by the present switch circuit is suppressed.
【0015】図1では、バイポーラトランジスタを用い
た実施例について説明したが、FETを用いても同様な
回路を構成することができる。図2は本発明の第2の実
施の形態を示す回路図で、図1のバイポーラトランジス
タの代わりにFETを使用している。In FIG. 1, an embodiment using a bipolar transistor has been described. However, a similar circuit can be formed by using an FET. FIG. 2 is a circuit diagram showing a second embodiment of the present invention, in which an FET is used instead of the bipolar transistor of FIG.
【0016】図1では電流制限回路がPNPトランジス
タ17と抵抗13により構成されていたが、図2では電
流制限回路が出力電流をセンスするための抵抗20と、
その両端で発生する電圧により、出力電圧が制御される
OPアンプ21と、その出力がプルダウン抵抗22を介
してゲートに供給されているPチャンネルFET18と
により構成される点が異なっている。その他は、図1の
PNPトランジスタ14がPチャンネルFET19に代
わっている。また、論理和ゲートは、NORゲート23
である。In FIG. 1, the current limiting circuit comprises a PNP transistor 17 and a resistor 13. In FIG. 2, however, the current limiting circuit includes a resistor 20 for sensing an output current;
The difference lies in that an OP amplifier 21 whose output voltage is controlled by a voltage generated at both ends thereof and a P-channel FET 18 whose output is supplied to a gate via a pull-down resistor 22. Otherwise, the PNP transistor 14 of FIG. The OR gate is a NOR gate 23.
It is.
【0017】この実施の形態では、制御信号が「H」の
とき、PチャンネルFET18,19はともにOFF状
態となる。すなわち、制御信号が「H」のとき、OPア
ンプ21への制御入力によりOPアンプ21の出力はハ
イインピーダンス状態となり、PチャンネルFET18
のゲート入力は、プルダウン抵抗22によってローレベ
ルとなるのでOFF状態となる。一方、PチャンネルF
ET19もゲート入力がローレベルであるからOFF状
態である。In this embodiment, when the control signal is "H", both the P-channel FETs 18 and 19 are turned off. That is, when the control signal is "H", the output of the OP amplifier 21 is brought into a high impedance state by the control input to the OP amplifier 21, and the P-channel FET 18
Is turned off by the pull-down resistor 22, so that the gate input is turned off. On the other hand, P channel F
ET19 is also in the OFF state because the gate input is at the low level.
【0018】制御信号が「L」に変化すると、OPアン
プ21が動作しPチャンネルFET18がON状態とな
る。このとき、負荷への出力は抵抗20によってOPア
ンプ21で検出され、抵抗20の端子電圧が大きくなる
とフィードバック制御によりPチャンネルFET18の
ゲート入力が増加しないように制御される。これによ
り、電源供給時の突入電流が制限される。その後、負荷
への出力の増大により入出力間の電圧差が小さくなる
と、比較器11の出力が「L」に変化し、NORゲート
23の出力が「H」になるので、PチャンネルFET1
9がON状態となる。したがって、電圧降下を生じない
で、電源出力の負荷への供給が可能となる。When the control signal changes to "L", the OP amplifier 21 operates and the P-channel FET 18 is turned on. At this time, the output to the load is detected by the OP amplifier 21 by the resistor 20, and when the terminal voltage of the resistor 20 increases, the gate control of the P-channel FET 18 is controlled by feedback control so as not to increase. As a result, the rush current during power supply is limited. Thereafter, when the voltage difference between the input and the output decreases due to an increase in the output to the load, the output of the comparator 11 changes to “L” and the output of the NOR gate 23 changes to “H”.
9 turns on. Therefore, the power supply output can be supplied to the load without causing a voltage drop.
【0019】[0019]
【発明の効果】以上詳述したように、本発明の突入電流
制限スイッチ回路は、電源からの入力と負荷への出力間
に接続され、電源から負荷に電流を供給するときにその
電源出力電流を制限する電流制限回路と、その電流制限
回路の出力電流により負荷への出力が上昇することによ
り電源からの入力電圧と負荷への出力電圧との電圧差が
一定電圧以下になることを検出する検出回路と、その検
出回路の出力によって入力と出力との間を接続する低イ
ンピーダンスのスイッチ素子とを含むので、負荷を電源
によって駆動する最初の時点では、電流制限回路による
電流制限が働き、突入電流が防止される。また、その後
は、負荷電流の増大により検出回路が、低インピーダン
スのスイッチ素子を動作させるので、入出力間がほぼ直
結した状態となり、電圧降下がほとんど生じない。As described in detail above, the inrush current limiting switch circuit of the present invention is connected between the input from the power supply and the output to the load, and when the current is supplied from the power supply to the load, the power supply output current And an output current to the load due to the output current of the current limiting circuit detects that the voltage difference between the input voltage from the power supply and the output voltage to the load becomes a certain voltage or less. It includes a detection circuit and a low-impedance switch element that connects between the input and the output by the output of the detection circuit. Current is prevented. After that, the detection circuit operates the low impedance switch element due to the increase in the load current, so that the input and output are almost directly connected, and there is almost no voltage drop.
【0020】電流制限回路は、制御信号によりON状態
となり、そのON状態の時、一定以上の電流が電源から
負荷に流れないように制御する定電流スイッチ回路であ
ることにより、制御信号によるスイッチ制御が可能とな
り、回路が複雑にならない。The current limiting circuit is turned on by a control signal. When the current limiting circuit is in the on state, the current limiting circuit is a constant current switch circuit for controlling a current exceeding a predetermined value from flowing from a power supply to a load. And the circuit is not complicated.
【0021】この電流制御回路の構成に加え、検出回路
は、電源からの入力電圧と負荷への出力電圧とを比較す
る比較回路と、制御信号と比較回路との論理和によって
スイッチ素子のON、OFFを制御する論理和手段とを
含むことにより、同じ制御信号によって電流制御回路と
スイッチ素子とを制御できる利点がある。In addition to the configuration of the current control circuit, the detection circuit includes a comparison circuit for comparing the input voltage from the power supply and the output voltage to the load, and a switch for turning on and off the switch element by the logical sum of the control signal and the comparison circuit. By including the OR means for controlling the OFF, there is an advantage that the current control circuit and the switch element can be controlled by the same control signal.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の第1の実施の形態を示す回路図であ
る。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施の形態を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】従来の突入電流制限回路を示す回路図である。FIG. 3 is a circuit diagram showing a conventional inrush current limiting circuit.
11 比較器 12 ダイオード 13 抵抗 14 PNPトランジスタ 15 抵抗 16 比較器 17 PNPトランジスタ REFERENCE SIGNS LIST 11 comparator 12 diode 13 resistor 14 PNP transistor 15 resistor 16 comparator 17 PNP transistor
Claims (5)
前記電源と前記負荷との間の接続を制御すると共に前記
電源から前記負荷に流入する突入電流を制限する機能を
有する突入電流制限機能付きスイッチ回路において、 前記入力と前記出力間に接続され、前記電源から前記負
荷に電流を供給するときにその電源出力電流を制限する
電流制限回路と、前記電流制限回路の出力電流により前
記負荷への出力が上昇することにより前記電源からの入
力電圧と前記負荷への出力電圧との電圧差が一定電圧以
下になることを検出する検出回路と、前記検出回路の出
力によって前記入力と前記出力との間を接続する低イン
ピーダンスのスイッチ素子とを含む突入電流制限機能付
きスイッチ回路。1. A power supply is connected to an input, a load is connected to an output,
In a switch circuit with an inrush current limiting function having a function of controlling a connection between the power supply and the load and limiting an inrush current flowing from the power supply to the load, the switch circuit is connected between the input and the output, A current limiting circuit that limits a power supply output current when a current is supplied from the power supply to the load; and an output to the load is increased by an output current of the current limiting circuit, so that an input voltage from the power supply and the load are increased. An inrush current limit including a detection circuit for detecting that a voltage difference between the output voltage and the output voltage becomes equal to or less than a predetermined voltage, and a low-impedance switch element connecting between the input and the output by an output of the detection circuit. Switch circuit with function.
N状態となり、前記ON状態の時、一定以上の電流が前
記電源から前記負荷に流れないように制御する定電流ス
イッチ回路であることを特徴とする請求項1記載の突入
電流制限機能付きスイッチ回路。2. The current limiting circuit according to claim 1, further comprising:
2. The switch circuit with an inrush current limiting function according to claim 1, wherein the switch circuit is a constant current switch circuit that is controlled to be in an N state so that a current equal to or greater than a certain value does not flow from the power supply to the load when the ON state is established. .
号が供給されるベース入力に抵抗が接続されエミッタ、
コレクタが前記入出力間に接続されたトランジスタを有
し、前記トランジスタのコレクタ−エミッタ間電流が前
記ベース抵抗によって制限されることを特徴とする請求
項2記載の突入電流制限機能付きスイッチ回路。3. The constant current switch circuit includes a resistor connected to a base input to which the control signal is supplied, an emitter,
3. The switch circuit with an inrush current limiting function according to claim 2, wherein a collector has a transistor connected between the input and output, and a current between the collector and the emitter of the transistor is limited by the base resistance.
号によってON状態になるFETと、前記FETの出力
によって前記FETのゲートを制御し前記FETの出力
電流を一定になるよう制御するフィードバック回路とを
含むことを特徴とする請求項2記載の突入電流制限機能
付きスイッチ回路。4. A constant current switch circuit comprising: an FET that is turned on by the control signal; a feedback circuit that controls a gate of the FET by an output of the FET to control an output current of the FET to be constant. 3. The switch circuit with an inrush current limiting function according to claim 2, comprising:
圧と前記負荷への出力電圧とを比較する比較回路と、前
記制御信号と前記比較回路との論理和によって前記スイ
ッチ素子のON、OFFを制御する論理和手段とを含む
ことを特徴とする請求項2記載の突入電流制限機能付き
スイッチ回路。5. A detection circuit, comprising: a comparison circuit for comparing an input voltage from the power supply with an output voltage to the load; and an on / off of the switch element based on a logical sum of the control signal and the comparison circuit. 3. A switch circuit with an inrush current limiting function according to claim 2, further comprising: a logical sum means for controlling the inrush current control function.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28264996A JP2891208B2 (en) | 1996-10-24 | 1996-10-24 | Switch circuit with inrush current limiting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28264996A JP2891208B2 (en) | 1996-10-24 | 1996-10-24 | Switch circuit with inrush current limiting function |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135806A true JPH10135806A (en) | 1998-05-22 |
JP2891208B2 JP2891208B2 (en) | 1999-05-17 |
Family
ID=17655267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28264996A Expired - Fee Related JP2891208B2 (en) | 1996-10-24 | 1996-10-24 | Switch circuit with inrush current limiting function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2891208B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007236012A (en) * | 2005-03-18 | 2007-09-13 | Ricoh Co Ltd | Power supply switch circuit |
US8508966B2 (en) | 2011-02-04 | 2013-08-13 | Panasonic Corporation | Power source switch device and power source system provided with same |
-
1996
- 1996-10-24 JP JP28264996A patent/JP2891208B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007236012A (en) * | 2005-03-18 | 2007-09-13 | Ricoh Co Ltd | Power supply switch circuit |
US8508966B2 (en) | 2011-02-04 | 2013-08-13 | Panasonic Corporation | Power source switch device and power source system provided with same |
Also Published As
Publication number | Publication date |
---|---|
JP2891208B2 (en) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
US6650174B2 (en) | Active pullup circuitry for open-drain signals | |
JP2001282371A (en) | Voltage regulator | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
JPH08293774A (en) | Gate driving circuit | |
US20050151522A1 (en) | Constant-voltage power supply circuit | |
JP2001216033A (en) | Power source supply controller and power source supply control method | |
US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
JPH05300726A (en) | Circuit for turning on and turning off power transistor | |
EP0189564B1 (en) | High to low transition speed up circuit for TTL-type gates | |
JPH0514064A (en) | Amplifier having two operating mode | |
US6891708B2 (en) | Reduced current and power consumption structure of drive circuit | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
JP2891208B2 (en) | Switch circuit with inrush current limiting function | |
JP4517579B2 (en) | Current control circuit | |
JPH07212156A (en) | Limiter circuit | |
JP2000235424A (en) | Current mirror circuit and current sensor and switching circuit and switching device equipped with them | |
JPH09213893A (en) | Semiconductor device | |
JP3351637B2 (en) | Power amplifier circuit | |
WO2023134667A1 (en) | Adjustable driving unit, driving assembly, power supply conversion apparatus, and output control method | |
JPH04295222A (en) | Stabilized power supply circuit | |
JPH06276673A (en) | Circuit for limiting rush current | |
JP3355197B2 (en) | Digital output circuit | |
JP3343833B2 (en) | Power amplifier | |
JPH08289458A (en) | Overcurrent protective circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
LAPS | Cancellation because of no payment of annual fees |