JPH10135472A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH10135472A
JPH10135472A JP30596196A JP30596196A JPH10135472A JP H10135472 A JPH10135472 A JP H10135472A JP 30596196 A JP30596196 A JP 30596196A JP 30596196 A JP30596196 A JP 30596196A JP H10135472 A JPH10135472 A JP H10135472A
Authority
JP
Japan
Prior art keywords
film
active layer
semiconductor device
semiconductor layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30596196A
Other languages
Japanese (ja)
Inventor
Hisashi Otani
久 大谷
Hideomi Suzawa
英臣 須沢
Kenji Fukunaga
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP30596196A priority Critical patent/JPH10135472A/en
Publication of JPH10135472A publication Critical patent/JPH10135472A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent failure due to, e.g. breaking of wire over an active layer end portion. SOLUTION: A convex-type semiconductor layer 106 having a flange 107 is formed by thinning only the edges of an island-shaped semiconductor layer 104 to be an active layer. Then, thermal oxidation processing is performed on the convex-type semiconductor layer 106 so as to form a thermal-oxidized film 108. At this time, the flange 107 is completely thermal-oxidized and becomes a part of the thermal-oxidized film 108. By this method, a completely flat active layer 109 can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置およびそ
の作製方法に関する。特に、半導体装置の活性層の構成
に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a semiconductor device using a thin film semiconductor having crystallinity and a manufacturing method thereof. In particular, it relates to the configuration of an active layer of a semiconductor device.

【0002】[0002]

【従来の技術】近年、絶縁性を有する基板上に薄膜トラ
ンジスタ(TFT)を作製する技術が急速に発達してき
ている。TFTとは金属/絶縁膜/半導体の積層構造で
なるスイッチング素子であり、半導体としては珪素膜
(シリコン膜)が一般的に用いられている。
2. Description of the Related Art In recent years, a technique for manufacturing a thin film transistor (TFT) on an insulating substrate has been rapidly developed. A TFT is a switching element having a laminated structure of metal / insulating film / semiconductor, and a silicon film (silicon film) is generally used as a semiconductor.

【0003】この珪素膜はTFTの活性層として機能
し、これまでは非晶質珪素膜(アモルファスシリコン
膜)が主流であったが、現在はTFTの高速動作を可能
とするために結晶性珪素膜(ポリシリコン膜)が主流に
なりつつある。
This silicon film functions as an active layer of a TFT. Until now, an amorphous silicon film (amorphous silicon film) has been mainly used. Films (polysilicon films) are becoming mainstream.

【0004】そして、さらなる高速動作を要求される場
合には、活性層の結晶性を高めるために様々な手段が行
われてきた。特に、700 〜1000℃程度の加熱処理は結晶
性珪素膜の内部欠陥の低減や原子間結合の整合性を改善
する上で非常に効果的であることが知られている。
[0004] When further high-speed operation is required, various means have been used to enhance the crystallinity of the active layer. In particular, it is known that heat treatment at about 700 to 1000 ° C. is very effective in reducing internal defects in the crystalline silicon film and improving the consistency of interatomic bonds.

【0005】また、活性層に対して高い温度による熱酸
化を施し、その工程で活性層表面に形成された熱酸化膜
をゲイト絶縁膜として利用する技術は良好なSi/SiO2
面を形成することが知られている。
Further, a technique of performing thermal oxidation at a high temperature on an active layer and using a thermal oxide film formed on the surface of the active layer as a gate insulating film in the process forms a good Si / SiO 2 interface. It is known.

【0006】従って、上記の様な工程を実施する場合に
は、結晶性珪素膜を後に活性層となるべき島状の半導体
層に加工し、その上で700 〜1000℃の高い温度による加
熱処理を行うことになる。この工程によって、活性層の
表面には熱酸化膜が形成されるのであるが、ここで大き
な問題が生じる。
Therefore, when performing the above-described steps, the crystalline silicon film is processed into an island-shaped semiconductor layer which is to become an active layer later, and is then heated at a high temperature of 700 to 1000 ° C. Will be done. By this step, a thermal oxide film is formed on the surface of the active layer, but a major problem arises here.

【0007】その問題とは、熱酸化工程の際に島状半導
体層の端部が裏面側から酸化され、島状半導体層が熱酸
化膜によって上へと持ち上げられてしまう現象である。
The problem is a phenomenon in which the edge of the island-like semiconductor layer is oxidized from the back side during the thermal oxidation step, and the island-like semiconductor layer is lifted up by the thermal oxide film.

【0008】この様子を図3を用いて模式的に説明す
る。図3(A)に示す様に、島状半導体層301を形成
する際に石英基板302も若干ながらエッチングされる
ため、島状半導体層301の端部(拡大図参照)の下に
はえぐれ部分303が形成されている。
This situation will be schematically described with reference to FIG. As shown in FIG. 3A, when the island-shaped semiconductor layer 301 is formed, the quartz substrate 302 is also slightly etched, so that a recessed portion is formed below an end (see an enlarged view) of the island-shaped semiconductor layer 301. 303 are formed.

【0009】そして、図3(B)に示す様に、熱酸化膜
304の形成と同時に、えぐれ部分303によって露出
した島状半導体層301の裏面が酸化される。通常、珪
素膜を熱酸化すると熱酸化された珪素膜の約2倍の体積
に膨張するため、石英基板302と島状半導体層301
との境界に楔を打ち込む様な形で熱酸化反応が進行し、
除々に島状半導体層301が持ち上げられてしまう。
Then, as shown in FIG. 3B, at the same time as the formation of the thermal oxide film 304, the back surface of the island-shaped semiconductor layer 301 exposed by the undercut portion 303 is oxidized. Normally, when a silicon film is thermally oxidized, it expands to about twice the volume of the thermally oxidized silicon film.
The thermal oxidation reaction proceeds in such a way that a wedge is driven into the boundary between
The island-shaped semiconductor layer 301 is gradually lifted.

【0010】従って、熱酸化後の島状半導体層301の
断面を観察すると島状半導体層301の端部が盛り上が
り、熱酸化膜304の形状もエッジ部が局部的に急峻な
状態となる。
Therefore, when the cross section of the island-shaped semiconductor layer 301 after the thermal oxidation is observed, the end of the island-shaped semiconductor layer 301 rises, and the edge of the thermal oxide film 304 is locally steep.

【0011】この状態で上にゲイト電極やゲイト配線と
なる導電性膜305を成膜すると、図3(C)に示す様
に、島状半導体層301端部においてカバレッジの悪化
による断線等の不良が発生してしまうのである。
When a conductive film 305 serving as a gate electrode or a gate wiring is formed thereon in this state, as shown in FIG. 3C, defects such as disconnection due to deterioration of coverage at the end of the island-shaped semiconductor layer 301 are caused. Will occur.

【0012】[0012]

【発明が解決しようとする課題】前述の様な問題は、島
状半導体層端部においてその下部に形成されたえぐれ部
分から熱酸化反応が進行することに起因するものであ
る。本発明は、その点を踏まえて上記問題点を解決する
ための手段を提供することを課題とする。
The above-mentioned problem is caused by the fact that the thermal oxidation reaction proceeds from the undercut portion formed at the end of the island-shaped semiconductor layer. An object of the present invention is to provide a means for solving the above-described problems based on that point.

【0013】[0013]

【課題を解決するための手段】本発明の主旨は活性層端
部が図3に示す現象で持ち上がることを念頭に置いて、
活性層端部を予め薄くしておくことで熱酸化後の段差を
なだらかなものとし、後の配線材料の断線等の不良を防
止することにある。
The gist of the present invention is to keep in mind that the edge of the active layer is lifted by the phenomenon shown in FIG.
An object of the present invention is to make the edge of the active layer thinner in advance to make the step after thermal oxidation gentle, and to prevent a failure such as disconnection of a wiring material later.

【0014】また、同時に活性層端部(正確には図1
(C)に示す突出部107)を完全に熱酸化膜に変成さ
せることで、活性層端部の欠陥に起因するリーク電流の
減少および活性層端部におけるゲイト絶縁膜の耐圧向上
を目的としている。
At the same time, the active layer ends (more precisely, FIG.
By completely transforming the protruding portion 107 shown in (C) into a thermal oxide film, the purpose is to reduce the leak current due to the defect at the end of the active layer and to improve the breakdown voltage of the gate insulating film at the end of the active layer. .

【0015】そのために、本明細書で開示する発明の構
成は、絶縁表面を有する基板上に珪素膜でなる島状半導
体層を形成する工程と、前記島状半導体層の端部のみを
意図的に薄くして、端部に突出部を有する凸型半導体層
へと加工する工程と、前記凸型半導体層を熱酸化して前
記突出部を完全に熱酸化膜に変成させる工程と、を少な
くとも有することを特徴とする。
[0015] For this purpose, the structure of the invention disclosed in this specification includes a step of forming an island-shaped semiconductor layer made of a silicon film on a substrate having an insulating surface, and a method in which only an end of the island-shaped semiconductor layer is intentionally formed. At least a step of processing into a convex semiconductor layer having a protrusion at the end, and a step of thermally oxidizing the convex semiconductor layer to completely transform the protrusion into a thermal oxide film. It is characterized by having.

【0016】具体的には、上記凸型半導体層を熱酸化し
た後に残存する半導体層のみを最終的に活性層として利
用することを特徴とする。
Specifically, only the semiconductor layer remaining after the convex semiconductor layer is thermally oxidized is finally used as an active layer.

【0017】[0017]

【発明の実施の形態】図1において、結晶性珪素膜10
2を島状半導体層104へパターニングした後、島状半
導体層104の端部を露出させて、露出部105のみを
選択的にエッチングする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG.
After patterning 2 into the island-shaped semiconductor layer 104, the end of the island-shaped semiconductor layer 104 is exposed, and only the exposed portion 105 is selectively etched.

【0018】こうして形成された凸型半導体層106に
対して熱酸化工程を施し、後にゲイト絶縁膜の一部また
は全部を構成する熱酸化膜108を形成する。
A thermal oxidation step is performed on the convex semiconductor layer 106 thus formed, and a thermal oxide film 108 constituting part or all of the gate insulating film is formed later.

【0019】熱酸化工程の際、突出部107は従来例で
述べた様に裏面からの熱酸化によって持ち上げられてし
まうが、膜厚が薄いので従来問題となった様な配線の断
線不良を招く程の段差を形成しない。また、最終的に完
全に熱酸化膜に変成するので、活性層109の端部を確
実に保護することが可能である。
In the thermal oxidation step, the protruding portion 107 is lifted by thermal oxidation from the back surface as described in the conventional example. However, since the film thickness is small, a disconnection failure of the wiring which has been a problem in the past is caused. It does not form as much step. In addition, since the oxide film is finally completely transformed into a thermal oxide film, the end of the active layer 109 can be surely protected.

【0020】[0020]

【実施例】【Example】

〔実施例1〕本発明を用いた半導体装置の作製工程を図
1および図2に示す。まず、耐熱性に優れた絶縁表面を
有する基板101を用意する。その様な基板としては、
石英基板、サファイア基板、シリコン基板などに酸化珪
素膜等の下地膜を成膜した基板を用いることができる。
[Embodiment 1] FIGS. 1 and 2 show a manufacturing process of a semiconductor device using the present invention. First, a substrate 101 having an insulating surface with excellent heat resistance is prepared. As such a substrate,
A substrate in which a base film such as a silicon oxide film is formed over a quartz substrate, a sapphire substrate, a silicon substrate, or the like can be used.

【0021】次に、基板101上に結晶性珪素膜102
を形成する。結晶性珪素膜102は減圧熱CVD法もし
くはプラズマCVD法を用いて500 〜1000Åの厚さに成
膜すれば良い。なお、本実施例では後の熱酸化による膜
減りも考慮して750 Åの厚さに成膜する。
Next, a crystalline silicon film 102 is
To form The crystalline silicon film 102 may be formed to a thickness of 500 to 1000 ° using a low pressure thermal CVD method or a plasma CVD method. In this embodiment, the film is formed to have a thickness of 750 mm in consideration of the film loss due to the subsequent thermal oxidation.

【0022】また、結晶性珪素膜102は直接成膜する
方法だけでなく、非晶質珪素膜を成膜した後、加熱処理
またはレーザー処理により結晶化させて得る方法によっ
ても良い。さらに、加熱処理により結晶化させる場合、
結晶化を助長する金属元素を添加しても構わない。
In addition to the method of forming the crystalline silicon film 102 directly, a method of forming an amorphous silicon film and then crystallizing the film by heat treatment or laser treatment may be used. Furthermore, when crystallizing by heat treatment,
A metal element that promotes crystallization may be added.

【0023】次に、結晶性珪素膜102を後の活性層の
原型となる島状半導体層へと加工(パターニング)する
ためのレジストマスク103を配置する。その際、予め
結晶性珪素膜102の表面には薄い酸化膜を形成してお
くことが好ましい。この酸化膜はレジストマスク103
の密着性を向上させ、結晶性珪素膜102がレジスト材
料(有機物)で汚染されることを防止する。
Next, a resist mask 103 for processing (patterning) the crystalline silicon film 102 into an island-shaped semiconductor layer serving as a prototype of an active layer later is arranged. At this time, it is preferable to form a thin oxide film on the surface of the crystalline silicon film 102 in advance. This oxide film is used as a resist mask 103
To prevent the crystalline silicon film 102 from being contaminated with a resist material (organic substance).

【0024】こうして図1(A)に示す状態が得られ
る。図1(A)に示す状態が得られたら、1回目のドラ
イエッチングにより島状半導体層104を形成する。本
実施例におけるエッチング条件は、 RF電力:300 W ガス圧力:800mTorr エッチングガス:CF4 43sccm、O2 59sccm とする。
Thus, the state shown in FIG. 1A is obtained. When the state illustrated in FIG. 1A is obtained, the island-shaped semiconductor layer 104 is formed by first dry etching. The etching conditions in this embodiment are as follows: RF power: 300 W Gas pressure: 800 mTorr Etching gas: CF 4 43 sccm, O 2 59 sccm

【0025】次に、島状半導体層104を形成したら、
エッチング装置のチャンバー内を酸素雰囲気に切り換え
てレジストマスク103のアッシング(炭化)を行い、
0.5〜1.5 μm( 好ましくは1.0 μm)の距離だけ後退
させる。すると図1(B)に示す様に、島状半導体層1
04の端部105はレジストマスク104が後退した分
だけ露出した状態となる。
Next, after the island-shaped semiconductor layer 104 is formed,
The inside of the chamber of the etching apparatus is switched to an oxygen atmosphere, and ashing (carbonization) of the resist mask 103 is performed.
It is retracted by a distance of 0.5-1.5 μm (preferably 1.0 μm). Then, as shown in FIG. 1B, the island-shaped semiconductor layer 1 is formed.
The end 105 of the substrate 04 is exposed as much as the resist mask 104 has receded.

【0026】そして、図1(B)に示す状態で再びドラ
イエッチングを行い、島状半導体層104の端部105
をエッチングする。この時、端部105は完全に除去す
るのではなく、100 〜500 Å、代表的には200 〜300 Å
程度の膜厚で残存させておくことが本発明における重要
な構成となる。
Then, dry etching is performed again in the state shown in FIG.
Is etched. At this time, the end portion 105 is not completely removed, but 100 to 500 mm, typically 200 to 300 mm.
It is an important configuration in the present invention that the film is left with a film thickness of about the same level.

【0027】こうして凸型半導体層106が形成され
る。凸型半導体層106はその端部に長さ0.1 〜1.5 μ
m、厚さ100 〜500 Åの突出部107を有した構造とな
っている。なお、この状態では図3(A)に示した様な
えぐれ部分303が凸型半導体層106の端部に形成さ
れてしまっている。(図1(C))
Thus, the convex semiconductor layer 106 is formed. The convex semiconductor layer 106 has a length of 0.1 to 1.5 μm at its end.
m and a structure having a protrusion 107 having a thickness of 100 to 500 mm. Note that in this state, the recessed portion 303 as shown in FIG. 3A has been formed at the end of the convex semiconductor layer 106. (Fig. 1 (C))

【0028】次に、凸型半導体層106上に残存するレ
ジストマスク103を専用の剥離液で除去した後、800
〜1100℃、(本実施例では950 ℃)の酸化性雰囲気にお
いて0.1 〜1hr 、(本実施例では0.5hr )の加熱処理を
行う。
Next, after the resist mask 103 remaining on the convex semiconductor layer 106 is removed with a dedicated stripper,
Heat treatment is performed in an oxidizing atmosphere at 〜1100 ° C. (950 ° C. in the present embodiment) for 0.1 to 1 hr (0.5 hr in the present embodiment).

【0029】なお、酸化性雰囲気は酸素を主体とした雰
囲気で形成するが、珪素膜中の金属元素を除去するため
にハロゲン元素を混在させることも効果的である。
Although the oxidizing atmosphere is formed in an atmosphere mainly containing oxygen, it is effective to mix a halogen element in order to remove a metal element in the silicon film.

【0030】この加熱処理により凸型半導体層106は
熱酸化され、その表面には熱酸化膜108が形成され
る。本実施例では図1(D)に示す工程で形成された熱
酸化膜108のみをそのままゲイト絶縁膜として利用す
る。勿論、熱酸化膜108上に気相法により絶縁膜を積
層し、その積層膜をゲイト絶縁膜としても良い。
By this heat treatment, the convex semiconductor layer 106 is thermally oxidized, and a thermal oxide film 108 is formed on its surface. In this embodiment, only the thermal oxide film 108 formed in the step shown in FIG. 1D is used as it is as a gate insulating film. Of course, an insulating film may be stacked on the thermal oxide film 108 by a vapor phase method, and the stacked film may be used as a gate insulating film.

【0031】また、この状態になって、後にソース領
域、チャネル形成領域、ドレイン領域を構成する活性層
109が画定する。本実施例の条件によれば約500 Åの
熱酸化膜が形成される(約250 Åの結晶性珪素膜が減
る)ため、活性層109の膜厚は500 Å程度となる。
In this state, the active layer 109 which will later constitute the source region, the channel formation region and the drain region is defined. According to the conditions of the present embodiment, since a thermal oxide film of about 500 ° is formed (the crystalline silicon film of about 250 ° is reduced), the thickness of the active layer 109 is about 500 °.

【0032】本発明の最も特徴的な点は、この熱酸化工
程を経ることで珪素膜でなる突出部107が完全に熱酸
化され、図1(D)に示す様な形状で熱酸化膜(ゲイト
絶縁膜)108が形成される点にある。
The most characteristic point of the present invention is that the protrusion 107 made of a silicon film is completely thermally oxidized through the thermal oxidation step, and the thermal oxide film (FIG. 1D) has a shape as shown in FIG. (A gate insulating film) 108 is formed.

【0033】即ち、突出部107が最終的にはゲイト絶
縁膜の一部となり、ゲイト絶縁膜108の端部は、活性
層109の側面から0.1 〜1.5 μm離れた領域内にまで
及ぶことになる。この図1(D)に示すゲイト熱酸化膜
の形状が従来の熱酸化膜の形状と異なることは自明であ
る。
That is, the projecting portion 107 finally becomes a part of the gate insulating film, and the end of the gate insulating film 108 extends to a region 0.1 to 1.5 μm away from the side surface of the active layer 109. . It is obvious that the shape of the gate thermal oxide film shown in FIG. 1D is different from the shape of the conventional thermal oxide film.

【0034】勿論、上記熱酸化工程の際、凸型半導体層
106の端部(突出部107の端部)に形成されたえぐ
れ部分(図示せず)は、やはり従来例で述べた様な現象
を引き起こして珪素膜を上へと持ち上げてしまう。しか
しながら、本発明の構成では持ち上げられてしまった領
域は最終的に完全に熱酸化膜となってしまうため、活性
層109は完全に平坦な半導体層のみで構成される。
Of course, during the thermal oxidation step, the recessed portion (not shown) formed at the end of the convex semiconductor layer 106 (the end of the protruding portion 107) has the same phenomenon as described in the conventional example. Causes the silicon film to be lifted upward. However, in the structure of the present invention, the region that has been lifted up eventually becomes a complete thermal oxide film, so that the active layer 109 is composed of only a completely flat semiconductor layer.

【0035】また、本発明の構成とすると図1(D)に
示す様に熱酸化膜108が階段状に形成される(ゲイト
絶縁膜に高低差の大きな段差が生じない)ので、後に形
成されるゲイト電極(ゲイト配線)の断線不良を招く様
なことがない。
According to the structure of the present invention, as shown in FIG. 1D, the thermal oxide film 108 is formed in a step-like manner (a large step difference in height does not occur in the gate insulating film). There is no possibility of causing a disconnection failure of the gate electrode (gate wiring).

【0036】また、活性層109の原型である島状半導
体層104はドライエッチング法で形成されるが、その
時島状半導体層104のエッジにはプラズマダメージが
残留する。通常ならばこのプラズマダメージがTFTの
リーク電流の原因となりうるのだが、本実施例の場合、
島状半導体層104のエッジは完全に熱酸化されるので
プラズマダメージも同時に除去される。
The island-shaped semiconductor layer 104, which is a prototype of the active layer 109, is formed by dry etching. At this time, plasma damage remains on the edge of the island-shaped semiconductor layer 104. Normally, this plasma damage can cause a leak current of the TFT, but in the case of this embodiment,
Since the edge of the island-shaped semiconductor layer 104 is completely thermally oxidized, plasma damage is also removed at the same time.

【0037】以上の様にして図1(D)に示す状態を得
る。図1(D)に示す状態を得られたら、次にゲイト電
極を構成するためのアルミニウム膜(図示せず)を2500
Åの厚さにスパッタ法でもって成膜する。このアルミニ
ウム膜中には、ヒロックやウィスカー防止のためにスカ
ンジウムを0.2重量%含有させる。
The state shown in FIG. 1D is obtained as described above. After the state shown in FIG. 1D is obtained, an aluminum film (not shown) for forming a gate electrode is then formed by 2500.
A film is formed to a thickness of Å by a sputtering method. The aluminum film contains 0.2% by weight of scandium to prevent hillocks and whiskers.

【0038】なお、本実施例ではゲイト電極(ゲイト線
む含む)を形成する材料としてアルミニムを主成分とす
る材料を用いているが、他にもタングステン、タンタ
ル、モリブデン等を用いることもできる。また、導電性
を付与した結晶性珪素膜をゲイト電極として活用しても
構わない。
In this embodiment, a material mainly composed of aluminum is used as a material for forming a gate electrode (including a gate line), but other materials such as tungsten, tantalum, molybdenum and the like can also be used. Further, a crystalline silicon film provided with conductivity may be used as a gate electrode.

【0039】次に、図2(A)に示す様にアルミニウム
膜をパターニングしてゲイト電極の原型となる島状のア
ルミニウム膜のパターン109を形成する。なおパター
ニングの際に利用したレジストマスク(図示せず)はそ
のまま残存させておく。
Next, as shown in FIG. 2A, the aluminum film is patterned to form an island-shaped aluminum film pattern 109 serving as a prototype of the gate electrode. Note that a resist mask (not shown) used for patterning is left as it is.

【0040】そして、アルミニウム膜のパターン109
を陽極とした陽極酸化を行い、アルミニウム膜のパター
ン109の側面に多孔質状の陽極酸化膜110を形成す
る。この技術は特開平7-135318号公報に記載されてい
る。
Then, an aluminum film pattern 109 is formed.
Is performed to form a porous anodic oxide film 110 on the side surface of the aluminum film pattern 109. This technique is described in JP-A-7-135318.

【0041】多孔質状の陽極酸化膜109を形成した
ら、同公報記載の技術を用いて緻密な陽極酸化膜111
を形成する。また、同時にゲイト電極112が画定す
る。緻密な陽極酸化膜111は、後の工程においてゲイ
ト電極112の表面を保護したり、ヒロックやウィスカ
ーの発生を抑制するために機能する。
After the formation of the porous anodic oxide film 109, the dense anodic oxide film 111 is formed by using the technique described in the publication.
To form At the same time, the gate electrode 112 is defined. The dense anodic oxide film 111 functions to protect the surface of the gate electrode 112 in a later step and to suppress generation of hillocks and whiskers.

【0042】本実施例では多孔質状の陽極酸化膜110
の厚さを0.7 μmとし、緻密な陽極酸化膜111の膜厚
を900 Åとする。
In this embodiment, the porous anodic oxide film 110 is used.
Is 0.7 μm, and the thickness of the dense anodic oxide film 111 is 900 μm.

【0043】次に、緻密な陽極酸化膜111まで形成し
たら、この状態においてソース/ドレイン領域を形成す
るための不純物イオンの注入を行う。Nチャネル型TF
Tを作製するならばP(リン)イオンの注入を行い、P
チャネル型TFTを作製するならばB(ボロン)イオン
の注入を行えば良い。
Next, after the dense anodic oxide film 111 is formed, in this state, impurity ions for forming source / drain regions are implanted. N-channel type TF
To produce T, P (phosphorus) ions are implanted, and P
If a channel type TFT is manufactured, B (boron) ions may be implanted.

【0044】この工程において、高濃度に不純物が添加
されたソース領域113とドレイン領域114が形成さ
れる。
In this step, a source region 113 and a drain region 114 to which impurities are added at a high concentration are formed.

【0045】次に、酢酸とリン酸と硝酸とを混合した混
酸を用いて、多孔質状の陽極酸化膜110を選択的に除
去した後に再度不純物イオンの注入を行なう。このイオ
ン注入は、先のソース/ドレイン領域を形成する際より
も低ドーズ量でもって行なわれる。(図2(C))
Next, the porous anodic oxide film 110 is selectively removed by using a mixed acid obtained by mixing acetic acid, phosphoric acid, and nitric acid, and then impurity ions are implanted again. This ion implantation is performed at a lower dose than when the source / drain regions are formed. (Fig. 2 (C))

【0046】すると、ソース領域113、ドレイン領域
114と比較して不純物濃度の低い、低濃度不純物領域
115、116が形成される。そしてゲイト電極112
直下の117で示される領域は自己整合的にチャネル形
成領域となる。
Then, low-concentration impurity regions 115 and 116 having a lower impurity concentration than the source region 113 and the drain region 114 are formed. And the gate electrode 112
The region indicated immediately below by 117 becomes a channel forming region in a self-aligned manner.

【0047】なお、チャネル形成領域117とドレイン
領域114との間に配置された低濃度不純物領域116
は特にLDD(ライトドープドレイン領域)領域と呼ば
れ、チャネル形成領域117とドレイン領域114との
間に形成される高電界を緩和する効果を有する。
The low-concentration impurity region 116 disposed between the channel formation region 117 and the drain region 114
Is particularly called an LDD (lightly doped drain region) region and has an effect of relaxing a high electric field formed between the channel forming region 117 and the drain region 114.

【0048】さらに、上記の不純物イオンの注入工程の
後、レーザー光または赤外光または紫外光の照射を行う
ことによって、イオン注入が行われた領域のアニールを
行う。この処理によって、添加イオンの活性化と、イオ
ン注入時に活性層が受けた損傷の回復が行なわれる。
Further, after the above-described impurity ion implantation step, the region where the ion implantation has been performed is annealed by irradiating laser light, infrared light or ultraviolet light. This process activates the added ions and recovers the damage caused to the active layer during the ion implantation.

【0049】また、ここで水素化処理を300 〜350 ℃の
温度範囲で0.5 〜1時間行うと効果的である。この工程
は活性層からの水素脱離によって生成した不対結合手を
再び水素終端するものである。この工程を行なうと活性
層中には 1×1015〜 1×1021atoms / cm3 の濃度で水素
が添加される。
In this case, it is effective to carry out the hydrogenation treatment in a temperature range of 300 to 350 ° C. for 0.5 to 1 hour. In this step, dangling bonds generated by desorption of hydrogen from the active layer are terminated with hydrogen again. By performing this step, hydrogen is added to the active layer at a concentration of 1 × 10 15 to 1 × 10 21 atoms / cm 3 .

【0050】こうして図2(C)に示す状態が得られた
ら、次に層間絶縁膜118成膜する。層間絶縁膜118
は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪
素膜、または有機性樹脂膜、またはそれらの膜の積層膜
でもって構成される。
When the state shown in FIG. 2C is obtained, an interlayer insulating film 118 is formed next. Interlayer insulating film 118
Is composed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, an organic resin film, or a stacked film of these films.

【0051】層間絶縁膜118として窒化珪素膜を用い
ると、前工程で添加した水素がデバイス外部へ再放出す
るのを防ぐことが出来るので好ましい。また、有機性樹
脂膜であるポリイミドを用いると、比誘電率が小さいの
で上下配線間の寄生容量を低減することができる。ま
た、スピンコート法で形成できるので容易に膜厚を稼ぐ
ことができ、スループットの向上が図れる。
It is preferable to use a silicon nitride film as the interlayer insulating film 118 because the hydrogen added in the previous step can be prevented from being re-emitted to the outside of the device. In addition, when polyimide, which is an organic resin film, is used, since the relative dielectric constant is small, the parasitic capacitance between the upper and lower wirings can be reduced. Further, since the film can be formed by the spin coating method, the film thickness can be easily increased, and the throughput can be improved.

【0052】次に、層間絶縁膜118に対してコンタク
トホールの形成を行い、ソース電極119とドレイン電
極120とを形成する。さらに350℃の水素雰囲気中
において加熱処理を行うことにより、素子全体の水素化
を行い、図2(D)に示すTFTが完成する。
Next, a contact hole is formed in the interlayer insulating film 118, and a source electrode 119 and a drain electrode 120 are formed. Further, by performing heat treatment in a hydrogen atmosphere at 350 ° C., the entire device is hydrogenated, and the TFT shown in FIG. 2D is completed.

【0053】なお、図2(D)に示すTFTは説明のた
め最も単純な構造となっているが、本実施例の作製工程
手順に多少の変更・追加を加えることで適宜所望のTF
T構造とすることは容易である。例えば、アクティブマ
トリクス型表示装置において画素領域に配置する画素T
FTを作製する場合には、図2(D)に示す状態からソ
ース/ドレイン電極上に再び層間絶縁膜を設け、その上
にドレイン電極120と接続する画素電極を設ける構造
とすれば良い。
Although the TFT shown in FIG. 2D has the simplest structure for explanation, a desired TF is appropriately obtained by making some changes and additions to the manufacturing process procedure of this embodiment.
It is easy to adopt a T structure. For example, in an active matrix display device, a pixel T
In the case of manufacturing an FT, an interlayer insulating film may be provided over the source / drain electrodes again from the state shown in FIG. 2D and a pixel electrode connected to the drain electrode 120 may be provided thereover.

【0054】また、本発明を実施して作製したTFT
は、一般的な方法で作製したTFTとは異なる構造を有
するものとなる。その特徴について以下に述べる。
Further, the TFT manufactured by implementing the present invention
Has a structure different from that of a TFT manufactured by a general method. The features are described below.

【0055】本発明を実施すると、図1(D)に示すよ
うな形状の熱酸化膜(ゲイト絶縁膜)108および活性
層109を得ることができる。通常知られている熱酸化
膜は当然の如く活性層表面にしか形成されないので、図
1(D)に示す熱酸化膜108の形状は本発明を利用し
た場合のみに得られる大きな特徴である。
By practicing the present invention, a thermal oxide film (gate insulating film) 108 and an active layer 109 having the shapes shown in FIG. 1D can be obtained. Since a generally known thermal oxide film is formed only on the surface of the active layer as a matter of course, the shape of the thermal oxide film 108 shown in FIG. 1D is a great feature obtained only when the present invention is used.

【0056】ここで図5(A)に示すのは、基板51上
に公知の方法で形成される活性層501と熱酸化膜50
2である。また、図5(B)に示すのは、基板52上に
本発明により形成される活性層503と熱酸化膜504
である。
FIG. 5A shows an active layer 501 and a thermal oxide film 50 formed on a substrate 51 by a known method.
2. FIG. 5B shows an active layer 503 and a thermal oxide film 504 formed on the substrate 52 according to the present invention.
It is.

【0057】まず、本発明の第1の特徴は、図5(A)
では活性層501の表面形状(主表面形状)と熱酸化膜
502の表面形状が概略同一であるのに対して、図5
(B)ではまるで異なる表面形状を有している点であ
る。
First, the first feature of the present invention is shown in FIG.
In FIG. 5, the surface shape (main surface shape) of the active layer 501 and the surface shape of the thermal oxide film 502 are substantially the same.
(B) has a completely different surface shape.

【0058】また、本発明の第2の特徴は、図5(A)
では基板51と熱酸化膜502が接している領域53の
距離(接している距離)は熱酸化膜502の膜厚分に相
当するが、図5(B)における領域54の距離は熱酸化
膜503の膜厚分以上である点である。
Further, the second feature of the present invention is that FIG.
In FIG. 5B, the distance (contact distance) of the region 53 where the substrate 51 and the thermal oxide film 502 are in contact corresponds to the thickness of the thermal oxide film 502, but the distance of the region 54 in FIG. 503.

【0059】また、本発明の第3の特徴は、活性層50
3の側面から0.1 〜1.5 μm離れた領域内に熱酸化膜の
端部が存在する点である。勿論、実施例1の様に熱酸化
膜のみがゲイト絶縁膜として機能する場合、上記領域内
にゲイト絶縁膜の端部が存在するとも言える。
The third feature of the present invention is that the active layer 50
The point is that the end of the thermal oxide film exists in a region 0.1 to 1.5 μm away from the side surface of No. 3. Of course, when only the thermal oxide film functions as the gate insulating film as in the first embodiment, it can be said that the end of the gate insulating film exists in the above-described region.

【0060】また、本発明の第4の特徴は、熱酸化工程
の前に突出部が存在した領域はゲイト絶縁膜が存在する
という点或いはその膜厚が異なるという点で公知の方法
により作製したTFTと異なる点である。
A fourth feature of the present invention is that a region where a protrusion is present before the thermal oxidation step is manufactured by a known method in that a gate insulating film is present or its film thickness is different. This is different from the TFT.

【0061】例えば、熱酸化膜のみをゲイト絶縁膜とし
て利用する場合、本発明では突出部が存在した領域(活
性層側面から0.1 〜1.5 μmの領域)にはゲイト絶縁膜
(熱酸化膜)が存在するが、公知の方法を用いた場合に
は熱酸化膜が存在することはない。
For example, when only a thermal oxide film is used as a gate insulating film, in the present invention, a gate insulating film (thermal oxide film) is provided in a region where a protrusion is present (a region of 0.1 to 1.5 μm from the side surface of the active layer). Although there is a thermal oxide film, a known method is not used.

【0062】また、例えば、熱酸化膜と気相法により成
膜した絶縁膜との積層膜でゲイト絶縁膜を構成する場
合、ゲイト絶縁膜の膜厚が場所によって異なる様にな
る。この事について、簡単に説明する。
Further, for example, when a gate insulating film is formed of a laminated film of a thermal oxide film and an insulating film formed by a vapor phase method, the thickness of the gate insulating film varies depending on the location. This will be briefly described.

【0063】図6(A)は図5(A)に気相法による絶
縁膜505を積層した構成のゲイト絶縁膜を利用する場
合の構造である。また、図6(B)は図5(B)に絶縁
膜505を積層した構成のゲイト絶縁膜を利用する場合
の構造である。
FIG. 6A shows a structure in which a gate insulating film having a structure in which an insulating film 505 is laminated by a vapor phase method in FIG. 5A is used. FIG. 6B shows a structure in which a gate insulating film in which an insulating film 505 is stacked in FIG. 5B is used.

【0064】図6(A)、(B)において、ゲイト絶縁
膜が活性層501、503と重なる領域55、56を第
1の領域、重ならない領域57、58を第2の領域とし
て定義する。なお、活性層の長さに比べて熱酸化膜の膜
厚は極めて小さいので、活性層の側面における熱酸化膜
の膜厚は無視して考える。
6A and 6B, regions 55 and 56 where the gate insulating film overlaps with the active layers 501 and 503 are defined as first regions, and regions 57 and 58 where they do not overlap are defined as second regions. Since the thickness of the thermal oxide film is extremely smaller than the length of the active layer, the thickness of the thermal oxide film on the side surface of the active layer is ignored.

【0065】この時、図6(A)、(B)において、第
1の領域55、56におけるゲイト絶縁膜の膜厚は積層
膜の膜厚で決定される。即ち、この第1の領域において
は、本発明と公知の方法との間で異なる点はない。
At this time, in FIGS. 6A and 6B, the thickness of the gate insulating film in the first regions 55 and 56 is determined by the thickness of the laminated film. That is, in this first region, there is no difference between the present invention and the known method.

【0066】しかしながら、公知の方法によって形成さ
れたゲイト絶縁膜は第2の領域57における膜厚が絶縁
膜505の膜厚のみで決まるのに対し、本発明のゲイト
絶縁膜の場合、第2の領域58は積層膜で構成されてい
る領域と絶縁膜505のみで構成されて領域との2つの
領域が存在する。換言すれば、第2の領域58には少な
くとも2つの異なる膜厚を有する領域が存在する。
However, in the gate insulating film formed by a known method, the thickness in the second region 57 is determined only by the thickness of the insulating film 505, whereas in the case of the gate insulating film of the present invention, the second The region 58 has two regions, that is, a region composed of a laminated film and a region composed of only the insulating film 505. In other words, the second region 58 includes at least two regions having different thicknesses.

【0067】以上に示した様な第1〜第4の特徴は本発
明を実施することで必然的に生じる構造的な特徴であっ
て、本発明を利用したことを証明する痕跡となる。
The first to fourth features as described above are structural features which are inevitably generated by implementing the present invention, and serve as a proof that the present invention has been used.

【0068】〔実施例2〕実施例1では、島状半導体層
の端部に突出部を設けるため、図1(B)の様なレジス
ト後退工程を行なったが、この回数は複数回であっても
良い。即ち、図1(B)および図1(C)に示す工程を
交互に繰り返して、階段状の島状半導体層を形成するこ
ともできる。
[Embodiment 2] In the embodiment 1, the resist receding step as shown in FIG. 1B was performed in order to provide a protruding portion at the end of the island-shaped semiconductor layer. May be. That is, the steps shown in FIGS. 1B and 1C can be alternately repeated to form a step-like island-shaped semiconductor layer.

【0069】本実施例に示す構成とすることで、熱酸化
膜(ゲイト絶縁膜)の高低差がなだらかに変化する構造
となる。勿論、図1(B)および図1(C)に示す工程
の繰り返し数を増やすことで、島状半導体層の端部はテ
ーパー形状に近づいていくことになる。
With the structure shown in this embodiment, a structure is obtained in which the level difference of the thermal oxide film (gate insulating film) changes gradually. Needless to say, by increasing the number of repetitions of the steps shown in FIGS. 1B and 1C, the end portion of the island-shaped semiconductor layer approaches a tapered shape.

【0070】従って、本実施例の構成に従えば、ゲイト
電極(ゲイト配線)のカバレッジが一層良好なものとな
る。
Therefore, according to the structure of this embodiment, the coverage of the gate electrode (gate wiring) is further improved.

【0071】〔実施例3〕本実施例では、実施例1と異
なる手段によって活性層を形成する例を示す。説明は図
4を用いて活性層およびゲイト絶縁膜を形成する所まで
を説明する。
[Embodiment 3] In this embodiment, an example in which an active layer is formed by means different from that in Embodiment 1 will be described. The description will be made with reference to FIG. 4 up to the point where the active layer and the gate insulating film are formed.

【0072】まず、図4(A)に示す様に、石英基板4
01と、その上に下地膜402を用意する。ここでは下
地膜402として酸化珪素膜を用いる。次に、500 Åの
厚さの非晶質珪素膜( 図示せず) を成膜する。
First, as shown in FIG.
01, and a base film 402 is prepared thereon. Here, a silicon oxide film is used as the base film 402. Next, an amorphous silicon film (not shown) having a thickness of 500 mm is formed.

【0073】非晶質珪素膜を成膜したら、特開平6-2325
09号公報および特開平6-244103号公報記載の技術を用い
て非晶質珪素膜の結晶化を行ない、結晶性珪素膜403
を得る。前記公報記載の技術は、結晶化を助長する金属
元素(代表的にはニッケル)を添加する結晶化手段に関
するものである。
After the formation of the amorphous silicon film, see JP-A-6-2325
The amorphous silicon film is crystallized using the techniques described in Japanese Patent Application Laid-Open No. 09-244103 and Japanese Patent Application Laid-Open No.
Get. The technique described in the above publication relates to a crystallization means for adding a metal element (typically, nickel) which promotes crystallization.

【0074】こうして図4(A)に示す状態が得られ
る。次に、結晶性珪素膜403上にレジストマスク40
4を設ける。レジストマスク404は、結晶性珪素膜4
03において後に活性層となる領域のみをマスクする様
に配置する。(図5(B))
Thus, the state shown in FIG. 4A is obtained. Next, a resist mask 40 is formed on the crystalline silicon film 403.
4 is provided. The resist mask 404 is formed of the crystalline silicon film 4
At 03, an arrangement is made such that only the region which will be the active layer later is masked. (FIG. 5 (B))

【0075】次に、レジストマスク404をマスクとし
て結晶性珪素膜403をエッチングし、選択的に凹部4
05を形成する。エッチングはドライエッチング法でも
ウェットエッチング法でも良いが、エッチング後の結晶
性珪素膜の膜厚を制御するためにはドライエッチング法
が好ましい。
Next, the crystalline silicon film 403 is etched using the resist mask 404 as a mask, and selectively
05 is formed. The etching may be a dry etching method or a wet etching method, but a dry etching method is preferable for controlling the thickness of the crystalline silicon film after the etching.

【0076】ここで重要なのは、このエッチング工程で
は結晶性珪素膜503を完全に除去するのではなく、10
0 〜500 Å( 好ましくは100 〜200 Å) の厚さに残して
おくことにある。なお、本実施例では凹部405の底面
にある領域406を橋状半導体層と呼び、ここでは200
Åの厚さで形成する。
What is important here is that the crystalline silicon film 503 is not completely removed in this etching step, but is not completely removed.
It is to be kept at a thickness of 0 to 500 mm (preferably 100 to 200 mm). In this embodiment, the region 406 on the bottom of the concave portion 405 is called a bridge-like semiconductor layer.
It is formed with a thickness of Å.

【0077】本実施例の構成では、ここで残した橋状半
導体層406が、後に熱酸化工程によって活性層が持ち
上がるのを防止するために機能するのである。
In the structure of the present embodiment, the bridge-like semiconductor layer 406 left here functions to prevent the active layer from being lifted by a thermal oxidation step later.

【0078】こうして図4(C)に示す状態が得られ
る。図4(C)の状態が得られたら、レジストマスク4
04を専用の剥離液で除去し、その後、850 ℃30min の
加熱処理(熱酸化工程)を行なう。(図4(D))
Thus, the state shown in FIG. 4C is obtained. When the state of FIG. 4C is obtained, the resist mask 4
04 is removed with a dedicated stripper, and then a heat treatment (thermal oxidation step) at 850 ° C. for 30 minutes is performed. (FIG. 4 (D))

【0079】この加熱処理によって200 Åの結晶性珪素
膜が熱酸化されて約400 Åの厚さの熱酸化膜が形成され
る。従って、橋状半導体層406は完全に熱酸化膜へと
変成し、個別に絶縁分離された活性層407〜409が
形成される。また、活性層407〜409の表面には約
400 Åの熱酸化膜410が形成される。
By this heat treatment, the crystalline silicon film of 200 ° is thermally oxidized to form a thermal oxide film having a thickness of about 400 °. Therefore, the bridge-like semiconductor layer 406 is completely transformed into a thermal oxide film, and active layers 407 to 409 which are individually insulated and separated are formed. The surface of the active layers 407 to 409
A 400 ° thermal oxide film 410 is formed.

【0080】本実施例の構成の特徴は、結晶性珪素膜4
03を形成した後に下地膜402が露出する様な工程が
存在しないことである。即ち、従来例で述べた様な活性
層の下への熱酸化膜のもぐり込み現象は根本的に起こら
ないのである。
The feature of this embodiment is that the crystalline silicon film 4
That is, there is no step for exposing the base film 402 after the formation of the substrate 03. That is, the phenomenon of undercut of the thermal oxide film under the active layer as described in the conventional example does not occur fundamentally.

【0081】〔実施例4〕本発明はSIMOXやSOS
に代表されるSOI基板に対しても適用することが可能
である。この場合、絶縁表面上の結晶性珪素膜は単結晶
シリコン膜であり、単結晶シリコン膜に実施例1に示し
た工夫を施す必要がある。また、実施例1に限らず実施
例2や実施例3を適用することも容易である。
[Embodiment 4] The present invention relates to a SIMOX or SOS
It can also be applied to SOI substrates represented by In this case, the crystalline silicon film on the insulating surface is a single crystal silicon film, and it is necessary to apply the contrivance shown in the first embodiment to the single crystal silicon film. In addition, it is easy to apply not only the first embodiment but also the second and third embodiments.

【0082】[0082]

【発明の効果】本発明を実施することで、熱酸化の際に
問題となる半導体層の持ち上がり現象およびそれに伴う
ゲイト電極またはゲイト配線の断線等の不良を防止する
ことが可能となる。
By implementing the present invention, it is possible to prevent the semiconductor layer from being raised during thermal oxidation and the accompanying defects such as disconnection of the gate electrode or the gate wiring.

【0083】また、エッジ部分にプラズマダメージ等を
持たない活性層を構成することができるため、TFTを
作製した際にオフ電流(TFTがオフの時に流れる電
流)やリーク電流を大幅に低減することができる。
Further, since an active layer having no plasma damage or the like can be formed at an edge portion, an off current (a current flowing when the TFT is off) and a leak current when a TFT is manufactured can be significantly reduced. Can be.

【0084】以上に示した様に、高い信頼性と低オフ電
流特性を兼ね備えた優れた電気特性を有する半導体装置
を作製することが可能となる。
As described above, it is possible to manufacture a semiconductor device having excellent electrical characteristics having both high reliability and low off-current characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 半導体装置の作製工程を示す図。FIG. 1 illustrates a manufacturing process of a semiconductor device.

【図2】 半導体装置の作製工程を示す図。FIG. 2 illustrates a manufacturing process of a semiconductor device.

【図3】 従来例を説明するための図。FIG. 3 is a diagram for explaining a conventional example.

【図4】 半導体装置の作製工程を示す図。FIG. 4 illustrates a manufacturing process of a semiconductor device.

【図5】 本発明のTFTの構造的特徴を説明するため
の図。
FIG. 5 is a diagram for explaining the structural features of the TFT of the present invention.

【図6】 本発明のTFTの構造的特徴を説明するため
の図。
FIG. 6 is a diagram for explaining the structural characteristics of the TFT of the present invention.

【符号の説明】[Explanation of symbols]

101 絶縁表面を有する基板 102 結晶性珪素膜 103 レジストマスク 104 島状半導体層 105 露出領域 106 凸型半導体層 107 突出部 108 熱酸化膜(ゲイト絶縁膜) 109 活性層 Reference Signs List 101 substrate having insulating surface 102 crystalline silicon film 103 resist mask 104 island-shaped semiconductor layer 105 exposed region 106 convex semiconductor layer 107 protrusion 108 thermal oxide film (gate insulating film) 109 active layer

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面を有する基板上に形成された結晶
性珪素膜でなる活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有してなる半導体装置において、 前記活性層の側面から0.1 〜1.5 μm離れた領域内に前
記ゲイト絶縁膜の端部が存在することを特徴とする半導
体装置。
An active layer made of a crystalline silicon film formed on a substrate having an insulating surface; a gate insulating film formed on the active layer; a gate electrode formed on the gate insulating film; 2. The semiconductor device according to claim 1, wherein the end of the gate insulating film exists in a region which is apart from the side surface of the active layer by 0.1 to 1.5 μm.
【請求項2】請求項1において、前記ゲイト絶縁膜は前
記活性層を熱酸化することで得られる熱酸化膜のみで構
成されることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein said gate insulating film comprises only a thermal oxide film obtained by thermally oxidizing said active layer.
【請求項3】絶縁表面を有する基板上に形成された結晶
性珪素膜でなる活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有してなる半導体装置において、 前記ゲイト絶縁膜は前記活性層と重なる第1の領域と、
前記活性層と重ならない第2の領域とを有し、 前記第2の領域には少なくとも2つの異なる膜厚を有す
る領域が存在することを特徴とする半導体装置。
3. An active layer made of a crystalline silicon film formed on a substrate having an insulating surface, a gate insulating film formed on the active layer, and a gate electrode formed on the gate insulating film. A gate insulating film, wherein the first region overlaps the active layer;
A semiconductor device, comprising: a second region that does not overlap with the active layer; wherein the second region includes at least two regions having different thicknesses.
【請求項4】請求項3において、少なくとも2つの異な
る膜厚を有する領域の内、膜厚の厚い方の領域は、熱酸
化膜と気相法により成膜した絶縁膜との積層膜で構成さ
れていることを特徴とする半導体装置。
4. A semiconductor device according to claim 3, wherein, of the regions having at least two different film thicknesses, the region having the larger film thickness is a laminated film of a thermal oxide film and an insulating film formed by a vapor phase method. A semiconductor device characterized by being performed.
【請求項5】絶縁表面を有する基板上に形成された結晶
性珪素膜でなる活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有してなる半導体装置において、 前記ゲイト絶縁膜は前記活性層を熱酸化することで得ら
れる熱酸化膜を含む絶縁膜で構成され、 前記熱酸化膜にはその膜厚分以上の距離で前記基板に接
している領域が存在することを特徴とする半導体装置。
5. An active layer comprising a crystalline silicon film formed on a substrate having an insulating surface, a gate insulating film formed on the active layer, and a gate electrode formed on the gate insulating film. Wherein the gate insulating film is formed of an insulating film including a thermal oxide film obtained by thermally oxidizing the active layer, wherein the thermal oxide film has a thickness equal to or greater than the thickness thereof. A semiconductor device, wherein a region which is in contact with the substrate at a distance exists.
【請求項6】絶縁表面を有する基板上に形成された結晶
性珪素膜でなる活性層と、 前記活性層上に形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有してなる半導体装置において、 前記ゲイト絶縁膜は前記活性層を熱酸化することで得ら
れる熱酸化膜を含む絶縁膜で構成され、 前記熱酸化膜の表面形状は前記活性層の表面形状と異な
ることを特徴とする半導体装置。
6. An active layer comprising a crystalline silicon film formed on a substrate having an insulating surface; a gate insulating film formed on the active layer; a gate electrode formed on the gate insulating film; Wherein the gate insulating film is formed of an insulating film including a thermal oxide film obtained by thermally oxidizing the active layer, and the surface shape of the thermal oxide film is the same as that of the active layer. A semiconductor device having a shape different from a surface shape.
【請求項7】絶縁表面を有する基板上に珪素膜でなる島
状半導体層を形成する工程と、 前記島状半導体層の端部のみを意図的に薄くして、端部
に突出部を有する凸型半導体層へと加工する工程と、 前記凸型半導体層を熱酸化して前記突出部を完全に熱酸
化膜に変成させる工程と、 を少なくとも経て作製されることを特徴とする半導体装
置。
7. A step of forming an island-shaped semiconductor layer made of a silicon film on a substrate having an insulating surface; and intentionally thinning only an end of the island-shaped semiconductor layer to have a projecting portion at the end. A semiconductor device which is manufactured through at least a step of processing into a convex semiconductor layer and a step of thermally oxidizing the convex semiconductor layer to completely transform the protrusion into a thermal oxide film.
【請求項8】請求項7において、前記突出部の膜厚は10
0 〜500 Åの厚さであることを特徴とする半導体装置。
8. The method according to claim 7, wherein the thickness of the projection is 10
A semiconductor device having a thickness of 0 to 500 mm.
【請求項9】請求項7または請求項8において、前記突
出部は階段形状またはテーパー形状となっていることを
特徴とする半導体装置。
9. The semiconductor device according to claim 7, wherein said protrusion has a stepped shape or a tapered shape.
【請求項10】請求項7乃至請求項9において、前記突
出部の長さは0.1 〜1.5 μmであることを特徴とする半
導体装置。
10. The semiconductor device according to claim 7, wherein said projection has a length of 0.1 to 1.5 μm.
【請求項11】絶縁表面を有する基板上に珪素膜でなる
島状半導体層を形成する工程と、 前記島状半導体層の端部のみを意図的に薄くして、端部
に突出部を有する凸型半導体層へと加工する工程と、 前記凸型半導体層を熱酸化して前記突出部を完全に熱酸
化膜に変成させる工程と、 を少なくとも有することを特徴とする半導体装置の作製
方法。
11. A step of forming an island-shaped semiconductor layer made of a silicon film on a substrate having an insulating surface, and intentionally thinning only an end of the island-shaped semiconductor layer to have a protrusion at the end. A method for manufacturing a semiconductor device, comprising: at least a step of processing into a convex semiconductor layer; and a step of thermally oxidizing the convex semiconductor layer to completely transform the protrusion into a thermal oxide film.
【請求項12】絶縁表面を有する基板上に珪素膜でなる
島状半導体層を形成する工程と、 前記島状半導体層の端部のみを意図的に薄くして、端部
に突出部を有する凸型半導体層へと加工する工程と、 前記凸型半導体層を熱酸化して前記突出部を完全に熱酸
化膜に変成させる工程と、 を少なくとも有する半導体装置の作製方法において、 前記凸型半導体層を熱酸化した後に残存する半導体層の
みを最終的に活性層として利用することを特徴とする半
導体装置の作製方法。
12. A step of forming an island-shaped semiconductor layer made of a silicon film on a substrate having an insulating surface, and intentionally thinning only an end of the island-shaped semiconductor layer to have a projecting portion at the end. A method of manufacturing a semiconductor device, comprising: a step of processing a convex semiconductor layer; and a step of thermally oxidizing the convex semiconductor layer to completely transform the protrusion into a thermal oxide film. A method for manufacturing a semiconductor device, wherein only a semiconductor layer remaining after thermally oxidizing a layer is finally used as an active layer.
【請求項13】請求項11または請求項12において、
前記突出部の膜厚は100 〜500 Åの厚さであることを特
徴とする半導体装置の作製方法。
13. The method according to claim 11, wherein
The method of manufacturing a semiconductor device, wherein the thickness of the protrusion is 100 to 500 mm.
【請求項14】請求項11乃至請求項13において、前
記突出部は階段形状またはテーパー形状となっているこ
とを特徴とする半導体装置の作製方法。
14. A method for manufacturing a semiconductor device according to claim 11, wherein said projecting portion has a stepped shape or a tapered shape.
【請求項15】請求項11乃至請求項14において、前
記突出部の長さは0.1 〜1.5 μmであることを特徴とす
る半導体装置の作製方法。
15. The method for manufacturing a semiconductor device according to claim 11, wherein the length of said protruding portion is 0.1 to 1.5 μm.
【請求項16】請求項11または請求項12において、
前記凸型半導体層を形成する工程は、 ドライエッチング法により前記島状半導体層をエッチン
グする工程と、 ドライエッチング法またはプラズマ処理により前記島状
半導体上に存在するレジストマスクを後退させる工程
と、 を交互に施して行われることを特徴とする半導体装置の
作製方法。
16. The method according to claim 11, wherein
The step of forming the convex semiconductor layer includes: a step of etching the island-shaped semiconductor layer by a dry etching method; and a step of receding a resist mask existing on the island-shaped semiconductor by a dry etching method or a plasma treatment. A method for manufacturing a semiconductor device, which is performed alternately.
【請求項17】絶縁表面を有する基板上に堆積された珪
素膜に対して意図的に凹部を形成する工程と、 前記珪素膜を熱酸化して前記凹部の底面にある橋状半導
体層を完全に熱酸化膜に変成させる工程と、 を少なくとも有することを特徴とする半導体装置の作製
方法。
17. A step of intentionally forming a concave portion in a silicon film deposited on a substrate having an insulating surface, and thermally oxidizing the silicon film to completely bridge the bridge-like semiconductor layer on the bottom surface of the concave portion. And a step of transforming into a thermal oxide film.
【請求項18】請求項17において、前記凹部の膜厚は
100 〜500 Åの厚さであることを特徴とする半導体装置
の作製方法。
18. The method according to claim 17, wherein the thickness of the concave portion is
A method for manufacturing a semiconductor device, which has a thickness of 100 to 500 mm.
JP30596196A 1996-10-30 1996-10-30 Semiconductor device and its manufacture Pending JPH10135472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30596196A JPH10135472A (en) 1996-10-30 1996-10-30 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30596196A JPH10135472A (en) 1996-10-30 1996-10-30 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10135472A true JPH10135472A (en) 1998-05-22

Family

ID=17951389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30596196A Pending JPH10135472A (en) 1996-10-30 1996-10-30 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10135472A (en)

Similar Documents

Publication Publication Date Title
KR100349562B1 (en) Etching method, thin film transistor matrix substrate, and its manufacture
KR0145458B1 (en) Fabrication method of mis semiconductor device
US6867431B2 (en) Semiconductor device and method for manufacturing the same
JP3212060B2 (en) Semiconductor device and manufacturing method thereof
JPH07106594A (en) Semiconductor device and its forming method
JPH07335906A (en) Thin film semiconductor device and fabrication thereof
US5470762A (en) Method of fabricating a thin film transistor
JPH10144928A (en) Semiconductor device and its manufacture
JP4675433B2 (en) Method for manufacturing semiconductor device
JP2805590B2 (en) Method for manufacturing semiconductor device
JP2840812B2 (en) Semiconductor device and manufacturing method thereof
JP2927268B2 (en) Thin film transistor and method of manufacturing the same
JP3695573B2 (en) Method for manufacturing semiconductor device
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JPH10135472A (en) Semiconductor device and its manufacture
JPH1065181A (en) Semiconductor device and its manufacture
JP4417327B2 (en) Method for manufacturing semiconductor device
JPH07321337A (en) Semiconductor integrated circuit and manufacture
JPH11345975A (en) Thin film transistor and its manufacture
JP2003023014A (en) Semiconductor device
JP3695572B2 (en) Method for manufacturing semiconductor device
JP3312541B2 (en) Method for manufacturing thin film semiconductor device
JP2004064056A (en) Manufacturing method of semiconductor integrated circuit
JPH10189994A (en) Semiconductor device and manufacture thereof
JPH08148688A (en) Thin-film semiconductor device and manufacture thereof