JPH10133947A - 統合されたプロセッサ・メモリ装置 - Google Patents

統合されたプロセッサ・メモリ装置

Info

Publication number
JPH10133947A
JPH10133947A JP9187285A JP18728597A JPH10133947A JP H10133947 A JPH10133947 A JP H10133947A JP 9187285 A JP9187285 A JP 9187285A JP 18728597 A JP18728597 A JP 18728597A JP H10133947 A JPH10133947 A JP H10133947A
Authority
JP
Japan
Prior art keywords
cache
bank
victim
main memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9187285A
Other languages
English (en)
Inventor
Ashley Saulsbury
アシュレイ・ソールズバリー
Andreas Nowatzyk
アンドレアス・ノアズィック
Fong Pong
フォン・ポン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH10133947A publication Critical patent/JPH10133947A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 ヴィクティム・データ・キャッシュを有する
統合されたプロセッサ・メモリ装置を提供する。 【解決手段】 統合されたプロセッサ・メモリ装置は、
主メモリと、ＣＰＵと、ヴィクティムキャッシュと、一
次キャッシュとを備える。主メモリは主メモリバンクを
備えている。ＣＰＵによってメイン・メモリのアドレス
空間におけるアドレスが送出されると、ヴィクティム・
キャッシュ・ストレージにおいてヴィクティム・キャッ
シュ・ヒット又はヴィクティム・キャッシュ・ミスの何
れが生じたかを決定し、ヴィクティム・キャッシュ・ミ
スのときは、ヴィクティム・キャッシュ・ストレージに
おけるヴィクティム・キャッシュ・サブラインから選択
したヴィクティム・キャッシュ・サブラインを、新しい
ヴィクティム・キャッシュ・サブラインと置き換える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にオンチップ
のキャッシュとオンチップのメイン・メモリを有する統
合されたプロセッサ・メモリ（Ｐ／Ｍ）装置に係り、特
にオンチップ・データ・キャッシュ、オンチップ・ヴィ
クティム・データ・キャッシュおよび御チップ・メイン
・メモリを有するＰ／Ｍ装置に関する。
【０００２】
【従来の技術】従来プロセッサとメモリ装置の開発は別
々に進められて来た。プロセス技術、回路設計及び集積
チップ（ＩＣ）体系の進歩によって、プロセッサの速度
とメモリの容量は指数関数的に増大した。しかし、メモ
リ装置の遅延は劇的には改善されず、アクセス・タイム
はますますプロセッサの性能に対する制限要因となって
きつつある。このことは、メモリの壁として知られてい
る問題であり、ウィリアム・Ａ・ウルフ（William A. w
ulf）及びサリー・Ａ・マッキー（Sally A. Mckee）に
よる「メモリの壁の打開：明白なものとの関連」（Hitt
ing the Memory Wall: Implication of the Obviou
s），ＡＣＭコンピュータ・アーキテクチャー・ニュー
スVol．２３， No. １，１９９５年３月，に詳細に記載
されており、参照により明細書に組み込まれるものとす
る。
【０００３】階層化されたキャッシュを介して外部のオ
フチップのメイン・メモリにインターフェースする複雑
なスーパー・スカラー中央処理装置（ＣＰＵ）を用いる
現在の高性能プロセッサは特にこのメモリの壁の問題に
影響される。事実、このＣＰＵ中心の設計方法ではＣＰ
Ｕとメモリとの間の速度のギャップを埋めるのに多大な
電力とチップ領域を必要とする。
【０００４】かかるメモリの壁の問題の解決の努力は、
数段階のキャッシュをメモリ・システムに追加して、小
型で高速なスタティック・ランダム・アクセス・メモリ
（ＳＲＡＭ）によりＣＰＵに低遅延でデータを与えるよ
うにすることによって行われている。プリフェッチや適
切なコード・スケジュールのような遅延隠しの技術と組
み合わせることによって、キャッシュが十分活用できる
局所性を持つアプリケーションに対しては高性能プロセ
ッサを妥当な効率で動作させることが可能である。しか
し、キャッシュにうまく適合するアプリケーションにつ
いては劇的なパフォーマンスを達成するけれども、これ
らのプロセッサはますますアプリケーションに対する依
存性が高くなってしまった。例えば、ＣＡＤプログラ
ム、データベース・アプリケーションあるいは科学技術
アプリケーションは、しばしばＣＰＵベースの高速度の
期待から大きくはずれることがある。
【０００５】更に、ＣＰＵ中心の設計方式によって、深
いパイプラインを有する非常に複雑なスーパー・スカラ
ー・プロセッサがもたらされた。順不同実行やレジスタ
・スコアボード等の複雑さの多くはメモリ・システムの
遅延隠しのためである。さらに、これらのプロセッサは
外部のメイン・メモリと通信するためにキャッシュ、コ
ントローラおよびデータ・パスに関する膨大なサポート
・ロジックを必要とする。これによって、コスト、消費
電力及び設計の複雑さがかなり増大する。
【０００６】スーパー・スカラー・プロセッサを完全に
利用するためには、大きなメモリ・システムが必要であ
る。この結果、ＣＰＵとメイン・メモリの間の距離が長
くなるというボトルネックが生ずることになる。特に、
パッケージングや接続制限事項によって、利用可能なメ
モリ帯域幅を減少させるインターフェース及びチップ境
界が増加してしまう。
【０００７】しかし、プロセッサとメモリ装置を統合す
ることによって、ＣＰＵ中心の設計方式の問題の大半が
避けられる。更に、そうすることによって、単一チップ
設計の技術的制約を効果的に補償する多くの利点が生ず
る。
【０００８】
【発明が解決しようとする課題】特に、ＣＰＵ中心のプ
ロセッサ設計においては、命令とキャッシュ・ラインの
幅はメイン・メモリの幅よりもかなり狭い。これは主と
して、オフチップのメイン・メモリからこれらのキャッ
シュ・ラインにフィルするための時間によってプロセッ
サのメモリ・インターフェースで厳しい２次衝突効果(s
econd order contention effects）が生ずるためであ
る。この結果、このような全幅より小さな幅のキャッシ
ュでは、命令とデータ・スリームに関してしばしば高い
空間的局所性の利点を活用できない。
【０００９】１９９６年７月１日に出願されたAshley S
aulsbury, Andreas Nowatzyk, FongPong により発明さ
れた「全幅キャッシュを有する統合されたプロセッサ・
メモリ装置」と題する米国特許出願第６７５２５４号
（代理人整理番号Ａ−６２８６４/GSW/SMK）には、全幅
の小形オンチップのデータキャッシュ及び命令キャッシ
ュを有する統合されたプロセッサ・メモリ装置（Ｐ／Ｍ
装置）が開示れクレームされている。その命令キャッシ
ュでは、命令ストリームの一般に良好な局所性は、長い
命令キャッシュラインのプリフェッチが有効に機能する
ことを意味する。その一方で、このような全幅のデータ
キャッシュでは、効果的に機能するには、より複雑なア
クセスパターンに対応する必要がある。したがって、長
いデータキャッシュラインが低データキャッシュミス率
となるアプリケーションが存在する一方で、アプリケー
ションによっては、長いデータキャッシュラインは高デ
ータキャッシュミス率を生じ得ることになってしまう。
【００１０】
【課題を解決するための手段】要約すると、本発明は、
統合されたプロセッサ・メモリ装置に関する。本発明
は、メイン・メモリと、ＣＰＵと、ヴィクティム（犠
牲）キャッシュと、１次（プライマリイ）キャッシュと
を備えている。
【００１１】メイン・メモリは、所定のアドレス空間を
有し、メイン・メモリバンクを備えている。各メイン・
メモリバンクはアドレス空間の対応する部分を占め、ア
ドレス空間の対応部分におけるアドレスを有するメモリ
位置にワードをストアする。
【００１２】ヴィクティム・キャッシュは、ヴィクティ
ム・キャッシュ・ライン・ストレージと、ヴィクティム
・キャッシュ・バンク・タグ・ストレージと、ヴィクテ
ィム・キャッシュ・バンクロ・ジックとを備える。ヴィ
クティム・キャッシュストレージはワードのヴィクティ
ム・キャッシュ・サブラインをストアする。各ヴィクテ
ィム・キャッシュ・サブラインは、メイン・メモリの対
応するメモリ位置を有する。ヴィクティム・キャッシュ
・バンク・タグ・ストレージは、各ヴィクティム・キャ
ッシュ・サブラインに対して対応するヴィクティム・キ
ャッシュ・タグをストアする。各ヴィクティム・キャッ
シュ・タグは対応するヴィクティム・キャッシュ・サブ
ラインのメイン・メモリにおけるメモリ位置を識別す
る。ヴィクティム・キャッシュ・ロジックは、ＣＰＵ及
びヴィクティム・キャッシュ・サブライン・ストレージ
に結合されている。ＣＰＵがメイン・メモリのアドレス
空間におけるアドレスを送出すると、ヴィクティム・キ
ャッシュ・ロジックは、アドレス及びヴィクティム・キ
ャッシュ・サブラインのアドレス・タグから、ヴィクテ
ィム・キャッシュ・ストレージにおいてヴィクティム・
キャッシュ・ヒットあるいはヴィクティム・キャッシュ
・ミスがで生じたか否かを判定する。ヴィクティム・キ
ャッシュ・ミスが生じると、ヴィクティム・キャッシュ
・ロジックは、ヴィクティム・キャッシュ・ストレージ
のヴィクティム・キャッシュ・サブライン中から選択さ
れたヴィクティム・キャッシュ・サブラインを、新しい
ヴィクティム・キャッシュ・サブラインに置き換える。
【００１３】１次キャッシュは１次キャッシュ・バンク
を備える。各１次キャッシュ・バンクは、メイン・メモ
リ・バンク中の対応するメイン・メモリ・バンク、ヴィ
クティム・キャッシュ、及び、ＣＰＵに結合されてい
る。各１次キャッシュ・バンクは、１次キャッシュ・バ
ンク・ライン・ストレージと、１次キャッシュ・バンク
・タグ・ストレージと、１次キャッシュ・バンク・ロジ
ックとを備えている。１次キャッシュ・バンク・ライン
・ストレージは対応するメイン・メモリ・バンクに結合
されている。１次キャッシュ・バンク・ライン・ストレ
ージは複数ワードの１以上のキャッシュ・ラインをスト
アする。各キャッシュ・ラインは対応するメイン・メモ
リ・バンクにおけて対応するメモリ位置を有する。１次
キャッシュ・バンク・タグ・ストレージは各キャッシュ
・ラインの対応するアドレス・タグをストアし、各アド
レス・タグは対応するメイン・メモリ・バンクにおける
対応するキャッシュ・ラインのメモリ位置を識別する。
１次キャッシュ・バンク・ロジックは、ＣＰＵと、対応
するメイン・メモリ・バンクと、１次キャッシュ・バン
ク・ライン・ストレージとに結合されている。ＣＰＵが
対応するメイン・メモリ・バンクのアドレス空間の一部
におけるアドレスを送出すると、１次キャッシュ・バン
ク・ロジックは、アドレス及びキャッシュ・ラインのア
ドレス・タグから、キャッシュ・ヒットあるいはキャッ
シュ・ミスが１次キャッシュ・バンク・ライン・ストレ
ージで生じたかどうかを判定する。キャッシュ・ミスが
生じると、１次キャッシュ・バンク・ロジックは、１次
キャッシュ・バンク・ライン・ストレージにおけるキャ
ッシュ・ラインのヴィクティム・キャッシュ・ライン
を、送出されたアドレスにより指定された対応するメイ
ン・メモリ・バンクにおける対応するメモリ位置からの
新しいキャッシュ・ラインと置き換え、ヴィクティム・
キャッシュ・ラインのサブラインを新しいヴィクティム
・キャッシュ・サブラインとしてルーティングをする。
【００１４】
【発明の実施の形態】図１を参照すると、本発明による
統合されたＰ／Ｍ装置１００の典型的な実施形態が示さ
れている。Ｐ／Ｍ装置の統合されている構成要素にはＣ
ＰＵ１０２、オンチップ・メモリ・システム１０３、６
４ビット・データ・バス１０８、２５ビット・データ・
アドレス・バス１１０、３２ビット命令バス１１２、２
５ビット命令アドレス・バス１１４及び制御バス１１６
が含まれる。メモリ・システムは１６個のメモリ・ブロ
ック１０４及び１個のヴィクティム・キャッシュ１０６
を有する。
【００１５】各メモリ・ブロック１０４には、対応する
メイン・メモリ・バンク１１８、対応する命令キャッシ
ュ・バンク１２０及び対応するデータ・キャッシュ・バ
ンク１２２が含まれる。以下の検討から明らかなよう
に、１６個のメイン・メモリ・バンクはＰ／Ｍ装置のメ
イン・メモリを形成する。更に１６個の命令キャッシュ
・バンクは直接マップされた命令キャッシュを形成し、
１６個のデータ・キャッシュ・バンクは２ウェイのセッ
ト・アソシエイティブ・データ・キャッシュを形成す
る。更に、ヴィクティム・キャッシュは１６ウェイのフ
ル・アソシエイティブ・キャッシュである。
【００１６】図２を参照すると、各メモリ・ブロック１
０４のメイン・メモリ・バンク１１８はメモリ・セル１
２３の４０９６（４Ｋ）行を有する１６ＭビットＤＲＡ
Ｍを具備する。各行は４０９６のメモリ・セルを有す
る。メイン・メモリ・バンクには１２アドレス・ビット
によってアドレス（識別）される行を突き止めるための
１２アドレス・ビットをデコードする行デコーダ１２４
が含まれる。更に、メイン・メモリ・バンクには、アド
レスされた行のメモリ・セルに対して同時に４０９６ビ
ットをまとめて読み書きする４０９６個のセンス・アン
プ１２６が含まれる。典型的実施形態では、メイン・メ
モリ・バンクはＤＲＡＭを具備しているので、メイン・
メモリ・バンクに対するアクセス・タイムは６サイクル
（３０ｎｓ）である。
【００１７】各メイン・メモリ・バンク１１８の行は４
０９６ビットすなわち５１２バイト幅であるので、各メ
イン・メモリ・バンクは２Ｍバイトを有し、１６個のメ
イン・メモリ・バンクでは合わせて３２Ｍバイトを有す
ることになる。従って、各メイン・メモリ・バンクは３
２Ｍバイトのメイン・メモリ・アドレス空間のうちの２
Ｍバイト部分を占有する。更に、各バイトは２５ビット
・アドレスＡ２４〜Ａ０でアドレス可能であり、このう
ち最上位４アドレス・ビットＡ２４〜Ａ２１はメイン・
メモリ・バンクを識別し、次の１２アドレス・ビットＡ
２０〜Ａ９はメイン・メモリ・バンクの行を識別し、最
下位９アドレス・ビットＡ０〜Ａ８は行内のバイトを識
別する。
【００１８】〔命令キャッシュ〕図２を再び参照する
と、各メモリ・ブロック１０４の命令キャッシュ・バン
ク１２０は命令キャッシュ・バンク・ライン・ストレー
ジ１２８を含む。この命令キャッシュ・バンク・ライン
・ストレージは４０９６個のラッチを有する単一の長い
バッファ１３０を具備する。このバッファのラッチは、
メモリ・ブロックのメイン・メモリ・バンク１１８の各
行のように、４０９６ビットすなわち５１２バイト幅で
ある単一の長い命令キャッシュ・ライン（又はブロッ
ク）を一括してストアする。更に、命令キャッシュ・ラ
インはメイン・メモリ・バンクの各行の幅と同じ幅であ
るので、全幅であると考えられる。典型的実施形態にお
いて、各命令ワードは３２ビットすなわち４バイト長で
ある。この結果、命令キャッシュ・ラインは１２８命令
ワード幅であり、同様にメイン・メモリ・バンクの各行
も命令ワードをストアする。
【００１９】更に、各メモリ・ブロック１０４におい
て、メイン・メモリ・バンク１１８の各行は命令キャッ
シュ・バンク・ライン・ストレージ１２８の単一命令キ
ャッシュ・バンク・ラインにインデックス付け（マッ
プ）される。従って、メイン・メモリ・バンクの１行を
指定する２５ビットの命令アドレスＡ２４〜Ａ０は全て
命令キャッシュ・バンク・ライン・ストレージに対して
同一のインデックスを有する。このインデックスは、こ
れらアドレスの上位４ビットＡ２４〜Ａ２１であり、メ
イン・メモリ・バンクも識別する。
【００２０】各メイン・メモリ・バンク１０４の命令キ
ャッシュ・バンク１２０も命令キャッシュ・バンク・タ
グ・ストレージ１３２を含む。命令キャッシュ・バンク
・タグ・ストレージは、１２ビットの命令キャッシュ・
タグ（これは、命令キャッシュ・バンク・ライン・スト
レージ１２８に現在ストア（キャッシュ）されている命
令キャッシュ・ラインで通常占有されている対応するメ
イン・メモリ・バンク１１８の行を識別する）をストア
する。このタグは、まもなく説明するように、生成され
てメイン・メモリ・アドレス空間の対応するメイン・メ
モリ・バンク部分に存在する２５ビットの各命令アドレ
スＡ２４〜Ａ０の中の１２アドレス・ビットＡ２０〜Ａ
９に対して、命令キャッシュ・バンク・ロジック１３４
によって比較される。
【００２１】各メモリ・ブロック１０４の命令キャッシ
ュ・バンク１２０の動作は命令キャッシュ・バンク・ロ
ジック１３４によって制御される。図３に転じると、各
命令キャッシュ・バンクの命令キャッシュ・バンク・ロ
ジックは、命令キャッシュ・バンク制御状態マシン１３
６、命令キャッシュ・バンク・アドレス／タグ比較回路
１３８及び命令キャッシュ・バンク選択回路１４０を含
む。図４は、命令キャッシュ・バンク制御状態マシンの
動作状態を示す。
【００２２】図２〜４を参照すると、ＣＰＵがその命令
パイプラインに対する新しい命令ワードをフェッチしよ
うとするとき、命令ワードをフェッチするため、ＣＰＵ
は２５ビットの命令アドレスＡ２４〜Ａ０を命令アドレ
ス・バス１１４に送出する。この送出された命令アドレ
スは、メイン・メモリのアドレス空間における命令ワー
ドのメモリ位置を指定する。
【００２３】各命令キャッシュ・バンク１２０におい
て、命令キャッシュ・バンク・ロジック１３４の命令キ
ャッシュ・バンク選択回路１４０は、命令アドレス・バ
ス１１４から、この送出された命令アドレスの最上位４
ビットＡ２４〜Ａ２１を受け取る。それに応答して、命
令キャッシュ・バンク選択回路１４０はこれら４アドレ
ス・ビットをデコードし、これらが対応するメイン・メ
モリ・バンク１１８を識別しているかどうか（すなわ
ち、送出されたアドレスがメイン・メモリ・アドレス空
間の対応するメイン・メモリ部分にあるかどうか）を決
定する。もしこれらが対応するメイン・メモリ・バンク
を識別していれば、命令キャッシュ・バンク選択回路
は、バンク選択信号を、命令キャッシュ・バンク制御状
態マシン１３６及び命令キャッシュ・バンク・アドレス
／タグ比較回路１３８に送って対応するメイン・メモリ
・バンクが選択されたことを知らせる。そうでない場合
は、バンク選択信号は対応するメイン・メモリ・バンク
が選択されなかったことを示し、命令キャッシュ・バン
ク制御状態マシンはアイドル状態（図４の状態１３７）
のままである。
【００２４】各命令キャッシュ・バンク１２０におい
て、バンク選択信号により対応するメイン・メモリ・バ
ンク１１８の選択が示されると、命令キャッシュ・バン
ク・アドレス／タグ比較回路１３８は、命令キャッシュ
・バンク・タグ・ストレージ１３２に現在ストアされて
いる命令キャッシュ・ライン・タグと、命令アドレス・
バス１１４上に送出された１２アドレス・ビットＡ２０
〜Ａ９とを比較する。前にそれとなく述べたように、こ
れら１２アドレス・ビットは、命令ワードがストアされ
ている対応するメイン・メモリ・バンクの行のメモリ位
置を識別する。
【００２５】もし、一致の結果が得られれば、命令キャ
ッシュ・バンク・アドレス／タグ比較回路１３８は、バ
ンク選択信号と共に命令キャッシュ・バンク・ヒットが
生じたことを示す命令キャッシュ・バンク・ヒット／ミ
ス信号を送出する。これは、送出された命令アドレスで
指定されたメモリ位置が命令キャッシュ・バンク・ライ
ン・ストレージ１２８に現在ストアされている命令キャ
ッシュ・ラインにおいて現在アクセス可能であることを
意味する。
【００２６】各命令キャッシュ・バンク１２０からの命
令キャッシュ・バンク・ビット／ミス信号及びバンク選
択信号は、制御バス１１６を介してＣＰＵ１０２に与え
られる。命令キャッシュ・バンクからの命令キャッシュ
・バンク・ヒット／ミス信号及びバンク選択信号が、命
令キャッシュ・バンク内で命令キャッシュ・バンク・ヒ
ットが生じたことを示すと、これにより、命令ワードが
命令キャッシュ・バンク１２０から直接フェッチされる
ことがＣＰＵに知らされる。この結果、命令キャッシュ
・バンク・ミスが生じた場合のように、メイン・メモリ
・バンクから命令キャッシュ・バンクへ命令が読み出さ
れるのを待つために、ＣＰＵが命令パイプラインを失速
させる必要がない。
【００２７】各命令キャッシュ・バンク１２０におい
て、命令キャッシュ・バンク・ヒット／ミス信号は命令
キャッシュ・バンク制御状態マシン１３６にも与えられ
る。命令キャッシュ・バンク制御状態マシン１３６は、
更に命令アドレス・バス１１４から、送出された命令ア
ドレスの７アドレス・ビットＡ８〜Ａ２、及び、命令キ
ャッシュ・バンク・ライン・ストレージ１２８に現在ス
トアされている命令キャッシュ・ラインを受け取る。
【００２８】命令キャッシュ・バンク１２０からの命令
キャッシュ・バンク・ヒット／ミス信号及びバンク選択
信号が、命令キャッシュ・バンク内で命令キャッシュ・
バンク・ヒットが生じたことを示すと、命令キャッシュ
・バンクの命令キャッシュ・バンク制御状態マシン１３
６はそのアイドル状態（図４の状態１３７）を脱し、受
け取った７アドレス・ビットをデコードして送出された
命令アドレスによって指定された命令キャッシュ・ライ
ン内のアクセス可能なメモリ位置を決定する。次に命令
キャッシュ・バンク状態マシン１３６はこのメモリ位置
から命令ワードをフェッチし、ＣＰＵ１０２へ与える
（図４の状態１３９）。これは、その命令ワードがＣＰ
Ｕ１０２によって受信されるようにその命令ワードを命
令バス１１２へルーティング（マルチプレクシング）す
ることによって行われる。その結果、命令ワードのフェ
ッチが完了する。典型的実施形態では、これは単一サイ
クル（例えば５ｎｓ）で行われる。
【００２９】しかし、各命令キャッシュ・バンク１２０
において、命令キャッシュ・バンク・アドレス／タグ比
較回路１３８は、命令キャッシュ・ライン・タグと１２
アドレス・ビットＡ２０〜Ａ９との比較で一致しなかっ
たと決定したときには、バンク選択信号と共に命令キャ
ッシュ・バンク・ミスが生じたことを示す命令キャッシ
ュ・バンク・ヒット／ミス信号を送出する。これは、送
出された命令アドレスで指定された場所が、命令キャッ
シュ・バンク・ライン・ストレージ１２８に現在ストア
されている命令キャッシュ・ラインではアクセスが現在
可能でないことを意味する。
【００３０】従って、命令キャッシュ・バンク１２０か
らＣＰＵ１０２が受け取った命令キャッシュ・バンク・
ヒット／ミス信号及びバンク選択信号により、命令キャ
ッシュ・バンク・ミスが生じたことを示されると、動作
を遅らせて、送出された命令アドレスによって指定され
たメモリ位置での新しい命令キャッシュ・ラインが、命
令キャッシュ・バンク制御状態マシンによって対応する
メイン・メモリ・バンク１１８から命令キャッシュ・バ
ンクへと読み出されるように（図４の状態１４１）す
る。この場合、命令キャッシュ・バンク制御状態マシン
１３６は、命令キャッシュ・バンク・ヒット／ミス信号
及びバンク選択信号を受け取ると、読み出しが行われる
ことを示すＷ／Ｒ制御信号及びメモリ・アドレス・バス
１１４から受け取った１２アドレス・ビットＡ２０〜Ａ
９を、メイン・メモリ・バンク１１８へと送出する。こ
の１２アドレス・ビットに応答して、行デコーダは、こ
の１２アドレス・ビットによって識別されるメイン・メ
モリ・バンクの行を突き止める。更に、このＷ／Ｒ制御
信号に応答して、センス・アンプ１２６はこの行を新し
い命令キャッシュ・ラインとして読み出す。この動作が
行われている間に、命令キャッシュ・バンク制御状態マ
シン１３６は命令キャッシュ・バンク・ライン・ストレ
ージ１２８のバッファ１３０へバッファ制御信号を送出
する。これに応答して、バッファはセンス・アンプ１２
６から受け取った新しい命令キャッシュ・ラインをラッ
チし、これによって以前そのバッファにラッチされてい
た前の命令キャッシュ・ラインを置き換える。典型的な
実施形態では、これを行うために６サイクルを必要と
し、その内訳は、キャッシュ・バンク・ミスが生じたこ
とを判定するのに１サイクル、センス・アンプのプリチ
ャージと行デコーダによるアドレス・ビットのデコード
に４サイクル、センス・アンプによって読み出された新
しい命令キャッシュ・ラインをバッファにラッチするの
に１サイクルとなっている。
【００３１】各命令キャッシュ・バンクにおいて、一旦
新しい命令キャッシュ・ラインが命令キャッシュ・バン
ク・ライン・ストレージ１２８にストアされると、命令
キャッシュ・バンク制御状態マシン１３６は、送出され
た命令アドレスの７アドレス・ビットＡ８〜Ａ２をデコ
ードして新しい命令キャッシュ・ライン内の命令ワード
を突き止め、次にその突き止めた命令ワードを命令キャ
ッシュ・ラインからフェッチし、前に述べたようにその
命令ワードをＣＰＵ１０２へ送る（図４の状態１３
９）。前述のように、典型的な実施形態では、これは１
サイクルで行われる。これが実行された後、命令キャッ
シュ・バンク制御状態マシン１３６はアイドル状態に戻
り（図４の状態１３７）、次に送出される命令アドレス
を待つ。
【００３２】前述の通り、１６個の命令キャッシュ・バ
ンク１２０は、８Ｋバイトを有する直接マップされたオ
ンチップの命令キャッシュ・メモリを形成している。各
命令キャッシュ・バンクにストアされている命令キャッ
シュ・ラインは全幅であるのでキャッシュ・ミスの割合
は、全幅より少ない幅の命令キャッシュ・ラインを有す
る従来のプロセッサに比べて、大幅に低減される。この
低いキャッシュ・ミスの割合は長い命令キャッシュ・ラ
インをプリフェッチする効果と命令ストリームにおける
常に高い空間的局所性によるものである。
【００３３】更に、オフチップのメイン・メモリとオン
チップの命令キャッシュを有する従来のプロセッサは、
全幅の命令キャッシュ・ラインの利益を受けられない。
これは、全幅のキャッシュ・ラインをメイン・メモリか
ら命令キャッシュへ読み出すときにメモリ・インターフ
ェースに導入される厳しい２次衝突効果によるためであ
る。しかし、本発明では、命令キャッシュ・バンク１１
８とメイン・メモリ・バンク１２０が両方共オンチップ
であるためにこれらの衝突効果は除去される。従って、
典型的実施形態では、全幅の命令キャッシュ・ラインの
全体はメイン・メモリ・バンクから対応する命令キャッ
シュ・バンクへ６サイクルで読み出すことができる。
【００３４】〔データ・キャッシュ及びヴィクティム・
データ・キャッシュ〕再び図２を参照すると、各メモリ
・ブロック１０４の１次（プライマリイの）データ・キ
ャッシュ・バンク１２２には、２つのバッファ１４６を
有する１次（プライマリイの）データ・キャッシュ・バ
ンク・ライン・ストレージ１４４が含まれる。各命令キ
ャッシュ・バンク・ライン・ストレージ１２８のバッフ
ァ１３０のように、１次データ・キャッシュ・バンク・
ライン・ストレージの各バッファは、４０９６ビットす
なわち５１２バイト幅である１次データ・キャッシュ・
バンク・ラインをストアする４０９６個のラッチを含
む。更に、典型的な実施形態では、各１次データ・キャ
ッシュ・ラインは、各ワードが６４ビットすなわち８バ
イト長である６４データ・ワードの幅である。
【００３５】各メモリ・ブロック１０４では、メイン・
メモリ・バンク１１８の各行は、命令キャッシュ・バン
ク・ライン・ストレージ１２８の命令キャッシュ・ライ
ンに対してインデックス付けされていると共に、１次デ
ータ・キャッシュ・バンク・ライン・ストレージ１４４
の両方の１次データ・キャッシュ・ラインに対してイン
デックス付けされている。従って、メイン・メモリ・バ
ンクの行を指定する２５ビットのデータ・アドレスＡ２
４〜Ａ０は１次データ・キャッシュ・バンク・ライン・
ストレージに対して同一のインデックスを有する。命令
アドレスと同様に、このインデックスはデータ・アドレ
スの最上位４ビットＡ２４〜Ａ２１であり、メイン・メ
モリ・バンクを識別する。
【００３６】各メモリ・ブロック１０４の１次データ・
キャッシュ・バンク１２２は、１次データ・キャッシュ
・バンク・タグ／フラグ・ストレージ１４８も有する。
１次データ・キャッシュ・バンク・タグ／フラグ・スト
レージは、１次データ・キャッシュ・バンク・ストレー
ジ１４４に現在ストアされていつ２つの１次データ・キ
ャッシュ・ラインのそれぞれに対する対応する、１２ビ
ットの１次データ・キャッシュ・ライン・タグ及び対応
するダーティ・フラグをストアする。各タグは、対応す
る１次データ・キャッシュ・ラインで通常占有されてい
る対応するメイン・メモリ・バンク１１８の行を識別す
る。これらのタグは、送出されてメイン・メモリ・アド
レス空間の対応するメイン・メモリ・バンク部分に存在
する各２５ビットのデータ・アドレスＡ２４〜Ａ０の１
２アドレス・ビットと１次データ・キャッシュ・バンク
・ロジック１５０によって比較される。各ダーティ・フ
ラグは、対応する１次データ・キャッシュ・ラインがダ
ーティ（すなわち、１つ以上のデータ・ワードが１次デ
ータ・キャッシュ・ラインには書き込まれたが、まだメ
イン・メモリ・バンクには書き込まれていない状態）で
あるか否か、を識別する。更に、この１次データ・キャ
ッシュ・バンク・タグ／フラグ・ストレージは、どの１
次データ・キャッシュ・ラインが最も古い時点で用いら
れた（アクセスされた）かを示す最古使用（ＬＲＵ， L
east Recently Used）フラグをストアする。
【００３７】各メモリ・ブロック１０４の１次（プライ
マリイの）データ・キャッシュ・バンク１２０の動作
は、１次（プライマリイの）データ・キャッシュ・バン
ク・ロジック１５０によって制御される。図５に示すよ
うに、各１次データ・キャッシュ・バンクの１次データ
・キャッシュ・バンク・ロジックは、１次データ・キャ
ッシュ・バンク制御状態マシン１５２、１次データ・キ
ャッシュ・バンク・アドレス／タグ比較回路１５４及び
１次データ・キャッシュ・バンク選択回路１５６を含
む。図６は１次データ・キャッシュ・バンク・ロジック
制御状態マシンの動作の状態を示す。
【００３８】図７を参照すると、後に詳細に説明するよ
うに、ヴィクティム・データ・キャッシュを用いて、最
近置き換えられた（置換ヴィクティムであった）１次デ
ータ・キャッシュ・ラインのヴィクティム・データ・キ
ャッシュ・サブライン（又はサブブロック）に、１次デ
ータ・キャッシュ・バンク１２２における新しい１次デ
ータ・キャッシュ・ラインをストアする。ヴィクティム
・データ・キャッシュは、１６個のバッファ１６２を具
備したヴィクティム・データ・キャッシュ・ライン・ス
トレージ１６０を含む。ヴィクティム・データ・キャッ
シュ・ライン・ストレージの各バッファは、２５６ビッ
トすなわち３２バイト幅のヴィクティム・データ・キャ
ッシュ・サブラインをストアする２５６個のラッチを含
む。従って、典型的な実施形態では、各ヴィクティム・
データ・キャッシュ・サブラインは４データ・ワード幅
である。
【００３９】ヴィクティム・データ・キャッシュ１０６
は、ヴィクティム・データ・キャッシュ・タグ／フラグ
・ストレージ１６４も含む。ヴィクティム・データ・キ
ャッシュ・タグ／フラグ・ストレージは、ヴィクティム
・データ・キャッシュ・ライン・ストレージ１６０に現
在ストアされている１６個のヴィクティム・データ・キ
ャッシュ・サブ・ラインのそれぞれに対する対応する２
２ビットのタグをストアする。各タグは、対応するヴィ
クティム・データ・キャッシュ・サブラインを識別し、
そのヴィクティム・データ・キャッシュ・サブラインが
通常メイン・メモリ内に占有するメモリ位置を示す。こ
れらのタグは、ヴィクティム・データ・キャッシュ・ロ
ジック１６６によって、送出された各２５ビット・デー
タ・アドレスＡ２４〜Ａ０の１９アドレス・ビットＡ２
４〜Ａ６と比較される。更に、ヴィクティム・データ・
キャッシュ・タグ／フラグ・ストレージはフラッシュ・
フラグをストアし、そのフラッシュ・フラグは、次にど
のヴィクティム・データ・キャッシュ・サブラインがフ
ラッシュされ、新しいヴィクティム・データ・キャッシ
ュ・サブラインがそのヴィクティム・データ・キャッシ
ュに書き込まれるかを識別する。
【００４０】ヴィクティム・データ・キャッシュ１０６
の動作はヴィクティム・データ・キャッシュ・ロジック
１６６によって制御される。図８に示すように、ヴィク
ティム・データ・キャッシュ・ロジック１６６はヴィク
ティム・データ・キャッシュ制御状態マシン１６８及び
ヴィクティム・データ・キャッシュ・アドレス／タグ比
較回路１７０を含む。図９は、ヴィクティム・データ・
キャッシュ・ロジック制御状態マシンの動作状態を示
す。
【００４１】図１を参照すると、ＣＰＵは、メイン・メ
モリに対してデータ・ワードを読み書きしようとすると
き、２５ビットのデータ・アドレスＡ２４〜Ａ０をデー
タ・アドレス・バス１１０上に送出する。送出されたデ
ータ・アドレスは、データ・ワードが読み書きされるメ
イン・メモリ内のアドレス空間のメモリ位置を指定す
る。ＣＰＵは読み出しか書き込みかを示す書き込み／読
み出し（Ｗ／Ｒ）信号も制御バス１１６上に送出する。
【００４２】次に図７〜図９に移り、ＣＰＵ１０２によ
ってデータ・アドレスが送出される毎に、ヴィクティム
・データ・キャッシュ１０６のヴィクティム・データ・
キャッシュ・アドレス／タグ比較回路１７０は、ヴィク
ティム・データ・キャッシュ・タグ／フラグ・ストレー
ジ１６４に現在ストアされているタグとデータ・アドレ
ス・バス１１０上に送出されたデータ・アドレスの中の
１９アドレス・ビットＡ２４〜Ａ６とを比較する。もし
一致すれば、ヴィクティム・データ・キャッシュ・アド
レス／タグ比較回路は、ヴィクティム・データ・キャッ
シュ・ヒットが生じたことを示すヴィクティム・データ
・キャッシュ・ヒット／ミス信号を送出する。これは、
送出されたアドレスによってアドレスされたメモリ位置
がヴィクティム・データ・ライン・ストレージ１６０内
にストアされたヴィクティム・データ・キャッシュ・サ
ブラインの１つで現在アクセス可能である事を意味す
る。ヴィクティム・データ・キャッシュ・ヒット／ミス
信号はまた、ヴィクティム・データ・キャッシュ・ヒッ
トが生じたヴィクティム・データ・キャッシュ・サブラ
インを識別する。しかし、一致しなければ、送出された
アドレスによってアドレスされたメモリ位置が、ヴィク
ティム・データ・キャッシュ・ライン・ストレージ内に
ストアされているヴィクティム・データ・キャッシュ・
サブラインの１つにおいて現在アクセスできないことを
意味し、ヴィクティム・データ・キャッシュ・アドレス
／タグ比較回路は、ヴィクティム・データ・キャッシュ
・ミスが生じたことを示すヴィクティム・データ・キャ
ッシュ・ヒット／ミス信号を送出する。
【００４３】従来のヴィクティム・データ・キャッシュ
と異なり、典型的実施形態におけるヴィクティム・デー
タ・キャッシュ１０６は、ヴィクティム・データ・キャ
ッシュ・サブラインを１次データ・キャッシュ・バンク
１２２へライト・バックする（書き戻す）ためには使用
されない。言い換えれば、ヴィクティム・データ・キャ
ッシュは、データ・ワードをヴィクティム・データ・キ
ャッシュ・サブラインに書き込むことができず、またダ
ーティ・ヴィクティム・データ・キャッシュ・サブライ
ンを対応する１次データ・キャッシュ・バンクにライト
・バックすることができない。これは、後で論ずるよう
にタイミングと体系的制約によるものである。
【００４４】ヴィクティム・データ・キャッシュ制御状
態マシン１６８は、ＣＰＵ１０２からのＷ／Ｒ信号を制
御バス上で受け取り、ヴィクティム・データ・キャッシ
ュ・ヒット／ミス信号をヴィクティム・データ・キャッ
シュ・アドレス／タグ比較回路１７０から受け取り、送
出されたアドレスの中の６アドレス・ビットＡ８〜Ａ３
をデータ・アドレス・バス１１０上で受け取り、ヴィク
ティム・データ・キャッシュ・ライン・ストレージ１６
０に現在ストアされているヴィクティム・データ・キャ
ッシュ・サブラインを受け取る。Ｗ／Ｒ信号により読み
出しが行われていることが示され、ヴィクティム・デー
タ・キャッシュ・ヒット／ミス信号がヴィクティム・デ
ータ・キャッシュ・ヒットが生じたことを示すと、ヴィ
クティム・データ・キャッシュ制御状態マシンはそのア
イドル状態（図９の状態１７１）から脱し、受け取った
６アドレス・ビットをデコードしてデータ・ワードを読
み出すべき識別されたヴィクティム・データ・キャッシ
ュ内のデータ・ワードのアクセス可能なメモリ位置を決
定する。ヴィクティム・データ・キャッシュ制御状態マ
シン１６８は、データ・ワードを識別されたヴィクティ
ム・データ・キャッシュ・サブラインから読み出し、Ｃ
ＰＵ１０２へ与える（図９の状態１７３）。これは、識
別されたヴィクティム・データ・キャッシュ・サブライ
ンのデータをデータ・バス１０８に送出してＣＰＵが受
け取れるようにすることによって行われる。典型的実施
形態では、ヴィクティム・データ・キャッシュをアクセ
スし、ヴィクティム・データ・キャッシュ・サブライン
をＣＰＵへ読み出すのにわずか１サイクルが必要なだけ
である。
【００４５】しかし、ＣＰＵ１０２から受け取ったＷ／
Ｒ信号が書き込みが行われることを示し、あるいはヴィ
クティム・データ・キャッシュ・ミスが生じたことを示
すヴィクティム・データ・キャッシュ・ヒット／ミス信
号が送出されると、ヴィクティム・データ・キャッシュ
制御状態マシン１６８はアイドル状態（図９の状態１７
１）のままである。この場合、送出されたデータ・アド
レスによって指定されたメモリ位置に読み書きされるデ
ータ・ワードは、送出されたデータ・アドレスによって
指定されたメモリ位置を有する対応するメイン・メモリ
・バンク１１８を有するメモリ・ブロック１０４内の１
次データ・キャッシュ・バンク１２２に対して読み書き
をされなければならない。
【００４６】ＣＰＵ１０２はヴィクティム・データ・キ
ャッシュ・ヒット／ミス信号も受け取る。従って、ＣＰ
Ｕは、読み出し中にヴィクティム・データ・キャッシュ
・ヒットが生じたことを示すヴィクティム・データ・キ
ャッシュ・ヒット／ミス信号を受け取ると、データ・バ
ス１０８を介してヴィクティム・データ・キャッシュ１
０６によって与えられるべき送出されたデータ・アドレ
スによって指定されたメモリ位置でそのデータ・ワード
を待つ。しかし、ＣＰＵは、書き込み中にヴィクティム
・データ・キャッシュ・ヒットが生じたことを示すヴィ
クティム・データ・キャッシュ・ヒット／ミス信号を受
け取るか、あるいはヴィクティム・データ・キャッシュ
・ミスが生じたことを示すヴィクティム・データ・キャ
ッシュ・ヒット信号を受け取ると、送出されたデータ・
アドレスによって指定されたメモリ位置を有するメイン
・メモリ・バンク１１８に対応する１次データ・キャッ
シュ・バンク１２２によって１次データ・キャッシュ・
バンクのヒット信号又はミス信号が送出されたかどうか
を判定する。
【００４７】図２、５及び６を参照すると、各１次デー
タ・キャッシュ・バンク１２２において、１次データ・
キャッシュ・バンク・ロジック１５０の１次データ・キ
ャッシュ・バンク選択回路１５６は、各命令キャッシュ
・バンク１２０の命令キャッシュ・バンク・ロジック１
３４の命令キャッシュ・バンク選択回路１４０と同様に
動作する。従って、１次データ・キャッシュ・バンク選
択回路１５６は、送出されたデータ・アドレスの上位４
ビットＡ２４〜Ａ２１をデータ・アドレス・バス１１０
から受け取る。それに応答して、１次データ・キャッシ
ュ・バンク選択回路１５６は、これら４アドレス・ビッ
トをデコードしてこれらのビットが対応するメイン・メ
モリ・バンク１１８を識別しているかどうか判定する。
もし対応するメイン・メモリ・バンクを識別していれ
ば、１次データ・キャッシュ・バンク選択回路はバンク
選択信号を１次データ・キャッシュ・バンク制御状態マ
シン１５２及び１次データ・キャッシュ・バンク・アド
レス／タグ比較回路１５４に送って対応するメイン・メ
モリ・バンクが選択されたことを知らせる。その他の場
合は、バンク選択信号は、対応するメイン・メモリ・バ
ンクが選択されなかったことを示し、１次データ・キャ
ッシュ・バンク制御状態マシンはアイドル状態（図６の
状態１５７）のままである。
【００４８】各１次データ・キャッシュ・バンク１２２
において、バンク選択信号が、対応するメイン・メモリ
・バンク１１８が選択されたことを示すと、１次データ
・キャッシュ・バンク・アドレス／タグ比較回路１５４
は、１次データ・キャッシュ・バンク・タグ／フラグ・
ストレージ１４８に現在ストアされている１次データ・
キャッシュ・ライン・タグと、データ・アドレス・バス
１１０上に送出された１２アドレス・ビットＡ２０〜Ａ
９とを比較する。これらの１２アドレス・ビットは、読
み出しのため現在データ・ワードがストアされている
か、あるいは書き込みのためにこれからデータ・ワード
がストアされる対応するメイン・メモリ・バンクの行の
メモリ位置を識別する。
【００４９】もし一致していれば、１次データ・キャッ
シュ・アドレス／タグ比較回路１５４は、バンク選択信
号と共に１次データ・キャッシュ・バンク・ヒットが生
じたことを示す１次データ・キャッシュ・バンク・ヒッ
ト／ミス信号を送出する。これは、送出されたデータ・
アドレスによって指定されたメモリ位置が、１次データ
・キャッシュ・バンク・ライン・ストレージ１４４にス
トアされている１次データ・キャッシュ・ラインの１つ
で現在アクセス可能であることを意味する。１次データ
・キャッシュ・バンク・ヒット／ミス信号は、この１次
データ・キャッシュ・ラインも識別する。一方、一致し
なければ、これは、送出されたデータ・アドレスによっ
てアドレスされたメモリ位置が、１次データ・キャッシ
ュ・バンク・ライン・ストレージ１４４にストアされて
いる１次データ・キャッシュ・ラインの１つにおいて現
在アクセス可能でないことを意味し、１次データ・キャ
ッシュ・バンク・アドレス／タグ比較回路は、バンク選
択信号と共に１次データ・キャッシュ・バンク・ミスが
生じたことを示す１次データ・キャッシュ・バンク・ヒ
ット／ミス信号を送出する。
【００５０】各１次データ・キャッシュ・バンク１２２
において、１次データ・キャッシュ・バンク・ヒット／
ミス信号が１次データ・キャッシュ・バンク制御状態マ
シン１５２に与えられる。ヴィクティム・データ・キャ
ッシュ１０６からのヴィクティム・データ・キャッシュ
・ヒット／ミス信号も、ＣＰＵからのＷ／Ｒ信号と共に
制御バス１１６を介して１次データ・キャッシュ・バン
ク制御状態マシンに与えられる。
【００５１】前に示したように、読み出し中にヴィクテ
ィム・データ・キャッシュ・ヒットを表すヴィクティム
・データ・キャッシュ・ヒット／ミス信号が送出される
と、ヴィクティム・データ・キャッシュ１０６はＣＰＵ
に、送出されたアドレスによってアドレスされたメモリ
位置のデータ・ワードを与える。従って、各１次データ
・キャッシュ・バンク１２２において、１次データ・キ
ャッシュ・バンク制御状態マシン１５２は、ヴィクティ
ム・データ・キャッシュ・ヒットを示すヴィクティム・
データ・キャッシュ・ヒット／ミス信号及び読み出しを
示すＷ／Ｒ信号を受け取ると、アイドル状態（図６の状
態１５７）のままとなる。これは、１次データ・キャッ
シュ・バンク制御状態マシンが、１次データ・キャッシ
ュ・バンク・アドレス／タグ比較回路１５４から１次デ
ータ・キャッシュ・バンク・ヒットが生じたことを示す
１次データ・キャッシュ・バンク・ヒット／ミス信号を
受け取ったときも同じである。
【００５２】しかし、ヴィクティム・データ・キャッシ
ュ・ヒットを示すヴィクティム・データ・キャッシュヒ
ット／ミス信号が書き込み中に送出されたときや、ヴィ
クティム・データ・キャッシュ・ミスを示すヴィクティ
ム・データ・キャッシュ・ヒット／ミス信号が送出され
たときは、ヴィクティム・データ・キャッシュ１０６
は、送出されたデータ・アドレスによってアドレスされ
た場所をアクセスするためには用いられない。従って、
各１次データ・キャッシュ・バンク１２２において、今
説明した２つの条件のどちらにおいても、１次データ・
キャッシュ・バンク制御状態マシン１５２は、１次デー
タ・キャッシュ・バンク・ヒット／ミス信号及びバンク
選択信号が１次データ・キャッシュ・バンクのヒットが
生じたことを示す場合やミスが生じたことを示す場合の
何れにおいても、送出されたデータ・アドレスによって
指定されたメモリ位置でのデータ・ワードの読み・書き
を制御する。
【００５３】各１次データ・キャッシュ・バンク１２２
からの１次データ・キャッシュ・バンク・ヒット／ミス
信号及びバンク選択信号は、制御バス１１６を介してＣ
ＰＵ１０２に与えられる。１次データ・キャッシュ・バ
ンクからのこれらの信号が、１次データ・キャッシュ・
バンク・ヒットが生じたことを示し、ヴィクティム・デ
ータ・キャッシュ・ヒットが生じたことを示すヴィクテ
ィム・データ・キャッシュ・ヒット／ミス信号が書き込
み中に受信された場合や、ヴィクティム・データ・キャ
ッシュ・ミスが生じたことを示すヴィクティム・データ
・キャッシュ・ヒット／ミス信号が受信された場合、Ｃ
ＰＵは書き込みされるデータは１次データ・キャッシュ
・バンク１２２に対して直接読み・書きされることを知
る。ＣＰＵは従って、１次データ・キャッシュ・バンク
・ミスが生じた場合のように、送出されたデータ・アド
レスによって指定されたアクセス可能なメモリ位置を有
する１次データ・キャッシュ・ラインがメイン・メモリ
・バンクから１次データ・キャッシュ・バンクへ読み出
されるのを待つために命令パイプラインを遅らせること
はしない。
【００５４】各１次データ・キャッシュ・バンク１２２
において、１次データ・キャッシュ・バンク制御状態マ
シン１５２は、１次データ・キャッシュ・バンク・ヒッ
ト／ミス信号、バンク選択信号及びＷ／Ｒ信号の他に、
データ・アドレス・バス１１０から、送出された６アド
レス・ビットＡ８〜Ａ３及び１次データ・キャッシュ・
バンク・ライン・ストレージ１４４に現在ストアされて
いる１次データ・キャッシュ・ラインを受け取る。１次
データ・キャッシュ・バンク・ヒット／ミス信号及びバ
ンク選択信号が１次データ・キャッシュ・バンク・ヒッ
トが生じたことを示すと、１次データ・キャッシュ・バ
ンク制御状態マシン１５２は受け取った６データ・ビッ
トをデコードして１次データ・キャッシュ・バンク・ヒ
ット／ミス信号によって識別された１次データ・キャッ
シュ・ライン内の送出されたアドレスによって指定され
たアクセス可能なメモリ位置を１次データ・キャッシュ
・バンク・ヒットが生じた１次データ・キャッシュ・ラ
インと決定する。もしＷ／Ｒ信号が読み出しを示すと、
１次データ・キャッシュ・バンク制御状態マシンは、識
別されたデータ・キャッシュ・ライン内の決定された場
所からデータ・ワードを読み出してＣＰＵ１０２へ与え
る（図６の状態１５９）。これは、識別されたデータ・
キャッシュ・ラインのデータ・ワイドをデータ・バス１
０８へ送出し、ＣＰＵがそれを受け取れるようにするこ
とによって行われる。典型的な実施形態では、１次デー
タ・キャッシュ・バンクをアクセスしてデータ・ワード
をＣＰＵへ読み出すのにわずか１サイクルしか要しな
い。読み出しが一旦完了すると、１次データ・キャッシ
ュ・バンク制御状態マシンはアイドル状態へ戻る（図６
の状態１５７）。
【００５５】しかし、もしＷ／Ｒ信号が書き込みを示す
場合には、１次データ・キャッシュ・バンク制御状態マ
シン１５２は、ＣＰＵからのデータ・ワードを識別され
たデータ・キャッシュ・ライン内の決定された場所へ書
き込む。これは、データ・バス１０８からのデータ・ワ
ードを、識別された１次データ・キャッシュ・ラインを
ストアする１次データ・キャッシュ・バンク・ライン・
ストレージ１４４内のバッファ１４６へ送出し、バッフ
ァにそのデータ・ワードをラッチさせる（図６の状態１
５９）バッファ制御信号を送出することによって行われ
る。次に、識別された１次データ・キャッシュ・ライン
に対する対応するダーティ・フラグが１次データ・キャ
ッシュ・ラインがダーティであることを示していない場
合には、１次データ・キャッシュ・バンク制御状態マシ
ンは、そのダーティ・フラグを更新して１次データ・キ
ャッシュ・ラインがダーティであることを示す（図６の
小状態１６１）。これは、更新されたダーティ・フラグ
を１次データ・キャッシュ・バンク・タグ／フラグ・ス
トレージ１４８に与え、１次データ・キャッシュ・バン
ク・タグ／フラグ・ストレージにその更新されたダーテ
ィ・フラグをストアさせるストレージ制御信号を送出す
ることによって行われる。一旦書き込みが終了すると、
１次データ・キャッシュ・バンク制御状態マシンはアイ
ドル状態（図６の状態１５７）に戻る。
【００５６】しかし、ＣＰＵが１次データ・キャッシュ
・バンク１２２から１次データ・キャッシュ・バンク・
ミスが生じたことを示す１次データ・キャッシュ・バン
ク・ヒット／ミス信号及びバンク選択信号を受信し、ヴ
ィクティム・データ・キャッシュ・ヒットが生じたこと
を示すヴィクティム・データ・キャッシュ・ヒット／ミ
ス信号を書き込み中に受信するか、あるいはヴィクティ
ム・データ・キャッシュ・ミスが生じたことを示すヴィ
クティム・データ・キャッシュ・ヒット／ミス信号を受
信すると、ＣＰＵは、送出されたデータ・アドレスによ
って指定されたメモリ位置を有する新しい１次データ・
キャッシュ・ラインが対応するメイン・メモリ・バンク
１１８から１次データ・キャッシュ・バンクへ読み出さ
れる間時間稼ぎを行う。１次ヴィクティム・データ・キ
ャッシュ・ラインに対する対応するダーティ・フラグ
が、１次ヴィクティム・データ・キャッシュ・ラインが
ダーティであることを示すと、新しいデータ・キャッシ
ュ・ラインによって置き換えられつつある１次ヴィクテ
ィム・データ・キャッシュ・ラインをメイン・メモリ・
バンクに書き込む必要がある。この場合、ＣＰＵは更に
失速させられる。
【００５７】各１次データ・キャッシュ・バンク１２２
において、１次データ・キャッシュ・バンク制御状態マ
シン１５２は、ダーティかどうかを判定するため、１次
データ・キャッシュ・バンク・ライン・ストレージ１４
４にストアされている１次データ・キャッシュ・ライン
に対するダーティ・フラグを１次データ・キャッシュ・
バンク・タグ／フラグ・ストレージ１４８から受け取
る。前に説明したように、各ダーティ・フラグは、デー
タ・ワードが対応する１次データ・キャッシュ・ライン
に書き込まれ、ダーティ・フラグが１次データ・キャッ
シュ・ラインはダーティであることを示していないとき
はいつでも、対応する１次データ・キャッシュ・ライン
がダーティであることを示すように更新される。
【００５８】各１次データ・キャッシュ・バンク１２２
の１次データ・キャッシュ・バンク制御状態マシン１５
２は、１次データ・キャッシュ・バンクの１次データ・
キャッシュ・バンク・タグ／フラグ・ストレージ１４８
からＬＲＵフラグを受信する。前に述べたように、ＬＲ
Ｕフラグは最も古い時点で用いられた１次データ・キャ
ッシュ・ラインを識別する。ＬＲＵフラグは、異なった
１次データ・キャッシュ・ラインが読み出し又は書き込
みのためにアクセスされる毎に１次データ・キャッシュ
・バンク制御状態マシンによって更新される。更新され
たＬＲＵフラグは１次データ・キャッシュ・バンク・タ
グ／フラグ・ストレージに与えられ、１次データ・キャ
ッシュ・バンク制御状態マシンによって送出されたスト
レージ制御信号と共にストアされる。
【００５９】各１次データ・キャッシュ・バンク１２２
において、１次データ・キャッシュ・バンクの１次デー
タ・キャッシュ・バンク制御状態マシン１５２は、１次
データ・キャッシュ・バンク・ミスが生じたことを示す
１次データ・キャッシュ・バンク・ヒット／ミス信号及
びバンク選択信号を受信し、ヴィクティム・データ・キ
ャッシュ・ヒットが生じたことを示すヴィクティム・デ
ータ・キャッシュ・ヒット／ミス信号及び書き込みが行
われることを示すＷ／Ｒ信号を受信するか、あるいはヴ
ィクティム・データ・キャッシュ・ミスが生じたことを
示すヴィクティム・データ・キャッシュ・ヒット／ミス
信号を受信すると、これは、送出されたデータ・アドレ
スによって指定されたメモリ位置を有する新しい１次デ
ータ・キャッシュ・ラインが対応するメイン・メモリ・
バンク１１８から読み出されなければならないことを意
味する。しかし、そうする前に、１次データ・キャッシ
ュ・バンク制御状態マシンはＬＲＵフラグから、現在ス
トアされている１次データ・キャッシュ・ラインの内の
どちらが最も古く用いられたものであるか従って、新し
いデータ・キャッシュ・ラインによって置き換えられる
１次ヴィクティム・データ・キャッシュ・ラインである
かを決定する。
【００６０】しかし、各１次データ・キャッシュ・バン
ク１２２において、ヴィクティム・データ・キャッシュ
・ラインを新しいデータ・キャッシュ・ラインで置き換
える前に１次データ・キャッシュ・バンク制御状態マシ
ン１５２は、もしダーティであれば（図６の状態１６
３）１次ヴィクティム・データ・キャッシュ・ラインを
対応するメイン・メモリ・バンク１１８にライト・バッ
クする。１次データ・キャッシュ・バンク制御状態マシ
ンは、１次データ・キャッシュ・バンク・タグ／フラグ
・ストレージ１４８から与えられた対応するダーティ・
フラグからその１次ヴィクティム・データ・キャッシュ
・ラインがダーティであるかどうかを判定することによ
ってこれを行う。もしダーティであれば、１次データ・
キャッシュ・バンク制御状態マシンは、ダーティな１次
ヴィクティム・データ・キャッシュ・ラインをライト・
バックする必要があることを示すダーティ・キャッシュ
・ライン書き込み信号を制御バス１１６上に送出する。
この信号はＣＰＵ１０２によって受信され、それに応答
してＣＰＵは、ダーティな１次ヴィクティム・データ・
キャッシュ・ラインが対応するメイン・メモリ・バンク
にライト・バックされ、新しい１次データ・キャッシュ
・ラインが１次データ・キャッシュ・バンクに読み出さ
れるのを可能にするために時間稼ぎを行う。
【００６１】１次データ・キャッシュ・バンク制御状態
マシン１５２は、書き込みが行われることを示すＷ／Ｒ
制御信号及び１次データ・キャッシュ・バンク・タグ／
フラグ・ストレージ１４８から与えられたダーティな１
次ヴィクティム・データ・キャッシュ・ラインに対する
対応するタグから受け取った１２アドレス・ビットＡ２
０〜Ａ９を対応するメイン・メモリ・バンク１１８に送
出することによって、ダーティな１次ヴィクティム・デ
ータ・キャッシュ・ラインをライト・バックする。更
に、１次データ・キャッシュ・バンク制御状態マシン
は、バッファ制御信号をライト・バックされつつあるダ
ーティな１次ヴィクティム・データ・キャッシュ・ライ
ンをストアするバッファ１４６に送出してダーティな１
次ヴィクティム・データ・キャッシュ・ラインが対応す
るメイン・メモリ・バンクのセンス・アンプ１２６へ送
出されるようにする。この１２アドレス・ビットに応答
して、行デコーダ１２４は、その１２アドレス・ビット
によって識別された対応するメイン・メモリ・バンクの
行を突き止める。更に、Ｗ／Ｒ制御信号に応答して、セ
ンス・アンプ１２６は、与えられたダーティな１次ヴィ
クティム・データ・キャッシュ・ラインを対応するメイ
ン・メモリ・バンクの識別された行に書き込む。典型的
実施形態では、ダーティな１次ヴィクティム・データ・
キャッシュ・ラインをライト・バックするのに６サイク
ルを必要とし、その内訳は、１次データ・キャッシュ・
バンク・ミスが生じたことを判定し、ダーティな１次ヴ
ィクティム・データ・キャッシュ・ラインを識別するた
めに１サイクル、センス・アンプをプリチャージし、行
デコーダによるアドレス・ビットのデコードに４サイク
ル、ダーティな１次ヴィクティム・データ・キャッシュ
・ラインをメイン・メモリ・バンクに書き込むのに１サ
イクルである。
【００６２】更に、ＣＰＵはダーティな１次ヴィクティ
ム・データ・キャッシュ・ラインがライト・バック中は
時間稼ぎ（失速）をしているので、他の１次データ・キ
ャッシュ・バンク１２２はそれぞれ、もし少なくとも１
つのダーティな１次データ・キャッシュ・ラインをスト
アしていれば（図６の状態１６３）、ダーティな１次デ
ータ・キャッシュ・ラインを対応するメイン・メモリ・
バンク１１８にライト・バックする。これら他の１次デ
ータ・キャッシュ・バンクのそれぞれにおいて、制御バ
ス１１６上のダーティ・キャッシュ・ライン書き込み信
号が、ダーティな１次ヴィクティム・データ・キャッシ
ュ・ラインがライト・バック中であることを示し、バン
ク選択信号が、対応するメイン・メモリ・バンクが選択
されていないことを示していると、これが行われる。こ
のライト・バックは、他の１次データ・キャッシュ・バ
ンクのそれぞれの１次データ・キャッシュ・バンク制御
状態マシン１５２によって、今説明したと同様に制御さ
れる。しかし、１次データ・キャッシュ・バンクにスト
アされているダーティな１次データ・キャッシュ・ライ
ンが１つだけのときは、そのダーティな１次データ・キ
ャッシュ・ラインがライト・バックされる。しかし、２
つのダーティな１次データ・キャッシュ・ラインがある
とＬＲＵフラグによってＬＲＵ１次データ・キャッシュ
・ラインと識別されたダーティな１次データ・キャッシ
ュ・ラインがライト・バックされる。このライト・バッ
クが完了すると、１次データ・キャッシュ・バンク制御
状態マシンはアイドル状態（図６の状態１５７）に戻
る。
【００６３】各１次データ・キャッシュ・バンク１２２
において、ダーティな１次ヴィクティム・データ・キャ
ッシュ・ラインが対応するメイン・メモリ・バンク１１
８にライト・バックされるか、あるいは１次ヴィクティ
ム・データ・キャッシュ・ラインに対する対応するダー
ティ・フラグがその１次ヴィクティム・データ・キャッ
シュ・ラインはダーティでないことを示すと、１次デー
タ・キャッシュ・バンク制御状態マシン１５２は、送出
されたデータ・アドレスによって指定されたメモリ位置
を有する新しい１次データ・キャッシュ・ラインを対応
するメイン・メモリ・バンク１１８から１次データ・キ
ャッシュ・バンクに読み出す（図６の状態１６３）。こ
れは、書き込みが行われることを示すＷ／Ｒ制御信号及
びデータ・アドレス・バス１１０上に送出されたデータ
・アドレスの１２アドレス・ビットＡ２０〜Ａ９を対応
するメイン・メモリ・バンク１１８へ送出することによ
って行われる。この１２アドレス・ビットに応答して、
行デコーダ１２４は、この１２アドレス・ビットによっ
て識別された対応するメイン・メモリ・バンクの行を突
き止める。更に、Ｗ／Ｒ制御信号に応答して、センス・
アンプ１２６は、対応するメイン・メモリ・バンクの識
別された行から新しい１次データ・キャッシュ・ライン
を読み出す。更に、１次データ・キャッシュ・バンク制
御状態マシンは、置き換えられつつある１次ヴィクティ
ム・データ・キャッシュ・ラインをストアしているバッ
ファ１４６にバッファ制御信号を送出して、新しい１次
ヴィクティム・データ・キャッシュ・ラインがそのバッ
ファにラッチされ、その１次ヴィクティム・データ・キ
ャッシュ・ラインを置き換えるようにする。典型的実施
形態では、これには５サイクルを必要とし、その内訳
は、センス・アンプのプリチャージ及び行デコーダによ
るアドレス・ビットのデコードに４サイクル、センス・
アンプによって読み出された新しい１次データ・キャッ
シュ・ラインをメイン・メモリ・バックにラッチするの
に１サイクルである。
【００６４】しかし、メイン・メモリ・バンク１１８を
アクセスして新しいデータ・キャッシュ・ラインを読み
出すには、行デコーダ１２４によるアドレス・ビット・
デコード及びセンス・アンプ１２６のプリチャージに時
間がかかるので、この時間を有効に使って、新しい１次
データ・キャッシュ・ラインがバッファ１４６にラッチ
される前に、１次ヴィクティム・データ・キャッシュ・
ラインの最近使われた（ＭＲＵ, Most Recently Used）
１次データ・キャッシュ・サブラインをヴィクティム・
データ・キャッシュ１０６に書き込むことができる。１
次ヴィクティム・データ・キャッシュ・ラインのどの１
次データ・キャッシュ・サブラインがＭＲＵサブライン
かを判定するために、各１次データ・キャッシュ・バン
ク１２２の１次データ・キャッシュ・バンク・タグ／フ
ラグ・ストレージ１４８は１次データ・キャッシュ・バ
ンク・ライン・ストレージ１４４にストアされている各
１次データ・キャッシュ・ラインのＭＲＵヴィクティム
・データ・キャッシュ・サブラインを識別するＭＲＵフ
ラグをストアする。更に、この時間中データ・バス１０
８は使われていないので、これを有効に使ってＭＲＵヴ
ィクティム・データ・キャッシュ・サブラインをヴィク
ティム・データ・キャッシュに書くことができる。
【００６５】従って、センス・アンプのプリチャージ中
及び行デコーダがアドレス・ビットをデコードしている
間、１次データ・キャッシュ・バンク制御状態マシン１
５２は、１次データ・キャッシュ・バンク・タグ／フラ
グ・ストレージ１４８から受け取った対応するＭＲＵフ
ラグからＭＲＵヴィクティム・データ・キャッシュ・サ
ブラインを識別する。１次データ・キャッシュ・バンク
制御状態マシン１５２は、次にデータ・バス１０６を用
いて、ＭＲＵヴィクティム・データ・キャッシュ・サブ
ラインをヴィクティム・データ・キャッシュ１０６に送
出する（図６の小状態１６５）。典型的実施形態では、
データ・バスが６４ビット幅すなわち１データ・ワード
幅であり、ＭＲＵヴィクティム・データ・キャッシュ・
サブラインが２５６ビット幅すなわち４データ・ワード
幅であるので、これは４サイクルで行われる。従って、
１次データ・キャッシュ・バンク制御状態マシンは、こ
の時間中６４ビットすなわち１データ・ワードのＭＲＵ
ヴィクティム・データ・キャッシュ・サブラインを各サ
イクル毎にデータ・バスに送出する。
【００６６】図７〜９を再び参照すると、ヴィクティム
・データ・キャッシュ制御状態マシン１６８は、制御バ
ス１１６から、各１次データ・キャッシュ・バンク１２
２からの１次データ・キャッシュ・バンク・ヒット／ミ
ス信号とバンク選択信号及びダーティ・キャッシュ・ラ
イン書き込み信号を受け取る。１次データ・キャッシュ
・バンクからの１次データ・キャッシュ・バンク・ヒッ
ト／ミス信号及びバンク選択信号が、１次データ・キャ
ッシュ・バンク・ミスが生じたことを示し、ダーティ・
キャッシュ・ライン書き込み信号が、ダーティな１次ヴ
ィクティム・データ・キャッシュ・ラインがライト・バ
ックされないことを示すと、ヴィクティム・データ・キ
ャッシュ制御状態マシンは、１次データ・キャッシュ・
バンクによってデータ・バス１０８上に与えられたＭＲ
Ｕヴィクティム・データ・キャッシュ・サブラインをヴ
ィクティム・データ・キャッシュ・ライン・ストレージ
１６０に書き込む（図９の状態１７５）。
【００６７】ヴィクティム・データ・キャッシュ制御状
態マシン１６８は、どのヴィクティム・データ・キャッ
シュ・サブラインがＭＲＵヴィクティム・データ・キャ
ッシュ・サブラインで置き換えられるべきかを先ず決定
することによってこれを行う。読み出し中にヴィクティ
ム・データ・キャッシュ・ヒットがあった場合は、ヴィ
クティム・データ・キャッシュ制御状態マシン１６８
は、ヒットが生じたヴィクティム・データ・キャッシュ
・サブラインをＭＲＵヴィクティム・データ・キャッシ
ュ・サブラインで置き換える。これは、ＭＲＵヴィクテ
ィム・データ・キャッシュ・サブラインを与える１次デ
ータ・キャッシュ・バンク１２２で１次データ・キャッ
シュ・バンク・ミスが生じ、それに対応して対応するメ
イン・メモリ・バンクから１次データ・キャッシュ・バ
ンクに読み出される１次データ・キャッシュ・ラインが
置き換えられるヴィクティム・データ・キャッシュ・サ
ブラインを含んでいるために行われる。これは、置き換
えられつつあるヴィクティム・データ・キャッシュ・サ
ブラインでヴィクティム・データ・キャッシュ・ヒット
が生じたという事実によって示される。
【００６８】しかし、ヴィクティム・データ・キャッシ
ュ・ミスがあった場合には、ヴィクティム・データ・キ
ャッシュ制御状態マシン１６８は、ＬＲＵヴィクティム
・データ・キャッシュ・サブラインをＭＲＵヴィクティ
ム・データ・キャッシュ・サブラインで置き換える。Ｌ
ＲＵヴィクティム・データ・キャッシュ・サブラインは
ヴィクティム・データ・キャッシュ・タグ／フラグ・ス
トレージ１６４にストアされているＬＲＵフラグによっ
て識別される。ＬＲＵフラグは、ヴィクティム・データ
・キャッシュ・サブラインが読み出しのためにアクセス
される毎にヴィクティム・データ・キャッシュ制御状態
マシンによって更新される。更新されたＬＲＵフラグ
は、次にヴィクティム・データ・キャッシュ・タグ／フ
ラグ・ストレージに与えられ、ヴィクティム・データ・
キャッシュ制御状態マシンから送出されたストレージ制
御信号と共にストアされる。
【００６９】ヴィクティム・データ・キャッシュ制御状
態マシン１６８は、ＭＲＵヴィクティム・データ・キャ
ッシュ・サブラインを、置き換えられつつあるヴィクテ
ィム・データ・キャッシュ・サブラインを現在ストアし
ているバッファ１６２にストアする。これは、ＭＲＵヴ
ィクティム・データ・キャッシュ・サブラインを転送す
るのに要する４サイクル中にデータ・バス上で受信した
６４ビットのブロックをバッファの対応するラッチへ送
出することによって行われる。同時に、６４ビットのブ
ロックをバッファにラッチできるように、この４サイク
ルの間にバッファ制御信号が対応するラッチに送出され
る。
【００７０】再び図２、５及び６に転ずると、各１次デ
ータ・キャッシュ・バンク１２２において、新しい１次
データ・キャッシュ・ラインが１次データ・キャッシュ
・バンクに読み出され、ＭＲＵヴィクティム・データ・
キャッシュ・サブラインがヴィクティム・データ・キャ
ッシュ１０６に読み出された後、前に説明したようにデ
ータ・ワードが新しい１次データ・キャッシュ・ライン
に対して読み・書きされる（図６の状態１５９及び１６
１）。
【００７１】従って、前述から、１６個の１次データ・
キャッシュ・バンク１２２は１６Ｋバイトを有する２ウ
ェイのセット・アソシエイティブ・データ・キャッシュ
を形成し、ヴィクティム・データ・キャッシュ１０６は
１６ウェイのフル・アソシエイティブのヴィクティム・
データ・キャッシュである。更に、まとめると、Ｐ／Ｍ
装置１００のデータ・キャッシュ・システムを形成す
る。各データ・キャッシュ・バンクにストアされる１次
データ・キャッシュ・ラインは全幅であり、オンチップ
であるので、全幅より少ないデータ・キャッシュ・ライ
ンをストアする従来のデータ・キャッシュに比べてキャ
ッシュ・ミスは大幅に低減される。命令キャッシュ・バ
ンク１２０によって形成される命令キャッシュのよう
に、この低いミス率は、高い空間的局所性でアクセスす
るために長いデータ・キャッシュ・ラインをプリフェッ
チする利点に起因する。更に、このミス率は、低い局所
性でのアクセスを吸収するオンチップのヴィクティム・
データ・キャッシュの利用によって一層低減される。更
に、オフチップのメイン・メモリとオンチップの命令キ
ャッシュに関して前述したような厳しい２次衝突効果の
ために、オフチップのメイン・メモリとオンチップのデ
ータ・キャッシュを有する従来のプロセッサは、全幅の
データ・キャッシュ・ラインの利益を利用することがで
きない。
【００７２】当業者は、図１〜９の典型的実施形態に対
する多くの代替実施形態が存在することを認識するであ
ろう。例えば、メイン・メモリ・バンク１１８の行、及
びデータ及び命令キャッシュ・バンク・ライン・ストレ
ージにおけるバッファ１３０、１４６は４０９６ビット
の典型的幅とは異なった幅を有することができるが、同
じサイズの幅であることが望ましい。更に、各命令キャ
ッシュ・バンク及び各データ・キャッシュ・バンクは１
つ以上のバッファを持つことができる。更に、ヴィクテ
ィム・データ・キャッシュは、１次データ・キャッシュ
・バンクに対して使用されるヴィクティム・データ・キ
ャッシュのように、命令キャッシュ・バンクに使用でき
る。最後に、ＬＲＵ方式によってヴィクティム・データ
・キャッシュ・ラインを判定したり、ＭＲＵ方式によっ
てヴィクティム・データ・キャッシュに書き込むヴィク
ティム・データ・キャッシュ・サブラインを判定するの
ではなく、他の方式も使用できる。
【００７３】本発明についていくつかの具体的実施形態
を参照して説明したけれども、説明は本発明の例示的な
ものであり、発明を限定するように解釈すべきでない。
添付特許請求の範囲で定義された発明の真の精神と範囲
を逸脱することなく、様々な変更が当業者によって行わ
れるであろう。
【図面の簡単な説明】
【図１】 本発明による統合されたプロセッサ・メモリ
（Ｐ／Ｍ）装置のブロック図である。
【図２】 Ｐ／Ｍ装置の各メモリ・ブロックのメイン・
メモリ・バンクと、１次データ・キャッシュ・バンク及
び命令キャッシュ・バンクのブロック図である。
【図３】 各命令キャッシュ・バンクの命令キャッシュ
・バンク・ロジックのブロック図である。
【図４】 各命令キャッシュ・バンクの命令キャッシュ
・バンク・ロジックの状態の状態図である。
【図５】 各１次データ・キャッシュ・バンクの１次キ
ャッシュ・バンク・ロジックのブロック図である。
【図６】 各１次データ・キャッシュ・バンクの１次デ
ータ・キャッシュ・バンク・ロジックの状態の状態図で
ある。
【図７】 Ｐ／Ｍ装置のヴィクティム・キャッシュのブ
ロック図である。
【図８】 ヴィクティム・キャッシュのヴィクティム・
キャッシュ・ロジックのブロック図である。
【図９】 ヴィクティム・キャッシュ・ロジックの状態
の状態図である。
【符号の説明】
１００・・統合されたＰ／Ｍ装置 １０２・・ＣＰＵ １０３・・オン・チップのメモリ・システム １０４・・メモリ・ブロック １１８・・メイン・メモリ・バック １２０・・命令キャッシュ・バンク １２２・・データ・キャッシュ・バンク １２８・・命令キャッシュ・バンク・ライン・ストレー
ジ １３６・・命令キャッシュ・バンク制御状態マシン １４４・・データ・キャッシュ・バンク・ライン・スト
レージ １５２・・１次データ・キャッシュ・バンク制御状態マ
シン １６８・・ヴィクティム・データ・キャッシュ制御状態
マシン
【手続補正書】
【提出日】平成９年９月１７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図２】
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ. (72)発明者 アンドレアス・ノアズィック アメリカ合衆国・94101−1901・カリフォ ルニア州・マウンテン ヴュー・チャーチ ストリート・801 (72)発明者 フォン・ポン アメリカ合衆国・94040・カリフォルニア 州・マウンテン ヴュー・ブライアント アヴェニュ・150

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 統合されたプロセッサ・メモリ装置にお
    いて、 所定のアドレス空間を有していて、前記アドレス空間の
    対応する部分をそれぞれ占めるメイン・メモリ・バンク
    を含むメイン・メモリを備え、前記メイン・メモリ・バ
    ンクの各々に、前記アドレス空間の対応する部分内のア
    ドレスを有するメモリ位置にワードがストアされ、 前記メモリ・バンクの各々に結合された中央処理装置
    （ＣＰＵ）を備え、 ヴィクティム・キャッシュを備え、このヴィクティム・
    キャッシュには、 ワードのヴィクティム・キャッシュ・サブラインをスト
    アするヴィクティム・キャッシュ・ストレージが設けら
    れ、各ヴィクティム・キャッシュ・サブラインは、メイ
    ン・メモリの対応するメモリ位置を有しており、 前記ヴィクティム・キャッシュ・サブラインの各々に対
    して対応するヴィクティム・キャッシュ・タグをストア
    するヴィクティム・キャッシュ・バンク・タグ・ストレ
    ージが設けられ、前記ヴィクティム・キャッシュ・タグ
    の各々により、対応するヴィクティム・キャッシュ・サ
    ブラインのメイン・メモリにおけるメモリ位置が識別さ
    れ、 前記ＣＰＵ及び前記ヴィクティム・キャッシュ・サブラ
    イン・ストレージに結合されたヴィクティム・キャッシ
    ュ・ロジックが設けられ、このヴィクティム・キャッシ
    ュ・ロジックは、前記ＣＰＵによりメイン・メモリのア
    ドレス空間におけるアドレスが送出されると、前記アド
    レスおよび前記ヴィクティム・キャッシュ・サブライン
    のアドレスタグから、前記ヴィクティム・キャッシュ・
    ストレージにおいてヴィクティム・キャッシュ・ヒット
    又はヴィクティム・キャッシュ・ミスの何れが生じたか
    を決定し、そして、ヴィクティム・キャッシュ・ミスの
    ときは、ヴィクティム・キャッシュ・ストレージにおけ
    るヴィクティム・キャッシュ・サブラインから選択した
    ヴィクティム・キャッシュ・サブラインを、新しいヴィ
    クティム・キャッシュ・サブラインと置き換えるもので
    あり、 １次キャッシュ・バンクを含む１次キャッシュを備え、
    前記１次キャッシュ・バンクの各々は、前記メイン・メ
    モリバンクの対応するメイン・メモリ・バンクと、前記
    ヴィクティム・キャッシュと、前記ＣＰＵとに結合され
    ており、前記１次キャッシュバンクの各々には、 前記対応するメイン・メモリ・バンクに結合される１次
    キャッシュ・バンク・ライン・ストレージにして、ワー
    ドの１以上のキャッシュ・ラインをストアし、前記キャ
    ッシュ・ラインの各々が前記対応するメイン・メモリバ
    ンクにおける対応するメモリ位置を有する、１次キャッ
    シュ・バンク・ライン・ストレージが設けられ、 前記キャッシュ・ラインの各々に対して対応するアドレ
    ス・タグを記憶する１次キャッシュ・バンク・タグ・ス
    トレージが設けられ、前記アドレス・タグの各々は、前
    記対応するメイン・メモリバンクにおける前記対応する
    キャッシュ・ラインのメモリ位置を識別し、 前記ＣＰＵと、前記対応するメイン・メモリ・バンク
    と、前記１次キャッシュ・バンク・ライン・ストレージ
    に結合された１次キャッシュ・バンク・ロジックが設け
    られ、この１次キャッシュ・バンク・ロジックは、前記
    ＣＰＵにより前記対応するメイン・メモリ・バンクの一
    部のアドレス空間におけるアドレスが送出されると、前
    記アドレス及び前記キャッシュラインのアドレス・タグ
    から、前記１次キャッシュ・バンク・ライン・ストレー
    ジにおいてキャッシュ・ヒット又はキャッシュ・ミスの
    何れが生じたかを決定し、そして、キャッシュ・ミスの
    ときは、前記１次キャッシュ・バンク・ライン・ストレ
    ージのキャッシュ・ラインにおけるヴィクティム・キャ
    ッシュ・ラインを、前記送出されたアドレスによって指
    定された対応するメイン・メモリ・バンクの前記対応す
    るメモリ位置からの新しいキャッシュ・ラインで置き換
    え、前記ヴィクティム・キャッシュ・ラインのサブライ
    ンを前記新しいヴィクティム・キャッシュ・サブライン
    としてルーティングすることを特徴とする統合されたプ
    ロセッサ・メモリ装置。
  2. 【請求項２】 中央処理装置（ＣＰＵ）及びメイン・メ
    モリとともに使用するキャッシュ・セットであって、 前記メイン・メモリは所定のアドレス空間を有し且つメ
    イン・メモリ・バンクを含み、前記メイン・メモリバン
    クの各々が前記アドレス空間の対応する部分を占有し、
    前記メイン・メモリ・バンクの各々に、前記アドレス空
    間の対応する部分内のアドレスを有するメモリ位置にワ
    ードがストアされ、 ヴィクティム・キャッシュを備え、このヴィクティム・
    キャッシュには、 ワードのヴィクティム・キャッシュ・サブラインをスト
    アするヴィクティム・キャッシュ・ストレージが設けら
    れ、各ヴィクティム・キャッシュ・サブラインは、メイ
    ン・メモリの対応するメモリ位置を有しており、 前記ヴィクティム・キャッシュ・サブラインの各々に対
    して対応するヴィクティム・キャッシュ・タグをストア
    するヴィクティム・キャッシュ・バンク・タグ・ストレ
    ージが設けられ、前記ヴィクティム・キャッシュ・タグ
    の各々により、対応するヴィクティム・キャッシュ・サ
    ブラインのメイン・メモリにおけるメモリ位置が識別さ
    れ、 前記ＣＰＵ及び前記ヴィクティム・キャッシュ・サブラ
    イン・ストレージに結合されたヴィクティム・キャッシ
    ュ・ロジックが設けられ、このヴィクティム・キャッシ
    ュ・ロジックは、前記ＣＰＵによりメイン・メモリのア
    ドレス空間におけるアドレスが送出されると、前記アド
    レスおよび前記ヴィクティム・キャッシュ・サブライン
    のアドレスタグから、前記ヴィクティム・キャッシュ・
    ストレージにおいてヴィクティム・キャッシュ・ヒット
    又はヴィクティム・キャッシュ・ミスの何れが生じたか
    を決定し、そして、ヴィクティム・キャッシュ・ミスの
    ときは、ヴィクティム・キャッシュ・ストレージにおけ
    るヴィクティム・キャッシュ・サブラインから選択した
    ヴィクティム・キャッシュ・サブラインを、新しいヴィ
    クティム・キャッシュ・サブラインと置き換えるもので
    あり、 １次キャッシュ・バンクを含む１次キャッシュを備え、
    前記１次キャッシュ・バンクの各々は、前記メイン・メ
    モリバンクの対応するメイン・メモリ・バンクと、前記
    ヴィクティム・キャッシュと、前記ＣＰＵとに結合され
    ており、前記１次キャッシュバンクの各々には、 前記対応するメイン・メモリ・バンクに結合される１次
    キャッシュ・バンク・ライン・ストレージにして、ワー
    ドの１以上のキャッシュ・ラインをストアし、前記キャ
    ッシュ・ラインの各々が前記対応するメイン・メモリバ
    ンクにおける対応するメモリ位置を有する、１次キャッ
    シュ・バンク・ライン・ストレージが設けられ、 前記キャッシュ・ラインの各々に対して対応するアドレ
    ス・タグを記憶する１次キャッシュ・バンク・タグ・ス
    トレージが設けられ、前記アドレス・タグの各々は、前
    記対応するメイン・メモリバンクにおける前記対応する
    キャッシュ・ラインのメモリ位置を識別し、 前記ＣＰＵと、前記対応するメイン・メモリ・バンク
    と、前記１次キャッシュ・バンク・ライン・ストレージ
    に結合された１次キャッシュ・バンク・ロジックが設け
    られ、この１次キャッシュ・バンク・ロジックは、前記
    ＣＰＵにより前記対応するメイン・メモリ・バンクの一
    部のアドレス空間におけるアドレスが送出されると、前
    記アドレス及び前記キャッシュラインのアドレス・タグ
    から、前記１次キャッシュ・バンク・ライン・ストレー
    ジにおいてキャッシュ・ヒット又はキャッシュ・ミスの
    何れが生じたかを決定し、そして、キャッシュ・ミスの
    ときは、前記１次キャッシュ・バンク・ライン・ストレ
    ージのキャッシュ・ラインにおけるヴィクティム・キャ
    ッシュ・ラインを、前記送出されたアドレスによって指
    定された対応するメイン・メモリ・バンクの前記対応す
    るメモリ位置からの新しいキャッシュ・ラインで置き換
    え、前記ヴィクティム・キャッシュ・ラインのサブライ
    ンを前記新しいヴィクティム・キャッシュ・サブライン
    としてルーティングすることを特徴とする統合されたプ
    ロセッサ・メモリ装置。
  3. 【請求項３】 中央処理装置（ＣＰＵ）及びメイン・メ
    モリとともに使用する、ヴィクティム・キャッシュ及び
    １次キャッシュを設ける方法であって、 前記メイン・メモリは所定のアドレス空間を有し且つメ
    イン・メモリ・バンクを含み、前記メイン・メモリバン
    クの各々が前記アドレス空間の対応する部分を占有し、
    前記メイン・メモリ・バンクの各々に、前記アドレス空
    間の対応する部分内のアドレスを有するメモリ位置にワ
    ードがストアされ、 前記メイン・メモリの対応するメモリ位置をそれぞれ有
    するヴィクティム・キャッシュ・サブラインのワードを
    ストアするステップと、 ヴィクティム・キャッシュ・サブラインの各々に対す
    る、対応するヴィクティム・キャッシュ・タグにして、
    前記対応するヴィクティム・キャッシュ・サブラインの
    メイン・メモリ内のメモリ位置をそれぞれ識別するヴィ
    クティム・キャッシュ・タグをストアするステップと、 前記ＣＰＵによりメイン・メモリのアドレス空間におけ
    るアドレスが送出されたとき、前記アドレスおよび前記
    ヴィクティム・キャッシュ・サブラインのアドレスタグ
    から、前記ヴィクティム・キャッシュ・ストレージにお
    いてヴィクティム・キャッシュ・ヒット又はヴィクティ
    ム・キャッシュ・ミスの何れが生じたかを判定するステ
    ップと、 ヴィクティム・キャッシュ・ミスのときは、ヴィクティ
    ム・キャッシュ・ストレージにおけるヴィクティム・キ
    ャッシュ・サブラインから選択したヴィクティム・キャ
    ッシュ・サブラインを、新しいヴィクティム・キャッシ
    ュ・サブラインと置き換えるステップと、 前記メイン・メモリ・バンク中の１つに対応する１次キ
    ャッシュ・バンクを提供するステップとを備え、 前記１次キャッシュ・バンクの各々において、 １ワード以上のワードのキャッシュ・ラインをストアす
    るステップを備え、前記キャッシュ・ラインの各々が、
    前記対応するメイン・メモリ・バンク中の対応するメモ
    リ位置を有し、 前記キャッシュ・ラインの各々に対して対応するアドレ
    ス・タグをストアするステップを備え、前記アドレス・
    タグの各々が前記対応するメイン・メモリ・バンク中の
    前記対応するキャッシュ・ラインの前記メモリ位置を識
    別し、 前記ＣＰＵにより前記対応するメイン・メモリ・バンク
    の一部のアドレス空間におけるアドレスが送出されたと
    き、前記アドレス及び前記キャッシュラインのアドレス
    ・タグから、前記１次キャッシュ・バンク・ライン・ス
    トレージにおいてキャッシュ・ヒット又はキャッシュ・
    ミスの何れが生じたかを決定するステップを備え、 キャッシュ・ミスのときは、前記１次キャッシュ・バン
    ク・ライン・ストレージのキャッシュ・ラインにおける
    ヴィクティム・キャッシュ・ラインを、前記送出された
    アドレスによって指定された対応するメイン・メモリ・
    バンクの前記対応するメモリ位置からの新しいキャッシ
    ュ・ラインで置き換え、前記ヴィクティム・キャッシュ
    ・ラインのサブラインを前記新しいヴィクティム・キャ
    ッシュ・サブラインとしてルーティングするステップを
    備えている、ことを特徴とする方法。
JP9187285A 1996-07-01 1997-06-30 統合されたプロセッサ・メモリ装置 Pending JPH10133947A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/675,272 US5900011A (en) 1996-07-01 1996-07-01 Integrated processor/memory device with victim data cache
US08/675272 1996-07-01

Publications (1)

Publication Number Publication Date
JPH10133947A true JPH10133947A (ja) 1998-05-22

Family

ID=24709757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9187285A Pending JPH10133947A (ja) 1996-07-01 1997-06-30 統合されたプロセッサ・メモリ装置

Country Status (3)

Country Link
US (2) US5900011A (ja)
EP (1) EP0817067A3 (ja)
JP (1) JPH10133947A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005190494A (ja) * 1999-01-21 2005-07-14 Sony Computer Entertainment Inc 高速プロセッサシステム、これを使用する方法及び記録媒体
KR100546295B1 (ko) * 1999-07-27 2006-01-26 삼성전자주식회사 데이타 전송 시간을 줄인 2-레벨 캐쉬 메모리 시스템
US7028141B2 (en) 1999-01-21 2006-04-11 Sony Computer Entertainment Inc. High-speed distributed data processing system and method
JP2012194742A (ja) * 2011-03-16 2012-10-11 Nec Engineering Ltd リプレースメントデータメモリ装置、中央演算装置及びリプレースメントデータ処理方法
JP2014209392A (ja) * 2014-08-13 2014-11-06 Ｎｅｃエンジニアリング株式会社 リプレースメントデータメモリ装置、中央演算装置及びリプレースメントデータ処理用プログラム

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897656A (en) * 1996-09-16 1999-04-27 Corollary, Inc. System and method for maintaining memory coherency in a computer system having multiple system buses
US6185660B1 (en) * 1997-09-23 2001-02-06 Hewlett-Packard Company Pending access queue for providing data to a target register during an intermediate pipeline phase after a computer cache miss
US6202126B1 (en) * 1997-10-24 2001-03-13 Compaq Computer Corporation Victimization of clean data blocks
US6101581A (en) * 1997-10-24 2000-08-08 Doren; Stephen Van Separate victim buffer read and release control
US6105108A (en) * 1997-10-24 2000-08-15 Compaq Computer Corporation Method and apparatus for releasing victim data buffers of computer systems by comparing a probe counter with a service counter
US6195729B1 (en) * 1998-02-17 2001-02-27 International Business Machines Corporation Deallocation with cache update protocol (L2 evictions)
GB2385174B (en) * 1999-01-19 2003-11-26 Advanced Risc Mach Ltd Memory control within data processing systems
US6502171B1 (en) * 1999-08-04 2002-12-31 International Business Machines Corporation Multiprocessor system bus with combined snoop responses explicitly informing snoopers to scarf data
US6640267B1 (en) * 1999-09-27 2003-10-28 Cypress Semiconductor Corp. Architecture for multi-queue storage element
US7124160B2 (en) * 2000-03-08 2006-10-17 Sun Microsystems, Inc. Processing architecture having parallel arithmetic capability
US7080234B2 (en) * 2000-03-08 2006-07-18 Sun Microsystems, Inc. VLIW computer processing architecture having the problem counter stored in a register file register
WO2001067234A2 (en) * 2000-03-08 2001-09-13 Sun Microsystems, Inc. Vliw computer processing architecture having a scalable number of register files
US7028170B2 (en) * 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
US6631439B2 (en) 2000-03-08 2003-10-07 Sun Microsystems, Inc. VLIW computer processing architecture with on-chip dynamic RAM
EP1261912A2 (en) 2000-03-08 2002-12-04 Sun Microsystems, Inc. Processing architecture having sub-word shuffling and opcode modification
US6892295B2 (en) 2000-03-08 2005-05-10 Sun Microsystems, Inc. Processing architecture having an array bounds check capability
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
US6892279B2 (en) * 2000-11-30 2005-05-10 Mosaid Technologies Incorporated Method and apparatus for accelerating retrieval of data from a memory system with cache by reducing latency
US6587920B2 (en) 2000-11-30 2003-07-01 Mosaid Technologies Incorporated Method and apparatus for reducing latency in a memory system
US20020147884A1 (en) 2001-04-05 2002-10-10 Michael Peters Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM
US6931505B2 (en) * 2001-12-31 2005-08-16 Intel Corporation Distributed memory module cache command formatting
US6925534B2 (en) * 2001-12-31 2005-08-02 Intel Corporation Distributed memory module cache prefetch
US6938129B2 (en) * 2001-12-31 2005-08-30 Intel Corporation Distributed memory module cache
US6880044B2 (en) * 2001-12-31 2005-04-12 Intel Corporation Distributed memory module cache tag look-up
US7389387B2 (en) * 2001-12-31 2008-06-17 Intel Corporation Distributed memory module cache writeback
US6865646B2 (en) * 2001-12-31 2005-03-08 Intel Corporation Segmented distributed memory module cache
US6986001B2 (en) * 2002-10-21 2006-01-10 Silicon Graphics, Inc. System and method for hierarchical approximation of least recently used replacement algorithms within a cache organized as two or more super-ways of memory blocks
WO2004059491A1 (en) 2002-12-30 2004-07-15 Intel Corporation Cache victim sector tag buffer
US7254681B2 (en) 2003-02-13 2007-08-07 Intel Corporation Cache victim sector tag buffer
US8751753B1 (en) 2003-04-09 2014-06-10 Guillermo J. Rozas Coherence de-coupling buffer
US7636815B1 (en) 2003-04-09 2009-12-22 Klaiber Alexander C System and method for handling direct memory accesses
US6996679B2 (en) * 2003-04-28 2006-02-07 International Business Machines Corporation Cache allocation mechanism for saving multiple elected unworthy members via substitute victimization and imputed worthiness of multiple substitute victim members
US6993628B2 (en) * 2003-04-28 2006-01-31 International Business Machines Corporation Cache allocation mechanism for saving elected unworthy member via substitute victimization and imputed worthiness of substitute victim member
US7028144B2 (en) * 2003-10-28 2006-04-11 Intel Corporation Method and apparatus for an in-situ victim cache
US7143240B2 (en) * 2003-10-31 2006-11-28 International Business Machines Corporation System and method for providing a cost-adaptive cache
US7418582B1 (en) 2004-05-13 2008-08-26 Sun Microsystems, Inc. Versatile register file design for a multi-threaded processor utilizing different modes and register windows
US7571284B1 (en) 2004-06-30 2009-08-04 Sun Microsystems, Inc. Out-of-order memory transactions in a fine-grain multithreaded/multi-core processor
US7509484B1 (en) 2004-06-30 2009-03-24 Sun Microsystems, Inc. Handling cache misses by selectively flushing the pipeline
US7290116B1 (en) 2004-06-30 2007-10-30 Sun Microsystems, Inc. Level 2 cache index hashing to avoid hot spots
US7366829B1 (en) 2004-06-30 2008-04-29 Sun Microsystems, Inc. TLB tag parity checking without CAM read
US7380047B2 (en) * 2004-09-30 2008-05-27 International Business Machines Corporation Apparatus and method for filtering unused sub-blocks in cache memories
US7380070B2 (en) * 2005-02-17 2008-05-27 Texas Instruments Incorporated Organization of dirty bits for a write-back cache
US7971002B1 (en) 2005-04-07 2011-06-28 Guillermo Rozas Maintaining instruction coherency in a translation-based computer system architecture
KR100717113B1 (ko) 2005-09-12 2007-05-10 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 시스템
US7774549B2 (en) * 2006-10-11 2010-08-10 Mips Technologies, Inc. Horizontally-shared cache victims in multiple core processors
WO2012061048A1 (en) 2010-11-04 2012-05-10 Rambus Inc. Techniques for storing data and tags in different memory arrays
KR102116981B1 (ko) 2013-10-02 2020-05-29 삼성전자 주식회사 광선 추적 가속 방법 및 장치
US20170168957A1 (en) * 2015-12-10 2017-06-15 Ati Technologies Ulc Aware Cache Replacement Policy
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
CN114168525B (zh) 2017-03-14 2023-12-19 珠海市芯动力科技有限公司 可重构并行处理
US11144466B2 (en) * 2019-06-06 2021-10-12 Intel Corporation Memory device with local cache array

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4725945A (en) * 1984-09-18 1988-02-16 International Business Machines Corp. Distributed cache in dynamic rams
US4894770A (en) * 1987-06-01 1990-01-16 Massachusetts Institute Of Technology Set associative memory
US5226147A (en) * 1987-11-06 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device for simple cache system
US5184320A (en) * 1988-02-12 1993-02-02 Texas Instruments Incorporated Cached random access memory device and system
US5261066A (en) * 1990-03-27 1993-11-09 Digital Equipment Corporation Data processing system and method with small fully-associative cache and prefetch buffers
US5317718A (en) * 1990-03-27 1994-05-31 Digital Equipment Corporation Data processing system and method with prefetch buffers
US5386547A (en) * 1992-01-21 1995-01-31 Digital Equipment Corporation System and method for exclusive two-level caching
US5649154A (en) * 1992-02-27 1997-07-15 Hewlett-Packard Company Cache memory system having secondary cache integrated with primary cache for use with VLSI circuits
US5623627A (en) * 1993-12-09 1997-04-22 Advanced Micro Devices, Inc. Computer memory architecture including a replacement cache
US5687338A (en) * 1994-03-01 1997-11-11 Intel Corporation Method and apparatus for maintaining a macro instruction for refetching in a pipelined processor
US5564035A (en) * 1994-03-23 1996-10-08 Intel Corporation Exclusive and/or partially inclusive extension cache system and method to minimize swapping therein
JPH10502181A (ja) * 1994-06-20 1998-02-24 ネオマジック・コーポレイション メモリインタフェースのないグラフィックスコントローラ集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005190494A (ja) * 1999-01-21 2005-07-14 Sony Computer Entertainment Inc 高速プロセッサシステム、これを使用する方法及び記録媒体
US7028141B2 (en) 1999-01-21 2006-04-11 Sony Computer Entertainment Inc. High-speed distributed data processing system and method
JP4656565B2 (ja) * 1999-01-21 2011-03-23 株式会社ソニー・コンピュータエンタテインメント 高速プロセッサシステム、これを使用する方法及び記録媒体
KR100546295B1 (ko) * 1999-07-27 2006-01-26 삼성전자주식회사 데이타 전송 시간을 줄인 2-레벨 캐쉬 메모리 시스템
JP2012194742A (ja) * 2011-03-16 2012-10-11 Nec Engineering Ltd リプレースメントデータメモリ装置、中央演算装置及びリプレースメントデータ処理方法
JP2014209392A (ja) * 2014-08-13 2014-11-06 Ｎｅｃエンジニアリング株式会社 リプレースメントデータメモリ装置、中央演算装置及びリプレースメントデータ処理用プログラム

Also Published As

Publication number Publication date
US5900011A (en) 1999-05-04
EP0817067A2 (en) 1998-01-07
EP0817067A3 (en) 1999-02-03
US6128702A (en) 2000-10-03

Similar Documents

Publication Publication Date Title
JPH10133947A (ja) 統合されたプロセッサ・メモリ装置
JPH10177519A (ja) 統合されたプロセッサ・メモリ装置
US5559986A (en) Interleaved cache for multiple accesses per clock cycle in a microprocessor
US5586295A (en) Combination prefetch buffer and instruction cache
US5091851A (en) Fast multiple-word accesses from a multi-way set-associative cache memory
US6161166A (en) Instruction cache for multithreaded processor
JP2509766B2 (ja) キャッシュメモリ交換プロトコル
US5781926A (en) Method and apparatus for sub cache line access and storage allowing access to sub cache lines before completion of line fill
KR20010101695A (ko) 가상 메모리 시스템에서의 메모리 접근 개선 기술
JP4218820B2 (ja) ダイレクトマップドキャッシュとフルアソシアティブバッファとを含んだキャッシュシステム、その制御方法及び記録媒体
US5809562A (en) Cache array select logic allowing cache array size to differ from physical page size
JPH06318177A (ja) キャッシュ・ミス・ペナルティを減少させる方法、装置及びコンピュータ・システム
JPH08328958A (ja) 命令キャッシュ、キャッシュメモリ装置及びその方法
US8621152B1 (en) Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access
JP2001297037A (ja) スマート・キャッシュ
US5835929A (en) Method and apparatus for sub cache line access and storage allowing access to sub cache lines before completion of a line fill
US6718439B1 (en) Cache memory and method of operation
US5761714A (en) Single-cycle multi-accessible interleaved cache
JPH0836491A (ja) パイプライン・ストア命令を実行する装置及びその方法
US5835934A (en) Method and apparatus of low power cache operation with a tag hit enablement
JP2004199677A (ja) キャッシュを動作させるためのシステム及び方法
JP3431878B2 (ja) マルチスレッド・プロセッサの命令キャッシュ
US6976130B2 (en) Cache controller unit architecture and applied method
JP2716350B2 (ja) 電子データ記憶システム
US6415362B1 (en) Method and system for write-through stores of varying sizes