JPH10126163A - Radio equipment - Google Patents

Radio equipment

Info

Publication number
JPH10126163A
JPH10126163A JP8291262A JP29126296A JPH10126163A JP H10126163 A JPH10126163 A JP H10126163A JP 8291262 A JP8291262 A JP 8291262A JP 29126296 A JP29126296 A JP 29126296A JP H10126163 A JPH10126163 A JP H10126163A
Authority
JP
Japan
Prior art keywords
fet
turned
voltage
amplifier
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8291262A
Other languages
Japanese (ja)
Other versions
JP3172458B2 (en
Inventor
Satoru Sugawara
覚 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yupiteru Industries Co Ltd
Original Assignee
Yupiteru Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yupiteru Industries Co Ltd filed Critical Yupiteru Industries Co Ltd
Priority to JP29126296A priority Critical patent/JP3172458B2/en
Publication of JPH10126163A publication Critical patent/JPH10126163A/en
Application granted granted Critical
Publication of JP3172458B2 publication Critical patent/JP3172458B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Transceivers (AREA)
  • Noise Elimination (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the radio equipment by which output of a noise sound is prevented, even when no mute function is in operation immediately after application of power. SOLUTION: On the premises of the radio equipment provided with a power amplifier 1 for sound signal amplification and a speaker 4 providing an output of the amplifier externally, a switching controller 3 that is turned off for a prescribed period after the application of power is provided in series between the amplifier 1 and the speaker 4. The switching controller 3 is provided with an FET 7, a control section 8 that controls conduction/nonconduction of the FET 7, and a latch section 9 that latches the on state when the FET 7 is conductive. The latch means 9 is provided with a capacitor C1 for DC component cut-off between the FET 7 and the speaker 4, and a voltage between the capacitor C1 and the speaker 4 is fed to a gate of the FET 7. Then the gate voltage is lower by a DC component voltage portion from the voltage applied to its source, so that the gate voltage is always kept low and the FET 7 maintains the conductive state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、無線機に関するも
ので、より具体的には、電源投入時等に発生するノイズ
を、音声出力しないようにするための装置を付加した無
線機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wireless device, and more particularly, to a wireless device to which a device for preventing noise generated at power-on or the like from being output as sound is added.

【0002】[0002]

【従来の技術】無線機では、電源に電池等を使用してい
る。そして、係る電池からなる単一電源からの電力供給
により、無線機内部の各種の電気回路を駆動するように
なっている。そして、スピーカーを駆動させるために
は、例えばパワーアンプの出力をスピーカーに直結し、
音声を出力するようにしている。さらに、使用中は、各
種のノイズ等が発生することがあり、そのノイズがその
ままスピーカーに伝わると、耳障りなノイズ音が出力さ
れることになり、使用者に不快感を与えるおそれがあ
る。そこで、通常係る無線機では、無線機に実装された
CPU側でノイズ発生を検知すると、スピーカー出力を
オフにするといったミュート機能を設け、使用感の向上
を図っている。
2. Description of the Related Art In a radio, a battery or the like is used as a power supply. Various electric circuits inside the wireless device are driven by power supply from a single power supply composed of such a battery. And to drive the speaker, for example, directly connect the output of the power amplifier to the speaker,
Outputs audio. Furthermore, during use, various kinds of noises and the like may be generated, and if the noises are transmitted to the speakers as they are, annoying noise sounds may be output, which may cause discomfort to the user. In view of the above, a usual wireless device is provided with a mute function of turning off the speaker output when noise generation is detected on the CPU side mounted on the wireless device to improve the usability.

【0003】[0003]

【発明が解決しようとする課題】上記したミュート機能
を稼働させるためには、前提としてCPU等が正常に動
作している必要がある。そして、電源投入直後の過渡期
では、CPUが動作するための電源電圧が供給されるま
でになるまで一定のタイムラグが生じる。一方、スピー
カーは電源投入直後(CPUが正常動作開始する前)か
ら音声出力可能状態になる。
In order to operate the above-mentioned mute function, it is necessary that the CPU and the like operate normally. In a transition period immediately after the power is turned on, a certain time lag occurs until a power supply voltage for operating the CPU is supplied. On the other hand, the speaker is ready for audio output immediately after the power is turned on (before the CPU starts normal operation).

【0004】その結果、電源投入の際にパワーアンプか
らノイズが発生すると、CPUによるミュート機能が働
かず、そのノイズ(異常音)がスピーカーを介して出力
されてしまい、使用者に不快感を与えてしまうおそれが
ある。
As a result, when noise is generated from the power amplifier when the power is turned on, the mute function of the CPU does not work, and the noise (abnormal sound) is output via a speaker, giving a user discomfort. There is a risk that it will.

【0005】ところで、従来は電源スイッチとして、ロ
ータリー式のスイッチやトグルスイッチに代表されるよ
うに、スイッチの切替時にクリック音が発生するととも
に一度で確実に電源が投入できるものを用いていた。す
ると、電源投入時に発生するノイズは一度だけでありま
た、同時にクリック音も発生することから実用上あまり
問題にする必要がなかった。
Conventionally, a power switch, such as a rotary switch or a toggle switch, which generates a click sound when the switch is switched and which can be reliably turned on at one time, has been used. Then, only one noise is generated when the power is turned on, and at the same time, a clicking sound is also generated.

【0006】しかし、最近のスイッチは、フェザータッ
チのプッシュ式が用いられ、係るスイッチは、スイッチ
を押し下げている間、回路に電源を供給し回路自体が電
源を保持し、スイッチが離された後も電源をオン状態に
するように構成されているため、スイッチが不安定な操
作によりオン,オフを繰り返すようなことがあると電源
投入時のノイズが連続して発生し、しかもクリック音が
無いこともあって、係るノイズが目立ってしまい、使用
者にとって耳障りな音となり、使用感が低下するおそれ
がある。
However, recent switches use a feather-touch push type switch. Such a switch supplies power to a circuit while the switch is being depressed, the circuit itself holds power, and after the switch is released. The power supply is also turned on, so if the switch is repeatedly turned on and off due to unstable operation, the power-on noise is continuously generated and there is no click sound. In some cases, such noises are conspicuous, resulting in unpleasant sounds for the user, and a feeling of use may be reduced.

【0007】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題を解決
し、電源投入直後でミュート機能が稼働していないとき
であってもノイズ音を出力するのを抑制することがで
き、使用者に耳障りな音を聞かせることがないようにし
て使い勝手・使用感が良くなり、しかも係る効果を簡単
な構成で実現することのでき、また、通常の使用状況に
おいては確実にアンプの出力を音声出力手段側へ伝達可
能(ミュート機能が働かないとき)とする無線機を提供
することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above background, and an object of the present invention is to solve the above-described problem and to reduce noise noise even when the mute function is not activated immediately after power-on. Output can be suppressed, the user does not hear unpleasant sounds, the usability and usability are improved, and the effect can be realized with a simple configuration. It is an object of the present invention to provide a wireless device capable of reliably transmitting the output of the amplifier to the audio output means side (when the mute function does not work) in a normal use situation.

【0008】[0008]

【課題を解決するための手段】上記した目的を達成する
ため、本発明に係る無線機では、音声信号増幅用のアン
プと、そのアンプの出力を外部に出力する音声出力手段
とを備えた無線機を前提とし、前記アンプと音声出力手
段との間に直列に開閉制御装置を設けた。そして、その
開閉制御装置は、電源投入直後から所定期間を開状態と
なり、前記アンプの出力から音声出力手段への伝達を遮
断するようにした(請求項1)。
In order to achieve the above-mentioned object, a wireless device according to the present invention comprises a wireless amplifier comprising an amplifier for amplifying an audio signal and audio output means for outputting the output of the amplifier to the outside. As a premise, a switching control device was provided in series between the amplifier and the audio output means. The switching control device is opened for a predetermined period immediately after the power is turned on, and cuts off transmission from the output of the amplifier to the audio output means (claim 1).

【0009】ここで、所定期間とは、例えばタイマなど
により計測される固定の時間でも良く、或いは請求項4
に規定するように、ミュート機能が動作可能となるとい
うように無線機の動作状況に応じた可変の時間でも良
い。また、音声出力手段とは、スピーカーのように直接
音声が出力されるものはもちろんのこと、イヤホンジャ
ックのように最終的に可聴となる信号を出力する端子も
含む。
Here, the predetermined period may be a fixed time measured by a timer, for example.
As described in the above, the variable time according to the operation state of the wireless device may be set such that the mute function becomes operable. The audio output means includes not only a device that directly outputs audio such as a speaker, but also a terminal that outputs a finally audible signal such as an earphone jack.

【0010】係る構成にすると、電源投入から一定期間
は、開閉制御装置が開状態となっているので、物理的に
音声出力のための信号ラインが遮断されるため、たとえ
電源投入時にアンプなどからノイズが発生したとして
も、係るノイズに基づく不快な音は外部に出力されるこ
とはない。よって、使用者は耳障りな音を聞くおそれが
可及的に減少され、使い勝手の良い無線機となる。
With this configuration, since the switching control device is in the open state for a certain period after the power is turned on, the signal line for audio output is physically cut off. Even if noise occurs, an unpleasant sound based on the noise is not output to the outside. Therefore, the user is less likely to hear harsh sounds as much as possible, resulting in an easy-to-use wireless device.

【0011】そして、前記開閉制御装置の具体的な構成
の一例としては、例えば前記アンプの出力と前記音声出
力手段との間に介在されたFETと、FETのオン/オ
フを制御する制御手段と、前記制御手段によりFETが
オンになった際に、そのオン状態を保持する保持手段と
を備えて構成できる。この時、前記保持手段としては、
前記FETと前記音声出力手段との間に直流成分カット
用のコンデンサを設けるとともに、そのコンデンサと前
記音声出力手段と間の任意位置の電圧を前記FETのゲ
ート電圧として印加するように構成する(請求項2)。
As an example of a specific configuration of the switching control device, for example, an FET interposed between the output of the amplifier and the audio output means, and a control means for controlling ON / OFF of the FET are provided. Holding means for holding the ON state when the FET is turned on by the control means. At this time, as the holding means,
A DC component cutting capacitor is provided between the FET and the audio output means, and a voltage at an arbitrary position between the capacitor and the audio output means is applied as a gate voltage of the FET. Item 2).

【0012】すなわち、FETがオン(スイッチが閉)
状態を維持するためには、FETのソースに与えられる
電圧よりもゲート電圧が小さくなっている必要がある。
そして、そーえに加わる電圧は、音声信号であるので、
電源電圧からグランド(0V)レベルの範囲内で振れる
ため、瞬時値が0V付近になることがある。その場合で
もFETをオン状態にし続けるためには、ゲート電圧に
マイナスバイアスを印加する必要がある。一方、携帯用
無線機の場合には、小型・軽量化を図る必要があり、電
源電池は、係る小型・軽量化を阻害する一因ともなって
いるので、マイナスバイアス用の電源を別途設けること
は実用に供し得ない。また、設置タイプの無線機も、小
型・軽量化を図る必要があり、FETのオン状態を保持
するための電源を別途設けるのは、部品点数の増加を招
き、小型化を疎外する。
That is, the FET is on (the switch is closed)
To maintain the state, the gate voltage needs to be lower than the voltage applied to the source of the FET.
And since the voltage applied to it is an audio signal,
Since the voltage swings from the power supply voltage to the ground (0V) level, the instantaneous value may be around 0V. In this case, it is necessary to apply a negative bias to the gate voltage in order to keep the FET on. On the other hand, in the case of a portable wireless device, it is necessary to reduce the size and weight, and the power supply battery is a factor that hinders the reduction in size and weight. It cannot be put to practical use. In addition, it is necessary to reduce the size and weight of the installation-type wireless device, and separately providing a power supply for maintaining the ON state of the FET results in an increase in the number of components, which negates miniaturization.

【0013】そこで本発明では、FETのドレイン側に
直流成分カット用のコンデンサを設けたため、ドレイン
側に出現する交流信号(ソース側に与えられる信号と同
じ)は、プラス側で信号を振らす必要からオフセットを
とり一定の直流成分が重畳されているので、係る直流成
分をコンデンサを通過させることにより除去する。する
と、得られた信号は、ソース側の交流信号から重畳され
ていた直流成分が除去され、グランドを基準に振動する
信号となる。しかも、係る2つの信号(直流成分の除去
前後の信号)は、同期がとれており、直流成分の電位差
がある。その結果、FETのゲート電圧は、ソースに加
わる電圧よりも直流成分の電位差分だけ常に低い電圧と
なる(仮にソースに与えられる信号が0Vに近い場合に
は、ゲート電圧はマイナスとなる)ので、FETはソー
スに与えられる信号の瞬時値のレベルに関係なくオン状
態を保持する。
Therefore, in the present invention, since a capacitor for cutting a DC component is provided on the drain side of the FET, an AC signal (same as a signal given to the source side) appearing on the drain side needs to be swung on the plus side. , And a certain DC component is superimposed, and the DC component is removed by passing through a capacitor. Then, the obtained signal is a signal that oscillates with respect to the ground, with the superposed DC component removed from the AC signal on the source side. Moreover, the two signals (the signals before and after the removal of the DC component) are synchronized, and there is a potential difference between the DC components. As a result, the gate voltage of the FET is always lower than the voltage applied to the source by the potential difference of the DC component (if the signal applied to the source is close to 0 V, the gate voltage will be negative). The FET keeps on regardless of the level of the instantaneous value of the signal applied to the source.

【0014】しかも、そのFETのゲートに印加する電
圧は、ドレインから出力される信号に基づいて生成して
いるため、別途マイナスバイアス用の電源を設ける必要
がなく、通常の電気回路を駆動させるための単一の電源
で済む。よって、装置も大型化せず、重量もあまり増さ
ない。
Moreover, since the voltage applied to the gate of the FET is generated based on the signal output from the drain, there is no need to provide a separate negative bias power supply, and it is necessary to drive a normal electric circuit. A single power supply. Therefore, the device does not increase in size and does not increase much in weight.

【0015】なお、直流成分カット用のコンデンサは、
本発明の装置のために設けても良いが、通常スピーカー
の直前には係る直流成分カット用のコンデンサが実装さ
れているので、係るスピーカーのためのコンデンサと本
発明のFETのゲートバイアス生成用のコンデンサとを
兼用させてももちろん良い。
Note that the DC component cutting capacitor is:
Although it may be provided for the device of the present invention, the capacitor for cutting the DC component is usually mounted immediately before the speaker, so that the capacitor for the speaker and the gate bias for generating the gate bias of the FET of the present invention are provided. Of course, a capacitor may be used.

【0016】また、前記制御手段としては、電源投入時
にFETがオフ(スイッチが開)になり、所定時間経過
後にオンになるようになっていれば各種の構造のものを
しようできるが、一例を示すと、2段接続したトランジ
スタで構成することができる。すなわち、ゲートに接続
され、電源電圧に対して導通/開放制御する第1トラン
ジスタ(Q1)と、前記第1トランジスタのゲート電圧
を制御する第2トランジスタ(Q2)とを備える。そし
て、前記第2トランジスタは、電源投入時には、電源電
圧に基づく電圧がベースに印加されてオンになり、電源
投入後一定の条件で発せられる制御信号に基づいて前記
ベースがアースに落ちてオフになるように構成した(請
求項3)。実験の結果、係る構成が最も安定動作するこ
とが確認された。そして、この構成が実施の形態にて詳
しく説明している。
As the control means, various structures can be used as long as the FET is turned off (the switch is opened) when the power is turned on and turned on after a lapse of a predetermined time. As shown, it can be composed of transistors connected in two stages. That is, it includes a first transistor (Q1) connected to a gate and controlling conduction / opening of a power supply voltage, and a second transistor (Q2) controlling a gate voltage of the first transistor. When the power is turned on, the second transistor is turned on by applying a voltage based on the power supply voltage to the base, and is turned off by the base falling to the ground based on a control signal issued under certain conditions after the power is turned on. (Claim 3). As a result of the experiment, it was confirmed that such a configuration operates most stably. This configuration is described in detail in the embodiment.

【0017】さらに、請求項3において規定する制御信
号は、無線機に実装されるミュート機能が動作可能にな
ったことを検知し、発せられるものである(実施の形態
ではCPUから発せられる)ようにすることができる
(請求項4)。係る構成にすると、ミュート機能が正常
に動作する前は、開閉制御装置が開いていて確実にアン
プ側からの音声出力を遮断し、一方、ミュート機能が動
作か農場帯になったならば、開閉制御装置が閉じて音声
出力を可能とする。なお、その後ノイズ等が発生した場
合には、本来のミュート機能が発揮し、ミュートをかけ
ることになり、ノイズが音声出力されることがなくな
る。このようにすることにより、ミュート機能が正常に
動作した後は遅滞なく音声出力可能にし、音声出力がで
きない無駄時間を可及的に短くすることができるように
なる。
Further, the control signal defined in claim 3 is generated by detecting that the mute function mounted on the wireless device has become operable (in the embodiment, generated by the CPU). (Claim 4). With this configuration, before the mute function operates normally, the opening / closing control device is open and reliably shuts off audio output from the amplifier side. The control device closes to enable audio output. If noise or the like subsequently occurs, the original mute function is exerted and the mute is applied, so that noise is not output as sound. By doing so, after the mute function operates normally, audio output can be performed without delay, and the dead time during which audio output cannot be performed can be shortened as much as possible.

【0018】また、上記した各種の構成において前記F
ETのソース−ドレイン間に、バイパス抵抗を接続し、
前記FETがオフの時に、前記バイパス抵抗を介して微
小電流を流すようにしてもよい(請求項5)。このよう
にすると、電源投入直後のFETがオフの時にもバイパ
ス抵抗を介してコンデンサに充電されるので、FETが
オンに切り替わったときに、コンデンサに突入電流が流
れてノイズが発生するのを可及的に抑制する。そして、
FETがオンになった後は、抵抗の小さいFET側を流
れるため、バイパス抵抗を設けることによる損失はほと
んどない。
In the above-described various configurations, the above-described F
Connect a bypass resistor between the source and drain of ET,
When the FET is off, a minute current may flow through the bypass resistor. This allows the capacitor to be charged via the bypass resistor even when the FET is turned off immediately after the power is turned on, so that when the FET is turned on, inrush current flows through the capacitor and noise can be generated. As much as possible. And
After the FET is turned on, it flows on the side of the FET having a small resistance, so that there is almost no loss due to the provision of the bypass resistor.

【0019】[0019]

【発明の実施の形態】図1に示すように、音声出力信号
(AF)がパワーアンプ1に入力され、そこにおいて増
幅処理された信号が本発明まの要部となる開閉制御装置
3を介してスピーカー4へ与えられ、音声出力されるよ
うになっている。また、スピーカー4と並列にイヤホー
ン用のジャック5も設けられている。そして、パワーア
ンプ1には電源電圧VDDが与えられるようになってお
り、この電源電圧VDDは、本例は携帯用無線機に適用し
た例を示しているので、図示省略の電池から供給される
ようになっており、本例では4.8V印加されるように
設定している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, an audio output signal (AF) is input to a power amplifier 1 and a signal amplified there is passed through an opening / closing control device 3 which is an essential part of the present invention. To the speaker 4 for audio output. In addition, a jack 5 for an earphone is provided in parallel with the speaker 4. The power amplifier 1 is supplied with a power supply voltage VDD. The power supply voltage VDD is supplied from a battery (not shown) since this embodiment shows an example applied to a portable wireless device. In this example, it is set so that 4.8 V is applied.

【0020】ここで本発明では、従来であれば、パワー
アンプ1の出力をスピーカー4に直結していたのに対し
(直流成分除去用のコンデンサC1はあった)、上記し
たように係る信号ラインに直列に開閉制御装置3を挿入
配置したのが特徴の1つである。そして、後述する制御
機構により、電源投入時(直後)から一定時間はその開
閉制御装置3は開状態となり、パワーアンプ1の出力が
スピーカー4側に伝達するのを遮断し、一定時間経過後
は閉状態となりパワーアンプ1の出力がスピーカー4を
介して出力されるようにしている。
Here, in the present invention, the output of the power amplifier 1 was directly connected to the speaker 4 (there was a capacitor C1 for removing a DC component), but the signal line as described above One of the features is that the opening / closing control device 3 is inserted and arranged in series. Then, by a control mechanism described later, the opening / closing control device 3 is in an open state for a certain period from the time of turning on the power (immediately after), and the transmission of the output of the power amplifier 1 to the speaker 4 is stopped. The power amplifier 1 is closed so that the output of the power amplifier 1 is output via the speaker 4.

【0021】次に、開閉制御装置3の具体的な構成につ
いて説明する。まずパワーアンプ1の出力(信号ライ
ン)にFET7のソースSを接続し、FET7のドレイ
ンDを直流成分除去用のコンデンサC1に接続する。こ
のFET7は電圧制御であり、開閉スイッチとして機能
する。つまり、周知のようにFET7のゲートGに所定
の電圧を印加してFET7をオンにすると、ソース−ド
レイン間が短絡状態となり、スイッチが閉じるように機
能する。そして、開閉制御装置3は、係るFET7と、
FET7のオン/オフを制御する制御部8と、FET7
がオン(スイッチが閉)に切り替わった後、その状態を
保持する保持部9とを備えている。
Next, a specific configuration of the switching control device 3 will be described. First, the source S of the FET 7 is connected to the output (signal line) of the power amplifier 1, and the drain D of the FET 7 is connected to the capacitor C1 for removing a DC component. This FET 7 is a voltage control and functions as an open / close switch. That is, as is well known, when a predetermined voltage is applied to the gate G of the FET 7 to turn on the FET 7, a short circuit occurs between the source and the drain, and the switch functions to close. Then, the switching control device 3 includes the FET 7,
A control unit 8 for controlling on / off of the FET 7;
After the switch is turned on (the switch is closed), the holding unit 9 holds the state.

【0022】制御部8は、2段のトランジスタQ1,Q
2を備えている。つまり、第1トランジスタQ1をFE
T7のゲートに接続し、この第1トランジスタQ1をオ
ン/オフ制御することにより、FET7に対する直接の
オン/オフ指令を与えるようになっている。そして、こ
の第1トランジスタQ1のオン/オフを第2トランジス
タQ2により制御するようになっている。
The control unit 8 includes two-stage transistors Q1, Q
2 is provided. That is, the first transistor Q1 is
The first transistor Q1 is connected to the gate of T7 to control on / off of the first transistor Q1, thereby giving a direct on / off command to the FET7. The on / off of the first transistor Q1 is controlled by the second transistor Q2.

【0023】つまり、電源電圧VDDが直列接続された抵
抗R1,R2に印加されるようになり、さらに抵抗R
1,R2の接続部分に第2トランジスタQ2のベースを
接続している。これにより、第2トランジスタQ2のベ
ースには、両抵抗R1,R2に基づいて分圧された電圧
が印加されるようになっている。さらに第2トランジス
タQ2のベースには、図外のCPUからの制御信号も与
えられるようになる。より具体的には、電源投入から一
定時間経過するまでは、端子10はHigh(オープン
状態)となり、一定時間経過後は端子10はLow(ア
ースに落ちる)になるように設定している。また、第2
トランジスタQ2がオンの時は、第1トランジスタQ1
のベースにも、電圧電圧VDDを直列接続した抵抗R3,
R4で分圧された電圧が印加され、オンになるようにな
っている。
That is, the power supply voltage VDD is applied to the resistors R1 and R2 connected in series, and
The base of the second transistor Q2 is connected to the connection between 1 and R2. Thus, a voltage divided based on the two resistors R1 and R2 is applied to the base of the second transistor Q2. Further, a control signal from a CPU (not shown) is also supplied to the base of the second transistor Q2. More specifically, the terminal 10 is set to be High (open state) until a certain time has elapsed since the power-on, and the terminal 10 is set to be Low (fall to ground) after the certain time has elapsed. Also, the second
When the transistor Q2 is on, the first transistor Q1
The resistor R3 connected in series with the voltage voltage VDD
The voltage divided by R4 is applied to turn on.

【0024】一方、保持部9は、コンデンサC1と、そ
のコンデンサC1とスピーカー3の分岐点に一端が接続
された抵抗R5を備えており、この抵抗R5の他端は、
FET7のゲートに接続されている。これにより、コン
デンサC1により直流成分を除去された電圧が、FET
7のゲートに印加される。
On the other hand, the holding section 9 includes a capacitor C1 and a resistor R5 having one end connected to the branch point of the capacitor C1 and the speaker 3. The other end of the resistor R5 has
It is connected to the gate of FET7. As a result, the voltage from which the DC component has been removed by the capacitor C1 is applied to the FET.
7 is applied to the gate.

【0025】さらに本例では、FET7のソース−ドレ
イン間に、バイパス抵抗R6を接続している。このバイ
パス抵抗R6は、高抵抗のものを用い、FET7がオフ
の時にそのバイパス抵抗R6を介して微小電流が流れる
ようにしている。
Further, in this embodiment, a bypass resistor R6 is connected between the source and the drain of the FET 7. The bypass resistor R6 has a high resistance, so that a small current flows through the bypass resistor R6 when the FET 7 is off.

【0026】次に、上記した例の動作原理について説明
する。まず、電源がオフの時には、各トランジスタQ
1,Q2及びFET7はオフとなり、第2トランジスタ
Q2のベースに接続された端子10もオープン状態とな
っている。この状態の時に電源が投入されると、電源電
圧VDDが徐々に上昇するが、当初はCPUを駆動させる
のに十分な電圧まではならない。この時、まず第2トラ
ンジスタQ2のベースに抵抗R1,R2で分圧された電
圧が印加されてオンする。すると、抵抗R3がアースに
接続されることから、電源電圧VDDに直列接続された抵
抗R3,R4の接続点にも、その抵抗比で分圧された電
圧が出現し、その電圧により第1トランジスタQ1もオ
ンになる。すると、第1トランジスタQ1を介してFE
T7のゲートは電源電圧に直結することになり、FET
7のゲート電圧は、電源電圧となる。よって、ソース側
の電圧よりも大きくなるので、FETがオフにな利、ス
イッチは開状態となる。そして、両トランジスタQ1,
Q2がオンになるのは、電源投入後瞬時に行われるの
で、FET7も電源投入後瞬時にオフとなり、パワーア
ンプ1から出力される信号を遮断する。
Next, the operation principle of the above example will be described. First, when the power is off, each transistor Q
1, Q2 and the FET 7 are turned off, and the terminal 10 connected to the base of the second transistor Q2 is also open. When the power is turned on in this state, the power supply voltage VDD gradually increases, but initially does not reach a voltage sufficient to drive the CPU. At this time, first, the voltage divided by the resistors R1 and R2 is applied to the base of the second transistor Q2 to turn on. Then, since the resistor R3 is connected to the ground, a voltage divided by the resistance ratio also appears at the connection point of the resistors R3 and R4 connected in series to the power supply voltage VDD, and the voltage causes the first transistor to be turned on. Q1 is also turned on. Then, FE is input via the first transistor Q1.
The gate of T7 will be directly connected to the power supply voltage,
The gate voltage of 7 becomes the power supply voltage. Therefore, since the voltage becomes higher than the voltage on the source side, when the FET is turned off, the switch is opened. Then, both transistors Q1,
Since Q2 is turned on immediately after the power is turned on, the FET 7 is also turned off immediately after the power is turned on, and the signal output from the power amplifier 1 is cut off.

【0027】そして、一定の時間が経過し、CPUが動
作可能状態(ミュート機能が発揮)になると、CPUか
ら制御信号が発せられ、端子10が短絡(アースに落ち
る)状態となる。すると、第2トランジスタQ2のベー
スがアースに落ちるので、ベース電圧が0となり、オフ
する。そうすると、抵抗R3はオーブン状態となるの
で、第1トランジスタQ1のベース電圧は、電源電圧と
なり、オフする。これにより、FET7のゲートは電源
電圧VDDから切り離され、コンデンサC1の端子電圧
(直流成分除去後)が印加される。
When a certain period of time elapses and the CPU becomes operable (the mute function is exhibited), a control signal is issued from the CPU, and the terminal 10 is short-circuited (falls to ground). Then, the base of the second transistor Q2 falls to ground, so that the base voltage becomes 0 and the second transistor Q2 is turned off. Then, the resistor R3 enters an oven state, so that the base voltage of the first transistor Q1 becomes the power supply voltage and turns off. As a result, the gate of the FET 7 is disconnected from the power supply voltage VDD, and the terminal voltage (after removing the DC component) of the capacitor C1 is applied.

【0028】すると、FETのソースの方がゲートより
も高電位となり、FET7はオンする。これにより、パ
ワーアンプ1の出力が、スピーカー4,ジャック5に伝
わり、音声出力が可能な状態になる。
Then, the source of the FET becomes higher in potential than the gate, and the FET 7 is turned on. As a result, the output of the power amplifier 1 is transmitted to the speaker 4 and the jack 5, and the audio output becomes possible.

【0029】一方、このようにFET7が導通状態にな
ったときの開閉制御装置3の入力(A点)と出力(B
点)の信号波形の相関は、図2に示すようになってい
る。すなわち、開閉制御装置3の入力(A点)は、同図
(A)に示すように、所定の電圧(例えば2V)だけ直
流成分が重畳されてオフセットされている。そして、こ
の時の出力(B点)は、同図(B)に示すように、コン
デンサC1により直流成分が除去されるため0Vを基準
に振動する波形となる。そして、両者を比較すると明ら
かなように、基準位置が2Vから0Vに変換されただけ
であるので、両者の同期はとられており、任意の時刻
(t1,t2,t3,t4,…)における両親号の瞬時
値の電位差は2Vとなる。
On the other hand, the input (point A) and the output (B) of the opening / closing control device 3 when the FET 7 becomes conductive as described above.
The correlation between the signal waveforms (point) is as shown in FIG. That is, the input (point A) of the switching control device 3 is offset by superimposing a DC component by a predetermined voltage (for example, 2 V) as shown in FIG. The output (point B) at this time has a waveform oscillating around 0 V because the DC component is removed by the capacitor C1, as shown in FIG. As is clear from the comparison between the two, since the reference position is merely converted from 2 V to 0 V, the two are synchronized, and at any time (t1, t2, t3, t4,...) The potential difference between the instantaneous values of the parents is 2V.

【0030】よって、FET7のゲートには、同図
(B)に基づく電圧が印加される(抵抗R5で若干ロス
する)ので、FET7のソースとの電位差は、常に約2
V低い値となるので、オン状態を保持する。
Therefore, the voltage based on FIG. 7B is applied to the gate of the FET 7 (slight loss due to the resistor R5), so that the potential difference from the source of the FET 7 is always about 2
Since the value is lower by V, the on state is maintained.

【0031】さらに本例では、バイパス抵抗R6を設け
たため、電源投入当初のFET7がオフの時も、バイパ
ス抵抗R6を介して微小電流が流れるので、コンデンサ
C1を充電する。従って、FET7がオンになったとき
には、コンデンサC1は充電完了しているか、或いはあ
る程度充電が進んでいるため、突入電流が発生し、それ
に基づくノイズが発生することがない。
Further, in this embodiment, since the bypass resistor R6 is provided, even when the FET 7 is turned off when the power is turned on, a very small current flows through the bypass resistor R6, so that the capacitor C1 is charged. Therefore, when the FET 7 is turned on, the capacitor C1 has been charged or has been charged to some extent, so that an inrush current does not occur and no noise is generated due to the inrush current.

【0032】なお上記した実施の形態では、制御部8を
2段のトランジスタで構成したが、本発明はこれに限る
ことはなく、例えば第1トランジスタQ1のみとし、C
PUからの制御信号をそのトランジスタQ1のベースに
与えるようにしても良い。また、本発明では、CPUか
らの制御信号に基づいてトランジスタをオフにし、これ
によりFETをオンにするようにしたが、本発明はこれ
に限ることはなく、例えばタイマなどにより予め設定し
た時間が経過後にトランジスタをオフにするようにして
も良く、種々の変形実施が可能である。さらには、バイ
パス抵抗R6は必ずしも設けなくても良いのはいうまで
もない。また、上記した実施の形態では携帯用無線機に
ついて説明したが、本例ではこれに限ることなく、設置
タイプの無線機にも適用できる。
In the above-described embodiment, the control section 8 is composed of two-stage transistors. However, the present invention is not limited to this.
A control signal from the PU may be applied to the base of the transistor Q1. Further, in the present invention, the transistor is turned off based on the control signal from the CPU, and thereby the FET is turned on. However, the present invention is not limited to this. The transistor may be turned off after the lapse of time, and various modifications are possible. Further, it goes without saying that the bypass resistor R6 is not necessarily provided. Further, in the above-described embodiment, the portable wireless device has been described. However, the present embodiment is not limited to this and can be applied to an installation type wireless device.

【0033】[0033]

【発明の効果】以上のように本発明に係る無線機では、
電源投入当初は、開閉制御装置が開状態となり、物理的
にアンプ出力を音声出力手段へ送る経路を遮断するた
め、電源投入直後でミュート機能が稼働していないとき
であってもノイズ音を出力するのを抑制することがで
き、使用者に耳障りな音を聞かせることがないようにし
て使い勝手・使用感が良くなる。また、一定時間経過後
は、開閉制御装置が閉状態となるので、通常の使用状況
においては確実にアンプの出力を音声出力手段側へ伝達
可能(ミュート機能が働かないとき)となる。
As described above, in the radio according to the present invention,
At the beginning of power-on, the open / close control device is in the open state, and the path for physically sending the amplifier output to the audio output means is shut off, so noise is output even immediately after power-on, even when the mute function is not operating. Can be suppressed, and the user does not hear harsh sounds, so that usability and feeling of use are improved. In addition, since the opening / closing control device is closed after a certain period of time, the output of the amplifier can be reliably transmitted to the audio output means side (when the mute function does not work) under normal use conditions.

【0034】しかも請求項2のように、開閉するスイッ
チとしてFETを用いるとともに、通常の使用時におけ
るゲート電圧を直流カット用のコンデンサの端子電圧に
基づいて行うことにより、特別の電源を設けることなく
FETをオン状態に保持できる。よって、簡単な構成で
実現することのでき、また、小型化・軽量化も阻害しな
い。
In addition, by using an FET as a switch for opening and closing as described in claim 2, the gate voltage during normal use is determined based on the terminal voltage of the DC cut capacitor, so that no special power supply is required. The FET can be kept on. Therefore, it can be realized with a simple configuration and does not hinder downsizing and weight reduction.

【0035】さらに、請求項5のように構成すると、開
閉制御装置が閉状態に切り替わったときに、コンデンサ
への突入電流に基づくノイズの発生を抑制できる。
Further, according to the fifth aspect, when the switching control device is switched to the closed state, it is possible to suppress the generation of noise based on the rush current to the capacitor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の要部を示す回路図である。FIG. 1 is a circuit diagram showing a main part of the present invention.

【図2】保持手段の作用を説明する図である。FIG. 2 is a diagram illustrating the operation of a holding unit.

【符号の説明】[Explanation of symbols]

1 パワーアンプ 3 開閉制御装置 4 スピーカー(音声出力手段) 5 ジャック(音声出力手段) 7 FET 8 制御部 9 保持部 10 端子(制御信号が与えられる) C1 コンデンサ Q1 第1トランジスタ Q2 第2トランジスタ R6 バイパス抵抗 DESCRIPTION OF SYMBOLS 1 Power amplifier 3 Opening / closing control device 4 Speaker (sound output means) 5 Jack (sound output means) 7 FET 8 Control part 9 Holding part 10 Terminal (a control signal is given) C1 Capacitor Q1 First transistor Q2 Second transistor R6 Bypass resistance

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 音声信号増幅用のアンプと、そのアンプ
の出力を外部に出力する音声出力手段とを備えた無線機
において、 前記アンプと音声出力手段との間に直列に開閉制御装置
を設け、電源投入直後から所定期間、前記開閉制御装置
を開いて前記アンプの出力から音声出力手段への伝達を
遮断するようにしたことを特徴とする無線機。
1. A radio device comprising an amplifier for amplifying an audio signal and audio output means for outputting the output of the amplifier to the outside, wherein a switching control device is provided in series between the amplifier and the audio output means. A radio device, wherein the opening / closing control device is opened for a predetermined period immediately after power-on to interrupt transmission from the output of the amplifier to the audio output means.
【請求項2】 前記開閉制御装置が、前記アンプの出力
と前記音声出力手段との間に介在されたFETと、 FETのオン/オフを制御する制御装置と、 前記制御装置によりFETがオンになった際に、そのオ
ン状態を保持する保持手段とを備え、 前記保持手段が、前記FETと前記音声出力手段との間
に直流成分カット用のコンデンサを設けるとともに、そ
のコンデンサと前記音声出力手段と間の任意位置の電圧
を前記FETのゲート電圧として印加するようにしたも
のであることを特徴とする請求項1に記載の無線機。
2. The control device according to claim 1, wherein the switching control device includes an FET interposed between the output of the amplifier and the audio output unit, a control device for controlling on / off of the FET, and an FET turned on by the control device. And a holding means for holding the ON state when the power supply is turned on, the holding means providing a DC component cutting capacitor between the FET and the audio output means, and the capacitor and the audio output means. 2. The wireless device according to claim 1, wherein a voltage at an arbitrary position between the two is applied as a gate voltage of the FET.
【請求項3】 前記制御装置が、前記FETのゲートに
接続され、電源電圧に対して導通/開放制御する第1ト
ランジスタ(Q1)と、 前記第1トランジスタのゲート電圧を制御する第2トラ
ンジスタ(Q2)とを備え、 前記第2トランジスタは、電源投入時には、電源電圧に
基づく電圧がベースに印加されてオンになり、電源投入
後一定の条件で発せられる制御信号に基づいて前記ベー
スがアースに落ちてオフになるようにしたものであるこ
とを特徴とする請求項1または2に記載の無線機。
3. A first transistor (Q1) connected to a gate of the FET and controlling conduction / opening of a power supply voltage, and a second transistor (Q1) controlling a gate voltage of the first transistor. When the power is turned on, the second transistor is turned on by applying a voltage based on the power supply voltage to the base, and the base is grounded based on a control signal issued under certain conditions after the power is turned on. The wireless device according to claim 1, wherein the wireless device is turned off when dropped.
【請求項4】 前記制御信号は、無線機に実装されるミ
ュート機能が動作可能になったことを検知し、発せられ
るものであることを特徴とする請求項3に記載の無線
機。
4. The wireless device according to claim 3, wherein the control signal is generated by detecting that a mute function mounted on the wireless device has become operable.
【請求項5】 前記FETのソース−ドレイン間に、バ
イパス抵抗を接続し、前記FETがオフの時に、前記バ
イパス抵抗を介して微小電流を流すようにしたことを特
徴とする請求項2〜4のいずれか1項に記載の無線機。
5. The device according to claim 2, wherein a bypass resistor is connected between the source and the drain of the FET, and a small current flows through the bypass resistor when the FET is off. The wireless device according to any one of the preceding claims.
JP29126296A 1996-10-15 1996-10-15 transceiver Expired - Fee Related JP3172458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29126296A JP3172458B2 (en) 1996-10-15 1996-10-15 transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29126296A JP3172458B2 (en) 1996-10-15 1996-10-15 transceiver

Publications (2)

Publication Number Publication Date
JPH10126163A true JPH10126163A (en) 1998-05-15
JP3172458B2 JP3172458B2 (en) 2001-06-04

Family

ID=17766597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29126296A Expired - Fee Related JP3172458B2 (en) 1996-10-15 1996-10-15 transceiver

Country Status (1)

Country Link
JP (1) JP3172458B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124933A (en) * 2012-02-01 2012-06-28 Rohm Co Ltd Mute circuit and audio signal amplification circuit using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124933A (en) * 2012-02-01 2012-06-28 Rohm Co Ltd Mute circuit and audio signal amplification circuit using the same

Also Published As

Publication number Publication date
JP3172458B2 (en) 2001-06-04

Similar Documents

Publication Publication Date Title
EP0368528B1 (en) Audio amplifier with mute and stand-by states
CA1149027A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
US6040740A (en) Audio transient suppression device
JP4773628B2 (en) Electronic device having audio amplifier and method for controlling electronic device
US7463742B2 (en) Signal output circuit
JP3172458B2 (en) transceiver
JPH03171766A (en) Power amplifier
EP1976111B1 (en) Pop-noise prevention method and apparatus
US6697612B2 (en) Receiving section of a telephone
JP3638442B2 (en) Volume circuit
JP2004504750A (en) Switching control circuit
JP4356237B2 (en) Muting circuit
WO2003075456A1 (en) Mute circuit for preventing pop noise, and speaker drive circuit
JPS6375591A (en) Power source controller by timer of audio device
JPS6122345Y2 (en)
JP3785682B2 (en) Sound amplifier silencer
KR920003804Y1 (en) Simultaneous output circuit for high power amp
JPS606892Y2 (en) Tape recorder muting circuit
JP2003179441A (en) Audio output circuit
JP2004221664A (en) Voice output control apparatus
JP2003179992A (en) Sound output circuit
JPH01151808A (en) Electronic volume
JPS6340406A (en) Muting circuit
KR19980038945U (en) Television receiver with pop-noise cancellation
JPS59144286A (en) Sound muting circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010306

LAPS Cancellation because of no payment of annual fees