JP4356237B2 - Muting circuit - Google Patents
Muting circuit Download PDFInfo
- Publication number
- JP4356237B2 JP4356237B2 JP2000384871A JP2000384871A JP4356237B2 JP 4356237 B2 JP4356237 B2 JP 4356237B2 JP 2000384871 A JP2000384871 A JP 2000384871A JP 2000384871 A JP2000384871 A JP 2000384871A JP 4356237 B2 JP4356237 B2 JP 4356237B2
- Authority
- JP
- Japan
- Prior art keywords
- mute
- transistor
- circuit
- audio signal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、音声信号のオン・オフを行うミューティング回路に関して、ミュート解除時における音声立ち上がり時の歪みと、ミュートオン時と解除後の立ち上がりの時間を抑制し、試聴上違和感のないミュート解除を行う回路に関する。
【0002】
従来のミューティング回路は、特開平5―325405のように、音声信号をオン・オフさせるスイッチング素子として音声信号ラインにnpnトランジスタのコレクタを接続するという回路を用いている。これらの回路の共通部分として図3を示す。
【0003】
この回路の場合、ミュートオン時はトランジスタ2のベースに電流を流すことによりトランジスタ2がオンし、音声信号の正電位側はトランジスタ2のエミッタを通してグランドに導通し、負電位側はトランジスタ2のベース・コレクタ間のpn接合により出力がクリップされることで、音声信号ライン1はミュートされる。
【0004】
ミュート解除時はトランジスタ2へのベース電流を遮断しトランジスタ2をオフさせることにより、音声信号ライン1は開放され、音声信号が元に戻るということで、ミューティング回路として動作していた。
【0005】
また、特開平5―325405では抵抗6とコンデンサ3で積分回路を構成させることにより、ミュート動作のオン・オフに対して時定数を持たせて動作させ、オン時は徐々にミュートをかけ、オフ時は徐々に開放するという動作を行うことにより試聴上違和感の無いミュート動作を行わせていた。
【0006】
しかし、この場合ミュートオン時に遅延が生じ十分な効果を得ることができないので、図5に示すようにミュートオン時は抵抗32をバイパスしてトランジスタ37をオンさせることでミュート動作の立ち上がりを早め、解除時はコンデンサ34の放電により徐々に開放しいくという動作を行わせていた。
【0007】
【発明が解決しようとする課題】
しかしながら、上記方法においては、ミュートオン時は問題無く音声信号をオフさせることができるが、ミュート解除時は、トランジスタ2のベース電流は遮断されコンデンサ3の放電により徐々にトランジスタ2はオフしていき、音声信号の正電位側は徐々にミュートが解除されていくのに対し、音声信号の負電位側は、トランジスタ2のベースへの電流が遮断されるため、トランジスタ2のベース・コレクタ間のpn接合による電圧クリップが無くなるため、音声信号の負電位側だけが立ち上がることになり、図4のように音声が上下非対称となり、歪みながら立ち上がる為、試聴上不快な音声が出力されてしまうという問題があった。
【0008】
また、ミュートオンを早め、解除を徐々に開放する回路はミュートオフ時において、トランジスタ37のベースのインピーダンスが抵抗32、38やダイオード36、抵抗30の影響によりある程度の値をもってしまうので、トランジスタ37のベース・コレクタ間のpn接合により音声信号がある振幅レベルを超えると負電位側が電圧クリップされ、通常の音声出力状態において音声信号の負電位側に歪みが生じてしまうという課題があった。
【0009】
本発明では、ミューティング回路において、ミュート解除時における音声立ち上がり時における音声信号の上下非対称からなる歪みを抑制し、またミュートオン時は瞬時に動作し、解除時は徐々にミュートを解除することによって、試聴上違和感のないミュート解除回路をする回路を提供するものである。
【0010】
【課題を解決するための手段】
上記課題を解決する為に本発明では、ミューティング回路において、音声信号をオン・オフさせるスイッチング素子は音声信号ラインにnpnトランジスタのコレクタを接続した物と、npnトランジスタのエミッタを接続した物、ミュート信号を発生させる回路は、前記スイッチング素子への信号をオン時とオフ時でそれぞれ異なる時定数で動作する積分回路を用いることで、ミュートオン時は瞬時に動作し、ミュート解除時は音声立ち上がり時のにおける音声信号の上下非対称からなる歪みを解消し、なおかつ徐々にミュートを解除することを特徴としたものである。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、音声信号のオン・オフを行うミューティング回路において、音声信号のオン・オフを行うスイッチング素子を用いた回路からなるものであり、ミュート解除時における音声立ち上がり時の歪みを抑制するという作用を有する。
【0012】
本発明の請求項2に記載の発明は、請求項1に記載のミューティング回路において、音声信号をオン・オフさせるスイッチング素子は音声信号ラインにnpnトランジスタのコレクタを接続した物と、npnトランジスタのエミッタを接続した物からなり、音声立ち上がり時の歪みを抑制するという作用を有する。
【0013】
本発明の請求項3に記載の発明は、請求項1に記載のミューティング回路において、スイッチング素子の動作を制御する回路からなるものであり、ミュート動作時は瞬時に動作し、解除時は徐々にミュートを解除するという作用を有する。
【0014】
本発明の請求項4に記載の発明は、請求項3に記載のミューティング回路において、スイッチング素子の動作を制御する回路からなるものであり、前記スイッチング素子へのミュート信号をミュートオン時と解除時でそれぞれ異なる時定数で動作させることで、ミュート動作時は瞬時に動作し、解除時は徐々にミュートを解除するという作用を有する。以下、本発明の実施の形態について、図1を用いて説明する。
【0015】
(実施の形態)
図1は回路構成を示す図である。図1において音声ブロック30は音声波形を伝達するもので、生成された音声波形を後段のブロックに伝達するという作用を行う、ミュート信号発生回路8はミュート信号7からミュート命令を受け取ることにより、スイッチング素子29にオン・オフ信号を送るという作用を行う。スイッチング素子29はミュート信号発生回路8からのオン・オフ信号を受け取り音声ブロック30の音声波形をオン・オフさせるという作用を行うもので、ミュート命令に基づいて、音声波形のオン・オフを行うという装置から構成される。
【0016】
次に、本発明の具体例を図1及び図2を用いて説明する。図1は、本発明によるミューティング回路の1回路例を示したものであり、図2は図1の回路例におけるミュート動作の波形を示すものである。ミュート信号7はミュート信号発生回路8に対してミュートの命令を行うものであり、信号がHIの時はミュート、LOWの時はミュート解除という動作をする。ミュート信号発生回路8は、スイッチ用トランジスタ14、19、トランジスタ14のバイアス設定用抵抗13、15、トランジスタ19のバイアス設定抵抗17、18、とミュート信号を積分するためのコンデンサ12、スイッチング素子29に接続するためのインピーダンス変換用トランジスタ22、トランジスタ22のバイアス設定抵抗20、21、スイッチング素子29への電流制限抵抗23、24からなる。
【0017】
トランジスタ19はミュート信号7からHIの信号を受け取った場合はオンしトランジスタ14をオンさせるという動作を行う。この時、トランジスタ14は、コンデンサ12と抵抗15の積分回路により、動作が若干遅れるが、抵抗15の定数を22kΩ程度とし、コンデンサ12の定数を2.2uF程度とすることで、その遅延時間は10ms程度に抑えることができるので、ミュート動作の遅れによる不具合等は発生しない。
【0018】
トランジスタ14がオンすることによりミュート信号が発生しトランジスタ22を介してスイッチング素子29に対してミュート信号を伝達するという動作を行う。トランジスタ22はベース接地されており、出力側のインピーダンスを非常に高い値にする為のものである。
【0019】
これは、ミュート解除状態においてスイッチング素子29への信号ラインのインピーダンスが低いとトランジスタ26のベース・コレクタ間のpn接合、トランジスタ25のベース・エミッタ間のpn接合により音声信号がクリップされることとなり音声信号に歪みが生じてしまうので、これを防止する為の物である。
【0020】
また、ミュート解除時はミュート信号7からLOWの信号を受け取ることによりトランジスタ19はオフしトランジスタ14をオフさせることにより、スイッチング素子29への信号を遮断しミュートを解除させるという動作を行う。
【0021】
この時、トランジスタ14は、コンデンサ12と抵抗13の積分回路により、徐々にオフしていくことになる。この時、抵抗13の定数を220kΩ程度とすると、試聴上スムーズに音声が立ち上がってくるという効果が得られる。スイッチング素子29はトランジスタ25、26からなる。
【0022】
トランジスタ25のエミッタ、トランジスタ26のコレクタがそれぞれ音声信号ライン1に接続され、トランジスタ25のコレクタ、トランジスタ26のエミッタがそれぞれグランドに接続されるという構成をしている。ミュート信号発生回路よりミュートオンの信号を受け取った場合、トランジスタ25、26のベースに電流が流れることによりトランジスタ25は音声信号の負電位側をミュートしトランジスタ26は音声信号の正電位側をミュートする。
【0023】
これにより音声信号の両電位側を上下対称でミュートするという動作を行う。ミュート解除時は、トランジスタ25のベース電流が徐々に遮断されることにより、音声信号の負電位側が徐々に開放され、トランジスタ26のベース電流が徐々に遮断されることにより、音声信号の正電位側が徐々に開放される。これにより音声信号の両電位側が上下対称で図2に示すように徐々に元に戻るという効果が得られる。
【0024】
【発明の効果】
以上のように本発明によれば、ミューティング回路において、ミュートオン時は瞬時に動作し、ミュート解除時の音声立ち上がり時における音声信号の上下非対称からなる、歪みを抑制するととも徐々にミュートを解除することができ、試聴上不快な音声が出力されることを抑制するという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態、回路構成及び1回路例を示す図
【図2】図1に示された1回路例の動作を説明するための波形図
【図3】従来技術の回路図
【図4】図3に示された、従来技術の回路の動作を説明するための波形図
【図5】従来技術の回路図
【符号の説明】
1 音声信号ライン
2 トランジスタ
3 コンデンサ
4 コンデンサ
5 コンデンサ
6 抵抗
7 ミュート信号
8 ミュート信号発生回路
9 音声出力
10 音声入力
11 直流電源
12 コンデンサ
13 抵抗
14 トランジスタ
15 抵抗
17 抵抗
18 抵抗
19 トランジスタ
20 抵抗
21 抵抗
22 トランジスタ
23 抵抗
24 抵抗
25 トランジスタ
26 トランジスタ
27 コンデンサ
28 コンデンサ
29 スイッチング素子
30 音声ブロック
31 トランジスタ
32 抵抗
33 ダイオード
34 コンデンサ
35 抵抗
36 コンデンサ
37 トランジスタ
38 抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a muting circuit for turning on / off an audio signal, suppressing distortion at the time of sound rise at the time of mute release, and rise time at the time of mute on and after release, thereby canceling mute release without feeling uncomfortable in listening. It relates to a circuit to be performed.
[0002]
A conventional muting circuit uses a circuit in which a collector of an npn transistor is connected to an audio signal line as a switching element for turning on / off an audio signal as disclosed in Japanese Patent Laid-Open No. 5-325405. FIG. 3 shows a common part of these circuits.
[0003]
In this circuit, when mute is on, the
[0004]
When the mute is released, the base current to the
[0005]
In Japanese Patent Laid-Open No. 5-325405, an integration circuit is configured with a
[0006]
However, in this case, since a delay occurs when the mute is turned on and a sufficient effect cannot be obtained, when the mute is turned on, the
[0007]
[Problems to be solved by the invention]
However, in the above method, the audio signal can be turned off without any problem when the mute is turned on, but when the mute is released, the base current of the
[0008]
In addition, a circuit that accelerates mute-on and gradually releases the release causes the base impedance of the
[0009]
In the present invention, in the muting circuit, distortion caused by vertical asymmetry of the audio signal at the time of sound rise at the time of mute release is suppressed, the operation is instantaneous when mute is on, and mute is gradually released at the time of release. The present invention provides a circuit for a mute release circuit that does not cause a sense of incongruity in the trial listening.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, in the present invention, in the muting circuit, the switching element for turning on / off the audio signal is one in which the collector of the npn transistor is connected to the audio signal line, and the one in which the emitter of the npn transistor is connected. The circuit that generates the signal uses an integration circuit that operates with different time constants when the signal to the switching element is on and off, so that it operates instantaneously when mute is on and when the sound rises when mute is released This is characterized in that the distortion caused by the vertical asymmetry of the audio signal is eliminated and the mute is gradually released.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to
[0012]
According to a second aspect of the present invention, in the muting circuit according to the first aspect, the switching element for turning on / off the audio signal is one in which the collector of the npn transistor is connected to the audio signal line, and the npn transistor It consists of an emitter connected, and has the effect of suppressing distortion at the time of voice rise.
[0013]
The invention according to
[0014]
According to a fourth aspect of the present invention, in the muting circuit according to the third aspect, the circuit comprises a circuit for controlling the operation of the switching element, and the mute signal to the switching element is released when the mute is turned on. By operating with different time constants depending on the time, the operation is instantaneous during the mute operation and gradually cancels the mute when released. Hereinafter, an embodiment of the present invention will be described with reference to FIG.
[0015]
(Embodiment)
FIG. 1 is a diagram showing a circuit configuration. In FIG. 1, an
[0016]
Next, a specific example of the present invention will be described with reference to FIGS. FIG. 1 shows an example of a muting circuit according to the present invention, and FIG. 2 shows a waveform of a mute operation in the circuit example of FIG. The
[0017]
The
[0018]
When the
[0019]
This is because if the impedance of the signal line to the switching
[0020]
When the mute is canceled, the
[0021]
At this time, the
[0022]
The emitter of the
[0023]
Thereby, the operation of muting both potential sides of the audio signal symmetrically in the vertical direction is performed. When the mute is released, the base current of the
[0024]
【The invention's effect】
As described above, according to the present invention, the muting circuit operates instantaneously when mute is on, and is composed of an asymmetry of the audio signal when the sound rises when mute is released. Thus, an effect of suppressing the output of unpleasant sound in the trial listening can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention, a circuit configuration, and one circuit example. FIG. 2 is a waveform diagram for explaining the operation of one circuit example shown in FIG. FIG. 4 is a waveform diagram for explaining the operation of the circuit of the prior art shown in FIG. 3. FIG. 5 is a circuit diagram of the prior art.
1
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000384871A JP4356237B2 (en) | 2000-12-19 | 2000-12-19 | Muting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000384871A JP4356237B2 (en) | 2000-12-19 | 2000-12-19 | Muting circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002186081A JP2002186081A (en) | 2002-06-28 |
JP4356237B2 true JP4356237B2 (en) | 2009-11-04 |
Family
ID=18852241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000384871A Expired - Fee Related JP4356237B2 (en) | 2000-12-19 | 2000-12-19 | Muting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4356237B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7366824B2 (en) | 2020-03-30 | 2023-10-23 | 株式会社クボタ | work equipment |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI475814B (en) * | 2008-07-04 | 2015-03-01 | Twinhead Int Corp | To prevent the sound generated by the audio output device |
JP6512053B2 (en) * | 2015-09-30 | 2019-05-15 | オンキヨー株式会社 | Music playback device |
-
2000
- 2000-12-19 JP JP2000384871A patent/JP4356237B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7366824B2 (en) | 2020-03-30 | 2023-10-23 | 株式会社クボタ | work equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2002186081A (en) | 2002-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3495620B2 (en) | BTL amplifier | |
JPH02181506A (en) | Audio amplifier | |
JP3133659U (en) | Automatic gain control circuit | |
US6040740A (en) | Audio transient suppression device | |
JPH06261386A (en) | Muting control circuit | |
JP4356237B2 (en) | Muting circuit | |
US4015215A (en) | Push-pull power amplifier circuit | |
US20060023897A1 (en) | Apparatus and method for controlling output signals from an amplifier when changing state | |
JP3189605B2 (en) | Speaker drive circuit | |
JP2000106511A (en) | Power amplifier ic | |
KR20090037391A (en) | Amplification circuit and method therefor | |
US20040239418A1 (en) | Mute circuit and BTL audio amplifier apparatus | |
TWI240480B (en) | Amplifier circuit with reduced pop during shutting off and method thereof | |
JPS6038043B2 (en) | switch circuit | |
JPH08213849A (en) | Audio mute circuit | |
EP1976111B1 (en) | Pop-noise prevention method and apparatus | |
JPS6133440B2 (en) | ||
JP3254972B2 (en) | Audio mute circuit | |
JPH1127058A (en) | Pulse width modulation audio amplifier | |
JP3172458B2 (en) | transceiver | |
JPH0145152Y2 (en) | ||
JPS58114510A (en) | Power amplifier | |
JPH08331688A (en) | Voice muting circuit | |
JPS6042644B2 (en) | power amplifier | |
JP2522936B2 (en) | Automatic loudness control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |