JPH10124472A - 多ノードsciコンピュータシステムの経路指定方法 - Google Patents
多ノードsciコンピュータシステムの経路指定方法Info
- Publication number
- JPH10124472A JPH10124472A JP27827697A JP27827697A JPH10124472A JP H10124472 A JPH10124472 A JP H10124472A JP 27827697 A JP27827697 A JP 27827697A JP 27827697 A JP27827697 A JP 27827697A JP H10124472 A JPH10124472 A JP H10124472A
- Authority
- JP
- Japan
- Prior art keywords
- node
- column
- row
- packet
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004891 communication Methods 0.000 abstract description 3
- 208000004605 Persistent Truncus Arteriosus Diseases 0.000 description 14
- 208000037258 Truncus arteriosus Diseases 0.000 description 14
- 230000008901 benefit Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/803—Three-dimensional arrays or hypercubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/22—Alternate routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/02—Networking aspects
- G09G2370/025—LAN communication management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Human Computer Interaction (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
同数のノードをより小さな形態に構成することを可能に
し、それによって最も離れたノード/プロセッサ間の通
信における待ち時間の問題を解決する。この多次元構成
はノードの間に複数の経路を設けることも可能とする。
この機能は、ノードの1つが停止したとき、システム内
の他のノードに到達するのに利用可能な他の経路が常に
少なくとも1つは存在するようにすることでシステムの
残存可能性を大幅に向上させる。したがって、システム
はランし続けることができ、停止したその1つのノード
の資源のみが失われる。すべてのノードが機能している
ときには、第1の経路指定規則群によってノードアレイ
中の出所ノードと宛先ノードとの間の通信の移動が規制
される。1つのノードが機能していないとき、第2の規
則群が第1の規則群に置き替わる、あるいはこれを変更
する。
Description
コンピュータシステムに関し、特に多ノード多重プロセ
ッサシステムにおけるパケットの経路指定方法に関す
る。
ータシステムには1次元の相互接続すなわち線形アレイ
が用いられている。この構成には2つの大きな問題があ
った。第1の問題は線形アレイによって生じる待ち時間
の増大であった。アレイの一方の側のプロセッサが線形
アレイの他方の側のプロセッサの資源にアクセスしよう
とするときタイミングの問題は最も深刻となる。
るものである。1つのノードすなわちプロセッサが停止
するあるいは他の態様で使用不能になると、システムは
複数の個々のノードすなわちプロセッサに退化する。個
々のノードはもはや資源を共用しない。より詳細には、
ノードは他のノードにあるディスクドライブ、CDドライ
ブあるいは他のI/O装置等の資源にアクセスすることが
できない。
わちプロセッサ構成によって解決される。2次元フォー
マットが最も簡単な形態である。より複雑な形態として
は3次元以上の構成がある。
ドをより小さい形態で構成することを可能とし、それに
よって待ち時間の問題を解決するものである。より詳細
には、28のノードを1×28のフォーマットに構成する代
わりに、これらのノードが4×7のフォーマットに構成
される。1×28のフォーマットでは、最も遠いノードは
27のノード位置だけ離れているが、4×7の構成では最
も遠いノードは9ノード位置離れているだけである。
設けることを可能とする。この機能はシステムの残存可
能性を大幅に増大させるものである。線形アレイにおい
ては、1つのノードにハードウエア故障が生じるすなわ
ち停止すると、他のノードは互いに切り離される。した
がって、線形システムは基本的には複数のより小さな独
立したシステムに分割される。しかし、2次元アレイに
おいては、1つのノードが停止してもシステム中の他の
ノードに到達するために利用可能な他の経路が常に少な
くとも1つは存在し、したがって、システムはランし続
けることができ、停止したその1つのノードの資源のみ
が失われる。
第1の経路指定規則群によってノードアレイ中の出所ノ
ードと宛先ノードとの間の通信の移動が規制される。1
つのノードが機能していないとき、第2の規則群が第1
の規則群に置き替わる、あるいはこれを変更する。
が用いられることである。
であり、すべてのノードが機能しているときアレイ中の
変化のための基本規則群が用いられることである。
形であるとき、あるいはノードすなわちリングの1つが
故障したときアレイ中の変化に対する基本規則群を変更
する二次規則群が用いられることである。
使用する二次情報を記憶するノードCSRが用いられるこ
とである。
の理解を助けるために、本発明の特徴および技術的利点
を概観したものである。本発明の他の特徴および利点に
ついても以下に説明され、それらは本発明の特許請求の
対象となるものである。当業者には、ここに説明する概
念および具体的実施形態は、本発明の同じ目的を達成す
るための修正あるいは他の構造の設計の基礎として容易
に利用可能であることは明らかであろう。また、当業者
にはかかる均等な構造は特許請求の範囲に定める本発明
の精神および範囲を逸脱するものではないことが理解さ
れよう。
ュータシステムのノード数は112にも及ぶことがある。
図1には112ノードのシステム5を示す。ノード10は28
ノードウォール13を形成する7つのX方向リング11と4
つのY方向リング12に構成されている。4つのかかるウ
ォールが4つのZ方向リング14によって相互接続されて
いる。ブリッジノード15を用いてY方向リング12がZ方向
リング14に接続されている。これらの異なるノードをク
ラスタに分割してシステムの残存可能性を向上させるこ
とができる。
ることができる。これらのプロセッサはプロセッサエー
ジェントチップすなわちPACに接続されている。PACの機
能はプロセッサからの要求をクロスバルータチップ(RA
C)を介してメモリアクセスチップ(MAC)に送信し、そ
の応答を要求元のプロセッサに転送することである。MA
Cは整合するメモリへのアクセスを制御する。プロセッ
サがメモリあるいは他の資源へのアクセス要求を生成す
るとき、PACはその要求をRACを介してMACに送る。その
要求が局所ノード上のメモリを宛先とする場合、MACは
それに取り付けられたメモリにアクセスする。その要求
が他のノード上のメモリを宛先とする場合、MACはその
要求をそのTACに転送する。
形態を示す。各ブロックはノード10を表わす。ノードは
2次元アレイに構成され、第3の方向は示されていな
い。ここで割り当てられたノードIDはこれらの個々のノ
ードに対応し、カラムはX-ID16であり、行はY-ID 17で
ある。ウォール(図2には示さない)はZ-IDである。し
たがって、左下のノードは0,0ノード、右上のノードは
3,6ノードである。これらのIDは行間の移行およびコラ
ム間の移行が生じると変化する。この構成によって、ノ
ードIDビットを、ビット0-2=コラム、ビット3-4=行、
ビット5-6=ウォールというように割り当てることがで
きる。特殊拡張行モードではコラムにとじ込まれるウォ
ールを変更して最大で4×28までのシステムを可能とす
る。このモードの場合、ビット5-6は追加コラムX方向ア
ドレスビットとして用いられる。
ノードと通信することを可能にするための方法すなわち
規則群を必要とする。ノードIDは上述した地理学的方法
を用いて割り当てられる。すなわち、ノードアドレスは
データパケットが着信するノードに対応するリング位置
を示す。故障したノードに接触するすべてのリングが失
われるように部分的リングは用いられない。規則群は要
求と応答のための異なる経路を持つものとすることがで
きる。すなわち、応答が要求の経路を後戻りすることは
ない。かかる規則群は非矩形すなわち“異形”ノード構
成を可能とするものである。異形構成は矩形構成ほど高
い故障許容度を有しない。
システムのための経路指定規則群すなわち基本的方法は
次の通りである。 1)送信側:発信パケットが同じコラム(X)およびウ
ォール(Z)上にある、すなわちXがない場合、Y上で送
信を行なう。逆の場合にはX上で送信を行なう。 2)スイッチ:着信パケットコラムがスイッチコラムと
一致し、スイッチウォールと一致し、Yリングが存在す
る場合、XからYに切り替える。 3)ウォールスイッチ:ウォールアドレスが一致しない
場合、コラムアドレスおよび行アドレスに関わりなく、
現行のウォールから次のウォールに切り替える。
れ、別のノードへのなんらかの送信が行なわれる。コラ
ムIDがそのパケットに一致すると、パケットはYリング
上を同じコラム上の別のノードに転送される。コラムID
が一致しない場合、パケットはX方向(コラム)上を送
出され、同じ行の別のノードに転送される。その行の各
ノードは着信アドレスをチェックし、それが総アドレス
と一致する場合、それが宛先ノードである。コラムIDの
と一致すると、パケットは要求をYリング(行)に切り
替え、Yリング(行)上を転送される。各ノードはアド
レスの一致をチェックする。
なるように回転することができ、その結果上述した方法
は、まず行IDの一致をチェックするように変更すること
ができる。一致する場合、パケットはXリング(コラ
ム)上をその行の別のノードに転送される。行IDが一致
しない場合、Y方向(行)に送出され、同じコラム上の
別のノードに転送される。これは2次元アレイには有効
であるが、図1に示す3次元アレイにおいては機能しな
い。これは、ブリッジノードが各行の最後に位置するた
めである。ブリッジノードが各コラムの最後に位置して
いる場合、行IDを最初にチェックする方法が好適であ
る。
以下に説明する。ノード10内の数はその特定のノードの
行位置およびコラム位置をその順序で示す。ウォールは
示されていない。ループ18はX ID 17 上の規則の適用方
向を示す。ループ19はX ID16上の規則の適用方向を示
す。出所すなわち要求元ノードは06ノードであり、宛先
ノードは22ノードである。
構成が異形アレイの構成である場合、この基本的方法は
機能しない。ノードの故障が発生すると、故障したノー
ドのコラムあるいは行の他のノードには故障したノード
に取り付けられたリングを用いてアクセスすることはで
きない。
システムは故障したノードがある場合、あるいは異形ア
レイの構成である場合にも機能することができる。この
修正した方法は任意の構成に対して有効であるが、ある
種の出所-宛先対に対してはリングの乗り換えが最適な
ものとはならない。
である。 1)送信側:発信パケットが同じウォール(Z)および
コラム(X)あるいは二次コラム上にある場合、すなわ
ちXがない場合、Y上で送信を行ない、逆の場合にはX上
で送信を行なう。 2)スイッチ:着信パケットがコラムあるいはウォール
と一致する場合、あるいは着信パケットが二次コラムあ
るいはウォールと一致する場合、XからYに切り替える。 3)スイッチ:着信パケットが行あるいはウォールと一
致する場合、あるいは着信パケットが二次行あるいはウ
ォールと一致する場合、YからXに切り替える。 4)ウォールスイッチ::ウォールアドレスが一致しな
い場合、コラムアドレスおよび行アドレスに関わりな
く、現行のウォールから次のウォールに切り替える。
また以下に説明する。ウォールは示されていない。ルー
プ18はX ID 17 上の規則の適用方向を示す。ループ19は
XID 16上の規則の適用方向を示す。この場合にも、出所
すなわち要求元ノードは06ノードであり、宛先ノードは
22ノードである。ノード12に故障が発生している。実線
20、21で示すXおよびY方向のSCIリングは利用すること
ができない。これは、これらのリングは故障したノード
を通っているためである。したがって、この経路指定方
法ではこれらのリングのいずれも使用することができな
い。図4において、上側の数字群23は特定のノードアド
レスであり、行位置とコラム位置をその順序で示す。下
側の数字群22は二次情報である。行またはコラム番号の
位置に示された文字“x”は二次スイッチがそのノード
については不能化されていることを示す。
2、32、さらにノード10、11、13、14上の資源を使用す
ることが望ましい。これらのノードは現在SCIリングの
一次元にのみ接続されており、したがって基本的方法で
は到達することができない。基本的方法はこれらの特定
のリングの使用を試みたものと考えられる。
二次コラムIDあるいは二次行IDのいずれかとの突き合わ
せを可能とするステップを含むように修正した。これに
よって、通常は1つの位置から他の位置への経路指定に
は使用されないリングの使用が可能となる。
05から06へ、続いて04、03、02へとただちに転送され、
その後12への切り替えが試みられるが、その特定のリン
グ群は停止しているためこれは実行できない。この標準
アルゴリズムでは単に着信ノードIDをそのノードのノー
ドIDと比較し、それを用いてそのパケットの切り替え、
転送の方向あるいは切り替え、転送を行なうかどうか、
あるいはそのパケットを受容するかどうかが決定され
る。この修正したすなわち二次的な経路指定方法ではさ
らに2つの情報群が用いられる。
第2のコラムアドレスと第2の行アドレス、および各ノ
ードの状態レジスタすなわちCSRを有する。この二次情
報が利用可能になると、着信パケットと比較され、切り
替えを行なうかどうかが判定される。
方法は図3に示す基本的方法と同様に開始される。ま
ず、コラムチェックが実行されて、現行のコラムが宛先
コラムに一致するかどうかが判定される。これは一致し
ないため、パケットはX方向に06から05に送られる。コ
ラムは一致制御せず、したがってパケットは04に送られ
る。04も一致しないため、パケットは03に送られる。ノ
ード03は基本的方法では一致しないが、二次情報が利用
可能となっている。ノード03は図4には22で示す12の二
次行、コラム情報を有する。これはコラムに一致し、し
たがってX方向からY方向に切り替わる。パケットはノー
ド03からノード13に切り替わる。YからXへの切り替えは
ノード12が停止しているため発生せず、したがってパケ
ットはノード13から23に移動する。ノード23において、
二次情報が一致し、パケットは23から22に切り替えられ
る。このように、故障したノードを迂回するこのパケッ
トの経路指定が成功した。
態レジスタ28すなわちCSRを示す。このレジスタはノー
ド上の各TAC内に構成され、あるノード上の各TACは同じ
情報を有する。かかるTACは図示されていない。各TACに
はそのCSRに上述した経路指定規則が記憶される。ま
ず、TACが故障したノードを検出するまで、通常トラン
ザクション要求から発生するタイムアウトまで基本規則
が用いられる。TACは要求元のプロセッサにエラーメッ
セージを送り、このメッセージはソフトウエアを介して
各TACに設定された修正規則を起動し、各TACに故障した
ノードに関する情報を供給する。
CIコントローラとしても知られている。TACはノードか
らSCIリングへのインターフェースとして機能する。各T
ACはX方向リングおよびY方向リングの2つのSCIリング
にインターフェースする。各ノードは最大で8つのTAC
を有し、各TACは別々のリングを動作させることが可能
であるため、1つの方向のノードの各部分を接続するSC
Iリングを最大で8つ、すなわち8つのX方向リングと8
つのY方向リングを設けることができる。参考として、S
CIインターフェースリングはIEEE Standard for Scalab
le Coherent Interface (SCI)、IEEE Std. 1596-1992 I
SBN 1-55937-222-2に規定されている。TACはノードから
のデータ要求を受け、その要求を適当なSCIリングに入
れる。
のYフィールド24、そして第2のXイネーブル27および第
2のXフィールド26からなる。第2のXイネーブルビット
がセットされると、このビットは着信Xアドレスを第2
のXビットと比較するハードウエアをイネーブルする。
一致があったかどうかの判定を用いて、パケットの経路
指定を変更すべきか否かが決定される。第2のYイネー
ブルおよび第2のYビットについても同様である。 一致
があったかどうかの判定を用いて、パケットを切り替え
るべきか否かが決定される。
ク内においてパケットを任意の1つのノードから他のノ
ードに予測可能で有効な態様で移動させることを可能と
するものである。この方法は故障したSCIリンクおよび
故障したノードを迂回してパケットを経路指定して、他
のすべてのノードをアクセス可能な状態に保つことを可
能にするものである。
が、特許請求の範囲に定める本発明の精神と範囲から逸
脱することなくさまざまな変更、代替、改造が可能であ
る。
成の概略図である。
指定方法の一例の図である。
定方法の一例の図である。
Rの概略図である。
10 ノード、 11 X方向リング、 12 Y方向
リング、 13 28ノードウォール、 14Z方向リン
グ、 15 ブリッジノード、 16 X-ID、 17
Y-ID、 18,19 ループ、 20 X方向リング、 2
1 Y方向リング、 22, 23 数字群、 24 第2の
Yフィールド、 25 第2のYイネーブル、 26 第
2のXフィールド、 27 第2のXイネーブル、 28
制御状態レジスタ
Claims (10)
- 【請求項1】それぞれが少なくとも1つのプロセッサを
有するノードの行およびコラムを有する2次元アレイ
と、 複数のSCI規格インターフェースリングとを有し、 各行のノードはSCIリングのうちの少なくとも1つによ
ってリンクされ、 各コラムのノードはSCIリングのうちの少なくとも1つ
によってリンクされることを特徴とする多重プロセッサ
コンピュータシステム。 - 【請求項2】各ノードは前記アレイ中の各ノードの位置
を示す対応するIDを有し、各ノードはSCIコントローラ
を有し、前記SCIコントローラは前記ノードを2つのSCI
リングにインターフェースし、一方のリングはコラム方
向にあり、他方のリングは行方向にある請求項1記載の
多重プロセッサコンピュータシステムであって、前記シ
ステムはさらに、 宛先ノードのIDを含むデータパケットを含み、前記パケ
ットは受信側ノードの受信側SCIコンピュータに送信さ
れ、 前記受信側SCIコントローラは前記受信側ノードのIDを
データパケットに記憶されたIDと比較して宛先の一致が
生じたかどうかを判定し、 前記宛先の一致が生じたとき、前記SCIコントローラは
前記ノードによって処理すべく前記データパケットを受
け取り、 前記宛先の一致が生じないとき、前記SCIコントローラ
は前記データパケットを隣接するノードに経路指定する
ことを特徴とする請求項1記載の多重プロセッサコンピ
ュータシステム。 - 【請求項3】前記ノードの1つが故障しており、前記SC
Iコントローラはさらに、 前記パケットを前記故障したノードを迂回して経路指定
するための情報を記憶する構成レジスタを有し、 前記宛先の一致が生じず、前記SCIコントローラは前記
構成レジスタに記憶された前記情報を前記宛先ノードの
IDと比較して不一致の発生を判定し、 前記不一致が発生すると、前記SCIコントローラは前記
パケットを二次隣接モードに経路指定し、 前記不一致が生じないとき、前記SCIコントローラは前
記データパケットを前記隣接ノードに経路指定すること
を特徴とする請求項2記載の多重プロセッサコンピュー
タシステム。 - 【請求項4】前記故障したノードの前記コラムのいずれ
かの側の各コラム上の全ノード内の各構成レジスタは前
記故障したノードのコラムIDを含み、 前記故障したノードの前記行のいずれかの側の各行上の
全ノード内の各構成レジスタは前記故障したノードの行
IDを含み、 4つの構成レジスタのみが前記故障したノードの前記行
IDおよび前記コラムIDの両方を含み、 これら4つの構成レジスタのみがイネーブルされ、他の
構成レジスタはすべて不能化されることを特徴とする請
求項3記載の多重プロセッサコンピュータシステム。 - 【請求項5】多重プロセッサコンピュータシステム5内
でデータパケットを経路指定する方法であって、前記シ
ステムは行とコラムを有するノードの2次元アレイから
なり、各ノードは前記アレイ内の各ノードの位置を示す
対応するIDを有し、前記方法は、 前記パケットに含まれる宛先ノードのIDを前記パケット
の現在のノード位置のIDと比較して宛先の一致が生じた
かどうかを判定するステップと、 前記宛先の一致が生じた場合、前記現在のノードにおい
てさらに処理を行なうべく前記パケットを受容するステ
ップと、 前記宛先の一致が生じなかった場合、前記データパケッ
トを隣接するノードに経路指定するステップとからなる
ことを特徴とする方法。 - 【請求項6】各ノードIDは前記アレイ内の各ノードのコ
ラム位置を示すコラムIDを有し、さらに、 前記パケットに含まれる前記宛先ノードのコラムIDを前
記パケットの前記現在のノード位置のコラムIDと比較し
てコラムの一致が生じたかどうかを判定するステップ
と、 前記コラムの一致が生じている場合、前記データパケッ
トを隣接する行の第1のノードに経路指定するステップ
と、 前記コラムの一致が生じていない場合、前記データパケ
ットを隣接するコラム11の第2のノードに経路指定する
ステップとを含むことを特徴とする請求項5記載の方
法。 - 【請求項7】各ノードIDは前記アレイ内の各ノードの行
位置を示す行IDを有し、コラムの一致が生じており、さ
らに、 前記パケットに含まれる前記宛先ノードの行IDを前記第
1のノードの行IDと比較して行の一致が生じたかどうか
を判定するステップと、 前記行の一致が生じていない場合、前記データパケット
を次の隣接行の第3のノードに経路指定するステップ
と、 前記行の一致が生じている場合、前記データパケットを
前記第1のノードでさらに処理すべく受容するステップ
とを含むことを特徴とする請求項6記載の方法。 - 【請求項8】前記ノードの1つが故障しており、前記宛
先の一致は生じておらず、各ノードは前記パケットを前
記故障したノードを迂回して経路指定するための情報を
記憶する構成レジスタを含み、さらに、 前記構成レジスタに記憶された前記情報を前記宛先ノー
ドの前記IDと比較して、不一致が生じているかどうかを
判定するステップと、 前記不一致が生じている場合、前記パケットを二次隣接
ノードに経路指定するステップと、 前記不一致が生じていない場合、前記パケットを前記隣
接ノードに経路指定するステップを含むことを特徴とす
る請求項5から7のいずれかに記載の方法。 - 【請求項9】前記故障したノードの前記コラムのいずれ
かの側の各コラム上の全ノード内の各構成レジスタは前
記故障したノードの前記コラムIDを含み、前記故障した
ノードの前記行のいずれかの側の各行上の全ノード内の
各構成レジスタは前記故障したノードの前記行IDを含
み、さらに、 前記故障したノードの前記行IDおよび前記コラムIDの両
方を含むすべての構成レジスタをイネーブルするステッ
プと、 他のすべての構成レジスタを不能化するステップとを含
み、 前記構成レジスタに記憶された前記情報を前記宛先ノー
ドのIDと比較して不一致が生じたかどうかを判定する前
記ステップは前記イネーブルされた構成レジスタ上にお
いてのみ実行されることを特徴とする請求項8記載の方
法。 - 【請求項10】多重プロセッサコンピュータシステム内
でデータパケットを経路指定し、故障したノードを回避
する方法であって、 前記システムは行およびコラムを有する2次元ノードア
レイからなり、各ノードは前記アレイ内の各ノードの位
置を示す対応する行IDおよび対応するコラムIDを有し、
各ノードは前記パケットを前記故障したノードを迂回し
て経路指定するための情報を記憶する構成レジスタを含
み、前記故障したノードの前記コラムのいずれかの側の
各コラム上の全ノード内の各構成レジスタは前記故障し
たノードの前記コラムIDを含み、前記故障したノードの
前記行のいずれかの側の各行上の全ノード内の各構成レ
ジスタは前記故障したノードの前記行IDを含み、 前記方法は、 前記故障したノードの前記行IDおよび前記コラムIDの両
方を含むすべての構成レジスタをイネーブルするステッ
プと、 前記パケットに含まれる前記宛先ノードのコラムIDを前
記パケットの第1の現在のノード位置のコラムIDと比較
して、第1のコラムの一致が生じているかどうかを判定
するステップと、 前記構成レジスタがイネーブルされている場合、前記パ
ケットに含まれる前記宛先ノードの前記コラムIDを前記
第1の現在のノード位置の構成レジスタのコラムIDと比
較して、第2のコラムの一致が生じているかどうかを判
定するステップと、 前記第1のコラムの一致あるいは前記第2のコラムの一
致のいずれかが生じるまで、前記データパケットを隣接
するコラム内の隣接するノードに経路指定するステップ
と、 前記パケットに含まれる前記宛先ノードの行IDを前記パ
ケットの第2の現在のノード位置の行IDと比較して第1
の行の一致が生じているかどうかを判定するステップ
と、 前記構成レジスタがイネーブルされている場合、前記パ
ケットに含まれる前記宛先ノードの前記行IDを前記第2
の現在のノード位置の構成レジスタの行IDと比較して、
第2の行の一致が生じているかどうかを判定するステッ
プと、 前記第1の行の一致あるいは前記第2の行の一致のいず
れかが生じるまで、前記データパケットを隣接する行内
の隣接するノードに経路指定するステップと、 前記パケットに含まれる前記宛先ノードのコラムIDを前
記パケットの第3の現在のノード位置のコラムIDと比較
して、第3のコラムの一致が生じているかどうかを判定
するステップと、 前記第3のコラムの一致が生じるまで、前記データパケ
ットを隣接するコラム内の隣接するノードに経路指定す
るステップと、 前記第3のコラムの一致が生じたノードによってさらに
処理を行なうべく前記データパケットを受容するステッ
プとからなることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/720,331 US5898827A (en) | 1996-09-27 | 1996-09-27 | Routing methods for a multinode SCI computer system |
US720,331 | 1996-09-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10124472A true JPH10124472A (ja) | 1998-05-15 |
Family
ID=24893601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27827697A Pending JPH10124472A (ja) | 1996-09-27 | 1997-09-25 | 多ノードsciコンピュータシステムの経路指定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5898827A (ja) |
JP (1) | JPH10124472A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6535990B1 (en) * | 2000-01-10 | 2003-03-18 | Sun Microsystems, Inc. | Method and apparatus for providing fault-tolerant addresses for nodes in a clustered system |
US7047196B2 (en) * | 2000-06-08 | 2006-05-16 | Agiletv Corporation | System and method of voice recognition near a wireline node of a network supporting cable television and/or video delivery |
TW582015B (en) * | 2000-06-30 | 2004-04-01 | Nichia Corp | Display unit communication system, communication method, display unit, communication circuit and terminal adapter |
US20020040425A1 (en) * | 2000-10-04 | 2002-04-04 | David Chaiken | Multi-dimensional integrated circuit connection network using LDT |
US7050398B1 (en) | 2000-12-26 | 2006-05-23 | Cisco Technology, Inc. | Scalable multidimensional ring networks |
US8095370B2 (en) | 2001-02-16 | 2012-01-10 | Agiletv Corporation | Dual compression voice recordation non-repudiation system |
US7447872B2 (en) * | 2002-05-30 | 2008-11-04 | Cisco Technology, Inc. | Inter-chip processor control plane communication |
US6928589B1 (en) * | 2004-01-23 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | Node management in high-availability cluster |
ATE497295T1 (de) * | 2006-08-01 | 2011-02-15 | Alcatel Lucent | Verfahren und netzknoten zur verkehrsüberwachung eines privaten-vlans |
US8364922B2 (en) * | 2009-12-21 | 2013-01-29 | International Business Machines Corporation | Aggregate symmetric multiprocessor system |
WO2011076599A1 (en) * | 2009-12-21 | 2011-06-30 | International Business Machines Corporation | Aggregate symmetric multiprocessor system |
US11520640B2 (en) * | 2020-01-30 | 2022-12-06 | Alibaba Group Holding Limited | Efficient and more advanced implementation of ring-AllReduce algorithm for distributed parallel deep learning |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2644718B2 (ja) * | 1983-12-28 | 1997-08-25 | 株式会社日立製作所 | コンピュータシステム |
US4797882A (en) * | 1985-10-02 | 1989-01-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Mesh-based switching network |
EP0379557A4 (en) * | 1988-06-20 | 1992-09-09 | United States Department Of Energy | Interconnection networks |
US5471623A (en) * | 1991-02-26 | 1995-11-28 | Napolitano, Jr.; Leonard M. | Lambda network having 2m-1 nodes in each of m stages with each node coupled to four other nodes for bidirectional routing of data packets between nodes |
US5515510A (en) * | 1994-01-14 | 1996-05-07 | Consilium Overseas Limited | Communications internetwork system connecting a client node array to a resource array |
US5613073A (en) * | 1994-07-25 | 1997-03-18 | International Business Machines Corporation | Apparatus and method for a buffer reservation system |
US5606551A (en) * | 1994-12-21 | 1997-02-25 | Lucent Technologies Inc. | Bidirectional mesh network |
-
1996
- 1996-09-27 US US08/720,331 patent/US5898827A/en not_active Expired - Lifetime
-
1997
- 1997-09-25 JP JP27827697A patent/JPH10124472A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218364A (ja) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | 情報処理システム、通信制御装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
US5898827A (en) | 1999-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5701416A (en) | Adaptive routing mechanism for torus interconnection network | |
US5533198A (en) | Direction order priority routing of packets between nodes in a networked system | |
EP0733237B1 (en) | Multidimensional interconnection and routing network for an mpp computer | |
KR100232247B1 (ko) | 클러스터화된 다중처리 시스템 및 시스템내 디스크 액세스 경로의 고장 회복 방법 | |
EP0858633B1 (en) | Virtual maintenance network in multiprocessing system | |
US5884046A (en) | Apparatus and method for sharing data and routing messages between a plurality of workstations in a local area network | |
US7287255B2 (en) | System and method for dynamic ordering in a network processor | |
US5898826A (en) | Method and apparatus for deadlock-free routing around an unusable routing component in an N-dimensional network | |
US7921251B2 (en) | Globally unique transaction identifiers | |
US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
EP2517418B1 (en) | Deadlock prevention in direct networks of arbitrary topology | |
JPH10124472A (ja) | 多ノードsciコンピュータシステムの経路指定方法 | |
US6434656B1 (en) | Method for routing I/O data in a multiprocessor system having a non-uniform memory access architecture | |
US7506039B2 (en) | Method and device for managing cluster membership by use of storage area network fabric | |
US5845071A (en) | Error containment cluster of nodes | |
US7159079B2 (en) | Multiprocessor system | |
JP3720981B2 (ja) | マルチプロセッサシステム | |
JPS63501663A (ja) | マルチプロセッサ通信装置 | |
JP2006053896A (ja) | コンピュータシステムの複数の処理ノードを接続するファブリック数のソフトウェアトランスペアレントな拡張 | |
US6567856B1 (en) | Deadlock-free routing | |
JPH07239835A (ja) | 並列計算機のネットワーク内データ転送制御方式 | |
US11841793B2 (en) | Switch-based free memory tracking in data center environments | |
JP3661531B2 (ja) | マルチプロセッサシステム及びそのアドレス解決方法 | |
CN108632142B (zh) | 节点控制器的路由管理方法和装置 | |
JP3609908B2 (ja) | 計算機接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060928 |