JPH10117474A - Switching capacitor power source - Google Patents

Switching capacitor power source

Info

Publication number
JPH10117474A
JPH10117474A JP26866196A JP26866196A JPH10117474A JP H10117474 A JPH10117474 A JP H10117474A JP 26866196 A JP26866196 A JP 26866196A JP 26866196 A JP26866196 A JP 26866196A JP H10117474 A JPH10117474 A JP H10117474A
Authority
JP
Japan
Prior art keywords
voltage
capacitors
capacitor
averaging
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26866196A
Other languages
Japanese (ja)
Inventor
Ichiro Ota
一郎 大田
Kazutaka Harada
一孝 原田
Fumio Ueno
文男 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP26866196A priority Critical patent/JPH10117474A/en
Publication of JPH10117474A publication Critical patent/JPH10117474A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent spike current and noise and convert lifting pressure by connecting voltage averaging capacitors in parallel to any of selected ones of a plurality of capacitors connected in series. SOLUTION: By connecting input voltage, in an input selection circuit SELi, to both ends of capacitors whose quantity is (p) connected in series inside capacitors C1 ...Cn whose quantity is (n), and averaging charges of the capacitors C1 ...Cn whose quantity is (n) with a voltage averaging capacitors Ce, the voltage of n/p times the input voltage is generated. When the voltage between both the ends of capacitors whose quantity is (q), connected in series among the capacitors C1 ...Cn whose quantity is (n) is taken out through an output selection circuit SELo, the voltage becomes (n/p)×(q/n)=q/p times the input voltage. By selecting the quantity (p) of the capacitors which applies the input voltage and the quantity (q) of the capacitors which take out the output voltage, it is possible to attain lifting pressure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチトキャパ
シタ電源に関し、特に昇降圧可能なスイッチトキャパシ
タ(SC)電源に関する。
The present invention relates to a switched capacitor power supply, and more particularly, to a switched capacitor (SC) power supply capable of stepping up and down.

【0002】[0002]

【従来の技術】SC電源には、DC−DCコンバータ、
DC−ACコンバータ、AC−DCコンバータ、AC−
ACコンバータ等の電源が提案されている。これらの電
源は、トランスやコイル等の磁性部品を用いないため、
IC化することが可能で、小型、軽量、高効率という特
徴を有している。
2. Description of the Related Art A DC-DC converter,
DC-AC converter, AC-DC converter, AC-
Power supplies such as AC converters have been proposed. Since these power supplies do not use magnetic components such as transformers and coils,
It can be made into an IC and has features of small size, light weight, and high efficiency.

【0003】[0003]

【発明が解決しようとする課題】これまでに提案されて
いる直並列切換型SC電源は、直列−並列の切り換えの
度に入出力電流が“0”になる瞬間があり、各状態の始
めに大きなスパイク状の電流が流れ、雑音が大きくな
る。また、電圧の昇降圧の変換比はn倍、または1/n
倍に固定されている。
In the series-parallel switching type SC power supply proposed so far, there is a moment when the input / output current becomes "0" every time the series-parallel switching is performed, and at the beginning of each state. A large spike-like current flows, increasing noise. In addition, the conversion ratio of voltage step-up / step-down is n times, or 1 / n
Fixed to double.

【0004】本発明の目的は、昇降圧の変換比を変える
ことのできるスイッチトキャパシタ電源を提供すること
である。
An object of the present invention is to provide a switched capacitor power supply capable of changing the step-up / step-down conversion ratio.

【0005】本発明の他の目的は、雑音を軽減すること
ができるスイッチトキャパシタ電源を提供するである。
Another object of the present invention is to provide a switched capacitor power supply capable of reducing noise.

【0006】[0006]

【課題を解決するための手段】本発明の一観点によれ
ば、直列接続されたn個のキャパシタであって、両端と
相互接続点とでn+1個の電圧ノードを構成するn個の
キャパシタと、前記n個のキャパシタのうちの直列接続
されたp個のキャパシタの両端の電圧ノードに入力電圧
を印加し、前記p個のキャパシタを充電するための入力
選択回路と、前記n個のキャパシタのうちの直列接続さ
れたq個のキャパシタの両端の電圧ノードから出力電圧
を導出し、前記q個のキャパシタを放電するための出力
選択回路と、電圧平均化用キャパシタと、前記電圧平均
化用キャパシタを前記n個のキャパシタのいずれにも並
列に接続することのできる電圧平均化用選択回路とを有
するスイッチトキャパシタ電源が提供される。
According to one aspect of the present invention, there are provided n capacitors connected in series, the capacitors comprising n + 1 voltage nodes at both ends and an interconnection point. An input selection circuit for applying an input voltage to the voltage nodes across the p capacitors connected in series among the n capacitors and charging the p capacitors; and an input selection circuit for charging the p capacitors. An output selection circuit for deriving an output voltage from the voltage nodes at both ends of the q capacitors connected in series, discharging the q capacitors, a voltage averaging capacitor, and the voltage averaging capacitor And a selection circuit for voltage averaging that can be connected in parallel to any of the n capacitors.

【0007】なお、本明細書において直列接続されたキ
ャパシタとは複数個のキャパシタのみならず、1個のキ
ャパシタも含むものとする。
[0007] In this specification, the capacitors connected in series include not only a plurality of capacitors but also a single capacitor.

【0008】n個の均等なキャパシタのうち、p個のキ
ャパシタに入力電圧を印加し、n個のキャパシタのうち
のq個のキャパシタから出力電圧を導出し、前記p個の
キャパシタおよびq個のキャパシタのいずれかに含まれ
るキャパシタに電圧平均化用キャパシタを順次並列に接
続することにより、昇降圧された出力電圧を提供するこ
とができる。
An input voltage is applied to p capacitors out of n equal capacitors, an output voltage is derived from q capacitors out of n capacitors, and the p capacitors and q capacitors are derived. By sequentially connecting a capacitor for voltage averaging to a capacitor included in any of the capacitors in parallel, a boosted / decreased output voltage can be provided.

【0009】n個のキャパシタのうち、p個のキャパシ
タに入力電圧を印加し、n個のキャパシタのいずれにも
電圧平均化用キャパシタを順次並列接続すれば、n個の
キャパシタを均等に充電することができる。n個のキャ
パシタの両端の電圧は、入力電圧のn/p倍となる。n
個のキャパシタの相互接続点には、分圧された電圧が形
成される。n個のキャパシタのうちのq個のキャパシタ
の両端から出力電圧を導出すると、(n/q)・(q/
n)=q/pの電圧変換が行なわれる。なお、充電も放
電も行なわないキャパシタに対しては電圧平均化動作も
行なわなくてよい。
When the input voltage is applied to p capacitors out of n capacitors and a voltage averaging capacitor is connected in parallel to each of the n capacitors, the n capacitors are charged uniformly. be able to. The voltage across the n capacitors is n / p times the input voltage. n
A divided voltage is formed at the interconnection point of the capacitors. Deriving the output voltage from both ends of the q capacitors out of the n capacitors gives (n / q) · (q /
n) = q / p voltage conversion is performed. It is not necessary to perform the voltage averaging operation on a capacitor that does not charge or discharge.

【0010】本発明の他の観点によれば、直列接続され
たn個のキャパシタのうちの直列接続されたp個のキャ
パシタに入力電圧を印加して充電する工程と、前記n個
のキャパシタのうちの直列接続されたq個のキャパシタ
の両端から出力電圧を導出し、前記q個のキャパシタを
放電する工程と、前記p個およびq個のキャパシタの少
なくともいずれかに含まれるキャパシタの電圧を平均化
する平均化工程とを有する電圧変換方法が提供される。
According to another aspect of the present invention, a step of applying an input voltage to p series-connected capacitors of the n series-connected capacitors to charge them, Deriving an output voltage from both ends of the q capacitors connected in series, discharging the q capacitors, and averaging the voltages of the capacitors included in at least one of the p and q capacitors. And a averaging step.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0012】図1(A)は、本発明の実施例によるスイ
ッチトキャパシタ回路を示す。スイッチトキャパシタ回
路SC0は、直列接続されたn個のキャパシタC1、C
2、…Cnを含む。これら直列接続されたn個のキャパ
シタC1、…Cnの両端a0、anには、配線L0、L
nが接続されている。n個のキャパシタC1、…Cnの
相互接続点a1、…an−1には、それぞれ配線L1、
…Ln−1が接続されている。
FIG. 1A shows a switched capacitor circuit according to an embodiment of the present invention. The switched capacitor circuit SC0 includes n capacitors C1, C connected in series.
2,... Cn. Wirings L0, L are connected to both ends a0, an of the n capacitors C1,... Cn connected in series.
n are connected. The interconnection points a1,..., an-1 of the n capacitors C1,.
... Ln-1 are connected.

【0013】配線L0、…Lnは、それぞれ入力側配線
Li0、…LinとスイッチΦi0、…Φinを介して
接続されている。スイッチΦi0、…Φinは、入力選
択回路SELiを構成する。
The wirings L0,... Ln are connected to input wirings Li0,. ... Φin constitute an input selection circuit SELi.

【0014】また、配線L0、…Lnは、出力側配線L
o0、…Lonと、スイッチΦo0、…Φonを介して
接続されている。スイッチΦo0、…Φonは、出力選
択回路SELoを構成する。
The wirings L0,... Ln are output side wirings L.
... Lon and switches Φo0,. Φon constitute an output selection circuit SELo.

【0015】電圧平均化用キャパシタCeは、各一対の
スイッチΦe1、…Φenを介してキャパシタC1、…
Cnのいずれとも並列に接続することができる。スイッ
チΦe1、…Φenは、電圧平均化用選択回路SELe
を構成する。
The voltage averaging capacitor Ce is connected to the capacitors C1,... Via a pair of switches Φe1,.
Any of Cn can be connected in parallel. The switches Φe1,... Φen are connected to a voltage averaging selection circuit SELe.
Is configured.

【0016】図1(B)は、電圧平均化用キャパシタC
eと、キャパシタC1、…Cnの関係を示す。電圧平均
化用キャパシタCeは、キャパシタC1、…Cnのいず
れにも並列に接続することができる。
FIG. 1B shows a capacitor C for voltage averaging.
, and the relationship between the capacitors C1,... Cn. The voltage averaging capacitor Ce can be connected in parallel to any of the capacitors C1,... Cn.

【0017】なお、キャパシタC1、…Cnのキャパシ
タンスは、それぞれ等しいものとする。電圧平均化用キ
ャパシタCeのキャパシタンスは、特に制限されない
が、たとえばC1、…Cn=Cと同等の値とする。
The capacitances of the capacitors C1,... Cn are assumed to be equal. The capacitance of the voltage averaging capacitor Ce is not particularly limited, but is set to a value equivalent to, for example, C1,... Cn = C.

【0018】たとえば、電圧平均化用キャパシタCeを
キャパシタC1、…Cnに順次並列に接続すれば、全キ
ャパシタC1、…Cnは均等に充電され、均等な端子電
圧を有するようになる。
For example, if the voltage averaging capacitor Ce is connected in parallel to the capacitors C1,... Cn sequentially, all the capacitors C1,... Cn are charged uniformly and have an equal terminal voltage.

【0019】たとえば、入力電圧をn個のキャパシタC
1、…Cnのうちの直列接続されたp個のキャパシタの
両端に接続し、電圧平均化用キャパシタCeでn個のキ
ャパシタC1、…Cnの電荷を平均化すれば、直列接続
されたn個のキャパシタC1、…Cnの両端には、入力
電圧のn/p倍の電圧が発生する。
For example, when the input voltage is set to n capacitors C
1,... Cn connected to both ends of p series-connected capacitors and averaging the electric charges of the n capacitors C1,. , Cn generate a voltage n / p times the input voltage.

【0020】この状態において、n個のキャパシタC
1、…Cnのうちの直列接続されたq個のキャパシタの
両端の電圧を、出力選択回路SELoを介して取り出す
と、その電圧は入力電圧の(n/p)・(q/n)=q
/p倍となる。このように、入力電圧を印加する直列接
続されたキャパシタの数pと、出力電圧を取り出す直列
接続されたキャパシタの数qを選択することにより、昇
降圧を行なうことができる。
In this state, n capacitors C
When the voltage between both ends of q capacitors connected in series among 1,... Cn is taken out via the output selection circuit SELo, the voltage is (n / p) · (q / n) = q of the input voltage.
/ P times. As described above, by selecting the number p of the series-connected capacitors for applying the input voltage and the number q of the series-connected capacitors for extracting the output voltage, the voltage can be stepped up and down.

【0021】接地電位を中間の配線L1、…Ln−1の
いずれかに設定すれば、極性変換を行なうこともでき
る。たとえば、配線L2を接地電位とし、入力側配線L
i2、Li0に負極性の電源電圧を接続し、出力側配線
Lo2を出力側接地配線とし、出力側配線Lo3、…L
onのいずれかを出力側電源配線とすれば、負極性の入
力電圧から正極性の出力電圧を形成することができる。
If the ground potential is set to one of the intermediate wirings L1,... Ln-1, polarity conversion can be performed. For example, the wiring L2 is set to the ground potential and the input side wiring L
A power supply voltage of negative polarity is connected to i2 and Li0, the output-side wiring Lo2 is used as an output-side ground wiring, and the output-side wiring Lo3,.
If any of the on is the output side power supply wiring, a positive output voltage can be formed from a negative input voltage.

【0022】同様、正極性の入力電圧から負極性の入力
電圧を形成することもできる。また、一方の極性の電源
電圧から、両極性の出力電圧を形成することもできる。
両極性の入力電圧から一方の極性または両極性の出力電
圧を形成することもできる。さらに、スイッチΦo0、
…Φonを複数個オンさせると多出力の電源も形成でき
る。
Similarly, a negative input voltage can be formed from a positive input voltage. Also, a bipolar output voltage can be formed from a power supply voltage of one polarity.
An output voltage of one polarity or both polarities can be formed from the input voltage of both polarities. Further, a switch Φo0,
By turning on a plurality of .PHI.on, a multi-output power supply can be formed.

【0023】入力電圧の接続および出力電圧の接続を固
定すれば、入力電流、出力電流は連続的に流れ、雑音を
低減化することができる。
If the connection of the input voltage and the connection of the output voltage are fixed, the input current and the output current flow continuously, and noise can be reduced.

【0024】また、出力選択回路SELoのスイッチΦ
o0、…Φonのうち、オンになる一対のスイッチを順
次変換することにより、疑似交流波形を形成することも
できる。入力選択回路SELiのスイッチΦi0、…Φ
inを順次切り換えて交流波形でキャパシタを充電する
こともできる。
The switch Φ of the output selection circuit SELo
... Φon, a pseudo AC waveform can be formed by sequentially converting a pair of switches that are turned on. Switches Φi0,... Φ of the input selection circuit SELi
It is also possible to charge the capacitor with an AC waveform by sequentially switching in.

【0025】図1(A)においては、直列接続されたn
個のキャパシタC1、…Cnの両端および各相互接続点
に接続された配線にそれぞれ入力側スイッチΦi0、…
およびΦo0、…を接続した。接地電位用配線を固定す
る場合には、接地用配線に接続される入力側スイッチΦ
i0および出力側スイッチΦo0を省略することができ
る。
In FIG. 1A, n connected in series
The input side switches Φi0,... Are connected to wirings connected to both ends of the capacitors C1,.
And Φo0,. When the ground potential wiring is fixed, the input-side switch Φ connected to the ground wiring
i0 and the output side switch Φo0 can be omitted.

【0026】図1(C)は、接地配線を固定した場合の
簡略化した構成を示す。図1(A)と異なる点は、図中
最も下の配線L0が接地配線に固定されており、図1
(A)における入力側スイッチΦi0および出力側スイ
ッチΦo0が省略され、配線L0が入力側配線Li0お
よび出力側配線Lo0と直結されていることである。
FIG. 1C shows a simplified configuration when the ground wiring is fixed. 1A is different from FIG. 1A in that the lowermost wiring L0 in the figure is fixed to the ground wiring.
The input switch Φi0 and the output switch Φo0 in (A) are omitted, and the wiring L0 is directly connected to the input wiring Li0 and the output wiring Lo0.

【0027】また、入力選択回路SELiの入力側端子
は共通に接続されて入力電圧端子Vinに接続されてい
る。また、出力選択回路SELoの出力側配線は、共通
に接続され、出力端子Voutに接続されている。入力
電圧の接地電位を入力端子Ginに接続し、入力電圧の
高圧側電位を入力電圧端子Vinに接続する。出力側に
おいては、接地端子をGoutとし、出力端子Vout
から高圧側出力電圧を導出する。
The input terminals of the input selection circuit SELi are commonly connected and connected to an input voltage terminal Vin. The output side wirings of the output selection circuit SELo are commonly connected, and are connected to the output terminal Vout. The ground potential of the input voltage is connected to the input terminal Gin, and the high-potential side of the input voltage is connected to the input voltage terminal Vin. On the output side, the ground terminal is Gout, and the output terminal Vout
Derives the high-side output voltage from

【0028】本構成の場合、入力電圧が印加されるp個
のキャパシタは、C1、…Cpであり、出力電圧が導出
されるq個のキャパシタは、C1、…Cqとなる。
In this configuration, the p capacitors to which the input voltage is applied are C1,... Cp, and the q capacitors from which the output voltage is derived are C1,.

【0029】図2(A)〜(D)は、スイッチトキャパ
シタ回路SC1に接続される入力電圧供給回路、および
スイッチトキャパシタ回路SC1から出力電圧を受ける
出力電圧利用回路の例を示す。
FIGS. 2A to 2D show examples of an input voltage supply circuit connected to the switched capacitor circuit SC1, and an output voltage utilization circuit receiving an output voltage from the switched capacitor circuit SC1.

【0030】図2(A)は、直流電圧V1がスイッチト
キャパシタ回路SC1の入力電圧供給源となる場合を示
す。直流電源V1からスイッチトキャパシタ回路SC1
に電流i1が供給される。
FIG. 2A shows a case where the DC voltage V1 serves as an input voltage supply source of the switched capacitor circuit SC1. DC power supply V1 to switched capacitor circuit SC1
Is supplied with a current i1.

【0031】図2(B)は、スイッチトキャパシタ回路
SC1の入力電圧端子に整流回路RECが接続され、整
流回路の入力端子に交流電源Vacが接続される構成を
示す。交流電源Vacの供給する交流電圧は、整流回路
RECによって整流され、一極性の電圧となってスイッ
チトキャパシタ回路SC1に供給される。
FIG. 2B shows a configuration in which the rectifier circuit REC is connected to the input voltage terminal of the switched capacitor circuit SC1, and the AC power supply Vac is connected to the input terminal of the rectifier circuit. The AC voltage supplied from the AC power supply Vac is rectified by the rectifier circuit REC and is supplied as a unipolar voltage to the switched capacitor circuit SC1.

【0032】整流回路RECは全波整流回路でも半波整
流回路でもよい。整流回路RECが全波整流回路の場
合、整流回路RECの出力電圧は電源Vacの2倍の周
波数で増減する波形となる。
The rectifier circuit REC may be a full-wave rectifier circuit or a half-wave rectifier circuit. When the rectifier circuit REC is a full-wave rectifier circuit, the output voltage of the rectifier circuit REC has a waveform that increases and decreases at twice the frequency of the power supply Vac.

【0033】この場合、図1(C)に示す入力選択回路
SELiのスイッチのオン状態を固定しておくと、キャ
パシタの充電電圧は増減してしまう。キャパシタの充電
状態を定常化するためには、整流回路RECの出力電圧
がたとえばピーク電圧の90%以上になった場合にのみ
入力選択回路SELiの選択されたスイッチをオンに
し、他の期間は入力選択回路SELiの全スイッチをオ
フとすればよい。
In this case, if the ON state of the switch of the input selection circuit SELi shown in FIG. 1C is fixed, the charging voltage of the capacitor increases or decreases. In order to stabilize the state of charge of the capacitor, the selected switch of the input selection circuit SELi is turned on only when the output voltage of the rectifier circuit REC becomes, for example, 90% or more of the peak voltage, and the input is switched during other periods. All switches of the selection circuit SELi may be turned off.

【0034】なお、入力選択回路SELiのスイッチを
整流回路RECの出力電圧に併せて順次切り換えてもよ
い。
The switches of the input selection circuit SELi may be sequentially switched according to the output voltage of the rectifier circuit REC.

【0035】図2(C)は、スイッチトキャパシタ回路
SC1の出力端子間に負荷RL を直接接続した構成を示
す。この場合、出力端子Voutから端子Goutに向
かって一極性の出力電流i2が流れる。
FIG. 2C shows a configuration in which the load RL is directly connected between the output terminals of the switched capacitor circuit SC1. In this case, a unipolar output current i2 flows from the output terminal Vout toward the terminal Gout.

【0036】図2(D)は、スイッチトキャパシタ回路
SC1の出力端子Voutに負荷R L を極性変換回路P
Eを介して接続した構成を示す。極性変換回路PEのス
イッチΦN は同時にオン/オフ制御され、スイッチΦP
は同時にオフ/オン制御される。
FIG. 2D shows a switched capacitor circuit.
A load R is connected to the output terminal Vout of SC1. LIs the polarity conversion circuit P
The configuration connected via E is shown. The polarity conversion circuit PE
Switch ΦNAre simultaneously turned on / off, and the switch ΦP
Are simultaneously turned off / on.

【0037】一対のスイッチΦP がオンの場合、出力電
流i2は負荷RL を左側から右側に流れる。一対のスイ
ッチΦN がオンの時には、出力電流i2は負荷RL を右
側から左側に流れる。この場合、図1(C)に示す出力
選択回路SELoのスイッチを順次切り換え、疑似正弦
波形を作成することもできる。
When the pair of switches Φ P is on, the output current i2 flows through the load RL from left to right. When the pair of switches Φ N is on, the output current i2 flows through the load RL from right to left. In this case, the switches of the output selection circuit SELo shown in FIG. 1C can be sequentially switched to create a pseudo sine waveform.

【0038】図3(A)、(B)は、それぞれ降圧電源
の場合と昇圧電源の場合の構成を示す。
FIGS. 3A and 3B show configurations for a step-down power supply and a step-up power supply, respectively.

【0039】図3(A)においては、直列接続された4
つのキャパシタC1、…C4の両端に入力電圧Viが印
加され、接地電位とたとえばキャパシタC1の上側電圧
ノードa1から出力電圧Voが導出されるものとする。
なお、電圧平均化用キャパシタおよび電圧平均化用選択
回路は図示を省略している。入力電圧Viはキャパシタ
C1、…C4によって電圧分割されるため、C1=C2
=C3=C4の場合でも、またC1≠C2≠C3≠C4
の場合でも電圧平均化キャパシタ、電圧平均化用選択回
路により、C1の両端の電圧Voは入力電圧の1/4と
なる。
In FIG. 3A, 4 connected in series
The input voltage Vi is applied across the two capacitors C1,... C4, and the output voltage Vo is derived from the ground potential and, for example, the upper voltage node a1 of the capacitor C1.
The voltage averaging capacitor and the voltage averaging selection circuit are not shown. Since the input voltage Vi is voltage-divided by the capacitors C1,... C4, C1 = C2
= C3 = C4, but also C1 ≠ C2 ≠ C3 ≠ C4
In this case, the voltage Vo at both ends of C1 is と of the input voltage by the voltage averaging capacitor and the voltage averaging selection circuit.

【0040】この場合、キャパシタC1は充電されると
共に放電されるのに対し、キャパシタC2、C3、C4
は充電されるのみである。
In this case, the capacitor C1 is charged and discharged, while the capacitors C2, C3, C4
Is only charged.

【0041】この場合、各キャパシタの端子電圧をより
均一化するためには、電圧平均化用キャパシタCeを充
放電されるキャパシタC1と放電のみされるキャパシタ
C2、C3、C4とに交互に接続することが好ましい。
たとえば、電圧平均化用キャパシタの並列接続される相
手をC1−C2−C1−C3−C1−C4のシーケンス
とすればよい。
In this case, in order to make the terminal voltages of the capacitors more uniform, the voltage averaging capacitors Ce are alternately connected to the charged and discharged capacitors C1 and the only discharged capacitors C2, C3 and C4. Is preferred.
For example, the partner connected in parallel with the voltage averaging capacitor may be a sequence of C1-C2-C1-C3-C1-C4.

【0042】出力電圧VoをキャパシタC2とC3の相
互接続点である電圧ノードa2から導出する場合には、
充放電されるキャパシタがC1、C2となり、充電のみ
されるキャパシタがC3、C4となる。この場合には、
電圧平均化用キャパシタCeの接続されるキャパシタ
を、たとえばC1−C3−C2−C4−C1−C4−C
2−C3のようなシーケンスに選べばよい。
When the output voltage Vo is derived from the voltage node a2, which is the interconnection point between the capacitors C2 and C3,
Capacitors to be charged and discharged are C1 and C2, and capacitors only to be charged are C3 and C4. In this case,
A capacitor connected to the voltage averaging capacitor Ce is, for example, C1-C3-C2-C4-C1-C4-C
A sequence such as 2-C3 may be selected.

【0043】出力電圧VoがキャパシタC3、C4の相
互接続点である電圧ノードa3から導出される場合に
は、電圧平均化用キャパシタCeの接続されるキャパシ
タのシーケンスを、たとえばC4−C1−C4−C2−
C4−C3のように選べばよい。
When output voltage Vo is derived from voltage node a3, which is an interconnection point between capacitors C3 and C4, the sequence of the capacitors connected to voltage averaging capacitor Ce is, for example, C4-C1-C4- C2-
What is necessary is just to select like C4-C3.

【0044】このように、降圧が行なわれる場合には、
充電のみされるキャパシタと充放電されるキャパシタと
を交互に接続することにより、より効率的に各キャパシ
タの電圧を平均化することができる。
As described above, when the voltage drop is performed,
By alternately connecting the capacitor to be charged only and the capacitor to be charged and discharged, the voltage of each capacitor can be more efficiently averaged.

【0045】なお、直列接続されるキャパシタのうち、
入力電圧によって充電されず、出力電圧によっても放電
されないキャパシタがある場合には、電圧平均化用キャ
パシタCeはこのキャパシタに接続しなくてもよい。
Note that among the capacitors connected in series,
If there is a capacitor that is not charged by the input voltage and is not discharged by the output voltage, the voltage averaging capacitor Ce need not be connected to this capacitor.

【0046】また、入力電圧が接続される電圧ノード
と、出力電圧が導出される電圧ノードとが同一の場合、
各キャパシタは特に充放電をしないため、電圧平均化用
キャパシタを順次キャパシタに接続する動作は行なわな
くてもよい。
When the voltage node to which the input voltage is connected is the same as the voltage node from which the output voltage is derived,
Since each capacitor does not charge or discharge in particular, the operation of sequentially connecting the voltage averaging capacitors to the capacitors may not be performed.

【0047】ただし、各キャパシタの電圧平均化が十分
でない場合も考えられるため、電圧平均化用キャパシタ
を順次各キャパシタに接続し、電圧平均化を行なってお
くほうが、次の状態で入力電圧ノードと出力電圧ノード
が異なった時に冒頭のピーク電流が流れることを減少す
ることができる。
However, since it may be considered that the voltage averaging of each capacitor is not sufficient, it is better to connect the voltage averaging capacitors sequentially to each capacitor and perform the voltage averaging in the following state. The initial peak current flowing at different output voltage nodes can be reduced.

【0048】図3(B)は、昇圧を行なう場合の構成例
を示す。入力電圧ViはキャパシタC2、C3の相互接
続点である電圧ノードa2に供給され、出力電圧Voは
キャパシタC4の上側端子である電圧ノードa4から導
出される。この場合、電圧平均化用キャパシタは充放電
されるキャパシタC1、C2と、放電のみされるキャパ
シタC3、C4に交互に接続されることが好ましい。た
とえば、電圧平均化用キャパシタが接続されるキャパシ
タのシーケンスをC1−C3−C2−C4−C1−C4
−C2−C3のようにすればよい。
FIG. 3B shows an example of the configuration when boosting is performed. The input voltage Vi is supplied to a voltage node a2 which is an interconnection point between the capacitors C2 and C3, and the output voltage Vo is derived from a voltage node a4 which is an upper terminal of the capacitor C4. In this case, it is preferable that the capacitor for voltage averaging is alternately connected to capacitors C1 and C2 to be charged and discharged and capacitors C3 and C4 to be discharged only. For example, the sequence of capacitors to which the capacitor for voltage averaging is connected is represented by C1-C3-C2-C4-C1-C4.
What is necessary is just to make it like -C2-C3.

【0049】出力電圧VoをキャパシタC3、C4の相
互接続点である電圧ノードa3から導出する場合には、
放電のみされるキャパシタがC3のみとなる。この場
合、電圧平均化用キャパシタCeが接続されるキャパシ
タのシーケンスを、たとえばC3−C1−C3−C2の
ようにすればよい。この場合、キャパシタC4は充電も
放電もされないため、電圧平均化用キャパシタの接続相
手から除外されている。
When the output voltage Vo is derived from the voltage node a3 which is an interconnection point between the capacitors C3 and C4,
The only capacitor discharged is C3. In this case, the sequence of the capacitors connected to the voltage averaging capacitor Ce may be, for example, C3-C1-C3-C2. In this case, since the capacitor C4 is neither charged nor discharged, it is excluded from the connection partner of the voltage averaging capacitor.

【0050】以上説明したように、直列接続されたキャ
パシタの各電圧分割ノードの入力側および出力側にスイ
ッチを設けることにより、昇降圧可能なスイッチトキャ
パシタ電源が提供される。
As described above, by providing switches on the input side and the output side of each voltage dividing node of the capacitors connected in series, a switched capacitor power supply capable of stepping up and down is provided.

【0051】なお、直列接続されるキャパシタのキャパ
シタンスが等しい場合を説明したが、キャパシタンスの
大きさが違っていても電圧平均化キャパシタ、電圧平均
化用選択回路の働きによってすべてのキャパシタの電圧
は平均化され、等しくなるので、異なるキャパシタンス
のキャパシタを接続することもできる。ただし、この場
合には、同一のキャパシタンスを有するキャパシタを少
なくとも複数個用い、同一のキャパシタンスを有するキ
ャパシタに対し、電圧平均化用キャパシタを1個用いる
ことが好ましい。
Although the case where the capacitors connected in series have the same capacitance has been described, even if the capacitances are different, the voltages of all the capacitors are averaged by the operation of the voltage averaging capacitor and the voltage averaging selection circuit. Therefore, capacitors having different capacitances can be connected. However, in this case, it is preferable to use at least a plurality of capacitors having the same capacitance and to use one voltage averaging capacitor for the capacitors having the same capacitance.

【0052】たとえば、直列接続されるキャパシタのう
ち、低圧側のキャパシタを第1のキャパシタンスとし、
高圧側のキャパシタのキャパシタンスをそれよりも大き
な第2のキャパシタンスとする。低圧側および高圧側に
それぞれ別個の電圧平均化用キャパシタおよび電圧平均
化用選択回路を設ける。このような構成とすれば、入力
または出力が低圧の場合、電圧分割をきめ細かに行なう
ことが可能となる。
For example, among the capacitors connected in series, the capacitor on the low voltage side is used as the first capacitance,
The capacitance of the capacitor on the high voltage side is defined as a second capacitance larger than that. Separate voltage averaging capacitors and voltage averaging selection circuits are provided on the low voltage side and the high voltage side, respectively. With this configuration, when the input or output is at a low voltage, the voltage division can be performed finely.

【0053】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
The present invention has been described in connection with the preferred embodiments.
The present invention is not limited to these. For example,
It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば、
昇降圧可能なスイッチトキャパシタ電源が提供される。
As described above, according to the present invention,
A buck-boost switched capacitor power supply is provided.

【0055】入力電圧を直列接続されたp個のキャパシ
タに連続的に印加すれば、ノイズを低減することができ
る。
If the input voltage is continuously applied to the p capacitors connected in series, noise can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例によるスイッチトキャパシタ回
路を示す回路図である。
FIG. 1 is a circuit diagram illustrating a switched capacitor circuit according to an embodiment of the present invention.

【図2】図1(C)に示すスイッチトキャパシタ回路の
入力側および出力側に接続される回路の構成例を示す回
路図である。
FIG. 2 is a circuit diagram showing a configuration example of a circuit connected to an input side and an output side of the switched capacitor circuit shown in FIG.

【図3】降圧および昇圧の例を示す回路図である。FIG. 3 is a circuit diagram showing an example of step-down and step-up.

【符号の説明】[Explanation of symbols]

SC(SC0、SC1) スイッチトキャパシタ回路 SELi 入力選択回路 SELo 出力選択回路 SELe 電圧平均化用選択回路 C1、…Cn 充放電用キャパシタ Ce 電圧平均化用キャパシタ Φ スイッチ RL 負荷SC (SC0, SC1) Switched capacitor circuit SELi Input selection circuit SELo Output selection circuit SELe Voltage averaging selection circuit C1,... Cn Charging / discharging capacitor Ce Voltage averaging capacitor Φ Switch RL load

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 直列接続されたn個のキャパシタであっ
て、両端と相互接続点とでn+1個の電圧ノードを構成
するn個のキャパシタと、 前記n個のキャパシタのうちの直列接続されたp個のキ
ャパシタの両端の電圧ノードに入力電圧を印加し、前記
p個のキャパシタを充電するための入力選択回路と、 前記n個のキャパシタのうちの直列接続されたq個のキ
ャパシタの両端の電圧ノードから出力電圧を導出し、前
記q個のキャパシタを放電するための出力選択回路と、 電圧平均化用キャパシタと、 前記電圧平均化用キャパシタを前記n個のキャパシタの
いずれにも並列に接続することのできる電圧平均化用選
択回路とを有するスイッチトキャパシタ電源。
1. n capacitors connected in series, wherein n capacitors forming n + 1 voltage nodes at both ends and an interconnection point, and n capacitors connected in series among the n capacitors an input selection circuit for applying an input voltage to voltage nodes across the p capacitors and charging the p capacitors; and an input selection circuit for connecting the q capacitors in series among the n capacitors. An output selection circuit for deriving an output voltage from a voltage node and discharging the q capacitors, a voltage averaging capacitor, and connecting the voltage averaging capacitor to any of the n capacitors in parallel And a selection circuit for voltage averaging.
【請求項2】 前記n個のキャパシタの両端の一方の電
圧ノードが共通電位に接続されており、前記入力選択回
路は入力電圧のうち共通電位でない方の電圧を前記共通
電位の電圧ノードからp番目の電圧ノードに印加し、前
記出力選択回路は共通電位でない方の電圧を前記共通ノ
ードからq番目の電圧ノードから導出する請求項1記載
のスイッチトキャパシタ電源。
2. One of the two voltage nodes at both ends of the n capacitors is connected to a common potential, and the input selection circuit changes the input voltage, which is not the common potential, from the voltage node of the common potential to p. 2. The switched capacitor power supply according to claim 1, wherein the voltage is applied to a voltage node, and the output selection circuit derives a voltage that is not the common potential from the qth voltage node from the common node.
【請求項3】 さらに、交流電圧を入力して整流電圧を
前記入力選択回路に供給する整流回路を有し、前記入力
選択回路は前記整流電圧が所定電圧範囲内の時、前記整
流電圧を入力電圧として前記p番目の電圧ノードに印加
する請求項2記載のスイッチトキャパシタ電源。
3. The rectifier circuit according to claim 1, further comprising a rectifier circuit for inputting an AC voltage and supplying a rectified voltage to the input selection circuit. 3. The switched capacitor power supply according to claim 2, wherein the voltage is applied to the p-th voltage node.
【請求項4】 さらに、前記出力電圧を受け、極性を反
転させて負荷に供給する極性反転回路を有する請求項1
または2記載のスイッチトキャパシタ電源。
4. A polarity inverting circuit for receiving the output voltage, inverting the polarity, and supplying the inverted voltage to a load.
Or the switched capacitor power supply according to 2.
【請求項5】 前記電圧平均化用選択回路は、前記電圧
平均化用キャパシタを充電と放電のいずれか一方のみを
行なうキャパシタと充電と放電の両方を行なうキャパシ
タとに交互に接続する請求項1〜4のいずれかに記載の
スイッチトキャパシタ電源。
5. The voltage averaging selection circuit alternately connects the voltage averaging capacitor to a capacitor that performs only one of charging and discharging and a capacitor that performs both charging and discharging. A switched capacitor power supply according to any one of claims 1 to 4.
【請求項6】 直列接続されたn個のキャパシタのうち
の直列接続されたp個のキャパシタに入力電圧を印加し
て充電する工程と、 前記n個のキャパシタのうちの直列接続されたq個のキ
ャパシタの両端から出力電圧を導出し、前記q個のキャ
パシタを放電する工程と、 前記p個およびq個のキャパシタの少なくともいずれか
に含まれるキャパシタの電圧を平均化する平均化工程と
を有する電圧変換方法。
6. A step of applying an input voltage to p series-connected capacitors among the n series-connected capacitors to charge the same, and q series-connected q-series capacitors among the n capacitors. Deriving an output voltage from both ends of the capacitor and discharging the q capacitors, and averaging the voltages of the capacitors included in at least one of the p and q capacitors. Voltage conversion method.
【請求項7】 前記平均化工程が、前記充電および放電
の少なくとも一方を行なうキャパシタに順次電圧平均化
用キャパシタを並列接続し、キャパシタの電圧を平均化
する工程を含む請求項6記載の電圧変換方法。
7. The voltage conversion according to claim 6, wherein said averaging step includes a step of sequentially connecting a voltage averaging capacitor in parallel to said capacitor performing at least one of said charging and discharging, and averaging the voltage of said capacitor. Method.
【請求項8】 前記平均化工程が、前記電圧平均化用キ
ャパシタを前記充電および放電の一方のみを行なうキャ
パシタと、前記充電および放電の両方を行なうキャパシ
タとに交互に並列接続する請求項7記載の電圧変換方
法。
8. The averaging process according to claim 7, wherein the voltage averaging capacitor is alternately connected in parallel to a capacitor performing only one of the charging and discharging and a capacitor performing both the charging and discharging. Voltage conversion method.
JP26866196A 1996-10-09 1996-10-09 Switching capacitor power source Withdrawn JPH10117474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26866196A JPH10117474A (en) 1996-10-09 1996-10-09 Switching capacitor power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26866196A JPH10117474A (en) 1996-10-09 1996-10-09 Switching capacitor power source

Publications (1)

Publication Number Publication Date
JPH10117474A true JPH10117474A (en) 1998-05-06

Family

ID=17461656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26866196A Withdrawn JPH10117474A (en) 1996-10-09 1996-10-09 Switching capacitor power source

Country Status (1)

Country Link
JP (1) JPH10117474A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008116866A1 (en) * 2007-03-26 2008-10-02 Austriamicrosystems Ag Voltage convertor with connected capacitors and device for the compensation of the capacitors voltages
JP2008259202A (en) * 2007-03-30 2008-10-23 Abb Res Ltd Switchgear cell and converter circuit for switching multiplicity of voltage levels with switchgear cell such as this

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008116866A1 (en) * 2007-03-26 2008-10-02 Austriamicrosystems Ag Voltage convertor with connected capacitors and device for the compensation of the capacitors voltages
US8120934B2 (en) 2007-03-26 2012-02-21 Austriamicrosystems Ag Voltage converter and method for voltage conversion
JP2008259202A (en) * 2007-03-30 2008-10-23 Abb Res Ltd Switchgear cell and converter circuit for switching multiplicity of voltage levels with switchgear cell such as this

Similar Documents

Publication Publication Date Title
US11496047B2 (en) Power converter with modular stages connected by floating terminals
JP5562714B2 (en) Electronic ballast with step-up / step-down power factor correction DC-DC converter suitable for high-voltage input voltage applications
JP4485366B2 (en) Multi-output DC-DC converter
US6104624A (en) System connecting device
JP7266703B2 (en) 3-level boost circuit, multi-output parallel system
JP2006067783A (en) Dc-dc converter
JP2014079168A (en) Power supply unit
JP3396984B2 (en) Power supply
US7446521B2 (en) DC DC voltage boost converter
JP2008283847A (en) Dc/dc power converter
JPH10117474A (en) Switching capacitor power source
Chang et al. A high-gain serial-parallel-switched-capacitor coupled-inductor boost DC-AC inverter
JPH08308249A (en) Power source
Chang et al. A Simple Greinacher-Doubler-Based Switched-Coupled-Inductor Boost DC-AC Inverter
Chang et al. A closed-loop coupled-inductor Cockcroft-Walton-switched-capacitor inverter for boost DC-AC conversion
JPH0731149A (en) High dc voltage generating circuit
Chang et al. A simple switched-coupled-inductor inverter for boost DC-AC conversion and closed-loop regulation
Ghumman et al. High Gain Interleaved Stacked Boost Converter
JPH11113250A (en) Voltage conversion method and voltage converter using switched capacitor
JP2022162648A (en) Ac-dc conversion device, and ac conversion device
JPH1032981A (en) Power unit
JPH0161020B2 (en)
JPH0662581A (en) Switching power source circuit
JPH0295165A (en) Dc/dc converter
Chang Analysis and Modeling of High-Efficiency Multiphase Switched-Capacitor Converter with Variable-Phase Control

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106