JPH10116138A - Controller for supplying power to memory - Google Patents
Controller for supplying power to memoryInfo
- Publication number
- JPH10116138A JPH10116138A JP8271203A JP27120396A JPH10116138A JP H10116138 A JPH10116138 A JP H10116138A JP 8271203 A JP8271203 A JP 8271203A JP 27120396 A JP27120396 A JP 27120396A JP H10116138 A JPH10116138 A JP H10116138A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ram
- data
- power
- supply control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はパーソナルコンピュ
ータやワードプロセッサ等に使用する記憶装置に係り、
特に記憶装置への電源供給を制御するメモリへの電源供
給制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage device used for a personal computer, a word processor, and the like.
In particular, the present invention relates to a power supply control device for a memory that controls power supply to a storage device.
【０００２】[0002]
【従来の技術】今日、パーソナルコンピュータやワード
プロセッサ等の電子機器の普及には目ざましいものがあ
り、特にこれらの機器に搭載するメモリはインターネッ
ト等のコンピュータのネットワーク化や各企業の開発す
るプログラムの巨大化により大きな容量を必要としてい
る。このことは、ノートタイプのパーソナルコンピュー
タ等においても同様であり、ネットワークに接続し、又
は大容量のプログラムを駆動するためには大容量のメモ
リを必要とする。2. Description of the Related Art Today, electronic devices such as personal computers and word processors have been remarkably widespread. In particular, memories mounted on these devices have been connected to a network of computers such as the Internet, and the programs developed by respective companies have become huge. Requires a larger capacity. The same applies to a notebook-type personal computer or the like, and a large-capacity memory is required to connect to a network or drive a large-capacity program.
【０００３】このため、今日、ノートタイプのパーソナ
ルコンピュータ等でも、例えば１６ＭＢ（メガバイト）
や３２ＭＢ等の大きな容量のＲＡＭを内蔵する装置も多
い。[0003] For this reason, today, even a notebook-type personal computer or the like has a capacity of, for example, 16 MB (megabytes).
Many devices have a built-in RAM having a large capacity such as 32 MB or 32 MB.
【０００４】[0004]
【発明が解決しようとする課題】上述のように、従来ハ
ンディタイプのパーソナルコンピュータやノートタイプ
パーソナルコンピュータでも大きなＲＡＭを内蔵する。
しかし、これらの携帯型の電子機器においてメモリへの
電源供給は特に考慮されていない。すなわち、充電する
ことなく数時間程度使用可能なバッテリを使用し、メモ
リへの電源供給を行っている。As described above, a large RAM is built in even a conventional handy type personal computer or notebook type personal computer.
However, power supply to the memory in these portable electronic devices is not particularly considered. That is, power is supplied to the memory using a battery that can be used for several hours without charging.
【０００５】このため、ＲＡＭ等のメモリ容量が大きく
なると、これらのメモリに消費される電力も無視でき
ず、メモリ容量に比例してバッテリの寿命も短くなる。
従ってかかる場合、頻繁にバッテリィを充電するか、又
はパーソナルコンピュータ等の携帯型電子機器の使用時
間を制限する必要があった。For this reason, when the memory capacity of a RAM or the like increases, the power consumed by these memories cannot be ignored, and the life of the battery decreases in proportion to the memory capacity.
Therefore, in such a case, it is necessary to frequently charge the battery or to limit the use time of a portable electronic device such as a personal computer.
【０００６】本発明は上記課題を解決するため、メモリ
の消費電力を減らし、電源を有効利用し、バッテリの寿
命を延ばすことが可能なメモリへの電源供給制御装置を
提供するものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, an object of the present invention is to provide a power supply control device for a memory capable of reducing power consumption of a memory, effectively using a power supply, and extending the life of a battery.
【０００７】[0007]
【課題を解決するための手段】請求項１記載の発明は上
記課題を解決するため、複数ブロックの記憶エリアより
成る記憶手段と、該記憶手段の各ブロックに対する電源
の供給/非供給を制御する電源供給制御手段とを有し、
該電源供給制御手段は、前記記憶手段の中でデータが記
憶されていないブロックに対する電源供給を停止する電
源供給制御装置を提供することで達成できる。According to the first aspect of the present invention, there is provided a storage unit comprising a storage area of a plurality of blocks, and control of supply / non-supply of power to each block of the storage unit. Power supply control means,
The power supply control unit can be achieved by providing a power supply control device that stops power supply to a block in the storage unit where data is not stored.
【０００８】ここで、記憶手段は例えばＲＡＭやＥＥＰ
ＲＯＭ等であり、これらの記憶手段の記憶エリアを、例
えば複数のブロックに分け、例えばＣＰＵ等の電源供給
制御手段によりデータが記憶されるブロックのみに電源
を供給する。Here, the storage means is, for example, RAM or EEP
The storage area of these storage means is divided into, for example, a plurality of blocks, and power is supplied only to blocks in which data is stored by power supply control means such as a CPU.
【０００９】このように構成することにより、記憶手段
に対し、少ない電力供給でデータの維持、及びデータの
アクセスを可能とし、バッテリ等の電源を長時間使用す
ることができる。With this configuration, it is possible to maintain and access data with a small power supply to the storage means, and to use a power source such as a battery for a long time.
【００１０】請求項２記載の発明は、前記請求項１記載
の発明の電源供給制御手段による電源供給の制御方法
が、例えば該当する記憶エリアをスタンバイモードに設
定するものである。According to a second aspect of the present invention, in the power supply control method by the power supply control means according to the first aspect of the present invention, for example, a corresponding storage area is set to a standby mode.
【００１１】すなわち、前記電源供給制御手段によりス
タンバイモードに設定されたブロックは、対応するエリ
アへのメモリの書き込み等の指示があった時、直ぐにア
クセスできる状態に設定される。このように設定するこ
とによっても、スタンバイモードで電力を節約し、電源
を有効使用することができる。That is, a block set to the standby mode by the power supply control means is set to a state where it can be immediately accessed when an instruction such as writing of a memory to a corresponding area is given. With this setting, power can be saved in the standby mode, and power can be used effectively.
【００１２】請求項３記載の発明は上記課題を解決する
ため、複数ブロックの記憶エリアより成る記憶手段と、
該記憶手段に記憶されたデータを圧縮するデータ圧縮手
段と、該データ圧縮手段による圧縮処理により、前記記
憶手段の空ブロックに対し電源供給を停止する電源供給
制御手段とを有することを特徴とする電源供給制御装置
を提供することで達成できる。According to a third aspect of the present invention, there is provided a storage unit comprising a storage area of a plurality of blocks.
Data compression means for compressing data stored in the storage means, and power supply control means for stopping power supply to empty blocks of the storage means by the compression processing by the data compression means. This can be achieved by providing a power supply control device.
【００１３】ここで、データ圧縮手段は例えばホフマン
法等の圧縮処理を施し、圧縮データを指定するブロック
に記憶し、例えばＣＰＵ等の電源供給制御手段により圧
縮データが記憶されたブロックのみに電源を供給する。Here, the data compression means performs compression processing such as the Huffman method and stores the data in a block designating the compressed data, and supplies power only to the block in which the compressed data is stored by a power supply control means such as a CPU. Supply.
【００１４】このように構成することによって、特に大
きな容量の記憶手段に対し、極めて少ない電力供給でデ
ータの維持、メモリのアクセスを可能とし、電池等の電
源を有効に使用することができる。With this configuration, it is possible to maintain data and access the memory with extremely small power supply to the storage means having a particularly large capacity, and it is possible to effectively use a power source such as a battery.
【００１５】請求項４記載の発明は、前記請求項３記載
の発明をより具体化するものであり、前記データ圧縮手
段によるデータの圧縮は、例えば電源の残量が所定値以
下になった時圧縮処理を行う構成である。A fourth aspect of the present invention embodies the third aspect of the present invention, wherein the data compression by the data compression means is performed, for example, when the remaining power becomes less than a predetermined value. This is a configuration for performing compression processing.
【００１６】このように構成することにより、電源の残
容量に応じたバッテリの使用時間の延長を行うことがで
きる。すなわち、データ圧縮を行う電源の残容量の設定
を適正に選ぶことにより、外出時間や携帯電子機器の使
用目的に応じてバッテリの使用時間を選択することがで
きる。With this configuration, it is possible to extend the use time of the battery according to the remaining capacity of the power supply. That is, by appropriately selecting the setting of the remaining capacity of the power supply that performs data compression, the use time of the battery can be selected according to the time of going out and the purpose of use of the portable electronic device.
【００１７】請求項５記載の発明は、前記請求項３又は
４記載の発明をより具体化するものであり、前記電源供
給制御手段による電源供給の制御方法は、例えば該当す
る記憶エリアをスタンバイモードに設定することであ
る。The invention according to claim 5 embodies the invention according to claim 3 or 4, wherein the power supply control method by the power supply control means includes, for example, setting a corresponding storage area to a standby mode. It is set to.
【００１８】すなわち、前記電源供給制御手段によりス
タンバイモードに設定されたブロックはスタンバイモー
ドに設定され、前述のように対応するエリアへのアクセ
ス要求があった時、ただちに対応でき、しかもこのよう
に設定することで電力を節約し、電源を有効使用するこ
とができる。That is, the block set to the standby mode by the power supply control means is set to the standby mode, and can immediately respond to the access request to the corresponding area as described above. By doing so, power can be saved and power can be used efficiently.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施形態例を図面
を用いて詳細に説明する。 ＜第１の実施形態例＞図１は第１の実施形態例を説明す
るメモリへの電源供給制御装置のシステムブロック図で
ある。尚、本例の電源供給制御装置は携帯電子機器とし
て、パーソナルコンピュータに内蔵するＲＡＭへの電源
供給の制御例を説明する。Embodiments of the present invention will be described below in detail with reference to the drawings. <First Embodiment> FIG. 1 is a system block diagram of an apparatus for controlling power supply to a memory for explaining a first embodiment. The power supply control device according to the present embodiment will be described as an example of controlling power supply to a RAM incorporated in a personal computer as a portable electronic device.
【００２０】同図において、ＣＰＵ１はパーソナルコン
ピュータの中央処理装置であり、システムＲＯＭ２に記
憶するシステムプログラムに従って制御を行う。また、
ＲＡＭブロック（以下単にＲＡＭと呼ぶ）３ａ〜３ｄは
ＣＰＵ１の処理制御中発生する各種データを記憶するメ
モリである。このＲＡＭ３ａ〜３ｄは、例えばスタティ
クＲＡＭ（ＳＲＡＭ）又はダイナミックＲＡＭ（ＤＲＡ
Ｍ）で構成され、スタティクＲＡＭの場合にはデータ保
持に電力を要し、またダイナミックＲＡＭではリフレシ
ュ時に電力を要する。したがって、いずれの構成であっ
てもデータの保持には電力を必要とする。このような構
成のＲＡＭ３ａ〜３ｄは、データバスＡを介してＣＰＵ
１と接続されている。In FIG. 1, a CPU 1 is a central processing unit of a personal computer, and controls according to a system program stored in a system ROM 2. Also,
RAM blocks (hereinafter simply referred to as RAMs) 3a to 3d are memories for storing various data generated during the processing control of the CPU 1. The RAMs 3a to 3d are, for example, static RAM (SRAM) or dynamic RAM (DRA).
M), a static RAM requires power to hold data, and a dynamic RAM requires power during refresh. Therefore, regardless of the configuration, power is required to hold data. The RAMs 3a to 3d having such a configuration are connected to the CPU via the data bus A.
1 is connected.
【００２１】また、上述のＲＡＭ３ａ〜３ｄは電源系統
が夫々分離して構成された４個のＲＡＭブロックであ
り、各ＲＡＭ３ａ〜３ｄは、集合的に構成される１個の
ＲＡＭ３に対してそれぞれ１ブロックを構成する。した
がって、集合的に構成されるＲＡＭ３は４ブロックのＲ
ＡＭ３ａ〜３ｄで構成されている。これらのＲＡＭ３ａ
〜３ｄの中で、ＲＡＭ３ａ〜３ｃの３ブロックは電源４
に直接接続され、電源４から電源供給線Ｂを介して電力
供給を受ける。The above-mentioned RAMs 3a to 3d are four RAM blocks each having a separate power supply system. Each of the RAMs 3a to 3d has one RAM for one RAM 3 which is collectively formed. Make up the block. Therefore, the collectively configured RAM 3 has four blocks of R
AM3a to 3d. These RAMs 3a
Of the RAMs 3a to 3c, the power supply 4
And is supplied with power from a power supply 4 via a power supply line B.
【００２２】一方、電源供給制御部５はＲＡＭ３ｄに電
源供給を行う回路であり、この電源供給制御部５は上述
のＲＡＭ３ｄに対してのみ電力供給を行う。尚、この電
源供給部５も電源４から電力の供給を受け、ＣＰＵ１か
ら出力される制御信号ａに従ってＲＡＭ３ｄへの電力供
給を行う。On the other hand, the power supply control unit 5 is a circuit for supplying power to the RAM 3d, and the power supply control unit 5 supplies power only to the RAM 3d. The power supply unit 5 also receives power supply from the power supply 4 and supplies power to the RAM 3d according to a control signal a output from the CPU 1.
【００２３】また、バッファ６はバスＡとＲＡＭ３ｄ間
に接続され、ＲＡＭ３ｄに書き込まれたデータを読み出
し、バスＡを介して例えばＲＡＭ３ｄのデータをＣＰＵ
１に出力する。また、ＣＰＵ１からバスＡを介して出力
されたデータをＲＡＭ３ｄに出力する。このバッファ６
の制御は、電源供給部５から出力するバッファイネーブ
ル信号に従って行う。The buffer 6 is connected between the bus A and the RAM 3d, reads data written in the RAM 3d, and transfers the data in the RAM 3d to the CPU 3 via the bus A, for example.
Output to 1. The data output from the CPU 1 via the bus A is output to the RAM 3d. This buffer 6
Is performed according to a buffer enable signal output from the power supply unit 5.
【００２４】尚、ＣＰＵ１及びシステムＲＯＭ２も電源
４から直接電力供給を受け、システムプログラムの読み
出し、制御処理等を行う。また、ＲＡＭ３ａ〜３ｄにデ
ータが書き込まれている時、特定のアドレス例えばＲＡ
Ｍ３ａの最後尾にＲＡＭを使用していることを示すフラ
グをセットする。このフラグは、例えば外部入力により
ＣＰＵ１が省電力制御を行う際、ＲＡＭ３ａ〜３ｄにデ
ータが書き込まれているか否か、このフラグを見て判断
する。Note that the CPU 1 and the system ROM 2 also receive power directly from the power supply 4 and perform reading of a system program, control processing, and the like. When data is written in the RAMs 3a to 3d, a specific address such as RA
At the end of M3a, a flag indicating that RAM is used is set. For example, when the CPU 1 performs power saving control by an external input, the CPU 1 determines whether data is written in the RAMs 3a to 3d by looking at the flag.
【００２５】以上の構成のメモリの制御装置において、
以下にその処理動作を説明する。先ず、本システムを使
用するパーソナルコンピュータの電源を投入すると、電
源４からＣＰＵ１、システムＲＯＭ２、ＲＡＭ３ａ〜３
ｃへ電力が供給され、それぞれの回路を駆動状態とす
る。また、電源供給部５にも電源４から電力が供給さ
れ、電源供給部５を駆動状態とする。尚、バッファ６は
初期時ディスイネーブル状態である。In the memory control device having the above configuration,
The processing operation will be described below. First, when a personal computer using the present system is powered on, the power supply 4 supplies a CPU 1, a system ROM 2, and RAMs 3a to 3a.
Power is supplied to c, and the respective circuits are driven. Also, power is supplied from the power supply 4 to the power supply unit 5, and the power supply unit 5 is driven. The buffer 6 is initially disabled.
【００２６】この状態において、ＣＰＵ１はシステムＲ
ＯＭ２に記憶するプログラムに従って制御を実行し、制
御中発生するデータを先ずＲＡＭ３ａに記憶する。ま
た、この時ＲＡＭ３ａのフラグエリアにフラグを設定
し、ＲＡＭ３ａにデータが記憶されていることを示す。In this state, the CPU 1
The control is executed according to the program stored in the OM2, and data generated during the control is first stored in the RAM 3a. At this time, a flag is set in the flag area of the RAM 3a to indicate that data is stored in the RAM 3a.
【００２７】次に、ＣＰＵ１は上述の処理動作を継続す
る間、新たにＲＡＭに記憶すべきデータが発生すると、
ＲＡＭ３ａのフラグエリアのＲＡＭ３ａにデータが記憶
されていることを示すフラグを確認する。そして、ＲＡ
Ｍ３ａの記憶エリアにデータを書き込めなければ、次の
データをＲＡＭ３ｂに書き込む。そして、ＲＡＭ３ａの
フラグエリアにＲＡＭ３ｂにデータが記憶されているこ
とを示すフラグを設定する。Next, while the above-mentioned processing operation is continued, the CPU 1 generates new data to be stored in the RAM.
A flag indicating that data is stored in the RAM 3a in the flag area of the RAM 3a is confirmed. And RA
If data cannot be written to the storage area of M3a, the next data is written to RAM 3b. Then, a flag indicating that data is stored in the RAM 3b is set in the flag area of the RAM 3a.
【００２８】さらに、ＣＰＵ１が処理動作を継続する
間、ＲＡＭに記憶すべき新たなデータが更に発生する
と、ＲＡＭ３ａのフラグエリアを確認し、ＲＡＭ３ａ，
ＲＡＭ３ｂの両エリアにデータが記憶されていることを
示すフラグが設定されているので、このデータをＲＡＭ
３ｃに書き込み、ＲＡＭ３ａのフラグエリアにＲＡＭ３
ｃにデータが記憶されていることを示すフラグをセット
する。Further, when new data to be stored in the RAM is generated while the CPU 1 continues the processing operation, the flag area of the RAM 3a is checked, and the RAM 3a,
A flag indicating that data is stored in both areas of the RAM 3b is set.
3c, and the RAM3a is stored in the flag area of the RAM3a.
A flag indicating that data is stored is set in c.
【００２９】一方、上述の処理の間、ＲＡＭ３ｄには電
源供給部５から電力供給を行わない。したがって、この
間データの記憶処理に寄与しないＲＡＭ３ｄへの電力供
給を行わず、電力の浪費を避けることができる。On the other hand, power is not supplied from the power supply unit 5 to the RAM 3d during the above processing. Therefore, power is not supplied to the RAM 3d that does not contribute to the data storage processing during this time, and power can be wasted.
【００３０】一方、ＲＡＭ３ａ〜３ｃにデータが記憶さ
れた後、更にＣＰＵ１の制御処理に従ってデータの書き
込み処理が必要になると、以下のように制御を行う。す
なわち、ＣＰＵ１はＲＡＭ３ａのフラグエリアを確認
し、ＲＡＭ３ａ〜ＲＡＭ３ｃの全てにデータが記憶され
ていることを示すフラグが設定されていると判断する
と、ＣＰＵ１は制御信号ａを電源供給部５に出力する。
電源供給部５は上述の制御信号がＣＰＵ１から入力する
と、バッファイネーブル信号をバッファ６に出力し、Ｃ
ＰＵ１からバスＡを介してＲＡＭ３ｄとのデータの授受
を可能とする。On the other hand, after the data is stored in the RAMs 3a to 3c, when the data writing process is required in accordance with the control process of the CPU 1, the following control is performed. That is, the CPU 1 checks the flag area of the RAM 3 a, and when determining that the flag indicating that data is stored in all of the RAMs 3 a to 3 c is set, the CPU 1 outputs the control signal a to the power supply unit 5. .
When the control signal is input from the CPU 1, the power supply unit 5 outputs a buffer enable signal to the buffer 6,
Data can be exchanged with the RAM 3d from the PU1 via the bus A.
【００３１】また、電源供給部５は上述の処理と同時
に、電源をＲＡＭ３ｄに供給する。したがって、この処
理によりＲＡＭ３ｄは以後データの記憶処理が可能とな
り、上述のようにバッファ６に保持したデータをＲＡＭ
３ｄに出力し、対応するアドレスエリアに書き込む。
尚、ＲＡＭ３ｄにデータを書き込むエリアは、ＣＰＵ１
から出力される不図示のアドレスデータに基づく。ま
た、ＲＡＭ３ａのフラグエリアに、ＲＡＭ３ｄにデータ
が記憶されていることを示すフラグをセットする。The power supply unit 5 supplies power to the RAM 3d simultaneously with the above processing. Therefore, this process allows the RAM 3d to store the data thereafter, and stores the data held in the buffer 6 as described above.
3d and write to the corresponding address area.
The area for writing data to the RAM 3d is the CPU 1
Based on the address data (not shown) output from. In addition, a flag indicating that data is stored in the RAM 3d is set in a flag area of the RAM 3a.
【００３２】したがって、以上のように制御すること
で、ＲＡＭ３ｄにデータを記憶する必要が生じるまで電
源供給部５からＲＡＭ３ｄに電力を供給しないので電力
の浪費を防止できる。また、上述の処理によりＲＡＭ３
ｄにデータが記憶されるとＲＡＭ３ａ〜３ｄの全てにデ
ータが記憶されたことになる。Therefore, by controlling as described above, since power is not supplied from the power supply unit 5 to the RAM 3d until it becomes necessary to store data in the RAM 3d, waste of power can be prevented. In addition, the RAM 3
When the data is stored in d, the data is stored in all of the RAMs 3a to 3d.
【００３３】次に、ＣＰＵ１に対し外部入力により、省
電力制御の指示があるとＣＰＵ１は以後以下のように制
御する。先ず、ＣＰＵ１はＲＡＭ３ａのフラグエリアを
確認し、ＲＡＭ３ｄを使用しているか否か判断する。こ
こで、ＲＡＭ３ｄを使用していると判断すれば、ＣＰＵ
１はＲＡＭ３ｃと３ｄに記憶されたデータの圧縮処理を
行う。すなわち、ＲＡＭ３ｃと３ｄからデータを読み出
し、ホフマン等の既存のデータ圧縮方法を使用し、例え
ば元のデータの半分のデータ量に圧縮する。そして、こ
の圧縮データをＲＡＭ３ｃに書き込む。この時、ＲＡＭ
３ａのフラグエリアにＲＡＭ３ｄにデータが記憶されて
いることを示すフラグをリセットする。そして、最後に
電源供給部５はＲＡＭ３ｄへの電力供給を停止する。Next, when an instruction for power saving control is given to the CPU 1 by an external input, the CPU 1 performs the following control. First, the CPU 1 checks the flag area of the RAM 3a and determines whether or not the RAM 3d is being used. Here, if it is determined that the RAM 3d is used, the CPU
1 performs a compression process on the data stored in the RAMs 3c and 3d. That is, data is read from the RAMs 3c and 3d, and is compressed to, for example, half the original data amount using an existing data compression method such as Huffman. Then, the compressed data is written to the RAM 3c. At this time, RAM
The flag indicating that data is stored in the RAM 3d is reset in the flag area 3a. Then, finally, the power supply unit 5 stops the power supply to the RAM 3d.
【００３４】したがって、このように制御することで、
ＲＡＭ３ｄに記憶されていたデータは圧縮され、ＲＡＭ
３ｃのデータと共にＲＡＭ３ｃに圧縮データとして記憶
され、ＲＡＭ３ｄへの電力供給を停止できるので電源を
有効利用できる。 ＜第２の実施形態例＞次に、本発明の第２の実施形態例
を説明する。Therefore, by controlling in this way,
The data stored in the RAM 3d is compressed and stored in the RAM 3d.
Since the data is stored as compressed data in the RAM 3c together with the data of the RAM 3c and the power supply to the RAM 3d can be stopped, the power supply can be used effectively. <Second Embodiment> Next, a second embodiment of the present invention will be described.
【００３５】図２は第２の実施形態例を説明する電源供
給制御装置のシステムブロック図である。尚、本例の制
御装置において、図１と同一回路については同一番号を
付して説明する。前述の実施形態例と同様、本例におい
ても、ＣＰＵ１はパーソナルコンピュータの中央処理装
置であり、システムＲＯＭ２に記憶するシステムプログ
ラムに従って制御を行う。また、ＲＡＭ３ａ〜３ｄも、
ＣＰＵ１の制御処理中発生する各種データを記憶し、そ
れぞれ１ブロックを構成する。また、それぞれのＲＡＭ
３ａ〜３ｃ、及びシステムＲＯＭ２、ＣＰＵ１には電源
４から電源供給線Ｂを通して電力が直接供給される。FIG. 2 is a system block diagram of a power supply control device for explaining a second embodiment. In the control device of this example, the same circuits as those in FIG. As in the above-described embodiment, also in this embodiment, the CPU 1 is a central processing unit of a personal computer, and controls according to a system program stored in a system ROM 2. Also, the RAMs 3a to 3d
Various types of data generated during the control processing of the CPU 1 are stored, and each block constitutes one block. Also, each RAM
Power is directly supplied from the power supply 4 to the 3a to 3c, the system ROM 2, and the CPU 1 through the power supply line B.
【００３６】ここで、本例の電源供給制御装置が前述の
第１実施形態例と異なる構成は、ＣＰＵ１と電源４との
間に電源容量監視装置７が接続されていることである。
この電源容量監視装置７は電源４に残る電力容量を監視
するものであり、電源４の電力容量が所定値以下になっ
た時、ＣＰＵ１に対して制御信号ｃを出力する。Here, the power supply control device of this embodiment differs from the first embodiment in that a power supply capacity monitoring device 7 is connected between the CPU 1 and the power supply 4.
The power supply capacity monitoring device 7 monitors the power capacity remaining in the power supply 4, and outputs a control signal c to the CPU 1 when the power capacity of the power supply 4 falls below a predetermined value.
【００３７】以下、本例の電源供給制御装置の処理動作
を説明する。先ず、前述の実施形態例と同様、本システ
ムに使用するパーソナルコンピュータの電源を投入する
と、電源４からＣＰＵ１、システムＲＯＭ２、ＲＡＭ３
ａ〜３ｃに電力が供給され、それぞれ駆動状態とする。
また、電源供給部５にも電源４から電力が供給され、電
源供給部５を駆動可能状態とする。Hereinafter, the processing operation of the power supply control device of this embodiment will be described. First, as in the above-described embodiment, when the power of the personal computer used in the present system is turned on, the CPU 1, the system ROM 2, the RAM 3
Power is supplied to a to 3c, and each of them is driven.
Also, power is supplied from the power supply 4 to the power supply unit 5 and the power supply unit 5 is set in a drivable state.
【００３８】この状態において、ＣＰＵ１はシステムＲ
ＯＭ２に記憶するプログラムに従って制御処理を実行
し、制御中発生するデータを先ずＲＡＭ３ａに記憶し、
以下順次３ｂ、３ｃ、３ｄにデータを記憶する。In this state, the CPU 1 sets the system R
A control process is executed according to a program stored in the OM2, and data generated during the control is first stored in the RAM 3a.
Hereinafter, data is sequentially stored in 3b, 3c, and 3d.
【００３９】この間、電源容量監視装置７は電源４の電
力容量を監視しており、電源４の電力容量が所定値以下
になると、制御信号ｃをＣＰＵ１に出力する。電源容量
監視装置７から制御信号ｃが入力すると、ＣＰＵ１はＲ
ＡＭ３ａのフラグエリアを確認し、ＲＡＭ３ｄを使用し
ているか否か判断する。ここで、ＲＡＭ３ｄを使用して
いると判断すれば、前述の実施形態例と同様、ＣＰＵ１
はＲＡＭ３ｃと３ｄに記憶されたデータの圧縮処理を行
う。すなわち、ＲＡＭ３ｃと３ｄからデータを読み出
し、ホフマン等の既存のデータ圧縮方法を使用し、例え
ば元のデータの半分のデータ量に圧縮する。そして、こ
の圧縮データをＲＡＭ３ｃに書き込み、ＲＡＭ３ａのフ
ラグエリアにＲＡＭ３ｄにデータが記憶されていないこ
とを示すフラグを設定する。そして、最後に電源供給部
５はＲＡＭ３ｄへの電力供給を停止する。During this time, the power supply capacity monitoring device 7 monitors the power capacity of the power supply 4 and outputs a control signal c to the CPU 1 when the power capacity of the power supply 4 falls below a predetermined value. When the control signal c is input from the power supply capacity monitoring device 7, the CPU 1
The flag area of the AM 3a is checked, and it is determined whether or not the RAM 3d is used. Here, if it is determined that the RAM 3d is used, as in the above-described embodiment, the CPU 1
Performs a compression process on the data stored in the RAMs 3c and 3d. That is, data is read from the RAMs 3c and 3d, and is compressed to, for example, half the original data amount using an existing data compression method such as Huffman. Then, the compressed data is written into the RAM 3c, and a flag indicating that no data is stored in the RAM 3d is set in a flag area of the RAM 3a. Then, finally, the power supply unit 5 stops the power supply to the RAM 3d.
【００４０】すなわち、このように制御することによっ
て、ＲＡＭ３ｄに記憶されていたデータは圧縮され、Ｒ
ＡＭ３ｃに記憶され、ＲＡＭ３ｄへの電力供給を以後不
要にできる。したがって、本実施形態例のように、電源
容量監視装置７によって電源４の電力容量を常に監視
し、電源４の電源容量が一定値以下になった時ＣＰＵ１
の制御によってＲＡＭ３ｄのデータを圧縮処理してＲＡ
Ｍ３ｃに記憶する。したがって、以後ＲＡＭ３ｄへの電
源供給を停止できる。That is, by performing such control, the data stored in the RAM 3d is compressed,
The power stored in the AM 3c and the power supply to the RAM 3d can be made unnecessary thereafter. Therefore, as in the present embodiment, the power capacity of the power supply 4 is constantly monitored by the power capacity monitoring device 7, and when the power capacity of the power supply 4 falls below a certain value, the CPU 1
Compresses the data in the RAM 3d under the control of
Store it in M3c. Therefore, the power supply to the RAM 3d can be stopped thereafter.
【００４１】尚、上述の２つの実施形態例の説明では、
ＲＡＭ３ｄへの電源供給のみ停止できる構成としたが、
電源供給部５を他のＲＡＭ３ｃ等にも接続し、それぞれ
電源供給の停止制御を行える構成としてもよい。In the above description of the two embodiments,
Although only the power supply to the RAM 3d can be stopped,
The power supply unit 5 may be connected to another RAM 3c or the like so that the power supply can be controlled to stop.
【００４２】また、上述の２つの実施形態例の説明で
は、外部から省電力指令が入力した時、又は電源容量監
視装置７が電源４の所定値以下の電力量を検出した時、
ＲＡＭ３ｄに対する電源供給を停止したが、ＲＡＭ３ｄ
を直ちにアクセスできるスタンバイモードに設定しても
よい。In the description of the above two embodiments, when a power saving command is input from the outside or when the power supply capacity monitoring device 7 detects a power amount equal to or less than a predetermined value of the power supply 4,
The power supply to the RAM 3d is stopped,
May be set to a standby mode that allows immediate access.
【００４３】さらに、上述の実施形態例の説明では、デ
ータ圧縮処理によりＲＡＭ３ｄのデータを半分に圧縮し
たが、それ以上又はそれ以下に圧縮する構成としてもよ
い。Further, in the above description of the embodiment, the data in the RAM 3d is compressed to half by the data compression processing, but it may be configured to compress more or less.
【００４４】[0044]
【発明の効果】以上説明したように本発明によれば、電
源の有効利用を行えるので装置の消費電力を押さえるこ
とができ、バッテリを使用するノートパソコン等の携帯
型端末装置をバッテリの充電なしに長時間使用すること
ができる。As described above, according to the present invention, the power supply can be used effectively so that the power consumption of the device can be suppressed and the portable terminal device such as a notebook personal computer using a battery can be used without charging the battery. Can be used for a long time.
【００４５】また、電源容量監視装置を使用することに
より、バッテリの残容量によってＲＡＭへの電源供給の
停止/非停止の制御を行うことができ、バッテリの残容
量に応じて、パフォーマンスと使用時間の延長を選択す
ることができる。Further, by using the power supply capacity monitoring device, the stop / non-stop of the power supply to the RAM can be controlled by the remaining capacity of the battery, and the performance and the use time can be controlled according to the remaining capacity of the battery. You can choose to extend.
【図１】第１の実施形態例を説明する制御装置のシステ
ムブロック図である。FIG. 1 is a system block diagram of a control device for explaining a first embodiment.
【図２】第２の実施形態例を説明する制御装置のシステ
ムブロック図である。FIG. 2 is a system block diagram of a control device for explaining a second embodiment.
１ ＣＰＵ ２ ＲＯＭ ３ａ〜３ｄ ＲＡＭ ４ 電源 ５ 電源供給部 ６ バッファ ７ 電源容量監視装置 DESCRIPTION OF SYMBOLS 1 CPU 2 ROM 3a-3d RAM 4 Power supply 5 Power supply part 6 Buffer 7 Power supply capacity monitoring device
Claims (5)
手段と、 該記憶手段の各ブロックに対する電源の供給/非供給を
制御する電源供給制御手段とを有し、 該電源供給制御手段は、前記記憶手段の中でデータを記
憶していないブロックに対する電源供給を停止すること
を特徴とするメモリへの電源供給制御装置。1. A storage means comprising a storage area of a plurality of blocks, and a power supply control means for controlling supply / non-supply of power to each block of the storage means, wherein the power supply control means comprises: A power supply control device for a memory, wherein power supply to a block in which data is not stored is stopped.
御方法は、該当する記憶エリアをスタンバイモードに設
定することを特徴とする請求項１記載のメモリへの電源
供給制御装置。2. A power supply control device for a memory according to claim 1, wherein said power supply control method by said power supply control means sets a corresponding storage area to a standby mode.
段と、 該記憶手段に記憶されたデータを圧縮するデータ圧縮手
段と、 該データ圧縮手段による圧縮処理により、前記記憶手段
の空ブロックに対し電源供給を停止する電源供給制御手
段と、 を有することを特徴とするメモリへの電源供給制御装
置。3. A storage means comprising a storage area of a plurality of blocks, a data compression means for compressing data stored in the storage means, and a power supply to an empty block of the storage means by a compression process by the data compression means. A power supply control device for a memory, comprising: power supply control means for stopping supply.
は、電源の残容量が所定値以下になった時圧縮処理を行
うことを特徴とする請求項３記載のメモリへの電源供給
制御装置。4. The power supply control device for a memory according to claim 3, wherein the data compression by said data compression means is performed when the remaining capacity of the power supply becomes a predetermined value or less.
御方法は、該当する記憶エリアをスタンバイモードに設
定することである請求項３、又は４記載のメモリへの電
源供給制御装置。5. The power supply control device for a memory according to claim 3, wherein the power supply control method by the power supply control means is to set a corresponding storage area to a standby mode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271203A JPH10116138A (en) | 1996-10-14 | 1996-10-14 | Controller for supplying power to memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271203A JPH10116138A (en) | 1996-10-14 | 1996-10-14 | Controller for supplying power to memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116138A true JPH10116138A (en) | 1998-05-06 |
Family
ID=17496791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271203A Withdrawn JPH10116138A (en) | 1996-10-14 | 1996-10-14 | Controller for supplying power to memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10116138A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2439428A (en) * | 2006-06-08 | 2007-12-27 | Intel Corp | Increasing the battery life of a mobile computing system in reduced power state through memory compression |
| JP2015135721A (en) * | 2015-03-16 | 2015-07-27 | ルネサスエレクトロニクス株式会社 | semiconductor device |
| JP2017174490A (en) * | 2017-04-06 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US9928900B2 (en) | 2001-10-23 | 2018-03-27 | Renesas Electronics Corporation | Low power semiconductor memory device |
| JP2018156657A (en) * | 2018-03-29 | 2018-10-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| WO2019045931A1 (en) * | 2017-08-30 | 2019-03-07 | Micron Technology, Inc. | Random access memory power savings |
-
1996
- 1996-10-14 JP JP8271203A patent/JPH10116138A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9928900B2 (en) | 2001-10-23 | 2018-03-27 | Renesas Electronics Corporation | Low power semiconductor memory device |
| US10229732B2 (en) | 2001-10-23 | 2019-03-12 | Renesas Electronics Corporation | Semiconductor device |
| US10573376B2 (en) | 2001-10-23 | 2020-02-25 | Renesas Electronics Corporation | Lower-power semiconductor memory device |
| GB2439428A (en) * | 2006-06-08 | 2007-12-27 | Intel Corp | Increasing the battery life of a mobile computing system in reduced power state through memory compression |
| GB2439428B (en) * | 2006-06-08 | 2010-10-06 | Intel Corp | Reducing power consumption in a reduced power state through memory compression |
| JP2015135721A (en) * | 2015-03-16 | 2015-07-27 | ルネサスエレクトロニクス株式会社 | semiconductor device |
| JP2017174490A (en) * | 2017-04-06 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| WO2019045931A1 (en) * | 2017-08-30 | 2019-03-07 | Micron Technology, Inc. | Random access memory power savings |
| JP2018156657A (en) * | 2018-03-29 | 2018-10-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6647472B2 (en) | Fast suspend to disk | |
| US6260151B1 (en) | Computer system capable of controlling the power supplied to specific modules | |
| US5928365A (en) | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states | |
| KR100589564B1 (en) | System signalling schemes for processor & memory module | |
| JP2003122648A (en) | Semiconductor memory | |
| JP2003150281A (en) | Electrical appliance, computer device and power supply method | |
| JPH09212416A (en) | Computer system and its power managing method | |
| US20030046503A1 (en) | Methods for saving data on the basis of the remaining capacity of a battery in a suspend mode and resuming operations using the saved data | |
| TW583535B (en) | Electronic device and method for controlling an operation of the electronic device | |
| TW201011524A (en) | Method and controller for power management | |
| WO2005069148A2 (en) | Memory management method and related system | |
| US6851012B2 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| JPH0944418A (en) | Information-processing system and its control method | |
| JPH10116138A (en) | Controller for supplying power to memory | |
| JPH10187302A (en) | Data storage system and method for saving power applied to the same system | |
| JPH11282587A (en) | Memory backup device | |
| JP2009258925A (en) | Computer system and memory management method of computer system | |
| JPH11259162A (en) | Suspending/resuming method | |
| JPH07160574A (en) | Information processor | |
| JPH0844622A (en) | Information processor | |
| JP2001125659A (en) | Information processor | |
| JPH0934805A (en) | Semiconductor disk device | |
| JP4123345B2 (en) | Microcomputer with built-in nonvolatile memory | |
| JP2002229688A (en) | Battery driven information terminal device and data backup method | |
| JPH08335193A (en) | Information processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |