JPH1011471A - Analog characteristic data generating method - Google Patents

Analog characteristic data generating method

Info

Publication number
JPH1011471A
JPH1011471A JP8158595A JP15859596A JPH1011471A JP H1011471 A JPH1011471 A JP H1011471A JP 8158595 A JP8158595 A JP 8158595A JP 15859596 A JP15859596 A JP 15859596A JP H1011471 A JPH1011471 A JP H1011471A
Authority
JP
Japan
Prior art keywords
data
characteristic data
analog characteristic
analog
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8158595A
Other languages
Japanese (ja)
Inventor
Yoshihisa Hayakawa
佳寿 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8158595A priority Critical patent/JPH1011471A/en
Publication of JPH1011471A publication Critical patent/JPH1011471A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To generate analog characteristic data used for circuit evaluation in a short time. SOLUTION: Command data 2 are generated which include device information on a maker name, an article number, etc., specifying a device to be analyzed, analytic conditions such as temperature and a source voltage, the electronic constant of the device, and information on an internal buffer. An analog characteristic data generating program 1 reads the command data 2 out and generates input data 3 for a circuit simulator. The input data 3 are supplied to the simulator 4, which performs circuit simulation automatically and repeatedly under the analytic condition instructed with the input data 3 by using a transistor model 5 based upon the input data 3. A circuit simulator result 6 is passed to the analog characteristic data generating program 1 to generate analog characteristic data 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント基板等の
レイアウトシミュレーションを行う際に使用するIC
(集積回路)及びLSI(大規模集積回路)等のデバイ
スのアナログ特性データ作成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC used for performing layout simulation of a printed circuit board or the like.
The present invention relates to a method for creating analog characteristic data of devices such as (integrated circuits) and LSIs (large-scale integrated circuits).

【0002】[0002]

【従来の技術】プリント基板におけるレイアウトシミュ
レーションを行う際には、通常、解析対象になるデバイ
スのアナログ動作モデル(ビヘイビアモデル)を使用し
て解析を行う。この動作モデルを作成するためには、デ
バイスの入力用、出力用、及び入出力用バッファにおけ
るアナログ特性データが必要である。アナログ特性デー
タは、デバイスの各バッファにおける各アナログ特性を
データフォーマット化したものであり、該アナログ特性
データには、製造メーカ名、やIC名と共に、パッケー
ジの電気的定数、ピン配列、立上り時間などの応答速度
情報、及び該各バッファにおける電圧−電流特性(V−
I特性)等が記述される。このアナログ特性データに基
づいて、動作モデルを作成し、プリント基板におけるレ
イアウトシミュレーションを行う。従来、このアナログ
特性データを作成する方法には、実際のデバイスを測定
することで作成する方法と、スパイス(SPICE)等
のソフトウエアで構成された回路シミュレータで、各バ
ッファに対応するトランジスタモデルを使用してシミュ
レーションすることで、種々の解析条件におけるアナロ
グ特性データを作成する方法があった。
2. Description of the Related Art When performing a layout simulation on a printed circuit board, an analysis is usually performed using an analog operation model (behavior model) of a device to be analyzed. In order to create this operation model, analog characteristic data in input, output, and input / output buffers of the device is required. The analog characteristic data is a data format of each analog characteristic in each buffer of the device. The analog characteristic data includes a manufacturer's name, an IC name, an electrical constant of a package, a pin arrangement, a rise time, and the like. Response speed information and the voltage-current characteristics (V-
I characteristic) is described. An operation model is created based on the analog characteristic data, and a layout simulation on a printed circuit board is performed. Conventionally, the method of creating the analog characteristic data includes a method of creating by measuring an actual device, and a method of creating a transistor model corresponding to each buffer by using a circuit simulator configured by software such as SPICE. There has been a method of creating analog characteristic data under various analysis conditions by using and simulating.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
アナログ特性データ作成方法では、次のような課題があ
った。各バッファに対応するトランジスタモデルを元
に、回路シミュレータでアナログ特性データを作成する
方法によれば、例えば解析条件毎に、回路シミュレータ
用入力データを作成しなくはならなかった。また、この
作業は回路シミュレータに関する知識を有する人間が行
う必要があり、だれでもできる訳ではない。よって、ア
ナログ特性データが作成されるまでに、多くの時間が必
要とされていた。一方、実際のデバイスを測定してアナ
ログ特性データを作成する方法では、当然、測定装置が
必要である。そのうえ、測定誤差や製造ばらつき等が考
えられ、アナログ特性データを精度をよく推定すること
が困難であり、適切なアナログ特性データを得るために
は、測定の回数を多くする等の対策が必要であった。
However, the conventional analog characteristic data creating method has the following problems. According to a method of creating analog characteristic data by a circuit simulator based on a transistor model corresponding to each buffer, it is necessary to create input data for a circuit simulator for each analysis condition, for example. Also, this operation must be performed by a person who has knowledge of the circuit simulator, and cannot be performed by anyone. Therefore, a lot of time is required until analog characteristic data is created. On the other hand, in a method of creating an analog characteristic data by measuring an actual device, a measuring device is naturally required. In addition, it is difficult to estimate analog characteristic data with high accuracy due to measurement errors, manufacturing variations, and the like.To obtain appropriate analog characteristic data, it is necessary to take measures such as increasing the number of measurements. there were.

【0004】[0004]

【課題を解決するための手段】本発明は、前記課題を解
決するために、アナログ特性データ作成方法において、
次のような方法を講じている。即ち、解析対象デバイス
を特定するデバイス情報と、このデバイスにおけるアナ
ログ特性の解析条件と、デバイスの電気定数と、デバイ
スの複数の端子に接続されたバッファの情報とを含むコ
マンドデータを作成しておき、そのコマンドデータに基
づき、デバイスの各端子における解析条件毎の電圧対電
流特性または応答速度特性を含む電圧対電流特性を求め
る回路シミュレーションを連続して繰り返し実行し、デ
バイス全体のアナログ特性データを作成するようにして
いる。本発明によれば、以上のようにアナログ特性デー
タ作成方法を構成しているので、予め、解析対象デバイ
スを特定する例えばメーカー名や品番等のデバイス情報
と、温度や電源電圧等の解析条件と、デバイスのインダ
クタンスやキャパシタンスや抵抗率等の電気的定数と、
デバイスの複数の端子に接続されたバッファの情報とを
含むコマンドデータが作成される。アナログ特性データ
を作成するためには、解析条件毎に回路シミュレーショ
ンを行うが、この各回路シミュレーションに必要なデー
タは、すべてコマンドデータから読出されたデータが用
いられ、連続的に回路シミュレーションが行われる。各
回路シミュレーション結果から解析対象デバイスのアナ
ログ特性データが求められる。従って、前記課題を解決
できるのである。
According to the present invention, there is provided a method for creating analog characteristic data, comprising the steps of:
The following measures are taken. That is, command data including device information for specifying a device to be analyzed, analysis conditions for analog characteristics of the device, electrical constants of the device, and information on buffers connected to a plurality of terminals of the device is created in advance. Based on the command data, continuously and repeatedly execute a circuit simulation to obtain voltage-current characteristics including voltage-current characteristics or response speed characteristics for each analysis condition at each terminal of the device, and create analog characteristic data of the entire device I am trying to do it. According to the present invention, since the analog characteristic data creating method is configured as described above, in advance, for example, device information such as a manufacturer name and a product number for specifying a device to be analyzed, and analysis conditions such as a temperature and a power supply voltage. , Electrical constants such as device inductance, capacitance and resistivity,
Command data including information on buffers connected to a plurality of terminals of the device is created. In order to create analog characteristic data, a circuit simulation is performed for each analysis condition. As data necessary for each circuit simulation, data read from command data is used, and the circuit simulation is continuously performed. . From each circuit simulation result, analog characteristic data of the device to be analyzed is obtained. Therefore, the above problem can be solved.

【0005】[0005]

【発明の実施の形態】図1は、本発明の実施形態のアナ
ログ特性データ作成方法の概要を示す機能ブロック図で
ある。このアナログ特性データ作成方法は、アナログ特
性データ作成用プログラム1を中心にして行なわれる。
アナログ特性データ作成用プログラム1は、予め作成さ
れたコマンドデータ2を読出し、回路シミュレータ用入
力データ3を作成する。この回路シミュレータ用入力デ
ータ3が、スパイス等のソフトウエアで構成された回路
シミュレータ4に与えられる。回路シミュレータ4は、
回路シミュレータ用入力データ3に基くトランジスタモ
デル5を用いて、回路シミュレータ用入力データ3で指
示された解析条件の回路シミュレーションを自動的に繰
り返し行なう。回路シミュレーション結果6が、アナロ
グ特性データ作成プログラム1に渡され、該アナログ特
性データ作成プログラム1が、解析対象デバイスのアナ
ログ特性データ7を作成する。次に、アナログ特性デー
タ作成用プログラム1を用いて、アナログ特性データを
作成する手順を説明する。
FIG. 1 is a functional block diagram showing an outline of a method for creating analog characteristic data according to an embodiment of the present invention. This analog characteristic data creating method is performed mainly on the analog characteristic data creating program 1.
The analog characteristic data creating program 1 reads command data 2 created in advance and creates input data 3 for a circuit simulator. The circuit simulator input data 3 is provided to a circuit simulator 4 composed of software such as spices. The circuit simulator 4
Using the transistor model 5 based on the circuit simulator input data 3, the circuit simulation under the analysis conditions specified by the circuit simulator input data 3 is automatically repeated. The circuit simulation result 6 is passed to the analog characteristic data creation program 1, and the analog characteristic data creation program 1 creates analog characteristic data 7 of the device to be analyzed. Next, a procedure for creating analog characteristic data using the analog characteristic data creating program 1 will be described.

【0006】まず、コマンドデータ2を作成する。コマ
ンドデータ1には、解析対象デバイスを特定するための
デバイス情報と、解析条件と、該デバイスの電気的定数
と、デバイスの複数の端子に接続されたデバイス内部の
バッファの情報等が記載される。コマンドデータ2に記
載されるデバイス情報としては、デバイスの品名、メー
カー名等の解析対象デバイスを特定するための情報があ
る。解析条件には、デバイスの使用環境を考慮した温度
や電源電圧等があり、それらの最大値と最小値と平均値
等が選択されて記載される。デバイスの電気的定数は、
デバイスの定義に相当するものであり、デバイスの要部
であるチップのパッドから端子であるピンまでの抵抗成
分(R)、容量成分(C)及び誘導成分(L)で記載し
たり、或いはデバイスの複数のピンにおける各抵抗成分
(R)、容量成分(C)及び誘導成分(L)を、ピン配
列に対応させて記載する。バッファの情報としては、各
ピン毎にそれぞれ対応するトランジスタモデルと、バッ
ファの種類と、その他に必要なバッファ情報とを記載す
る。バッファの種類としては、該バッファが入力用か、
出力用か或いは入出力用かの情報と、そのバッファの極
性情報、つまり極性反転をするタイプのインバータであ
るか否かの情報とがある。その他に必要なバッファ情報
てして、例えば入力用バッファであれば、論理レベルの
“H”に対応するクランプ電圧レベルや、“L”に対応
するクランプ電圧レベルが記載される。出力用バッファ
であれは、応答速度情報の立上り時間等が記載される。
First, command data 2 is created. The command data 1 describes device information for specifying a device to be analyzed, analysis conditions, electrical constants of the device, information of a buffer inside the device connected to a plurality of terminals of the device, and the like. . The device information described in the command data 2 includes information for specifying a device to be analyzed such as a product name and a manufacturer name of the device. The analysis conditions include a temperature, a power supply voltage, and the like in consideration of a use environment of the device, and a maximum value, a minimum value, an average value, and the like are selected and described. The electrical constant of the device is
It corresponds to the definition of a device, and is described by a resistance component (R), a capacitance component (C), and an induction component (L) from a pad of a chip which is a main part of the device to a pin which is a terminal, or The resistance component (R), the capacitance component (C), and the induction component (L) in the plurality of pins are described in correspondence with the pin arrangement. As buffer information, a transistor model corresponding to each pin, a buffer type, and other necessary buffer information are described. As for the type of buffer, whether the buffer is for input,
There is information for output or input / output, and polarity information of the buffer, that is, information on whether or not the inverter is a type of polarity inversion. As other necessary buffer information, for example, in the case of an input buffer, a clamp voltage level corresponding to a logical level “H” and a clamp voltage level corresponding to “L” are described. In the case of an output buffer, the rise time of response speed information and the like are described.

【0007】図2は、図1中のアナログ特性データ作成
プログラムのフローチャートであり、この図2を参照し
つつ、アナログ特性データ作成プログラムでの処理を説
明する。ステップS1のコマンドデータ読み込み処理に
おいて、作成されたコマンドデータ2を読み込む。ステ
ップS2では、全バッファ(すべてのピン)について、
次に説明するステップS3の処理が終了したかどうかを
判定する。最初の段階では、全バッファに対する処理は
終わっていない(NO)ので、処理がステップS3に進
む。ステップS3はシミュレーション用入力データ作成
処理であり、コマンドデータ2の解析条件に基き、シミ
ュレーション用入力データ3を作成する。即ち、シミュ
レーション用入力データ作成処理S3では、処理してい
るバッファが入力用バッファの場合、クランプダイオー
ドの電圧対電流特性(以下、V−I特性という)をシミ
ュレーションするための回路データを作成する。出力用
バッファの場合には、“H”,“L”出力時のV−I特
性及び出力信号の立上り時間をシミュレーションするた
めの回路データを作成する。入出力用バッファの場合に
は、それらのすべての特性をシミュレーションするため
の回路データ作成する。シミュレーション用入力データ
作成処理S3は、ステップS2の処理で全バッファ(す
べてのピン)についてステップS3の処理が終了した
(YES)と判定するまで繰り返えされる。
FIG. 2 is a flowchart of the analog characteristic data creation program in FIG. 1. The processing in the analog characteristic data creation program will be described with reference to FIG. In the command data reading process in step S1, the created command data 2 is read. In step S2, for all buffers (all pins)
It is determined whether the process of step S3 described below has been completed. At the first stage, the processing for all buffers has not been completed (NO), so the processing proceeds to step S3. Step S3 is a simulation input data creation process in which the simulation input data 3 is created based on the analysis conditions of the command data 2. That is, in the simulation input data creation processing S3, when the buffer being processed is an input buffer, circuit data for simulating a voltage-current characteristic (hereinafter, referred to as VI characteristic) of the clamp diode is created. In the case of an output buffer, circuit data for simulating the VI characteristics at the time of outputting "H" and "L" and the rise time of the output signal is created. In the case of an input / output buffer, circuit data for simulating all these characteristics is created. The simulation input data creation processing S3 is repeated until it is determined in step S2 that the processing of step S3 has been completed for all buffers (all pins) (YES).

【0008】すべてのバッファに対するシミュレーショ
ン用入力データ3の作成が終了すると、アナログ特性デ
ータ作成プログラム1は、ステップS4の回路シミュレ
ータ起動処理を行う。ステップS4の回路シミュレーシ
ョン起動処理では、アナログ特性データ作成プログラム
1は、コマンドデータ2で指定されたトランジスタモデ
ルとシミュレーション用入力データ作成処理S3で求め
た回路データとを、回路シミュレータ4に適用可能な記
載に改め、これらを該回路シミュレータ4に与えて起動
する。ステップS4の回路シミュレータ起動処理によ
り、ひとつの解析条件に対応するデータが得られる。続
く、ステップS5の処理で全解析条件が終了したかどう
かが判定され、全解析条件が終了していない場合(N
O)には、処理はステップS2に戻り、他の解析条件に
対する同様の処理(ステップSS2〜S4)が繰り返さ
れる。回路シミュレータ4にて繰り返して行うシミュレ
ーションの条件(温度、電源電圧)は、コマンドデータ
2に記載された値が使用されることになり、一つ特性に
対して最大、最小及び平均の3パターンが実行される。
アナログ特性作成プログラム1は各解析条件に応じたシ
ミュレーション結果6を得る。ステップS5の処理で全
解析条件に対応する一連の処理が終了(YES)したと
判断した場合、アナログ特性作成プログラム1はステッ
プS6のアナロク特性データ出力処理を行う。
When the creation of the simulation input data 3 for all buffers is completed, the analog characteristic data creation program 1 performs a circuit simulator activation process in step S4. In the circuit simulation activation process in step S4, the analog characteristic data creation program 1 describes the transistor model specified by the command data 2 and the circuit data obtained in the simulation input data creation process S3 in a manner applicable to the circuit simulator 4. These are given to the circuit simulator 4 and activated. Data corresponding to one analysis condition is obtained by the circuit simulator activation process in step S4. Subsequently, it is determined whether or not all the analysis conditions have been completed in the process of step S5, and if all the analysis conditions have not been completed (N
In O), the process returns to step S2, and similar processes (steps SS2 to S4) for other analysis conditions are repeated. As the conditions (temperature, power supply voltage) of the simulation repeatedly performed by the circuit simulator 4, the values described in the command data 2 are used, and three patterns of maximum, minimum, and average are obtained for one characteristic. Be executed.
The analog characteristic creation program 1 obtains a simulation result 6 according to each analysis condition. If it is determined in the process of step S5 that a series of processes corresponding to all the analysis conditions has been completed (YES), the analog characteristic creation program 1 performs an analog characteristic data output process of step S6.

【0009】図3は、フォーマット化したアナロク特性
データ7の出力形態を示す図である。ステップS6のア
ナロク特性データ出力処理では、読み込んだコマンドデ
ータ2中のデバイス情報、ピン配列、電気的定数及び解
析条件と、ステップS4の回路シミュレータ起動処理の
繰り返しで得られた各V−I特性とを集計し、アナログ
特性データ7を作成する。このアナログ特性データプロ
グラム1は、例えば図3のように、フォーマット化して
アナログ特性データ7を出力する。図4は、図1中のア
ナログ特性データ7を利用したプリント基板のレイアウ
トシミュレーションを示すフローチャートである。プリ
ント基板のレイアウトシミュレーションを行う場合、ア
ナログ特性データ作成プログラム1の作成したアナログ
特性データ7に基き、レイアウトシミュレーション用動
作モデル8が作成されて記憶媒体9に格納される。一
方、プリント基板レイアウトデータ10から、伝送線路
モデル11が抽出され、記憶媒体12に格納される。レ
イアウトシミュレータ13により、各記憶媒体9,12
から読出したレイアウトシミュレーション用動作モデル
8と伝送線路モデル11が用いられ、プリント基板のシ
ミュレーションが行われる。
FIG. 3 is a diagram showing an output form of the formatted analog characteristic data 7. In the analog characteristic data output processing in step S6, the device information, the pin arrangement, the electrical constants, and the analysis conditions in the read command data 2 and the respective VI characteristics obtained by repeating the circuit simulator activation processing in step S4 are obtained. And the analog characteristic data 7 is created. The analog characteristic data program 1 formats and outputs analog characteristic data 7 as shown in FIG. 3, for example. FIG. 4 is a flowchart showing a printed circuit board layout simulation using the analog characteristic data 7 in FIG. When a printed circuit board layout simulation is performed, a layout simulation operation model 8 is created based on the analog characteristic data 7 created by the analog characteristic data creation program 1 and stored in the storage medium 9. On the other hand, a transmission line model 11 is extracted from the printed circuit board layout data 10 and stored in the storage medium 12. Each of the storage media 9 and 12 is
The simulation of the printed circuit board is performed using the layout simulation operation model 8 and the transmission line model 11 which are read out from the above.

【0010】以上のように、本実施形態では、解析対象
デバイスを特定するデバイス情報と、デバイスにおける
電源電圧や温度等の解析条件と、デバイスの電気的定数
と、該デバイスの複数の端子に接続されたデバイス内部
のバッファの情報とをコマンドデータ2に記載し、この
コマンドデータ2を回路シミュレータ4に適用して自動
的に、解析条件ごとのV−I特性を求めるようにしてい
る。よって、従来では例えば解析条件毎に回路シミュレ
ータ入力用データを作成していたが、この作成に要する
時間が省略できると共に、データの作成等が容易にな
る。そのため、プリント基板のレイアウトシミュレーシ
ョンを行う際の作成工数の短縮が可能になる。なお、本
発明は、上記実施形態に限定されず種々の変形が可能で
ある。例えば上記実施形態では、汎用性の高いスパイス
(SPICE)を例にして説明しているが、回路シミュ
レータ4を構成するソフトウエアは、アナログ特性デー
タを使用する他のソフトウエアであってもよい。また、
アナログ特性データ作成プログラム1で作成したデータ
は、必ずしも、図4のプリント基板のレイアウトシミュ
レーションに用いるものでなくてもよく、例えば、IC
→プリント基板→ケーブル→プリント→IC間の伝送特
性等を評価する場合にも、適用可能である。
As described above, in the present embodiment, device information for specifying a device to be analyzed, analysis conditions such as power supply voltage and temperature of the device, electrical constants of the device, and connections to a plurality of terminals of the device are provided. The information of the buffer inside the device is described in the command data 2, and the command data 2 is applied to the circuit simulator 4 to automatically obtain the VI characteristics for each analysis condition. Therefore, in the related art, for example, data for inputting a circuit simulator is created for each analysis condition, but the time required for the creation can be omitted, and the creation of data becomes easy. Therefore, it is possible to reduce the number of manufacturing steps when performing the layout simulation of the printed circuit board. Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, in the above embodiment, spice (SPICE) having high versatility is described as an example. However, software constituting the circuit simulator 4 may be other software using analog characteristic data. Also,
The data created by the analog characteristic data creation program 1 does not necessarily have to be used for the layout simulation of the printed circuit board in FIG.
It is also applicable when evaluating the transmission characteristics between a printed circuit board, a cable, a print, and an IC.

【0011】[0011]

【発明の効果】以上詳細に説明したように、本発明によ
れば、デバイスを特定するデバイス情報と、アナログ特
性の解析条件と、デバイスの電気的定数と、複数の端子
に接続されたデバイス内部のバッファの情報とを含むコ
マンドデータを作成しておき、そのコマンドデータに基
づき、デバイスの各端子における解析条件毎の電圧対電
流特性または応答速度特性を含む電圧対電流特性を求め
る回路シミュレーションを連続して繰り返し実行し、デ
バイス全体のアナログ特性データを作成するようにした
ので、従来では例えば解析条件毎に回路シミュレータ入
力用データを作成していたが、この作成に要する時間が
省略できると共に、データの作成等が容易になる。
As described in detail above, according to the present invention, device information for specifying a device, analysis conditions for analog characteristics, electrical constants of the device, and the internal of the device connected to a plurality of terminals. Command data including the information of the buffer in advance, and based on the command data, continuously perform a circuit simulation for obtaining a voltage-current characteristic including a voltage-current characteristic or a response speed characteristic for each analysis condition at each terminal of the device. And repeatedly executed to create analog characteristic data of the entire device. Conventionally, for example, data for inputting a circuit simulator was created for each analysis condition. Can be easily created.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態のアナログ特性データ作成方
法の概要を示す機能ブロック図である。
FIG. 1 is a functional block diagram illustrating an outline of a method for creating analog characteristic data according to an embodiment of the present invention.

【図2】図1中のアナログ特性データ作成プログラムの
フローチャートである。
FIG. 2 is a flowchart of an analog characteristic data creation program in FIG.

【図3】フォーマット化したアナロク特性データ7の出
力形態を示す図である。
FIG. 3 is a diagram showing an output form of formatted analog characteristic data 7;

【図4】図1中のアナログ特性データ7を利用したプリ
ント基板のレイアウトシミュレーションを示すフローチ
ャートである。
FIG. 4 is a flowchart showing a printed circuit board layout simulation using analog characteristic data 7 in FIG. 1;

【符号の説明】[Explanation of symbols]

1 アナログ特性データ作成プログラム 2 コマンドデータ 3 回路シミュレーション用入力データ 4 回路シミュレータ 5 トランジスタモデル 6 シミュレーション結果 7 アナログ特性データ 1 Analog characteristic data creation program 2 Command data 3 Circuit simulation input data 4 Circuit simulator 5 Transistor model 6 Simulation result 7 Analog characteristic data

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 解析対象デバイスを特定するデバイス情
報と、該デバイスにおけるアナログ特性の解析条件と、
該デバイスの電気的定数と、該デバイスの複数の端子に
接続されたデバイス内部のバッファの情報とを含むコマ
ンドデータを作成しておき、 前記コマンドデータに基づき、前記デバイスの各端子に
おける前記解析条件毎の電圧対電流特性または応答速度
特性を含む電圧対電流特性を求める回路シミュレーショ
ンを連続して繰り返し実行し、前記デバイス全体のアナ
ログ特性データを作成するアナログ特性データ作成方
法。
1. Device information for specifying a device to be analyzed, analysis conditions for analog characteristics in the device,
Command data including an electrical constant of the device and information of a buffer inside the device connected to a plurality of terminals of the device is created, and the analysis condition at each terminal of the device is based on the command data. An analog characteristic data generating method for generating analog characteristic data of the entire device by continuously and repeatedly executing a circuit simulation for obtaining a voltage-current characteristic including a voltage-current characteristic or a response speed characteristic for each device.
JP8158595A 1996-06-19 1996-06-19 Analog characteristic data generating method Withdrawn JPH1011471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8158595A JPH1011471A (en) 1996-06-19 1996-06-19 Analog characteristic data generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8158595A JPH1011471A (en) 1996-06-19 1996-06-19 Analog characteristic data generating method

Publications (1)

Publication Number Publication Date
JPH1011471A true JPH1011471A (en) 1998-01-16

Family

ID=15675125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8158595A Withdrawn JPH1011471A (en) 1996-06-19 1996-06-19 Analog characteristic data generating method

Country Status (1)

Country Link
JP (1) JPH1011471A (en)

Similar Documents

Publication Publication Date Title
US5426770A (en) System for automatically determining the logical function of a circuit
JP2005292144A (en) Method and device for verifying integrated circuit device test for testing integrated circuit device
US20030145296A1 (en) Formal automated methodology for optimal signal integrity characterization of cell libraries
US5278770A (en) Method for generating input data for an electronic circuit simulator
US6308292B1 (en) File driven mask insertion for automatic test equipment test pattern generation
KR100404065B1 (en) Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power supply terminal for simulating electromagnetic interference
JP4544118B2 (en) Circuit verification system and method, and program
US6230115B1 (en) Simulator, simulation method, and medium having simulation program recorded, taking account of timing in electronic component and signal transmission through transmission line on printed-circuit board
JPH04227575A (en) Logic circuit simulation method
US6493659B1 (en) Power consumption calculating apparatus and method of the same
JPH1011471A (en) Analog characteristic data generating method
JP2001222573A (en) Power source model for semiconductor integrated circuit for emi simulation and designing method therefor
JP3612381B2 (en) Logic simulation device
JP3082737B2 (en) System and method for simulating measured waveform of printed circuit board
JPS6126243A (en) Output device for circuit connection check of lsi artwork data
JP3731922B2 (en) Simulation apparatus and simulation method
JP2830563B2 (en) Circuit diagram creation device
JP3012015B2 (en) Current consumption measuring device for semiconductor integrated circuits
JP2924222B2 (en) Logic simulator
JP2848031B2 (en) Schematic editor
JPH0512370A (en) Logic circuit simulation testing device
JP3140230B2 (en) Signal propagation path analyzer
JP2000304830A (en) Pattern generation device and its control method
JPH0916649A (en) Hazard simulation device for logic circuit
JPS63103985A (en) Inspecting device for integrated circuit element

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902