JPH0992785A - Gaas integrated circuit, its circuit system and semiconductor integrated circuit - Google Patents
Gaas integrated circuit, its circuit system and semiconductor integrated circuitInfo
- Publication number
- JPH0992785A JPH0992785A JP24943595A JP24943595A JPH0992785A JP H0992785 A JPH0992785 A JP H0992785A JP 24943595 A JP24943595 A JP 24943595A JP 24943595 A JP24943595 A JP 24943595A JP H0992785 A JPH0992785 A JP H0992785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- negative voltage
- transmission
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、無線機の送信部
等に使用するヒ素ガリウム（ＧａＡｓ）集積回路とその
回路方式および半導体集積回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arsenic gallium (GaAs) integrated circuit used in a transmitter of a radio, a circuit system thereof, and a semiconductor integrated circuit.
【０００２】[0002]
【従来の技術】次世代のコードレス電話（簡易型携帯電
話：以下ＰＨＳという）は、アナログ伝送方式からデジ
タル伝送方式へ変更され、使用する周波数が０. ４GHz
から１. ９GHz に高められている。このデジタル方式へ
の変更により、電話機を構成する部品のうち、音声の制
御などの部分がデジタル回路で構成できるために小型化
が可能となる。一方、無線の使用周波数が１. ９GHz と
高いために、無線信号を送受信する回路には高周波動作
が可能なＧａＡｓ素子による電界効果型トランジスタ
（ＦＥＴ）が使用される。このＧａＡｓＦＥＴの場合に
は、ゲートの順方向電圧が約０. ７Ｖと低いために、ゲ
ート電圧でＦＥＴの電流（ドレイン電流）をオフする電
圧を０Ｖ以下（約−２Ｖ）と低く設定している。このた
め、このＧａＡｓＦＥＴの電流をオフするためにはドレ
イン電圧を０Ｖとするか、ゲート電圧を０Ｖ以下に設定
する必要がある。この０Ｖ以下の電圧を得るため、Ｇａ
ＡｓＦＥＴで構成した高周波集積回路以外に、負電圧を
発生する回路が必要である。また、送信用電力増幅器
（以下ＨＰＡという）に電源（ドレイン電流）を与える
場合には、ＨＰＡのゲート電圧にはＨＰＡの電流を制御
する所望の負の電圧を事前に与えておく必要がある。2. Description of the Related Art Next-generation cordless telephones (simple mobile phones: hereinafter referred to as PHS) have been changed from an analog transmission system to a digital transmission system and have a frequency of 0.4 GHz.
To 1.9GHz. This change to the digital system enables downsizing because the parts such as voice control among the components of the telephone can be configured by digital circuits. On the other hand, since the radio frequency used is as high as 1.9 GHz, a field effect transistor (FET) made of a GaAs element capable of high frequency operation is used in a circuit for transmitting and receiving radio signals. In the case of this GaAs FET, since the forward voltage of the gate is as low as about 0.7V, the voltage for turning off the FET current (drain current) at the gate voltage is set as low as 0V or less (about -2V). . Therefore, in order to turn off the current of the GaAs FET, it is necessary to set the drain voltage to 0V or the gate voltage to 0V or less. To obtain this voltage of 0 V or less, Ga
In addition to the high frequency integrated circuit composed of AsFETs, a circuit for generating a negative voltage is required. When a power supply (drain current) is applied to a transmission power amplifier (hereinafter referred to as HPA), it is necessary to apply a desired negative voltage for controlling the HPA current to the gate voltage of the HPA in advance.
【０００３】図９は、従来の送受信部の回路の構成を示
した回路図である。従来の回路構成は、各機能が個別の
素子で構成されていた。図において、１はＧａＡｓＩＣ
で構成された送信用電力増幅器（ＨＰＡ）、２は負電圧
発生回路、３はアンテナ切り替えスイッチ（以下ＳＷと
いう）、４は受信用低雑音増幅器（以下ＬＮＡとい
う）、５はＨＰＡ１の電源用スイッチ、６はＬＮＡ４の
電源用スイッチ、７はＳｉＩＣで構成された制御ＬＳ
Ｉ、８はアンテナである。ＰＨＳでは、送信と受信が時
間毎に異なるために、信号を送信する時間には、ＨＰＡ
１の電源スイッチ５をオンすると共にＳＷ３を送信側に
切り替える。送信する信号は、ＨＰＡ１で増幅されＳＷ
３を通過してアンテナ８より送信される。信号を受信す
る場合には、ＳＷ３を受信側に切り替える。アンテナ８
からの受信信号は、ＳＷ３で受信回路側へ流れ、ＬＮＡ
４で増幅され、受信信号として受信される。この信号は
復調された後、音声信号へ変換され、スピーカを通して
聞くことができる。FIG. 9 is a circuit diagram showing a circuit configuration of a conventional transmitting / receiving section. In the conventional circuit configuration, each function is configured by an individual element. In the figure, 1 is a GaAs IC
Power amplifier for transmission (HPA), 2 is a negative voltage generating circuit, 3 is an antenna switch (hereinafter referred to as SW), 4 is a low noise amplifier for reception (hereinafter referred to as LNA), 5 is a power supply switch for HPA1. , 6 is a power switch for the LNA 4, and 7 is a control LS composed of SiIC.
I and 8 are antennas. In PHS, transmission and reception differ from time to time.
The power switch 5 of No. 1 is turned on and the SW3 is switched to the transmission side. The signal to be transmitted is amplified by HPA1 and SW
After passing through 3, the signal is transmitted from the antenna 8. When receiving a signal, SW3 is switched to the receiving side. Antenna 8
The received signal from the LNA flows to the receiving circuit side by SW3,
It is amplified by 4 and received as a reception signal. After this signal is demodulated, it is converted into an audio signal and can be heard through a speaker.
【０００４】コードレス電話では、持ち運びに便利なよ
うに小型で軽量なことが望まれており、これに対応する
ために部品点数を削減することが望まれている。すなわ
ち、機能の集積化が進められ、ＨＰＡ１やＳＷ３、ＬＮ
Ａ４等の高周波回路の一体化ＩＣの開発が進められてい
る。さらに、機能の集積化のために、負電圧発生回路２
の高周波回路との一体化も検討されている。In a cordless telephone, it is desired that the cordless telephone be small and lightweight so that it can be conveniently carried, and it is desired to reduce the number of parts in order to meet the demand. In other words, the integration of functions has been advanced, and HPA1, SW3, LN
The development of integrated ICs for high-frequency circuits such as A4 is in progress. Furthermore, the negative voltage generation circuit 2 is provided for the integration of functions.
The integration with the high frequency circuit of is also considered.
【０００５】[0005]
【発明が解決しようとする課題】以上のように回路構成
された従来のコードレス電話（ＰＨＳ）では、さらなる
小型化、軽量化のために部品点数の削減あるいは機能の
高集積化が求められている。また、負電圧発生回路２の
高周波回路との一体化が検討されているが、負電圧発生
回路２がデジタル回路であるために、雑音を発生すると
いう問題があった。さらに、高周波回路部と同様に、Ｇ
ａＡｓ素子上に負電圧発生回路２を構成すると、Ｓｉの
ＣＭＯＳＩＣに比較して消費電流が大きくなるという問
題があった。In the conventional cordless telephone (PHS) having the circuit configuration as described above, it is required to reduce the number of parts or to highly integrate the functions in order to further reduce the size and weight. . Further, although the integration of the negative voltage generating circuit 2 with a high frequency circuit is being studied, there is a problem that noise is generated because the negative voltage generating circuit 2 is a digital circuit. Furthermore, as with the high frequency circuit section, G
When the negative voltage generating circuit 2 is formed on the aAs element, there is a problem that the current consumption becomes larger than that of the Si CMOS IC.
【０００６】この発明は、以上のような問題を解消する
ためになされたもので、ＰＨＳの部品点数を削減し、機
能を高集積化すると共に、雑音発生の問題を解消し、消
費電流を低減することを目的とする。The present invention has been made in order to solve the above problems. It reduces the number of PHS components, highly integrates the functions, solves the problem of noise generation, and reduces current consumption. The purpose is to do.
【０００７】[0007]
【課題を解決するための手段】この発明に係わるＧａＡ
ｓ集積回路の回路方式は、送信用電力増幅器（ＨＰ
Ａ）、受信用低雑音増幅器（ＬＮＡ）およびＨＰＡの電
流制御に必要な負電圧を与える負電圧発生回路を備えた
ＧａＡｓ集積回路において、負電圧発生回路の電源端子
と電源用スイッチを独立して設け、ＨＰＡの動作時のみ
負電圧発生回路を動作させるよう構成したものである。
また、この発明に係わるＧａＡｓ集積回路は、送信用電
力増幅器（ＨＰＡ）とその電源端子、ＨＰＡの電流制御
に必要な負電圧を与える負電圧発生回路とその電源端子
および電源用スイッチ回路、負電圧発生回路の電源用ス
イッチ回路を制御する制御回路を備え、ＨＰＡの動作時
のみ負電圧発生回路を動作させるよう構成したものであ
る。GaA according to the present invention
The circuit system of the integrated circuit is the power amplifier for transmission (HP
A) In a GaAs integrated circuit equipped with a receiving low noise amplifier (LNA) and a negative voltage generating circuit that gives a negative voltage necessary for current control of HPA, a power supply terminal of the negative voltage generating circuit and a power supply switch are independently provided. The negative voltage generating circuit is provided to operate only when the HPA is operating.
Further, the GaAs integrated circuit according to the present invention includes a power amplifier for transmission (HPA) and its power supply terminal, a negative voltage generation circuit for giving a negative voltage necessary for current control of HPA, its power supply terminal and a switch circuit for power supply, a negative voltage A control circuit for controlling the power supply switch circuit of the generating circuit is provided, and the negative voltage generating circuit is operated only when the HPA is operating.
【０００８】また、アンテナを送信側または受信側に切
り替えるアンテナ切り替えスイッチ、送信用電力増幅器
（ＨＰＡ）とその電源端子、受信用低雑音増幅器（ＬＮ
Ａ）とその電源端子、ＨＰＡの電流制御に必要な負電圧
を与える負電圧発生回路とその電源端子および電源用ス
イッチ回路、アンテナのスイッチ切り替え信号より負電
圧発生回路の電源用スイッチ回路を制御する制御回路を
備え、送信時すなわちＨＰＡの動作時のみ負電圧発生回
路を動作させるよう構成したものである。また、送信用
電力増幅器（ＨＰＡ）とその電源端子および電源用スイ
ッチ回路、ＨＰＡの電源制御信号により制御されるスイ
ッチ回路を有し、ＨＰＡの電流制御に必要な制御電圧を
与える負電圧発生回路とその電源端子、負電圧発生回路
の出力電圧を検出しＨＰＡの電源用スイッチ回路を制御
するＨＰＡ電源用スイッチ制御回路を備え、負電圧発生
回路の出力が所定の電圧になったときＨＰＡを動作させ
るよう構成したものである。Further, an antenna changeover switch for switching the antenna between the transmitting side and the receiving side, a transmitting power amplifier (HPA) and its power supply terminal, a receiving low noise amplifier (LN).
A) and its power supply terminal, a negative voltage generating circuit for giving a negative voltage necessary for HPA current control, its power supply terminal and power supply switch circuit, and the power supply switch circuit of the negative voltage generation circuit is controlled by the antenna switch signal. The control circuit is provided and the negative voltage generating circuit is operated only during transmission, that is, during HPA operation. In addition, a negative voltage generation circuit having a transmission power amplifier (HPA), a power supply terminal thereof, a power supply switch circuit, and a switch circuit controlled by a power supply control signal of the HPA, and providing a control voltage necessary for current control of the HPA. An HPA power supply switch control circuit that detects the output voltage of the power supply terminal and the negative voltage generation circuit and controls the power supply switch circuit of the HPA is provided, and the HPA is operated when the output of the negative voltage generation circuit reaches a predetermined voltage. It is configured as follows.
【０００９】また、アンテナを送信側または受信側に切
り替えるアンテナ切り替えスイッチ、送信用電力増幅器
（ＨＰＡ）とその電源端子、受信用低雑音増幅器（ＬＮ
Ａ）とその電源端子、ＨＰＡの電流制御に必要な負電圧
を与える負電圧発生回路とその電源端子、ＨＰＡの電源
を検出しアンテナ切り替えスイッチを切り替えるスイッ
チ制御回路を備えたものである。さらに、アンテナを送
信側または受信側に切り替えるアンテナ切り替えスイッ
チ、送信用電力増幅器（ＨＰＡ）とその電源端子、受信
用低雑音増幅器（ＬＮＡ）とその電源端子、ＨＰＡの電
流制御に必要な負電圧を与える負電圧発生回路とその電
源端子、ＨＰＡおよびＬＮＡの電源を検出しアンテナ切
り替えスイッチを切り替えるスイッチ制御回路を備えた
ものである。また、この発明に係わる半導体集積回路
は、アンテナ切り替えスイッチ、送信用電力増幅器（Ｈ
ＰＡ）および受信用低雑音増幅器（ＬＮＡ）をＧａＡｓ
基板上に、アンテナ切り替えスイッチを制御するスイッ
チ制御回路、ＨＰＡの電源用スイッチ回路およびＨＰＡ
の電流制御に必要な負電圧を与える負電圧発生回路をＳ
ｉ基板上に構成し、ＧａＡｓ基板上の回路とＳｉ基板上
の回路をワイヤで接続し、上記すべての回路を１つのパ
ッケージに収納したものである。Further, an antenna changeover switch for switching the antenna between the transmitting side and the receiving side, the transmitting power amplifier (HPA) and its power supply terminal, the receiving low noise amplifier (LN).
A) and its power supply terminal, a negative voltage generating circuit for giving a negative voltage necessary for current control of HPA, and its power supply terminal, a switch control circuit for detecting the power supply of HPA and switching the antenna changeover switch. Furthermore, the antenna changeover switch that switches the antenna to the transmitting side or the receiving side, the power amplifier for transmission (HPA) and its power supply terminal, the low noise amplifier for reception (LNA) and its power supply terminal, and the negative voltage necessary for HPA current control are set. It is provided with a switch control circuit which detects a negative voltage generating circuit to be applied and its power supply terminal, HPA and LNA power supplies, and switches the antenna changeover switch. Further, the semiconductor integrated circuit according to the present invention includes an antenna changeover switch, a transmission power amplifier (H
PA) and low noise amplifier (LNA) for reception are made of GaAs.
On the substrate, a switch control circuit for controlling the antenna changeover switch, a power supply switch circuit for HPA, and an HPA.
Negative voltage generation circuit that gives the negative voltage required for current control of S
It is configured on an i substrate, a circuit on a GaAs substrate and a circuit on a Si substrate are connected by wires, and all the above circuits are housed in one package.
【００１０】[0010]
実施の形態１．図１は、本発明の一実施の形態であるＰ
ＨＳ送受信部のＧａＡｓ集積回路を示す回路図である。
図１に示された全ての回路はＧａＡｓ基板上の集積回路
で構成されている高周波一体化ＩＣである。図におい
て、１は送信用電力増幅器（ＨＰＡ）、２は負電圧発生
回路、４は受信用低雑音増幅器（ＬＮＡ）、９は負電圧
発生回路用の電源用スイッチである。なお、図１に示す
集積回路が従来例である図９に示す回路と同様の機能を
果たすためには、さらにアンテナ切り替えスイッチ（Ｓ
Ｗ）３、ＨＰＡの電源用スイッチ５、ＬＮＡの電源用ス
イッチ６、制御ＬＳＩ７、アンテナ８が必要である。Embodiment 1. FIG. 1 is a block diagram of P according to an embodiment of the present invention.
It is a circuit diagram which shows the GaAs integrated circuit of a HS transmission / reception part.
All circuits shown in FIG. 1 are high-frequency integrated ICs composed of integrated circuits on a GaAs substrate. In the figure, 1 is a power amplifier for transmission (HPA), 2 is a negative voltage generation circuit, 4 is a low noise amplifier for reception (LNA), and 9 is a power switch for the negative voltage generation circuit. In order for the integrated circuit shown in FIG. 1 to perform the same function as the circuit shown in FIG. 9 which is a conventional example, an antenna changeover switch (S
W) 3, HPA power switch 5, LNA power switch 6, control LSI 7, and antenna 8 are required.
【００１１】以上のように構成されたＧａＡｓ集積回路
を備えたＰＨＳでは、信号の送信時には、ＨＰＡの電源
用スイッチ（図示せず）をオンすると共に負電圧発生回
路用の電源用スイッチ９がオンされる。送信する信号
は、ＨＰＡ１で増幅されアンテナ８（図示せず）より送
信される。信号を受信する場合には、アンテナ８（図示
せず）からの受信信号は、ＬＮＡ４で増幅され、受信信
号として受信される。この信号は復調された後、音声信
号へ変換され、スピーカを通して聞くことができる。ま
た、信号の受信時には、負電圧発生回路２はオフされて
いる。このように、本実施の形態では負電圧発生回路２
の電源端子および電源用スイッチ回路を独立して設ける
ことにより、ＨＰＡ１の動作時のみ負電圧発生回路２が
動作するよう制御することが可能となった。In the PHS equipped with the GaAs integrated circuit configured as described above, the power switch (not shown) of the HPA is turned on and the power switch 9 for the negative voltage generation circuit is turned on during signal transmission. To be done. The signal to be transmitted is amplified by HPA1 and transmitted from an antenna 8 (not shown). When receiving a signal, the received signal from the antenna 8 (not shown) is amplified by the LNA 4 and received as a received signal. After this signal is demodulated, it is converted into an audio signal and can be heard through a speaker. Further, the negative voltage generating circuit 2 is turned off when receiving the signal. As described above, in the present embodiment, the negative voltage generation circuit 2
By independently providing the power supply terminal and the power supply switch circuit, the negative voltage generating circuit 2 can be controlled to operate only when the HPA 1 is operating.
【００１２】本実施の形態によれば、ＨＰＡ１および負
電圧発生回路２等を１つの基板上に集積することにより
部品点数を削減することができ、さらに負電圧発生回路
２をＧａＡｓ基板上に構成しているために高速で動作さ
せることが可能となる。また、ＨＰＡ１の動作時間のみ
オンすることで負電圧発生回路２自体の消費電流の低減
を図ることができる。さらに、信号の受信時にはデジタ
ル回路である負電圧発生回路２をオフしておくことで、
負電圧発生回路２の発生する雑音を防ぐことができる。According to the present embodiment, the number of parts can be reduced by integrating the HPA 1 and the negative voltage generating circuit 2 and the like on one substrate, and the negative voltage generating circuit 2 is formed on the GaAs substrate. Therefore, it is possible to operate at high speed. Further, by turning on only the operating time of the HPA1, it is possible to reduce the current consumption of the negative voltage generating circuit 2 itself. Furthermore, by turning off the negative voltage generating circuit 2 which is a digital circuit when receiving a signal,
The noise generated by the negative voltage generating circuit 2 can be prevented.
【００１３】実施の形態２．図２は、本発明の第２の実
施の形態であるＰＨＳ送受信部のＧａＡｓ集積回路を示
す回路図である。図において、１０はアンテナ切り替え
スイッチ（ＳＷ）３を切り替える信号から負電圧発生回
路用の電源用スイッチ９を制御する信号を生成する制御
回路である。なお、図中同一および相当部分には同一符
号を付し説明を省略する。Embodiment 2. FIG. 2 is a circuit diagram showing a GaAs integrated circuit of a PHS transceiver according to the second embodiment of the present invention. In the figure, 10 is a control circuit for generating a signal for controlling the power source switch 9 for the negative voltage generating circuit from a signal for switching the antenna changeover switch (SW) 3. In addition, the same reference numerals are given to the same and corresponding parts in the drawings, and description thereof will be omitted.
【００１４】以上のように構成されたＧａＡｓ集積回路
を備えたＰＨＳでは、信号の送信時には、ＨＰＡの電源
をオンすると共にＳＷ３を送信側に切り替え、この切り
替え信号を利用して負電圧発生回路用の電源用スイッチ
９を制御する。すなわちＳＷ３を送信側に切り替え時に
は負電圧発生回路２をオンする。送信する信号は、ＨＰ
Ａ１で増幅されＳＷ３を通過してアンテナより送信され
る。信号を受信する場合には、ＳＷ３を受信側に切り替
え、この切り替え信号を利用して負電圧発生回路用の電
源用スイッチ９を制御する。すなわち、ＳＷ３を受信側
に切り替え時には負電圧発生回路２をオフする。アンテ
ナからの受信信号は、ＳＷ３で受信回路側へ流れ、ＬＮ
Ａ４で増幅され、受信信号として受信される。この信号
は復調された後、音声信号へ変換され、スピーカを通し
て聞くことができる。In the PHS equipped with the GaAs integrated circuit configured as described above, at the time of signal transmission, the power of the HPA is turned on and the SW3 is switched to the transmission side, and this switching signal is used for the negative voltage generating circuit. The power switch 9 is controlled. That is, when the SW3 is switched to the transmission side, the negative voltage generation circuit 2 is turned on. The signal to send is HP
It is amplified at A1 and passes through SW3 to be transmitted from the antenna. When receiving a signal, the SW3 is switched to the receiving side, and the switch 9 for power supply for the negative voltage generating circuit is controlled by using this switching signal. That is, when the SW3 is switched to the receiving side, the negative voltage generating circuit 2 is turned off. The received signal from the antenna flows to the receiving circuit side through SW3, and LN
It is amplified in A4 and received as a reception signal. After this signal is demodulated, it is converted into an audio signal and can be heard through a speaker.
【００１５】本実施の形態によれば、実施の形態１と同
様の効果が得られると共に、さらにＳＷ３の切り替え信
号を利用して負電圧発生回路２の電源を制御しているの
で、負電圧発生回路用の電源用スイッチ９を制御する専
用の信号を不要とすることができる。これによりＩＣの
ピン数を低減でき、また、このＩＣを使用する場合の電
話機の基板上の配線を削減することができる。According to the present embodiment, the same effect as that of the first embodiment can be obtained, and the power supply of the negative voltage generating circuit 2 is controlled by using the switching signal of SW3. A dedicated signal for controlling the circuit power switch 9 can be eliminated. As a result, the number of pins of the IC can be reduced, and the wiring on the substrate of the telephone when using this IC can be reduced.
【００１６】実施の形態３．図３は、本発明の第３の実
施の形態であるＰＨＳ送信部のＧａＡｓ集積回路を示す
回路図である。図において、１１はＧａＡｓ基板上に集
積化されたＨＰＡの電源用スイッチ、１２はＨＰＡのゲ
ート電圧を検出してＨＰＡの電源用スイッチ１１を制御
する信号を生成する電圧検出制御回路である。本実施の
形態は、ＨＰＡの電源制御信号で負電圧発生回路２の電
源を制御し、負電圧発生回路２の出力が所定の値になっ
たことを検出してＨＰＡの電源スイッチ回路１１を動作
させるものである。なお、図中図１、２、９と同一およ
び相当部分には同一符号を付し説明を省略する。Embodiment 3 FIG. 3 is a circuit diagram showing a GaAs integrated circuit of the PHS transmitter according to the third embodiment of the present invention. In the figure, 11 is an HPA power supply switch integrated on a GaAs substrate, and 12 is a voltage detection control circuit for detecting the HPA gate voltage and generating a signal for controlling the HPA power supply switch 11. In the present embodiment, the power supply control signal of the HPA controls the power supply of the negative voltage generation circuit 2, and when the output of the negative voltage generation circuit 2 reaches a predetermined value, the power supply switch circuit 11 of the HPA is operated. It is what makes me. In the figure, the same or corresponding parts as those in FIGS.
【００１７】図４は、図３の電圧検出制御回路１２の構
成例を示したものである。図において１３は電圧検出用
インバータ回路、１４はアンド回路である。Ｎ１からＮ
４はそれぞれ各端子のノードを示している。ＨＰＡ１の
電源制御信号Ｎ１がＬの場合にはＮ４はＮ２に関係なく
Ｌとなり、図３のＨＰＡの電源用スイッチ１１はオフと
なり、ＨＰＡ１にドレイン電圧は与えられない。Ｎ１が
Ｈの場合には、負電圧発生回路２の出力Ｎ２が所定の電
圧より低くなりＬとなった時にＮ３はＨとなり、電源用
スイッチ１１はオンとなり、ＨＰＡ１にドレイン電圧が
与えられる。したがって、信号の送信時にＨＰＡ１の電
源制御信号がＨ（オン）になるとまず負電圧発生回路２
が動作してＨＰＡ１のゲート電圧に与えられる負電圧が
発生し、これが所定の電圧まで下がったことを検出した
のちＨＰＡの電源用スイッチ１１がオンしてＨＰＡ１に
電源が加えられる。FIG. 4 shows a configuration example of the voltage detection control circuit 12 of FIG. In the figure, 13 is a voltage detection inverter circuit, and 14 is an AND circuit. N1 to N
Reference numeral 4 denotes a node of each terminal. When the power supply control signal N1 of HPA1 is L, N4 becomes L regardless of N2, the power supply switch 11 of HPA in FIG. 3 is turned off, and the drain voltage is not applied to HPA1. When N1 is H, when the output N2 of the negative voltage generation circuit 2 becomes lower than a predetermined voltage and becomes L, N3 becomes H, the power switch 11 is turned on, and the drain voltage is applied to HPA1. Therefore, when the power supply control signal of HPA1 becomes H (ON) at the time of signal transmission, the negative voltage generating circuit 2
Operates to generate a negative voltage applied to the gate voltage of HPA1, and after detecting that the voltage has dropped to a predetermined voltage, the power supply switch 11 of the HPA is turned on and power is supplied to HPA1.
【００１８】図５は、図４の電圧検出用インバータ回路
１３の構成例を示したものであり、１５と１６はデプレ
ション型ＦＥＴである。Ｗｇ１とＷｇ２はそれぞれデプ
レション型ＦＥＴ１５、１６のゲート幅を表している。
Ｗｇ１とＷｇ２は電圧検出用インバータ回路１３が検出
する電圧により決定され、その電圧が ０Ｖの時には Ｗｇ１＝Ｗｇ２であり、 ０Ｖ以上の場合には Ｗｇ１＜Ｗｇ２ ０Ｖ以下の場合には Ｗｇ１＞Ｗｇ２とする。 本実施の形態によれば、負電圧発生回路２とＨＰＡ１の
電源を制御する信号を共通化することができシステムを
構成するのが容易になる。FIG. 5 shows a configuration example of the voltage detection inverter circuit 13 of FIG. 4, and 15 and 16 are depletion type FETs. Wg1 and Wg2 represent the gate widths of the depletion type FETs 15 and 16, respectively.
Wg1 and Wg2 are determined by the voltage detected by the voltage detection inverter circuit 13. When the voltage is 0V, Wg1 = Wg2, and when it is 0V or higher, Wg1 <Wg2. When it is 0V or lower, Wg1> Wg2. . According to the present embodiment, the signals for controlling the power supplies of the negative voltage generating circuit 2 and the HPA1 can be made common, and the system can be configured easily.
【００１９】実施の形態４．本発明の第１の実施の形態
において、ＬＮＡ４を構成するＦＥＴのしきい値電圧
（Ｖｔｈ）を−０. ５Ｖ以上とし、またＨＰＡ１では出
力電力密度の向上を図るためにＨＰＡ１を構成するＦＥ
Ｔのしきい値電圧（Ｖｔｈ）を−１Ｖ以下とする。これ
によりＬＮＡ４の電流はゲート電圧を０Ｖ以下にする必
要がなく、負電圧発生回路２をＬＮＡ４に関係なく動作
させることができる。Embodiment 4 In the first embodiment of the present invention, the threshold voltage (Vth) of the FET constituting the LNA 4 is set to -0.5 V or higher, and the HPA 1 constitutes the FE constituting the HPA 1 in order to improve the output power density.
The threshold voltage (Vth) of T is -1V or less. As a result, the current of the LNA 4 does not need to have a gate voltage of 0 V or less, and the negative voltage generating circuit 2 can be operated regardless of the LNA 4.
【００２０】実施の形態５．図６は、本発明の第５の実
施の形態であるＰＨＳ送受信部のＧａＡｓ集積回路を示
す回路図である。図において、１７はアンテナスイッチ
（ＳＷ）３の制御を行う回路である。この回路は、ＨＰ
Ａ１の電源を検出してＳＷを切り替えるよう構成されて
いる。なお、図中同一および相当部分には同一符号を付
し説明を省略する。以上のように構成されたＧａＡｓ集
積回路を備えたＰＨＳでは、ＨＰＡ１の電源がオフの場
合はＳＷ３は全て受信側に切り替わっており、いつでも
受信することが可能である。ＨＰＡ１の電源がオンの場
合のみＳＷ３をＨＰＡ側に切り替え、送信することがで
きる。本実施の形態によれば、ＳＷ３切り替え用の専用
信号が不要となり、ＩＣの端子の低減とシステム基板の
配線の低減が可能となる。さらに、回路電流および消費
電力低減の効果もある。Embodiment 5. FIG. 6 is a circuit diagram showing a GaAs integrated circuit of a PHS transceiver according to the fifth embodiment of the present invention. In the figure, 17 is a circuit for controlling the antenna switch (SW) 3. This circuit is HP
It is configured to detect the power supply of A1 and switch the SW. In addition, the same reference numerals are given to the same and corresponding parts in the drawings, and description thereof will be omitted. In the PHS including the GaAs integrated circuit configured as described above, when the power of the HPA1 is off, all SW3 are switched to the receiving side, and it is possible to receive at any time. Only when the power of HPA1 is on, SW3 can be switched to the HPA side to transmit. According to the present embodiment, a dedicated signal for switching SW3 is unnecessary, and it is possible to reduce the number of IC terminals and the wiring of the system board. Further, there is an effect of reducing circuit current and power consumption.
【００２１】実施の形態６．図７は、本発明の第６の実
施の形態であるＰＨＳ送受信部のＧａＡｓ集積回路を示
す回路図である。本実施の形態では、アンテナスイッチ
（ＳＷ）制御回路１７は、ＨＰＡ１の電源とＬＮＡ４の
電源を検出してＳＷを切り替えるよう構成されている。
以上のように構成されたＧａＡｓ集積回路を備えたＰＨ
Ｓでは、ＨＰＡ１とＬＮＡ４の電源が共にオフの場合は
ＳＷ３は送信側、受信側のどちらにも接続されておら
ず、ＨＰＡ１の電源がオンの場合にはＳＷ３をＨＰＡ側
に切り替え、送信が可能となる。また、ＬＮＡ４の電源
がオンの場合にはＳＷ３をＬＮＡ４側に切り替え、受信
可能となる。ＨＰＡ１、ＬＮＡ４共にオンの場合はシス
テム上生じないが、回路構成上はどちら側もオン状態と
なる。本実施の形態によれば、ＳＷ３切り替え用の専用
信号が不要となり、ＩＣの端子の低減とシステム基板の
配線の低減が可能となる。さらに、回路電流および消費
電力低減の効果もある。Embodiment 6 FIG. 7 is a circuit diagram showing a GaAs integrated circuit of a PHS transceiver according to the sixth embodiment of the present invention. In the present embodiment, the antenna switch (SW) control circuit 17 is configured to detect the power supply of HPA1 and the power supply of LNA4 and switch the SW.
PH including the GaAs integrated circuit configured as described above
In S, when both HPA1 and LNA4 are powered off, SW3 is not connected to either the transmitting side or the receiving side, and when HPA1 is powered on, SW3 is switched to the HPA side for transmission. Becomes Further, when the power source of the LNA 4 is turned on, the SW 3 is switched to the LNA 4 side to enable reception. When both HPA1 and LNA4 are turned on, no problem occurs in the system, but both sides are turned on in terms of circuit configuration. According to the present embodiment, a dedicated signal for switching SW3 is unnecessary, and it is possible to reduce the number of IC terminals and the wiring of the system board. Further, there is an effect of reducing circuit current and power consumption.
【００２２】実施の形態７．図８は、本発明の第７の実
施の形態であるＰＨＳ送受信部のＧａＡｓ集積回路を示
す回路図である。本実施の形態は、複数チップのパッケ
ージ構成の一例を示したものである。図において、２０
は本実施の形態のマルチチップＩＣであり、２１はＧａ
Ａｓ基板で構成した回路、２２はＳｉ基板で構成した回
路である。３１〜３３は、回路２１と回路２２を接続す
るワイヤである。本実施の形態の構成では、負電圧発生
回路２、ＨＰＡの電源用スイッチ１１およびアンテナス
イッチ（ＳＷ）制御回路１７をＳｉ基板２２上に配置
し、ＨＰＡ１、ＳＷ３およびＬＮＡ４をＧａＡｓ基板２
１上に配置している。Embodiment 7 FIG. FIG. 8 is a circuit diagram showing a GaAs integrated circuit of the PHS transceiver according to the seventh embodiment of the present invention. The present embodiment shows an example of a package configuration of a plurality of chips. In the figure, 20
Is a multi-chip IC of the present embodiment, and 21 is Ga
A circuit composed of an As substrate and a circuit 22 composed of a Si substrate. Reference numerals 31 to 33 are wires that connect the circuit 21 and the circuit 22. In the configuration of the present embodiment, the negative voltage generation circuit 2, the HPA power supply switch 11 and the antenna switch (SW) control circuit 17 are arranged on the Si substrate 22, and the HPA 1, SW3 and LNA 4 are arranged on the GaAs substrate 2.
It is placed on 1.
【００２３】以上のように、負電圧発生回路２をＬＮＡ
４やＨＰＡ１と別チップにすることで、負電圧発生回路
２が発生する雑音が基板を介して伝わるのを防ぐことが
できる。また、ＨＰＡの電源用スイッチ１１をＳｉ素子
で構成できるために、スイッチでの電圧低下の損失を抑
えることができる。さらに、１つのパッケージに封止し
ているために部品点数としては最小限に抑えることがで
きる。As described above, the negative voltage generating circuit 2 is connected to the LNA.
By using a chip different from that of 4 or HPA1, it is possible to prevent noise generated by the negative voltage generation circuit 2 from being transmitted through the substrate. Further, since the power supply switch 11 of the HPA can be composed of a Si element, it is possible to suppress the loss of voltage drop in the switch. In addition, since it is sealed in one package, the number of parts can be minimized.
【図１】 この発明の一実施の形態であるＰＨＳの送受
信部を構成するＧａＡｓ集積回路を示す回路図である。FIG. 1 is a circuit diagram showing a GaAs integrated circuit that constitutes a transceiver of a PHS according to an embodiment of the present invention.
【図２】 この発明の実施の形態２であるＰＨＳの送受
信部を構成するＧａＡｓ集積回路を示す回路図である。FIG. 2 is a circuit diagram showing a GaAs integrated circuit that constitutes a transmitter / receiver section of a PHS according to a second embodiment of the present invention.
【図３】 この発明の実施の形態３であるＰＨＳの送信
部を構成するＧａＡｓ集積回路を示す回路図である。FIG. 3 is a circuit diagram showing a GaAs integrated circuit constituting a transmitter of a PHS which is Embodiment 3 of the present invention.
【図４】 この発明の実施の形態３であるＧａＡｓ集積
回路を構成する電圧検出制御回路を示す回路図である。FIG. 4 is a circuit diagram showing a voltage detection control circuit forming a GaAs integrated circuit according to a third embodiment of the present invention.
【図５】 電圧検出制御回路を構成する電圧検出用イン
バータの例を示す回路図である。FIG. 5 is a circuit diagram showing an example of a voltage detection inverter that constitutes a voltage detection control circuit.
【図６】 この発明の実施の形態５であるＰＨＳの送受
信部を構成するＧａＡｓ集積回路を示す回路図である。FIG. 6 is a circuit diagram showing a GaAs integrated circuit which constitutes a transmitter / receiver section of a PHS according to a fifth embodiment of the present invention.
【図７】 この発明の実施の形態６であるＰＨＳの送受
信部を構成するＧａＡｓ集積回路を示す回路図である。FIG. 7 is a circuit diagram showing a GaAs integrated circuit which constitutes a transceiver of a PHS according to a sixth embodiment of the present invention.
【図８】 この発明の実施の形態７であるＰＨＳの送受
信部を構成するマルチチップＩＣを示す回路図である。FIG. 8 is a circuit diagram showing a multi-chip IC that constitutes a transmitting / receiving unit of a PHS which is Embodiment 7 of the present invention.
【図９】 従来のＧａＡｓ集積回路を用いてＰＨＳの送
受信部を構成した回路図である。FIG. 9 is a circuit diagram of a transmitter / receiver unit of a PHS using a conventional GaAs integrated circuit.
１ ＧａＡｓＩＣで構成された送信用電力増幅器（ＨＰ
Ａ）、２ 負電圧発生回路、３ アンテナ切り替えスイ
ッチ（ＳＷ）、４ 受信用低雑音増幅器（ＬＮＡ）、５
ＨＰＡの電源用スイッチ、６ ＬＮＡの電源用スイッ
チ、７ ＳｉＩＣで構成された制御ＬＳＩ、８ アンテ
ナ、９ 負電圧発生回路の電源用スイッチ、１０ 負電
圧発生回路の電源用スイッチの制御回路、１１ ＨＰＡ
の電源用スイッチ、１２ ＨＰＡの電源用スイッチの制
御回路（電圧検出制御回路）、１３ 電圧検出用インバ
ータ、１４ アンド回路、１５、１６ デプレッション
型のＧａＡｓ電界効果型トランジスタ（ＦＥＴ）、１７
スイッチ（ＳＷ）制御回路、２０ マルチチップＩ
Ｃ、２１ ＧａＡｓ基板上に構成された回路、２２ Ｓ
ｉ基板上に構成された回路、３１、３２、３３ ワイ
ヤ。1 Power amplifier for transmission (HP
A), 2 negative voltage generation circuit, 3 antenna changeover switch (SW), 4 low noise amplifier for reception (LNA), 5
HPA power switch, 6 LNA power switch, 7 LSI control LSI, 8 antenna, 9 Negative voltage generation circuit power switch, 10 Negative voltage generation power switch control circuit, 11 HPA
Power switch, 12 HPA power switch control circuit (voltage detection control circuit), 13 voltage detection inverter, 14 AND circuit, 15, 16 depletion type GaAs field effect transistor (FET), 17
Switch (SW) control circuit, 20 multi-chip I
C, circuit built on 21 GaAs substrate, 22 S
Circuits constructed on i-substrate, 31, 32, 33 wires.
Claims (7)
および上記送信用電力増幅器の電流制御に必要な負電圧
を与える負電圧発生回路を備えたＧａＡｓ集積回路の回
路方式において、上記負電圧発生回路の電源端子と電源
用スイッチ回路を独立に設け、上記送信用電力増幅器の
動作時のみ上記負電圧発生回路を動作させるよう構成し
たこと特徴とするＧａＡｓ集積回路の回路方式。1. A circuit system of a GaAs integrated circuit comprising a power amplifier for transmission, a low noise amplifier for reception, and a negative voltage generation circuit for providing a negative voltage required for current control of the power amplifier for transmission, wherein the negative voltage is generated. A circuit system of a GaAs integrated circuit characterized in that a power supply terminal of the circuit and a power supply switch circuit are provided independently, and the negative voltage generation circuit is operated only when the transmission power amplifier is operating.
る負電圧発生回路とその電源端子および電源用スイッチ
回路、 上記送信用電力増幅器の動作時のみ上記負電圧発生回路
を動作させるよう上記負電圧発生回路の電源用スイッチ
回路を制御する制御回路を備えたことを特徴とするＧａ
Ａｓ集積回路。2. A transmission power amplifier and a power supply terminal thereof, a negative voltage generation circuit for giving a negative voltage necessary for current control of the transmission power amplifier, a power supply terminal thereof and a power supply switch circuit, and an operation of the transmission power amplifier. A control circuit for controlling the power supply switch circuit of the negative voltage generating circuit so as to operate the negative voltage generating circuit only when Ga is provided.
As integrated circuit.
えるアンテナ切り替えスイッチ、 送信用電力増幅器とその電源端子、 受信用低雑音増幅器とその電源端子、 上記送信用電力増幅器の電流制御に必要な負電圧を与え
る負電圧発生回路とその電源端子および電源用スイッチ
回路、 上記アンテナのスイッチ切り替え信号により上記負電圧
発生回路の電源用スイッチ回路を制御する制御回路を備
え、送信時すなわち上記送信用電力増幅器の動作時のみ
上記負電圧発生回路を動作させるよう構成したことを特
徴とするＧａＡｓ集積回路。3. An antenna selector switch for switching an antenna between a transmitting side and a receiving side, a power amplifier for transmission and its power supply terminal, a low noise amplifier for reception and its power supply terminal, and a negative voltage required for current control of the power amplifier for transmission. A negative voltage generating circuit and its power supply terminal and a power supply switch circuit, and a control circuit for controlling the power supply switch circuit of the negative voltage generating circuit by a switch switching signal of the antenna, at the time of transmission, that is, the power amplifier for transmission. A GaAs integrated circuit characterized in that the negative voltage generating circuit is operated only during operation.
電源用スイッチ回路、 上記送信用電力増幅器の電源を制御する送信用電力増幅
器電源制御信号により制御されるスイッチ回路を有し、
上記送信用電力増幅器の電流制御に必要な制御電圧を与
える負電圧発生回路とその電源端子、 上記負電圧発生回路の出力電圧を検出し、上記送信用電
力増幅器の電源用スイッチ回路を制御する送信用電力増
幅器電源用スイッチ制御回路を備え、上記負電圧発生回
路の出力が所定の電圧になったとき上記送信用電力増幅
器を動作させるよう構成したことを特徴とするＧａＡｓ
集積回路。4. A transmission power amplifier, a power supply terminal thereof, and a power supply switch circuit, and a switch circuit controlled by a transmission power amplifier power supply control signal for controlling the power supply of the transmission power amplifier,
A negative voltage generating circuit that supplies a control voltage necessary for current control of the transmission power amplifier and its power supply terminal, and a transmission voltage that detects the output voltage of the negative voltage generation circuit and controls the power supply switch circuit of the transmission power amplifier. A GaAs power supply comprising a credit power amplifier power supply switch control circuit, and configured to operate the transmission power amplifier when the output of the negative voltage generation circuit reaches a predetermined voltage.
Integrated circuit.
えるアンテナ切り替えスイッチ、 送信用電力増幅器とその電源端子、 受信用低雑音増幅器とその電源端子、 上記送信用電力増幅器の電流制御に必要な負電圧を与え
る負電圧発生回路とその電源端子、 上記送信用電力増幅器の電源を検出し、上記アンテナ切
り替えスイッチを切り替えるスイッチ制御回路を備えた
ことを特徴とするＧａＡｓ集積回路。5. An antenna changeover switch for switching an antenna between a transmitting side and a receiving side, a transmitting power amplifier and its power supply terminal, a receiving low noise amplifier and its power supply terminal, and a negative voltage required for current control of the transmitting power amplifier. A GaAs integrated circuit comprising: a negative voltage generating circuit for supplying the power, a power supply terminal thereof, and a switch control circuit that detects the power supply of the transmission power amplifier and switches the antenna changeover switch.
えるアンテナ切り替えスイッチ、 送信用電力増幅器とその電源端子、 受信用低雑音増幅器とその電源端子、 上記送信用電力増幅器の電流制御に必要な負電圧を与え
る負電圧発生回路とその電源端子、 上記送信用電力増幅器および受信用低雑音増幅器の電源
を検出し、上記アンテナ切り替えスイッチを切り替える
スイッチ制御回路を備えたことを特徴とするＧａＡｓ集
積回路。6. An antenna changeover switch for switching an antenna between a transmitting side and a receiving side, a power amplifier for transmission and its power supply terminal, a low noise amplifier for reception and its power supply terminal, and a negative voltage required for current control of the power amplifier for transmission. A GaAs integrated circuit comprising: a negative voltage generating circuit for supplying the power supply and its power supply terminal; and a switch control circuit for detecting the power supply of the transmission power amplifier and the reception low noise amplifier and switching the antenna changeover switch.
り替えスイッチ、送信用電力増幅器および受信用低雑音
増幅器、 Ｓｉ基板上に構成された、上記アンテナ切り替えスイッ
チを制御するスイッチ制御回路、上記送信用電力増幅器
の電源用スイッチ回路および上記送信用電力増幅器の電
流制御に必要な負電圧を与える負電圧発生回路、 上記ＧａＡｓ基板上の回路と上記Ｓｉ基板上の回路を接
続するワイヤを備え、上記すべての回路を１つのパッケ
ージに収納したことを特徴とする半導体集積回路。7. An antenna changeover switch formed on a GaAs substrate, a transmission power amplifier and a reception low noise amplifier, a switch control circuit for controlling the antenna changeover switch formed on a Si substrate, and the transmission power. An amplifier power supply switch circuit and a negative voltage generation circuit for giving a negative voltage necessary for current control of the transmission power amplifier, a wire connecting the circuit on the GaAs substrate and the circuit on the Si substrate, and all of the above A semiconductor integrated circuit characterized in that the circuit is housed in one package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943595A JP3647519B2 (en) | 1995-09-27 | 1995-09-27 | GaAs integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24943595A JP3647519B2 (en) | 1995-09-27 | 1995-09-27 | GaAs integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992785A true JPH0992785A (en) | 1997-04-04 |
| JP3647519B2 JP3647519B2 (en) | 2005-05-11 |
Family
ID=17192933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24943595A Expired - Fee Related JP3647519B2 (en) | 1995-09-27 | 1995-09-27 | GaAs integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647519B2 (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015274A1 (en) * | 2000-08-14 | 2002-02-21 | Niigata Seimitsu Co., Ltd. | Semiconductor device for communication |
| US7133652B2 (en) | 2001-03-21 | 2006-11-07 | Funkwerk Dabendorf Gmbh | Circuit arrangement for compensation of the damping in an antenna feed cable for a mobile radio device |
| US9184706B2 (en) | 2013-01-29 | 2015-11-10 | Tdk Corporation | High-frequency amplifier |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| JP2019033366A (en) * | 2017-08-08 | 2019-02-28 | 日本電信電話株式会社 | Radio transmitter, radio receiver and radio communication system |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
-
1995
- 1995-09-27 JP JP24943595A patent/JP3647519B2/en not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015274A1 (en) * | 2000-08-14 | 2002-02-21 | Niigata Seimitsu Co., Ltd. | Semiconductor device for communication |
| US7133652B2 (en) | 2001-03-21 | 2006-11-07 | Funkwerk Dabendorf Gmbh | Circuit arrangement for compensation of the damping in an antenna feed cable for a mobile radio device |
| US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
| US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
| US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
| US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
| US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9184706B2 (en) | 2013-01-29 | 2015-11-10 | Tdk Corporation | High-frequency amplifier |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| JP2019033366A (en) * | 2017-08-08 | 2019-02-28 | 日本電信電話株式会社 | Radio transmitter, radio receiver and radio communication system |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3647519B2 (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647519B2 (en) | GaAs integrated circuit | |
| US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
| EP0622901B1 (en) | Signal processing circuit and control method with switch capable of reducing insertion loss | |
| EP0700169B1 (en) | Transmit-receive switch circuit for radiocommunication apparatus | |
| EP1458112B1 (en) | High frequency switch circuit and mobile communication terminal device using the same | |
| US6341216B1 (en) | Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device | |
| US7197284B2 (en) | Antenna switches including field effect transistors | |
| US6384686B2 (en) | Radio communication apparatus and radio frequency power amplifier | |
| US20020055376A1 (en) | Power amplifier | |
| JPH1075195A (en) | Transmission-reception-changeover switch by semiconductor | |
| JP2005072671A (en) | Communication electronic component and transmission reception switching semiconductor device | |
| JPH11274804A (en) | High frequency switch | |
| JPH08510108A (en) | Radio architecture with dual frequency source selection | |
| US11496163B2 (en) | Radio frequency circuit, radio frequency module, and communication device | |
| JP2006025062A (en) | High frequency switch circuit | |
| JPH08507192A (en) | Amplifier suitable for use in radiotelephone equipment | |
| JP2002507074A (en) | Integrated circuits for mobile radio and mobile telephone equipment | |
| US20030048133A1 (en) | Wireless communication frequency signal amplification apparatus and transmitting and receiving apparatus | |
| JP4841670B2 (en) | Transceiver circuit | |
| JPH09186533A (en) | Transmitter | |
| JPH09181642A (en) | Communication terminal equipment | |
| KR20040014575A (en) | Semiconductor integrated circuit | |
| CN109286417A (en) | Communication unit | |
| JPH10215128A (en) | Transmission circuit | |
| JP3829471B2 (en) | Auto bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040907 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20041027 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050209 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| LAPS | Cancellation because of no payment of annual fees |