JPH0991147A - Storage device - Google Patents

Storage device

Info

Publication number
JPH0991147A
JPH0991147A JP24615695A JP24615695A JPH0991147A JP H0991147 A JPH0991147 A JP H0991147A JP 24615695 A JP24615695 A JP 24615695A JP 24615695 A JP24615695 A JP 24615695A JP H0991147 A JPH0991147 A JP H0991147A
Authority
JP
Japan
Prior art keywords
memory unit
external memory
control
control program
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24615695A
Other languages
Japanese (ja)
Other versions
JP3432649B2 (en
Inventor
Shigenobu Okuyama
茂伸 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24615695A priority Critical patent/JP3432649B2/en
Publication of JPH0991147A publication Critical patent/JPH0991147A/en
Application granted granted Critical
Publication of JP3432649B2 publication Critical patent/JP3432649B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To easily revise the contents of a control program, etc., to be the base of execution at low cost concerning a storage device for reading all or a part of stored contents, transferring those contents and using them for execution. SOLUTION: A mounting state is discriminated by reading identification data written in a freely exchangeably mounted external ROM 27 by an MPU 23 provided with an internal ROM 23a stored with a prescribed control program inside and when the external ROM 27 is valid, the stored control program is transferred to an external RAM 28 and when the external ROM 27 is invalid, the control program in the internal ROM 23a is transferred to the external RAM 28 so that the transferred control program can be executed and processed on this external RAM 28.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、記憶された内容の
全部又は一部を読み出し、転写して実行に移す記憶装置
に関する。近年、記憶され内容を読み出し、転写して実
行するものとして、MPU(マイクロプロセッサユニッ
ト)、MCU(マイクロコントロールユニット)、DS
P(デジタルシグナルプロセッサ)等の処理装置やメモ
リとしてのROM(Read Only Memory) 、RAM(Rand
om Access Memory) などが組み込まれた電子機器、磁気
ディスク装置等の記憶装置がある。これら記憶装置は一
層の低コスト化が要求されており、ハードウェアのコス
ト及びソフトウェア(制御プログラム)の改変処理に要
する諸経費をさらに削減する必要がある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage device which reads out all or a part of stored contents, transfers it, and puts it into execution. In recent years, MPU (microprocessor unit), MCU (microcontrol unit), DS are used to read stored contents, transfer them, and execute them.
ROM (Read Only Memory), RAM (Rand) as processing devices such as P (digital signal processor) and memory
There are storage devices such as electronic devices and magnetic disk devices that incorporate om access memory). These storage devices are required to be further reduced in cost, and it is necessary to further reduce hardware costs and various expenses required for modification processing of software (control program).

【0002】[0002]

【従来の技術】従来、記憶装置は、MPU等の処理装置
を中心とする論理処理系(MPU処理系という)が組み
込まれ、そのプログラムによって各種の機能を実現す
る。このMPU処理系におけるプログラムの実行は、M
PU(処理装置)からのアクセスが可能なメモリにプロ
グラムをロードして格納された状態で行われる。
2. Description of the Related Art Conventionally, a storage device incorporates a logical processing system (referred to as MPU processing system) centering on a processing device such as an MPU, and realizes various functions by its programs. The execution of the program in this MPU processing system is performed by M
It is performed in a state in which the program is loaded and stored in a memory accessible from a PU (processor).

【0003】そこで、図8に、従来のプログラム実行の
説明図を示す。図8(A)は、MPU11とROM12
とでプログラムを実行する形態のもので、制御プログラ
ムの全体がROM12に記憶され、これがROM12上
で実行されるものである。ROM12としては、マスク
ROM、OTPROM(One Time Programmable ROM)、
EPROM(Erasable Programmable ROM)、EEPRO
M(Electrically Erasable Programmable ROM) があ
る。このような構成によるプログラム実行は最も基本的
なもので、電子機器一般に広く採用されている。
Therefore, FIG. 8 shows an explanatory diagram of conventional program execution. FIG. 8A shows the MPU 11 and the ROM 12
The control program is stored in the ROM 12, and is executed on the ROM 12. The ROM 12 includes a mask ROM, an OTPROM (One Time Programmable ROM),
EPROM (Erasable Programmable ROM), EEPRO
There is M (Electrically Erasable Programmable ROM). Program execution with such a configuration is the most basic, and is widely adopted in electronic devices in general.

【0004】また、図8(B)は、MPU11、ROM
12、RAM13、及び記憶媒体14でプログラムを実
行する形態のもので、制御プログラムの一部がROM1
2に記憶され、その部分が該ROM12上で実行され
る。また、制御プログラムの他の部分が記憶媒体14で
記憶されており、これがRAM13に転写されて、該R
AM13上で実行されるものである。この記憶媒体とし
ては磁気ディスク装置で再生される磁気ディスク等があ
る。
Further, FIG. 8B shows the MPU 11 and the ROM.
12, the RAM 13 and the storage medium 14 execute the program, and a part of the control program is the ROM 1
2 and that part is executed on the ROM 12. Further, the other part of the control program is stored in the storage medium 14, which is transferred to the RAM 13 and
It is executed on the AM 13. As this storage medium, there is a magnetic disk or the like reproduced by a magnetic disk device.

【0005】このような構成によるプログラム実行は、
記憶媒体を有する磁気ディスク装置等の記憶装置におい
て行われる。この構成は、プログラム転写のために記憶
媒体にアクセスする必要があるが、図8(A)に比べて
記憶媒体に記憶される制御プログラムの改変が容易であ
り、改変に伴う交換部品、部品の交換作業、及びこれら
による事務的処理が不要となってコスト削減になるとい
う利点がある。また、主な制御プログラムを記憶媒体に
記憶することにより、ROM12上の容量の削減、該R
OM12からRAM13にプログラムを転写して実行す
ることにより低速かつ安価なROM12の使用が可能と
なって実装面積の削減、コスト削減になるという利点を
有する。
Program execution by such a configuration is
It is performed in a storage device such as a magnetic disk device having a storage medium. This configuration requires access to the storage medium for program transfer, but the control program stored in the storage medium can be easily modified compared to FIG. 8A, and replacement parts and parts There is an advantage that the replacement work and the clerical work by these are unnecessary and the cost is reduced. Further, by storing the main control program in the storage medium, the capacity on the ROM 12 can be reduced.
By transferring the program from the OM 12 to the RAM 13 and executing the program, the ROM 12 can be used at a low speed and at a low cost, so that the mounting area and the cost can be reduced.

【0006】[0006]

【発明が解決しようとする課題】しかし、図8(B)に
示す構成によるプログラム実行は、図8(A)より上記
利点を有するが、MPU11が内部ROMを内蔵するこ
とで外部ROM12を省略してなお一層のコスト削減を
図る場合や、またMPU11に異なる種類のRAM13
を接続してこれに対応する設定を行わなければならない
場合には、内部ROMにOTPROMやマスクROM等
の安価ではあるが書き換え不能なものを使用すると制御
プログラムの改変ができなくなり、また異なるRAMの
設定により接続可能なRAMの種類(例えば、2WE
(ライトイネーブル)タイプや2CAS(カラムアドレ
スストローブ)タイプ等)が限定されることになる。
However, the program execution with the configuration shown in FIG. 8B has the above advantages from FIG. 8A, but since the MPU 11 incorporates an internal ROM, the external ROM 12 is omitted. In order to further reduce costs, the MPU 11 also has a different type of RAM 13
When it is necessary to connect with and make settings corresponding to this, if an inexpensive but non-rewritable internal ROM such as OTPROM or mask ROM is used, the control program cannot be modified, and a different RAM The type of RAM that can be connected depending on the settings (for example, 2WE
(Write enable) type and 2CAS (column address strobe) type) are limited.

【0007】従って、内部ROMに記憶される制御プロ
グラムを、不具合の対策、機能追加、変更等により改変
が必要な場合に容易に対応することができず、結果的に
MPU11を交換することになって多大な時間とコスト
を要するという問題がある。また、製品によっては異な
る機能によって内部ROMに記憶される制御プログラム
が異なる場合には、当該製品間でMPU11の互換性が
なく、互いに流用することができずに該MPU11の安
定供給を図ることができないという問題がある。
Therefore, the control program stored in the internal ROM cannot be easily dealt with when it is necessary to modify it by countermeasures against defects, addition of functions, changes, etc. As a result, the MPU 11 is replaced. Therefore, there is a problem that it takes a lot of time and cost. Further, when the control program stored in the internal ROM differs depending on the function depending on the product, the MPUs 11 are not compatible with each other and cannot be diverted to each other, and a stable supply of the MPU 11 can be achieved. There is a problem that you cannot do it.

【0008】さらに、上述のように接続されるRAM1
3の種類が限定されると、複数の種類のRAMを混在し
て使用することができず、安価なRAMの選択やRAM
の安定供給が図れないという問題がある。そこで、本発
明は上記課題に鑑みなされたもので、実行の元となる制
御プログラム等の内容の改変を、容易かつ低コストで行
うことを可能とする記憶装置を提供することを目的とす
る。
Further, the RAM 1 connected as described above
When the three types are limited, it is not possible to use a plurality of types of RAM in a mixed manner, and thus inexpensive RAM selection and RAM are possible.
There is a problem that the stable supply of Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a storage device that can easily and inexpensively modify the contents of a control program or the like that is an execution source.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、請求項1では、制御プログラム/データの制御内容
が記憶され、該制御内容を読み出して処理を行う記憶装
置において、所定の領域に実装状態の識別データが書き
込まれていると共に、前記制御プログラム/データ又は
該制御プログラム/データと異なる制御プログラム/デ
ータの制御内容が記憶されたものであって、外部より可
換自在に実装される第1の外部メモリ部と、該制御プロ
グラム/データの制御内容又は異なる上記制御内容が転
写され、何れかの該制御内容の実行が行われる第2の外
部メモリと、内部に前記制御プログラム/データの制御
内容が記憶された内部メモリ部を少なくとも備え、起動
時に、該第1の外部メモリ部の識別データの読み込みに
より該第1の外部メモリ部の実装状態を判断し、当該第
1の外部メモリ部の実装時に該第1の外部メモリ部に記
憶された制御内容を該第2の外部メモリ部に転写し、該
第1の外部メモリ部の非実装時に該内部メモリ部の制御
内容を該第1の外部メモリ部に転写して第2の外部メモ
リ部上で何れかの該制御内容の実行を行わせる演算処理
部と、を有して記憶装置が構成される。
In order to solve the above-mentioned problems, according to a first aspect of the present invention, control contents of a control program / data are stored, and a predetermined area is stored in a storage device for reading out the control contents and performing processing. The identification data of the mounting state is written, and the control content of the control program / data or the control program / data different from the control program / data is stored, and the control program / data is mounted from the outside in a replaceable manner. A first external memory unit, a second external memory in which the control contents of the control program / data or different control contents are transferred, and any one of the control contents is executed, and the control program / data inside At least the internal memory unit storing the control contents of the first external memory unit is read at the time of start-up by reading the identification data of the first external memory unit. The mounting state of the memory unit is determined, and the control content stored in the first external memory unit at the time of mounting the first external memory unit is transferred to the second external memory unit, and the first external memory An arithmetic processing unit that transfers the control contents of the internal memory unit to the first external memory unit and executes any one of the control contents on the second external memory unit when the unit is not mounted. The storage device is then configured.

【0010】請求項2では、請求項1において、異なる
種類の前記第2の外部メモリ部が接続可能であって、前
記演算処理部に該第2の外部メモリ部の種類を特定する
設定手段が設けられる。請求項3では、請求項1又は2
において、前記第1の外部メモリ部の記憶領域を、所定
数の分割ブロックに分割して該分割ブロックごとにスキ
ップ情報を記憶させ、前記演算処理部が該スキップ情報
による該当の該分割ブロックに記憶された前記制御内容
を前記第2の外部メモリ部に転写させてなる。
According to a second aspect of the present invention, in the first aspect, the second external memory units of different types can be connected, and the arithmetic processing unit has a setting means for specifying the type of the second external memory unit. It is provided. In claim 3, claim 1 or 2
In, the storage area of the first external memory unit is divided into a predetermined number of divided blocks, skip information is stored for each divided block, and the arithmetic processing unit stores in the corresponding divided block according to the skip information. The control contents thus obtained are transferred to the second external memory unit.

【0011】請求項4では、請求項3記載の第1の外部
メモリ部において、記憶されている内容の一部を逐次上
書きすることにより前記制御内容の改変を自在としてな
る。請求項5では、請求項1〜4の何れか一項に記載の
第1の外部メモリ部、第2の外部メモリ部、及び演算処
理部が、所定の記憶媒体を有して外部からの指示でヘッ
ドにより情報の記録/再生を行わせる制御手段に設けら
れる。
According to a fourth aspect, in the first external memory section according to the third aspect, the control content can be freely modified by sequentially overwriting a part of the stored content. In claim 5, the first external memory unit, the second external memory unit, and the arithmetic processing unit according to any one of claims 1 to 4 have a predetermined storage medium and are externally instructed. Is provided in the control means for recording / reproducing information by the head.

【0012】上述のように請求項1乃至3の発明では、
内部に制御内容が記憶された内部メモリ部を備えた演算
処理部が、可換自在に実行される第1の外部メモリ部に
書き込まれた識別データを読み込んで実装状態を判断
し、該第1の外部メモリ部の実装時に単一領域又はスキ
ップ情報が書き込まれた分割ブロックに記憶された制御
内容を、適宜設定手段で特定された所定種類の第2の外
部メモリ部に転写し、非実装時に内部メモリ部の制御内
容を該第2のメモリ部に転写して実行させる。これによ
り、実行させる制御内容の改変時に第1の外部メモリ部
を実装し、又は交換するのみで足り、容易かつ低コスト
で制御内容を改変することが可能となる。
As described above, according to the first to third aspects of the present invention,
An arithmetic processing unit having an internal memory unit in which control contents are stored reads the identification data written in a first external memory unit that is exchangeably executed to determine a mounting state, and When the external memory unit is mounted, the control content stored in the single region or the divided block in which the skip information is written is transferred to the second external memory unit of a predetermined type appropriately specified by the setting means, and when not mounted, The control contents of the internal memory unit are transferred to the second memory unit and executed. Accordingly, it is sufficient to mount or replace the first external memory unit when modifying the control content to be executed, and it is possible to modify the control content easily and at low cost.

【0013】請求項4の発明では、第1の外部メモリ部
を実質的に所定回数書き換え自在とし、制御内容の改変
時に逐次上書きを行わせる。これにより、制御内容の改
変を容易かつ低コストで行うことが可能となる。請求項
5の発明では、上記第1の外部メモリ部、第2の外部メ
モリ部及び演算処理部を、記憶媒体に対して情報の記録
/再生を行う制御手段に設ける。これにより、記憶媒体
に対する記録/再生の制御内容の改変を容易かつ低コス
トで行うことが可能となる。
According to the fourth aspect of the invention, the first external memory section can be rewritten substantially a predetermined number of times so that it is successively overwritten when the control content is modified. This makes it possible to easily change the control content at low cost. According to a fifth aspect of the present invention, the first external memory section, the second external memory section and the arithmetic processing section are provided in a control means for recording / reproducing information on / from a storage medium. As a result, it becomes possible to easily modify the recording / reproducing control content for the storage medium at low cost.

【0014】[0014]

【発明の実施の形態】図1に、本発明の第1実施例の主
要構成図を示す。図1は、記憶装置21の本発明の特徴
を示す主要部分を示したもので、演算処理部であるMP
U(MCU等でもよい)23が基板上の論理処理系22
に実装されて装置の各部における所定機能の処理を司
る。このMPU22には内部ROM(例えばマスクRO
M)23a及び内部RAM(例えばSRAM)23bが
内蔵されており、内部ROM23aには制御内容の制御
プログラム/データ(以下、制御プログラムで表わす)
が記憶されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a main configuration diagram of a first embodiment of the present invention. FIG. 1 shows the main part of the storage device 21 showing the features of the present invention, and is the MP which is an arithmetic processing unit.
U (may be MCU) 23 is the logic processing system 22 on the board
It is installed in and manages processing of a predetermined function in each unit of the device. The MPU 22 has an internal ROM (for example, a mask RO
M) 23a and an internal RAM (for example, SRAM) 23b are built in, and the control program / data (hereinafter, referred to as a control program) of the control content is stored in the internal ROM 23a.
Is remembered.

【0015】また、MPU23は、各種設定を行うため
の入力ポートを有しており、そのうちの一つの入力ポー
トがRAM上にプログラム転写を行うものとして接続さ
れる後述の外部RAMの種類(例えば、2WEタイプ、
2CASタイプ等)が設定されるもので、この入力ポー
トに例えばプルアップ/プルダウンの抵抗R1 又はR 2
で構成される設定手段である設定部24が接続される。
抵抗R1 又はR2 の抵抗状態で「1」又は「0」の信号
を入力させて設定を行う。
Further, the MPU 23 performs various settings.
Input port, one of them
Connected to RAM to transfer the program to RAM.
The type of external RAM described later (for example, 2WE type,
2CAS type etc. is set.
For example, pull-up / pull-down resistor R1Or R 2
The setting unit 24, which is a setting unit configured by, is connected.
Resistance R1Or R2"1" or "0" signal in the resistance state of
Enter to set.

【0016】さらに、MPU23は周辺回路25との入
出力を行うバス26に接続され、バス26上には、第1
の外部メモリ部である外部ROM(例えばマスクRO
M)27が可換自在に接続可能とされ、必要に応じて適
宜実装される。また、バス26上に第2の外部メモリ部
である外部RAM(例えば、DRAM)28が接続され
て実装される。
Further, the MPU 23 is connected to a bus 26 for inputting / outputting to / from the peripheral circuit 25, and a first bus is provided on the bus 26.
External ROM (ex. Mask RO
M) 27 can be exchangeably connected and is appropriately mounted as necessary. An external RAM (for example, DRAM) 28, which is a second external memory unit, is connected and mounted on the bus 26.

【0017】この外部ROM27には、上記内部ROM
23に記憶されている制御プログラムと同等又は異なる
制御内容の制御プログラムの全部又は一部が記憶されて
いる。また、外部ROM27の記憶領域の所定部位(例
えば、ヘッダ又はプログラムの間)に実装状態を識別す
るための識別データ(予め定めたデータ列)が書き込ま
れている。これにより、外部ROM27の実装状態を識
別するプルアップ/プルダウン抵抗等のハードウェアを
必要とせずに識別できる。
The external ROM 27 includes the internal ROM described above.
All or part of a control program having the same or different control content as the control program stored in 23 is stored. Further, identification data (predetermined data string) for identifying the mounting state is written in a predetermined portion (for example, between the header or the program) of the storage area of the external ROM 27. As a result, the external ROM 27 can be identified without requiring hardware such as a pull-up / pull-down resistor for identifying the mounting state of the external ROM 27.

【0018】一方、外部RAM28は、上記内容ROM
23aに記憶されている制御プログラムが転写され、又
は外部ROM27に記憶されている制御プログラムが転
写されるもので、ロードされた何れかの制御プログラム
に沿って該外部RAM28上で実行される。
On the other hand, the external RAM 28 is the above-mentioned ROM
The control program stored in 23a is transferred, or the control program stored in the external ROM 27 is transferred. The control program is executed on the external RAM 28 along with any loaded control program.

【0019】ここで、図2、図1の適用される磁気ディ
スク装置のブロック図を示す。図2は、記憶装置として
の磁気ディスク装置31のブロック図を示したもので、
上位装置であるホストコンピュータ32にインタフェー
ステバイス(例えばスカジーデバイス)33a,33b
を介して接続される。
Here, a block diagram of the magnetic disk drive to which FIGS. 2 and 1 are applied is shown. FIG. 2 shows a block diagram of a magnetic disk device 31 as a storage device.
Interface devices (for example, skagy devices) 33a and 33b are provided to the host computer 32, which is a host device.
Connected via

【0020】磁気ディスク装置31は、インタフェース
回路34にはHDC(ハードディスクコントローラ)3
5が接続され、HDC35にはホストコンピュータ32
よりインタフェース回路34を介してユーザデータ等が
入力される。また、HDC35には上述のように内部R
OM23a及び内部RAM23bが内蔵されたMPU2
3が接続され、MPU23には外部ROM27及び外部
RAM28が設けられる。MPU23にはホストコンピ
ュータ32よりインタフェース回路34及びHDC35
を介してリード命令、ライト命令等の種々のコマンドが
入力される。なお、設定部24及びバス26は省略して
ある。
In the magnetic disk device 31, the interface circuit 34 has an HDC (hard disk controller) 3
5, the HDC 35 is connected to the host computer 32.
User data and the like are input via the interface circuit 34. Further, the HDC 35 has an internal R as described above.
MPU2 with built-in OM23a and internal RAM23b
3 is connected, and the MPU 23 is provided with an external ROM 27 and an external RAM 28. The MPU 23 includes an interface circuit 34 and an HDC 35 from the host computer 32.
Various commands such as a read command and a write command are input via the. The setting unit 24 and the bus 26 are omitted.

【0021】一方、HDC35にはバッファ36が設け
られ、HDC35に入力されたユーザデータを一担格納
し、ライト時に読み出されて出力し、R/W(リード/
ライト)回路37を介してR/Wヘッド38にデータを
供給する。R/W回路37は、図示しないが復調回路、
変調回路を備え、MPU23よりライトゲート信号、リ
ードゲート信号が供給される。
On the other hand, the HDC 35 is provided with a buffer 36, which stores the user data input to the HDC 35, reads and outputs the data at the time of writing, and R / W (read / read).
Data is supplied to the R / W head 38 via the write circuit 37. The R / W circuit 37 is a demodulation circuit (not shown),
A modulator circuit is provided, and a write gate signal and a read gate signal are supplied from the MPU 23.

【0022】また、MPU23はVCM(ボイスコイル
モータ)ドライバ39を介してVCM40を駆動し、V
CM40はR/Wヘッド38を後述する磁気ディスクの
半径方向にシークさせて、所定トラック上に対して情報
の記録/再生を行わせる。さらに、MPU23はSPM
(スピンドルモータ)ドライバ41を介してSPM42
を駆動させ、SPM42は記憶媒体である磁気ディスク
43を一定速度で回転させる。
Further, the MPU 23 drives the VCM 40 via a VCM (voice coil motor) driver 39,
The CM 40 causes the R / W head 38 to seek in the radial direction of a magnetic disk, which will be described later, to record / reproduce information on a predetermined track. Furthermore, MPU23 is SPM
(Spindle motor) SPM 42 via driver 41
The SPM 42 rotates the magnetic disk 43, which is a storage medium, at a constant speed.

【0023】そこで、図3に、図1のMPUのアドレス
マップ及び外部ROMのアドレスマップの一例の説明図
を示す。また、図4に、図1のMPUにおけるプログラ
ムロードのフローチャートを示す。図3に示すMPU2
3は内部ROM23aに対応するアドレス51a、外部
ROM27に対応するアドレス51b及び外部RAM2
8に対するアドレス51cを有する。また、外部ROM
27は、上記実装状態の識別データ等が書き込まれたヘ
ッダ52aと、制御プログラムが書き込まれた領域52
bとで構成される。
Therefore, FIG. 3 shows an explanatory view of an example of the address map of the MPU and the address map of the external ROM shown in FIG. Further, FIG. 4 shows a flowchart of program loading in the MPU of FIG. MPU2 shown in FIG.
3 is an address 51a corresponding to the internal ROM 23a, an address 51b corresponding to the external ROM 27, and the external RAM 2
It has an address 51c for eight. Also, external ROM
Reference numeral 27 denotes a header 52a in which the mounting state identification data and the like are written, and an area 52 in which a control program is written.
b.

【0024】MPU23の処理動作は、図4において、
まず各入力ポートを読み出して、内部RAM23bに格
納し、上記設定部24による外部RAM28等の識別を
行う(ステップ(S)1)。そして、この外部RAM2
8の識別によるRAM(DRAM)コントローラ(MP
U23内に備えられるもので図示されていない)の設定
を行う(S2)。また、外部ROM27のヘッダ52a
の初期アドレスの設定を行う(S3)。
The processing operation of the MPU 23 is shown in FIG.
First, each input port is read and stored in the internal RAM 23b, and the external RAM 28 and the like are identified by the setting unit 24 (step (S) 1). And this external RAM2
RAM (DRAM) controller (MP
The setting is provided in U23 (not shown) (S2). Also, the header 52a of the external ROM 27
The initial address is set (S3).

【0025】続いて、外部ROM27におけるヘッダ5
2aの識別データ、その他の情報の読み出しを行い(S
4)、当該外部ROM27が有効か、無効かを判断する
(S5)。外部ROM27が実装されておらず、又は実
装されていてもヘッダ情報が初期設定値と異なる場合
(内部ROM23aの制御プログラムでの実行を意味す
る)には、外部ROM27は無効となり、内部ROM2
3aに記憶されている制御プログラムを外部RAM28
に転送する(S6)。外部RAM28上には当該制御プ
ログラムが転写される(図3の転写#1)。
Next, the header 5 in the external ROM 27
The identification data of 2a and other information are read (S
4) It is determined whether the external ROM 27 is valid or invalid (S5). If the external ROM 27 is not mounted or if the header information is different from the initial setting value even if it is mounted (meaning execution by the control program of the internal ROM 23a), the external ROM 27 becomes invalid and the internal ROM 2
The control program stored in 3a is stored in the external RAM 28
(S6). The control program is transferred onto the external RAM 28 (transfer # 1 in FIG. 3).

【0026】一方、外部ROM27が実装され、かつヘ
ッダ情報が初期設定値と一致したときには該外部ROM
27が有効と判断され、当該外部ROM27の領域52
bに記憶されている制御プログラムを外部RAM28に
転送する(S7)。外部RAM28上には当該制御プロ
グラムが転写される(図3の転写#0)。
On the other hand, when the external ROM 27 is mounted and the header information matches the initial setting value, the external ROM 27
Area 27 of the external ROM 27 is determined to be valid.
The control program stored in b is transferred to the external RAM 28 (S7). The control program is transferred onto the external RAM 28 (transfer # 0 in FIG. 3).

【0027】外部RAM28に上記何れかの制御プログ
ラムが転写されると、外部RAM28に転写された前記
プログラムに対してベリファイを行い(S8)、その後
外部RAM28上のエントリポイントにジャンプ等を行
って制御プログラムの実行、処理を行うものである(S
9)。
When any one of the above control programs is transferred to the external RAM 28, the program transferred to the external RAM 28 is verified (S8), and then jumped to an entry point on the external RAM 28 for control. The program is executed and processed (S
9).

【0028】このように、初期の内部ROM23aに記
憶されている制御プログラムに対して、不具合の対策
や、機能追加、変更の必要を生じたときに、改変された
制御プログラムが記憶された外部ROM27を接続、実
装し、又は既に実装されて実行対象の外部ROM27の
制御プログラムを改変する必要が生じたときに外部RO
M27のデータを逐次上書きできるもので、従来のよう
に制御プログラム改変のためのROM変換又はMPU2
3の交換を必要とせず容易かつ安価に行うことができ
る。この場合、類似装置の異なるタイプの間でMPU2
3を流用することができるようになるものである。
In this way, the external ROM 27 in which the modified control program is stored when it becomes necessary to take countermeasures against malfunctions or to add or change functions in the control program stored in the initial internal ROM 23a External RO when it is necessary to modify the control program of the external ROM 27 to be executed by connecting or implementing
The data of M27 can be sequentially overwritten, and ROM conversion or MPU2 for modifying the control program as in the past
It can be performed easily and inexpensively without the need for replacement of No. 3. In this case, MPU2 between different types of similar devices
3 can be diverted.

【0029】また、内部ROM23aや外部ROM27
の制御プログラムを外部RAM28にロードさせること
から、安価な低速の内部ROM23a、外部ROM27
を使用することができ、また本発明のように制御プログ
ラムを転写することから転写後の処理時間の高速化を図
ることができる。
In addition, the internal ROM 23a and the external ROM 27
Since the control program of the above is loaded into the external RAM 28, an inexpensive low-speed internal ROM 23a and external ROM 27
Can be used, and since the control program is transferred as in the present invention, the processing time after transfer can be shortened.

【0030】さらに、改変した制御プログラムは外部R
AM28上で実行されることから、アドレス値を比較し
て信号出力するようなデータバスを切換接続するような
ハードウェア(コンパレータ、マルチプレクサ等)を必
要とせず、また割込み機能をも必要とせずに、上述の機
能を実現することができ、低コスト化、高速化を図るこ
とができる。
Further, the modified control program is external R
Since it is executed on the AM 28, it does not require hardware (comparator, multiplexer, etc.) for switching and connecting a data bus for comparing address values and outputting a signal, and also does not require an interrupt function. The functions described above can be realized, and cost reduction and speedup can be achieved.

【0031】また、上述のように外部ROM27の実装
状態を識別データから識別して制御プログラムのロード
を外部ROM27、内部ROM23a間で自動的に切り
換えられることから、外部ROM27の識別、切り換え
に関してはプルアップ/プルダウン抵抗等のハードウェ
アを特別に必要とせず、より安価とすることができる。
Further, as described above, the mounting state of the external ROM 27 is identified from the identification data, and the loading of the control program can be automatically switched between the external ROM 27 and the internal ROM 23a. It does not require any special hardware such as an up / pull-down resistor and can be made cheaper.

【0032】また、設定により複数の種類の外部RAM
28を使用できるようになり、安価なRAMの選択、R
AMの安定供給を図ることができるものである。次に、
図5に、本発明の第2実施例における外部ROMのアド
レスマップの説明図を示す。また、図6に、第2実施例
におけるプログラムロードの部分フローチャートを示
す。図5において、MPU23のアドレスマップ51a
〜51cは図3と同様であるが、外部ROM27は、記
憶領域を所定数の分割ブロック61,62,63,…に
分割し、各分割ブロックに少なくともスキップ情報が記
憶されたヘッダ61a,62a,63a,…と制御プロ
グラムか記憶される領域61b,62b,63b,…と
で構成する。
Further, depending on the setting, a plurality of types of external RAM
28 can be used, inexpensive RAM selection, R
A stable supply of AM can be achieved. next,
FIG. 5 shows an explanatory diagram of the address map of the external ROM in the second embodiment of the present invention. Further, FIG. 6 shows a partial flowchart of program loading in the second embodiment. In FIG. 5, the address map 51a of the MPU 23 is shown.
51c are the same as those in FIG. 3, the external ROM 27 divides the storage area into a predetermined number of divided blocks 61, 62, 63, ... And the headers 61a, 62a, in which at least skip information is stored in each divided block. , And areas 61b, 62b, 63b, ... In which the control program is stored.

【0033】なお、先頭のヘッダ61aには外部ROM
27の実装状態の識別データが記憶されている。制御プ
ログラムは、処理実行するプログラムの全部又は一部で
あり、各分割ブロック61,62,63,…ごとに基本
的に異なった(又は同じでもよい)制御プログラムが記
憶される。
An external ROM is provided in the first header 61a.
27 mounting state identification data are stored. The control program is the whole or a part of the program to be processed and executed, and a basically different (or the same) control program is stored for each divided block 61, 62, 63, ....

【0034】このような外部ROM27は、EPROM
やOTPROMを使用する場合に効果的である。上記制
御プログラムのロードは、外部ROM27の有効、無効
を判断するまでは図4(S1〜S6)と同様である。そ
こで、図6において、外部ROM27が有効であると判
断されると、外部ROM27のヘッダ(61a)を読み
出す(S11)。読み出したヘッダに含まれるスキップ
情報(ヘッドスキップするか否かの情報)をみてヘッダ
スキップするか否かの判断を行う(S12)。
Such an external ROM 27 is an EPROM.
It is effective when using the or OTPROM. The loading of the control program is the same as in FIG. 4 (S1 to S6) until it is determined whether the external ROM 27 is valid or invalid. Therefore, in FIG. 6, when it is determined that the external ROM 27 is valid, the header (61a) of the external ROM 27 is read (S11). It is determined whether or not the header is skipped by looking at the skip information (information about whether or not the head is skipped) included in the read header (S12).

【0035】例えば、MPU23に各ブロック61,6
2,63,…の識別アドレスとして「00h」以外のデ
ータを記憶しておき、このアドレスに基づいてヘッダ6
1a,62a,63a,…からデータを読み出し、読み
出しデータが「00h」以外ならば、当該ブロックが有
効と判断し、「00h」ならば無効と判断する。すなわ
ち、無効と判断されると、ヘッダスキップを行うもの
で、転送アドレスを次のブロックにシフトし(S1
3)、有効となるまでヘッダ読み出しを繰り返す(S1
1〜S13)。
For example, each block 61, 6 in the MPU 23
Data other than "00h" is stored as the identification addresses of 2, 63, ... And the header 6
Data is read from 1a, 62a, 63a, ... If the read data is other than “00h”, the block is judged to be valid, and if it is “00h”, it is judged to be invalid. That is, if it is determined to be invalid, header skip is performed, and the transfer address is shifted to the next block (S1
3) The header reading is repeated until it becomes valid (S1).
1 to S13).

【0036】そして、当該ブロックが有効と判断される
と、外部ROM27の該当ブロックに記憶されている制
御プログラムを内部RAM23bを介して外部RAM2
8に転送する(S14)。外部RAM28上では、転送
された当該制御プログラムが転写される。なお、外部R
AM28への転写後は図4のS8以降と同様である。
When the block is judged to be valid, the control program stored in the block of the external ROM 27 is loaded into the external RAM 2 via the internal RAM 23b.
8 (S14). The transferred control program is transferred onto the external RAM 28. External R
After transfer to AM28, the process is the same as S8 and subsequent steps in FIG.

【0037】ここで、図7に、第2実施例における外部
ROMのブロック変更の説明図を示す。外部ROM27
は、OTPROM又はEPROMの場合には各ワードの
各ビットを「1」から「0」に変化させる方向であれ
ば、複数回書き直すことができるもので、例えば特定の
ビットが「1」のときに当該ブロックが有効であるとす
るところ、「0」のときに有効であるように対応させる
ものとして上書きすることにより有効なブロックを変更
することが可能になるものである。
Here, FIG. 7 shows an explanatory view of the block change of the external ROM in the second embodiment. External ROM 27
In the case of OTPROM or EPROM, it can be rewritten multiple times in the direction of changing each bit of each word from "1" to "0". For example, when a specific bit is "1", Assuming that the block is valid, it is possible to change the valid block by overwriting it so that it is valid when it is “0”.

【0038】例えば、図7(A)に示す所定のブロック
のデータ「FFh」のときに、変更又は別種の制御プロ
グラムにしたい場合には上記「FFh」データに、図7
(B)に示すように上書きし、さらにスキップ先のブロ
ックに変更又は別種の制御プログラムを上書きするもの
である。
For example, in the case of the data "FFh" of a predetermined block shown in FIG. 7A, if it is desired to change or make a control program of another type, the above "FFh" data is used.
As shown in (B), the block is overwritten, and the block at the skip destination is changed or overwritten with another type of control program.

【0039】このように、制御プログラムの改変に際し
て、外部ROMにOTPROMのようなメモリを用いる
ことにより、逐次上書きを行うことができ、安価かつ容
易にプログラム改変を行うことができるものである。
As described above, when the control program is modified, by using a memory such as an OTPROM as the external ROM, successive overwrites can be performed, and the program can be modified easily at low cost.

【0040】[0040]

【発明の効果】以上のように請求項1乃至3の発明によ
れば、内部に制御内容が記憶された内部メモリ部を備え
た演算処理部が、可換自在に実行される第1の外部メモ
リ部に書き込まれた識別データを読み込んで実装状態を
判断し、該第1の外部メモリ部の実装時に単一領域又は
スキップ情報が書き込まれた分割ブロックに記憶された
制御内容を、適宜設定手段で特定された所定種類の第2
の外部メモリ部に転写し、非実装時に内部メモリ部の制
御内容を該第2のメモリ部に転写して実行させることに
より、実行させる制御内容の改変時に第1の外部メモリ
部を実装し、又は交換するのみで足り、容易かつ低コス
トで制御内容を改変することができる。
As described above, according to the first to third aspects of the present invention, the first external unit in which the arithmetic processing unit including the internal memory unit in which the control contents are stored is executed interchangeably. The identification data written in the memory unit is read to determine the mounting state, and the control content stored in the single area or the divided block in which the skip information is written when mounting the first external memory unit is appropriately set. Second of the specified type specified in
Of the internal memory unit is transferred to the second memory unit and executed when not mounted, so that the first external memory unit is mounted when the control contents to be executed are modified, Alternatively, only the replacement is sufficient, and the control content can be modified easily and at low cost.

【0041】請求項4の発明によれば、第1の外部メモ
リ部を実質的に所定回数書き換え自在とし、制御内容の
改変時に逐次上書きを行わせることにより、制御内容の
改変を容易かつ低コストで行うことができる。請求項5
の発明によれば、上記第1の外部メモリ部、第2の外部
メモリ部及び演算処理部を、記憶媒体に対して情報の記
録/再生を行う制御手段に設けることにより、記憶媒体
に対する記録/再生の制御内容の改変を容易かつ低コス
トで行うことができる。
According to the fourth aspect of the present invention, the first external memory section can be rewritten substantially a predetermined number of times, and the control content is sequentially overwritten when the control content is modified, whereby the control content can be easily modified at low cost. Can be done at. Claim 5
According to another aspect of the invention, by providing the first external memory unit, the second external memory unit, and the arithmetic processing unit in the control means for recording / reproducing information on / from the storage medium, It is possible to easily change the control content of reproduction at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の主要構成図である。FIG. 1 is a main configuration diagram of a first embodiment of the present invention.

【図2】図1の適用される磁気ディスク装置のブロック
図である。
FIG. 2 is a block diagram of a magnetic disk device to which FIG. 1 is applied.

【図3】図1のMPUのアドレスマップ及び外部RAM
のアドレスマップの一例の説明図である。
3 is an address map and external RAM of the MPU of FIG.
3 is an explanatory diagram of an example of the address map of FIG.

【図4】図1のMPUのプログラムロードのフローチャ
ートである。
FIG. 4 is a flow chart of program loading of the MPU of FIG.

【図5】本発明の第2実施例における外部ROMのアド
レスマップの説明図である。
FIG. 5 is an explanatory diagram of an address map of an external ROM in the second embodiment of the present invention.

【図6】第2実施例におけるプログラムロードの部分フ
ローチャートである。
FIG. 6 is a partial flowchart of program loading in the second embodiment.

【図7】第2実施例における外部ROMのブロック変更
の説明図である。
FIG. 7 is an explanatory diagram of a block change of an external ROM in the second embodiment.

【図8】従来のプログラム実行の説明図である。FIG. 8 is an explanatory diagram of conventional program execution.

【符号の説明】[Explanation of symbols]

21 記憶装置 23 MPU 23a 内部ROM 23b 内部RAM 24 設定部 27 外部ROM 28 外部RAM 31 磁気ディスク装置 21 storage device 23 MPU 23a internal ROM 23b internal RAM 24 setting unit 27 external ROM 28 external RAM 31 magnetic disk device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 制御プログラム/データの制御内容が記
憶され、該制御内容を読み出して処理を行う記憶装置に
おいて、 所定の領域に実装状態の識別データが書き込まれている
と共に、前記制御プログラム/データ又は該制御プログ
ラム/データと異なる制御プログラム/データの制御内
容が記憶されたものであって、外部より可換自在に実装
される第1の外部メモリ部と、 該制御プログラム/データの制御内容又は異なる上記制
御内容が転写され、何れかの該制御内容の実行が行われ
る第2の外部メモリと、 内部に前記制御プログラム/データの制御内容が記憶さ
れた内部メモリ部を少なくとも備え、起動時に、該第1
の外部メモリ部の識別データの読み込みにより該第1の
外部メモリ部の実装状態を判断し、当該第1の外部メモ
リ部の実装時に該第1の外部メモリ部に記憶された制御
内容を該第2の外部メモリ部に転写し、該第1の外部メ
モリ部の非実装時に該内部メモリ部の制御内容を該第1
の外部メモリ部に転写して第2の外部メモリ部上で何れ
かの該制御内容の実行を行わせる演算処理部と、 を有することを特徴とする記憶装置。
1. A storage device for storing control contents of a control program / data, for reading the control contents for processing, wherein mounting state identification data is written in a predetermined area, and the control program / data is also stored. Alternatively, a control content of a control program / data different from the control program / data is stored, and a first external memory unit which is mounted so as to be exchangeable from the outside, and a control content of the control program / data or A second external memory to which different control contents are transferred and any of the control contents is executed, and at least an internal memory unit in which the control contents of the control program / data are stored are provided. The first
The mounting state of the first external memory unit is determined by reading the identification data of the external memory unit of the first external memory unit, and the control content stored in the first external memory unit at the time of mounting the first external memory unit is determined by the first external memory unit. 2 is transferred to the external memory unit, and the control contents of the internal memory unit are transferred to the first external memory unit when the first external memory unit is not mounted.
And an arithmetic processing unit that transfers the control contents to the external memory unit and executes any of the control contents on the second external memory unit.
【請求項2】 請求項1において、異なる種類の前記第
2の外部メモリ部が接続可能であって、前記演算処理部
に該第2の外部メモリ部の種類を特定する設定手段が設
けられることを特徴とする記憶装置。
2. The method according to claim 1, wherein the second external memory units of different types are connectable, and the arithmetic processing unit is provided with setting means for specifying the type of the second external memory unit. A storage device characterized by.
【請求項3】 請求項1又は2において、前記第1の外
部メモリ部の記憶領域を、所定数の分割ブロックに分割
して該分割ブロックごとにスキップ情報を記憶させ、前
記演算処理部が該スキップ情報による該当の該分割ブロ
ックに記憶された前記制御内容を前記第2の外部メモリ
部に転写させてなることを特徴とする記憶装置。
3. The storage area of the first external memory unit according to claim 1, wherein the storage area of the first external memory unit is divided into a predetermined number of divided blocks, and skip information is stored for each divided block, and the arithmetic processing unit stores the skip information. A storage device, wherein the control content stored in the corresponding divided block according to skip information is transferred to the second external memory unit.
【請求項4】 請求項3記載の第1の外部メモリ部にお
いて、記憶されている内容の一部を逐次上書きすること
により前記制御内容の改変を自在としてなることを特徴
とする記憶装置。
4. The storage device according to claim 3, wherein the control content can be freely modified by sequentially overwriting a part of the stored content.
【請求項5】 請求項1〜4の何れか一項に記載の第1
の外部メモリ部、第2の外部メモリ部、及び演算処理部
が、所定の記憶媒体を有して外部からの指示でヘッドに
より情報の記録/再生を行わせる制御手段に設けられる
ことを特徴とする記憶装置。
5. The first according to any one of claims 1 to 4.
The external memory unit, the second external memory unit, and the arithmetic processing unit are provided in a control unit that has a predetermined storage medium and causes the head to record / reproduce information according to an instruction from the outside. Storage device.
JP24615695A 1995-09-25 1995-09-25 Storage device Expired - Fee Related JP3432649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24615695A JP3432649B2 (en) 1995-09-25 1995-09-25 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24615695A JP3432649B2 (en) 1995-09-25 1995-09-25 Storage device

Publications (2)

Publication Number Publication Date
JPH0991147A true JPH0991147A (en) 1997-04-04
JP3432649B2 JP3432649B2 (en) 2003-08-04

Family

ID=17144336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24615695A Expired - Fee Related JP3432649B2 (en) 1995-09-25 1995-09-25 Storage device

Country Status (1)

Country Link
JP (1) JP3432649B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007257672A (en) * 2002-04-25 2007-10-04 Sanyo Electric Co Ltd Data processor and data processing system
JP2008152415A (en) * 2006-12-15 2008-07-03 Matsushita Electric Ind Co Ltd Access device, memory controller, non-volatile memory device, and non-volatile memory system
JP4616960B2 (en) * 2000-03-28 2011-01-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor device having external ROM terminal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616960B2 (en) * 2000-03-28 2011-01-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Semiconductor device having external ROM terminal
JP2007257672A (en) * 2002-04-25 2007-10-04 Sanyo Electric Co Ltd Data processor and data processing system
JP2008152415A (en) * 2006-12-15 2008-07-03 Matsushita Electric Ind Co Ltd Access device, memory controller, non-volatile memory device, and non-volatile memory system

Also Published As

Publication number Publication date
JP3432649B2 (en) 2003-08-04

Similar Documents

Publication Publication Date Title
JP3310060B2 (en) Storage device and control program rewriting method for the same
US5247633A (en) Configuration of high capacity disk drives with embedded ibm pc-at type computer
JPH0883193A (en) In-circuit emulator
US4651238A (en) Recording medium read/write control system
US20010029568A1 (en) Apparatus and method for preserving a region code for an optical disk drive
JP3432649B2 (en) Storage device
KR100274742B1 (en) Initiating method for copying hard-disk drive and copying apparatus thereof
US5428755A (en) Method for automatically modifying program in a flash memory of a magnetic tape unit
JPH1049312A (en) Magnetic disk drive
JPS6331809B2 (en)
JP2701372B2 (en) Magneto-optical disk drive
KR960001096B1 (en) Booting drive system
JP2002236559A (en) Multifunction peripheral storage device buffer system and method for providing buffer memory in the same system
JPH0628779A (en) Method for recording and controlling data in disk device
JP2904077B2 (en) Magnetic disk drive
JPH0728700A (en) Storage device
JP2856623B2 (en) Buffer control device
JPH09114674A (en) Hard disk device
JPH06290547A (en) High-speed data transferring method
JPH10133867A (en) Data reproducing device and data recording medium
JPS62157933A (en) Disk controller
KR19990025017A (en) Method and device for upgrading firmware code for optical disk drive through ATA / IDE interface
JPH0191375A (en) Magnetic disk controller
JPH09101865A (en) Carrier driving device
JPH11110206A (en) Disk player controller

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees