JPH098731A

JPH098731A - 光送信器

Info

Publication number: JPH098731A
Application number: JP7159156A
Authority: JP
Inventors: Kazuyuki Mori; 和行森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-06-26
Filing date: 1995-06-26
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】光送信器に関し、動作安定化のための立ち上
がり時間を必要とせず、ビット単位で光出力の劣化の検
出と異常増加の検出および光源の光出力のパルス幅の変
動を防止する光送信器を提供することを目的とする。【構成】ディジタルの入力信号を光信号に変換して出
力する光源と該光源の光出力を検出する光出力検出器を
備えた光送信器であって、該光出力検出器の出力と所定
の基準値とを比較して、該光源の光出力の正常時または
異常時に応じてそれぞれ所定の信号をビット単位で出力
する比較手段と、該比較手段の出力信号と該光源への入
力信号とから該光源の光出力の異常時には異常警報をビ
ット単位で出力する警報出力手段とで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光送信器に係り、特にビ
ット単位で光源の光出力の劣化と異常増加の検出および
光源の発振遅延による光出力のパルス幅の変動を防止す
る光送信器に関するものである。

【０００２】

【従来の技術】図15は従来例の光送信器のブロック構成
図である。従来の自動光出力制御方式（ＡＰＣ方式）を
用いた光送信器では、入力電気信号のマーク率をモニタ
し、このモニタ出力と半導体レーザ（ＬＤ）の光出力モ
ニターの平均値とを比較して、光出力の劣化の検出や、
デューティ補償（光出力のパルス幅の変動防止）を行っ
ていた。

【０００３】即ち、図15において、入力電気信号はフリ
ップフロップ回路（ＦＦ）１に入力し、クロックにより
ラッチして出力され、クロック等が正常の時にはシャッ
トダウン回路４をそのまま通ってデューティ補償回路５
とマーク率モニタ回路９に入力される。

【０００４】後述する制御部12からの制御信号により、
出力光信号のデューティが許容範囲内のときにはデュー
ティ補償回路５をそのまま通ってＬＤ駆動回路（ＬＤ
ＤＲＶ）６を介してＬＤ７に加えられ、バイアス電流制
御回路14によりバイアス電流が制御されたＬＤ７を駆動
する。ＬＤ７の出力光の一部がホトダイオード（ＰＤ）
８と、電流・電圧変換回路10により電圧に変換され、平
均値検出回路11でパルス信号から直流平均値が求められ
る。

【０００５】一方、前述したマーク率モニタ回路９で入
力信号のマーク率が求められ、このモニタ出力とＬＤ光
出力の平均値とを制御部12で比較し、出力光信号のデュ
ーティが許容範囲外のときにはデューティ補償部５に制
御信号を出力して、デューティが許容範囲内になるよう
に制御していた。制御部12では、また、ＬＤ７に加える
パルス信号およびバイアス電流が一定になるように、駆
動電流制御回路13及びバイアス電流制御回路14を制御し
ていた。

【０００６】なお、上位の装置、例えば端局装置等（図
示しない）からシャットダウン信号を入力し、あるいは
クロック断が発生したときには、シャットダウン回路４
により入力信号がＬＤ７に加えられるのを阻止する。

【０００７】

【発明が解決しようとする課題】しかしながら従来の光
送信器の構成においては、コンピュータ間のデータ転送
などバースト的なデータ（例えば“0"連続の後“１”を
入力した場合など）を扱う場合、幹線系の装置を用いる
と、該装置内回路の応答速度が比較的低速度であるため
信号の立ち上がりが追随せず、光出力の立ち上がり時間
に問題が生じていた。

【０００８】また、光送信器の低消費電力化などの要請
により、従来のＡＰＣ方式を用いない、いわゆるＡＰＣ
フリー方式による場合、装置の出荷時に調整するのみ
で、一旦出荷後は光出力劣化の検出やパルス幅の変動の
防止（デューティ補償）が不可能であった。

【０００９】本発明は上記問題点を解決するためになさ
れたもので、動作安定化のための立ち上がり時間（例え
ば１ｍＳ）を必要とせず、ビット単位で光出力の劣化と
異常増加の検出および光出力のパルス幅の変動の防止を
可能とする光送信器の提供を目的とする。

【００１０】

【課題を解決するための手段】上記問題点は以下の装置
の構成によって解決される。（請求項１）ディジタルの入力信号を光信号に変換し
て出力する光源と該光源の光出力を検出する光出力検出
器を備えた光送信器であって、該光出力検出器の出力と
所定の基準値とを比較して、該光源の光出力の正常時ま
たは異常時に応じてそれぞれ所定の信号をビット単位で
出力する比較手段と、該比較手段の出力信号と該光源へ
の入力信号とから該光源の光出力の異常時には異常警報
をビット単位で出力する警報出力手段とで構成する。

【００１１】（請求項２）請求項１に記載の警報出力
手段として、前記光源への入力信号の位相を反転した信
号と前記比較手段の出力信号との論理和を求めて出力す
るように構成する。

【００１２】（請求項３）請求項１に記載の光源の光
出力の異常時とは、前記光出力検出器の出力が所定の基
準値より小、または別の所定の基準値より大の時とす
る。（請求項４）ディジタルの入力信号を光信号に変換し
て出力する光源と該光源の光出力を検出する光出力検出
器を備えた光送信器であって、それぞれ互いに異なる複
数の基準値が設定され、該基準値と該光出力検出器の出
力を分岐して入力した値とを比較して、該光源の光出力
の正常時または劣化時に応じてそれぞれ所定の信号をビ
ット単位で出力する複数の比較手段と、該複数の比較手
段の出力信号と該光源への入力信号とから該光源の光出
力の劣化時には、ビット単位で異常警報を出力するとと
もに、該光源の光出力をビット単位で制御して所定値に
する光出力制御手段とで構成する。

【００１３】（請求項５）ディジタルの入力信号を光
信号に変換して出力する光源と該光源の光出力を検出す
る光出力検出器を備えた光送信器であって、それぞれ互
いに異なる複数の基準値が設定され、該基準値と該光出
力検出器の出力を分岐して入力した値とを比較して、該
光源の光出力の正常時または増加時に応じてそれぞれ所
定の信号をビット単位で出力する複数の比較手段と、該
複数の比較手段の出力信号と該光源への入力信号とから
該光源の光出力の増加時には、ビット単位で異常警報を
出力するとともに、該光源の駆動電流をビット単位で制
御して該光源の光出力を所定値にする駆動電流制御手段
とで構成する。

【００１４】（請求項６） “１”と“０”のレベルか
らなる入力信号を光信号に変換して出力する半導体レー
ザと該半導体レーザの光出力を検出する光出力検出器を
備えた光送信器であって、該光出力検出器の出力と該半
導体レーザへの入力信号とから該半導体レーザの発振遅
延時間をビット単位で検出する発振遅延検出手段と、該
半導体レーザへの入力信号の“１”のレベルの期間を、
該発振遅延検出手段により検出された時間分だけ長くし
て該半導体レーザを駆動する信号補正手段とで構成す
る。

【００１５】（請求項７）請求項６に記載の発振遅延
検出手段として、前記半導体レーザへの入力信号の位相
を反転した信号と前記光出力検出器の出力との論理和を
求めた後その位相を反転して出力するように構成する。

【００１６】（請求項８）請求項６に記載の信号補正
手段として、前記半導体レーザへの入力信号の“１”の
パルスと、前記発振遅延検出手段で検出した発振遅延時
間に等しい時間幅のパルスを前記“１”のパルス幅だけ
遅延させたパルスとの論理和を求めて出力するように構
成する。

【００１７】（請求項９） “１”と“０”のレベルか
らなる入力信号を光信号に変換して出力する半導体レー
ザと該半導体レーザの光出力を検出する光出力検出器を
備えた光送信器であって、該光出力検出器の出力を２分
岐し、該分岐したうちの一方と所定の基準値とを比較し
て、該比較結果と該半導体レーザへの入力信号とから該
半導体レーザの光出力の異常時には異常警報をビット単
位で出力する警報出力手段と、該分岐したうちの他方と
該半導体レーザへの入力信号とから該半導体レーザの発
振遅延時間をビット単位で検出する発振遅延検出手段
と、該半導体レーザへの入力信号の“１”のレベルの期
間を、該発振遅延検出手段により検出された時間分だけ
長くして該半導体レーザを駆動する信号補正手段とで構
成する。

【００１８】（請求項１０） “１”と“０”のレベル
からなる入力信号を光信号に変換して出力する半導体レ
ーザと該半導体レーザの光出力を検出する光出力検出器
を備えた光送信器であって、該光出力検出器の出力を複
数に分岐し、該分岐したうちの一つと該半導体レーザへ
の入力信号とから該半導体レーザの発振遅延時間をビッ
ト単位で検出する発振遅延検出手段と、該半導体レーザ
への入力信号の“１”のレベルの期間を、該発振遅延検
出手段により検出された時間分だけ長くして該半導体レ
ーザを駆動する信号補正手段と、該複数に分岐したそれ
ぞれと予め設定された互いに異なる複数の基準値とを比
較して、該半導体レーザの光出力の正常時または異常時
に応じて所定の信号をビット単位で出力する複数の比較
手段と、該複数の比較手段の出力と該半導体レーザへの
入力信号とから、該半導体レーザの光出力の異常時には
ビット単位で異常警報を出力するとともに、該半導体レ
ーザの光出力をビット単位で制御する光出力制御手段と
で構成する。

【００１９】（請求項１１） “１”と“０”のレベル
からなる入力信号を光信号に変換して出力する半導体レ
ーザと該半導体レーザの光出力を検出する光出力検出器
を備えた光送信器であって、該光出力検出器の出力を複
数に分岐し、該分岐したうちの一つと該半導体レーザへ
の入力信号とから該半導体レーザの発振遅延時間をビッ
ト単位で検出する発振遅延検出手段と、該半導体レーザ
への入力信号の“１”のレベルの期間を、該発振遅延検
出手段により検出された時間分だけ長くして該半導体レ
ーザを駆動する信号補正手段と、該複数に分岐したそれ
ぞれと予め設定された互いに異なる複数の基準値とを比
較して、該半導体レーザの光出力の正常時または異常時
に応じて所定の信号をビット単位で出力する複数の比較
手段と、該複数の比較手段の出力と該半導体レーザへの
入力信号とから、該半導体レーザの光出力の劣化時には
ビット単位で光出力劣化警報を出力するともに、該半導
体レーザの光出力をビット単位で制御する光出力制御手
段と、該複数の比較手段の出力と該半導体レーザへの入
力信号とから、該半導体レーザの光出力の増加時にはビ
ット単位で光出力増加警報を出力するともに、該半導体
レーザの駆動電流をビット単位で制御する駆動電流制御
手段とで構成する。

【００２０】

【作用】

（請求項１）光源の光出力の正常時または異常時に応
じて比較手段で所定の信号をビット単位で出力し、該光
源の光出力の異常時には警報出力手段より異常警報をビ
ット単位で出力するので、動作安定化のための立ち上が
り時間を必要とせず、ビット単位で（短時間に）光出力
の劣化、異常増加等の検出が可能となる。

【００２１】（請求項２）及び（請求項３）比較器に
おいて、例えば光源の光出力が正常時には入力信号に比
例した信号を出力し、光出力検出器の出力が所定の基準
値より小のとき（光出力の劣化時）には“Ｌ”レベルを
出力するものとする。

【００２２】すると、警報出力手段では、光源への入力
信号の位相を反転した信号と該比較手段の出力との論理
和を求めるため、光源の光出力の正常時には両者は打ち
消されて出力は“Ｌ”レベルとなる。一方、光出力の劣
化時には光源への入力信号の位相を反転した信号が出力
され、例えばこれを積分することにより“Ｈ”レベルの
光出力劣化警報を出力することになる。

【００２３】（請求項４）請求項１の発明を応用した
ものであり、複数の比較手段のそれぞれに互いに異なる
基準値を設定し、各比較手段に光出力検出器の出力を分
岐して入力する。そして、各比較器で該基準値と光出力
検出器の出力を比較して、光出力の正常時には例えば光
源の入力信号に比例した信号を出力し、光出力の劣化時
には“Ｌ”レベルの信号をビット単位で出力する。

【００２４】光出力制御手段では、これら比較手段の出
力より光源の光出力レベルを判定して、該光出力が所定
値となるように光源の光出力パワーの制御をビット単位
で行うが、それぞれ互いに異なる複数の基準値を設定し
た複数の比較手段における比較結果を用いているため
に、光出力の制御をよりきめ細かく行うことができる。
同時に、光出力の劣化時には劣化警報を出力する。

【００２５】（請求項５）上記請求項４の場合と同じ
く請求項１の発明を応用したものであるが、請求項４の
発明は光出力劣化時に対するものであり、一方、本請求
項５の発明は光出力の異常増加に対するものである。光
出力の増加時には、該増加が光源の駆動電流の変動によ
るものと考えて該光源の駆動電流をビット単位で制御し
て、該光出力が所定値となるようにする。

【００２６】（請求項６）、（請求項７）及び（請求項
８）発振遅延検出手段として例えば否定論理和手段
（ＮＯＲ）を用いて、半導体レーザへの入力信号の位相
を反転した信号と光出力検出器の出力の論理和を求める
ことにより、該否定論理和手段（ＮＯＲ）から該半導体
レーザの発振遅延時間に等しい時間幅のパルスをビット
単位で出力することができる。

【００２７】次に、信号補正手段として論理和手段（Ｏ
Ｒ）を用いて、該光源への入力信号の“１”のパルス
と、前記発振遅延時間に等しい時間幅のパルスを該
“１”のパルス幅だけ遅延させたパルスとの論理和を求
め、該論理和出力信号により該半導体レーザを駆動する
ことにより、半導体レーザの発振遅延による信号“１”
のパルス幅の減少を防止し、信号“１”に対して本来存
在すべきパルス幅100 ％の光出力を得ることができる。

【００２８】（請求項９）上記請求項１と請求項６の
各発明を組み合わせたものであり、半導体レーザの発振
遅延による信号“１”のパルス幅の減少を防止し、信号
“１”に対して本来存在すべきパルス幅100 ％の光出力
を得ることができる。また、半導体レーザの光出力の異
常時には、異常警報をビット単位で出力する。

【００２９】（請求項１０）上記請求項４と請求項６
の各発明を組み合わせたものであり、半導体レーザの発
振遅延による信号“１”のパルス幅の減少を防止し、信
号“１”に対して本来存在すべきパルス幅100 ％の光出
力を得ることができる。

【００３０】また、光出力制御手段では、それぞれ互い
に異なる複数の基準値を設定した複数の比較手段におけ
る比較結果を用いているために、光出力の制御をよりき
め細かく行うことができる。

【００３１】また、半導体レーザの光出力の異常時には
異常警報をビット単位で出力する。（請求項１１）上記請求項４、請求項５および請求項６
の各発明を組み合わせたものであり、半導体レーザの発
振遅延による信号“１”のパルス幅の減少を防止し、信
号“１”に対して本来存在すべきパルス幅100 ％の光出
力を得ることができる。

【００３２】また、光出力制御手段および駆動電流制御
手段では、それぞれ互いに異なる複数の基準値を設定し
た複数の比較手段における比較結果を用いているため
に、光出力および駆動電流の制御をビット単位でよりき
め細かく行うことができる。

【００３３】

【実施例】図１は本第１の発明の第１の実施例のブロッ
ク構成図であり、図２はその動作説明図である。図１に
おいて、ＬＤ７へ加えた入力信号（図２のＡ）によりＬ
Ｄ７が発光するが、その出力光の一部をＰＤ８により電
気信号に変換しプリアンプ15で増幅した後比較器16の一
方の入力端子に加える。

【００３４】比較器16の他方の入力端子には光出力劣化
判定のための基準電圧を加え、該基準電圧を、図２のＢ
に示すように、ＬＤ７が正常に出力している時と光出力
が劣化したときとを識別できる値に設定する。

【００３５】この結果、ＬＤ７の光出力が正常時には比
較器16からは入力信号に比例した信号（図２のＣの前半
部）を出力し、光出力が劣化してプリアンプ15の出力信
号のピーク電圧が基準電圧より小となった時には、比較
器16からは“Ｌ”レベル信号（一定値）（図２のＣの後
半部）を出力する。上記比較器16の出力を論理和ゲート
（ＯＲゲート）17の一方の入力端子に加え、他方の入力
端子に加えた前記入力信号（図２のＡ）の位相を反転し
た信号との論理和を求める。

【００３６】ＬＤ７の光出力が正常時には、ＯＲゲート
17において、図２のＡの信号の位相を反転した信号と同
図のＣの前半部の信号とが打ち消されるため、ＯＲゲー
ト17からは同図のＤの前半部に示すようにＬ”レベル
（一定値）を出力する。また、ＬＤ７の光出力の劣化時
には、ＯＲゲート17の出力は、図２のＤの後半部に示す
ように前記入力信号（Ａ）の位相を反転した信号となっ
て“Ｈ”レベルが出力され、光出力の劣化と判断でき
る。

【００３７】図３は本第１の発明の第２の実施例のブロ
ック構成図であり、図４はその動作説明図である。図３
は、前述した第１の実施例（図１）を応用したものであ
り、複数個並列に接続された比較器16-1〜16-nと、これ
ら比較器の出力に接続されたＯＲゲート17-1〜17-nと、
これらＯＲゲートの出力に接続されたＩp 制御部（Ｉp
ＣＯＮＴ）18とを有する。

【００３８】比較器16-1〜16-nの一方の入力端子にはプ
リアンプ15の出力が分岐して接続され、他方の入力端子
にはそれぞれ互いに異なる基準電圧Ｖref.1 〜Ｖref.n
を、例えばその電圧値が一定の順序で大または小となる
ように設定しておく。

【００３９】これら比較器及びＯＲゲートは、第１の実
施例の比較器16及びＯＲゲート17と同様の動作を行うた
め、Ｉp 制御部18で、ＯＲゲート17-1〜17-nのうち出力
が“Ｈ”となるＯＲゲートを認識することにより、光出
力レベルの劣化と判断でき、光出力のきめ細かい制御が
可能となる。また、図４の場合、プリアンプ15の出力が
比較器16-3に加えた基準電圧Ｖref.3 より小となった
時、光出力の劣化と判定し警報を発する。

【００４０】図５は本第２の発明の第１の実施例のブロ
ック構成図であり、図６はその動作説明図である。図５
は、ＯＲゲート19以外は図１の回路と同じである。図５
において、ＯＲゲート19の一方の入力端子には入力信号
（図６のＡ）をそのまま加え、他方の入力端子には比較
器16の出力の位相を反転した信号を加え、該ＯＲゲート
19の出力により、ＬＤ７の光異常出力等の判定を行うも
のである。

【００４１】本実施例の場合、ＬＤ７の光出力が正常時
には、比較器16からは入力信号（図６のＡ）に比例した
信号（図６のＣの前半部）を出力するため、ＯＲゲート
19ではこれら２入力が打ち消され“Ｌ”レベル（一定
値）（図６のＤの前半部）を出力する。

【００４２】また、例えばＬＤ７のバイアス電流が増大
して、その光出力が異常に大きくなった時、比較器16か
らは“Ｈ”レベル（一定値）（図６のＣの後半部）を出
力するため、ＯＲゲート19からは入力信号（図６のＡ）
をそのまま出力し、ＬＤ７の光異常出力あるいは消光比
の劣化と判断できる。

【００４３】図７は本第２の発明の第２の実施例のブロ
ック構成図であり、図８はその動作説明図である。図７
は、前述した第２の発明の第１の実施例（図５）を応用
したものであり、複数個並列に接続された比較器16-1〜
16-nと、これら比較器の出力に接続されたＯＲゲート19
-1〜19-nと、これらＯＲゲートの出力に接続されたＩb
制御部（Ｉb ＣＯＮＴ）20とを有する。

【００４４】比較器16-1〜16-nの一方の入力端子にはプ
リアンプ15の出力が分岐して接続され、他方の入力端子
にはそれぞれ互いに異なる基準電圧Ｖref.1 〜Ｖref.n
を例えばその電圧値が一定の順序で大または小となるよ
うに設定しておく。

【００４５】これら比較器及びＯＲゲートは、第２の発
明の第１の実施例の比較器16及びＯＲゲート19と同様の
動作を行うため、Ｉb 制御部20で、ＯＲゲート19-1〜19
-nのうち出力が“Ｈ”となるＯＲゲートを認識すること
により、ＬＤ７の光異常出力あるいは消光比の劣化の判
断ができ、その結果を用いてＬＤ７のバイアス電流を制
御することにより、消光比の制御も可能となる。図８の
場合、比較器入力が比較器16-2に加えた基準電圧Ｖref.
2 より大となった時、光異常出力と判定し警報を発す
る。

【００４６】図９は本第３の発明の第１の実施例のブロ
ック構成図であり、図10はその動作説明図である。図９
において、図10のＡに示すような信号“１”に対して本
来存在すべきパルス幅100 ％の入力信号が遅延回路22に
入力され、プリアンプ15による時間遅延に位相を合わせ
るために遅延が施された後（図10のＢ）、位相を反転
してＮＯＲゲート21の一方の入力端子に加えられる。

【００４７】一方、ＬＤ７の光出力の一部がＰＤ８によ
り電気信号に変換され、プリアンプ15を介して上記遅延
に等しい時間だけ遅延して、上記ＮＯＲゲート21の他
方の入力端子に加えられる。ＬＤ７が発振遅延時間ｔd
を有するとき、プリアンプ15の出力は図10のＣのように
なり、ＮＯＲゲート21からは図10のＤに示すような該発
振遅延時間ｔd に等しい幅のパルスを出力する。

【００４８】この出力パルスが、前記入力信号（図10の
Ａ）の立ち下がり部に続けて加算されるように遅延回路
23により遅延させた後（図10のＥ、遅延）、ＯＲゲー
ト24により入力信号（図10のＡ）との論理和を求める
（図10のＦ）。この論理和出力（ｔd だけパルス幅が広
くなった入力信号) によりＬＤ７を駆動すると、ＬＤ７
では、上記発振遅延（ｔd ）だけ遅延して、図10のＧに
示すような信号“１”に対して本来存在すべきパルス幅
１００％の光信号を出力することができる。

【００４９】図11、図12は本第３の発明の第２の実施例
のブロック構成図（その１）、及び（その２）である。
本第２の実施例では、前述した第３の発明の第１の実施
例（図９、図10）の場合と同様にＮＯＲゲート21-1によ
りＬＤの発振遅延時間を検出し、遅延回路23（遅延）
及びＯＲゲート24により遅延を調整することにより、検
出されたＬＤの発振遅延時間分だけＬＤ駆動波形のパル
ス幅を瞬時に増やし、光出力として信号“１”に対して
本来存在すべきパルス幅100 ％の波形を得るようにす
る。

【００５０】また、第１の発明の第２の実施例（図３、
図４）で説明したのと同様に、ＮＯＲゲート21-1〜21-n
の出力をフリップフロップ回路（ＦＦ）31-1〜31-nを介
してＩp 制御部（Ｉp ＣＯＮＴ）32に加え、Ｉp 制御部
32で、これらＮＯＲゲートのうち出力が“Ｈ”となるＮ
ＯＲゲートを認識することにより、光出力レベルの劣化
の判断ができ、光出力のきめ細かい制御も可能となる。

【００５１】図12において、ＮＯＲゲート21-1〜21-nと
Ｉp ＣＯＮＴ32の間にＦＦ31-1〜31-nを接続しているの
は、ＬＤ７の検出遅延ｔd のパルスがＩp ＣＯＮＴ32に
入力しないようにするためである。

【００５２】つまり、ＬＤ７の光出力の正常時には、Ｎ
ＯＲゲート21-1〜21-nからはＬＤ７の発振遅延時間に等
しいパルス幅のパルス（遅延パルスと略称する）を出力
するが、この遅延パルスは入力信号のパルス幅に比べて
短いため、この遅延パルスをＦＦ31-1〜31-nに入力し
て、クロックにより（本来の）入力信号パルスの中央部
分に対応するタイミングで打ち抜くことにより、この遅
延パルスはこれらＦＦから出力されず、この遅延パルス
がＩp ＣＯＮＴ32に入力してＬＤ７の光出力劣化時のパ
ルスと混同するのを防止することができる。

【００５３】なお、本実施例（図11、図12）では、ＬＤ
変調方式として、無バイアス変調を用いた場合について
説明している。また、ＬＤの駆動回路として、ダイオー
ド26、トランジスタ（ＦＥＴ）27、28、30、及びインバ
ータ29からなる差動対25を使用している。

【００５４】図13、図14は本第３の発明の第３の実施例
の装置のブロック構成図（その１）及び（その２）であ
る。本実施例は、前述した本第３の発明の第２の実施例
（図11、図12）の回路と、第２の発明の第２の実施例
（図７、図８）の回路を組み合わせたものである。

【００５５】即ち、本第３の実施例では、例えばＮＯＲ
ゲート21-1によりＬＤの発振遅延時間を検出し、遅延回
路23（遅延）及びＯＲゲート24により遅延を調整する
ことにより、検出されたＬＤの発振遅延時間分だけＬＤ
駆動波形のパルス幅を瞬時に増やし、光出力として本来
存在すべきパルス幅100 ％の波形を得るようにする。

【００５６】また、ＬＤ７の光出力劣化時には、例えば
ＮＯＲゲート21-2からＦＦ31-2を介して“Ｈ”レベルの
光出力劣化又は断警報を出力するとともに、ＮＯＲゲー
ト21-1〜21-nの出力をＦＦ31-1〜31-nを介してＩp ＣＯ
ＮＴ32に加えることにより、光出力レベルを制御する。

【００５７】更に、ＬＤ７の光出力の異常増加時には、
例えばＯＲゲート19-3からＦＦ35-3を介して“Ｈ”レベ
ルの光異常出力警報または消光比劣化警報を出力すると
ともに、ＯＲゲート19-1〜19-nの出力をＦＦ35-1〜35-n
を介してＩb ＣＯＮＴ36に加えることにより、ＬＤ７の
バイアス電流を制御して光出力を一定にすることができ
る。

【００５８】

【発明の効果】以上説明したように本発明によれば、光
源の光出力劣化や消光比劣化をビット単位で検出するこ
とができる。また、半導体レーザの発振遅延時間による
光出力のパルス幅の変動を防止することができる。

【図面の簡単な説明】

【図１】は本第１の発明の第１の実施例のブロック構成
図、

【図２】は図１の動作説明図、

【図３】は本第１の発明の第２の実施例のブロック構成
図、

【図４】は図３の動作説明図、

【図５】は本第２の発明の第１の実施例のブロック構成
図、

【図６】は図５の動作説明図、

【図７】は本第２の発明の第２の実施例のブロック構成
図、

【図８】は図７の動作説明図、

【図９】は本第３の発明の第１の実施例のブロック構成
図、

【図１０】は図９の動作説明図、

【図１１】は本第３の発明の第２の実施例のブロック構
成図（その１）、

【図１２】は本第３の発明の第２の実施例のブロック構
成図（その２）、

【図１３】は本第３の発明の第３の実施例のブロック構
成図（その１）、

【図１４】は本第３の発明の第３の実施例のブロック構
成図（その２）、

【図１５】は従来例の光送信器のブロック構成図であ
る。

【符号の説明】

1 はＦＦ、２はクロック断検出回路、３はＯＲゲー
ト、４はシャットダウン回路、５はデューティ補償回
路、６はＬＤＤＲＶ、７はＬＤ、８はＰＤ、９
はマーク率モニタ回路、10は電流・電圧変換回路、 11
は平均値検出回路、 12は制御部、13は駆動電流制御回
路、 14はバイアス電流制御回路、15はプリアンプ、
16、16-1〜16-nは比較器、17、17-1〜17-nはＯＲゲー
ト、 18はＩp ＣＯＮＴ、19、19-1〜19-nはＯＲゲー
ト、 20はＩb ＣＯＮＴ、21、21-1〜21-nはＮＯＲゲー
ト、22は遅延回路、 23は遅延回路、24はＯＲゲート、
25は差動対、 26はダイオード、27、28、30はトラン
ジスタ、 29はインバータ、31-1〜31-nはＦＦ、 32は
Ｉp ＣＯＮＴ、 33はＬＤＤＲＶ、34はトランジス
タ、 35-1〜35-nはＦＦ、 36はＩb ＣＯＮＴを示す。

Claims

【特許請求の範囲】

【請求項１】ディジタルの入力信号を光信号に変換し
て出力する光源と該光源の光出力を検出する光出力検出
器を備えた光送信器であって、該光出力検出器の出力と所定の基準値とを比較して、該
光源の光出力の正常時または異常時に応じてそれぞれ所
定の信号をビット単位で出力する比較手段と、該比較手段の出力信号と該光源への入力信号とから該光
源の光出力の異常時には異常警報をビット単位で出力す
る警報出力手段とを有することを特徴とする光送信器。
【請求項２】前記警報出力手段は、前記光源への入力
信号の位相を反転した信号と前記比較手段の出力信号と
の論理和を求めて出力する構成としたことを特徴とする
請求項１に記載の光送信器。
【請求項３】前記光源の光出力の異常時とは、前記光
出力検出器の出力が所定の基準値より小、または別の所
定の基準値より大の時であることを特徴とする請求項１
に記載の光送信器。
【請求項４】ディジタルの入力信号を光信号に変換し
て出力する光源と該光源の光出力を検出する光出力検出
器を備えた光送信器であって、それぞれ互いに異なる複数の基準値が設定され、該基準
値と該光出力検出器の出力を分岐して入力した値とを比
較して、該光源の光出力の正常時または劣化時に応じて
それぞれ所定の信号をビット単位で出力する複数の比較
手段と、該複数の比較手段の出力信号と該光源への入力信号とか
ら該光源の光出力の劣化時には、ビット単位で異常警報
を出力するとともに、該光源の光出力をビット単位で制
御して所定値にする光出力制御手段とを有することを特
徴とする光送信器。
【請求項５】ディジタルの入力信号を光信号に変換し
て出力する光源と該光源の光出力を検出する光出力検出
器を備えた光送信器であって、それぞれ互いに異なる複数の基準値が設定され、該基準
値と該光出力検出器の出力を分岐して入力した値とを比
較して、該光源の光出力の正常時または増加時に応じて
それぞれ所定の信号をビット単位で出力する複数の比較
手段と、該複数の比較手段の出力信号と該光源への入力信号とか
ら該光源の光出力の増加時には、ビット単位で異常警報
を出力するとともに、該光源の駆動電流をビット単位で
制御して該光源の光出力を所定値にする駆動電流制御手
段とを有することを特徴とする光送信器。
【請求項６】 “１”と“０”のレベルからなる入力信
号を光信号に変換して出力する半導体レーザと該半導体
レーザの光出力を検出する光出力検出器を備えた光送信
器であって、該光出力検出器の出力と該半導体レーザへの入力信号と
から該半導体レーザの発振遅延時間をビット単位で検出
する発振遅延検出手段と、該半導体レーザへの入力信号の“１”のレベルの期間
を、該発振遅延検出手段により検出された時間分だけ長
くして該半導体レーザを駆動する信号補正手段とを有す
ることを特徴とする光送信器。
【請求項７】前記発振遅延検出手段は、前記半導体レ
ーザへの入力信号の位相を反転した信号と前記光出力検
出器の出力との論理和を求めた後その位相を反転して出
力する構成としたことを特徴とする請求項６に記載の光
送信器。
【請求項８】前記信号補正手段は、前記半導体レーザ
への入力信号の“１”のパルスと、前記発振遅延検出手
段で検出した発振遅延時間に等しい時間幅のパルスを前
記“１”のパルス幅だけ遅延させたパルスとの論理和を
求めて出力する構成としたことを特徴とする請求項６に
記載の光送信器。
【請求項９】 “１”と“０”のレベルからなる入力信
号を光信号に変換して出力する半導体レーザと該半導体
レーザの光出力を検出する光出力検出器を備えた光送信
器であって、該光出力検出器の出力を２分岐し、該分岐したうちの一方と所定の基準値とを比較して、該
比較結果と該半導体レーザへの入力信号とから該半導体
レーザの光出力の異常時には異常警報をビット単位で出
力する警報出力手段と、該分岐したうちの他方と該半導体レーザへの入力信号と
から該半導体レーザの発振遅延時間をビット単位で検出
する発振遅延検出手段と、該半導体レーザへの入力信号の“１”のレベルの期間
を、該発振遅延検出手段により検出された時間分だけ長
くして該半導体レーザを駆動する信号補正手段とを有す
ることを特徴とする光送信器。
【請求項１０】 “１”と“０”のレベルからなる入力
信号を光信号に変換して出力する半導体レーザと該半導
体レーザの光出力を検出する光出力検出器を備えた光送
信器であって、該光出力検出器の出力を複数に分岐し、該分岐したうちの一つと該半導体レーザへの入力信号と
から該半導体レーザの発振遅延時間をビット単位で検出
する発振遅延検出手段と、該半導体レーザへの入力信号の“１”のレベルの期間
を、該発振遅延検出手段により検出された時間分だけ長
くして該半導体レーザを駆動する信号補正手段と、該複数に分岐したそれぞれと予め設定された互いに異な
る複数の基準値とを比較して、該半導体レーザの光出力
の正常時または異常時に応じて所定の信号をビット単位
で出力する複数の比較手段と、該複数の比較手段の出力と該半導体レーザへの入力信号
とから、該半導体レーザの光出力の異常時にはビット単
位で異常警報を出力するとともに、該半導体レーザの光
出力をビット単位で制御する光出力制御手段とを有する
ことを特徴とする光送信器。
【請求項１１】 “１”と“０”のレベルからなる入力
信号を光信号に変換して出力する半導体レーザと該半導
体レーザの光出力を検出する光出力検出器を備えた光送
信器であって、該光出力検出器の出力を複数に分岐し、該分岐したうちの一つと該半導体レーザへの入力信号と
から該半導体レーザの発振遅延時間をビット単位で検出
する発振遅延検出手段と、該半導体レーザへの入力信号の“１”のレベルの期間
を、該発振遅延検出手段により検出された時間分だけ長
くして該半導体レーザを駆動する信号補正手段と、該複数に分岐したそれぞれと予め設定された互いに異な
る複数の基準値とを比較して、該半導体レーザの光出力
の正常時または異常時に応じて所定の信号をビット単位
で出力する複数の比較手段と、該複数の比較手段の出力と該半導体レーザへの入力信号
とから、該半導体レーザの光出力の劣化時にはビット単
位で光出力劣化警報を出力するともに、該半導体レーザ
の光出力をビット単位で制御する光出力制御手段と、該複数の比較手段の出力と該半導体レーザへの入力信号
とから、該半導体レーザの光出力の増加時にはビット単
位で光出力増加警報を出力するともに、該半導体レーザ
の駆動電流をビット単位で制御する駆動電流制御手段と
を有することを特徴とする光送信器。