JPH0982666A - Formation of thin film, semiconductor device and manufacture thereof - Google Patents
Formation of thin film, semiconductor device and manufacture thereofInfo
- Publication number
- JPH0982666A JPH0982666A JP7239879A JP23987995A JPH0982666A JP H0982666 A JPH0982666 A JP H0982666A JP 7239879 A JP7239879 A JP 7239879A JP 23987995 A JP23987995 A JP 23987995A JP H0982666 A JPH0982666 A JP H0982666A
- Authority
- JP
- Japan
- Prior art keywords
- film
- platinum
- gas
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜の形成に係
り、特にプラチナ膜を形成する薄膜形成方法、半導体装
置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film formation, and more particularly to a thin film formation method for forming a platinum film, a semiconductor device and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】プラチナ（Ｐｔ）膜は、ＳｒＴｉＯ3、
（Ｂａ，Ｓｒ）ＴｉＯ3等の高誘電性材料の電極として
用いられている。従来より、半導体装置の製造工程等で
は、プラチナ膜を成膜するにはスパッタリング法が主と
して用いられていた。2. Description of the Related Art Platinum (Pt) films are made of SrTiO 3 ,
It is used as an electrode of a high dielectric material such as (Ba, Sr) TiO 3 . Conventionally, a sputtering method has been mainly used to form a platinum film in a semiconductor device manufacturing process or the like.
【０００３】図５にスパッタリング装置の一例を示す。
プラチナ膜の成膜を行う成膜室８４には、プラチナのバ
ルクからなるターゲット８６と、プラチナ膜を堆積する
基板８８とが対向して配置されている。ターゲット８６
と基板８８との間には直流電源９０が接続されており、
カソードとなるターゲット８６に大きな負の電圧が印加
できるようになっている。成膜室８４には更にＡｒ（ア
ルゴン）ガス供給配管９２が接続されており、成膜室８
４内にスパッタガスであるＡｒを導入できるようになっ
ている。また、基板保持部９４には、成膜の際に必要に
応じて基板８８を加熱するヒータ９６が設けられてい
る。FIG. 5 shows an example of a sputtering apparatus.
In a deposition chamber 84 for depositing a platinum film, a target 86 made of platinum bulk and a substrate 88 on which the platinum film is deposited are arranged to face each other. Target 86
A DC power source 90 is connected between the substrate 88 and the
A large negative voltage can be applied to the target 86 serving as the cathode. An Ar (argon) gas supply pipe 92 is further connected to the film forming chamber 84, and the film forming chamber 8
Ar, which is a sputtering gas, can be introduced into the chamber 4. Further, the substrate holding portion 94 is provided with a heater 96 that heats the substrate 88 as needed during film formation.
【０００４】次に、スパッタ法によるプラチナ膜の成膜
方法を説明する。始めに、成膜室８４内を排気口９８に
接続された真空ポンプ（図示せず）により減圧した後、
Ａｒガス供給配管９２よりＡｒガスを成膜室８４に導入
し、成膜室８４内の圧力を調整する。例えば、Ａｒガス
の流量を１００ｓｃｃｍに設定することにより、１〜５
×１０-3Ｔｏｒｒ程度の圧力に調整する。Next, a method of forming a platinum film by the sputtering method will be described. First, after depressurizing the inside of the film forming chamber 84 with a vacuum pump (not shown) connected to the exhaust port 98,
Ar gas is introduced into the film forming chamber 84 through the Ar gas supply pipe 92 to adjust the pressure in the film forming chamber 84. For example, by setting the flow rate of Ar gas to 100 sccm,
The pressure is adjusted to about 10 −3 Torr.
【０００５】次いで、基板８８とターゲット８６との間
に直流電圧を印加し、Ａｒプラズマを発生させる。これ
により、解離したＡｒイオンがカソードであるターゲッ
ト８６に衝突してプラチナ原子をスパッタする。スパッ
タされたプラチナ原子が基板８８に到達することによ
り、基板８８上にプラチナ膜が堆積される。このように
して、スパッタリング法によるプラチナ膜の形成が行わ
れていた。Then, a DC voltage is applied between the substrate 88 and the target 86 to generate Ar plasma. As a result, the dissociated Ar ions collide with the target 86, which is the cathode, to sputter platinum atoms. When the sputtered platinum atoms reach the substrate 88, a platinum film is deposited on the substrate 88. Thus, the platinum film was formed by the sputtering method.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のスパッタリング法を用いてプラチナ膜を形成する薄
膜形成方法では、凹凸パターンが描画されている基板上
にプラチナ膜を堆積すると、段差の上面と側面に同じ厚
さで膜を堆積することができないといった問題があっ
た。However, in the thin film forming method for forming a platinum film using the above-mentioned conventional sputtering method, when the platinum film is deposited on the substrate on which the concavo-convex pattern is drawn, the upper surface and the side surface of the step are formed. However, there is a problem that a film cannot be deposited with the same thickness.
【０００７】このため、複雑なパターン上にプラチナ膜
を堆積することは困難であり、例えば、ＤＲＡＭ（ダイ
ナミックランダムアクセスメモリ）の溝型キャパシタセ
ル及びスタックドキャパシタセル構造における高誘電性
材料の電極として使用できないといった問題があった。
本発明の目的は、段差表面の被覆性に優れたＣＶＤ法に
よりプラチナ膜を堆積する薄膜形成方法、並びにプラチ
ナ膜を用いた半導体装置及びその製造方法を提供するこ
とにある。Therefore, it is difficult to deposit a platinum film on a complicated pattern. For example, as an electrode made of a high dielectric material in a groove type capacitor cell of DRAM (dynamic random access memory) and a stacked capacitor cell structure. There was a problem that it could not be used.
An object of the present invention is to provide a thin film forming method for depositing a platinum film by a CVD method which is excellent in coverage of a step surface, a semiconductor device using the platinum film, and a manufacturing method thereof.
【０００８】[0008]
【課題を解決するための手段】上記目的は、有機金属化
合物を原料に用いた化学気相成長法により、プラチナ膜
を成膜することを特徴とする薄膜形成方法によって達成
される。また、上記の薄膜形成方法において、前記有機
金属化合物は、Ｐｔ（ＨＦＡ） 2であることが望まし
い。[Means for Solving the Problems] The above-mentioned object
Platinum film formed by chemical vapor deposition using a compound
Achieved by a thin film forming method characterized by forming
Is done. In the above thin film forming method, the organic
The metal compound is Pt (HFA) 2Wish to be
Yes.
【０００９】このようにＣＶＤ法によりプラチナ膜を成
膜すれば、表面凹凸がある下地基板上にも、被覆性に優
れたプラチナ膜を形成することができる。また、上記の
薄膜形成方法において、前記プラチナ膜を成膜する基板
を、３００〜６００℃の温度に加熱することが望まし
い。また、上記の薄膜形成方法において、前記プラチナ
膜を成膜する成膜室の反応圧力を１〜２０Ｔｏｒｒに設
定することが望ましい。By thus forming the platinum film by the CVD method, it is possible to form a platinum film having excellent coverage even on a base substrate having surface irregularities. Further, in the above thin film forming method, it is desirable to heat the substrate on which the platinum film is formed to a temperature of 300 to 600 ° C. In the thin film forming method described above, it is desirable to set the reaction pressure in the film forming chamber for forming the platinum film to 1 to 20 Torr.
【００１０】また、上記の薄膜形成方法において、前記
プラチナ膜を成膜する際に、前記プラチナ膜を成膜する
成膜室に水素ガスを導入することが望ましい。このよう
に成膜中に水素ガスを導入すれば、膜中への炭素の混入
が少なくなるので、配向性に優れた良質なプラチナ膜を
成膜することができる。また、上記の薄膜形成方法にお
いて、前記水素ガスの分圧が０．５〜１０Ｔｏｒｒであ
ることが望ましい。Further, in the above-mentioned thin film forming method, when forming the platinum film, it is desirable to introduce hydrogen gas into a film forming chamber for forming the platinum film. By introducing hydrogen gas during the film formation as described above, carbon is less likely to be mixed into the film, so that a good-quality platinum film having excellent orientation can be formed. In the thin film forming method, it is desirable that the partial pressure of the hydrogen gas is 0.5 to 10 Torr.
【００１１】また、上部電極と、誘電体膜と、下部電極
とが順次積層して形成されたキャパシタを有する半導体
装置において、前記上部電極又は前記下部電極は、上記
の薄膜形成方法により成膜されたプラチナ膜を有するこ
とを特徴とする半導体装置によっても達成される。ま
た、上記の半導体装置において、前記上部電極又は前記
下部電極は、チタン膜、窒化チタン膜、ルテニウム膜、
酸化ルテニウム膜、イリジウム膜、酸化イリジウム膜の
うち少なくともいずれか１つの膜と前記プラチナ膜とを
有する積層膜により構成されており、前記プラチナ膜
は、前記誘電体膜に接する側に形成されていることが望
ましい。Further, in a semiconductor device having a capacitor in which an upper electrode, a dielectric film and a lower electrode are sequentially laminated, the upper electrode or the lower electrode is formed by the above thin film forming method. And a semiconductor device having a platinum film. In the above semiconductor device, the upper electrode or the lower electrode is a titanium film, a titanium nitride film, a ruthenium film,
It is composed of a laminated film having at least one film selected from a ruthenium oxide film, an iridium film, and an iridium oxide film, and the platinum film, and the platinum film is formed on a side in contact with the dielectric film. Is desirable.
【００１２】また、上記の半導体装置において、前記上
部電極又は前記下部電極は、ルテニウム膜、酸化ルテニ
ウム膜、プラチナ膜よりなる積層膜、イリジウム膜、酸
化イリジウム膜、プラチナ膜よりなる積層膜、又は、チ
タン膜、窒化チタン膜、プラチナ膜よりなる積層膜であ
ることが望ましい。また、上記の薄膜形成方法によりプ
ラチナ膜を形成する工程を有することを特徴とする半導
体装置の製造方法によっても達成される。プラチナ膜の
成膜工程を有する半導体装置の製造方法において上記の
薄膜形成方法を用いれば、良質なプラチナ膜を成膜する
ことができるので、半導体装置の信頼性を向上すること
ができる。In the above semiconductor device, the upper electrode or the lower electrode is a ruthenium film, a ruthenium oxide film, a laminated film made of a platinum film, an iridium film, an iridium oxide film, a laminated film made of a platinum film, or It is desirable that the film is a laminated film including a titanium film, a titanium nitride film, and a platinum film. It is also achieved by a method of manufacturing a semiconductor device, which includes a step of forming a platinum film by the above-mentioned thin film forming method. By using the above-mentioned thin film forming method in the method of manufacturing a semiconductor device having a platinum film forming step, a platinum film of good quality can be formed, so that the reliability of the semiconductor device can be improved.
【００１３】[0013]
【発明の実施の形態】本発明の第１実施形態による薄膜
形成方法について図１及び図２を用いて説明する。図１
は本実施形態による薄膜形成方法に用いたＣＶＤ装置の
概略図、図２は本実施形態による薄膜形成方法により形
成したプラチナ膜におけるＸ線回折スペクトルである。A thin film forming method according to a first embodiment of the present invention will be described with reference to FIGS. FIG.
2 is a schematic view of a CVD apparatus used in the thin film forming method according to the present embodiment, and FIG. 2 is an X-ray diffraction spectrum of a platinum film formed by the thin film forming method according to the present embodiment.
【００１４】本実施形態による薄膜形成方法に用いたＣ
ＶＤ装置を図１を用いて説明する。薄膜の成長を行う成
膜室１０には、真空ポンプ１２が接続されており、成膜
室１０内部を減圧できるようになっている。成膜室１０
内部には、成膜を行う基板１４を載置するためのサセプ
タ１６が設けられている。サセプタ１６には、成膜の際
に基板１４を加熱するヒータ（図示せず）が設けられて
いる。C used in the thin film forming method according to the present embodiment
The VD device will be described with reference to FIG. A vacuum pump 12 is connected to the film forming chamber 10 for growing a thin film so that the inside of the film forming chamber 10 can be depressurized. Film forming chamber 10
A susceptor 16 for mounting the substrate 14 on which a film is to be formed is provided inside. The susceptor 16 is provided with a heater (not shown) that heats the substrate 14 during film formation.
【００１５】成膜室１０には更に、Ｈ2（水素）ガスを
導入するガス供給配管１８と、有機金属原料を含むガス
を導入するガス供給配管２０が接続されている。また、
このようにして成膜室１０内に導入されたガスが成膜室
１０内に均一に供給されるように、成膜室１０内にはシ
ャワーヘッド２２が形成されている。ガス供給配管２０
の他方は、有機金属化合物を加熱昇華させてキャリアガ
スとともに成膜室１０に導入するガス制御装置２４に接
続されている。The film forming chamber 10 is further connected to a gas supply pipe 18 for introducing H 2 (hydrogen) gas and a gas supply pipe 20 for introducing a gas containing an organometallic raw material. Also,
A shower head 22 is formed in the film forming chamber 10 so that the gas introduced into the film forming chamber 10 in this manner is uniformly supplied into the film forming chamber 10. Gas supply pipe 20
The other is connected to a gas control device 24 which heats and sublimates the organometallic compound and introduces it into the film forming chamber 10 together with the carrier gas.
【００１６】ガス制御装置２４には、金属原料であるヘ
キサフロロアセチルアセトン白金（以下、Ｐｔ（ＨＦ
Ａ）2と呼ぶ）が充填された原料容器２６が設けられて
いる。Ｐｔ（ＨＦＡ）2は室温においてオレンジ色の粉
末であり、成膜にあたってはこれを昇華して用いる。こ
のため、原料容器２６は、原料容器２６を１５０〜２０
０℃程度の温度に加熱するための恒温槽２８の内部に載
置されている。The gas control unit 24 includes hexafluoroacetylacetone platinum (hereinafter, Pt (HF
A raw material container 26 filled with A) 2 is provided. Pt (HFA) 2 is an orange powder at room temperature, and it is sublimated and used for film formation. Therefore, the raw material container 26 is the same as the raw material container 26 in the range of 150 to 20.
It is placed inside a constant temperature bath 28 for heating to a temperature of about 0 ° C.
【００１７】原料容器２６には更に、キャリアガスであ
るＡｒガスを導入するガス供給配管３０が接続されてお
り、ガス供給配管３０からＡｒガスを原料容器２６に導
入することにより、Ａｒガスとともに昇華されたＰｔ
（ＨＦＡ）2を成膜室１０に導入できるようになってい
る。また、成膜室１０、ガス供給配管１８、２０、成膜
室１０と原料容器２６間の配管には、配管内でのガスの
凝縮を抑えるためにヒータ３２が設けられており、成膜
にあたっては、Ｐｔ（ＨＦＡ）2の昇華温度より例えば
５℃程度高い１５０〜２１０℃で保温される。Further, a gas supply pipe 30 for introducing Ar gas as a carrier gas is connected to the raw material container 26. By introducing Ar gas into the raw material container 26 from the gas supply pipe 30, the gas is sublimated together with the Ar gas. Pt
(HFA) 2 can be introduced into the film forming chamber 10. Further, a heater 32 is provided in the film forming chamber 10, the gas supply pipes 18 and 20, and the pipe between the film forming chamber 10 and the raw material container 26 in order to suppress condensation of gas in the pipe. Is kept at 150 to 210 ° C., which is about 5 ° C. higher than the sublimation temperature of Pt (HFA) 2 .
【００１８】次に、本実施形態による薄膜形成方法を図
１を用いて説明する。成膜室１０内を真空ポンプ１２に
より減圧した後、プラチナ膜を堆積する基板１４をサセ
プタ１６のヒータにより加熱する。次いで、キャリアガ
スであるＡｒガスを所定の流量だけ流し、昇華されたＰ
ｔ（ＨＦＡ）2とともに成膜室に導入する。これと同時
にガス供給配管１８よりＨ2ガスを導入することによ
り、Ｐｔ（ＨＦＡ）2とＨ2ガスとが基板１４上で反応
し、基板１４上にはプラチナ膜が堆積される。Next, the thin film forming method according to the present embodiment will be explained with reference to FIG. After the pressure inside the film forming chamber 10 is reduced by the vacuum pump 12, the substrate 14 on which the platinum film is deposited is heated by the heater of the susceptor 16. Next, Ar gas, which is a carrier gas, is caused to flow at a predetermined flow rate to sublimate P
It is introduced into the film forming chamber together with t (HFA) 2 . At the same time, by introducing H 2 gas from the gas supply pipe 18, Pt (HFA) 2 and H 2 gas react with each other on the substrate 14, and a platinum film is deposited on the substrate 14.
【００１９】図２は、基板温度を５００℃、成膜室１０
内の圧力を１０Ｔｏｒｒ、キャリアガス流量を３００ｓ
ｃｃｍ、Ｈ2ガスの分圧を０．５Ｔｏｒｒとして成膜し
たプラチナ膜をＸ線回折により測定した結果である。図
中（ａ）、は（１００）シリコン基板上にプラチナ膜を
形成した場合の回折スペクトルを、（ｂ）は、（１０
０）シリコン基板上に膜厚約５０ｎｍのチタン膜と、膜
厚約１００ｎｍの窒化チタン膜とを順次形成した後、窒
化チタン膜上にプラチナ膜を形成した場合の回折スペク
トルを、（ｃ）は、（ｂ）の場合において、プラチナ膜
の成膜中にＨ2ガスを導入しなかった場合の回折スペク
トルを示している。プラチナ膜の成膜速度はともに１０
０ｎｍ／ｍｉｎとした。FIG. 2 shows that the substrate temperature is 500.degree.
Internal pressure is 10 Torr, carrier gas flow rate is 300s
It is the result of measurement by X-ray diffraction of a platinum film formed with a partial pressure of ccm and H 2 gas of 0.5 Torr. In the figure, (a) shows a diffraction spectrum when a platinum film is formed on a (100) silicon substrate, and (b) shows (10).
0) A diffraction spectrum in the case where a titanium film having a film thickness of about 50 nm and a titanium nitride film having a film thickness of about 100 nm are sequentially formed on a silicon substrate and then a platinum film is formed on the titanium nitride film is shown in (c). , (B) show diffraction spectra when H 2 gas was not introduced during the formation of the platinum film. Both platinum film formation rates are 10
0 nm / min.
【００２０】図示するように、いずれの場合にも代表的
な回折ピークが観察されており、プラチナ膜が成長され
ていることが判る。しかしながら、成膜中にＨ2ガスを
導入せずに成長したプラチナ膜（図中（ｃ））は、Ｈ2
ガスを導入して成長したプラチナ膜（図中（ｂ））と比
較してプラチナの回折ピークが小さくなっている。即
ち、成膜中にＨ2ガスを導入することにより、配向性に
優れたプラチナ膜が成膜できることが判る。As shown in the figure, typical diffraction peaks were observed in all cases, indicating that the platinum film was grown. However, platinum film grown without introducing H 2 gas during the deposition (in the figure (c)) is, H 2
The diffraction peak of platinum is smaller than that of the platinum film grown by introducing gas ((b) in the figure). That is, it is understood that by introducing H 2 gas during film formation, a platinum film having excellent orientation can be formed.
【００２１】このように、Ｈ2ガスを導入することによ
り配向性に優れたプラチナ膜を成膜できるのは、膜中に
含まれる炭素濃度を減少できるからである。プラチナ膜
を成膜する材料としてＰｔ（ＨＦＡ）2を用いた場合に
は、原料には多量に炭素が含まれるために成膜したプラ
チナ膜中にも炭素が含まれている。このような炭素の導
入が膜の配向性を劣化させるが、添加したＨ2ガスが膜
中の炭素と反応すれば、気相中又は基板表面において水
素と炭素が反応することにより炭化水素を生成して気化
するので、膜中に導入される炭素濃度を減少することが
できる。Thus, the platinum film having excellent orientation can be formed by introducing the H 2 gas because the carbon concentration contained in the film can be reduced. When Pt (HFA) 2 is used as the material for forming the platinum film, the raw material contains a large amount of carbon, and thus the formed platinum film also contains carbon. Such introduction of carbon deteriorates the orientation of the film, but if the added H 2 gas reacts with carbon in the film, hydrogen reacts with carbon in the gas phase or on the substrate surface to generate hydrocarbons. Then, the carbon concentration introduced into the film can be reduced.
【００２２】このように、本実施形態によれば、原料ガ
スとしてＰｔ（ＨＦＡ）2を用いたので、ＣＶＤ法によ
りプラチナ膜を成膜することができる。また、反応室に
水素を導入してプラチナ膜を成長したので、膜中に炭素
の混入が少なく、配向性に優れたプラチナ膜を成膜する
ことができる。なお、成膜中に導入するＨ2ガスの分圧
は、全ガス分圧の約５０％程度に設定することが望まし
い。即ち、成膜時の成膜室内圧力を１〜２０Ｔｏｒｒ程
度に設定した場合、水素分圧を０．５〜１０Ｔｏｒｒ程
度に設定することにより、良質なプラチナ膜を成膜する
ことができる。As described above, according to this embodiment, since Pt (HFA) 2 is used as the source gas, the platinum film can be formed by the CVD method. Further, since hydrogen is introduced into the reaction chamber to grow the platinum film, it is possible to form a platinum film which is less likely to contain carbon and has excellent orientation. The partial pressure of H 2 gas introduced during film formation is preferably set to about 50% of the total gas partial pressure. That is, when the pressure in the film forming chamber during film formation is set to about 1 to 20 Torr, a platinum film of good quality can be formed by setting the hydrogen partial pressure to about 0.5 to 10 Torr.
【００２３】また、本実施形態では、プラチナ膜を堆積
する際の基板温度を５００℃としたが、基板温度は３０
０〜６００℃程度に設定することが望ましい。次に本発
明の第２実施形態による半導体装置及びその製造方法に
ついて図３及び図４を用いて説明する。図３は本実施形
態による半導体装置の構造を示す図、図４は本実施形態
による半導体装置の製造方法を示す工程断面図である。In this embodiment, the substrate temperature for depositing the platinum film is 500 ° C., but the substrate temperature is 30 ° C.
It is desirable to set the temperature to about 0 to 600 ° C. Next, the semiconductor device and the method for fabricating the same according to the second embodiment of the present invention will be explained with reference to FIGS. 3A and 3B are views showing the structure of the semiconductor device according to the present embodiment, and FIGS. 4A to 4C are process sectional views showing the method for manufacturing the semiconductor device according to the present embodiment.
【００２４】本実施形態では、第１実施形態による薄膜
製造方法により形成したプラチナ膜を半導体装置に応用
する例として、プラチナ膜を上部電極とする薄膜キャパ
シタの構造及び製造方法について示す。始めに、本実施
形態による半導体装置の構造を図３を用いて説明する。
シリコン基板４０上には、チタン膜４２と、窒化チタン
膜４４と、ルテニウム膜４６と、酸化ルテニウム膜４８
とが順次積層して形成された下部電極５０が形成されて
いる。下部電極５０上には、ＳｒＴｉＯ3により形成さ
れたキャパシタ誘電体膜５２が形成されている。キャパ
シタ誘電体膜５２上には、プラチナ膜により形成された
上部電極５４が形成されている。このようにして形成さ
れたキャパシタ上には、絶縁膜５６が形成されており、
絶縁層５６に形成されたスルーホールを介して、上部電
極５４、下部電極５０に接続された配線層５８が形成さ
れている。In this embodiment, as an example of applying the platinum film formed by the thin film manufacturing method according to the first embodiment to a semiconductor device, a structure and a manufacturing method of a thin film capacitor having a platinum film as an upper electrode will be described. First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.
A titanium film 42, a titanium nitride film 44, a ruthenium film 46, and a ruthenium oxide film 48 are formed on the silicon substrate 40.
A lower electrode 50 is formed by sequentially stacking and. A capacitor dielectric film 52 made of SrTiO 3 is formed on the lower electrode 50. An upper electrode 54 made of a platinum film is formed on the capacitor dielectric film 52. An insulating film 56 is formed on the capacitor thus formed,
A wiring layer 58 connected to the upper electrode 54 and the lower electrode 50 is formed through a through hole formed in the insulating layer 56.
【００２５】次に、本実施形態による半導体装置の製造
方法を図４を用いて説明する。まず、シリコン基板４０
上に、膜厚約２０ｎｍのチタン膜４２をスパッタ法によ
り堆積する。例えば、基板温度を３５０℃、Ａｒ流量を
４０ｓｃｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５
００Ｗとして堆積する。次いで、チタン膜４２上に、膜
厚約３０ｎｍの窒化チタン膜４４をスパッタ法により堆
積する。例えば、基板温度を３５０℃、Ａｒ流量を４０
ｓｃｃｍ、Ｎ2流量を３０ｓｃｃｍ、圧力を５×１０-3
Ｔｏｒｒ、パワーを５００Ｗとして堆積する。Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIGS. First, the silicon substrate 40
A titanium film 42 having a film thickness of about 20 nm is deposited on the upper surface by a sputtering method. For example, the substrate temperature is 350 ° C., the Ar flow rate is 40 sccm, the pressure is 5 × 10 −3 Torr, and the power is 5.
It is deposited as 00W. Then, a titanium nitride film 44 having a film thickness of about 30 nm is deposited on the titanium film 42 by a sputtering method. For example, the substrate temperature is 350 ° C. and the Ar flow rate is 40.
sccm, N 2 flow rate 30 sccm, pressure 5 × 10 −3
Torr is deposited with a power of 500W.
【００２６】続いて、窒化チタン膜４４上に、膜厚約５
０ｎｍのルテニウム膜４６をスパッタ法により堆積す
る。例えば、基板温度を５００℃、Ａｒ流量を４０ｓｃ
ｃｍ、圧力を５×１０-3Ｔｏｒｒ、パワーを５００Ｗと
して堆積する。この後、ルテニウム膜４６上に、膜厚約
１００ｎｍの酸化ルテニウム膜４８をスパッタ法により
堆積する。例えば、基板温度を５００℃、Ａｒ流量を４
０ｓｃｃｍ、Ｏ2流量を３０ｓｃｃｍ、圧力を５×１０
-3Ｔｏｒｒ、パワーを５００Ｗとして堆積する。Then, a film thickness of about 5 is formed on the titanium nitride film 44.
A 0 nm ruthenium film 46 is deposited by the sputtering method. For example, the substrate temperature is 500 ° C., the Ar flow rate is 40 sc
cm, pressure 5 × 10 −3 Torr, power 500 W. Then, a ruthenium oxide film 48 having a film thickness of about 100 nm is deposited on the ruthenium film 46 by the sputtering method. For example, the substrate temperature is 500 ° C. and the Ar flow rate is 4
0 sccm, O 2 flow rate 30 sccm, pressure 5 × 10
-3 Torr and power of 500 W are deposited.
【００２７】次いで、通常のリソグラフィー技術とイオ
ンミリング技術により、酸化ルテニウム膜４８、ルテニ
ウム膜４６、窒化チタン膜４４、チタン膜４２よりなる
積層膜をパターニングし、下部電極５０を形成する（図
４（ａ））。続いて、下部電極５０上に、ＳｒＴｉＯ3
膜をＣＶＤ法により堆積し、キャパシタ誘電体膜５２を
形成する。例えば、基板温度を４５０℃、Ｏ2流量を１
ｓｌｍ、圧力を５Ｔｏｒｒとして堆積する。Next, the laminated film composed of the ruthenium oxide film 48, the ruthenium film 46, the titanium nitride film 44, and the titanium film 42 is patterned by the ordinary lithography technique and the ion milling technique to form the lower electrode 50 (see FIG. a)). Then, on the lower electrode 50, SrTiO 3
The film is deposited by the CVD method to form the capacitor dielectric film 52. For example, the substrate temperature is 450 ° C. and the O 2 flow rate is 1
Deposit with slm and pressure of 5 Torr.
【００２８】この後、イオンミリング法によりキャパシ
タ誘電体膜５２をエッチングしてパターニングを行う
（図４（ｂ））。次いで、キャパシタ誘電体膜５２上
に、プラチナ膜をＣＶＤ法により堆積する。プラチナ膜
の成膜には、例えば、第１実施形態による薄膜形成方法
を用いる。プラチナ源としてＰｔ（ＨＦＡ）2を用い、
例えば、基板温度を５００℃、成膜室１０内の圧力を１
０Ｔｏｒｒ、キャリアガス流量を３００ｓｃｃｍ、Ｈ2
ガスの分圧を０．５Ｔｏｒｒとして成膜する。After that, the capacitor dielectric film 52 is etched and patterned by the ion milling method (FIG. 4B). Then, a platinum film is deposited on the capacitor dielectric film 52 by the CVD method. For forming the platinum film, for example, the thin film forming method according to the first embodiment is used. Using Pt (HFA) 2 as the platinum source,
For example, the substrate temperature is 500 ° C. and the pressure in the film forming chamber 10 is 1
0 Torr, carrier gas flow rate 300 sccm, H 2
A film is formed with a partial pressure of gas of 0.5 Torr.
【００２９】続いて、イオンミリング法によりプラチナ
膜をエッチングして、上部電極５４を形成する（図４
（ｃ））。この後、このように形成されたキャパシタ上
にＣＶＤ法により絶縁膜５６を堆積する。次いで、下部
電極５０と上部電極５４から配線を引き出すためのスル
ーホールを絶縁膜５４に開口する。その後、配線層とな
るＡｌをスパッタ法により成膜してパターニングするこ
とにより、配線層５８を形成する（図４（ｄ））。Subsequently, the platinum film is etched by the ion milling method to form the upper electrode 54 (FIG. 4).
(C)). After that, the insulating film 56 is deposited on the thus formed capacitor by the CVD method. Then, a through hole for drawing out a wiring from the lower electrode 50 and the upper electrode 54 is opened in the insulating film 54. Thereafter, a wiring layer 58 is formed by forming a film of Al to be a wiring layer by a sputtering method and patterning it (FIG. 4D).
【００３０】このようにして形成した薄膜キャパシタの
リーク特性の評価を行った結果、キャパシタの上部電極
５４と下部電極５０との間に５Ｖのバイアスを印加した
際のリーク電流密度は１×１０-8Ａ・ｃｍ-2であった。
また、キャパシタ誘電体膜５０の有する比誘電率は２０
０であり、比誘電率が高くリーク特性に優れたキャパシ
タを形成することができた。As a result of evaluating the leak characteristic of the thin film capacitor thus formed, the leak current density when a bias of 5 V is applied between the upper electrode 54 and the lower electrode 50 of the capacitor is 1 × 10 −. It was 8 A · cm −2 .
The relative dielectric constant of the capacitor dielectric film 50 is 20.
It was 0, and a capacitor having a high relative dielectric constant and excellent leak characteristics could be formed.
【００３１】このように、本実施形態によれば、Ｐｔ
（ＨＦＡ）2を原料に用いたＣＶＤ法により成膜したプ
ラチナ薄膜によりキャパシタ電極を形成したので、Ｓｒ
ＴｉＯ 3等の高誘電性材料を誘電体膜として用いたキャ
パシタを形成することができる。なお、上記実施形態で
は、下部電極５０としてルテニウム酸化膜／ルテニウム
膜／窒化チタン膜／チタン膜よりなる積層構造を用い、
上部電極５４としてプラチナ膜を用い、キャパシタ誘電
体膜５２としてＳｒＴｉＯ3膜を用いたが、これらに限
定されるものではない。Thus, according to this embodiment, Pt
(HFA)2A film formed by the CVD method using
Since the capacitor electrode was formed by the latina thin film, Sr
TiO ThreeA capacitor using a high dielectric material such as
Pashita can be formed. In the above embodiment,
Is a ruthenium oxide film / ruthenium as the lower electrode 50.
Using a laminated structure of film / titanium nitride film / titanium film,
A platinum film is used as the upper electrode 54, and the capacitor dielectric
SrTiO 3 as body film 52ThreeMembranes were used, but only for these
It is not specified.
【００３２】例えば、チタン膜、窒化チタン膜、ルテニ
ウム膜、酸化ルテニウム膜、イリジウム膜、酸化イリジ
ウム膜のうちのいずれか１つの膜上に、又はいずれか２
つ以上の膜よりなる積層膜上にプラチナ膜を堆積し、下
部電極５０として用いてもよい。特に、窒化チタン膜／
チタン膜、酸化ルテニウム膜／ルテニウム膜、酸化イリ
ジウム膜／イリジウム膜、酸化ルテニウム膜／ルテニウ
ム膜／窒化チタン膜／チタン膜等の下地構造が望まし
い。For example, on any one of a titanium film, a titanium nitride film, a ruthenium film, a ruthenium oxide film, an iridium film, and an iridium oxide film, or any two films.
A platinum film may be deposited on a laminated film composed of three or more films and used as the lower electrode 50. In particular, titanium nitride film /
An underlying structure such as titanium film, ruthenium oxide film / ruthenium film, iridium oxide film / iridium film, ruthenium oxide film / ruthenium film / titanium nitride film / titanium film is desirable.
【００３３】また、キャパシタ誘電体膜５０としてはＳ
ｒＴｉＯ3膜の代わりに、（Ｂａ，Ｓｒ）ＴｉＯ3膜を用
いてもよいし、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3膜等を用いても
よい。また、上部電極５４を下部電極５０と同一の構造
にしてもよい。なお、積層膜により上部電極５４を形成
する場合には、例えば、各層の積層順を下部電極５０と
逆にすることにより構成すればよい。Further, as the capacitor dielectric film 50, S
Instead of the rTiO 3 film, a (Ba, Sr) TiO 3 film may be used, or a Pb (Zr, Ti) O 3 film or the like may be used. Further, the upper electrode 54 may have the same structure as the lower electrode 50. When the upper electrode 54 is formed of a laminated film, for example, the order of laminating each layer may be reversed from that of the lower electrode 50.
【００３４】[0034]
【発明の効果】以上の通り、本発明によれば、有機金属
化合物を原料に用いた化学気相成長法により、プラチナ
膜を成膜するので、表面凹凸がある下地基板上にも、被
覆性に優れたプラチナ膜を形成することができる。ま
た、上記の薄膜形成方法において、有機金属化合物にＰ
ｔ（ＨＦＡ）2を用いれば、良質なプラチナ膜を形成す
ることができる。As described above, according to the present invention, since the platinum film is formed by the chemical vapor deposition method using the organometallic compound as a raw material, the covering property can be obtained even on the underlying substrate having surface irregularities. An excellent platinum film can be formed. In addition, in the above-mentioned thin film forming method, P is added to the organometallic compound.
If t (HFA) 2 is used, a good quality platinum film can be formed.
【００３５】また、上記の薄膜形成方法において、プラ
チナ膜を成膜する基板を、３００〜６００℃の温度に加
熱すれば、良質なプラチナ膜を形成することができる。
また、上記の薄膜形成方法において、プラチナ膜を成膜
する成膜室の反応圧力を１〜２０Ｔｏｒｒに設定すれ
ば、良質なプラチナ膜を形成することができる。また、
上記の薄膜形成方法において、プラチナ膜を成膜する際
に、プラチナ膜を成膜する成膜室に水素ガスを導入すれ
ば、膜中への炭素の混入が少なくなるので、配向性に優
れた良質なプラチナ膜を成膜することができる。In the above thin film forming method, a platinum film of good quality can be formed by heating the substrate on which the platinum film is formed to a temperature of 300 to 600 ° C.
Further, in the above-mentioned thin film forming method, if the reaction pressure of the film forming chamber for forming the platinum film is set to 1 to 20 Torr, a good quality platinum film can be formed. Also,
In the above thin film forming method, when the platinum film is formed, if hydrogen gas is introduced into the film forming chamber for forming the platinum film, the carbon content in the film is reduced, so that the orientation is excellent. A good quality platinum film can be formed.
【００３６】また、上記の薄膜形成方法において、水素
ガスの分圧を０．５〜１０Ｔｏｒｒに設定すれば、上記
の効果を得ることができる。また、上部電極と、誘電体
膜と、下部電極とが順次積層して形成されたキャパシタ
を有する半導体装置において、上部電極又は下部電極
を、上記の薄膜形成方法により成膜されたプラチナ膜に
より形成すれば、表面凹凸がある下地基板上でも被覆性
に優れたプラチナ膜を形成できるので、種々の構造のキ
ャパシタ電極として用いることができる。In the above thin film forming method, if the partial pressure of hydrogen gas is set to 0.5 to 10 Torr, the above effect can be obtained. Further, in a semiconductor device having a capacitor in which an upper electrode, a dielectric film, and a lower electrode are sequentially laminated, the upper electrode or the lower electrode is formed of a platinum film formed by the above thin film forming method. By doing so, a platinum film having excellent coverage can be formed even on a base substrate having surface irregularities, so that it can be used as a capacitor electrode having various structures.
【００３７】また、上部電極又は下部電極は、チタン
膜、窒化チタン膜、ルテニウム膜、酸化ルテニウム膜、
イリジウム膜、酸化イリジウム膜のうち少なくともいず
れか１つの膜とプラチナ膜とを有する積層膜により構成
されており、プラチナ膜が、誘電体膜に接する側に形成
されている構造を適用することができる。また、上部電
極又は下部電極には、ルテニウム膜、酸化ルテニウム
膜、プラチナ膜よりなる積層膜、イリジウム膜、酸化イ
リジウム膜、プラチナ膜よりなる積層膜、又は、チタン
膜、窒化チタン膜、プラチナ膜よりなる積層膜を適用す
ることができる。The upper electrode or the lower electrode is a titanium film, a titanium nitride film, a ruthenium film, a ruthenium oxide film,
A structure in which at least one of an iridium film and an iridium oxide film and a platinum film are stacked, and the platinum film is formed on the side in contact with the dielectric film can be applied. . For the upper electrode or the lower electrode, a ruthenium film, a ruthenium oxide film, a laminated film made of a platinum film, an iridium film, an iridium oxide film, a laminated film made of a platinum film, or a titanium film, a titanium nitride film, or a platinum film is used. Can be applied.
【００３８】また、プラチナ膜の成膜工程を有する半導
体装置の製造方法において、上記の薄膜形成方法を用い
れば良質なプラチナ膜を成膜することができるので、半
導体装置の信頼性を向上することができる。Further, in the method of manufacturing a semiconductor device having a platinum film forming step, a high quality platinum film can be formed by using the above-mentioned thin film forming method, so that the reliability of the semiconductor device is improved. You can
【図１】本発明の第１実施形態による薄膜形成方法に用
いたＣＶＤ装置の概略図である。FIG. 1 is a schematic view of a CVD apparatus used in a thin film forming method according to a first embodiment of the present invention.
【図２】本発明の第１実施形態による薄膜形成方法によ
り形成したプラチナ膜におけるＸ線回折スペクトルであ
る。FIG. 2 is an X-ray diffraction spectrum of a platinum film formed by the thin film forming method according to the first embodiment of the present invention.
【図３】本発明の第２実施形態による半導体装置の構造
を示す図である。FIG. 3 is a diagram showing a structure of a semiconductor device according to a second embodiment of the present invention.
【図４】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図である。FIG. 4 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention;
【図５】従来の薄膜形成方法を説明する図である。FIG. 5 is a diagram illustrating a conventional thin film forming method.
１０…成膜室 １２…真空ポンプ １４…基板 １６…サセプタ １８…ガス供給配管 ２０…ガス供給配管 ２２…シャワーヘッド ２４…ガス制御装置 ２６…原料容器 ２８…恒温槽 ３０…ガス供給配管 ３２…ヒータ ４０…シリコン基板 ４２…チタン膜 ４４…窒化チタン膜 ４６…ルテニウム膜 ４８…酸化ルテニウム膜 ５０…下部電極 ５２…キャパシタ誘電体膜 ５４…上部電極 ５６…絶縁膜 ５８…配線層 ８４…成膜室 ８６…ターゲット ８８…基板 ９０…直流電源 ９２…Ａｒガス供給配管 ９４…基板保持部 ９６…ヒータ ９８…排気口 10 ... Film forming chamber 12 ... Vacuum pump 14 ... Substrate 16 ... Susceptor 18 ... Gas supply pipe 20 ... Gas supply pipe 22 ... Shower head 24 ... Gas control device 26 ... Raw material container 28 ... Constant temperature bath 30 ... Gas supply pipe 32 ... Heater 40 ... Silicon substrate 42 ... Titanium film 44 ... Titanium nitride film 46 ... Ruthenium film 48 ... Ruthenium oxide film 50 ... Lower electrode 52 ... Capacitor dielectric film 54 ... Upper electrode 56 ... Insulating film 58 ... Wiring layer 84 ... Film forming chamber 86 ... Target 88 ... Substrate 90 ... DC power supply 92 ... Ar gas supply pipe 94 ... Substrate holding part 96 ... Heater 98 ... Exhaust port
Claims (9)
相成長法により、プラチナ膜を成膜することを特徴とす
る薄膜形成方法。1. A thin film forming method comprising forming a platinum film by a chemical vapor deposition method using Pt (HFA) 2 as a raw material.
温度に加熱することを特徴とする薄膜形成方法。2. The thin film forming method according to claim 1, wherein the substrate on which the platinum film is formed is heated to a temperature of 300 to 600 ° C.
いて、 前記プラチナ膜を成膜する成膜室の反応圧力を１〜２０
Ｔｏｒｒに設定することを特徴とする薄膜形成方法。3. The thin film forming method according to claim 1, wherein the reaction pressure in the film forming chamber for forming the platinum film is 1 to 20.
A method of forming a thin film, characterized by setting to Torr.
形成方法において、 前記プラチナ膜を成膜する際に、前記プラチナ膜を成膜
する成膜室に水素ガスを導入することを特徴とする薄膜
形成方法。4. The thin film forming method according to claim 1, wherein when forming the platinum film, hydrogen gas is introduced into a film forming chamber for forming the platinum film. A method for forming a thin film.
を特徴とする薄膜形成方法。5. The thin film forming method according to claim 4, wherein the partial pressure of the hydrogen gas is 0.5 to 10 Torr.
順次積層して形成されたキャパシタを有する半導体装置
において、 前記上部電極又は前記下部電極は、請求項１乃至５のい
ずれかに記載の薄膜形成方法により成膜されたプラチナ
膜を有することを特徴とする半導体装置。6. A semiconductor device having a capacitor formed by sequentially stacking an upper electrode, a dielectric film, and a lower electrode, wherein the upper electrode or the lower electrode is according to any one of claims 1 to 5. A semiconductor device comprising a platinum film formed by the thin film forming method described above.
ン膜、ルテニウム膜、酸化ルテニウム膜、イリジウム
膜、酸化イリジウム膜のうち少なくともいずれか１つの
膜と前記プラチナ膜とを有する積層膜により構成されて
おり、 前記プラチナ膜は、前記誘電体膜に接する側に形成され
ていることを特徴とする半導体装置。7. The semiconductor device according to claim 6, wherein the upper electrode or the lower electrode is at least one of a titanium film, a titanium nitride film, a ruthenium film, a ruthenium oxide film, an iridium film, and an iridium oxide film. A semiconductor device comprising a laminated film including a film and the platinum film, wherein the platinum film is formed on a side in contact with the dielectric film.
積層膜、イリジウム膜、酸化イリジウム膜、プラチナ膜
よりなる積層膜、又は、チタン膜、窒化チタン膜、プラ
チナ膜よりなる積層膜であることを特徴とする半導体装
置。8. The semiconductor device according to claim 7, wherein the upper electrode or the lower electrode is a laminated film formed of a ruthenium film, a ruthenium oxide film, a platinum film, an iridium film, an iridium oxide film, and a platinum film. Alternatively, the semiconductor device is a laminated film including a titanium film, a titanium nitride film, and a platinum film.
形成方法によりプラチナ膜を形成する工程を有すること
を特徴とする半導体装置の製造方法。9. A method of manufacturing a semiconductor device, comprising a step of forming a platinum film by the thin film forming method according to claim 1.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23987995A JP3672115B2 (en) | 1995-09-19 | 1995-09-19 | Thin film forming method and semiconductor device manufacturing method |
| US08/621,597 US5874364A (en) | 1995-03-27 | 1996-03-26 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR1019960008522A KR100235545B1 (en) | 1995-03-27 | 1996-03-27 | Thin film fabricating method |
| US09/166,141 US6515843B2 (en) | 1995-03-27 | 1998-10-02 | Semiconductor capacitive device |
| KR1019990021702A KR100307463B1 (en) | 1995-03-27 | 1999-06-11 | Method for Forming Thin Film and Method for Fabricating the Semiconductor Device |
| US09/434,168 US6271077B1 (en) | 1995-03-27 | 1999-11-04 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| KR1020000001132A KR100300289B1 (en) | 1995-03-27 | 2000-01-11 | Method for forming thin film |
| KR1020000044140A KR100310558B1 (en) | 1995-03-27 | 2000-07-31 | Capacity Device and Semiconductor Device |
| KR1020000083543A KR100304797B1 (en) | 1995-03-27 | 2000-12-28 | Capacity Device and Method for Fabricating the Capacity Device, and Semiconductor Device |
| KR1020000083544A KR100334206B1 (en) | 1995-03-27 | 2000-12-28 | Method for Fabricating the Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23987995A JP3672115B2 (en) | 1995-09-19 | 1995-09-19 | Thin film forming method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982666A true JPH0982666A (en) | 1997-03-28 |
| JP3672115B2 JP3672115B2 (en) | 2005-07-13 |
Family
ID=17051245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23987995A Expired - Lifetime JP3672115B2 (en) | 1995-03-27 | 1995-09-19 | Thin film forming method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672115B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| WO2000013216A1 (en) * | 1998-08-27 | 2000-03-09 | Micron Technology, Inc. | Capacitors comprising roughened platinum layers, methods of forming roughened layers of platinum and methods of forming capacitors |
| US6420190B1 (en) | 1999-06-04 | 2002-07-16 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| JP2002524872A (en) * | 1998-09-03 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | Diffusion barrier layer and method of manufacturing the same |
| US7060615B2 (en) | 1998-08-27 | 2006-06-13 | Micron Technology, Inc. | Methods of forming roughened layers of platinum |
| US7323953B2 (en) | 2003-08-27 | 2008-01-29 | Fujitsu Media Devices Limited | Film bulk acoustic resonator and method of producing the same |
| KR100806113B1 (en) * | 2006-12-26 | 2008-02-21 | 주식회사 코윈디에스티 | Metal gas supply apparatus and remaining gas removal apparatus used for thin film depositing apparatus and method thereof |
| JP2008079328A (en) * | 2007-10-12 | 2008-04-03 | Fujitsu Media Device Kk | Piezoelectric thin film resonator and its manufacturing method |
| JP2011135618A (en) * | 2011-03-24 | 2011-07-07 | Taiyo Yuden Co Ltd | Piezoelectric thin-film resonator and manufacturing method therefor |
-
1995
- 1995-09-19 JP JP23987995A patent/JP3672115B2/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (en) * | 1997-02-25 | 1998-09-11 | Sharp Corp | Multilayer electrode using oxide conductor |
| US7291920B2 (en) | 1998-08-27 | 2007-11-06 | Micron Technology, Inc. | Semiconductor structures |
| WO2000013216A1 (en) * | 1998-08-27 | 2000-03-09 | Micron Technology, Inc. | Capacitors comprising roughened platinum layers, methods of forming roughened layers of platinum and methods of forming capacitors |
| US6281161B1 (en) | 1998-08-27 | 2001-08-28 | Micron Technology, Inc. | Platinum-containing materials and catalysts |
| US6583022B1 (en) | 1998-08-27 | 2003-06-24 | Micron Technology, Inc. | Methods of forming roughened layers of platinum and methods of forming capacitors |
| US7719044B2 (en) | 1998-08-27 | 2010-05-18 | Micron Technology, Inc. | Platinum-containing integrated circuits and capacitor constructions |
| US7060615B2 (en) | 1998-08-27 | 2006-06-13 | Micron Technology, Inc. | Methods of forming roughened layers of platinum |
| US7098503B1 (en) | 1998-08-27 | 2006-08-29 | Micron Technology, Inc. | Circuitry and capacitors comprising roughened platinum layers |
| JP2002524872A (en) * | 1998-09-03 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | Diffusion barrier layer and method of manufacturing the same |
| US6420190B1 (en) | 1999-06-04 | 2002-07-16 | Seiko Epson Corporation | Method of manufacturing ferroelectric memory device |
| US6885050B2 (en) | 1999-06-04 | 2005-04-26 | Seiko Epson Corporation | Ferroelectric memory device and method of manufacturing the same |
| US7323953B2 (en) | 2003-08-27 | 2008-01-29 | Fujitsu Media Devices Limited | Film bulk acoustic resonator and method of producing the same |
| KR100806113B1 (en) * | 2006-12-26 | 2008-02-21 | 주식회사 코윈디에스티 | Metal gas supply apparatus and remaining gas removal apparatus used for thin film depositing apparatus and method thereof |
| JP2008079328A (en) * | 2007-10-12 | 2008-04-03 | Fujitsu Media Device Kk | Piezoelectric thin film resonator and its manufacturing method |
| JP2011135618A (en) * | 2011-03-24 | 2011-07-07 | Taiyo Yuden Co Ltd | Piezoelectric thin-film resonator and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3672115B2 (en) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100235545B1 (en) | Thin film fabricating method | |
| US7923070B2 (en) | Atomic layer deposition method of forming conductive metal nitride-comprising layers | |
| TWI248983B (en) | Method of forming a Ta2O5 comprising layer | |
| US20030153181A1 (en) | Deposition of tungsten films | |
| JP2002285333A (en) | Method for producing semiconductor device | |
| KR20080032174A (en) | Manufacturing method for semiconductor devices and substrate processing apparatus | |
| KR20090039083A (en) | Method of depositing ruthenium film | |
| US5672385A (en) | Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas | |
| JP4644359B2 (en) | Deposition method | |
| JP3672115B2 (en) | Thin film forming method and semiconductor device manufacturing method | |
| JP3488007B2 (en) | Thin film forming method, semiconductor device and manufacturing method thereof | |
| WO2000036640A1 (en) | Method of forming thin film | |
| US5714194A (en) | Method for producing a ferroelectric thin film | |
| JP3676004B2 (en) | Method for forming ruthenium oxide film and method for manufacturing semiconductor device | |
| JP4437178B2 (en) | Deposition method of ferroelectric material thin film and its application | |
| TW437058B (en) | Vapor growth method and device for metal oxide dielectric film | |
| JP3137004B2 (en) | Method for manufacturing capacitor structure of semiconductor device | |
| JP3130757B2 (en) | Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same | |
| US6734100B2 (en) | Method of forming ruthenium thin film using plasma enhanced process | |
| JP3176840B2 (en) | Method for manufacturing semiconductor device | |
| JP3176069B2 (en) | Method of forming titanium monophosphide layer and use thereof | |
| JP4212013B2 (en) | Dielectric film fabrication method | |
| JP3171246B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| KR100493707B1 (en) | Ruthenium Thin Film Formation Method | |
| JP2001158964A (en) | Semiconductor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |