JP2001158964A - Semiconductor system - Google Patents

Semiconductor system

Info

Publication number
JP2001158964A
JP2001158964A JP2000307909A JP2000307909A JP2001158964A JP 2001158964 A JP2001158964 A JP 2001158964A JP 2000307909 A JP2000307909 A JP 2000307909A JP 2000307909 A JP2000307909 A JP 2000307909A JP 2001158964 A JP2001158964 A JP 2001158964A
Authority
JP
Japan
Prior art keywords
thin film
iridium
film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000307909A
Other languages
Japanese (ja)
Inventor
Masaaki Nakabayashi
正明 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000307909A priority Critical patent/JP2001158964A/en
Publication of JP2001158964A publication Critical patent/JP2001158964A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin film deposition method by which an iridium thin film or an iridium oxide thin film excellent in the coverability of the surface of difference in level and small in the variation of film thickness is deposited, to provide a semiconductor system using the same iridium thin film or iridium oxide thin film, and also to provide a method for producing the same. SOLUTION: By a chemical vapor phase growth method using Ir(DPM)3 as the raw material, an iridium thin film or an iridium oxide thin film is deposited. Even on a base substrate having surface ruggedness, the iridium thin film or iridium oxide thin film excellent in coverability can be deposited. Moreover, the variation of the film thickness can be suppressed to a small degree.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜の形成に係り、特
にイリジウム薄膜、酸化イリジウム薄膜を形成する薄膜
形成方法、半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a thin film, and more particularly to a method of forming a thin film for forming an iridium thin film or an iridium oxide thin film, a semiconductor device, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】イリジウム薄膜は、SrTiO3、(B
a,Sr)TiO3等の高誘電性材料の電極として用い
られている。従来より、半導体装置の製造工程等では、
イリジウム薄膜を成膜するにはスパッタリング法が主と
して用いられていた。
2. Description of the Related Art An iridium thin film is made of SrTiO 3 , (B
a, Sr) is used as an electrode of a high dielectric material 3 such as TiO. Conventionally, in the manufacturing process of semiconductor devices,
A sputtering method has been mainly used for forming an iridium thin film.

【0003】図11にスパッタリング装置の一例を示
す。イリジウム薄膜の成膜を行う成膜室84には、イリ
ジウムのバルクからなるターゲット86と、イリジウム
薄膜を堆積する基板88とが対向して配置されている。
ターゲット86と基板88との間には直流電源90が接
続されており、カソードとなるターゲット86に大きな
負の電圧が印加できるようになっている。成膜室84に
は更にAr(アルゴン)ガス供給配管92が接続されて
おり、成膜室84内にスパッタガスであるArを導入で
きるようになっている。また、基板保持部94には、成
膜の際に必要に応じて基板88を加熱するヒータ96が
設けられている。
FIG. 11 shows an example of a sputtering apparatus. In a film forming chamber 84 for forming an iridium thin film, a target 86 made of iridium bulk and a substrate 88 for depositing the iridium thin film are arranged to face each other.
A DC power supply 90 is connected between the target 86 and the substrate 88 so that a large negative voltage can be applied to the target 86 serving as a cathode. An Ar (argon) gas supply pipe 92 is further connected to the film forming chamber 84 so that Ar, which is a sputtering gas, can be introduced into the film forming chamber 84. Further, the substrate holding section 94 is provided with a heater 96 for heating the substrate 88 as required during film formation.

【0004】次に、スパッタ法によるイリジウム薄膜の
成膜方法を説明する。始めに、成膜室84内を排気口9
8に接続された真空ポンプ(図示せず)により減圧した
後、Arガス供給配管92よりArガスを成膜室84に
導入し、成膜室84内の圧力を調整する。例えば、Ar
ガスの流量を10〜100sccmに設定することによ
り、1〜5×10-3Torr程度の圧力に調整する。
Next, a method for forming an iridium thin film by a sputtering method will be described. First, the inside of the film forming chamber 84 is exhausted 9
After the pressure is reduced by a vacuum pump (not shown) connected to 8, Ar gas is introduced into the film formation chamber 84 from an Ar gas supply pipe 92, and the pressure in the film formation chamber 84 is adjusted. For example, Ar
By setting the gas flow rate to 10 to 100 sccm, the pressure is adjusted to about 1 to 5 × 10 −3 Torr.

【0005】次いで、基板88とターゲット86との間
に直流電圧を印加し、Arプラズマを発生させる。これ
により、解離したArイオンがカソードであるターゲッ
ト86に衝突してイリジウム原子をスパッタする。スパ
ッタされたイリジウム原子が基板88に到達することに
より、基板88上にイリジウム薄膜が堆積される。この
ようにして、スパッタリング法によるイリジウム薄膜の
形成が行われていた。
Next, a DC voltage is applied between the substrate 88 and the target 86 to generate Ar plasma. As a result, the dissociated Ar ions collide with the target 86 serving as the cathode to sputter iridium atoms. When the sputtered iridium atoms reach the substrate 88, an iridium thin film is deposited on the substrate 88. Thus, the iridium thin film was formed by the sputtering method.

【0006】また、最近では、特開平6−290789
号公報に、イリジウムの有機化合物を用いたCVD(化
学気相成長:Chemical Vapor Deposition)法によりイ
リジウム薄膜を形成する方法が提案されている。
Recently, Japanese Patent Application Laid-Open No. 6-290789 has disclosed
Japanese Patent Laid-Open Publication No. HEI 7-264, proposes a method of forming an iridium thin film by a CVD (Chemical Vapor Deposition) method using an organic compound of iridium.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来のスパッタリング法を用いてイリジウム薄膜を形成す
る薄膜形成方法では、凹凸パターンが描画されている基
板上にイリジウム薄膜を堆積すると、段差の上面と側面
に同じ厚さで膜を堆積することができないといった問題
があった。
However, in the thin film forming method for forming an iridium thin film using the above-mentioned conventional sputtering method, when an iridium thin film is deposited on a substrate on which a concavo-convex pattern is drawn, the upper surface and the side surface of the step are formed. However, there is a problem that a film cannot be deposited with the same thickness.

【0008】このため、複雑なパターン上にイリジウム
薄膜を堆積することは困難であり、例えば、DRAM
(ダイナミックランダムアクセスメモリ)の溝型キャパ
シタセル及びスタックドキャパシタセル構造における高
誘電性材料の電極として使用できないといった問題があ
った。また、特開平6−290789号公報記載の方法
によりイリジウム薄膜を堆積した場合には、凹凸パター
ンを有する基板上での被覆性はスパッタリング法により
堆積した場合と比較して非常に優れているが、イリジウ
ムの原料として、例えばイリジウムアセチルアセトネー
ト(以下、Ir(acac)3と呼ぶ)を用いた場合に
は、原料ガスを安定して供給することが難しく、成膜さ
れるイリジウム薄膜の膜厚ばらつきが大きくなるといっ
た問題があった。加えて、CVD法により成膜した際に
イリジウム薄膜の膜厚ばらつきを小さくできる原材料は
見いだされていなかった。
For this reason, it is difficult to deposit an iridium thin film on a complicated pattern.
(Dynamic Random Access Memory) There is a problem that it cannot be used as an electrode of a high dielectric material in a grooved capacitor cell and a stacked capacitor cell structure. Further, when an iridium thin film is deposited by the method described in JP-A-6-290789, the coatability on a substrate having a concavo-convex pattern is much better than when deposited by a sputtering method. When, for example, iridium acetylacetonate (hereinafter referred to as Ir (acac) 3 ) is used as a source of iridium, it is difficult to stably supply the source gas, and the thickness of the formed iridium thin film varies. There was a problem that it became large. In addition, there has not been found any raw material capable of reducing the variation in the thickness of the iridium thin film when formed by the CVD method.

【0009】本発明の目的は、段差表面の被覆性に優れ
たCVD法により膜厚ばらつきが小さいイリジウム薄
膜、酸化イリジウム薄膜を堆積する薄膜形成方法、並び
にイリジウム薄膜、酸化イリジウム薄膜を用いる半導体
装置及びその製造方法を提供することにある。
An object of the present invention is to provide a thin film forming method for depositing an iridium thin film and an iridium oxide thin film having small film thickness variations by a CVD method having excellent step surface coverage, a semiconductor device using the iridium thin film and the iridium oxide thin film. It is to provide a manufacturing method thereof.

【0010】[0010]

【課題を解決するための手段】上記目的は、Ir(DP
M)3を原料に用いた化学気相成長法により、イリジウ
ム薄膜又は酸化イリジウム薄膜を成膜することを特徴と
する薄膜形成方法によって達成される。また、上記の薄
膜形成方法において、前記イリジウム薄膜又は前記酸化
イリジウム薄膜を成膜する基板を、500〜600℃の
温度に加熱することが望ましい。
An object of the present invention is to provide an Ir (DP)
M) A thin film forming method characterized by forming an iridium thin film or an iridium oxide thin film by a chemical vapor deposition method using 3 as a raw material. In the above-mentioned thin film forming method, it is preferable that the substrate on which the iridium thin film or the iridium oxide thin film is formed is heated to a temperature of 500 to 600 ° C.

【0011】また、上記の薄膜形成方法において、前記
イリジウム薄膜又は前記酸化イリジウム薄膜を成膜する
成膜室の反応圧力を1〜20Torrに設定することが
望ましい。また、上記の薄膜形成方法において、前記イ
リジウム薄膜を成膜する際には、前記イリジウム薄膜を
成膜する成膜室に水素ガスを導入することが望ましい。
In the above-described thin film forming method, it is preferable that a reaction pressure in a film forming chamber for forming the iridium thin film or the iridium oxide thin film is set to 1 to 20 Torr. In the above-described thin film forming method, when forming the iridium thin film, it is desirable to introduce hydrogen gas into a film formation chamber where the iridium thin film is formed.

【0012】また、上記の薄膜形成方法において、前記
水素ガスの分圧が0.1〜14Torrであることが望
ましい。また、上記の薄膜形成方法において、前記酸化
イリジウム薄膜を成膜する際には、前記酸化イリジウム
薄膜を成膜する成膜室に、酸素ガスを0.5〜16To
rrの分圧で導入することが望ましい。
In the above-mentioned thin film forming method, it is preferable that the partial pressure of the hydrogen gas is 0.1 to 14 Torr. In the thin film forming method, when forming the iridium oxide thin film, an oxygen gas is supplied to the film forming chamber where the iridium oxide thin film is formed in an amount of 0.5 to 16 To.
It is desirable to introduce at a partial pressure of rr.

【0013】また、上記の薄膜形成方法により形成され
たイリジウム薄膜又は酸化イリジウム薄膜を有すること
を特徴とする半導体装置によっても達成される。また、
上部電極と、誘電体膜と、下部電極とが順次積層して形
成されたキャパシタを有する半導体装置において、前記
上部電極又は前記下部電極は、上記の薄膜形成方法によ
り成膜されたイリジウム薄膜を有することを特徴とする
半導体装置によっても達成される。
The present invention is also achieved by a semiconductor device having an iridium thin film or an iridium oxide thin film formed by the above-described thin film forming method. Also,
In a semiconductor device having a capacitor in which an upper electrode, a dielectric film, and a lower electrode are sequentially laminated, the upper electrode or the lower electrode has an iridium thin film formed by the above-described thin film forming method. This is also achieved by a semiconductor device characterized by the above.

【0014】また、上記の半導体装置において、前記上
部電極又は前記下部電極は、前記イリジウム薄膜と、酸
化イリジウム薄膜との積層膜であることが望ましい。ま
た、上記の半導体装置において、前記上部電極又は前記
下部電極は、前記イリジウム薄膜とプラチナ薄膜との積
層膜であることが望ましい。また、上記の半導体装置に
おいて、前記上部電極又は前記下部電極は、前記イリジ
ウム薄膜と、酸化イリジウム薄膜と、プラチナ薄膜との
積層膜であることが望ましい。
Further, in the above-mentioned semiconductor device, it is preferable that the upper electrode or the lower electrode is a laminated film of the iridium thin film and the iridium oxide thin film. Further, in the above-described semiconductor device, it is preferable that the upper electrode or the lower electrode is a laminated film of the iridium thin film and the platinum thin film. In the above-described semiconductor device, it is preferable that the upper electrode or the lower electrode is a laminated film of the iridium thin film, the iridium oxide thin film, and a platinum thin film.

【0015】また、上記の半導体装置において、前記酸
化イリジウム薄膜は、上記の薄膜形成方法により形成さ
れた酸化イリジウム薄膜であることが望ましい。また、
上記の薄膜形成方法によりイリジウム薄膜又は酸化イリ
ジウム薄膜を形成する工程を有することを特徴とする半
導体装置の製造方法によっても達成される。
In the above-described semiconductor device, the iridium oxide thin film is preferably an iridium oxide thin film formed by the above-described thin film forming method. Also,
The present invention is also achieved by a method for manufacturing a semiconductor device, comprising a step of forming an iridium thin film or an iridium oxide thin film by the above-described thin film forming method.

【0016】[0016]

【作用】本発明によれば、Ir(DPM)3を原料に用
いたCVD法によりイリジウム薄膜、酸化イリジウムを
成膜するので、表面凹凸がある下地基板上にも、被覆性
に優れたイリジウム薄膜及び酸化イリジウム薄膜を形成
することができる。また、従来のIr(acac)3
原料に用いた成膜方法と比較して、膜厚のばらつきを小
さく抑えることができる。
According to the present invention, an iridium thin film and an iridium oxide are formed by a CVD method using Ir (DPM) 3 as a raw material. And an iridium oxide thin film can be formed. Further, as compared with a conventional film forming method using Ir (acac) 3 as a raw material, variation in film thickness can be suppressed to be small.

【0017】また、成膜する基板温度を500〜600
℃の温度に設定すれば、良質のイリジウム薄膜又は酸化
イリジウム薄膜を形成することができる。また、成膜室
の反応圧力を1〜20Torrに設定すれば、良質のイ
リジウム薄膜及び酸化イリジウム薄膜を形成することが
できる。また、イリジウム薄膜成膜の際に、成膜室内に
水素ガスを導入すれば、膜中への炭素の混入が少ないイ
リジウム薄膜を形成できるので、イリジウム薄膜の抵抗
率を大幅に減少することができる。また表面の平坦性を
改善することができる。
Further, the substrate temperature for forming a film is set to 500 to 600.
If the temperature is set to ° C., a high-quality iridium thin film or iridium oxide thin film can be formed. When the reaction pressure in the film formation chamber is set to 1 to 20 Torr, a high-quality iridium thin film and iridium oxide thin film can be formed. In addition, when hydrogen gas is introduced into the film formation chamber during the formation of an iridium thin film, an iridium thin film in which carbon is little mixed into the film can be formed, so that the resistivity of the iridium thin film can be significantly reduced. . Further, the flatness of the surface can be improved.

【0018】また、水素ガスの分圧を0.1〜14To
rrに設定すれば、上記の効果を得ることができる。ま
た、酸化イリジウム薄膜を成膜する際に成膜室に導入す
る酸素ガスの分圧を0.5〜16Torrに設定すれ
ば、良質の酸化イリジウム薄膜を形成することができ
る。
The partial pressure of the hydrogen gas is set to 0.1 to 14 To
If rr is set, the above effect can be obtained. In addition, when the partial pressure of the oxygen gas introduced into the film formation chamber when forming the iridium oxide thin film is set to 0.5 to 16 Torr, a good quality iridium oxide thin film can be formed.

【0019】また、上記の薄膜形成方法により膜厚ばら
つきが小さく良質なイリジウム薄膜又は酸化イリジウム
薄膜を形成するので、半導体装置の信頼性等を向上する
ことができる。また、上記のイリジウム薄膜は、上部電
極と、誘電体膜と、下部電極とが順次積層して形成され
たキャパシタを有する半導体装置に適用することができ
る。
Further, since a high-quality iridium thin film or iridium oxide thin film having a small thickness variation and a good quality is formed by the above-described thin film forming method, the reliability of the semiconductor device can be improved. Further, the iridium thin film can be applied to a semiconductor device having a capacitor in which an upper electrode, a dielectric film, and a lower electrode are sequentially stacked.

【0020】また、上記の半導体装置において、上部電
極又は下部電極には、イリジウム薄膜と酸化イリジウム
薄膜との積層膜を適用することができる。また、上記の
半導体装置において、上部電極又は下部電極には、イリ
ジウム薄膜とプラチナ薄膜との積層膜を適用することが
できる。また、上記の半導体装置において、上部電極又
は下部電極には、イリジウム薄膜と、酸化イリジウム薄
膜と、プラチナ薄膜との積層膜を適用することができ
る。
In the above semiconductor device, a laminated film of an iridium thin film and an iridium oxide thin film can be applied to the upper electrode or the lower electrode. In the above semiconductor device, a stacked film of an iridium thin film and a platinum thin film can be applied to the upper electrode or the lower electrode. In the above semiconductor device, a stacked film of an iridium thin film, an iridium oxide thin film, and a platinum thin film can be applied to the upper electrode or the lower electrode.

【0021】また、上記の半導体装置において、酸化イ
リジウム薄膜を上記の薄膜形成方法により形成すれば、
良質な酸化イリジウム薄膜を形成できるので、半導体装
置の信頼性等を向上することができる。また、上記の薄
膜形成方法によりイリジウム薄膜又は酸化イリジウム薄
膜を形成すれば、良質な半導体装置を製造することがで
きる。
In the above semiconductor device, if the iridium oxide thin film is formed by the above thin film forming method,
Since a high-quality iridium oxide thin film can be formed, reliability and the like of a semiconductor device can be improved. In addition, when an iridium thin film or an iridium oxide thin film is formed by the above thin film forming method, a high-quality semiconductor device can be manufactured.

【0022】[0022]

【実施例】本発明の第1の実施例による薄膜形成方法に
ついて図1乃至図5を用いて説明する。図1は本実施例
による薄膜形成方法に用いたCVD装置の概略図、図2
は本実施例による薄膜形成方法により形成したイリジウ
ム薄膜及び酸化イリジウム薄膜におけるX線回折スペク
トル、図3は成膜時間に対するイリジウム薄膜の膜厚変
化を示すグラフ、図4は水素分圧とイリジウム薄膜の抵
抗率との関係を示すグラフ、図5は水素分圧とイリジウ
ム薄膜の表面凹凸性との関係を示すグラフである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming a thin film according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic view of a CVD apparatus used in the thin film forming method according to the present embodiment.
Is an X-ray diffraction spectrum of the iridium thin film and the iridium oxide thin film formed by the thin film forming method according to the present embodiment, FIG. 3 is a graph showing a change in the film thickness of the iridium thin film with respect to the film formation time, and FIG. FIG. 5 is a graph showing the relationship between the resistivity and FIG. 5 is a graph showing the relationship between the hydrogen partial pressure and the surface irregularities of the iridium thin film.

【0023】本実施例による薄膜形成方法に用いたCV
D装置を図1を用いて説明する。薄膜の成長を行う成膜
室10には、真空ポンプ12が接続されており、成膜室
10内部を減圧できるようになっている。成膜室10内
部には、成膜を行う基板14を載置するためのサセプタ
16が設けられている。サセプタ16には、成膜の際に
基板14を加熱するヒータ(図示せず)が設けられてい
る。
The CV used in the thin film forming method according to this embodiment
The D device will be described with reference to FIG. A vacuum pump 12 is connected to the film forming chamber 10 for growing a thin film, so that the pressure inside the film forming chamber 10 can be reduced. A susceptor 16 for mounting a substrate 14 on which a film is to be formed is provided inside the film forming chamber 10. The susceptor 16 is provided with a heater (not shown) for heating the substrate 14 during film formation.

【0024】成膜室10には更に、H2(水素)又はO2
(酸素)ガスを導入するガス供給配管18と、有機金属
原料を含むガスを導入するガス供給配管20が接続され
ている。また、このようにして成膜室10内に導入され
たガスが成膜室10内に均一に供給されるように、成膜
室10内にはシャワーヘッド22が形成されている。ガ
ス供給配管20の他方は、金属化合物を加熱昇華させて
キャリアガスとともに成膜室10に導入するガス制御装
置24に接続されている。
The film forming chamber 10 further contains H 2 (hydrogen) or O 2
A gas supply pipe 18 for introducing (oxygen) gas and a gas supply pipe 20 for introducing a gas containing an organic metal material are connected. Further, a shower head 22 is formed in the film forming chamber 10 so that the gas introduced into the film forming chamber 10 in this way is uniformly supplied into the film forming chamber 10. The other end of the gas supply pipe 20 is connected to a gas control device 24 that heats and sublimates the metal compound and introduces the metal compound into the film formation chamber 10 together with the carrier gas.

【0025】ガス制御装置24には、一般式、The gas control device 24 has a general formula

【0026】[0026]

【化1】 で示される金属原料であるイリジウムジピバロイルメタ
ン(以下Ir(DPM) 3と呼ぶ)が充填された原料容
器26が設けられている。Ir(DPM)3は室温にお
いてオレンジ色の粉末であり、成膜にあたってはこれを
昇華して用いる。このため、原料容器26は、原料容器
26を150〜200℃程度の温度に加熱するための恒
温槽28の内部に載置されている。
Embedded imageIridium dipivaloyl meta, a metal raw material represented by
(Hereinafter Ir (DPM) ThreeRaw material volume)
A vessel 26 is provided. Ir (DPM)ThreeIs at room temperature
Is an orange powder.
Sublimate and use. For this reason, the raw material container 26 is
26 to a temperature of about 150 to 200 ° C.
It is placed inside the warm bath 28.

【0027】原料容器26には更に、キャリアガスであ
るArガスを導入するガス供給配管30が接続されてお
り、ガス供給配管30からArガスを原料容器26に導
入することにより、Arガスとともに昇華されたIr
(DPM)3を成膜室10に導入できるようになってい
る。また、成膜室10、ガス供給配管18、20、成膜
室10と原料容器26間の配管には、配管内でのガスの
凝縮を抑えるためにヒータ32が設けられており、成膜
にあたっては、Ir(DPM)3の昇華温度より例えば
5℃程度高い150〜210℃で保温される。
A gas supply pipe 30 for introducing Ar gas, which is a carrier gas, is further connected to the raw material container 26. By introducing Ar gas from the gas supply pipe 30 into the raw material container 26, sublimation is performed together with Ar gas. Ir
(DPM) 3 can be introduced into the film forming chamber 10. A heater 32 is provided in the film forming chamber 10, the gas supply pipes 18 and 20, and the pipe between the film forming chamber 10 and the raw material container 26 in order to suppress gas condensation in the pipe. Is kept at 150 to 210 ° C. which is higher than the sublimation temperature of Ir (DPM) 3 by, for example, about 5 ° C.

【0028】次に、本実施例による薄膜形成方法を図1
を用いて説明する。成膜室10内を真空ポンプ12によ
り減圧した後、イリジウム薄膜を堆積する基板14をサ
セプタ16のヒータにより加熱する。次いで、キャリア
ガスであるArガスを所定の流量だけ流し、昇華された
Ir(DPM)3とともに成膜室に導入する。これと同
時にガス供給配管18よりH2ガスを導入することによ
り、Ir(DPM)3とH2ガスとが基板14上で反応
し、基板14上にはイリジウム薄膜が堆積される。
Next, the method of forming a thin film according to the present embodiment is shown in FIG.
This will be described with reference to FIG. After the pressure in the film forming chamber 10 is reduced by the vacuum pump 12, the substrate 14 on which the iridium thin film is deposited is heated by the heater of the susceptor 16. Next, an Ar gas as a carrier gas is flowed at a predetermined flow rate and introduced into the film formation chamber together with the sublimated Ir (DPM) 3 . At the same time, by introducing H 2 gas from the gas supply pipe 18, Ir (DPM) 3 and H 2 gas react on the substrate 14, and an iridium thin film is deposited on the substrate 14.

【0029】基板14上に酸化イリジウム薄膜を堆積す
る際には、H2ガスの代わりにO2ガスを成膜室10内に
導入し、Ir(DPM)3とO2ガスとを基板14上で反
応させればよい。図2は、成膜室10内の圧力を10T
orr、キャリアガス流量を300sccm、H2ガス
又はO2ガスの分圧を0.5Torrとして成膜したイ
リジウム薄膜及び酸化イリジウム薄膜をX線回折により
測定した結果である。図中(a)が酸化イリジウム薄膜
を成長したシリコン基板からの回折スペクトルを、
(b)がイリジウム薄膜を成長したシリコン基板からの
回折スペクトルを示している。
When depositing an iridium oxide thin film on the substrate 14, O 2 gas is introduced into the film forming chamber 10 instead of H 2 gas, and Ir (DPM) 3 and O 2 gas are deposited on the substrate 14. The reaction may be carried out. FIG. 2 shows that the pressure in the film forming chamber 10 is 10 T
This is a result of measuring an iridium thin film and an iridium oxide thin film formed by setting the carrier gas flow rate to 300 sccm and the partial pressure of H 2 gas or O 2 gas to 0.5 Torr by X-ray diffraction. In the figure, (a) shows the diffraction spectrum from the silicon substrate on which the iridium oxide thin film was grown,
(B) shows a diffraction spectrum from the silicon substrate on which the iridium thin film was grown.

【0030】なお、イリジウム薄膜は(100)シリコ
ン基板上に成長し、酸化イリジウム薄膜は、(100)
シリコン基板上に堆積した20nmのイリジウム薄膜上
に成長した。成膜速度はともに100nm/minとし
た。図示するように、いずれの場合にも代表的な回折ピ
ークが観察されており、イリジウム薄膜、酸化イリジウ
ム薄膜が成長されていることが判る。
The iridium thin film grows on a (100) silicon substrate, and the iridium oxide thin film grows on a (100) silicon substrate.
It grew on a 20 nm iridium thin film deposited on a silicon substrate. The deposition rates were both 100 nm / min. As shown, in each case, a typical diffraction peak was observed, which indicates that an iridium thin film and an iridium oxide thin film were grown.

【0031】本願発明者は、このようにして成長したイ
リジウム薄膜が、従来用いられているIr(acac)
3によりイリジウム薄膜を成長する場合と比較して、製
造プロセス上の安定性に優れていることを新たに見いだ
した。以下に詳細に説明する。図3は、同一膜厚による
成膜を繰り返し行った場合の膜厚の変化を示したもので
ある。成膜条件は表1に示す通りである。
The inventor of the present application has proposed that the iridium thin film grown in this way can be used in the conventional Ir (acac)
According to 3, we have newly found that the stability of the manufacturing process is superior to the case of growing an iridium thin film. This will be described in detail below. FIG. 3 shows a change in film thickness when film formation with the same film thickness is repeatedly performed. The film forming conditions are as shown in Table 1.

【0032】[0032]

【表1】 図示するように、金属原料としてIr(DPM)3を用
いた場合には、堆積されるイリジウム薄膜の膜厚はほと
んど変化しない。これに対し、Ir(acac)3を用
いた場合には膜厚のばらつきは非常に大きく、また、2
0時間以上の稼働では膜厚の減少がみられるようにな
る。
[Table 1] As shown, when Ir (DPM) 3 is used as the metal raw material, the thickness of the deposited iridium thin film hardly changes. On the other hand, when Ir (acac) 3 is used, the variation in film thickness is very large.
When the operation is performed for 0 hours or more, the film thickness decreases.

【0033】このようにIr(acac)3を用いた場
合に膜厚ばらつきが大きいのは、Ir(acac)3
安定した昇華特性を得られないからである。即ち、昇華
特性が安定していなければ成膜室10に導入される原料
ガスの供給量が変動し、原料ガスの供給量に依存する成
膜速度は変化するので、膜厚がばらついてしまう。ま
た、Ir(acac)3を用いた場合には、20時間以
上の稼働により膜厚が減少するが、これはIr(aca
c)3の劣化によるものである。時間の経過とともに有
機金属原料であるIr(DPM)や3Ir(acac)3
は劣化するが、その劣化の速度は主に温度に起因する。
このため、昇華温度の高いIr(acac)3ではIr
(DPM)3と比較して劣化が早く、膜厚の減少をもた
らすのである。
The reason why the film thickness variation is large when using Ir (acac) 3 is that Ir (acac) 3 cannot obtain stable sublimation characteristics. That is, if the sublimation characteristics are not stable, the supply amount of the source gas introduced into the film forming chamber 10 changes, and the film formation speed depending on the supply amount of the source gas changes, so that the film thickness varies. When Ir (acac) 3 is used, the film thickness is reduced by operating for 20 hours or more.
c) This is due to deterioration of 3 . Over time Ir (DPM) and an organometallic raw material 3 Ir (acac) 3
Degrades, but the rate of degradation is mainly due to temperature.
Therefore, Ir (acac) 3 having a high sublimation temperature has an Ir
(DPM) Deterioration is faster than that of 3 , resulting in a decrease in film thickness.

【0034】これらのことから、CVD法によりイリジ
ウム薄膜を形成するための原材料としては、Ir(ac
ac)3よりもIr(DPM)3が適しているものと考え
られる。次に、イリジウム薄膜を成膜する際に導入する
2ガスの効果について説明する。
From these facts, the raw material for forming the iridium thin film by the CVD method is Ir (ac
It is considered that Ir (DPM) 3 is more suitable than ac) 3 . Next, the effect of H 2 gas introduced when forming an iridium thin film will be described.

【0035】図4は水素分圧に対する抵抗率の変化を示
すグラフ、図5は水素分圧に対する表面凹凸の変化を示
すグラフである。図示するように、成膜時にH2ガスを
導入しない場合には、イリジウム薄膜の抵抗率は179
2[Ω・cm]である。しかし、成膜時にH2ガスを導
入すると、その値は急激に減少する。例えば水素分圧が
約0.3[Torr]では、その値は148[Ω・c
m]となる。さらに水素分圧を減少すると、水素分圧が
約0.625[Torr]では抵抗率は42.8[Ω・
cm]、水素分圧が約0.7[Torr]では抵抗率は
33.8[Ω・cm]となり、水素分圧の増加とともに
比抵抗を減少することができる。このように抵抗率が水
素分圧に依存するのは膜中に含まれる炭素濃度の影響で
ある。
FIG. 4 is a graph showing a change in resistivity with respect to a hydrogen partial pressure, and FIG. 5 is a graph showing a change in surface unevenness with respect to a hydrogen partial pressure. As shown in the figure, when H 2 gas is not introduced at the time of film formation, the resistivity of the iridium thin film is 179.
2 [Ω · cm]. However, when H 2 gas is introduced during film formation, the value sharply decreases. For example, when the hydrogen partial pressure is about 0.3 [Torr], the value is 148 [Ω · c].
m]. When the hydrogen partial pressure is further reduced, the resistivity becomes 42.8 [Ω · when the hydrogen partial pressure is about 0.625 [Torr].
cm] and a hydrogen partial pressure of about 0.7 [Torr], the resistivity becomes 33.8 [Ω · cm], and the specific resistance can be reduced with an increase in the hydrogen partial pressure. The reason that the resistivity depends on the hydrogen partial pressure is due to the effect of the carbon concentration contained in the film.

【0036】イリジウム薄膜を成膜する材料としてIr
(DPM)3を用いた場合には、原料には多量に炭素が
含まれるために成膜したイリジウム薄膜中にも炭素が含
まれている。このような炭素の導入が抵抗率の増大をも
たらすが、添加したH2ガスが膜中の炭素と反応すれ
ば、気相中又は基板表面において水素と酸素が反応する
ことにより炭化水素を生成して気化するので、膜中に導
入される炭素濃度を減少することができる。
As a material for forming an iridium thin film, Ir
When (DPM) 3 is used, since the raw material contains a large amount of carbon, the formed iridium thin film also contains carbon. Although such introduction of carbon causes an increase in resistivity, if the added H 2 gas reacts with carbon in the film, hydrogen and oxygen react with each other in the gas phase or in the substrate surface to generate hydrocarbons. Therefore, the concentration of carbon introduced into the film can be reduced.

【0037】また、図5に示すように、成膜時にH2
スを導入することには、形成されたイリジウム薄膜の表
面凹凸を小さくする効果もある。このように、本実施例
によれば、Ir(DPM)3を用いてCVD法によりイ
リジウム薄膜、酸化イリジウム薄膜を成長したので、凹
凸パターンが描画された基板上であっても被覆性良く成
膜することができる。
As shown in FIG. 5, the introduction of H 2 gas at the time of film formation has an effect of reducing the surface irregularities of the formed iridium thin film. As described above, according to this embodiment, since the iridium thin film and the iridium oxide thin film are grown by the CVD method using Ir (DPM) 3 , the film is formed with good coverage even on the substrate on which the uneven pattern is drawn. can do.

【0038】また、反応室に水素を導入してイリジウム
薄膜を成長したので、抵抗率が低く、膜中に炭素の混入
が少ないイリジウム薄膜を形成することができる。な
お、本願発明者によれば、良質なイリジウム薄膜を形成
するためには、成膜の際に基板を500〜600℃程度
の温度に昇温し、成膜時の成膜室内圧力は1〜20To
rr程度に設定し、水素分圧を0.1〜14Torr程
度に設定することが望ましい。
Further, since the iridium thin film is grown by introducing hydrogen into the reaction chamber, it is possible to form an iridium thin film having a low resistivity and containing less carbon in the film. According to the inventor of the present application, in order to form a high-quality iridium thin film, the substrate is heated to a temperature of about 500 to 600 ° C. during film formation, and the pressure in the film forming chamber during film formation is 1 to 500 ° C. 20To
It is preferable to set the pressure to about rr and the hydrogen partial pressure to about 0.1 to 14 Torr.

【0039】また、良質な酸化イリジウム薄膜を形成す
るためには、成膜の際に基板を500〜600℃程度の
温度に昇温し、成膜時の成膜室内圧力は1〜20Tor
r程度に設定し、酸素分圧を0.5〜16Torr程度
に設定することが望ましい。次に本発明の第2の実施例
による半導体装置及びその製造方法について図6乃至図
10を用いて説明する。
In order to form a high-quality iridium oxide thin film, the temperature of the substrate is raised to about 500 to 600 ° C. during the film formation, and the pressure in the film forming chamber during the film formation is 1 to 20 Torr.
r, and the oxygen partial pressure is desirably set to about 0.5 to 16 Torr. Next, a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention will be described with reference to FIGS.

【0040】図6は本実施例による半導体装置の構造を
示す図、図7は本実施例による半導体装置の製造方法を
示す工程断面図、図8乃至図10は本実施例の変形例に
よる半導体装置の構造を示す図である。本実施例では、
第1の実施例による薄膜製造方法により形成したイリジ
ウム薄膜を半導体装置に応用する例として、イリジウム
薄膜を下部電極とする薄膜キャパシタの構造及び製造方
法について示す。
FIG. 6 is a view showing a structure of the semiconductor device according to the present embodiment, FIG. 7 is a sectional view showing a method of manufacturing the semiconductor device according to the present embodiment, and FIGS. It is a figure showing the structure of an apparatus. In this embodiment,
As an example of applying the iridium thin film formed by the thin film manufacturing method according to the first embodiment to a semiconductor device, a structure and a manufacturing method of a thin film capacitor using the iridium thin film as a lower electrode will be described.

【0041】始めに、本実施例による半導体装置の構造
を図6を用いて説明する。シリコン基板40上に形成さ
れた絶縁膜42上には、イリジウム薄膜44と酸化イリ
ジウム薄膜46が順次積層して形成された下部電極48
が形成されている。下部電極48上には、SrTiO3
により形成されたキャパシタ誘電体膜50が形成されて
いる。キャパシタ誘電体膜50上には、TiNにより形
成された上部電極52が形成されている。このようにし
て形成されたキャパシタ上には、絶縁膜54が形成され
ており、絶縁層54に形成されたスルーホール56に
は、上部電極52、下部電極48に接続する配線層58
が形成されている。
First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG. On an insulating film 42 formed on a silicon substrate 40, a lower electrode 48 formed by sequentially laminating an iridium thin film 44 and an iridium oxide thin film 46
Are formed. On the lower electrode 48, SrTiO 3
The capacitor dielectric film 50 is formed. On the capacitor dielectric film 50, an upper electrode 52 made of TiN is formed. An insulating film 54 is formed on the capacitor thus formed, and a through-hole 56 formed in the insulating layer 54 has a wiring layer 58 connected to the upper electrode 52 and the lower electrode 48.
Are formed.

【0042】次に、本実施例による半導体装置の製造方
法を図7を用いて説明する。まず、絶縁膜42が形成さ
れたシリコン基板40上に、下部電極48となるイリジ
ウム薄膜44を、Ir(DPM)3を原料に用いたCV
D法により堆積する。イリジウム薄膜44の成膜条件
は、例えば、昇華温度を150℃、キャリアガスである
Arガスの流量を300sccm、H2ガスの流量を1
00〜300sccm、基板温度500〜600℃、成
膜圧力1〜10Torr、成膜速度10nm/min、
膜厚100nmとする。
Next, the method for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIG. First, an iridium thin film 44 serving as a lower electrode 48 is formed on a silicon substrate 40 on which an insulating film 42 is formed by CV using Ir (DPM) 3 as a raw material.
It is deposited by the D method. The conditions for forming the iridium thin film 44 include, for example, a sublimation temperature of 150 ° C., a flow rate of Ar gas as a carrier gas of 300 sccm, and a flow rate of H 2 gas of 1
00 to 300 sccm, substrate temperature 500 to 600 ° C., film forming pressure 1 to 10 Torr, film forming speed 10 nm / min,
The thickness is set to 100 nm.

【0043】次いで、このようにして成膜したイリジウ
ム薄膜44の表面を、例えばRTA(短時間アニール:
Rapid Thermal Annealing)法を用いて酸化し、膜厚3
0〜50nm程度の酸化イリジウム薄膜46を形成す
る。RTA条件は、例えば、処理温度600℃、処理時
間10〜20秒とする。続いて、通常のリソグラフィー
技術とイオンミリング技術により、イリジウム薄膜44
と酸化イリジウム薄膜46とからなる積層膜をパターニ
ングし、下部電極48を形成する。
Next, the surface of the iridium thin film 44 thus formed is subjected to, for example, RTA (short annealing:
Oxidized using Rapid Thermal Annealing)
An iridium oxide thin film 46 having a thickness of about 0 to 50 nm is formed. The RTA conditions are, for example, a processing temperature of 600 ° C. and a processing time of 10 to 20 seconds. Subsequently, the iridium thin film 44 is formed by ordinary lithography and ion milling techniques.
The lower electrode 48 is formed by patterning a laminated film composed of the thin film and the iridium oxide thin film 46.

【0044】その後、スパッタ法により、キャパシタ誘
電体膜50となるSrTiO3膜を堆積する。スパッタ
条件は、例えば、ターゲットにSrTiO3を、スパッ
タガスに10%のO2を含むArガスを用い、成長真空
度10mTorr、基板温度450℃、膜厚100nm
とする。次いで、スパッタ法により、上部電極52とな
るTiN膜を堆積する。スパッタ条件は、例えば、ター
ゲットにTiを、スパッタガスに20%のN2を含むA
rガスを用い、成長真空度10mTorr、基板温度2
00℃、膜厚100nmとする。
Thereafter, an SrTiO 3 film serving as the capacitor dielectric film 50 is deposited by a sputtering method. The sputtering conditions include, for example, SrTiO 3 as a target, Ar gas containing 10% O 2 as a sputtering gas, a growth degree of vacuum of 10 mTorr, a substrate temperature of 450 ° C., and a film thickness of 100 nm.
And Next, a TiN film to be the upper electrode 52 is deposited by a sputtering method. The sputtering conditions include, for example, A containing Ti as a target and 20% N 2 as a sputtering gas.
r gas, growth vacuum degree 10 mTorr, substrate temperature 2
The temperature is set to 00 ° C. and the thickness is set to 100 nm.

【0045】続いて、反応性イオンエッチング法によ
り、TiN膜を加工して上部電極52をパターニングす
る(図7(a))。エッチング条件は、例えば、エッチ
ングガスにCl2を用い、圧力200mTorr、基板
温度60℃、投入電力200Wとする。その後、通常の
リソグラフィー技術によりレジスト60のパターニング
を行った後、ウェットエッチングによりSrTiO3
をパターニングしてキャパシタ誘電体膜50とする(図
7(b))。
Subsequently, the TiN film is processed by reactive ion etching to pattern the upper electrode 52 (FIG. 7A). The etching conditions include, for example, Cl 2 as an etching gas, a pressure of 200 mTorr, a substrate temperature of 60 ° C., and an input power of 200 W. Then, after patterning the resist 60 by a normal lithography technique, the SrTiO 3 film is patterned by wet etching to form a capacitor dielectric film 50 (FIG. 7B).

【0046】次いで、このように形成されたキャパシタ
上にCVD法により絶縁膜54を堆積する。成膜条件
は、例えば、反応ガスにSiH4とN2OとN2との混合
ガスを用い、圧力1Torr、成膜速度130nm/m
in、基板温度320℃、投入電力20W、膜厚250
nmとする。続いて、下部電極48と上部電極52から
配線を引き出すためのスルーホール56を絶縁膜54に
開口する(図7(c))。スルーホール形成には反応性
イオンエッチングを用いる。エッチング条件は、例え
ば、反応ガスとしてCF4とCHF3との混合ガスを用
い、圧力200mTorr、エッチングレート70nm
/min、基板温度40℃、投入電力200Wとする。
Next, an insulating film 54 is deposited on the capacitor thus formed by the CVD method. The film forming conditions are, for example, using a mixed gas of SiH 4 , N 2 O, and N 2 as a reaction gas, a pressure of 1 Torr, and a film forming speed of 130 nm / m.
in, substrate temperature 320 ° C., input power 20 W, film thickness 250
nm. Subsequently, a through hole 56 for leading a wiring from the lower electrode 48 and the upper electrode 52 is opened in the insulating film 54 (FIG. 7C). Reactive ion etching is used to form through holes. The etching conditions are, for example, a mixed gas of CF 4 and CHF 3 as a reaction gas, a pressure of 200 mTorr, and an etching rate of 70 nm.
/ Min, the substrate temperature is 40 ° C., and the input power is 200 W.

【0047】その後、配線層58となるAlをスパッタ
法により成膜し、パターニングすることにより配線層5
8を形成する(図7(d))。スパッタ条件は、例え
ば、スパッタガスにArを用い、圧力1mTorr、成
膜速度600nm/min、基板温度を室温、投入電力
7kW、膜厚600nmとする。エッチング条件は、例
えば、エッチングガスにCl2を用い、圧力200mT
orr、エッチングレート500nm/min、基板温
度40℃、投入電力200Wとする。
After that, Al to be the wiring layer 58 is formed by sputtering and patterned to form the wiring layer 5.
8 (FIG. 7D). The sputtering conditions include, for example, Ar gas as a sputtering gas, a pressure of 1 mTorr, a film forming speed of 600 nm / min, a substrate temperature of room temperature, a power of 7 kW, and a film thickness of 600 nm. The etching condition is, for example, that Cl 2 is used as an etching gas and the pressure is 200 mT.
orr, an etching rate of 500 nm / min, a substrate temperature of 40 ° C., and an input power of 200 W.

【0048】このようにして形成した薄膜キャパシタの
リーク特性の評価を行った結果、面積100×100μ
2のキャパシタの上部電極52と下部電極48との間
に10Vのバイアスを印加した際のリーク電流は1×1
-6cm-2であった。また、キャパシタ誘電体膜50の
有する比誘電率は200であり、比誘電率が高くリーク
特性に優れたキャパシタを形成することができた。
As a result of evaluating the leak characteristics of the thin film capacitor thus formed, an area of 100 × 100 μm was obtained.
The leakage current when a 10 V bias is applied between the upper electrode 52 and the lower electrode 48 of the m 2 capacitor is 1 × 1
It was 0 -6 cm -2 . The relative dielectric constant of the capacitor dielectric film 50 was 200, and a capacitor having a high relative dielectric constant and excellent leak characteristics could be formed.

【0049】このように、本実施例によれば、Ir(D
PM)3を原料に用いたCVD法により成膜したイリジ
ウム薄膜によりキャパシタ電極を形成したので、SrT
iO 3等の高誘電性材料を誘電体膜として用いたキャパ
シタを形成することができる。なお、上記実施例では薄
膜キャパシタを単体で形成したが、他のデバイスに上記
キャパシタを適用してもよい。
As described above, according to the present embodiment, Ir (D
PM)ThreeFormed by CVD method using aluminum as raw material
Since the capacitor electrode is formed of a thin film of SrT
iO ThreeUsing a high dielectric material such as
Sita can be formed. Note that, in the above embodiment,
Although the membrane capacitor was formed as a single unit, other devices
A capacitor may be applied.

【0050】例えば、図8に示すようにDRAMのキャ
パシタに適用することができる。即ち、素子分離膜62
により画定されたシリコン基板40上の素子領域には、
ソース拡散層64と、ドレイン拡散層66と、ゲート電
極68とにより構成された転送トランジスタTrが形成
されている。ドレイン拡散層66上には、ビット線を構
成する配線層70が形成されている。転送トランジスタ
Trが形成されたシリコン基板40上には、ソース拡散
層64上にスルーホール72が形成された層間絶縁膜5
4が形成されている。
For example, as shown in FIG. 8, the present invention can be applied to a DRAM capacitor. That is, the element isolation film 62
In the device region on the silicon substrate 40 defined by
A transfer transistor Tr including the source diffusion layer 64, the drain diffusion layer 66, and the gate electrode 68 is formed. On the drain diffusion layer 66, a wiring layer 70 forming a bit line is formed. On the silicon substrate 40 on which the transfer transistor Tr is formed, an interlayer insulating film 5 having a through hole 72 formed on a source diffusion layer 64 is formed.
4 are formed.

【0051】層間絶縁膜74上には、バリア層76を介
して、イリジウムにより形成された下部電極48と、S
rTiO3により形成されたキャパシタ誘電体膜50
と、TiNにより形成された上部電極52とを有するキ
ャパシタCが形成されている。下部電極48は、バリア
層76と、スルーホール72に埋め込まれた導電性のプ
ラグ78とを介してソース拡散層64に接続されてい
る。また、キャパシタC上には層間絶縁膜80が形成さ
れており、その上部には配線層82が形成されている。
On the interlayer insulating film 74, a lower electrode 48 made of iridium and a S
Capacitor dielectric film 50 formed of rTiO 3
And a capacitor C having an upper electrode 52 made of TiN. The lower electrode 48 is connected to the source diffusion layer 64 via a barrier layer 76 and a conductive plug 78 embedded in the through hole 72. An interlayer insulating film 80 is formed on the capacitor C, and a wiring layer 82 is formed thereon.

【0052】このようにして、1トランジスタ、1キャ
パシタにより構成されるDRAMを形成することができ
る。また、イリジウム薄膜はCVD法により堆積するの
で、段差部における被覆性にも優れている。従って、図
8に示すプレーナー型のキャパシタでなくてもよい。例
えば、図9に示すように単純スタック構造のキャパシタ
を構成することができる。
Thus, a DRAM composed of one transistor and one capacitor can be formed. In addition, since the iridium thin film is deposited by the CVD method, the iridium thin film has excellent coverage at the step. Therefore, the capacitor need not be the planar type capacitor shown in FIG. For example, as shown in FIG. 9, a capacitor having a simple stack structure can be formed.

【0053】また、上記の実施例では、下部電極48と
してイリジウム薄膜44と酸化イリジウム薄膜46との
積層膜を用い、キャパシタ誘電体膜50としてSrTi
3膜を用い、上部電極52としてTiN膜を用いた
が、これらに限定されるものではない。例えば、キャパ
シタ誘電体膜50としてはSrTiO3の代わりに、
(Ba,Sr)TiO3を用いてもよいし、Pb(Z
r,Ti)O3等を用いてもよい。
In the above embodiment, a laminated film of the iridium thin film 44 and the iridium oxide thin film 46 is used as the lower electrode 48, and SrTi is used as the capacitor dielectric film 50.
Although an O 3 film was used and a TiN film was used as the upper electrode 52, the present invention is not limited to these. For example, instead of SrTiO 3 as the capacitor dielectric film 50,
(Ba, Sr) TiO 3 may be used, or Pb (Z
(r, Ti) O 3 or the like may be used.

【0054】また、下部電極48は、図10(a)に示
すようにイリジウム薄膜44のみで形成してもよい。ま
た、Pb(Zr,Ti)O3等、酸化イリジウム薄膜4
6と反応する材料をキャパシタ誘電体膜50として用い
る場合には、下部電極48は、図10(b)に示すよう
にイリジウム薄膜44とPt(プラチナ)膜47との積
層膜により形成してもよいし、図10(c)に示すよう
にイリジウム薄膜44と酸化イリジウム薄膜46とPt
(プラチナ)膜47との積層膜により形成してもよい。
The lower electrode 48 may be formed only of the iridium thin film 44 as shown in FIG. Also, an iridium oxide thin film 4 such as Pb (Zr, Ti) O 3
When a material that reacts with P.6 is used as the capacitor dielectric film 50, the lower electrode 48 may be formed of a laminated film of the iridium thin film 44 and the Pt (platinum) film 47 as shown in FIG. Alternatively, as shown in FIG. 10C, the iridium thin film 44, the iridium oxide thin film 46, and Pt
It may be formed by a laminated film with the (platinum) film 47.

【0055】また、上部電極52を下部電極48と同一
の構造にしてもよい。なお、積層膜により上部電極52
を形成する場合には、各層の積層順を下部電極48と逆
にすることにより構成すればよい。また、上記実施例で
は、イリジウム薄膜44の表面を酸化することにより酸
化イリジウム薄膜46を形成したが、第1の実施例で示
したように、Ir(DPM)3を用いたCVD法により
成膜してもよい。
The upper electrode 52 may have the same structure as the lower electrode 48. Note that the upper electrode 52 is formed by a laminated film.
May be formed by reversing the stacking order of the respective layers with that of the lower electrode 48. In the above embodiment, the iridium oxide thin film 46 is formed by oxidizing the surface of the iridium thin film 44. However, as shown in the first embodiment, the iridium oxide thin film 46 is formed by a CVD method using Ir (DPM) 3. May be.

【0056】[0056]

【発明の効果】以上の通り、本発明によれば、Ir(D
PM)3を原料に用いたCVD法によりイリジウム薄
膜、酸化イリジウムを成膜するので、表面凹凸がある下
地基板上にも、被覆性に優れたイリジウム薄膜及び酸化
イリジウム薄膜を形成することができる。
As described above, according to the present invention, Ir (D
Since the iridium thin film and the iridium oxide are formed by the CVD method using PM) 3 as a raw material, the iridium thin film and the iridium oxide thin film having excellent covering properties can be formed even on a base substrate having surface irregularities.

【0057】また、従来のIr(acac)3を原料に
用いた成膜方法と比較して、膜厚のばらつきを小さく抑
えることができる。また、成膜する基板温度を500〜
600℃の温度に設定すれば、良質のイリジウム薄膜又
は酸化イリジウム薄膜を形成することができる。また、
成膜室の反応圧力を1〜20Torrに設定すれば、良
質のイリジウム薄膜及び酸化イリジウム薄膜を形成する
ことができる。
Further, compared with the conventional film forming method using Ir (acac) 3 as a raw material, the variation in film thickness can be suppressed. Further, the substrate temperature for forming a film is set to 500 to
When the temperature is set to 600 ° C., a high-quality iridium thin film or iridium oxide thin film can be formed. Also,
When the reaction pressure in the film formation chamber is set to 1 to 20 Torr, a high-quality iridium thin film and iridium oxide thin film can be formed.

【0058】また、イリジウム薄膜成膜の際に、成膜室
内に水素ガスを導入すれば、膜中への炭素の混入が少な
いイリジウム薄膜を形成できるので、イリジウム薄膜の
抵抗率を大幅に減少することができる。また表面の平坦
性を改善することができる。また、水素ガスの分圧を
0.1〜14Torrに設定すれば、上記の効果を得る
ことができる。
In addition, when hydrogen gas is introduced into the film formation chamber during the formation of the iridium thin film, the iridium thin film can be formed with less carbon in the film, and the resistivity of the iridium thin film is greatly reduced. be able to. Further, the flatness of the surface can be improved. If the partial pressure of the hydrogen gas is set to 0.1 to 14 Torr, the above effect can be obtained.

【0059】また、酸化イリジウム薄膜を成膜する際に
成膜室に導入する酸素ガスの分圧を0.5〜16Tor
rに設定すれば、良質の酸化イリジウム薄膜を形成する
ことができる。また、上記の薄膜形成方法により膜厚ば
らつきが小さく良質なイリジウム薄膜又は酸化イリジウ
ム薄膜を形成するので、半導体装置の信頼性等を向上す
ることができる。
When the iridium oxide thin film is formed, the partial pressure of the oxygen gas introduced into the film forming chamber is set to 0.5 to 16 Torr.
By setting r, a high-quality iridium oxide thin film can be formed. In addition, since a high-quality iridium thin film or iridium oxide thin film with small thickness variation is formed by the above thin film forming method, reliability and the like of a semiconductor device can be improved.

【0060】また、上記のイリジウム薄膜は、上部電極
と、誘電体膜と、下部電極とが順次積層して形成された
キャパシタを有する半導体装置に適用することができ
る。また、上記の半導体装置において、上部電極又は下
部電極には、イリジウム薄膜と酸化イリジウム薄膜との
積層膜を適用することができる。また、上記の半導体装
置において、上部電極又は下部電極には、イリジウム薄
膜とプラチナ薄膜との積層膜を適用することができる。
The above iridium thin film can be applied to a semiconductor device having a capacitor formed by sequentially stacking an upper electrode, a dielectric film, and a lower electrode. In the above semiconductor device, a stacked film of an iridium thin film and an iridium oxide thin film can be used for the upper electrode or the lower electrode. In the above semiconductor device, a stacked film of an iridium thin film and a platinum thin film can be applied to the upper electrode or the lower electrode.

【0061】また、上記の半導体装置において、上部電
極又は下部電極には、イリジウム薄膜と、酸化イリジウ
ム薄膜と、プラチナ薄膜との積層膜を適用することがで
きる。。また、上記の半導体装置において、酸化イリジ
ウム薄膜を上記の薄膜形成方法により形成すれば、良質
な酸化イリジウム薄膜を形成できるので、半導体装置の
信頼性等を向上することができる。
In the above semiconductor device, a laminated film of an iridium thin film, an iridium oxide thin film, and a platinum thin film can be applied to the upper electrode or the lower electrode. . Further, in the above-described semiconductor device, when the iridium oxide thin film is formed by the above-described thin film formation method, a high-quality iridium oxide thin film can be formed, so that the reliability and the like of the semiconductor device can be improved.

【0062】また、上記の薄膜形成方法によりイリジウ
ム薄膜又は酸化イリジウム薄膜を形成すれば、良質な半
導体装置を製造することができる。
Further, if an iridium thin film or an iridium oxide thin film is formed by the above-described thin film forming method, a high quality semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例による薄膜形成方法に用
いたCVD装置の概略図である。
FIG. 1 is a schematic view of a CVD apparatus used in a thin film forming method according to a first embodiment of the present invention.

【図2】本発明の第1の実施例による薄膜形成方法によ
り形成したイリジウム薄膜及び酸化イリジウム薄膜にお
けるX線回折スペクトルである。
FIG. 2 is an X-ray diffraction spectrum of the iridium thin film and the iridium oxide thin film formed by the thin film forming method according to the first embodiment of the present invention.

【図3】成膜時間に対するイリジウム薄膜の膜厚変化を
示すグラフである。
FIG. 3 is a graph showing a change in film thickness of an iridium thin film with respect to a film forming time.

【図4】水素分圧とイリジウム薄膜の抵抗率との関係を
示すグラフである。
FIG. 4 is a graph showing the relationship between the hydrogen partial pressure and the resistivity of an iridium thin film.

【図5】水素分圧とイリジウム薄膜の表面凹凸性との関
係を示すグラフである。
FIG. 5 is a graph showing a relationship between a hydrogen partial pressure and surface irregularities of an iridium thin film.

【図6】本発明の第2の実施例による半導体装置の構造
を示す図である。
FIG. 6 is a diagram showing a structure of a semiconductor device according to a second embodiment of the present invention.

【図7】本発明の第2の実施例による半導体装置の製造
方法を示す工程断面図である。
FIG. 7 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図8】本発明の第2の実施例の変形例による半導体装
置の構造を示す図(その1)である。
FIG. 8 is a diagram (part 1) illustrating a structure of a semiconductor device according to a modification of the second embodiment of the present invention;

【図9】本発明の第2の実施例の変形例による半導体装
置の構造を示す図(その2)である。
FIG. 9 is a diagram (part 2) illustrating a structure of a semiconductor device according to a modification of the second embodiment of the present invention;

【図10】本発明の第2の実施例の変形例による半導体
装置の構造を示す図(その3)である。
FIG. 10 is a diagram (part 3) illustrating a structure of a semiconductor device according to a modification of the second embodiment of the present invention;

【図11】従来の薄膜形成方法を説明する図である。FIG. 11 is a diagram illustrating a conventional thin film forming method.

【符号の説明】[Explanation of symbols]

10…成膜室 12…真空ポンプ 14…基板 16…サセプタ 18…ガス供給配管 20…ガス供給配管 22…シャワーヘッド 24…ガス制御装置 26…原料容器 28…恒温槽 30…ガス供給配管 32…ヒータ 40…シリコン基板 42…絶縁膜 44…イリジウム薄膜 46…酸化イリジウム薄膜 47…プラチナ膜 48…下部電極 50…キャパシタ誘電体膜 52…上部電極 54…絶縁膜 56…スルーホール 58…配線層 60…レジスト 62…素子分離膜 64…ソース拡散層 66…ドレイン拡散層 68…ゲート電極 70…配線層 72…スルーホール 74…層間絶縁膜 76…バリア層 78…プラグ 80…層間絶縁膜 82…配線層 84…成膜室 86…ターゲット 88…基板 90…直流電源 92…Arガス供給配管 94…基板保持部 96…ヒータ 98…排気口 DESCRIPTION OF SYMBOLS 10 ... Film-forming chamber 12 ... Vacuum pump 14 ... Substrate 16 ... Susceptor 18 ... Gas supply piping 20 ... Gas supply piping 22 ... Shower head 24 ... Gas control device 26 ... Material container 28 ... Constant temperature bath 30 ... Gas supply piping 32 ... Heater Reference Signs List 40 silicon substrate 42 insulating film 44 iridium thin film 46 iridium oxide thin film 47 platinum film 48 lower electrode 50 capacitor dielectric film 52 upper electrode 54 insulating film 56 through hole 58 wiring layer 60 resist 62 element isolation film 64 source diffusion layer 66 drain diffusion layer 68 gate electrode 70 wiring layer 72 through hole 74 interlayer insulating film 76 barrier layer 78 plug 80 interlayer insulating film 82 wiring layer 84 Film forming chamber 86 ... Target 88 ... Substrate 90 ... DC power supply 92 ... Ar gas supply pipe 94 ... Substrate holder 96 ... heater 98 ... exhaust port

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成12年10月6日(2000.10.
6)
[Submission date] October 6, 2000 (2000.10.
6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 半導体装置[Title of the Invention] Semiconductor device

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】[0010]

【課題を解決するための手段】上記目的は、一導電型の
半導体基板上にゲート絶縁膜を介して形成され、ワード
線に接続されるMISトランジスタのゲート電極と、前
記ゲート電極の両側の前記半導体基板中に形成された前
記MISトランジスタのソース・ドレインとなる反対導
電型の拡散層と、前記拡散層の一方に接続されたビット
線と、前記MISトランジスタを含む前記半導体基板上
に形成された絶縁膜と、前記絶縁膜に形成され前記拡散
層の他方に達するコンタクトホールと、前記コンタクト
ホール内に埋め込まれた埋め込み導電層と、前記埋め込
み導電層を含む前記絶縁膜上に形成され、前記埋め込み
導電層に電気的に接続されたバリア層と、前記バリア層
上に形成されたイリジウム薄膜と、前記イリジウム薄膜
上に形成された酸化イリジウム薄膜と、前記酸化イリジ
ウム薄膜上に形成されたプラチナ膜とを含む下部電極
と、前記下部電極表面に形成されたキャパシタ絶縁膜
と、前記キャパシタ絶縁膜表面に形成された上部電極と
を有することを特徴とする半導体装置により達成され
る。
An object of the present invention is to provide a semiconductor device having one conductivity type.
Formed on a semiconductor substrate with a gate insulating film interposed
The gate electrode of the MIS transistor connected to the
Before being formed in the semiconductor substrate on both sides of the gate electrode
Opposite source to be the source / drain of MIS transistor
An electric diffusion layer and a bit connected to one of the diffusion layers
Line and on the semiconductor substrate including the MIS transistor
An insulating film formed on the insulating film and the diffusion film formed on the insulating film
A contact hole reaching the other side of the layer, and the contact
A buried conductive layer buried in the hole;
Formed on the insulating film including only the conductive layer,
A barrier layer electrically connected to the conductive layer, and the barrier layer
An iridium thin film formed thereon, and the iridium thin film
The iridium oxide thin film formed thereon, and the iridium oxide
Electrode including a platinum film formed on a thin film of platinum
And a capacitor insulating film formed on the surface of the lower electrode
And an upper electrode formed on the surface of the capacitor insulating film.
Achieved by a semiconductor device characterized by having
You.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】削除[Correction method] Deleted

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】削除[Correction method] Deleted

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】削除[Correction method] Deleted

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】削除[Correction method] Deleted

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0015[Correction target item name] 0015

【補正方法】削除[Correction method] Deleted

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0033[Correction target item name] 0033

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0033】このようにIr(acac)3を用いた場
合に膜厚ばらつきが大きいのは、Ir(acac)3
安定した昇華特性を得られないからである。即ち、昇華
特性が安定していなければ成膜室10に導入される原料
ガスの供給量が変動し、原料ガスの供給量に依存する成
膜速度は変化するので、膜厚がばらついてしまう。ま
た、Ir(acac)3を用いた場合には、20時間以
上の稼働により膜厚が減少するが、これはIr(aca
c)3の劣化によるものである。時間の経過とともに有
機金属原料であるIr(DPM) 3Ir(acac)3
は劣化するが、その劣化の速度は主に温度に起因する。
このため、昇華温度の高いIr(acac)3ではIr
(DPM)3と比較して劣化が早く、膜厚の減少をもた
らすのである。
The reason why the film thickness variation is large when using Ir (acac) 3 is that Ir (acac) 3 cannot obtain stable sublimation characteristics. That is, if the sublimation characteristics are not stable, the supply amount of the source gas introduced into the film forming chamber 10 fluctuates, and the film formation speed depending on the supply amount of the source gas changes, so that the film thickness varies. When Ir (acac) 3 is used, the film thickness is reduced by operating for 20 hours or more.
c) This is due to deterioration of 3 . As time passes, Ir (DPM) 3 and Ir (acac) 3 which are organometallic raw materials
Degrades, but the rate of degradation is mainly due to temperature.
Therefore, Ir (acac) 3 having a high sublimation temperature has an Ir
(DPM) Deterioration is faster than that of 3 , resulting in a decrease in film thickness.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 27/10 444C 27/108 621Z 21/8242 651 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/105 H01L 27/10 444C 27/108 621Z 21/8242 651

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 Ir(DPM)3を原料に用いた化学気
相成長法により、イリジウム薄膜又は酸化イリジウム薄
膜を成膜することを特徴とする薄膜形成方法。
1. A thin film forming method comprising forming an iridium thin film or an iridium oxide thin film by a chemical vapor deposition method using Ir (DPM) 3 as a raw material.
【請求項2】 請求項1記載の薄膜形成方法において、 前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜
する基板を、500〜600℃の温度に加熱することを
特徴とする薄膜形成方法。
2. The thin film forming method according to claim 1, wherein the substrate on which the iridium thin film or the iridium oxide thin film is formed is heated to a temperature of 500 to 600 ° C.
【請求項3】 請求項1又は2記載の薄膜形成方法にお
いて、 前記イリジウム薄膜又は前記酸化イリジウム薄膜を成膜
する成膜室の反応圧力を1〜20Torrに設定するこ
とを特徴とする薄膜形成方法。
3. The thin film forming method according to claim 1, wherein a reaction pressure of a film forming chamber for forming the iridium thin film or the iridium oxide thin film is set to 1 to 20 Torr. .
【請求項4】 請求項1乃至3のいずれかに記載の薄膜
形成方法において、 前記イリジウム薄膜を成膜する際には、前記イリジウム
薄膜を成膜する成膜室に水素ガスを導入することを特徴
とする薄膜形成方法。
4. The thin film forming method according to claim 1, wherein, when forming the iridium thin film, introducing a hydrogen gas into a film forming chamber for forming the iridium thin film. Characteristic thin film forming method.
【請求項5】 請求項4記載の薄膜形成方法において、 前記水素ガスの分圧が0.1〜14Torrであること
を特徴とする薄膜形成方法。
5. The method for forming a thin film according to claim 4, wherein the partial pressure of the hydrogen gas is 0.1 to 14 Torr.
【請求項6】 請求項1乃至3のいずれかに記載の薄膜
形成方法において、 前記酸化イリジウム薄膜を成膜する際には、前記酸化イ
リジウム薄膜を成膜する成膜室に、酸素ガスを0.5〜
16Torrの分圧で導入することを特徴とする薄膜形
成方法。
6. The thin film forming method according to claim 1, wherein when the iridium oxide thin film is formed, oxygen gas is supplied to a film forming chamber for forming the iridium oxide thin film. .5-
A method for forming a thin film, wherein the method is introduced at a partial pressure of 16 Torr.
【請求項7】 請求項1乃至6のいずれかに記載の薄膜
形成方法により形成されたイリジウム薄膜又は酸化イリ
ジウム薄膜を有することを特徴とする半導体装置。
7. A semiconductor device comprising an iridium thin film or an iridium oxide thin film formed by the thin film forming method according to claim 1.
【請求項8】 上部電極と、誘電体膜と、下部電極とが
順次積層して形成されたキャパシタを有する半導体装置
において、 前記上部電極又は前記下部電極は、請求項1乃至5のい
ずれかに記載の薄膜形成方法により成膜されたイリジウ
ム薄膜を有することを特徴とする半導体装置。
8. A semiconductor device having a capacitor formed by sequentially stacking an upper electrode, a dielectric film, and a lower electrode, wherein the upper electrode or the lower electrode is any one of claims 1 to 5. A semiconductor device comprising an iridium thin film formed by the thin film forming method according to any one of the preceding claims.
【請求項9】 請求項8記載の半導体装置において、 前記上部電極又は前記下部電極は、前記イリジウム薄膜
と、酸化イリジウム薄膜との積層膜であることを特徴と
する半導体装置。
9. The semiconductor device according to claim 8, wherein said upper electrode or said lower electrode is a laminated film of said iridium thin film and iridium oxide thin film.
【請求項10】 請求項8記載の半導体装置において、 前記上部電極又は前記下部電極は、前記イリジウム薄膜
とプラチナ薄膜との積層膜であることを特徴とする半導
体装置。
10. The semiconductor device according to claim 8, wherein the upper electrode or the lower electrode is a laminated film of the iridium thin film and a platinum thin film.
【請求項11】 請求項8記載の半導体装置において、 前記上部電極又は前記下部電極は、前記イリジウム薄膜
と、酸化イリジウム薄膜と、プラチナ薄膜との積層膜で
あることを特徴とする半導体装置。
11. The semiconductor device according to claim 8, wherein said upper electrode or said lower electrode is a laminated film of said iridium thin film, iridium oxide thin film, and platinum thin film.
【請求項12】 請求項9又は11記載の半導体装置に
おいて、 前記酸化イリジウム薄膜は、請求項1、2、3又は6記
載の薄膜形成方法により形成された酸化イリジウム薄膜
であることを特徴とする半導体装置。
12. The semiconductor device according to claim 9, wherein the iridium oxide thin film is an iridium oxide thin film formed by the method for forming a thin film according to claim 1, 2, 3, or 6. Semiconductor device.
【請求項13】 請求項1乃至6のいずれかに記載の薄
膜形成方法によりイリジウム薄膜又は酸化イリジウム薄
膜を形成する工程を有することを特徴とする半導体装置
の製造方法。
13. A method for manufacturing a semiconductor device, comprising the step of forming an iridium thin film or an iridium oxide thin film by the thin film forming method according to claim 1.
JP2000307909A 2000-10-06 2000-10-06 Semiconductor system Pending JP2001158964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000307909A JP2001158964A (en) 2000-10-06 2000-10-06 Semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307909A JP2001158964A (en) 2000-10-06 2000-10-06 Semiconductor system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP07067816A Division JP3130757B2 (en) 1995-03-27 1995-03-27 Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001158964A true JP2001158964A (en) 2001-06-12

Family

ID=18788329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307909A Pending JP2001158964A (en) 2000-10-06 2000-10-06 Semiconductor system

Country Status (1)

Country Link
JP (1) JP2001158964A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073648A (en) * 2004-08-31 2006-03-16 Fujitsu Ltd Semiconductor device and its manufacturing method
CN113235066A (en) * 2021-05-19 2021-08-10 重庆大学 Organic platinum group metal chemical vapor deposition device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073648A (en) * 2004-08-31 2006-03-16 Fujitsu Ltd Semiconductor device and its manufacturing method
CN113235066A (en) * 2021-05-19 2021-08-10 重庆大学 Organic platinum group metal chemical vapor deposition device and method

Similar Documents

Publication Publication Date Title
KR100235545B1 (en) Thin film fabricating method
US5733816A (en) Method for depositing a tungsten layer on silicon
EP1042529B1 (en) Method for selectively depositing bismuth based ferroelectric films
JP2002285333A (en) Method for producing semiconductor device
KR960005681B1 (en) Method for manufacturing a capacitor of semiconductor memory device
JP2000353787A (en) Composite iridium barrier structure formed of heat- resistant metal oxide accompanied with barrier, and method of forming the same
JP2002231656A (en) Method for manufacturing semiconductor integrated circuit device
JP3130757B2 (en) Method for forming thin film for capacitor electrode, semiconductor device and method for manufacturing the same
JP3672115B2 (en) Thin film forming method and semiconductor device manufacturing method
JP3488007B2 (en) Thin film forming method, semiconductor device and manufacturing method thereof
JP3137004B2 (en) Method for manufacturing capacitor structure of semiconductor device
JP2924753B2 (en) Method for manufacturing thin film capacitor
JP3676004B2 (en) Method for forming ruthenium oxide film and method for manufacturing semiconductor device
JP2001345285A (en) Method for manufacturing semiconductor device and apparatus for producing semiconductor
JP3176840B2 (en) Method for manufacturing semiconductor device
JP2000114479A (en) Method of forming conductive film and method of forming capacitor using the same
JP2001158964A (en) Semiconductor system
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
US6235631B1 (en) Method for forming titanium aluminum nitride layers
JP3111994B2 (en) Vapor growth apparatus for metal oxide dielectric materials
JP4212013B2 (en) Dielectric film fabrication method
KR100353809B1 (en) Method for manufacturing ferroelectric capacitor
JP3171246B2 (en) Vapor phase growth method of metal oxide dielectric film
JP3353835B2 (en) Vapor phase growth method of metal oxide dielectric film
JP2735094B2 (en) Thin film capacitor and method of manufacturing the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031007